JP2005093496A5 - - Google Patents

Claims (5)

1. 第１電位が与えられる第１端子と、
   第２電位が与えられる第２端子と、
   第３電位が与えられる第３端子と、
   前記第１端子と前記第２端子との間に接続された保護素子と、
   前記第１端子と前記第２端子との間に接続された電圧検知回路と、
   前記第３電位と前記電圧検知回路の出力とに基いて、前記保護素子の保護動作を許可及び禁止する保護素子動作制御回路と
   を具備することを特徴とする半導体集積回路装置。
2. 前記電圧検知回路は、前記第１電位が投入されてから所定の時間が経過した後、前記保護素子の保護動作を禁止する電位を、前記保護素子動作制御回路に対して与えることを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記電圧検知回路は、前記第１電位と前記第２電位との電位差が所定の電位差に達している状態において、前記第１端子と前記第２端子との間に、前記所定の電位差を超える電位差が生じたことを検知することを特徴とする請求項１に記載の半導体集積回路装置。
4. 第１電位が与えられる第１端子と、
   第２電位が与えられる第２端子と、
   第３電位が与えられる第３端子と、
   第４電位が与えられる第４端子と、
   前記第１端子と前記第２端子との間に接続された保護素子と、
   前記第３端子と前記第２端子との間に接続された第１電圧検知回路と、
   前記第１端子と前記第２端子との間に接続された第２電圧検知回路と、
   前記第４電位と前記第１電圧検知回路の出力とに基いて、前記保護素子の保護動作を許可及び禁止するとともに、前記第２電圧検知回路が前記第１電位と前記第２電位との電位差が所定の電位差を越えたことを検知したとき、前記第４電位及び前記第１電圧検知回路の出力に係わらずに、前記保護素子の保護動作を許可する保護素子動作制御回路と
   を具備することを特徴とする半導体集積回路装置。
5. 前記第１電圧検知回路は、前記第３電位が投入されてから所定の時間が経過した後、前記保護素子の保護動作を禁止する電位を、前記保護素子動作制御回路に対して与えることを特徴とする請求項４に記載の半導体集積回路装置。