JP2005086023A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005086023A JP2005086023A JP2003317243A JP2003317243A JP2005086023A JP 2005086023 A JP2005086023 A JP 2005086023A JP 2003317243 A JP2003317243 A JP 2003317243A JP 2003317243 A JP2003317243 A JP 2003317243A JP 2005086023 A JP2005086023 A JP 2005086023A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride
- oxide film
- aluminum oxide
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】シリコン基板上にアルミニウム酸化膜を形成する際、アルミニウム酸化膜の下部にシリコン窒化膜を下地界面層として設けておき、当該下地界面層上のアルミニウム酸化膜上に、窒化物系高誘電率膜を形成することにより、積層ゲート絶縁膜を構成する。この構成によれば、積層ゲート絶縁膜を極薄にしてもゲート絶縁膜のリーク電流を低減できると共に、ゲート絶縁膜自体を高誘電率膜によって構成できる。
【選択図】図1
Description
Jpn. J. Appl. Phys., M. Shahjahan et al., pp. L1474-L1477, 2002
図1は、本発明の第1の実施例に係るMIS構造トランジスタ構造の半導体装置を製造する方法を工程順に示す図である。まず、図1(a)に示すように、マイクロ波低温プラズマクリーニングによりシリコン表面を高清浄化されたシリコン基板100を用意する。この場合、シリコン基板100は原子オーダーの平坦性を持つ(100)面から0〜±4°オフの面方位、特に、4°オフの面方位を備えていることが望ましい。尚、(100),(111),(551)のいずれかの面方位を有するシリコン基板100を使用することも可能である。
図2を参照して、本発明の第2の実施形態に係るMIS構造トランジスタ構造の製造方法を説明する。まず、図4(a)に示されたシリコン基板100表面に、図4(b)に示すように、室温又は100℃以下の低温で非晶質のSi02膜101を1nm以下だけMBE法又は、スパッタリング法で形成する。
ここで、第1の実施例の効果について説明しておく。まず、このシリコン基板100界面の第1のバッファ層として用いる第1の下地界面層の初期膜である極薄Si3N4膜102は、Si02膜101を介してシリコン基板100に界面に形成されるため、均一で平坦なSi3N4膜101形成を成長初期の3次元的な核成長の過程を進行することなく、短時間で実現できる。この時、シリコン基板100のみを加熱するためのマイクロ波加熱法を一緒に行うので、シリコン基板界面に優先的にSi3N4膜102を形成できる。
まず、このシリコン基板100表面のバッファ層として用いる下地界面層形成の初期膜であるAl203膜102は、Si02膜101とAl膜200との単層Al203膜化熱処理工程での二層膜の固相反応による熱処理工程によって形成するため、均一で且つ平坦な結晶性Al203膜201形成を成長初期の3次元的な核成長の過程を進行することなく、短時間で実現できる。
101 シリコン酸化膜
102、202 非晶質のシリコン窒化膜
103、200 アルミニウム膜
104、201 アルミニウム酸化膜
105 窒化物系高誘電率膜
106 非晶質SixNy膜
110 積層型窒化物系絶縁膜
107 金属ゲート電極膜
120、121 低濃度ドープ領域
Claims (11)
- 半導体基板とアルミニウム酸化膜とを含む半導体装置において、前記アルミニウム酸化膜と、当該アルミニウム酸化膜の下層に配置されたシリコン窒化膜を前記半導体基板との下地界面層として備え、前記アルミニウム酸化膜上に形成された窒化物系高誘電率膜を有していることを特徴とする半導体装置。
- 請求項1において、前記窒化物系高誘電率膜はアルミニウム酸化膜上に直接形成された構造を有していることを特徴とする半導体装置。
- 請求項1において、前記窒化物系高誘電率膜は前記アルミニウム酸化膜上に形成されたシリコン窒化物バッファ層を介して形成されていることを特徴とする半導体装置。
- 請求項1〜3のいずれかにおいて、前記窒化物系高誘電率膜上には、シリコン窒化膜が形成されていることを特徴とする半導体装置。
- 請求項1〜3のいずれかにおいて、前記アルミニウム酸化膜、及び、前記窒化物系高誘電率膜によって構成される積層膜構造はプールフレンケル(Poole−Frenkel)電流によって支配されるリーク電流伝導機構を有していることを特徴とする半導体装置。
- 請求項1〜5のいずれかにおいて、前記アルミニウム酸化膜は0.5〜2nm程度の厚さを有することを特徴とする半導体装置。
- 請求項1〜6のいずれかにおいて、前記半導体基板は、表面の面方位が(100)面から0〜±4°オフの面方位、又は、(110)、(111)、(551)の何れかの面方位を有しているシリコン基板であることを特徴とする半導体装置。
- アルミニウム酸化膜を含む半導体装置の製造方法において、シリコン基板表面に、非晶質のシリコン酸化膜を形成する第1の工程と、前記非晶質のシリコン酸化膜の下部に、シリコン窒化薄膜を形成する第2の工程と、前記非晶質のシリコン酸化膜上に非晶質のアルミニウム膜を形成する第3の工程と、前記非晶質のシリコン酸化膜及び前記非晶質のアルミニウム膜を反応させてアルミニウム酸化膜に結晶化させる第4の工程とを含んでいることを特徴とする半導体装置の製造方法。
- アルミニウム酸化膜を含む半導体装置の製造方法において、シリコン基板表面にシリコン酸化膜を形成する第1の工程と、前記シリコン酸化膜上にアルミニウム膜を形成する第2の工程と、前記シリコン酸化膜と前記アルミニウム膜とを反応させて前記アルミニウム酸化膜を形成する第3の工程と、前記アルミニウム酸化膜の下部にシリコン窒化膜を形成する第4の工程とを含んでいることを特徴とする半導体装置の製造方法。
- 請求項8又は9において、前記アルミニウム酸化膜上に、窒化物系高誘電率膜を形成する第5の工程を有していることを特徴とする半導体装置の製造方法。
- 請求項10において、前記窒化物系高誘電率膜を形成する第5の工程は、窒化物系高誘電率膜を形成する工程と、非晶質のシリコン窒化膜を形成する工程と、該非晶質のシリコン窒化膜を再構成、結晶化する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003317243A JP4619637B2 (ja) | 2003-09-09 | 2003-09-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003317243A JP4619637B2 (ja) | 2003-09-09 | 2003-09-09 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005086023A true JP2005086023A (ja) | 2005-03-31 |
JP4619637B2 JP4619637B2 (ja) | 2011-01-26 |
Family
ID=34416892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003317243A Expired - Fee Related JP4619637B2 (ja) | 2003-09-09 | 2003-09-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4619637B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300687A (ja) * | 2007-05-31 | 2008-12-11 | Tokyo Electron Ltd | プラズマドーピング方法及びその装置 |
US7723205B2 (en) | 2005-09-27 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device |
WO2010132319A1 (en) * | 2009-05-15 | 2010-11-18 | Global Foundries Inc. | Adjusting threshold voltage for sophisticated transistors by diffusing a gate dielectric cap layer material prior to gate dielectric stabilization |
JP2012186189A (ja) * | 2011-03-03 | 2012-09-27 | Toshiba Corp | 半導体装置の製造方法 |
KR101281682B1 (ko) * | 2007-08-29 | 2013-07-03 | 삼성전자주식회사 | 알루미늄 산화물층 형성방법 및 이를 이용한 전하 트랩형메모리 소자의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274393A (ja) * | 2000-02-29 | 2001-10-05 | Internatl Business Mach Corp <Ibm> | 拡散障壁を有するゲート誘電体を備えた半導体デバイスおよびその形成方法 |
JP2002299607A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | Mis型電界効果トランジスタ及びこれの製造方法 |
JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
JP2003100908A (ja) * | 2001-09-14 | 2003-04-04 | Hynix Semiconductor Inc | 高誘電膜を備えた半導体素子及びその製造方法 |
JP2003115587A (ja) * | 2001-10-03 | 2003-04-18 | Tadahiro Omi | <110>方位のシリコン表面上に形成された半導体装置およびその製造方法 |
-
2003
- 2003-09-09 JP JP2003317243A patent/JP4619637B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274393A (ja) * | 2000-02-29 | 2001-10-05 | Internatl Business Mach Corp <Ibm> | 拡散障壁を有するゲート誘電体を備えた半導体デバイスおよびその形成方法 |
JP2002299607A (ja) * | 2001-03-28 | 2002-10-11 | Toshiba Corp | Mis型電界効果トランジスタ及びこれの製造方法 |
JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
JP2003100908A (ja) * | 2001-09-14 | 2003-04-04 | Hynix Semiconductor Inc | 高誘電膜を備えた半導体素子及びその製造方法 |
JP2003115587A (ja) * | 2001-10-03 | 2003-04-18 | Tadahiro Omi | <110>方位のシリコン表面上に形成された半導体装置およびその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7723205B2 (en) | 2005-09-27 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device |
JP2008300687A (ja) * | 2007-05-31 | 2008-12-11 | Tokyo Electron Ltd | プラズマドーピング方法及びその装置 |
KR101281682B1 (ko) * | 2007-08-29 | 2013-07-03 | 삼성전자주식회사 | 알루미늄 산화물층 형성방법 및 이를 이용한 전하 트랩형메모리 소자의 제조 방법 |
WO2010132319A1 (en) * | 2009-05-15 | 2010-11-18 | Global Foundries Inc. | Adjusting threshold voltage for sophisticated transistors by diffusing a gate dielectric cap layer material prior to gate dielectric stabilization |
US8198192B2 (en) | 2009-05-15 | 2012-06-12 | Globalfoundries Inc. | Adjusting threshold voltage for sophisticated transistors by diffusing a gate dielectric cap layer material prior to gate dielectric stabilization |
US8525289B2 (en) | 2009-05-15 | 2013-09-03 | Globalfoundries Inc. | Adjusting threshold voltage for sophisticated transistors by diffusing a gate dielectric cap layer material prior to gate dielectric stabilization |
JP2012186189A (ja) * | 2011-03-03 | 2012-09-27 | Toshiba Corp | 半導体装置の製造方法 |
US9082822B2 (en) | 2011-03-03 | 2015-07-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4619637B2 (ja) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3179506B1 (en) | Fin-fet device and fabrication method thereof | |
TWI669754B (zh) | 負電容結構及其製造方法 | |
JP5178999B2 (ja) | ウェハ接合によって製造される半導体−誘電体−半導体デバイス構造体 | |
JP4963021B2 (ja) | 半導体構造 | |
KR100551186B1 (ko) | 금속, 실리콘 및 산소를 함유하는 절연막을 포함하는게이트 절연막 구조를 갖는 반도체 디바이스 및 그 제조방법 | |
JP4492783B2 (ja) | 半導体装置及びその製造方法 | |
US6911707B2 (en) | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance | |
US7632745B2 (en) | Hybrid high-k gate dielectric film | |
TWI396286B (zh) | 半導體裝置的製造方法 | |
JP4120938B2 (ja) | 高誘電率絶縁膜を有する半導体装置とその製造方法 | |
US10868133B2 (en) | Semiconductor device structure and method for forming the same | |
JP4861204B2 (ja) | 半導体装置およびその製造方法 | |
US20180337248A1 (en) | High-K Dielectric and Method of Manufacture | |
JP2000022139A (ja) | 半導体装置及びその製造方法 | |
KR20050021337A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007200946A (ja) | 半導体装置およびその製造方法 | |
JP4619637B2 (ja) | 半導体装置及びその製造方法 | |
JP4025542B2 (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
US7972927B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
JP4712292B2 (ja) | 半導体装置及びその製造方法 | |
JP4950710B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20230009485A1 (en) | Gate Structure in Semiconductor Device and Method of Forming the Same | |
US20220310457A1 (en) | High-k dielectric materials with dipole layer | |
CN114203632A (zh) | 半导体结构的形成方法 | |
JP2001094111A (ja) | 半導体装置、特にsoi構造電界効果型トランジスター及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20030910 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061011 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061011 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |