CN114203632A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114203632A
CN114203632A CN202010986121.3A CN202010986121A CN114203632A CN 114203632 A CN114203632 A CN 114203632A CN 202010986121 A CN202010986121 A CN 202010986121A CN 114203632 A CN114203632 A CN 114203632A
Authority
CN
China
Prior art keywords
layer
oxygen
gate dielectric
interface
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010986121.3A
Other languages
English (en)
Inventor
金吉松
亚伯拉罕·庾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010986121.3A priority Critical patent/CN114203632A/zh
Publication of CN114203632A publication Critical patent/CN114203632A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

一种半导体结构的形成方法，包括：提供基底，基底上形成有沟道层结构；对沟道层结构进行氧化处理，形成位于沟道层结构表面的界面层；形成覆盖界面层的栅介质层；形成覆盖栅介质层的氧吸附层，适于吸附界面层中的氧离子；对氧吸附层、栅介质层和界面层进行第一退火处理，适于使界面层中的氧离子向氧吸附层中扩散，且在第一退火处理过程中，氧吸附层吸附氧离子；在第一退火处理后，去除氧吸附层。本发明在第一退火处理的过程中，界面层中的氧离子向氧吸附层中扩散并被氧吸附层吸附，界面层中的氧离子含量减少，从而减小了界面层的厚度，这有利于减少界面层中的杂质缺陷，相应降低沟道层结构与栅介质层之间的界面态密度，进而提高半导体结构的性能。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。
当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有沟道层结构；对所述沟道层结构的表面进行氧化处理，形成位于所述沟道层结构表面的界面层；形成覆盖所述界面层的栅介质层；形成覆盖所述栅介质层的氧吸附层，所述氧吸附层适于吸附所述界面层中的氧离子；对所述氧吸附层、栅介质层和界面层进行第一退火处理，所述第一退火处理适于使所述界面层中的所述氧离子向所述氧吸附层中扩散，且在所述第一退火处理过程中，所述氧吸附层吸附所述氧离子；在所述第一退火处理后，去除所述氧吸附层。
可选的，用沉积工艺形成所述氧吸附层，所述沉积工艺的环境氧分压小于所述氧化处理的环境氧分压。
可选的，采用物理气相沉积工艺形成所述氧吸附层。
可选的，在所述第一退火处理过程中，所述界面层中的氧离子向所述氧吸附层朝向所述栅介质层的表面中扩散，形成阻挡层，所述阻挡层位于所述沟道层结构侧壁上的栅介质层和氧吸附层之间、以及位于所述沟道层结构顶部上的栅介质层和氧吸附层之间；去除所述氧吸附层后，保留所述阻挡层。
可选的，所述氧吸附层的材料包括Ta、Ti、TiN、TaN、TiAl、TaAl、AlN和W中的一种或多种。
可选的，所述氧化处理的工艺包括原位蒸汽生成工艺、化学氧化工艺或热氧化工艺。
可选的，所述第一退火处理的工艺包括低温炉管退火工艺、尖峰退火工艺、激光退火工艺或闪光退火工艺。
可选的，采用湿法刻蚀工艺，去除所述氧吸附层。
可选的，所述湿法刻蚀工艺采用的刻蚀溶液包括APM溶液。
可选的，所述栅介质层包括高k栅介质层。
可选的，形成覆盖所述界面层的栅介质层之后，形成覆盖所述栅介质层的氧吸附层之前，所述形成方法还包括：对所述栅介质层进行第二退火处理。
可选的，所述氧吸附层的厚度为
Figure BDA0002689307420000021
至
Figure BDA0002689307420000022
可选的，所述沟道层结构的材料包括SiGe、Ge或Si。
可选的，去除所述氧吸附层后，所述形成方法还包括：形成覆盖所述栅介质层的功函数层、以及覆盖所述功函数层的栅电极层。
可选的，所述沟道层结构为凸出于所述基底的鳍部；或者，所述沟道层结构与所述基底间隔设置，所述沟道层结构包括一个或多个在所述基底表面法线方向上间隔设置的沟道层；形成覆盖所述界面层的栅介质层的步骤中，所述栅介质层包围所述沟道层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的形成方法中，对沟道层结构的表面进行氧化处理，形成位于所述沟道层结构表面的界面层，接着形成覆盖所述栅介质层的氧吸附层，并对所述氧吸附层、栅介质层和界面层进行第一退火处理，适于使所述界面层中的氧离子向所述氧吸附层中扩散，且在所述第一退火处理过程中，所述氧吸附层吸附所述氧离子，随后去除所述氧吸附层；其中，所述界面层通过对沟道层结构的表面进行氧化处理的方式形成，相应的，所述界面层的材料至少包含有所述沟道层结构材料的元素中的一种，在第一退火处理的过程中，所述界面层与所述氧吸附层之间发生氧化还原反应，所述界面层中的氧离子向所述氧吸附层中扩散，填入所述氧吸附层中相应的氧空位(oxygen vacancy)中，并被所述氧吸附层吸附，所述界面层中的氧离子含量减少，这使得所述界面层中与所述沟道层结构的材料元素相同的部分原子无法与氧形成化学键，与所述沟道层结构的材料元素相同的部分原子中，未成键的原子向所述沟道层结构的表面扩散，因此，所述界面层在所述第一退火处理的过程中被还原，且在所述界面层与所述沟道层结构的界面处，所述界面层中被还原后形成的材料层成为所述沟道层结构的一部分，使得所述界面层的厚度减小，相应的，这有利于减少所述界面层中的杂质缺陷，从而有利于降低所述沟道层结构与栅介质层的界面处的界面态密度(density of interface trap，Dit)，进而提高半导体结构的性能；而且，所述氧吸附层覆盖所述栅介质层，且对所述氧吸附层、栅介质层和界面层进行第一退火处理，与形成覆盖界面层的氧吸附层、并对界面层和氧吸附层进行退火处理，随后再形成栅介质层的方案相比，本发明实施例能够避免栅介质层沉积后退火(post deposition annealing，PDA)处理再次向界面层中引入氧离子的问题，使得本发明实施例减少所述沟道层结构与栅介质层的界面处的界面态密度的效果显著。
附图说明
图1至图9是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，高k金属栅的引入，有利于减小了半导体器件的漏电流。但是，目前半导体结构的性能仍有待提高。
经研究发现，高k栅介质层和沟道层结构之间通常形成有界面(interfaciallayer，IL)层，所述界面层有助于保持沟道层结构的界面态特性并形成良好电气性质的界面，且由于界面层通常覆盖沟道层结构的表面，与晶体管沟道之间的距离较小，因此，界面层的质量会影响器件的性能。
具体地，目前的一种半导体结构的形成方法包括：提供基底，所述基底上形成有沟道层结构；对沟道层结构的表面进行氧化处理，形成位于所述沟道层结构表面的界面层；形成覆盖所述界面层的高k栅介质层；形成覆盖所述高k栅介质层的功函数层、以及覆盖所述功函数层的栅电极层。
所述界面层采用对所述沟道层结构进行氧化处理的方式形成，因此，所述界面层的材料至少包含有所述沟道层结构材料的元素中的一种，且所述界面层的材料中含有氧元素。例如，当沟道层结构的材料为锗化硅(SiGe)时，所述界面层的材料为含氧的锗化硅(SiXGe1-XO2)。
在沟道层结构的表面形成界面层之后，形成高k栅介质层之前，所述形成方法通常还包括：在氨气(NH3)的氛围下，对所述界面层进行第一退火处理；在第一退火处理后，在氢气(H2)的氛围下，对所述界面层进行第二退火处理。所述第一退火处理和第二退火处理提供的氢与所述界面层中的氧相结合，用于减少所述界面层中的氧离子含量，相应的，所述界面层中与所述沟道层结构的材料元素相同的部分原子无法与氧形成化学键，与所述沟道层结构的材料元素相同的部分原子中，未成键的原子向所述沟道层结构的表面扩散，因此，所述界面层在所述第一退火处理和第二退火处理的过程中被还原，且在所述界面层与所述沟道层结构的界面处，所述界面层中被还原后形成的材料层成为所述沟道层结构的一部分，从而对所述界面层实现减薄的效果，所述界面层厚度的减小，相应有利于减少所述界面层中的杂质缺陷，从而降低沟道层结构与栅介质层的界面处的界面态密度。
以沟道层结构的材料为SiGe为例，所形成的界面层的材料为含氧的锗化硅(SiXGe1-XO2)，其中，与Ge与O之间的化学键能相比，Si与O之间的化学键能更强，因此，在所述退火处理的过程中，Ge与O之间的化学键更容易断裂，导致原本与Ge成键的O原子与H原子相结合，Ge原子向所述沟道层结构的表面扩散，从而形成位于SiGe层表面的Ge层，使得界面层的厚度减小，且将界面层的材料由含氧的锗化硅转化为含氮的一氧化硅。
但是，形成所述高k栅介质层之后，通常还会进行沉积后退火(PDA)处理，即在形成所述高k栅介质层之后进行的退火处理，在所述退火处理的影响下，退火环境中的氧容易在高温下扩散至所述界面层中、以及所述界面层和沟道层结构的界面处，并再次氧化所述沟道层结构和界面层，从而将界面层的材料还原成初始材料，并导致界面层的厚度增大。
综上，形成高k栅介质层之后进行的沉积后退火(PDA)处理，容易导致对所述界面层进行的退火处理的效果变差，甚至失败。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有沟道层结构；对所述沟道层结构的表面进行氧化处理，形成位于所述沟道层结构表面的界面层；形成覆盖所述界面层的栅介质层；形成覆盖所述栅介质层的氧吸附层，所述氧吸附层适于吸附所述界面层中的氧离子；对所述氧吸附层、栅介质层和界面层进行第一退火处理，所述第一退火处理适于使所述界面层中的所述氧离子向所述氧吸附层中扩散，且在所述第一退火处理过程中，所述氧吸附层吸附所述氧离子；在所述第一退火处理后，去除所述氧吸附层。
本发明实施例提供的形成方法中，所述界面层通过对沟道层结构的表面进行氧化处理的方式形成，相应的，所述界面层的材料至少包含有所述沟道层结构材料的元素中的一种，在第一退火处理的过程中，所述界面层与所述氧吸附层之间发生氧化还原反应，所述界面层中的氧离子向所述氧吸附层中扩散，填入所述氧吸附层中相应的氧空位中，并被所述氧吸附层吸附，所述界面层中的氧离子含量减少，这使得所述界面层中与所述沟道层结构的材料元素相同的部分原子无法与氧形成化学键，与所述沟道层结构的材料元素相同的部分原子中，未成键的原子向所述沟道层结构的表面扩散，因此，所述界面层在所述第一退火处理的过程中被还原，且在所述界面层与所述沟道层结构的界面处，所述界面层中被还原后形成的材料层成为所述沟道层结构的一部分，使得所述界面层的厚度减小，相应的，这有利于减少所述界面层中的杂质缺陷，从而有利于降低所述沟道层结构与栅介质层的界面处的界面态密度(Dit)，进而提高半导体结构的性能；而且，所述氧吸附层覆盖所述栅介质层，且对所述氧吸附层、栅介质层和界面层进行第一退火处理，与形成覆盖界面层的氧吸附层、并对界面层和氧吸附层进行退火处理，随后再形成栅介质层的方案相比，本发明实施例能够避免栅介质层沉积后退火(PDA)处理再次向界面层中引入氧离子的问题，使得减少所述界面层中的氧离子含量的效果显著。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底100，所述基底100上形成有沟道层结构110。
所述基底100用于为后续制程提供工艺平台。
本实施例中，所述基底100为体衬底(bulk substrate)。
具体地，所述基底100的材料为硅。在另一些实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。在其他实施例中，所述基底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
所述基底100用于形成晶体管，所述晶体管包括PMOS晶体管和NMOS晶体管中的一种或两种。
随着器件的特征尺寸不断缩小，晶体管由平面型晶体管向三维立体式的晶体管过渡，从而提高器件栅极结构对沟道的控制能力，改善短沟道效应。
因此，所述基底100上形成有沟道层结构110。在器件工作时，所述沟道层结构110用于提供晶体管的导电沟道。
本实施例中，所述沟道层结构110的数量为多个，多个所述沟道层结构110之间平行间隔排列。
作为一种示例，所形成的晶体管为鳍式场效应晶体管(FinFET)，相应的，所述沟道层结构110为凸出于所述基底100鳍部。
本实施例中，鳍部的材料与基底100的材料相同，鳍部的材料为硅。其他实施例中，鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成鳍部的半导体材料，鳍部的材料也可以与衬底的材料不同。
在其他实施例中，当所形成的晶体管为全包围栅极(GAA)晶体管或叉型栅极晶体管(Forksheet)时，所述沟道层结构与所述基底间隔设置，所述沟道层结构包括一个或多个在所述基底表面法线方向上间隔设置的沟道层。
本实施例中，以所形成的晶体管为PMOS晶体管为例，所述沟道层结构110的材料为SiGe。
通过采用SiGe材料，有利于改善PMOS晶体管的负偏压温度不稳定性(negativebias temperature instability，NBTI)问题，从而提高PMOS晶体管的性能。
在另一些实施例中，所述沟道层结构的材料为Ge。与硅和其他III-V半导体相比，Ge具有较高的体空穴(bulk hole mobility)迁移率。
在其他实施例中，所述沟道层结构的材料还可以为Si。
具体地，以所述沟道层结构110为鳍部为例，形成所述沟道层结构110的步骤包括：采用外延工艺，在所述基地100表面形成沟道材料层(图未示)；图形化所述沟道材料层，形成位于所述基底100上的分立的沟道层结构110。
所述沟道材料层以所述基底100表面为基础进行外延生长，这有利于提高所述沟道材料层的形成质量和厚度均一性。
本实施例中，所述形成方法还包括：在所述沟道层结构110露出的基底100上形成隔离层101。
所述隔离层101用于实现相邻器件之间的隔离。
本实施例中，所述隔离层101为浅沟槽隔离(Shallow Trench Isolation，STI)。
所述隔离层101的材料为绝缘材料，所述绝缘材料包括氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层101的材料为氧化硅。
需要说明的是，本实施例中，所形成的晶体管的器件栅极结构为金属栅极结构，且所述金属栅极结构采用后形成高k栅介质层后形成栅电极层(high k last metal gatelast)的工艺形成；因此，所述隔离层101上还形成有层间介质层(图未示)，所述层间介质层中形成有露出所述沟道层结构110的栅极开口(图未示)，所述栅极开口两侧的沟道层结构110中形成有源漏掺杂层(图未示)。
其中，所述栅极开口通过去除伪栅结构(dummy gate)的方式形成。
对所述层间介质层、源漏掺杂层和伪栅结构的具体描述，在此不再赘述。
继续参考图1，对所述沟道层结构110的表面进行氧化处理，形成位于所述沟道层结构110表面的界面层120。
后续在所述界面层120上形成栅介质层，所述界面层120为栅介质层的形成提供良好的界面基础，从而提高形成的栅介质层的质量，减小栅介质层与沟道层结构110之间的界面态密度。
此外，所述界面层120与栅介质层用于构成器件栅极结构中的栅介质叠层。
本实施例中，所述界面层120通过对所述沟道层结构110的表面进行氧化处理的方式形成，与通过沉积的方式形成界面层的方案相比，有利于提高界面层120的形成质量，使得所述界面层120与沟道层结构110之间的界面性能优良。
相应的，所述界面层120的材料至少包含有所述沟道层结构110材料的元素中的一种。
所述氧化处理的工艺包括原位蒸汽生成工艺(in-situ steam generation，ISSG)、化学氧化(chemical oxidation)工艺或热氧化(thermal oxidation)工艺。
本实施例中，所述氧化处理的工艺为化学氧化工艺。
通过采用化学氧化工艺形成所述界面层120，所述界面层120与沟道层结构110之间接触紧密，使得所述界面层120与沟道层结构110之间的界面性能优良。
具体地，所述化学氧化工艺可以为化学浸润(chemical dip)工艺。采用化学浸润的方式形成界面层120，有利于改善界面层120与后续形成的栅介质层之间的界面状态，并且能够提高栅介质层的性质。
作为一种示例，采用去离子水和臭氧的混合溶液对所述沟道层结构110进行浸润处理。
本实施例中，所述沟道层结构110的材料为SiGe，相应的，所述界面层120的材料为含氧的锗化硅(SiXGe1-XO2)。
在另一些实施例中，所述沟道层结构的材料为Ge，所述界面层的材料相应为氧化锗(GeO2)。
在其他实施例中，所述沟道层结构的材料为Si，所述界面层的材料相应为氧化硅(SiO2)。
需要说明的是，对所述沟道层结构110的表面进行氧化处理的过程中，所述氧化处理仅对半导体材料产生作用，因此，所述界面层120仅形成于所述隔离层101露出的沟道层结构110的表面。
还需要说明的是，形成所述界面层120后，还包括：在氨气(NH3)的氛围下，对所述界面层120进行第三退火处理；在第三退火处理后，在氢气(H2)的氛围下，对所述界面层120进行第四退火处理。
所述第三退火处理和第四退火处理所提供的氢与所述界面层120中的氧相结合，并形成化学键，相应的，所述界面层120中与所述沟道层结构110的材料元素相同的部分原子无法与氧形成化学键，与所述沟道层结构110的材料元素相同的部分原子中，未成键的原子向所述沟道层结构110的表面扩散，因此，所述界面层120在所述第三退火处理和第四退火处理的过程中被还原，且在所述界面层120与所述沟道层结构110的界面处，所述界面层120中被还原后形成的材料层成为所述沟道层结构110的一部分，从而对所述界面层120实现减薄的效果，所述界面层120厚度的减小，相应有利于减少所述界面层120中的杂质缺陷，从而降低沟道层结构110与后续栅介质层之间的界面态密度。
其中，通过在氨气的氛围下对所述界面层120进行第三退火处理，用于向所述界面层120中掺杂氮，以提高所述界面层120的介电常数(k)值，从而在减小所述界面层120的物理厚度的同时，改善漏电流问题。
参考图2，形成覆盖所述界面层120的栅介质层130。
所述栅介质层130和所述界面层120构成栅介质叠层，所述栅介质叠层用于实现栅电极层和沟道之间的电隔离。
本实施例中，晶体管的器件栅极结构为金属栅极结构，因此，所述栅介质层130至少包括高k栅介质层。
作为一种示例，所述栅介质层130即为高k栅介质层。
所述高k栅介质层的材料为高k栅介质材料(介电常数大于3.9)。具体地，所述高k栅介质材料包含HfO2、ZrO2、HfSiO、HfSiN、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3和La2O3中的一种或多种。
本实施例中，所述高k栅介质层为单层结构，所述高k栅介质层的材料为HfO2。
在另一些实施例中，所述高k栅介质层也可以为叠层结构。例如，所述高k栅介质层包括Al2O3层以及覆盖所述Al2O3层的HfO2层。
在其他实施例中，根据器件的性能需求，所述栅介质层还可以包括介电常数小于3.9的介质层。例如，在形成高k栅介质层之前，还可以通过沉积的方式形成覆盖界面层的栅氧化层(例如，氧化硅层)，随后形成覆盖栅氧化层的高k栅介质层，所述高k栅介质层和栅氧化层构成叠层结构的栅介质层。
根据工艺需求以及所述栅介质层130的材料，所述栅介质层130的形成工艺包括原子层沉积(atomic layer deposition，ALD)工艺、金属氧化物化学气相沉积(metalorganic chemical vapor deposition，MOCVD)工艺、物理气相沉积(physical vapordeposition，PVD)工艺或化学气相沉积法(chemical vapor deposition，CVD)工艺。
本实施例中，采用原子层沉积工艺，形成所述栅介质层130。
原子层沉积工艺的工艺温度较低，有利于减小对器件性能的影响。而且，原子层沉积工艺具有良好的阶梯覆盖能力，有利于提高所述栅介质层130的厚度均一性和保形覆盖能力，且所述栅介质层130与界面层120的表面结合紧密。
本实施例中，所述栅介质层130保形覆盖所述栅极开口(图未示)的底部和侧壁，且还覆盖层间介质层的顶部。
具体地，所述栅介质层130保形覆盖所述栅极开口露出的界面层120的表面以及所述隔离层101的顶部。
本实施例中，形成所述栅介质层130后，所述形成方法还包括：对所述栅介质层130进行第二退火处理。
具体地，所述第二退火处理为沉积后退火(post deposition annealing，PDA)处理。
所述第二退火处理用于对所述栅介质层130进行修复，从而减少所述栅介质层130中的氧空位和电荷陷阱，进而提高所述栅介质层130的质量和致密度，相应提高所形成半导体结构的电学性能和可靠性性能，例如NMOS晶体管的正偏压温度不稳定性(positive biastemperature instability，PBTI)。
作为一种示例，所述第二退火处理采用的气体为氨气。
本实施例中，采用低温炉管退火工艺进行所述第二退火处理。低温炉管退火工艺的退火温度较低，有利于减小对基底100或沟道层结构110中易有掺杂离子的分布的影响，且有利于提高退火效果的均一性。
在其他实施例中，所述第二退火处理的工艺还可以为尖峰退火(spike anneal)工艺、激光退火(laser anneal)工艺或闪光退火(flash anneal)工艺。
结合参考图3和图4，图4是图3中虚线框内的放大图，形成覆盖所述栅介质层130的氧吸附层140，所述氧吸附层140适于吸附所述界面层120中的氧离子。
后续对所述氧吸附层140、栅介质层130和界面层120进行第一退火处理，所述第一退火处理适于使所述界面层120中的所述氧离子向所述氧吸附层140中扩散，且在所述第一退火处理过程中，所述氧吸附层140吸附所述氧离子，从而使所述界面层120与氧吸附层140之间发生氧化还原反应，进而减小所述界面层120的厚度，这相应有利于减少所述界面层120中的杂质缺陷，从而降低所述沟道层结构110与栅介质层130的界面处的界面态密度(density of interface trap，Dit)。
本实施例中，所述氧吸附层140的材料选取为：在所述界面层120与氧吸附层140之间发生氧化还原反应的过程中，所述氧吸附层140的材料的吉布斯自由能变化(change ingibbs free energy)为正；此外，在后续的第一退火处理过程中，所述氧吸附层140与所述栅介质层130之间发生氧化还原反应的概率低。
考虑到上述因素，本实施例中，所述氧吸附层140的材料包括Ta、Ti、TiN、TaN、TiAl、TaAl、AlN和W中的一种或多种。
而且，通过选用上述材料，还使得所述氧吸附层140被氧化后形成的反应层能够被保留，并用于作为覆盖所述栅介质层130的阻挡层，此外，利用所述材料形成的阻挡层具有较高的致密度，其阻挡效果较佳。
作为一种示例，所述氧吸附层140的材料为TiN。
本实施例中，采用沉积工艺形成所述氧吸附层140，所述沉积工艺的环境氧分压(oxygen partial pressure)小于形成界面层120时所采用的氧化处理的环境氧分压，从而使所述氧吸附层140对氧离子的吸附能力较强。
其中，分压指的是：在工艺腔室中，混合气体中单种气体的压力组分。分压与单种气体占据整个体积空间而对总压力施加的压力相对应。相应的，环境氧分压指的是：在工艺腔室中，混合气体中氧气的压力组分。
因此，形成所述氧吸附层140时，环境氧分压越低，所述氧吸附层140中的氧空位越多，所述氧吸附层140对氧离子的吸附能力相应越强。
本实施例中，采用物理气相沉积工艺形成所述氧吸附层140。
物理气相沉积工艺通常在真空环境下进行，因此，物理气相沉积工艺的环境氧分压较低，使得所述氧吸附层140中的氧空位较多，从而提高所述氧吸附层140对氧离子的吸附能力。
需要说明的是，所述氧吸附层140的厚度不宜过小，也不宜过大。如果所述氧吸附层140的厚度过小，在后续的第一退火处理过程中，能够还原的界面层120的厚度过小，因此，后续通过第一退火处理对所述界面层120的厚度减薄有限，或者，容易导致部分位置处的栅介质层130上未形成有足够厚度的氧吸附层140，从而导致后续第一退火处理的效果的均一性较差；如果所述氧吸附层140的厚度过大，则在后续第一退火处理之后，容易导致未反应的氧吸附层140的厚度过大，从而增加后续去除未反应的氧吸附层140的工艺难度以及所需的工艺时间。为此，本实施例中，所述氧吸附层140的厚度为1至30。例如，所述氧吸附层140的厚度为
Figure BDA0002689307420000121
或
Figure BDA0002689307420000122
还需要说明的是，在所述第一退火处理后，还会去除所述氧吸附层140，因此，本实施例对所述氧吸附层140的保形覆盖能力的要求较低。
参考图5，图5是基于图4的示意图，对所述氧吸附层140、栅介质层130和界面层120进行第一退火处理，所述第一退火处理适于使所述界面层120中的所述氧离子向所述氧吸附层140中扩散，且在所述第一退火处理过程中，所述氧吸附层140吸附所述氧离子。
在所述第一退火处理的过程中，所述界面层120与所述氧吸附层140之间发生氧化还原反应，所述界面层120中的氧离子向所述氧吸附层140中扩散，填入所述氧吸附层140中相应的氧空位中，并被所述氧吸附层140吸附，所述界面层120中的氧离子含量减小，这使得所述界面层120中与所述沟道层结构110的材料元素相同的部分原子无法与氧形成化学键。相应的，与所述沟道层结构110的材料元素相同的部分原子中，未成键的原子向所述沟道层结构110的表面扩散，因此，所述界面层120在所述第一退火处理的过程中被还原，且在所述界面层120与所述沟道层结构110的界面处，所述界面层120中被还原后形成的材料层成为所述沟道层结构110的一部分，这使得所述界面层120的厚度减小，相应有利于减少所述界面层120中的杂质缺陷，从而有利于降低所述沟道层结构110与栅介质层130之间的界面态密度(Dit)，进而提高半导体结构的性能。
其中，通过采用退火工艺，以提供足够的热力学驱动力(thermodynamic drivingforce)。
而且，与形成覆盖界面层的氧吸附层、并对界面层和氧吸附层进行退火处理，随后再形成栅介质层的方案相比，本实施例在形成所述栅介质层130之后形成所述氧吸附层140，再进行所述第一退火处理，从而能够避免栅介质层沉积后退火(PDA)处理再次向界面层120中引入氧离子的问题，使得减少所述沟道层结构110与栅介质层130之间的界面态密度的效果显著。
本实施例中，以所述沟道层结构110的材料为SiGe为例，所述界面层120的材料为含氧的锗化硅(SiXGe1-XO2)，其中，与Ge与O之间的化学键能相比，Si与O之间的化学键能更强，因此，在所述第二退火处理的过程中，Ge与O之间的化学键更容易断裂，导致原本与Ge成键的O原子被驱动向所述氧吸附层140中扩散，并被所述氧吸附层140吸附，且与所述氧吸附层140发生氧化反应，而未成键的Ge向所述沟道层结构110的表面扩散，从而将部分界面层120还原为Ge层(图未示)，所述Ge层形成于所述沟道层结构110的表面，并作为所述沟道层结构110的一部分。
需要说明的是，当所述沟道层结构110的材料为SiGe或Ge时，对SiGe或Ge进行氧化处理形成所述界面层120后，所述界面层120中含有Ge-O键，由于GeO的带隙窄，导致所述沟道层结构110与栅介质层130之间的界面态密度较大，因此，通过使Ge与O之间的化学键断裂，以减小Ge-O键，从而能够显著降低所述沟道层结构110与栅介质层130之间的界面态密度。
本实施例中，在所述第一退火处理过程中，所述界面层120中的氧离子向所述氧吸附层140朝向所述栅介质层130的表面中扩散，形成阻挡层150，所述阻挡层150位于所述沟道层结构110侧壁上的栅介质层130和氧吸附层140之间、以及位于所述沟道层结构110顶部上的栅介质层130和氧吸附层140之间。
本实施例中，所述氧吸附层140的材料包括Ta、Ti、TiN、TaN、TiAl、TaAl、AlN和W中的一种或多种，因此，后续能够保留所述阻挡层150。
其中，所述界面层120中的氧离子向所述氧吸附层140朝向所述栅介质层130的表面中扩散，从而形成位于所述栅介质层130和剩余的所述氧吸附层140之间的阻挡层150，因此，所述阻挡层150能够保形覆盖于所述沟道层结构110的侧壁和顶部，所述阻挡层150的保形覆盖能力以及厚度均一性较佳。
作为一种示例，所述氧吸附层140的材料为TiN，相应的，所述阻挡层150的材料为TiON。
本实施例中，所述第一退火处理采用的气体可以为氮气或者惰性气体，所述惰性气体包括氦气、氩气或者氖气等。
所述第一退火处理的工艺包括低温炉管退火工艺、尖峰退火(spike anneal)工艺、激光退火(laser anneal)工艺或闪光退火(flash anneal)工艺。
本实施例中，所述第一退火处理的工艺为低温炉管退火工艺。低温炉管退火工艺的退火温度较低，从而有利于提高氧化还原反应的均一性，而且，有利于减小对基底100或沟道层结构110中易有掺杂离子的分布的影响，且有利于提高退火效果的均一性。
结合参考图6和图7，图7是图6中虚线框内的放大图，在所述第一退火处理后，去除所述氧吸附层140(如图5所示)。
通过去除所述氧吸附层140，从而为后续形成器件栅极结构中的其他膜层做准备。
本实施例中，采用湿法刻蚀工艺，去除所述氧吸附层140。
湿法刻蚀工艺具有各向同性刻蚀的特性，以便于将氧吸附层140去除干净。尤其是，所述氧吸附层140形成于栅极开口中，所述氧吸附层140位于栅极开口的底部和侧壁，且还位于沟道层结构110的顶部和侧壁。
本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液包括APM(mixture of ammoniumand hydrogen peroxide)溶液。其中，APM溶液指的是氢氧化氨(NH4OH)、过氧化氢(H2O2)和水(H2O2)的混合溶液。
APM溶液对金属和非金属材料具有较高的刻蚀选择性，APM溶液对金属的刻蚀速率较高，对介质材料的的刻蚀速率较低，因此，能够减小对栅介质层130的损伤。
具体地，所述阻挡层150的材料为金属氧化物，因此，APM溶液对所述阻挡层150的刻蚀速率也较低。
本实施例中，去除所述氧吸附层140后，保留所述阻挡层150。
所述阻挡层150不仅对栅介质层130起到保护作用，减小后续的工艺对栅介质层130造成的损伤；而且，后续还会形成覆盖所述阻挡层150的功函数层以及覆盖所述功函数层的栅电极层，所述阻挡层150通过对所述氧吸附层140进行氧化的方式形成，所述阻挡层150的致密度较高，因此，通过保留所述阻挡层150，所述阻挡层150能够对功函数层或栅电极层中的易扩散离子起到阻挡作用，从而有利于降低易扩散离子向栅介质层130中扩散的概率，进而有利于进一步提高半导体结构的性能。
结合参考图8和图9，图9是图8中虚线框内的放大图，去除所述氧吸附层140(如图5所示)后，所述形成方法还包括：形成覆盖所述栅介质层130的功函数层160、以及覆盖所述功函数层160的栅电极层170。
功函数层160用于调节所形成晶体管的阈值电压。
当形成PMOS晶体管时，功函数层160为P型功函数层，P型功函数层的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种；当形成NMOS晶体管时，功函数层160为N型功函数层，N型功函数层的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种。
本实施例中，采用原子层沉积工艺，形成所述功函数层160。
原子层沉积工艺的工艺温度较低，有利于减小对器件性能的影响。而且，随着器件的特征尺寸不断缩小，晶体管由平面型晶体管向三维立体式的晶体管过渡，原子层沉积工艺具有良好的阶梯覆盖能力，有利于提高所述功函数层160的厚度均一性和保形覆盖能力。
本实施例中，所述功函数层160保形覆盖所述栅极开口(图未示)的底部和侧壁，且还覆盖层间介质层的顶部。
具体地，所述功函数层160保形覆盖所述栅极开口露出的阻挡层150和栅介质层130。
所述栅电极层170用于将晶体管的器件栅极结构的电性引出。本实施例中，所述栅电极层170的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。
本实施例中，所述栅电极层170填充于所述栅极开口中，并覆盖所述功函数层160，因此，所述形成方法还包括：以所述层间介质层的顶面作为停止位置，对所述栅电极层170、功函数层160和栅介质层130进行平坦化处理，所述栅极开口中的栅电极层170、功函数层160、阻挡层150、栅介质层130和界面层120用于构成器件栅极结构。
其中，所述沟道层结构110为凸出于所述基底100的鳍部，因此，所述栅电极层170横跨所述鳍部，且覆盖所述鳍部的部分顶部和部分侧壁。
在其他实施例中，当所述沟道层结构与所述基底间隔设置，所述沟道层结构包括一个或多个在所述基底表面法线方向上间隔设置的沟道层时，所述栅极结构相应覆盖所述沟道层结构的部分顶部且包围所述沟道层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有沟道层结构；
对所述沟道层结构的表面进行氧化处理，形成位于所述沟道层结构表面的界面层；
形成覆盖所述界面层的栅介质层；
形成覆盖所述栅介质层的氧吸附层，所述氧吸附层适于吸附所述界面层中的氧离子；
对所述氧吸附层、栅介质层和界面层进行第一退火处理，所述第一退火处理适于使所述界面层中的所述氧离子向所述氧吸附层中扩散，且在所述第一退火处理过程中，所述氧吸附层吸附所述氧离子；
在所述第一退火处理后，去除所述氧吸附层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用沉积工艺形成所述氧吸附层，所述沉积工艺的环境氧分压小于所述氧化处理的环境氧分压。
3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，采用物理气相沉积工艺形成所述氧吸附层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一退火处理过程中，所述界面层中的氧离子向所述氧吸附层朝向所述栅介质层的表面中扩散，形成阻挡层，所述阻挡层位于所述沟道层结构侧壁上的栅介质层和氧吸附层之间、以及位于所述沟道层结构顶部上的栅介质层和氧吸附层之间；
去除所述氧吸附层后，保留所述阻挡层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氧吸附层的材料包括Ta、Ti、TiN、TaN、TiAl、TaAl、AlN和W中的一种或多种。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化处理的工艺包括原位蒸汽生成工艺、化学氧化工艺或热氧化工艺。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一退火处理的工艺包括低温炉管退火工艺、尖峰退火工艺、激光退火工艺或闪光退火工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺，去除所述氧吸附层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液包括APM溶液。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层包括高k栅介质层。
11.如权利要求1或10所述的半导体结构的形成方法，其特征在于，形成覆盖所述界面层的栅介质层之后，形成覆盖所述栅介质层的氧吸附层之前，所述形成方法还包括：对所述栅介质层进行第二退火处理。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氧吸附层的厚度为
Figure FDA0002689307410000021
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟道层结构的材料包括SiGe、Ge或Si。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述氧吸附层后，所述形成方法还包括：形成覆盖所述栅介质层的功函数层、以及覆盖所述功函数层的栅电极层。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟道层结构为凸出于所述基底的鳍部；
或者，
所述沟道层结构与所述基底间隔设置，所述沟道层结构包括一个或多个在所述基底表面法线方向上间隔设置的沟道层；
形成覆盖所述界面层的栅介质层的步骤中，所述栅介质层包围所述沟道层。
CN202010986121.3A 2020-09-18 2020-09-18 半导体结构的形成方法 Pending CN114203632A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010986121.3A CN114203632A (zh) 2020-09-18 2020-09-18 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010986121.3A CN114203632A (zh) 2020-09-18 2020-09-18 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114203632A true CN114203632A (zh) 2022-03-18

Family

ID=80645325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010986121.3A Pending CN114203632A (zh) 2020-09-18 2020-09-18 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114203632A (zh)

Similar Documents

Publication Publication Date Title
US9601593B2 (en) Semiconductor device structure and method for forming the same
US7507632B2 (en) Semiconductor device and manufacturing method thereof
CN106653605B (zh) 半导体结构的形成方法
US20170236716A1 (en) Doped protection layer for contact formation
US20050280095A1 (en) Semiconductor device and manufacturing method thereof
US10868133B2 (en) Semiconductor device structure and method for forming the same
CN108074815B (zh) 半导体结构及其形成方法
US20230223452A1 (en) Semiconductor structure and forming method thereof
US20230282725A1 (en) Semiconductor Devices and Methods of Forming the Same
US9590054B2 (en) Low temperature spacer for advanced semiconductor devices
US10529626B2 (en) Method for making semiconductor structure having MIS contact
CN108573910B (zh) 半导体结构及其形成方法
CN111211055A (zh) 半导体结构及其形成方法
CN107919323B (zh) 半导体结构及其形成方法
CN108010846B (zh) 用于改善短沟道效应的方法以及半导体结构
CN106611788B (zh) 半导体结构的形成方法
CN106847696B (zh) 鳍式场效应晶体管的形成方法
CN114203632A (zh) 半导体结构的形成方法
US20150287808A1 (en) Semiconductor structure and method for manufacturing the same
US20230260791A1 (en) Integrated dipole region for transistor
CN113327857B (zh) 半导体结构及其形成方法
US20230317784A1 (en) Semiconductor structure and method for forming the same
CN110349851B (zh) 半导体结构及其制造方法
US20230011006A1 (en) Semiconductor device and manufacturing method thereof
CN113113356B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination