JP2005079645A - 差動信号出力回路及びそれを内蔵した半導体集積回路 - Google Patents
差動信号出力回路及びそれを内蔵した半導体集積回路 Download PDFInfo
- Publication number
- JP2005079645A JP2005079645A JP2003304671A JP2003304671A JP2005079645A JP 2005079645 A JP2005079645 A JP 2005079645A JP 2003304671 A JP2003304671 A JP 2003304671A JP 2003304671 A JP2003304671 A JP 2003304671A JP 2005079645 A JP2005079645 A JP 2005079645A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- transistors
- differential signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 この差動信号出力回路は、直列接続されたトランジスタQP1及びQN1のドレインから第1の出力信号を出力する第1の出力段と、直列接続されたトランジスタQP2及びQN2のドレインから第2の出力信号を出力する第2の出力段と、第1及び第2の出力段に電流を供給する電流供給手段と、トランジスタQP2及びQN2のゲートに印加される信号と同相の信号の一部の成分をトランジスタQP1及びQN1のドレインに供給する第1の補助駆動手段C1と、トランジスタQP1及びQN1のゲートに印加される信号と同相の信号の一部の成分をトランジスタQP2及びQN2のドレインに供給する第2の補助駆動手段C2とを具備する。
【選択図】 図1
Description
さらに、本発明に係る半導体集積回路は、以上述べたような差動信号出力回路を具備している。
図1は、本発明の第1の実施形態に係る差動信号出力回路の構成を示す回路図である。この差動信号出力回路は、IC又はLSI等の半導体集積回路に内蔵されており、図5に示すようなLVDSインターフェースの送信側回路100において使用することができる。図5に示すように、差動信号出力回路は、例えばCMOSレベルで供給される入力信号IN1に基づいて、往路伝送線301と復路伝送線302とを介して出力電流IOを差動信号として出力する。一方、受信側回路200は、終端抵抗RTを有し、差動信号出力回路101から出力される差動信号を入力する。
本実施形態においては、トランジスタQP3を流れる電流の値が3.5mAとなるようにバイアス電圧を調整することにより、出力端子21及び22の各々から出力される出力電流の値を±3.5mAとしている。この場合には、出力端子21と出力端子22との間に100Ωの負荷抵抗が接続されることを想定すると、負荷抵抗の両端に発生する電位差は±350mVとなり、出力端子21及び22の各々に印加される信号電圧の大きさは350mVP−Pとなる。
図3は、本発明の第2の実施形態に係る差動信号出力回路の構成を示す回路図である。図3に示すように、第2の実施形態においては、2つの入力端子11及び12を用いて差動入力信号IN1及びIN2を入力するようにしており、さらに、補助駆動手段の構成を変更している。その他の点に関しては、第1の実施形態と同じである。
図4は、本発明の第3の実施形態に係る差動信号出力回路の構成を示す回路図である。図4に示すように、第3の実施形態においては、各トランジスタのゲートに信号を供給するためのインバータを追加しており、さらに、一部の接続を変更している。その他の点に関しては、第2の実施形態と同じである。
Claims (7)
- 第1の出力信号と第2の出力信号とによって構成される差動信号を出力する差動信号出力回路であって、
直列接続されたPチャネルの第1のトランジスタとNチャネルの第2のトランジスタとを含み、前記第1及び第2のトランジスタのドレインから第1の出力信号を出力する第1の出力段と、
直列接続されたPチャネルの第3のトランジスタとNチャネルの第4のトランジスタとを含み、前記第3及び第4のトランジスタのドレインから第2の出力信号を出力する第2の出力段と、
前記第1及び第2の出力段に所定の電流を供給する電流供給手段と、
前記第3及び第4のトランジスタのゲートに印加される信号と同相の信号の一部の成分を前記第1及び第2のトランジスタのドレインに供給する第1の補助駆動手段と、
前記第1及び第2のトランジスタのゲートに印加される信号と同相の信号の一部の成分を前記第3及び第4のトランジスタのドレインに供給する第2の補助駆動手段と、
を具備する差動信号出力回路。 - 前記第1の補助駆動手段が、前記第3及び第4のトランジスタのゲートと前記第1及び第2のトランジスタのドレインとの間に接続された第1のコンデンサを含み、
前記第2の補助駆動手段が、前記第1及び第2のトランジスタのゲートと前記第3及び第4のトランジスタのドレインとの間に接続された第2のコンデンサを含む、
請求項1記載の差動信号出力回路。 - 前記第1の補助駆動手段が、前記第1及び第2のトランジスタのゲートに印加される信号を反転する第1の反転手段と、前記第1の反転手段の出力と前記第1及び第2のトランジスタのドレインとの間に接続された第1のコンデンサとを含み、
前記第2の補助駆動手段が、前記第3及び第4のトランジスタのゲートに印加される信号を反転する第2の反転手段と、前記第2の反転手段の出力と前記第3及び第4のトランジスタのドレインとの間に接続された第2のコンデンサとを含む、
請求項1記載の差動信号出力回路。 - 1系統の入力信号に基づいて、前記第1及び第2のトランジスタのゲートと前記第3及び第4のトランジスタのゲートに、互いに逆相の2つの信号をそれぞれ供給する差動信号供給手段をさらに具備する請求項1〜3のいずれか1項記載の差動信号出力回路。
- 前記第1のトランジスタのゲートに信号を印加する第1の反転手段と、
前記第2のトランジスタのゲートに信号を印加する第2の反転手段と、
前記第3のトランジスタのゲートに信号を印加する第3の反転手段と、
前記第4のトランジスタのゲートに信号を印加する第4の反転手段と、
をさらに具備する請求項1記載の差動信号出力回路。 - 前記第1の補助駆動手段が、前記第3及び第4の反転手段に入力される信号を反転する第5の反転手段と、前記第5の反転手段の出力と前記第1及び第2のトランジスタのドレインとの間に接続された第1のコンデンサとを含み、
前記第2の補助駆動手段が、前記第1及び第2の反転手段に入力される信号を反転する第6の反転手段と、前記第6の反転手段の出力と前記第3及び第4のトランジスタのドレインとの間に接続された第2のコンデンサとを含む、
請求項5記載の差動信号出力回路。 - 請求項1〜6のいずれか1項記載の差動信号出力回路を具備する半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003304671A JP4273881B2 (ja) | 2003-08-28 | 2003-08-28 | 差動信号出力回路及びそれを内蔵した半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003304671A JP4273881B2 (ja) | 2003-08-28 | 2003-08-28 | 差動信号出力回路及びそれを内蔵した半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005079645A true JP2005079645A (ja) | 2005-03-24 |
JP4273881B2 JP4273881B2 (ja) | 2009-06-03 |
Family
ID=34408302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003304671A Expired - Fee Related JP4273881B2 (ja) | 2003-08-28 | 2003-08-28 | 差動信号出力回路及びそれを内蔵した半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4273881B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1703323A1 (en) | 2005-03-18 | 2006-09-20 | Fuji Photo Film Co., Ltd. | Photosensitive composition, image-recording material and image-recording method |
-
2003
- 2003-08-28 JP JP2003304671A patent/JP4273881B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1703323A1 (en) | 2005-03-18 | 2006-09-20 | Fuji Photo Film Co., Ltd. | Photosensitive composition, image-recording material and image-recording method |
Also Published As
Publication number | Publication date |
---|---|
JP4273881B2 (ja) | 2009-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768300B2 (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
US9584125B2 (en) | Interface circuit | |
US7750687B2 (en) | Circuit arrangement comprising a level shifter and method | |
JP2005354266A (ja) | 電圧比較器回路 | |
KR100795694B1 (ko) | 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법 | |
US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
US9136828B2 (en) | Current mode logic latch | |
US6924702B2 (en) | Low supply voltage and self-biased high speed receiver | |
JP4928290B2 (ja) | 差動信号比較器 | |
TWI401890B (zh) | 電壓位準轉換電路 | |
JP2007329898A (ja) | 信号変換回路 | |
US10879899B2 (en) | Clock buffer and method thereof | |
WO2018055666A9 (ja) | インターフェース回路 | |
JP5215356B2 (ja) | レベルコンバータ回路 | |
US7741875B2 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
JP2006295322A (ja) | レベルシフタ回路 | |
JP2007534259A (ja) | スキューが低い対称差動出力信号を供給するための高速レイル・トゥ・レイル分相器 | |
JP2015076718A (ja) | レベルシフト回路および表示駆動回路 | |
JP3888955B2 (ja) | レシーバ回路 | |
JP2006203762A (ja) | フリップフロップ回路および半導体装置 | |
CN214959494U (zh) | 电平转换电路 | |
JP4273881B2 (ja) | 差動信号出力回路及びそれを内蔵した半導体集積回路 | |
CN113114214A (zh) | 电平转换电路 | |
JP2012249261A (ja) | レベルシフト回路 | |
JP4588436B2 (ja) | レベルシフタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4273881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |