JP2005057739A5 - - Google Patents

Download PDF

Info

Publication number
JP2005057739A5
JP2005057739A5 JP2004204861A JP2004204861A JP2005057739A5 JP 2005057739 A5 JP2005057739 A5 JP 2005057739A5 JP 2004204861 A JP2004204861 A JP 2004204861A JP 2004204861 A JP2004204861 A JP 2004204861A JP 2005057739 A5 JP2005057739 A5 JP 2005057739A5
Authority
JP
Japan
Prior art keywords
fet
polarity
input
voltage
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004204861A
Other languages
English (en)
Other versions
JP2005057739A (ja
Filing date
Publication date
Priority claimed from US10/631,703 external-priority patent/US6876241B2/en
Application filed filed Critical
Publication of JP2005057739A publication Critical patent/JP2005057739A/ja
Publication of JP2005057739A5 publication Critical patent/JP2005057739A5/ja
Ceased legal-status Critical Current

Links

Claims (11)

  1. 極性が交互に変化する入力信号エッジのシーケンスからパルスを生成する方法であって、
    前記入力信号エッジの遷移を区別する第一のステップと、
    前記第一のステップで区別された遷移を増幅する第二のステップと、
    前記第二のステップで増幅された遷移に応答して、当該増幅された遷移の極性によって極性が決定される電流を生成する第三のステップと、
    前記第三のステップの電流をノードに結合する第四のステップと、
    前記第四のステップのノードにおける電圧を正の値と負の値とにクランプする第五のステップと、
    前記第四のステップのノードが第1の極性にクランプされると、負荷をオンに切り替えられた第1のFETで正の電源電圧に駆動する第六のステップと、
    前記第四のステップのノードが第2の極性にクランプされると、前記負荷をオンに切り替えられた第2のFETで負の電源電圧に駆動する第七のステップと、
    とを有し、
    前記第1のFETおよび前記第2のFETのうち1つがNタイプのFETであり、もう1つがPタイプのFETであることを特徴とする方法。
  2. 前記第1のFETおよび前記第2のFETが直列であり、前記FETの極性がメイク・ビフォア・ブレイク動作を生成するように選択されることを特徴とする請求項1に記載の方法。
  3. 前記第1のFETおよび前記第2のFETが直列であり、前記FETの極性がブレイク・ビフォア・メイク動作を生成するように選択されることを特徴とする請求項1に記載の方法。
  4. 前記負荷が積分器の入力に結合された抵抗器であり、
    前記第1のFETおよび前記第2のFETのスイッチ動作が形成する電流パルスを積分するステップをさらに有する請求項1に記載の方法。
  5. 前記負荷を駆動する電圧に応答して、前記負荷に結合され前記負荷を介する電流の大部分を供給する、対応する極性の選択された電流を生成するステップをさらに有する請求項1に記載の方法。
  6. 極性が交互に変わる入力信号エッジのシーケンスを受信するための入力を有するインパルスドライバであって、前記入力信号エッジを正の過渡インパルスと負の過渡インパルスに区別し、各過渡を別々に増幅し、増幅結果を前記インパルスドライバの共通出力に提供するインパルスドライバと、
    入力を有し、前記入力における正の電圧と負の電圧を選択された量に制限する電圧クランプ回路と、
    前記インパルスドライバの共通出力に結合された入力を有し、選択された量および極性の電流を前記電圧クランプ回路の入力に供給する電圧制御式電流源と、
    互いに直列で相補的なFETスイッチの対であって、前記相補的な対が供給電圧と並列であり、前記相補的なFETスイッチの対のゲートは各々、前記電圧クランプ回路の入力に接続される相補的なFETスイッチの対と、
    出力パルスを供給するように結合されたパルス出力である、前記直列なFETスイッチの対の接合部と、
    を備えるパルス生成装置。
  7. 前記相補的なFETスイッチの対の順序が、前記相補的なFETスイッチの対が前記供給電圧と並列の時にメイク・ビフォア・ブレイク動作を提供することを特徴とする請求項6に記載の装置。
  8. 前記相補的なFETスイッチの対の順序が、前記相補的なFETスイッチの対が前記供給電圧と並列の時にブレイク・ビフォア・メイク動作を提供することを特徴とする請求項6に記載の装置。
  9. 入力を有する積分器をさらに備え、
    前記パルス出力と前記積分器の入力との間に結合された積分器入力抵抗器をさらに備える請求項6に記載の装置。
  10. 前記出力パルスのピーク−ピーク電圧が、前記極性が交互に変化する入力信号エッジのピーク−ピーク電圧より大きいことを特徴とする請求項6に記載の装置。
  11. 前記パルス出力に結合された負荷をさらに備え、
    電圧制御式電流源であって、前記パルス出力に結合された入力を有し、選択された大きさおよび極性で前記負荷に結合される電流を生成し、前記負荷に対する電流の大部分を供給する電圧制御式電流源をさらに備える請求項6に記載の装置。
JP2004204861A 2003-07-31 2004-07-12 精密な振幅と長さを有する高電圧パルスを低電圧エッジから生成するための回路および方法 Ceased JP2005057739A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/631,703 US6876241B2 (en) 2003-07-31 2003-07-31 Circuit for generating from low voltage edges higher voltage pulses having precise amplitudes and durations

Publications (2)

Publication Number Publication Date
JP2005057739A JP2005057739A (ja) 2005-03-03
JP2005057739A5 true JP2005057739A5 (ja) 2007-07-19

Family

ID=34104175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004204861A Ceased JP2005057739A (ja) 2003-07-31 2004-07-12 精密な振幅と長さを有する高電圧パルスを低電圧エッジから生成するための回路および方法

Country Status (2)

Country Link
US (2) US6876241B2 (ja)
JP (1) JP2005057739A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565463B2 (en) * 2005-04-22 2009-07-21 Sun Microsystems, Inc. Scalable routing and addressing
US7176819B1 (en) * 2005-09-08 2007-02-13 Agilent Technologies, Inc. Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results
US7521969B2 (en) * 2006-07-28 2009-04-21 Lattice Semiconductor Corporation Switch sequencing circuit systems and methods
JP6525302B2 (ja) * 2015-05-14 2019-06-05 スヴェイコフスキー、カレン スーSVEJKOVSKY,Karen Sue 直列型調整ゲート
TWI742257B (zh) * 2018-03-16 2021-10-11 力智電子股份有限公司 脈寬調變控制器及第三態電壓產生方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3160766A (en) * 1962-11-28 1964-12-08 Rca Corp Switching circuit with a capacitor directly connected between the bases of opposite conductivity transistors
US3621141A (en) * 1964-12-17 1971-11-16 Xerox Corp Dicode decoder
US3751682A (en) * 1971-12-17 1973-08-07 Sperry Rand Corp Pulsed voltage driver for capacitive load
JPS62130018A (ja) * 1985-12-02 1987-06-12 Hitachi Ltd 半導体電子回路
JPS62199118A (ja) * 1986-02-27 1987-09-02 Toshiba Corp アナログ・ロジツク間インタ−フエイス回路
JP2963192B2 (ja) * 1990-11-27 1999-10-12 日本電信電話株式会社 レベル変換回路
JPH06314772A (ja) * 1993-04-28 1994-11-08 Fuji Electric Co Ltd 半導体集積回路装置
US5677647A (en) * 1995-10-20 1997-10-14 Tektronix, Inc. High power pulse waveform generator
JP3728046B2 (ja) * 1996-06-26 2005-12-21 沖電気工業株式会社 極性反転検出回路
US6040707A (en) * 1997-09-15 2000-03-21 Intersil Corporation Constant slew rate amplifier

Similar Documents

Publication Publication Date Title
JP2009218958A5 (ja)
JP2008102211A5 (ja)
TW200701228A (en) Voltage supply circuit and semiconductor memory
EP1265217A3 (en) Operational amplifier circuit, driving circuit and driving method
CN208272935U (zh) 运算放大器和电子电路
JP2006017696A (ja) レアショート検出回路及び異常監視信号生成回路
CN102545804A (zh) D类放大器电路
CN102868302A (zh) 栅极驱动电路
JP2005057739A5 (ja)
JPH01128615A (ja) プツシユプル回路の作動方法および装置
CN110708022A (zh) 具有减少的emi生成的高效d类放大器
JP5710175B2 (ja) 電源切替回路
MD3851C2 (ro) Convertizor de tensiune cu cvasirezonanţă
CN113422500B (zh) 一种卫星电源功率使能n沟道mosfet驱动电路
JP6500511B2 (ja) スイッチング素子のドライブ回路
CN104753475A (zh) X类放大器
CN116248093A (zh) 高压电平移位模块及栅极驱动电路
JP6345984B2 (ja) スピーカ装置
CN208971372U (zh) 应用于dc-dc变换器的驱动电路
JP6067172B1 (ja) 電源制御装置
CN214412614U (zh) 一种马达开关电路及马达开关
JP2006333104A (ja) スイッチング回路
CN111865274B8 (zh) 比较器电路
JP2005191896A5 (ja)
JP2018179625A (ja) 負荷駆動回路