JP2005051852A - モータ駆動回路、集積回路、モータ回路の駆動方法 - Google Patents
モータ駆動回路、集積回路、モータ回路の駆動方法 Download PDFInfo
- Publication number
- JP2005051852A JP2005051852A JP2003203749A JP2003203749A JP2005051852A JP 2005051852 A JP2005051852 A JP 2005051852A JP 2003203749 A JP2003203749 A JP 2003203749A JP 2003203749 A JP2003203749 A JP 2003203749A JP 2005051852 A JP2005051852 A JP 2005051852A
- Authority
- JP
- Japan
- Prior art keywords
- side transistor
- signal
- circuit
- transistor
- suction side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/921—Timer or time delay means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Control Of Direct Current Motors (AREA)
- Electronic Switches (AREA)
Abstract
【課題】コイルと接続される吐出側トランジスタまたは吸込側トランジスタを高速でオンオフ可能なモータ駆動回路を提供する。
【解決手段】直列接続される第１の吐出側および吸込側トランジスタと、第２の吐出側および吸込側トランジスタと、所定周波数で相補的に変化する複数の入力信号に基づいて、モーターのコイルに一方向または反対方向の電流を供給する制御回路と、を有するモータ駆動回路であって、前記制御回路は、前記複数の入力信号が相補的に切り替わって変化するとき、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側のトランジスタを所定時間オフし、その後、動作する側の一方のトランジスタを前記入力信号の変化タイミングでオンオフするための制御信号を出力する、ことを特徴とする。
【選択図】図１
【解決手段】直列接続される第１の吐出側および吸込側トランジスタと、第２の吐出側および吸込側トランジスタと、所定周波数で相補的に変化する複数の入力信号に基づいて、モーターのコイルに一方向または反対方向の電流を供給する制御回路と、を有するモータ駆動回路であって、前記制御回路は、前記複数の入力信号が相補的に切り替わって変化するとき、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側のトランジスタを所定時間オフし、その後、動作する側の一方のトランジスタを前記入力信号の変化タイミングでオンオフするための制御信号を出力する、ことを特徴とする。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、モータ駆動回路、集積回路、モータ回路の駆動方法に関する。
【０００２】
【従来の技術】
図４、図５、図６を参照しつつ、従来のモータ駆動回路について説明する。図４は、一般的なモータ駆動回路を示す回路ブロック図である。図５は、図４のモータ駆動回路に設けられる同期整流型のＰＷＭ回路を示す回路図である。図６は、図４の要部波形を示す波形図である。なお、従来の技術では、コイルを除くモータ駆動回路は、バイポーラトランジスタおよびＣＭＯＳトランジスタが混在して同一チップ上に集積化される集積回路であることとする。また、モータ駆動回路において、コイルと接続される吐出側トランジスタおよび吸込側トランジスタは、ＰＷＭ回路から出力される制御信号が供給されて動作する。
【０００３】
ＮＰＮ型のバイポーラトランジスタ２（第１吐出側トランジスタ）とＮＰＮ型のバイポーラトランジスタ４（第１吸込側トランジスタ）は、そのコレクタエミッタ路が電源ＶＣＣと接地ＶＳＳの間に直列接続される。また、ＮＰＮ型のバイポーラトランジスタ６（第２吐出側トランジスタ）とＮＰＮ型のバイポーラトランジスタ８（第２吸込側トランジスタ）は、そのコレクタエミッタ路が電源ＶＣＣと接地ＶＳＳの間に直列接続される。更に、バイポーラトランジスタ２、４のコレクタエミッタ接続部から導出される端子１０とバイポーラトランジスタ６、８のコレクタエミッタ接続部から導出される端子１２との間には、コイル１４が外部接続される。バイポーラトランジスタ２、４、６、８は、後述するＰＷＭ回路から制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が供給されてオンオフ動作するものである。即ち、バイポーラトランジスタ２、８がともにオンする期間は、コイル１４にＲ方向の電流が供給される。一方、バイポーラトランジスタ６、４がともにオンする期間は、コイル１４にＬ方向の電流が供給される。そして、バイポーラトランジスタ２、８とバイポーラトランジスタ６、４が相補的に動作して、コイル１４の電流の方向が適宜変化することによって、モータは所定方向に回転することとなる。
【０００４】
制御回路１６は、バイポーラトランジスタ２、４、６、８のオンオフタイミングを制御するための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力するものである。制御回路１６は、モータを所定速度で回転させるためのＰＷＭ回路１８を有する。ＰＷＭ回路１８は、相補的に変化する入力信号ＩＮ１、ＩＮ２に基づいて、バイポーラトランジスタ２、４、６、８を動作させるための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力するものである。
【０００５】
モータ駆動回路はバイポーラトランジスタおよびＣＭＯＳトランジスタが混在する回路であるため、ＰＷＭ回路１８はバイポーラトランジスタ２、４、６、８を同期整流するための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力可能である。つまり、ＰＷＭ回路１８は、コイル１４にＲ方向の電流を供給するとき、バイポーラトランジスタ６をオフ、バイポーラトランジスタ８をオン、バイポーラトランジスタ２、４を相補的にオンオフするための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力し、一方、コイル１４にＬ方向の電流を供給するとき、バイポーラトランジスタ２をオフ、バイポーラトランジスタ４をオン、バイポーラトランジスタ６、８を相補的にオンオフするための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力する。そして、バイポーラトランジスタ２、４とバイポーラトランジスタ６、８がそれぞれ相補的にオンオフする速度を適宜設定することによって、モータは所定速度で回転することとなる。
【０００６】
ＰＷＭ回路１８は、例えばＩＩＬ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ）で構成される。なお、ＩＩＬとは、バイポーラトランジスタで構成されるインバータを適宜接続し、信号線同士の交点の信号を論理積とする回路技術である。
【０００７】
【特許文献１】特開２００２−２７２１６２号公報
【０００８】
【発明が解決しようとする課題】
バイポーラトランジスタ２、４とバイポーラトランジスタ６、８がそれぞれ相補的にオンオフするとき、コイル１４の特性に起因して、電源ＶＣＣと接地ＶＳＳの間に生じる電流がバイポーラトランジスタ２、４とバイポーラトランジスタ６、８のコレクタエミッタ路を貫通してしまい、モータ駆動回路が誤動作または破壊される可能性がある。
【０００９】
そのため、ＰＷＭ回路１８は、バイポーラトランジスタ２、４が相補的にオンオフする期間ＴＡにおいて、バイポーラトランジスタ２、４がともにオフする期間ＴＡＡを有する制御信号ＯＵＴ１、ＯＵＴ２を出力し、一方、バイポーラトランジスタ６、８が相補的にオンオフする期間ＴＢにおいて、バイポーラトランジスタ６、８がともにオフする期間ＴＢＢを有する制御信号ＯＵＴ３、ＯＵＴ４を出力する。これにより、コイル１４が接続される端子１０、１２のインピーダンスは期間ＴＡＡおよび期間ＴＢＢにて無限大（Ｚ）となるため、バイポーラトランジスタ２、４とバイポーラトランジスタ６、８のコレクタエミッタ路を電流が貫通することはなくなる。
【００１０】
しかし、複数の期間ＴＡＡが期間ＴＡの中に存在するとともに複数の期間ＴＢＢが期間ＴＢの中に存在することとなるため、バイポーラトランジスタ２、４とバイポーラトランジスタ６、８がそれぞれ相補的にオンオフする速度が高くなるほど、期間ＴＡＡおよび期間ＴＢＢを無視できない割合が高くなる。従って、従来のモータ駆動回路は、バイポーラトランジスタ２、４とバイポーラトランジスタ６、８をそれぞれ高速で相補的にオンオフする（高速でＰＷＭ駆動する）仕様に対して不向きとなる問題があった。
【００１１】
そこで、本発明は、コイルと接続される吐出側トランジスタまたは吸込側トランジスタを高速でオンオフ可能なモータ駆動回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記課題を解決するための主たる発明は、直列接続される第１吐出側トランジスタおよび第１吸込側トランジスタと、直列接続される第２吐出側トランジスタおよび第２吸込側トランジスタと、所定周波数で相補的に変化する複数の入力信号に基づいて、前記第１吐出側トランジスタおよび前記第１吸込側トランジスタの接続点と前記第２吐出側トランジスタおよび前記第２吸込側トランジスタの接続点との間に接続されるコイルに一方向または反対方向の電流を供給するための制御信号を、前記第１吐出側トランジスタ、前記第１吸込側トランジスタ、前記第２吐出側トランジスタ、前記第２吸込側トランジスタに供給する制御回路と、を有するモータ駆動回路であって、前記制御回路は、前記複数の入力信号が相補的に切り替わって変化するとき、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側のトランジスタを所定時間オフし、その後、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側の一方のトランジスタを前記入力信号の変化タイミングでオンオフするための制御信号を出力する、ことを特徴とする。
【００１３】
このモータ駆動回路によれば、複数の入力信号が相補的に切り替わって変化するとき、動作する側のトランジスタを所定時間オフし、その後、動作する側の一方のトランジスタを入力信号の変化タイミングでオンオフする。これにより、高速のＰＷＭ駆動を実現するモータ駆動回路を提供できる。
【００１４】
【発明の実施の形態】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１５】
＝＝＝ＰＷＭ回路の構成＝＝＝
図１を参照しつつ、本発明のモータ駆動回路に使用するＰＷＭ回路について説明する。図１は、本発明のモータ駆動回路に使用するＰＷＭ回路（制御回路）の一例を示す回路図である。なお、本実施の形態では、図４のモータ駆動回路は、バイポーラトランジスタからなる集積回路であることとし、図１のＰＷＭ回路は、例えばＩＩＬで構成され、図４のモータ駆動回路に使用されることとする。
【００１６】
ＰＷＭ回路１００は、入力信号ＩＮ１、ＩＮ２（第１入力信号、第２入力信号）から制御信号ＯＵＴ１、ＯＵＴ４を出力するためのＤ型フリップフロップ１０２、１０４と、入力信号ＩＮ１、ＩＮ２から制御信号ＯＵＴ３、ＯＵＴ２を出力するためのＤ型フリップフロップ１０６、１０８と、を有する。
【００１７】
先ず、Ｄ型フリップフロップ１０２のＣＬ（クロック）端子は、３個のインバータ１１０、１１２、１１４を介して入力信号ＩＮ１の端子と接続され、Ｄ型フリップフロップ１０２は、インバータ１１４から出力される信号ＣＬ１（入力信号ＩＮ＋の反転信号）が立ち下がるタイミングで動作する。Ｄ型フリップフロップ１０２のＲ（リセット）端子は、４個のインバータ１１６、１１８、１２０、１２２を介して入力信号ＩＮ２の端子と接続され、Ｄ型フリップフロップ１０２は、インバータ１２２から出力される信号Ｒ１（入力信号ＩＮ２の非反転信号）が立ち上がるタイミングでリセットされる。Ｄ型フリップフロップ１０２のＱ（出力）端子は、２本の信号線を有し、Ｄ型フリップフロップ１０２は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるタイミングで変化する矩形信号Ａ１を出力する。Ｄ型フリップフロップ１０２のＱ端子の一方の信号線は、４個のインバータ１２４、１２６、１２８、１３０と接続され、インバータ１３０は、矩形信号Ａ１の一方のエッジがインバータ１２４、１２６、１２８、１３０の信号伝達時間（期間ＴＸ）のみ遅延する遅延信号Ａ２を出力する。Ｄ型フリップフロップ１０２のＱ端子の他方の信号線は、インバータ１３０の出力と接続されるとともに２個のインバータ１３２、１３４を介して制御信号ＯＵＴ１の端子と接続され、インバータ１３４は、矩形信号Ａ１と遅延信号Ａ２の論理積信号Ａ３を制御信号ＯＵＴ１として出力する。インバータ１１２の出力は、インバータ１３０の出力と接続されるとともに２個のインバータ１３６、１３８を介して制御信号ＯＵＴ４の端子と接続され、入力信号ＩＮ１と遅延信号Ａ２の論理積信号Ａ４を制御信号ＯＵＴ４として出力する。
【００１８】
Ｄ型フリップフロップ１０４のＣＬ端子は、４個のインバータ１１６、１１８、１２０、１２２を介して入力信号ＩＮ２の端子と接続され、Ｄ型フリップフロップ１０４は、インバータ１２２から出力される信号ＣＬ２（＝信号Ｒ１）が立ち下がるタイミングで動作する。Ｄ型フリップフロップ１０４のＲ端子は、３個のインバータ１１０、１１２、１１４を介して入力信号ＩＮ１の端子と接続され、Ｄ型フリップフロップ１０４は、インバータ１１４から出力される信号Ｒ２（＝信号ＣＬ１）が立ち上がるタイミングでリセットされる。Ｄ型フリップフロップ１０４のＱ端子は、２本の信号線を有し、Ｄ型フリップフロップ１０４は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるタイミングで変化する矩形信号Ｂ１を出力する。Ｄ型フリップフロップ１０４のＱ端子の一方の信号線は、４個のインバータ１４０、１４２、１４４、１４６と接続され、インバータ１４６は、矩形信号Ｂ１の一方のエッジがインバータ１４０、１４２、１４４、１４６の信号伝達時間（期間ＴＸ）のみ遅延する遅延信号Ｂ２を出力する。Ｄ型フリップフロップ１０４のＱ端子の他方の信号線は、インバータ１４６の出力と接続されるとともに２個のインバータ１４８、１３４を介して制御信号ＯＵＴ１の端子と接続され、インバータ１３４は、矩形信号Ｂ１と遅延信号Ｂ２の論理積信号Ｂ３を制御信号ＯＵＴ１として出力する。インバータ１２０の出力は、インバータ１４６の出力と接続されるとともに２個のインバータ１５０、１３８を介して制御信号ＯＵＴ４の端子と接続され、入力信号ＩＮ２の反転信号と遅延信号Ｂ２の論理積信号Ｂ４を制御信号ＯＵＴ４として出力する。
【００１９】
Ｄ型フリップフロップ１０６のＣＬ端子は、３個のインバータ１１６、１１８、１５２を介して入力信号ＩＮ２の端子と接続され、Ｄ型フリップフロップ１０６は、インバータ１５２から出力される信号ＣＬ３（入力信号ＩＮ２の反転信号）が立ち下がるタイミングで動作する。Ｄ型フリップフロップ１０６のＲ端子は、４個のインバータ１１０、１１２、１５４、１５６を介して入力信号ＩＮ１の端子と接続され、Ｄ型フリップフロップ１０６は、インバータ１５６から出力される信号Ｒ３（入力信号ＩＮ１の非反転信号）が立ち上がるタイミングでリセットされる。Ｄ型フリップフロップ１０６のＱ端子は、２本の信号線を有し、Ｄ型フリップフロップ１０６は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるタイミングで変化する矩形信号Ｃ１を出力する。Ｄ型フリップフロップ１０６のＱ端子の一方の信号線は、４個のインバータ１５８、１６０、１６２、１６４と接続され、インバータ１６４は、矩形信号Ｃ１の一方のエッジがインバータ１５８、１６０、１６２、１６４の信号伝達時間（期間ＴＸ）のみ遅延する遅延信号Ｃ２を出力する。Ｄ型フリップフロップ１０６のＱ端子の他方の信号線は、インバータ１６４の出力と接続されるとともに２個のインバータ１６６、１６８を介して制御信号ＯＵＴ３の端子と接続され、インバータ１６８は、矩形信号Ｃ１と遅延信号Ｃ２の論理積信号Ｃ３を制御信号ＯＵＴ３として出力する。インバータ１１８の出力は、インバータ１６４の出力と接続されるとともに２個のインバータ１７０、１７２を介して制御信号ＯＵＴ２の端子と接続され、入力信号ＩＮ２と遅延信号Ｃ２の論理積信号Ｃ４を制御信号ＯＵＴ２として出力する。
【００２０】
Ｄ型フリップフロップ１０８のＣＬ端子は、４個のインバータ１１０、１１２、１５４、１５６を介して入力信号ＩＮ１の端子と接続され、Ｄ型フリップフロップ１０８は、インバータ１５６から出力される信号ＣＬ４（＝信号Ｒ３）が立ち下がるタイミングで動作する。Ｄ型フリップフロップ１０８のＲ端子は、３個のインバータ１１６、１１８、１５２を介して入力信号ＩＮ２の端子と接続され、Ｄ型フリップフロップ１０８は、インバータ１５２から出力される信号Ｒ４（＝信号ＣＬ３）が立ち上がるタイミングでリセットされる。Ｄ型フリップフロップ１０８のＱ端子は、２本の信号線を有し、Ｄ型フリップフロップ１０８は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるタイミングで変化する矩形信号Ｄ１を出力する。Ｄ型フリップフロップ１０８のＱ端子の一方の信号線は、４個のインバータ１７４、１７６、１７８、１８０と接続され、インバータ１８０は、矩形信号Ｄ１の一方のエッジがインバータ１７４、１７６、１７８、１８０の信号伝達時間（期間ＴＸ）のみ遅延する遅延信号Ｄ２を出力する。Ｄ型フリップフロップ１０８のＱ端子の他方の信号線は、インバータ１８０の出力と接続されるとともに２個のインバータ１８２、１６８を介して制御信号ＯＵＴ３の端子と接続され、インバータ１６８は、矩形信号Ｄ１と遅延信号Ｄ２の論理積信号Ｄ３を制御信号ＯＵＴ３として出力する。インバータ１５４の出力は、インバータ１８０の出力と接続されるとともに２個のインバータ１８４、１７２を介して制御信号ＯＵＴ２の端子と接続され、入力信号ＩＮ＋の反転信号と遅延信号Ｄ２の論理積信号Ｄ４を制御信号ＯＵＴ２として出力する。
【００２１】
なお、Ｄ型フリップフロップ１０２とインバータ１１０、１１２、１１４、１１６、１１８、１２０、１２２は、矩形信号Ａ１を出力するための第１回路を構成する。Ｄ型フリップフロップ１０４とインバータ１１０、１１２、１１４、１１６、１１８、１２０、１２２は、矩形信号Ｂ１を出力するための第１回路を構成する。Ｄ型フリップフロップ１０６とインバータ１１０、１１２、１１６、１１８、１５２、１５４、１５６は、矩形信号Ｃ１を出力するための第１回路を構成する。Ｄ型フリップフロップ１０８とインバータ１１０、１１２、１１６、１１８、１５２、１５４、１５６は、矩形信号Ｄ１を出力するための第１回路を構成する。また、Ｄ型フリップフロップ１０２とインバータ１３０の接続は、論理積信号Ａ３を出力するための第２回路を構成する。Ｄ型フリップフロップ１０４とインバータ１４６の接続は、論理積信号Ｂ３を出力するための第２回路を構成する。Ｄ型フリップフロップ１０６とインバータ１６４の接続は、論理積信号Ｃ３を出力するための第２回路を構成する。Ｄ型フリップフロップ１０８とインバータ１８０の接続は、論理積信号Ｄ３を出力するための第２回路を構成する。また、インバータ１１２、１３０の接続は、論理積信号Ａ４を出力するための第３回路を構成する。インバータ１２０、１４６の接続は、論理積信号Ｂ４を出力するための第３回路を構成する。インバータ１１８、１６４の接続は、論理積信号Ｃ４を出力するための第３回路を構成する。インバータ１５４、１８０の接続は、論理積信号Ｄ４を出力するための第３回路を構成する。
【００２２】
なお、ＰＷＭ回路１００は、２個の最小限の入力信号を基にして制御信号を出力するハードウエア回路である。これにより、ＰＷＭ回路１００は、簡単な構成で、入力信号と対応する制御信号を確実に出力できる。更に、ＰＷＭ回路１００を有するモータ駆動回路は、集積化することも可能である。
【００２３】
＝＝＝ＰＷＭ回路の動作＝＝＝
≪入力信号の一仕様≫
図１、図２、図４を参照しつつ、本発明のモータ駆動回路に使用するＰＷＭ回路の動作について説明する。図２は、図１の要部波形を示す波形図である。なお、図２の波形では、入力信号ＩＮ１、ＩＮ２は、期間ＴＡ、ＴＢにおいて、所定周波数の変化とハイレベルを相補的に繰り返すこととする。
【００２４】
先ず、期間ＴＡにおいて、入力信号ＩＮ１は、第１電圧（例えば５ボルト）と第２電圧（例えば０ボルト）の間を所定周波数で矩形変化する。入力信号ＩＮ２は、第１電圧（以下ハイレベルと称する）に固定される。信号ＣＬ１（＝信号Ｒ２）は入力信号ＩＮ１を反転したものとなり、信号Ｒ１（＝信号ＣＬ２）はハイレベルとなる。Ｄ型フリップフロップ１０２は、信号ＣＬ１が変化するものの、信号Ｒ１がハイレベルであるため、常時リセットされる。即ち、信号Ａ１は第２電圧（以下ローレベルと称する）となる。このとき、信号Ａ２、Ａ３、Ａ４もローレベルとなる。また、Ｄ型フリップフロップ１０４は、信号Ｒ２が変化するものの、信号ＣＬ２がハイレベルであるため、クロック動作しない。即ち、信号Ｂ１はローレベルとなる。このとき、信号Ｂ２、Ｂ３、Ｂ４もローレベルとなる。従って、制御信号ＯＵＴ１、ＯＵＴ４はローレベルとなる。
【００２５】
一方、信号ＣＬ３（＝信号Ｒ４）はローレベルとなり、信号Ｒ３（＝信号ＣＬ４）は入力信号ＩＮ１を反転しないものとなる。Ｄ型フリップフロップ１０６は、信号Ｒ３が変化するものの、信号ＣＬ３がローレベルであるため、クロック動作しない。即ち、信号Ｃ１はローレベルとなる。このとき、信号Ｃ２、Ｃ３、Ｃ４もローレベルとなる。また、Ｄ型フリップフロップ１０８は、信号Ｒ４がローレベルであるため、信号ＣＬ４が立ち下がるタイミングでクロック動作する。即ち、信号Ｄ１はハイレベルとなる。このとき、信号Ｄ３は、信号Ｄ１の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。信号Ｄ４は、入力信号ＩＮ１の反転信号の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。従って、制御信号ＯＵＴ３は信号Ｄ３と同一となり、制御信号ＯＵＴ２は信号Ｄ４と同一となる。
【００２６】
制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が上記の関係を有することによって、バイポーラトランジスタ４は所定周波数でオンオフし、バイポーラトランジスタ６はオンする。そして、端子１０がローレベル（Ｌ）となるとともに端子１２がハイレベル（Ｈ）となる期間、コイル１４はＬ方向の電流が供給される。なお、期間ＴＸを経過するまで、バイポーラトランジスタ４、６はオフし、端子１０、１２のインピーダンスは無限大（Ｚ）となる。期間ＴＸを経過した後、バイポーラトランジスタ４、６は、制御信号ＯＵＴ２、ＯＵＴ３の変化に応じてオンオフする。特に、バイポーラトランジスタ４は、入力信号ＩＮ１が変化するそのままのタイミングでオンオフする。
【００２７】
次に、期間ＴＢにおいて、入力信号ＩＮ１は、第１電圧に固定される。入力信号ＩＮ２は、第１電圧と第２電圧の間を所定周波数で矩形変化する。信号ＣＬ１（＝信号Ｒ２）はローレベルとなり、信号Ｒ１（＝信号ＣＬ２）は入力信号ＩＮ２を反転しないものとなる。Ｄ型フリップフロップ１０２は、信号Ｒ１が変化するものの、信号ＣＬ１がローレベルであるため、クロック動作しない。即ち、信号Ａ１はローレベルとなる。このとき、信号Ａ２、Ａ３、Ａ４もローレベルとなる。また、Ｄ型フリップフロップ１０４は、信号Ｒ２がローレベルであるため、信号ＣＬ２が立ち下がるタイミングでクロック動作する。即ち、信号Ｂ１はハイレベルとなる。このとき、信号Ｂ３は、信号Ｂ１の立ち上がりが期間ＴＢの開始タイミングから期間ＴＸ遅延するものとなる。信号Ｂ４は、入力信号ＩＮ２の反転信号の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。従って、制御信号ＯＵＴ１は信号Ｂ３と同一となり、制御信号ＯＵＴ４は信号Ｂ４と同一となる。
【００２８】
一方、信号ＣＬ３（＝信号Ｒ４）は入力信号ＩＮ２を反転したものとなり、信号Ｒ３（＝信号ＣＬ４）はハイレベルとなる。Ｄ型フリップフロップ１０６は、信号ＣＬ３が変化するものの、信号Ｒ３がハイレベルであるため、常時リセットされる。即ち、信号Ｃ１はローレベルとなる。このとき、信号Ｃ２、Ｃ３、Ｃ４もローレベルとなる。また、Ｄ型フリップフロップ１０８は、信号Ｒ４が変化するものの、信号ＣＬ４がハイレベルであるため、クロック動作しない。即ち、信号Ｄ１はローレベルとなる。このとき、信号Ｄ２、Ｄ３、Ｄ４もローレベルとなる。従って、制御信号ＯＵＴ３、ＯＵＴ２はローレベルとなる。
【００２９】
制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が上記の関係を有することによって、バイポーラトランジスタ２はオンし、バイポーラトランジスタ８は所定周波数でオンオフする。そして、端子１０がハイレベル（Ｈ）となるとともに端子１２がローレベル（Ｌ）となる期間、コイル１４はＲ方向の電流が供給される。なお、期間ＴＸを経過するまで、バイポーラトランジスタ２、８はオフし、端子１０、１２のインピーダンスは無限大（Ｚ）となる。期間ＴＸを経過した後、バイポーラトランジスタ２、８は、制御信号ＯＵＴ１、ＯＵＴ４の変化に応じてオンオフする。特に、バイポーラトランジスタ８は、入力信号ＩＮ２が変化するそのままのタイミングでオンオフする。
【００３０】
≪入力信号の他の仕様≫
図１、図３、図４を参照しつつ、本発明のモータ駆動回路に使用するＰＷＭ回路の動作について説明する。図３は、図１の要部波形を示す波形図である。なお、図３の波形では、入力信号ＩＮ１、ＩＮ２は、期間ＴＡ、ＴＢにおいて、所定周波数の変化とローレベルを相補的に繰り返すこととする。
【００３１】
先ず、期間ＴＡにおいて、入力信号ＩＮ１は、第１電圧と第２電圧の間を所定周波数で矩形変化する。入力信号ＩＮ２は、第２電圧（以下ローレベルと称する）に固定される。信号ＣＬ１（＝信号Ｒ２）は入力信号ＩＮ１を反転したものとなり、信号Ｒ１（＝信号ＣＬ２）はローレベルとなる。Ｄ型フリップフロップ１０２は、信号Ｒ１がローレベルであるため、信号ＣＬ１が立ち下がるタイミングでクロック動作する。即ち、信号Ａ１はハイレベルとなる。このとき、信号Ａ３は、信号Ａ１の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。信号Ａ４は、入力信号ＩＮ１の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。従って、制御信号ＯＵＴ１は信号Ａ３と同一となり、制御信号ＯＵＴ４は信号Ａ４と同一となる。
【００３２】
一方、信号ＣＬ３（＝信号Ｒ４）はハイレベルとなり、信号Ｒ３（＝信号ＣＬ４）は入力信号ＩＮ１を反転しないものとなる。Ｄ型フリップフロップ１０６は、信号Ｒ３が変化するものの、信号ＣＬ３がハイレベルであるため、クロック動作しない。即ち、信号Ｃ１はローレベルとなる。このとき、信号Ｃ２、Ｃ３、Ｃ４もローレベルとなる。また、Ｄ型フリップフロップ１０８は、信号ＣＬ４が変化するものの、信号Ｒ４がハイレベルであるため、常時リセットされる。即ち、信号Ｄ１はローレベルとなる。このとき、信号Ｄ２、Ｄ３、Ｄ４もローレベルとなる。従って、制御信号ＯＵＴ３、ＯＵＴ２はローレベルとなる。
【００３３】
制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が上記の関係を有することによって、バイポーラトランジスタ２はオンし、バイポーラトランジスタ８は所定周波数でオンオフする。そして、端子１０がハイレベル（Ｈ）となるとともに端子１２がローレベル（Ｌ）となる期間、コイル１４はＲ方向の電流が供給される。なお、期間ＴＸを経過するまで、バイポーラトランジスタ２、８はオフし、端子１０、１２のインピーダンスは無限大（Ｚ）となる。期間ＴＸを経過した後、バイポーラトランジスタ２、８は、制御信号ＯＵＴ１、ＯＵＴ４の変化に応じてオンオフする。特に、バイポーラトランジスタ８は、入力信号ＩＮ１が変化するそのままのタイミングでオンオフする。
【００３４】
次に、期間ＴＢにおいて、入力信号ＩＮ１は、第２電圧に固定される。入力信号ＩＮ２は、第１電圧と第２電圧の間を所定周波数で矩形変化する。信号ＣＬ１（＝信号Ｒ２）はハイレベルとなり、信号Ｒ１（＝信号ＣＬ２）は入力信号ＩＮ２を反転しないものとなる。Ｄ型フリップフロップ１０２は、信号Ｒ１が変化するものの、信号ＣＬ１がハイレベルであるため、クロック動作しない。即ち、信号Ａ１はローレベルとなる。このとき、信号Ａ２、Ａ３、Ａ４もローレベルとなる。また、Ｄ型フリップフロップ１０４は、信号Ｒ２が変化するものの、信号ＣＬ２がローレベルであるため、クロック動作しない。即ち、信号Ｂ１はローレベルとなる。このとき、信号Ｂ２、Ｂ３、Ｂ４もローレベルとなる。従って、制御信号ＯＵＴ１、ＯＵＴ４はローレベルとなる。
【００３５】
一方、信号ＣＬ３（＝信号Ｒ４）は入力信号ＩＮ２を反転したものとなり、信号Ｒ３（＝信号ＣＬ４）はローレベルとなる。Ｄ型フリップフロップ１０６は、信号Ｒ３がローレベルであるため、信号ＣＬ３が立ち下がるタイミングでクロック動作する。即ち、信号Ｃ１はハイレベルとなる。このとき、信号Ｃ３は、信号Ｃ１の立ち上がりが期間ＴＢの開始タイミングから期間ＴＸ遅延するものとなる。信号Ｃ４は、入力信号ＩＮ２の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。従って、制御信号ＯＵＴ３は信号Ｃ３と同一となり、制御信号ＯＵＴ２は信号Ｃ４と同一となる。
【００３６】
制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が上記の関係を有することによって、バイポーラトランジスタ４は所定周波数でオンオフし、バイポーラトランジスタ６はオンする。そして、端子１０がローレベル（Ｌ）となるとともに端子１２がハイレベル（Ｈ）となる期間、コイル１４はＬ方向の電流が供給される。なお、期間ＴＸを経過するまで、バイポーラトランジスタ４、６はオフし、端子１０、１２のインピーダンスは無限大（Ｚ）となる。期間ＴＸを経過した後、バイポーラトランジスタ４、６は、制御信号ＯＵＴ２、ＯＵＴ３の変化に応じてオンオフする。特に、バイポーラトランジスタ４は、入力信号ＩＮ２が変化するそのままのタイミングでオンオフする。
【００３７】
＝＝＝ＰＷＭ回路の効果＝＝＝
バイポーラトランジスタ２、８およびバイポーラトランジスタ４、６は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるとき、即ち、期間ＴＡおよび期間ＴＢが切り替わるとき、期間ＴＸのみオフする。これにより、電源ＶＣＣと接地ＶＳＳの間に生じる電流がバイポーラトランジスタ２、４とバイポーラトランジスタ６、８のコレクタエミッタ路を貫通して、モータ駆動回路が誤動作または破壊されるという問題を防止できる。なお、期間ＴＸはインバータの信号伝達時間を利用しているため、期間ＴＸをモータの仕様に応じて適宜設定できる。
【００３８】
また、バイポーラトランジスタ４、８は、期間ＴＸ経過後、入力信号ＩＮ１、ＩＮ２が変化するそのままのタイミングでオンオフする。これにより、バイポーラトランジスタを用いて、モータ（ＤＣモータ等）を高速でＰＷＭ駆動できる。
【００３９】
更に、ＰＷＭ回路１００は、図２および図３の何れの入力信号ＩＮ１、ＩＮ２を用いても動作する。これにより、汎用性が高いモータ駆動回路を提供できる。
【００４０】
＝＝＝その他の実施形態＝＝＝
以上、本発明に係るモータ駆動回路、集積回路、モータ回路の駆動方法について説明したが、上記した発明の実施の形態は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることは勿論である。
【００４１】
≪吐出側トランジスタおよび吸込側トランジスタ≫
本実施形態では、吸込側となるバイポーラトランジスタ４、８を所定周波数でオンオフしているが、これに限定されるものではない。例えば、吐出側となるバイポーラトランジスタ２、６を所定周波数でオンオフして、モータをＰＷＭ駆動することも可能である。
【００４２】
≪制御回路≫
本実施形態では、制御回路１６内に設けられるＰＷＭ回路１００は、図１に限定されるものではない。ＰＷＭ回路１００は、入力信号ＩＮ１、ＩＮ２に基づいて制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力できればよく、ＩＩＬ以外の回路技術を使用することも可能である。
【００４３】
【発明の効果】
本発明によれば、コイルと接続される吐出側トランジスタまたは吸込側トランジスタを高速でオンオフ可能なモータ駆動回路を提供できる。
【図面の簡単な説明】
【図１】本発明のモータ駆動回路に使用するＰＷＭ回路（制御回路）の一例を示す回路図である。
【図２】図１の要部波形を示す波形図である。
【図３】図１の要部波形を示す波形図である。
【図４】一般的なモータ駆動回路を示す回路ブロック図である。
【図５】図４のモータ駆動回路に設けられる同期整流型のＰＷＭ回路を示す回路図である。
【図６】図４の要部波形を示す波形図である。
【符号の説明】
２ バイポーラトランジスタ（第１吐出側トランジスタ）
４ バイポーラトランジスタ（第１吸込側トランジスタ）
６ バイポーラトランジスタ（第２吐出側トランジスタ）
８ バイポーラトランジスタ（第２吸込側トランジスタ）
１４ コイル
１６ 制御回路
１００ ＰＷＭ回路
【発明の属する技術分野】
本発明は、モータ駆動回路、集積回路、モータ回路の駆動方法に関する。
【０００２】
【従来の技術】
図４、図５、図６を参照しつつ、従来のモータ駆動回路について説明する。図４は、一般的なモータ駆動回路を示す回路ブロック図である。図５は、図４のモータ駆動回路に設けられる同期整流型のＰＷＭ回路を示す回路図である。図６は、図４の要部波形を示す波形図である。なお、従来の技術では、コイルを除くモータ駆動回路は、バイポーラトランジスタおよびＣＭＯＳトランジスタが混在して同一チップ上に集積化される集積回路であることとする。また、モータ駆動回路において、コイルと接続される吐出側トランジスタおよび吸込側トランジスタは、ＰＷＭ回路から出力される制御信号が供給されて動作する。
【０００３】
ＮＰＮ型のバイポーラトランジスタ２（第１吐出側トランジスタ）とＮＰＮ型のバイポーラトランジスタ４（第１吸込側トランジスタ）は、そのコレクタエミッタ路が電源ＶＣＣと接地ＶＳＳの間に直列接続される。また、ＮＰＮ型のバイポーラトランジスタ６（第２吐出側トランジスタ）とＮＰＮ型のバイポーラトランジスタ８（第２吸込側トランジスタ）は、そのコレクタエミッタ路が電源ＶＣＣと接地ＶＳＳの間に直列接続される。更に、バイポーラトランジスタ２、４のコレクタエミッタ接続部から導出される端子１０とバイポーラトランジスタ６、８のコレクタエミッタ接続部から導出される端子１２との間には、コイル１４が外部接続される。バイポーラトランジスタ２、４、６、８は、後述するＰＷＭ回路から制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が供給されてオンオフ動作するものである。即ち、バイポーラトランジスタ２、８がともにオンする期間は、コイル１４にＲ方向の電流が供給される。一方、バイポーラトランジスタ６、４がともにオンする期間は、コイル１４にＬ方向の電流が供給される。そして、バイポーラトランジスタ２、８とバイポーラトランジスタ６、４が相補的に動作して、コイル１４の電流の方向が適宜変化することによって、モータは所定方向に回転することとなる。
【０００４】
制御回路１６は、バイポーラトランジスタ２、４、６、８のオンオフタイミングを制御するための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力するものである。制御回路１６は、モータを所定速度で回転させるためのＰＷＭ回路１８を有する。ＰＷＭ回路１８は、相補的に変化する入力信号ＩＮ１、ＩＮ２に基づいて、バイポーラトランジスタ２、４、６、８を動作させるための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力するものである。
【０００５】
モータ駆動回路はバイポーラトランジスタおよびＣＭＯＳトランジスタが混在する回路であるため、ＰＷＭ回路１８はバイポーラトランジスタ２、４、６、８を同期整流するための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力可能である。つまり、ＰＷＭ回路１８は、コイル１４にＲ方向の電流を供給するとき、バイポーラトランジスタ６をオフ、バイポーラトランジスタ８をオン、バイポーラトランジスタ２、４を相補的にオンオフするための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力し、一方、コイル１４にＬ方向の電流を供給するとき、バイポーラトランジスタ２をオフ、バイポーラトランジスタ４をオン、バイポーラトランジスタ６、８を相補的にオンオフするための制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力する。そして、バイポーラトランジスタ２、４とバイポーラトランジスタ６、８がそれぞれ相補的にオンオフする速度を適宜設定することによって、モータは所定速度で回転することとなる。
【０００６】
ＰＷＭ回路１８は、例えばＩＩＬ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ）で構成される。なお、ＩＩＬとは、バイポーラトランジスタで構成されるインバータを適宜接続し、信号線同士の交点の信号を論理積とする回路技術である。
【０００７】
【特許文献１】特開２００２−２７２１６２号公報
【０００８】
【発明が解決しようとする課題】
バイポーラトランジスタ２、４とバイポーラトランジスタ６、８がそれぞれ相補的にオンオフするとき、コイル１４の特性に起因して、電源ＶＣＣと接地ＶＳＳの間に生じる電流がバイポーラトランジスタ２、４とバイポーラトランジスタ６、８のコレクタエミッタ路を貫通してしまい、モータ駆動回路が誤動作または破壊される可能性がある。
【０００９】
そのため、ＰＷＭ回路１８は、バイポーラトランジスタ２、４が相補的にオンオフする期間ＴＡにおいて、バイポーラトランジスタ２、４がともにオフする期間ＴＡＡを有する制御信号ＯＵＴ１、ＯＵＴ２を出力し、一方、バイポーラトランジスタ６、８が相補的にオンオフする期間ＴＢにおいて、バイポーラトランジスタ６、８がともにオフする期間ＴＢＢを有する制御信号ＯＵＴ３、ＯＵＴ４を出力する。これにより、コイル１４が接続される端子１０、１２のインピーダンスは期間ＴＡＡおよび期間ＴＢＢにて無限大（Ｚ）となるため、バイポーラトランジスタ２、４とバイポーラトランジスタ６、８のコレクタエミッタ路を電流が貫通することはなくなる。
【００１０】
しかし、複数の期間ＴＡＡが期間ＴＡの中に存在するとともに複数の期間ＴＢＢが期間ＴＢの中に存在することとなるため、バイポーラトランジスタ２、４とバイポーラトランジスタ６、８がそれぞれ相補的にオンオフする速度が高くなるほど、期間ＴＡＡおよび期間ＴＢＢを無視できない割合が高くなる。従って、従来のモータ駆動回路は、バイポーラトランジスタ２、４とバイポーラトランジスタ６、８をそれぞれ高速で相補的にオンオフする（高速でＰＷＭ駆動する）仕様に対して不向きとなる問題があった。
【００１１】
そこで、本発明は、コイルと接続される吐出側トランジスタまたは吸込側トランジスタを高速でオンオフ可能なモータ駆動回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記課題を解決するための主たる発明は、直列接続される第１吐出側トランジスタおよび第１吸込側トランジスタと、直列接続される第２吐出側トランジスタおよび第２吸込側トランジスタと、所定周波数で相補的に変化する複数の入力信号に基づいて、前記第１吐出側トランジスタおよび前記第１吸込側トランジスタの接続点と前記第２吐出側トランジスタおよび前記第２吸込側トランジスタの接続点との間に接続されるコイルに一方向または反対方向の電流を供給するための制御信号を、前記第１吐出側トランジスタ、前記第１吸込側トランジスタ、前記第２吐出側トランジスタ、前記第２吸込側トランジスタに供給する制御回路と、を有するモータ駆動回路であって、前記制御回路は、前記複数の入力信号が相補的に切り替わって変化するとき、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側のトランジスタを所定時間オフし、その後、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側の一方のトランジスタを前記入力信号の変化タイミングでオンオフするための制御信号を出力する、ことを特徴とする。
【００１３】
このモータ駆動回路によれば、複数の入力信号が相補的に切り替わって変化するとき、動作する側のトランジスタを所定時間オフし、その後、動作する側の一方のトランジスタを入力信号の変化タイミングでオンオフする。これにより、高速のＰＷＭ駆動を実現するモータ駆動回路を提供できる。
【００１４】
【発明の実施の形態】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１５】
＝＝＝ＰＷＭ回路の構成＝＝＝
図１を参照しつつ、本発明のモータ駆動回路に使用するＰＷＭ回路について説明する。図１は、本発明のモータ駆動回路に使用するＰＷＭ回路（制御回路）の一例を示す回路図である。なお、本実施の形態では、図４のモータ駆動回路は、バイポーラトランジスタからなる集積回路であることとし、図１のＰＷＭ回路は、例えばＩＩＬで構成され、図４のモータ駆動回路に使用されることとする。
【００１６】
ＰＷＭ回路１００は、入力信号ＩＮ１、ＩＮ２（第１入力信号、第２入力信号）から制御信号ＯＵＴ１、ＯＵＴ４を出力するためのＤ型フリップフロップ１０２、１０４と、入力信号ＩＮ１、ＩＮ２から制御信号ＯＵＴ３、ＯＵＴ２を出力するためのＤ型フリップフロップ１０６、１０８と、を有する。
【００１７】
先ず、Ｄ型フリップフロップ１０２のＣＬ（クロック）端子は、３個のインバータ１１０、１１２、１１４を介して入力信号ＩＮ１の端子と接続され、Ｄ型フリップフロップ１０２は、インバータ１１４から出力される信号ＣＬ１（入力信号ＩＮ＋の反転信号）が立ち下がるタイミングで動作する。Ｄ型フリップフロップ１０２のＲ（リセット）端子は、４個のインバータ１１６、１１８、１２０、１２２を介して入力信号ＩＮ２の端子と接続され、Ｄ型フリップフロップ１０２は、インバータ１２２から出力される信号Ｒ１（入力信号ＩＮ２の非反転信号）が立ち上がるタイミングでリセットされる。Ｄ型フリップフロップ１０２のＱ（出力）端子は、２本の信号線を有し、Ｄ型フリップフロップ１０２は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるタイミングで変化する矩形信号Ａ１を出力する。Ｄ型フリップフロップ１０２のＱ端子の一方の信号線は、４個のインバータ１２４、１２６、１２８、１３０と接続され、インバータ１３０は、矩形信号Ａ１の一方のエッジがインバータ１２４、１２６、１２８、１３０の信号伝達時間（期間ＴＸ）のみ遅延する遅延信号Ａ２を出力する。Ｄ型フリップフロップ１０２のＱ端子の他方の信号線は、インバータ１３０の出力と接続されるとともに２個のインバータ１３２、１３４を介して制御信号ＯＵＴ１の端子と接続され、インバータ１３４は、矩形信号Ａ１と遅延信号Ａ２の論理積信号Ａ３を制御信号ＯＵＴ１として出力する。インバータ１１２の出力は、インバータ１３０の出力と接続されるとともに２個のインバータ１３６、１３８を介して制御信号ＯＵＴ４の端子と接続され、入力信号ＩＮ１と遅延信号Ａ２の論理積信号Ａ４を制御信号ＯＵＴ４として出力する。
【００１８】
Ｄ型フリップフロップ１０４のＣＬ端子は、４個のインバータ１１６、１１８、１２０、１２２を介して入力信号ＩＮ２の端子と接続され、Ｄ型フリップフロップ１０４は、インバータ１２２から出力される信号ＣＬ２（＝信号Ｒ１）が立ち下がるタイミングで動作する。Ｄ型フリップフロップ１０４のＲ端子は、３個のインバータ１１０、１１２、１１４を介して入力信号ＩＮ１の端子と接続され、Ｄ型フリップフロップ１０４は、インバータ１１４から出力される信号Ｒ２（＝信号ＣＬ１）が立ち上がるタイミングでリセットされる。Ｄ型フリップフロップ１０４のＱ端子は、２本の信号線を有し、Ｄ型フリップフロップ１０４は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるタイミングで変化する矩形信号Ｂ１を出力する。Ｄ型フリップフロップ１０４のＱ端子の一方の信号線は、４個のインバータ１４０、１４２、１４４、１４６と接続され、インバータ１４６は、矩形信号Ｂ１の一方のエッジがインバータ１４０、１４２、１４４、１４６の信号伝達時間（期間ＴＸ）のみ遅延する遅延信号Ｂ２を出力する。Ｄ型フリップフロップ１０４のＱ端子の他方の信号線は、インバータ１４６の出力と接続されるとともに２個のインバータ１４８、１３４を介して制御信号ＯＵＴ１の端子と接続され、インバータ１３４は、矩形信号Ｂ１と遅延信号Ｂ２の論理積信号Ｂ３を制御信号ＯＵＴ１として出力する。インバータ１２０の出力は、インバータ１４６の出力と接続されるとともに２個のインバータ１５０、１３８を介して制御信号ＯＵＴ４の端子と接続され、入力信号ＩＮ２の反転信号と遅延信号Ｂ２の論理積信号Ｂ４を制御信号ＯＵＴ４として出力する。
【００１９】
Ｄ型フリップフロップ１０６のＣＬ端子は、３個のインバータ１１６、１１８、１５２を介して入力信号ＩＮ２の端子と接続され、Ｄ型フリップフロップ１０６は、インバータ１５２から出力される信号ＣＬ３（入力信号ＩＮ２の反転信号）が立ち下がるタイミングで動作する。Ｄ型フリップフロップ１０６のＲ端子は、４個のインバータ１１０、１１２、１５４、１５６を介して入力信号ＩＮ１の端子と接続され、Ｄ型フリップフロップ１０６は、インバータ１５６から出力される信号Ｒ３（入力信号ＩＮ１の非反転信号）が立ち上がるタイミングでリセットされる。Ｄ型フリップフロップ１０６のＱ端子は、２本の信号線を有し、Ｄ型フリップフロップ１０６は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるタイミングで変化する矩形信号Ｃ１を出力する。Ｄ型フリップフロップ１０６のＱ端子の一方の信号線は、４個のインバータ１５８、１６０、１６２、１６４と接続され、インバータ１６４は、矩形信号Ｃ１の一方のエッジがインバータ１５８、１６０、１６２、１６４の信号伝達時間（期間ＴＸ）のみ遅延する遅延信号Ｃ２を出力する。Ｄ型フリップフロップ１０６のＱ端子の他方の信号線は、インバータ１６４の出力と接続されるとともに２個のインバータ１６６、１６８を介して制御信号ＯＵＴ３の端子と接続され、インバータ１６８は、矩形信号Ｃ１と遅延信号Ｃ２の論理積信号Ｃ３を制御信号ＯＵＴ３として出力する。インバータ１１８の出力は、インバータ１６４の出力と接続されるとともに２個のインバータ１７０、１７２を介して制御信号ＯＵＴ２の端子と接続され、入力信号ＩＮ２と遅延信号Ｃ２の論理積信号Ｃ４を制御信号ＯＵＴ２として出力する。
【００２０】
Ｄ型フリップフロップ１０８のＣＬ端子は、４個のインバータ１１０、１１２、１５４、１５６を介して入力信号ＩＮ１の端子と接続され、Ｄ型フリップフロップ１０８は、インバータ１５６から出力される信号ＣＬ４（＝信号Ｒ３）が立ち下がるタイミングで動作する。Ｄ型フリップフロップ１０８のＲ端子は、３個のインバータ１１６、１１８、１５２を介して入力信号ＩＮ２の端子と接続され、Ｄ型フリップフロップ１０８は、インバータ１５２から出力される信号Ｒ４（＝信号ＣＬ３）が立ち上がるタイミングでリセットされる。Ｄ型フリップフロップ１０８のＱ端子は、２本の信号線を有し、Ｄ型フリップフロップ１０８は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるタイミングで変化する矩形信号Ｄ１を出力する。Ｄ型フリップフロップ１０８のＱ端子の一方の信号線は、４個のインバータ１７４、１７６、１７８、１８０と接続され、インバータ１８０は、矩形信号Ｄ１の一方のエッジがインバータ１７４、１７６、１７８、１８０の信号伝達時間（期間ＴＸ）のみ遅延する遅延信号Ｄ２を出力する。Ｄ型フリップフロップ１０８のＱ端子の他方の信号線は、インバータ１８０の出力と接続されるとともに２個のインバータ１８２、１６８を介して制御信号ＯＵＴ３の端子と接続され、インバータ１６８は、矩形信号Ｄ１と遅延信号Ｄ２の論理積信号Ｄ３を制御信号ＯＵＴ３として出力する。インバータ１５４の出力は、インバータ１８０の出力と接続されるとともに２個のインバータ１８４、１７２を介して制御信号ＯＵＴ２の端子と接続され、入力信号ＩＮ＋の反転信号と遅延信号Ｄ２の論理積信号Ｄ４を制御信号ＯＵＴ２として出力する。
【００２１】
なお、Ｄ型フリップフロップ１０２とインバータ１１０、１１２、１１４、１１６、１１８、１２０、１２２は、矩形信号Ａ１を出力するための第１回路を構成する。Ｄ型フリップフロップ１０４とインバータ１１０、１１２、１１４、１１６、１１８、１２０、１２２は、矩形信号Ｂ１を出力するための第１回路を構成する。Ｄ型フリップフロップ１０６とインバータ１１０、１１２、１１６、１１８、１５２、１５４、１５６は、矩形信号Ｃ１を出力するための第１回路を構成する。Ｄ型フリップフロップ１０８とインバータ１１０、１１２、１１６、１１８、１５２、１５４、１５６は、矩形信号Ｄ１を出力するための第１回路を構成する。また、Ｄ型フリップフロップ１０２とインバータ１３０の接続は、論理積信号Ａ３を出力するための第２回路を構成する。Ｄ型フリップフロップ１０４とインバータ１４６の接続は、論理積信号Ｂ３を出力するための第２回路を構成する。Ｄ型フリップフロップ１０６とインバータ１６４の接続は、論理積信号Ｃ３を出力するための第２回路を構成する。Ｄ型フリップフロップ１０８とインバータ１８０の接続は、論理積信号Ｄ３を出力するための第２回路を構成する。また、インバータ１１２、１３０の接続は、論理積信号Ａ４を出力するための第３回路を構成する。インバータ１２０、１４６の接続は、論理積信号Ｂ４を出力するための第３回路を構成する。インバータ１１８、１６４の接続は、論理積信号Ｃ４を出力するための第３回路を構成する。インバータ１５４、１８０の接続は、論理積信号Ｄ４を出力するための第３回路を構成する。
【００２２】
なお、ＰＷＭ回路１００は、２個の最小限の入力信号を基にして制御信号を出力するハードウエア回路である。これにより、ＰＷＭ回路１００は、簡単な構成で、入力信号と対応する制御信号を確実に出力できる。更に、ＰＷＭ回路１００を有するモータ駆動回路は、集積化することも可能である。
【００２３】
＝＝＝ＰＷＭ回路の動作＝＝＝
≪入力信号の一仕様≫
図１、図２、図４を参照しつつ、本発明のモータ駆動回路に使用するＰＷＭ回路の動作について説明する。図２は、図１の要部波形を示す波形図である。なお、図２の波形では、入力信号ＩＮ１、ＩＮ２は、期間ＴＡ、ＴＢにおいて、所定周波数の変化とハイレベルを相補的に繰り返すこととする。
【００２４】
先ず、期間ＴＡにおいて、入力信号ＩＮ１は、第１電圧（例えば５ボルト）と第２電圧（例えば０ボルト）の間を所定周波数で矩形変化する。入力信号ＩＮ２は、第１電圧（以下ハイレベルと称する）に固定される。信号ＣＬ１（＝信号Ｒ２）は入力信号ＩＮ１を反転したものとなり、信号Ｒ１（＝信号ＣＬ２）はハイレベルとなる。Ｄ型フリップフロップ１０２は、信号ＣＬ１が変化するものの、信号Ｒ１がハイレベルであるため、常時リセットされる。即ち、信号Ａ１は第２電圧（以下ローレベルと称する）となる。このとき、信号Ａ２、Ａ３、Ａ４もローレベルとなる。また、Ｄ型フリップフロップ１０４は、信号Ｒ２が変化するものの、信号ＣＬ２がハイレベルであるため、クロック動作しない。即ち、信号Ｂ１はローレベルとなる。このとき、信号Ｂ２、Ｂ３、Ｂ４もローレベルとなる。従って、制御信号ＯＵＴ１、ＯＵＴ４はローレベルとなる。
【００２５】
一方、信号ＣＬ３（＝信号Ｒ４）はローレベルとなり、信号Ｒ３（＝信号ＣＬ４）は入力信号ＩＮ１を反転しないものとなる。Ｄ型フリップフロップ１０６は、信号Ｒ３が変化するものの、信号ＣＬ３がローレベルであるため、クロック動作しない。即ち、信号Ｃ１はローレベルとなる。このとき、信号Ｃ２、Ｃ３、Ｃ４もローレベルとなる。また、Ｄ型フリップフロップ１０８は、信号Ｒ４がローレベルであるため、信号ＣＬ４が立ち下がるタイミングでクロック動作する。即ち、信号Ｄ１はハイレベルとなる。このとき、信号Ｄ３は、信号Ｄ１の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。信号Ｄ４は、入力信号ＩＮ１の反転信号の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。従って、制御信号ＯＵＴ３は信号Ｄ３と同一となり、制御信号ＯＵＴ２は信号Ｄ４と同一となる。
【００２６】
制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が上記の関係を有することによって、バイポーラトランジスタ４は所定周波数でオンオフし、バイポーラトランジスタ６はオンする。そして、端子１０がローレベル（Ｌ）となるとともに端子１２がハイレベル（Ｈ）となる期間、コイル１４はＬ方向の電流が供給される。なお、期間ＴＸを経過するまで、バイポーラトランジスタ４、６はオフし、端子１０、１２のインピーダンスは無限大（Ｚ）となる。期間ＴＸを経過した後、バイポーラトランジスタ４、６は、制御信号ＯＵＴ２、ＯＵＴ３の変化に応じてオンオフする。特に、バイポーラトランジスタ４は、入力信号ＩＮ１が変化するそのままのタイミングでオンオフする。
【００２７】
次に、期間ＴＢにおいて、入力信号ＩＮ１は、第１電圧に固定される。入力信号ＩＮ２は、第１電圧と第２電圧の間を所定周波数で矩形変化する。信号ＣＬ１（＝信号Ｒ２）はローレベルとなり、信号Ｒ１（＝信号ＣＬ２）は入力信号ＩＮ２を反転しないものとなる。Ｄ型フリップフロップ１０２は、信号Ｒ１が変化するものの、信号ＣＬ１がローレベルであるため、クロック動作しない。即ち、信号Ａ１はローレベルとなる。このとき、信号Ａ２、Ａ３、Ａ４もローレベルとなる。また、Ｄ型フリップフロップ１０４は、信号Ｒ２がローレベルであるため、信号ＣＬ２が立ち下がるタイミングでクロック動作する。即ち、信号Ｂ１はハイレベルとなる。このとき、信号Ｂ３は、信号Ｂ１の立ち上がりが期間ＴＢの開始タイミングから期間ＴＸ遅延するものとなる。信号Ｂ４は、入力信号ＩＮ２の反転信号の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。従って、制御信号ＯＵＴ１は信号Ｂ３と同一となり、制御信号ＯＵＴ４は信号Ｂ４と同一となる。
【００２８】
一方、信号ＣＬ３（＝信号Ｒ４）は入力信号ＩＮ２を反転したものとなり、信号Ｒ３（＝信号ＣＬ４）はハイレベルとなる。Ｄ型フリップフロップ１０６は、信号ＣＬ３が変化するものの、信号Ｒ３がハイレベルであるため、常時リセットされる。即ち、信号Ｃ１はローレベルとなる。このとき、信号Ｃ２、Ｃ３、Ｃ４もローレベルとなる。また、Ｄ型フリップフロップ１０８は、信号Ｒ４が変化するものの、信号ＣＬ４がハイレベルであるため、クロック動作しない。即ち、信号Ｄ１はローレベルとなる。このとき、信号Ｄ２、Ｄ３、Ｄ４もローレベルとなる。従って、制御信号ＯＵＴ３、ＯＵＴ２はローレベルとなる。
【００２９】
制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が上記の関係を有することによって、バイポーラトランジスタ２はオンし、バイポーラトランジスタ８は所定周波数でオンオフする。そして、端子１０がハイレベル（Ｈ）となるとともに端子１２がローレベル（Ｌ）となる期間、コイル１４はＲ方向の電流が供給される。なお、期間ＴＸを経過するまで、バイポーラトランジスタ２、８はオフし、端子１０、１２のインピーダンスは無限大（Ｚ）となる。期間ＴＸを経過した後、バイポーラトランジスタ２、８は、制御信号ＯＵＴ１、ＯＵＴ４の変化に応じてオンオフする。特に、バイポーラトランジスタ８は、入力信号ＩＮ２が変化するそのままのタイミングでオンオフする。
【００３０】
≪入力信号の他の仕様≫
図１、図３、図４を参照しつつ、本発明のモータ駆動回路に使用するＰＷＭ回路の動作について説明する。図３は、図１の要部波形を示す波形図である。なお、図３の波形では、入力信号ＩＮ１、ＩＮ２は、期間ＴＡ、ＴＢにおいて、所定周波数の変化とローレベルを相補的に繰り返すこととする。
【００３１】
先ず、期間ＴＡにおいて、入力信号ＩＮ１は、第１電圧と第２電圧の間を所定周波数で矩形変化する。入力信号ＩＮ２は、第２電圧（以下ローレベルと称する）に固定される。信号ＣＬ１（＝信号Ｒ２）は入力信号ＩＮ１を反転したものとなり、信号Ｒ１（＝信号ＣＬ２）はローレベルとなる。Ｄ型フリップフロップ１０２は、信号Ｒ１がローレベルであるため、信号ＣＬ１が立ち下がるタイミングでクロック動作する。即ち、信号Ａ１はハイレベルとなる。このとき、信号Ａ３は、信号Ａ１の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。信号Ａ４は、入力信号ＩＮ１の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。従って、制御信号ＯＵＴ１は信号Ａ３と同一となり、制御信号ＯＵＴ４は信号Ａ４と同一となる。
【００３２】
一方、信号ＣＬ３（＝信号Ｒ４）はハイレベルとなり、信号Ｒ３（＝信号ＣＬ４）は入力信号ＩＮ１を反転しないものとなる。Ｄ型フリップフロップ１０６は、信号Ｒ３が変化するものの、信号ＣＬ３がハイレベルであるため、クロック動作しない。即ち、信号Ｃ１はローレベルとなる。このとき、信号Ｃ２、Ｃ３、Ｃ４もローレベルとなる。また、Ｄ型フリップフロップ１０８は、信号ＣＬ４が変化するものの、信号Ｒ４がハイレベルであるため、常時リセットされる。即ち、信号Ｄ１はローレベルとなる。このとき、信号Ｄ２、Ｄ３、Ｄ４もローレベルとなる。従って、制御信号ＯＵＴ３、ＯＵＴ２はローレベルとなる。
【００３３】
制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が上記の関係を有することによって、バイポーラトランジスタ２はオンし、バイポーラトランジスタ８は所定周波数でオンオフする。そして、端子１０がハイレベル（Ｈ）となるとともに端子１２がローレベル（Ｌ）となる期間、コイル１４はＲ方向の電流が供給される。なお、期間ＴＸを経過するまで、バイポーラトランジスタ２、８はオフし、端子１０、１２のインピーダンスは無限大（Ｚ）となる。期間ＴＸを経過した後、バイポーラトランジスタ２、８は、制御信号ＯＵＴ１、ＯＵＴ４の変化に応じてオンオフする。特に、バイポーラトランジスタ８は、入力信号ＩＮ１が変化するそのままのタイミングでオンオフする。
【００３４】
次に、期間ＴＢにおいて、入力信号ＩＮ１は、第２電圧に固定される。入力信号ＩＮ２は、第１電圧と第２電圧の間を所定周波数で矩形変化する。信号ＣＬ１（＝信号Ｒ２）はハイレベルとなり、信号Ｒ１（＝信号ＣＬ２）は入力信号ＩＮ２を反転しないものとなる。Ｄ型フリップフロップ１０２は、信号Ｒ１が変化するものの、信号ＣＬ１がハイレベルであるため、クロック動作しない。即ち、信号Ａ１はローレベルとなる。このとき、信号Ａ２、Ａ３、Ａ４もローレベルとなる。また、Ｄ型フリップフロップ１０４は、信号Ｒ２が変化するものの、信号ＣＬ２がローレベルであるため、クロック動作しない。即ち、信号Ｂ１はローレベルとなる。このとき、信号Ｂ２、Ｂ３、Ｂ４もローレベルとなる。従って、制御信号ＯＵＴ１、ＯＵＴ４はローレベルとなる。
【００３５】
一方、信号ＣＬ３（＝信号Ｒ４）は入力信号ＩＮ２を反転したものとなり、信号Ｒ３（＝信号ＣＬ４）はローレベルとなる。Ｄ型フリップフロップ１０６は、信号Ｒ３がローレベルであるため、信号ＣＬ３が立ち下がるタイミングでクロック動作する。即ち、信号Ｃ１はハイレベルとなる。このとき、信号Ｃ３は、信号Ｃ１の立ち上がりが期間ＴＢの開始タイミングから期間ＴＸ遅延するものとなる。信号Ｃ４は、入力信号ＩＮ２の立ち上がりが期間ＴＡの開始タイミングから期間ＴＸ遅延するものとなる。従って、制御信号ＯＵＴ３は信号Ｃ３と同一となり、制御信号ＯＵＴ２は信号Ｃ４と同一となる。
【００３６】
制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４が上記の関係を有することによって、バイポーラトランジスタ４は所定周波数でオンオフし、バイポーラトランジスタ６はオンする。そして、端子１０がローレベル（Ｌ）となるとともに端子１２がハイレベル（Ｈ）となる期間、コイル１４はＬ方向の電流が供給される。なお、期間ＴＸを経過するまで、バイポーラトランジスタ４、６はオフし、端子１０、１２のインピーダンスは無限大（Ｚ）となる。期間ＴＸを経過した後、バイポーラトランジスタ４、６は、制御信号ＯＵＴ２、ＯＵＴ３の変化に応じてオンオフする。特に、バイポーラトランジスタ４は、入力信号ＩＮ２が変化するそのままのタイミングでオンオフする。
【００３７】
＝＝＝ＰＷＭ回路の効果＝＝＝
バイポーラトランジスタ２、８およびバイポーラトランジスタ４、６は、入力信号ＩＮ１、ＩＮ２が相補的に切り替わるとき、即ち、期間ＴＡおよび期間ＴＢが切り替わるとき、期間ＴＸのみオフする。これにより、電源ＶＣＣと接地ＶＳＳの間に生じる電流がバイポーラトランジスタ２、４とバイポーラトランジスタ６、８のコレクタエミッタ路を貫通して、モータ駆動回路が誤動作または破壊されるという問題を防止できる。なお、期間ＴＸはインバータの信号伝達時間を利用しているため、期間ＴＸをモータの仕様に応じて適宜設定できる。
【００３８】
また、バイポーラトランジスタ４、８は、期間ＴＸ経過後、入力信号ＩＮ１、ＩＮ２が変化するそのままのタイミングでオンオフする。これにより、バイポーラトランジスタを用いて、モータ（ＤＣモータ等）を高速でＰＷＭ駆動できる。
【００３９】
更に、ＰＷＭ回路１００は、図２および図３の何れの入力信号ＩＮ１、ＩＮ２を用いても動作する。これにより、汎用性が高いモータ駆動回路を提供できる。
【００４０】
＝＝＝その他の実施形態＝＝＝
以上、本発明に係るモータ駆動回路、集積回路、モータ回路の駆動方法について説明したが、上記した発明の実施の形態は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることは勿論である。
【００４１】
≪吐出側トランジスタおよび吸込側トランジスタ≫
本実施形態では、吸込側となるバイポーラトランジスタ４、８を所定周波数でオンオフしているが、これに限定されるものではない。例えば、吐出側となるバイポーラトランジスタ２、６を所定周波数でオンオフして、モータをＰＷＭ駆動することも可能である。
【００４２】
≪制御回路≫
本実施形態では、制御回路１６内に設けられるＰＷＭ回路１００は、図１に限定されるものではない。ＰＷＭ回路１００は、入力信号ＩＮ１、ＩＮ２に基づいて制御信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４を出力できればよく、ＩＩＬ以外の回路技術を使用することも可能である。
【００４３】
【発明の効果】
本発明によれば、コイルと接続される吐出側トランジスタまたは吸込側トランジスタを高速でオンオフ可能なモータ駆動回路を提供できる。
【図面の簡単な説明】
【図１】本発明のモータ駆動回路に使用するＰＷＭ回路（制御回路）の一例を示す回路図である。
【図２】図１の要部波形を示す波形図である。
【図３】図１の要部波形を示す波形図である。
【図４】一般的なモータ駆動回路を示す回路ブロック図である。
【図５】図４のモータ駆動回路に設けられる同期整流型のＰＷＭ回路を示す回路図である。
【図６】図４の要部波形を示す波形図である。
【符号の説明】
２ バイポーラトランジスタ（第１吐出側トランジスタ）
４ バイポーラトランジスタ（第１吸込側トランジスタ）
６ バイポーラトランジスタ（第２吐出側トランジスタ）
８ バイポーラトランジスタ（第２吸込側トランジスタ）
１４ コイル
１６ 制御回路
１００ ＰＷＭ回路
Claims (5)
- 直列接続される第１吐出側トランジスタおよび第１吸込側トランジスタと、直列接続される第２吐出側トランジスタおよび第２吸込側トランジスタと、所定周波数で相補的に変化する複数の入力信号に基づいて、前記第１吐出側トランジスタおよび前記第１吸込側トランジスタの接続点と前記第２吐出側トランジスタおよび前記第２吸込側トランジスタの接続点との間に接続されるコイルに一方向または反対方向の電流を供給するための制御信号を、前記第１吐出側トランジスタ、前記第１吸込側トランジスタ、前記第２吐出側トランジスタ、前記第２吸込側トランジスタに供給する制御回路と、を有するモータ駆動回路であって、
前記制御回路は、前記複数の入力信号が相補的に切り替わって変化するとき、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側のトランジスタを所定時間オフし、その後、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側の一方のトランジスタを前記入力信号の変化タイミングでオンオフするための制御信号を出力する、
ことを特徴とするモータ駆動回路。 - 前記複数の入力信号は、第１入力信号と、前記第１入力信号と相補的に変化する第２入力信号と、からなることを特徴とする請求項１記載のモータ駆動回路。
- 前記制御回路は、前記第１入力信号と前記第２入力信号が相補的に切り替わるタイミングで変化する矩形信号を出力する第１回路と、前記矩形信号の一方の変化を前記タイミングから前記所定時間遅延させる第２回路と、前記第１入力信号および前記第２入力信号の変化を前記タイミングから前記所定時間遅延させる第３回路と、を有し、
前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側の一方のトランジスタを前記第２回路の出力信号で駆動するとともに、動作する側の他方のトランジスタを前記第３回路の出力信号で駆動することを特徴とする請求項２記載のモータ駆動回路。 - 請求項１乃至３のモータ駆動回路を集積化したことを特徴とする集積回路。
- 直列接続される第１吐出側トランジスタおよび第１吸込側トランジスタと、直列接続される第２吐出側トランジスタおよび第２吸込側トランジスタと、所定周波数で相補的に変化する複数の入力信号に基づいて、前記第１吐出側トランジスタおよび前記第１吸込側トランジスタの接続点と前記第２吐出側トランジスタおよび前記第２吸込側トランジスタの接続点との間に接続されるコイルに一方向または反対方向の電流を供給するための制御信号を、前記第１吐出側トランジスタ、前記第１吸込側トランジスタ、前記第２吐出側トランジスタ、前記第２吸込側トランジスタに供給する制御回路と、を有するモータ回路の駆動方法であって、
前記制御回路は、前記複数の入力信号が相補的に切り替わって変化するとき、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側のトランジスタを所定時間オフし、その後、前記第１吐出側トランジスタおよび前記第２吸込側トランジスタ、または、前記第２吐出側トランジスタおよび前記第１吸込側トランジスタのうち、動作する側の一方のトランジスタを前記入力信号の変化タイミングでオンオフするための制御信号を出力する、
ことを特徴とするモータ回路の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003203749A JP2005051852A (ja) | 2003-07-30 | 2003-07-30 | モータ駆動回路、集積回路、モータ回路の駆動方法 |
| TW093112367A TWI257760B (en) | 2003-07-30 | 2004-05-03 | Motor drive circuit, integrated circuit and drive method for motor circuit |
| CNB2004100457954A CN1293697C (zh) | 2003-07-30 | 2004-05-27 | 电机驱动电路、集成电路、电机电路的驱动方法 |
| KR1020040059612A KR100586336B1 (ko) | 2003-07-30 | 2004-07-29 | 모터 구동 회로, 집적 회로, 모터 회로의 구동 방법 |
| US10/901,287 US7049772B2 (en) | 2003-07-30 | 2004-07-29 | Motor drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003203749A JP2005051852A (ja) | 2003-07-30 | 2003-07-30 | モータ駆動回路、集積回路、モータ回路の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005051852A true JP2005051852A (ja) | 2005-02-24 |
Family
ID=34113629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003203749A Pending JP2005051852A (ja) | 2003-07-30 | 2003-07-30 | モータ駆動回路、集積回路、モータ回路の駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7049772B2 (ja) |
| JP (1) | JP2005051852A (ja) |
| KR (1) | KR100586336B1 (ja) |
| CN (1) | CN1293697C (ja) |
| TW (1) | TWI257760B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI328350B (en) * | 2004-08-04 | 2010-08-01 | Delta Electronics Inc | Method for a driving circuit |
| US7923955B2 (en) * | 2005-08-03 | 2011-04-12 | GM Global Technology Operations LLC | Method and apparatus for controlling an active engine mount |
| JP6879572B2 (ja) * | 2015-09-15 | 2021-06-02 | アイディール パワー インコーポレイテッド | 切換え過渡時に更なるタイミング相を有するダブルベースバイポーラトランジスタの動作 |
| JP7232348B2 (ja) * | 2019-11-01 | 2023-03-02 | ローム株式会社 | 通信装置及び通信システム |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1013332B (zh) * | 1988-03-06 | 1991-07-24 | 陕西机械学院 | 采用微处理器的脉宽调制逆变器控制装置 |
| IT1251205B (it) * | 1991-09-18 | 1995-05-04 | St Microelectronics Srl | Circuito a ponte ad h con protezione contro la conduzione incrociata durante l'inversione della corrente nel carico. |
| US5343382A (en) * | 1993-04-05 | 1994-08-30 | Delco Electronics Corp. | Adaptive current control |
| JP3276734B2 (ja) * | 1993-09-14 | 2002-04-22 | 三洋電機株式会社 | モータ駆動回路 |
| FR2714547B1 (fr) * | 1993-12-23 | 1996-01-12 | Commissariat Energie Atomique | Système de commande d'actionneurs à courant continu en électronique de puissance. |
| JP3525195B2 (ja) * | 1994-08-02 | 2004-05-10 | 光洋精工株式会社 | 電動パワーステアリング装置 |
| JPH08142884A (ja) * | 1994-11-16 | 1996-06-04 | Nippon Seiko Kk | 電動パワ−ステアリング装置の制御装置 |
| JP3190946B2 (ja) * | 1995-06-06 | 2001-07-23 | 三菱電機株式会社 | モータ制御装置 |
| JP3299135B2 (ja) * | 1996-02-28 | 2002-07-08 | 株式会社ナブコ | 自動ドア装置の制御装置 |
| JP3365250B2 (ja) * | 1997-04-28 | 2003-01-08 | 関西日本電気株式会社 | ステッピングモータ駆動装置 |
| JPH11353830A (ja) * | 1998-06-02 | 1999-12-24 | Fujitsu Ltd | 記憶ディスク装置のアクチュエータ駆動方法及びその装置 |
| JP3681094B2 (ja) * | 1998-10-16 | 2005-08-10 | 松下電器産業株式会社 | モータ駆動装置 |
| US5936371A (en) * | 1999-02-16 | 1999-08-10 | Lexmark International, Inc. | Method and apparatus for controlling a servo motor using a stepper motor controller integrated circuit |
| US6563284B2 (en) * | 2000-11-21 | 2003-05-13 | Texas Instruments Incorporated | Single wire digital width modulation for fan control with tachometer feedback |
| JP3890906B2 (ja) * | 2001-03-09 | 2007-03-07 | 松下電器産業株式会社 | ブラシレスモータの駆動装置およびそれを使用するモータ |
-
2003
- 2003-07-30 JP JP2003203749A patent/JP2005051852A/ja active Pending
-
2004
- 2004-05-03 TW TW093112367A patent/TWI257760B/zh not_active IP Right Cessation
- 2004-05-27 CN CNB2004100457954A patent/CN1293697C/zh not_active Expired - Fee Related
- 2004-07-29 KR KR1020040059612A patent/KR100586336B1/ko not_active IP Right Cessation
- 2004-07-29 US US10/901,287 patent/US7049772B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050014704A (ko) | 2005-02-07 |
| TW200505147A (en) | 2005-02-01 |
| KR100586336B1 (ko) | 2006-06-08 |
| TWI257760B (en) | 2006-07-01 |
| US20050029973A1 (en) | 2005-02-10 |
| CN1578101A (zh) | 2005-02-09 |
| US7049772B2 (en) | 2006-05-23 |
| CN1293697C (zh) | 2007-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7245153B2 (en) | Level shift circuit having timing adjustment circuit for maintaining duty ratio | |
| US5469096A (en) | Power-transistor slew-rate controller employing only a single capacitor per half-bridge | |
| JP2004072426A (ja) | マスタースレーブフリップフロップ回路 | |
| JP2004153921A (ja) | 単相モータ駆動装置、単相モータ駆動方法、および集積回路 | |
| JP2008011088A (ja) | フローティング駆動回路 | |
| JP2004088818A (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ | |
| JP2005051852A (ja) | モータ駆動回路、集積回路、モータ回路の駆動方法 | |
| JP2005224100A (ja) | 単相モータ駆動装置 | |
| US20060071695A1 (en) | Signal driving circuits including inverters | |
| WO2011105229A1 (ja) | シフトレジスタ、信号線駆動回路、液晶表示装置 | |
| JPH02203614A (ja) | 半導体論理回路 | |
| CN215835383U (zh) | 电子电路 | |
| JP2006191747A (ja) | スイッチング回路 | |
| JP2004274866A (ja) | ハーフブリッジ形インバータ回路 | |
| JP2012005295A (ja) | モータ駆動回路 | |
| JP2004080172A (ja) | Ｄ型フリップフロップおよび電子回路 | |
| JPH0738582B2 (ja) | ＢｉＣＭＯＳ ＴＴＬレベル駆動回路 | |
| JP2007318873A (ja) | Ｐｗｍモータ駆動回路 | |
| JP3665560B2 (ja) | 半導体集積回路 | |
| JPH1127966A (ja) | 容量性負荷の駆動装置 | |
| JP2677045B2 (ja) | 貫通電流防止回路 | |
| JP4274777B2 (ja) | 単相モータ駆動装置、単相モータ駆動方法、および集積回路 | |
| JP2001168700A (ja) | スイッチ素子駆動回路 | |
| JPH09116418A (ja) | 出力バッファ回路 | |
| WO2005018091A1 (ja) | パルス生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |