JPH1127966A - 容量性負荷の駆動装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】２個の出力スイッチング素子が同時にオンしな
いように制御し、無駄な電力を消費せず、信頼性の高い
容量性負荷駆動装置を提供する。 【解決手段】容量性負荷に相互に相補型の第１と第２の
スイッチング素子を介して高電圧の駆動電圧を供給し、
第１のスイッチング素子は第３のスイッチング素子によ
り制御され、第２のスイッチング素子は第３のスイッチ
ング素子と相補型の第４のスイッチング素子により制御
される。第１のスイッチング素子を介して第２のスイッ
チング素子を切換える場合には、第１のスイッチング素
子の開から閉の切換タイミングを第２のスイッチング素
子の閉から開の切換タイミングから所定時間遅延させ、
第２のスイッチング素子を介して第１のスイッチング素
子を切換える場合は、第２と第１のスイッチング素子間
の切換タイミングを所定時間遅延させるように、前記第
３と第４のスイッチング素子を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、容量性負荷の駆動
装置、特に振動アクチュエータにおける圧電素子などの
容量性負荷を駆動する駆動装置に関する。

【０００２】

【従来の技術】弾性体の表面に例えば圧電素子を接合
し、この圧電素子に駆動電圧を印加して弾性体に複数の
振動モードを調和的に発生させ、これにより弾性体表面
に物理的な楕円運動を発生させ、この弾性体に加圧接触
される相対運動部材を駆動する振動アクチュエータが知
られている。この種の振動アクチュエータにおいて、超
音波の振動域を利用したものを超音波振動アクチュエー
タあるいは超音波モータとも呼ばれている。

【０００３】上記振動アクチュエータを駆動する場合、
一般に駆動用超音波電源は低電位の直流電源を半導体に
よりスイッチング動作をさせ昇圧トランスにより高電圧
に昇圧して供給している。しかし、オープンループであ
りかつスイッチングトランスは巻き線によるインピーダ
ンスを持つために振動アクチュエータの負荷変動等によ
る電流変化が、出力電圧変化を誘導し結果として速度変
動、トルク変動等を来たし振動アクチュエータの各種の
制御性能を低下させる原因となる。

【０００４】また、図７に示すように高電圧を直接半導
体素子で制御する容量性負荷駆動装置がある（例えば、
特開平９−９６５０号公報）。図７の容量性負荷駆動装
置は、差動増幅器５０１から０Ｖを中心として上下に変
動する制御信号Ｖｅを出力することにより圧電素子であ
る容量性負荷５０２の充放電動作を行わせるものであ
る。

【０００５】動作を簡単に説明すると、差動増幅器５０
１からの制御信号Ｖｅがグランド端子５０４に対して＋
０．８Ｖ程度以上になるとＮＰＮトランジスタ５０３の
ベース・エミッタ間にベース電流が流れ始め、それに応
じてコレクタ電流が流れる。このコレクタ電流はＰＮＰ
トランジスタ５０５のベース電流となりこのベース電流
に応じてＰＮＰトランジスタ５０５のコレクタ電流が流
れ、容量性負荷５０２に正電源５０６から駆動電圧が供
給される。このとき、ＰＮＰトランジスタ５０７にも制
御信号Ｖｅが印加されるが、０．８Ｖ程度以上であるの
でベース電流は流れずＰＮＰトランジスタ５０７は動作
しない。ＰＮＰトランジスタ５０７が動作しないとＮＰ
Ｎトランジスタ５０８にもベース電流は流れずＮＰＮト
ランジスタ５０８はオフ状態である。

【０００６】次に、差動増幅器５０１からの制御信号Ｖ
ｅがグランド端子５０４に対して−０．８Ｖ程度以下に
なるとＰＮＰトランジスタ５０７のエミッタ・ベース間
にベース電流が流れ、それに応じてコレクタ電流が流れ
る。このコレクタ電流はＮＰＮトランジスタ５０８のベ
ース電流となりこのベース電流に応じてＮＰＮトランジ
スタ５０８にコレクタ電流が流れ、容量性負荷５０２に
充電された電位は負電源５０９に向けて放電がなされ
る。すなわち、容量性負荷５０２に負電源５０９から負
の駆動電圧が供給されることになる。このとき、ＮＰＮ
トランジスタ５０３にも制御信号Ｖｅが印加されるが、
−０．８Ｖ程度以下であるのでベース電流は流れずＮＰ
Ｎトランジスタ５０３は動作しない。ＮＰＮトランジス
タ５０３が動作しないとＰＮＰトランジスタ５０５にも
ベース電流は流れずＰＮＰトランジスタ５０５はオフ状
態である。

【０００７】このようにして、低電位の差動増幅器５０
１の出力信号により、容量性負荷５０２に電源５０６、
５０９で規定される高電位の電圧を供給することができ
る。トランジスタ等の耐圧にもよるが数１００Ｖの駆動
電圧を制御することができる。従って、この種の容量性
負荷駆動装置を振動アクチュエータに使用すると上述し
た昇圧トランスを使用する必要がなく、昇圧トランスに
よる前記問題点を解決することができる。

【０００８】

【発明が解決しようとする課題】しかし、振動アクチュ
エータでは容量性負荷である圧電素子に印加する駆動電
圧は、一定の周波数を有する周期信号である。この周期
信号で図７の出力トランジスタ５０５、５０８がオンオ
フされると、それぞれのトランジスタがオンからオフお
よびオフからオンするときに、電源５０６から電源５０
９へ両トランジスタ５０５、５０８を貫通して電流が流
れる可能性があり、無駄な電力を消費し、また過度な電
流によりトランジスタなどの素子を破壊したり信頼性を
低下させたりするという問題が生じる。

【０００９】本発明の目的は、容量性負荷に接続される
２個の出力スイッチング素子が同時にオンすることがな
いように制御され、無駄な電力を消費せず、内部素子の
信頼性を向上させる容量性負荷駆動装置を提供するこ
と。

【００１０】

【課題を解決するための手段】第１の実施の形態を示す
図１および図５に対応づけて本発明を説明する。上記目
的を達成するために、請求項１の発明は、第１の電源＋
３０Ｖと第２の電源−３０Ｖとの間に直列接続された互
いに相補型の第１および第２のスイッチング素子ＴＲ
１、ＴＲ２と、第１のスイッチング素子ＴＲ１を開閉す
る第３のスイッチング素子ＴＲ３と、第３のスイッチン
グ素子ＴＲ３と相補型でありかつ第２のスイッチング素
子ＴＲ２を開閉する第４のスイッチング素子ＴＲ４とを
備え、第１および第２のスイッチング素子ＴＲ１、ＴＲ
２の接続点に容量性負荷を接続する容量性負荷駆動装置
に適用され、第１および第２のスイッチング素子ＴＲ
１、ＴＲ２を相補に開閉させるように第３のスイッチン
グ素子ＴＲ３を開閉させる第１の制御信号と第４のスイ
ッチング素子ＴＲ４を開閉させる第２の制御信号とを生
成する制御回路４Ａ、４Ｂをさらに備え、制御回路４
Ａ、４Ｂは、第１のスイッチング素子ＴＲ１を開から閉
に切り換え第２のスイッチング素子ＴＲ２を閉から開に
切り換える場合には第１のスイッチング素子ＴＲ１の開
から閉に切り換わるタイミングを第２のスイッチング素
子ＴＲ２の閉から開に切り換わるタイミングから所定時
間遅延させ、第２のスイッチング素子ＴＲ２を開から閉
に切り換わえ第１のスイッチング素子ＴＲ１を閉から開
に切り換える場合には第２のスイッチング素子ＴＲ２の
開から閉に切り換わるタイミングを第１のスイッチング
素子ＴＲ１の閉から開に切り換わるタイミングから所定
時間遅延させるように、第１の制御信号と第２の制御信
号を生成するようにしたものである。請求項２の発明
は、請求項１記載の容量性負荷装置において、制御回路
４Ａ、４Ｂは、抵抗とコンデンサの組み合わせによるデ
ィレイ回路により遅延所定時間を生成するようにしたも
のである。請求項３の発明は、請求項１記載の容量性負
荷装置において、制御回路４Ａ、４Ｂは、ダイオードの
組み合わせによるディレイ回路により遅延所定時間を生
成するようにしたものである。

【００１１】なお、上記課題を解決するための手段の項
では、分かりやすく説明するため実施の形態の図と対応
づけたが、これにより本発明が実施の形態に限定される
ものではない。

【００１２】

【発明の実施の形態】

−第１の実施の形態− 図１は振動アクチュエータ１を駆動する駆動装置の第１
の実施の形態の構成図である。図２はこの振動アクチュ
エータ１の概略構成を説明する斜視図である。

【００１３】図２において、振動アクチュエータ１は、
弾性体１０１の表面に２個の圧電素子１０２、１０３が
接着接合され、この圧電素子１０２、１０３に位相の異
なる駆動電圧を印加することにより弾性体１０１に複数
の振動モードを調和的に発生させ、駆動力取り出し部１
０４、１０５に物理的な楕円運動を発生させ、この駆動
力取り出し部１０４、１０５に不図示の付勢部材により
加圧接触される相対運動部材１０６を相対運動させて駆
動するものである。１０７、１０８は弾性体１０１の振
動状態をモニタする振動モニタ用圧電素子である。以上
の動作原理は公知であるので詳細な説明は省略する（例
えば特開平８−１８４７６９号公報を参照）。

【００１４】この振動アクチュエータ１の２個の圧電素
子１０２、１０３に印加する駆動電圧を発生させる駆動
装置について、以下図１〜図５を使用して詳細に説明す
る。

【００１５】図１は、本発明の第１の実施の形態である
駆動装置の構成を示す構成図である。この駆動装置は、
駆動電圧の周波数を規定する発振回路２と、２個の圧電
素子１０２、１０３へ互いに位相の異なる信号を印加す
るために異なる位相信号を生成する移相回路３と、ディ
レイ回路４Ａ、４Ｂと、半導体素子を用いたスイッチン
グ回路５Ａ、５Ｂとを備えている。発振回路２で生成さ
れた一定の周波数を有する信号は、移相回路２でπ／２
位相の異なる２つの信号とされる。これらの信号はディ
レイ回路４Ａ、４Ｂにそれぞれ入力され、スイッチング
回路５Ａ、５Ｂにおける出力トランジスタのオンが重な
らないように遅延がかけられた上で、スイッチング回路
５Ａ、５Ｂに入力される。スイッチング回路５Ａ、５Ｂ
は、入力された信号に基づき内部の半導体素子を動作さ
せることにより最大値約±３０Ｖの値を持つ駆動電圧を
生成する。

【００１６】図３は、発振回路２と移相回路３において
π／２位相が異なる２つの信号が生成される様子を説明
するタイミングチャートである。発振回路２から出力さ
れる一定周波数のパルス信号は、移相回路３を構成する
２個のＤタイプフリップフロップ９、１０にクロック信
号として入力される。２個のＤタイプフリップフロップ
９、１０はその出力Ｑ、ＮＱとデータ入力端子Ｄとがた
すきがけに接続され、図３のＱ１、Ｑ２の信号が生成さ
れるように構成されている。すなわち、信号Ｑ１、Ｑ２
は共にクロック４個分で１周期を構成し、信号Ｑ１と信
号Ｑ２は丁度１／４周期分すなわちπ／２位相がずれて
いる。信号Ｑ１はディレイ回路４Ａに、信号Ｑ２はＸＯ
Ｒゲート６を経由してディレイ回路４Ｂにそれぞれ入力
される。

【００１７】ディレイ回路４Ａとディレイ回路４Ｂは、
同一の構成による回路であり、後述するスイッチング回
路５Ａ、５Ｂの２個の出力トランジスタのオンオフの切
り替わり時において、同時にオンする状態を確実に防止
するためそれぞれの信号にディレイを持たせる回路であ
る。図４は、ディレイ回路４Ａ、４Ｂの動作を説明する
タイミングチャートである。以下、図１、図４を使用し
て、移相回路３により生成された信号Ｑ１について、デ
ィレイ回路４Ａの動作を説明する。信号Ｑ２およびディ
レイ回路４Ｂは考え方は同様であるのでその説明を省略
する。ディレイ回路４Ａ、４Ｂに入力される信号Ｄ／Ｓ
は、本駆動装置をドライブ状態にするかストップ状態に
するかを決める信号であり、ここでの説明では常にドラ
イブ状態すなわちハイ（ＨＩＧＨ）信号が入力されてい
る前提で説明を進める。駆動装置による駆動を止めたい
場合は信号Ｄ／Ｓをロー（ＬＯＷ）にすればよい。

【００１８】３入力のＡＮＤゲート７には、この信号Ｄ
／Ｓ、信号Ｑ１、および信号Ｑ１に対して抵抗Ｒ１とコ
ンデンサＣ１の時定数で規定される時間ｔのディレイを
持たせた信号ＱＤ１が入力される。信号Ｄ／Ｓは常にハ
イ（ＨＩＧＨ）であり、信号Ｑ１と信号ＱＤ１のＡＮＤ
が取られた信号Ｓ１が生成される。ＮＡＮＤゲート８に
は、信号Ｄ／Ｓ、信号Ｑ１の反転信号ＱＮ１、および信
号ＱＮ１を上記と同様に抵抗Ｒ２とコンデンサＣ２の時
定数で規定される時間ｔのディレイを持たせた信号ＱＮ
Ｄ１が入力される。抵抗Ｒ１とＲ２およびコンデンサＣ
１とＣ２は同じ値でよい。信号Ｄ／Ｓは常にハイ（ＨＩ
ＧＨ）であり、信号ＱＮ１と信号ＱＮＤ１のＮＡＮＤが
取られた信号Ｓ２が生成される。

【００１９】上記により、図４に示す通り、信号Ｓ１の
立ち下がり時と信号Ｓ２の立ち下がり時および信号Ｓ２
の立ち上がり時と信号Ｓ１の立ち上がり時両方において
時間ｔの間隔を有し、信号Ｓ１のハイ（ＨＩＧＨ）信号
と信号Ｓ２のロー（ＬＯＷ）信号は確実に重ならないよ
うに生成される。信号Ｓ１および信号Ｓ２はスイッチン
グ回路５Ａに入力される。

【００２０】図５はスイッチング回路５Ａの原理図であ
る。スイッチング回路５Ｂも同じ構成である。図５にお
いて、ＰＮＰトランジスタＴＲ１のエミッタ端子は＋３
０Ｖの電源に、ＮＰＮトランジスタＴＲ２のエミッタ端
子は−３０Ｖの電源にＮＰＮトランジスタＴＲ３のエミ
ッタ端子はＧＮＤ（接地）に、ＰＮＰトランジスタＴＲ
４のエミッタ端子はダイオードを経由して＋５Ｖ電源
に、それぞれ接続されている。前述の移相回路３および
ディレイ回路４Ａで使用されているフリップフロップや
ゲートは一般の論理（ロジック）回路に使用される＋５
Ｖ電源で動作するデジタルＩＣであり、例えばＴＴＬや
ＣＭＯＳ素子である。従って、ハイ（ＨＩＧＨ）信号は
４Ｖ前後の電位を持ち、ロー（ＬＯＷ）信号は０．５Ｖ
前後の電位を有する。

【００２１】端子２１にディレイ回路４Ａから信号Ｓ１
のハイ（ＨＩＧＨ）信号が入力されると、ＮＰＮトラン
ジスタＴＲ３のベース・エミッタ間に抵抗Ｒ３で規定さ
れるベース電流が流れ、ＮＰＮトランジスタＴＲ３はオ
ンする。ＮＰＮトランジスタＴＲ３がオンするとＰＮＰ
トランジスタＴＲ１のエミッタ・ベース間に抵抗Ｒ４で
規定されるベース電流が流れＰＮＰトランジスタＴＲ１
はオンする。ＰＮＰトランジスタＴＲ１がオンすると端
子２３に約＋３０Ｖの電圧が供給される。

【００２２】端子２１に入力する信号Ｓ１がハイ（ＨＩ
ＧＨ）になると、端子２２に入力する信号Ｓ２も同様に
ハイ（ＨＩＧＨ）信号となる。ＰＮＰトランジスタＴＲ
４のベース端子にハイ（ＨＩＧＨ）信号が入力されると
抵抗Ｒ５で＋５Ｖ電源にプルアップされているため、Ｐ
ＮＰトランジスタＴＲ４のエミッタ・ベース間にはベー
ス電流が流れず、ＰＮＰトランジスタＴＲ４はオフされ
る。ＰＮＰトランジスタＴＲ４がオフされているとＮＰ
ＮトランジスタＴＲ２のベース・エミッタ間のベース電
流も流れず、ＮＰＮトランジスタＴＲ２はオフされる。
従って、ＰＮＰトランジスタＴＲ１がオンしＮＰＮトラ
ンジスタＴＲ２はオフされるので、端子２３には約＋３
０Ｖの電圧が供給される。

【００２３】次に、端子２１に信号Ｓ１のロー（ＬＯ
Ｗ）信号が入力されると、ＮＰＮトランジスタＴＲ３の
ベース・エミッタ間にはオンするだけの十分なベース電
流が流れず、ＮＰＮトランジスタＴＲ３はオフ状態であ
る。ＮＰＮトランジスタＴＲ３がオフであるとＰＮＰト
ランジスタＴＲ１のエミッタ・ベース間のベース電流も
流れずＰＮＰトランジスタＴＲ１はオフする。

【００２４】信号Ｓ１にロー（ＬＯＷ）信号が入力され
ているときは、信号Ｓ２にもロー（ＬＯＷ）信号が入力
されている。ＰＮＰトランジスタＴＲ４のベース端子に
ロー（ＬＯＷ）信号が入力されるとＰＮＰトランジスタ
ＴＲ４のエミッタ・ベース間には抵抗Ｒ６で規定される
ベース電流が流れ、ＰＮＰトランジスタＴＲ４はオンさ
れる。ＰＮＰトランジスタＴＲ４がオンするとＮＰＮト
ランジスタＴＲ２のベース・エミッタ間に抵抗Ｒ７で規
定されるベース電流が流れ、ＮＰＮトランジスタＴＲ２
がオンされる。ＮＰＮトランジスタＴＲ２がオンすると
端子２３は−３０Ｖの電源と導通状態になる。

【００２５】従って、ＰＮＰトランジスタＴＲ１がオフ
しＮＰＮトランジスタＴＲ２はオンしているので、端子
２３は−３０Ｖ電源と導通状態になり、約−３０Ｖの電
圧が供給されることになる。

【００２６】上記のようにして、５Ｖ以下の振幅を有す
るスイッチング信号のハイ（ＨＩＧＨ）／ロー（ＬＯ
Ｗ）信号により端子２３に約±３０Ｖでスイッチングさ
れる高駆動電圧の供給を可能としている。上記におい
て、ＰＮＰトランジスタＴＲ１がオンしているときはＮ
ＰＮトランジスタＴＲ２はオフしており、ＰＮＰトラン
ジスタＴＲ１がオフしているときはＮＰＮトランジスタ
ＴＲ２はオンしているが、さらに、図４のｔ時間の間は
両トランジスタとも共にオフとなる。従って、両トラン
ジスタのオンオフの切り替わり時に過度的に両トランジ
スタを貫通する電流が流れることがなく、無駄な電力を
消費せず、また過度な電流によりトランジスタなどの素
子を破壊したり信頼性を低下させたりすることもない。

【００２７】上記により生成された約±３０Ｖのスイッ
チングされた駆動電圧は、図１において、スイッチング
回路５ＡからはＡ相信号として振動アクチュエータ１の
一つの圧電素子に供給され、スイッチング回路５Ｂから
はＡ相信号に対してπ／２位相がずれたＢ相信号として
振動アクチュエータ１の他の圧電素子に供給される。図
１の信号Ｒ／Ｌは不図示の制御回路から供給される信号
であり、振動アクチュエータの駆動方向を、右方向ある
いは左方向（回転型振動アクチュエータにあっては右回
転か左回転）かを規定するものである。すなわち、信号
Ｒ／Ｌがハイ（ＨＩＧＨ）かロー（ＬＯＷ）かによっ
て、図３の信号Ｑ２を反転させるかしないかを決め、そ
れによりディレイ回路４Ｂに入力される信号Ｑ２を信号
Ｑ１に対してπ／２位相を遅らせた信号にするか、π／
２位相を進めた信号にするかを決める。これにより、振
動アクチュエータ１の駆動方向を制御することができ
る。

【００２８】図６は、図５の原理図を実際の適用回路に
近い形で表した回路図である。図５におけるＰＮＰトラ
ンジスタＴＲ１およびＮＰＮトランジスタＴＲ２が、そ
れぞれ２段のＰＮＰトランジスタＴＲ５、ＴＲ６および
ＮＰＮトランジスタＴＲ７、ＴＲ８で構成されている。
動作原理としては図５と同様であるのでその説明を省略
する。

【００２９】このようにして、出力に昇圧トランスを使
用しなくても圧電素子などの容量性負荷に高電位の駆動
電圧を供給することを可能にするとともに、その制御信
号を論理回路などに一般に使用されるデジタルＩＣによ
り容易に生成して制御することができる。

【００３０】−変形例１− 図８は、図１におけるディレイ回路４Ａ、４Ｂの変形例
であるディレイ回路２００Ａ、２００Ｂを示す図であ
る。ディレイ回路２００Ａ、２００Ｂでは、図１のディ
レイ回路４Ａ、４Ｂに対し、ディレイ信号を生成するた
めの抵抗とコンデンサを１組にしたものである。図９
は、ディレイ回路２００Ａ、２００Ｂの動作を説明する
タイミングチャートである。

【００３１】ディレイ回路２００Ａ、２００Ｂに入力さ
れる信号Ｄ／Ｓは、前述と同様に常にドライブ状態すな
わちハイ（ＨＩＧＨ）信号が入力されている前提で説明
を進める。３入力のＮＯＲゲート２０１には、この信号
Ｄ／Ｓがインバータゲート２０２で反転された信号Ｄ／
Ｓ−Ｎ、信号Ｑ１、および信号Ｑ１を抵抗Ｒ８とコンデ
ンサＣ３の時定数で規定される時間ｔ１のディレイを持
たせた信号ＱＤ１が入力される。信号Ｄ／Ｓ−Ｎは常に
ロー（ＬＯＷ）であり、信号Ｑ１と信号ＱＤ１がともに
ロー（ＬＯＷ）のときハイ（ＨＩＧＨ）となる信号Ｓ１
が生成される。３入力ＮＡＮＤゲート２０３には、信号
Ｄ／Ｓ、信号Ｑ１、および信号ＱＤ１が入力される。信
号Ｄ／Ｓは常にハイ（ＨＩＧＨ）であり、信号Ｑ１と信
号ＱＤ１のＮＡＮＤが取られた信号Ｓ２が生成される。

【００３２】上記により、図９にも示す通り、信号Ｓ２
の立ち上がり時と信号Ｓ１の立ち上がり時および信号Ｓ
１の立ち下がり時と信号Ｓ２の立ち下がり時両方におい
て時間ｔ１の間隔を有し、信号Ｓ１のハイ（ＨＩＧＨ）
信号と信号Ｓ２のロー（ＬＯＷ）信号は確実に重ならな
いように生成される。なお、この変形例１は上記第１の
実施の形態に対して位相がπずれているが、容量性負荷
を駆動する動作原理については同じである。このように
して、変形例１によっても、上記第１の実施の形態と同
様に、両トランジスタのオンオフの切り替わり時に過度
的に両トランジスタを貫通する電流が流れることがな
く、無駄な電力を消費せず、また過度な電流によりトラ
ンジスタなどの素子を破壊したり信頼性を低下させたり
することもない。

【００３３】−第２の実施の形態− 図１０は、図７の従来技術の容量性負荷駆動装置にディ
レイ回路を設けた第２の実施の形態である。図７と同一
の構成要素には同一符号を付してその説明を省略する。
３０１および３０２はダイオードでありディレイ回路を
構成する。図１１は、ダイオード３０１、３０２により
構成されるディレイ回路の動作を説明する図である。差
動増幅器５０１から図１１（ａ）に示される正弦波信号
が出力されると、正電位の信号はダイオード３０１を経
由してトランジスタ５０３、５０７のベースに供給さ
れ、負電位の信号はダイオード３０２を経由して同様に
トランジスタ５０３、５０７のベースに供給される。ダ
イオード３０１、３０２では、順方向に電流が流れると
きダイオードの順方向電圧Ｖｆの電圧降下が生じ、ｂ点
の電位は図１１（ｂ）のようになる。これにより、ＮＰ
Ｎトランジスタ５０３を経由してＰＮＰトランジスタ５
０５がオンするタイミングと、ＰＮＰトランジスタ５０
７を経由してＮＰＮトランジスタ５０８がオンするタイ
ミングとの間には、確実に両トランジスタ５０５、５０
８ともオンしない時間ｔ２が確保される。

【００３４】この時間ｔ２の確保により、上記第１の実
施の形態と同様に第２の実施の形態においても、両トラ
ンジスタのオンオフの切り替わり時に過度的に両トラン
ジスタを貫通する電流が流れることがなく、無駄な電力
の消費や、また過度な電流によるトランジスタなどの素
子の破壊や信頼性の低下を確実に防止することができ
る。

【００３５】なお、上記第１、第２の実施の形態および
変形例ではＮＰＮトランジスタ、ＰＮＰトランジスタの
バイポーラトランジスタを用いたものについて説明した
が、本発明はこれらに限定される必要はない。これらの
バイポーラトランジスタをＦＥＴトランジスタやＩＧＢ
Ｔやその他のスイッチング素子に置き換えることもでき
る。また、ディレイ回路について、抵抗とコンデンサの
組み合わせあるいはダイオードの組み合わせの例を説明
したが、これらに限定される必要はない。コイルなどで
構成されるディレイ素子であってもよいし、あるいは、
デジタルＩＣあるいはマイクロプロセッサ、ゲートアレ
イなどのＬＳＩによる制御信号生成時に出力素子のオン
が重ならないような信号を生成するようにしてもよい。

【００３６】

【発明の効果】本発明は、以上説明したように構成して
いるので、次のような効果を奏する。請求項１の発明
は、第１のスイッチング素子を開から閉に切り換え第２
のスイッチング素子を閉から開に切り換える場合、ある
いは、第２のスイッチング素子を開から閉に切り換え第
１のスイッチング素子を閉から開に切り換える場合に
は、一方のスイッチング素子の開から閉に切り換わるタ
イミングを他方のスイッチング素子の閉から開に切り換
わるタイミングから所定時間遅延させるように第１の制
御信号と第２の制御信号を生成するようにしているの
で、両スイッチング素子の開閉の切り替わり時に過度的
に両スイッチング素子を貫通する電流が流れることがな
く、無駄な電力の消費や、過度な電流によるトランジス
タなどの内部素子の破壊や信頼性の低下を防ぐことがで
きる。請求項２記載の発明は、抵抗とコンデンサの組み
合わせによるディレイ回路により所定の間隔を有するよ
うに構成したので、請求項１の効果を簡易にかつ安価に
奏することができる。請求項３記載の発明は、ダイオー
ドの組み合わせによるディレイ回路により所定の間隔を
有するように構成したので、制御信号がプラスマイナス
の電位を持つ信号であっても、請求項１の効果を簡易に
かつ安価に奏することができる。

【図面の簡単な説明】

【図１】振動アクチュエータを駆動する駆動装置の第１
の実施の形態の構成図。

【図２】図１の振動アクチュエータの概略構成を説明す
る斜視図。

【図３】発振回路と移相回路においてπ／２位相が異な
る２つの信号が生成される様子を説明するタイミングチ
ャート。

【図４】ディレイ回路の動作を説明するタイミングチャ
ート。

【図５】スイッチング回路の原理図。

【図６】図５の原理図を実際の適用回路に近い形で表し
た回路図。

【図７】高電圧を直接半導体で制御する容量性負荷駆動
装置の従来技術。

【図８】図１におけるディレイ回路の変形例を示す図。

【図９】図８のディレイ回路の動作を説明するタイミン
グチャート。

【図１０】容量性負荷駆動装置の第２の実施の形態の構
成図。

【図１１】図１０のディレイ回路の動作を説明するタイ
ミングチャート。

【符号の説明】

１ 振動アクチュエータ ２ 発振回路 ３ 移相回路 ４Ａ、４Ｂ、２００Ａ、２００Ｂ ディレイ回路 ５Ａ、５Ｂ スイッチング回路 ６ ＸＯＲゲート ７ ＡＮＤゲート ８、２０３ ＮＡＮＤゲート ９、１０ Ｄタイプフリップフロップ Ｃ１〜Ｃ３ コンデンサ Ｒ１〜Ｒ８ 抵抗 ＴＲ１、ＴＲ４、ＴＲ５、ＴＲ６ ＰＮＰトランジスタ ＴＲ２、ＴＲ３、ＴＲ７、ＴＲ８ ＮＰＮトランジスタ １０１ 弾性体 １０２、１０３ 圧電素子 １０４、１０５ 駆動力取り出し部 １０６ 相対運動部材 １０７、１０８ 振動モニタ用圧電素子 ２０１ ＮＯＲゲート ２０２ インバータゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】第１の電源と第２の電源との間に直列接続
   された互いに相補型の第１および第２のスイッチング素
   子と、 前記第１のスイッチング素子を開閉する第３のスイッチ
   ング素子と、 前記第３のスイッチング素子と相補型でありかつ前記第
   ２のスイッチング素子を開閉する第４のスイッチング素
   子とを備え、前記第１および第２のスイッチング素子の
   接続点に容量性負荷を接続する容量性負荷駆動装置にお
   いて、 前記第１および第２のスイッチング素子を相補に開閉さ
   せるように、前記第３のスイッチング素子を開閉させる
   第１の制御信号と、前記第４のスイッチング素子を開閉
   させる第２の制御信号とを生成する制御回路をさらに備
   え、 前記制御回路は、前記第１のスイッチング素子を開から
   閉に切り換え前記第２のスイッチング素子を閉から開に
   切り換える場合には、前記第１のスイッチング素子の開
   から閉に切り換わるタイミングを前記第２のスイッチン
   グ素子の閉から開に切り換わるタイミングから所定時間
   遅延させ、前記第２のスイッチング素子を開から閉に切
   り換え前記第１のスイッチング素子を閉から開に切り換
   える場合には、前記第２のスイッチング素子の開から閉
   に切り換わるタイミングを前記第１のスイッチング素子
   の閉から開に切り換わるタイミングから所定時間遅延さ
   せるように、前記第１の制御信号と前記第２の制御信号
   を生成することを特徴とする容量性負荷駆動装置。
2. 【請求項２】請求項１記載の容量性負荷装置において、 前記制御回路は、抵抗とコンデンサの組み合わせによる
   ディレイ回路により前記遅延所定時間を生成することを
   特徴とする容量性負荷駆動装置。
3. 【請求項３】請求項１記載の容量性負荷装置において、 前記制御回路は、ダイオードの組み合わせによるディレ
   イ回路により前記遅延所定時間を生成することを特徴と
   する容量性負荷駆動装置。