JP2005038883A - 半導体装置、及び分圧回路 - Google Patents
半導体装置、及び分圧回路 Download PDFInfo
- Publication number
- JP2005038883A JP2005038883A JP2003197069A JP2003197069A JP2005038883A JP 2005038883 A JP2005038883 A JP 2005038883A JP 2003197069 A JP2003197069 A JP 2003197069A JP 2003197069 A JP2003197069 A JP 2003197069A JP 2005038883 A JP2005038883 A JP 2005038883A
- Authority
- JP
- Japan
- Prior art keywords
- capacitive element
- semiconductor device
- element group
- capacitance
- capacitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 230000003071 parasitic effect Effects 0.000 claims abstract description 53
- 239000003990 capacitor Substances 0.000 claims description 68
- 238000000605 extraction Methods 0.000 claims description 17
- 239000000470 constituent Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002141 anti-parasite Effects 0.000 description 1
- 239000003096 antiparasitic agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】単位容量素子アレイの小型化・高精度化。
【解決手段】半導体装置は、複数の単位容量素子Ｃｕで構成される容量素子群Ｃ１，Ｃ２を有する半導体装置において、容量素子群の上部電極７の全体の外周に、容量素子群の各単位容量素子の下部電極の取り出し電極８を配設しており、容量素子群には所定の容量素子が接続可能であり、所定の容量素子は、少なくとも容量素子群の寄生容量の影響を除去すべく、容量値が設定されてなる。また、所定の容量素子は容量素子群で構成されることができる。
【選択図】 図１
【解決手段】半導体装置は、複数の単位容量素子Ｃｕで構成される容量素子群Ｃ１，Ｃ２を有する半導体装置において、容量素子群の上部電極７の全体の外周に、容量素子群の各単位容量素子の下部電極の取り出し電極８を配設しており、容量素子群には所定の容量素子が接続可能であり、所定の容量素子は、少なくとも容量素子群の寄生容量の影響を除去すべく、容量値が設定されてなる。また、所定の容量素子は容量素子群で構成されることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、及び分圧回路に関する。
【０００２】
【従来の技術】
複数の容量素子を組み込んだ半導体装置が知られている。このような半導体装置は、例えばバイポーラ型集積回路で構成される（例えば、特許文献１参照。）。このバイポーラ型集積回路に用いられる単位容量素子の断面構造の一例を図６に示す。図６に示すように、単位容量素子Ｃｙは、Ｐ型の半導体基板１、Ｐ型の分離領域２、分離領域２で囲まれたＮ型層からなる島領域３、島領域３の表面に形成されたＮ型の下部電極領域４、酸化膜５、シリコン窒化膜等の誘電体薄膜６、アルミの上部電極７、及び下部電極の取り出し電極８で構成される。その容量値は、誘電体薄膜６が下部電極４の表面に接している面積で概略決定される。この面積は、下部電極４を被覆する酸化膜５を除去した開口部５ａの面積に等しくなる。
【０００３】
図７の平面図に示すように、このような単位容量素子Ｃｙを並列接続することで、容量素子群Ｃａ，Ｃｂを構成する。容量比が５：１５（１：３）であれば、単位容量素子Ｃｙを５個並べて容量素子Ｃａとする一方、単位容量素子Ｃｙを１５個並べて容量素子Ｃｂとする。そして、各単位容量素子Ｃｙは、容量素子群Ｃａ，Ｃｂ毎に、接続電極１１で共通電極１２，１３に接続されている。
【０００４】
各容量素子群Ｃａ，Ｃｂを構成する容量素子Ｃｙは、上部電極７に接続される電極配線１１によって並列に接続されている。電極配線は、例えば３層アルミ配線とすると、第３層目の配線層、つまり最も上層に位置する配線層で形成されている。各単位容量素子Ｃｙの下部電極４は接地電位ＧＮＤに接続されている。
【０００５】
【特許文献１】特開平１１−３１２７８４号公報
【０００６】
【発明が解決しようとする課題】
前述したような容量素子群Ｃａ，Ｃｂを構成するに際し、単位容量素子Ｃｙの設計や、そのレイアウトパターンが問題となる。すなわち、半導体装置に対する小型化及び高精度化の要請から、容量素子群について、できるだけ小さい単位容量素子を用いて、高精度な容量値や容量比を得る必要がある。
【０００７】
しかしながら、一般的に、小面積化のため単位容量素子Ｃｙの容量値を小さくするほど、全体の容量値や容量比の精度が悪くなる。そこで、これらの精度を落とさず小面積化を図ることが要求される。
【０００８】
ところが、従来の単位容量素子Ｃｙの設計や、前述した図７に示すようなレイアウト方式では、高精度な容量値や容量比を得たり、小型化を図るには不向きであった。すなわち、小型化を図るべく、単純に単位容量素子Ｃｙを小さくすると、容量素子群全体の容量値が所望の値から外れて誤差が大きくなってしまうのである。この誤差の要因の一つとしては、各単位容量素子Ｃｙの下部電極の寄生容量の影響である。この寄生容量としては、例えば、接地ＧＮＤに対する寄生容量（対寄生容量）があげられる。また、寄生容量の影響とは、例えば、容量素子群を構成要素として分圧回路等に適用した場合における分圧値の誤差など、寄生容量による回路特性等の誤差を含む不具合である。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、複数の単位容量素子で構成される容量素子群を有する半導体装置において、前記容量素子群の上部電極の全体の外周に、当該容量素子群の前記各単位容量素子の下部電極の取り出し電極を配設しており、
前記容量素子群には所定の容量素子が接続可能であり、当該所定の容量素子は、少なくとも前記容量素子群の寄生容量の影響を除去すべく、容量値が設定されてなる。よって、容量素子群についての寄生容量の影響を除去できる半導体装置が得られる。したがって、高精度な容量値及び容量比の半導体装置が得られる。加えて、除去する寄生容量分、容量素子若しくは容量素子群が小さくなるため、その小型化が図れる。
【００１０】
また、前記所定の容量素子は前記容量素子群で構成されることとできる。
【００１１】
さらに、前記容量素子群に接続される前記容量素子の所定の容量値から、前記寄生容量の値を差し引いた設定値を当該容量素子の実際の容量値とすることとできる。
【００１２】
さらにまた、前記寄生容量の影響を除去する対象となる前記容量素子群に対して印加される電圧は設定変更されることとでできる。
【００１３】
また、前記容量素子群に接続される前記容量素子の一端に印加される電圧は固定的な所定値であることとできる。よって、印加される電圧が不定ではない固定の容量素子でもって、印加される電圧が設定変更される容量素子群の寄生容量による影響を除去できる。すなわち、容量素子群に対し、印加する電圧や接続する回路素子等について設計変更を加えて自由度を与えても、前記容量素子でもって寄生容量による影響を除去できる。
【００１４】
さらに、前記容量素子群に接続される前記容量素子は、前記容量素子群に接続される外部の回路による外部寄生容量の影響を除去すべく、前記容量値が設定されてなることとできる。よって、外部の回路と接続された場合の寄生容量も除去できる便利な半導体装置が得られる。
【００１５】
また、前記取り出し電極は、前記単位容量素子すべての前記取り出し電極を一体化してなることできる。よって、各単位容量素子毎に取り出し電極の引き回しの必要がなく、容量素子群の小面積化が図れて半導体装置を小型化できるとともに、加工がしやすくなる結果、加工精度が向上する。以て、容量比精度が向上する。
【００１６】
さらに、前記各単位容量素子は格子状に配置され、前記各容量素子群における互いに隣接する前記各単位容量素子の前記上部電極は、相互に結合されてなることとできる。よって、各単位容量素子毎に上部電極を外部へ引き出す配線パターンを形成せずに済み、高密度で単位容量素子を実装でき、より一層、容量素子群の小面積化が図れる。したがって、より一層、半導体装置の小型化が図れる。また、各単位容量素子は格子状に配置されていることで、加工精度が上がり、以て容量比精度が向上する。
【００１７】
さらにまた、前記容量素子群は複数形成されてなることとできる。よって、容量素子群を複数備えた場合でも、これら複数の容量素子群についての寄生容量の影響を除去できる半導体装置が得られる。したがって、高精度な容量値及び容量比の半導体装置が得られるとともに、除去する寄生容量分、容量素子若しくは容量素子群が小さくなるため、半導体装置の小型化が図れる。
【００１８】
本発明に係る分圧回路は、前記半導体装置を用いたのであって、前記容量素子群を構成要素とする。
【００１９】
【発明の実施の形態】
＝＝＝単位容量素子のレイアウト＝＝＝
本実施の形態の一例を示す図１乃至図８において、前述した図６の断面図に示す従来の部分と同等若しくは共通する部分については、同じ符号を付し、前述した従来の技術における説明にて代用する。例えば、単位容量素子の断面構造については、基本的に図６に示したものと同等である。
【００２０】
図１の平面図に示すように、半導体装置は、ペアの容量素子群Ｃ１，Ｃ２を有する。図中波線で画された左側が容量素子群Ｃ１の領域であり、その右側が容量素子群Ｃ２の領域である。また、波線の上部が途中で二手に分かれて囲まれた領域には、後述するダミー素子Ｄ１，Ｄ２が配置されている。
【００２１】
各容量素子群Ｃ１，Ｃ２は、同一の単位容量素子Ｃｕが数多く配置されることで構成される。そして、全ての単位容量素子Ｃｕの上部電極７の全体の外周に、容量素子群Ｃ１，Ｃ２の各単位容量素子Ｃｕの下部電極の取り出し電極８を配設してなる。
【００２２】
したがって、前述した図７に示す従来のレイアウト方式のような場合に比べ、各単位容量素子Ｃｕ毎に取り出し電極８の引き回しの必要がなく、容量素子群Ｃ１，Ｃ２の小面積化が図れて半導体装置を小型化できるとともに、加工がしやすくなる結果、加工精度が向上する。以て、容量比精度が向上する。
【００２３】
特に、取り出し電極８は、容量素子群Ｃ１，Ｃ２の上部電極７の全体を囲むように、帯状に配設されている。このことで、各容量素子群Ｃ１，Ｃ２毎に、それぞれ取り出し電極８を配設せずに済み、容量素子群Ｃ１，Ｃ２の小面積化がより一層図れる。また、取り出し電極８は、上部電極７の全体を囲むように配設されているため、取り出し電極８に対する外部回路等との接続が容易となる。
【００２４】
但し、容量素子群Ｃ１，Ｃ２の上部電極の外部接続用端子Ｔ１，Ｔ２と交差する部分の取り出し電極８については、その一部を切り欠くことでスペースを空けている。このことで、外部接続用端子Ｔ１，Ｔ２が取り出し電極８と重なることなく取り出せる状態となっている。しかしながら、取り出し電極８が表面上、切り欠かれていても、単位容量素子Ｃ１，Ｃ２すべての下部電極が互いに接続されていることには変わりない。
【００２５】
また、単位容量素子Ｃｕは格子状若しくはアレイ状に配置され、各容量素子群Ｃ１，Ｃ２において、互いに隣接する各単位容量素子Ｃｕの上部電極７は相互に結合されている。よって、各単位容量素子Ｃｕ毎に上部電極７を外部へ引き出す配線パターンを形成せずに済み、高密度で多くの単位容量素子Ｃｕを実装できるとともに、より一層、容量素子群Ｃ１，Ｃ２の小面積化が図れる。よって、より一層、半導体装置の小型化が図れる。また、各単位容量素子は格子状に配置されていることで、加工が容易となり精度が上がるため、容量比精度が向上する。
【００２６】
さらに、容量素子群Ｃ１，Ｃ２と取り出し電極８との間に生じた空き領域にはダミーの容量素子を配置する。このことで、空き領域に何も存在しないことによる段差の発生が防止でき、加工がしやすくなり、加工精度が上がる。以て、容量比が向上する。
【００２７】
＝＝＝他の実施形態＝＝＝
他の実施形態に係る半導体装置のレイアウトパターンを図２の平面図に示す。図１を参照して前述した半導体装置と共通する部分は、単位容量素子の容量値設定に関する事項も含め、重複するため、相違する部分を中心に説明する。
【００２８】
図２の平面図に示す半導体装置は、三つの容量素子群Ｃ４，Ｃ５，Ｃ６を有する。下段側に、波線で囲まれた二つの領域のうち、左側には容量素子群Ｃ４が配設され、右側には容量素子群Ｃ５が配設される。そして、残りの大きな領域に、容量素子群Ｃ６が配設される。
【００２９】
容量素子群Ｃ５と二つの容量素子群Ｃ４，Ｃ６とでは、互いに異なる大きさ（容量）の単位容量素子を用いている。容量素子群Ｃ５は、比較的大きいサイズの同一の単位容量素子Ｃｕ２が配置されることで構成される。容量素子群Ｃ４，Ｃ６は、比較的小さいサイズの同一の単位容量素子Ｃｕ２が配置されることで構成される。
【００３０】
そして、三つの容量素子群Ｃ４，Ｃ５，Ｃ６全ての単位容量素子Ｃｕ１，Ｃｕ２の上部電極７の全体の外周に、容量素子群Ｃ４，Ｃ５，Ｃ６全ての各単位容量素子Ｃｕの下部電極の取り出し電極８を配設してなる。
【００３１】
＝＝＝特定用途の回路への応用例＝＝＝
図１を参照して説明した半導体装置は、例えば図３に示すような０．１Ｖ単位の精度に対応できる各分圧回路に用いられる。左側の分圧回路は、２．０Ｖの設定電圧をＳＯＬＡＲ端子で検出し、右側の分圧回路は、２．９Ｖの設定電圧をＥＰＲ端子で検出する。各分圧回路で用いられる容量Ｃ１は、図１の半導体装置における容量素子群Ｃ１で構成される。また、各分圧回路で用いられる容量Ｃ２は、図１の半導体装置における容量素子群Ｃ２で構成される。
【００３２】
図３の左側の分圧回路では、一端が接地された容量Ｃ０，Ｃ２の並列回路に対し、容量Ｃ１が直列接続されている。この並列回路と容量Ｃ１との接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。
【００３３】
一方、図３の右側の分圧回路では、一端が接地された容量Ｃ０，Ｃ１の並列回路に対し、容量Ｃ２が直列接続されている。この並列回路と容量Ｃ２との接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。
【００３４】
両分圧回路とも、各容量Ｃ０，Ｃ１，Ｃ２について、所定の容量比が設定されている。その結果、入力端子ＳＯＬＡＲ，ＥＰＲに印加される電圧について、各設定電圧２．０Ｖ，２．９Ｖを基準とし、三つの容量の接続点たるＣＯＭＰ入力端子から共通の０．９Ｖを基準とする電圧が得られる。すなわち、入力端子ＳＯＬＡＲ，ＥＰＲに印加される電圧が、各設定電圧２．０Ｖ，２．９Ｖを中心に上下に変化すれば、ＣＯＭＰ入力端子の電圧は、共通の０．９Ｖを中心として上下に変化する。
【００３５】
これらの分圧回路は、例えば電子ノギス等の計測装置の電圧検出回路系の一部として用いることが可能である。すなわち、これらの分圧回路に接続される後段の回路として、図５に示すようなコンパレータＣＭＰを採用できる。すなわち、各分圧回路のＣＯＭＰ入力端子をコンパレータＣＭＰの反転入力に接続する。このコンパレータＣＭＰの非反転入力端子には、比較基準として０．９Ｖの基準電圧Ｖｒｅｆが印加される。この構成により、各分圧回路の入力端子ＳＯＬＡＲ，ＥＰＲに印加される電圧が各設定電圧２．０Ｖ，２．９Ｖを中心に変化した場合、その変化に応じ、共通のコンパレータＣＭＰから正あるいは負の出力が得られる。
【００３６】
次に、図２を参照して説明したレイアウトパターンの半導体装置は、例えば図４に示すような０．１Ｖ単位の精度に対応できる各分圧回路に用いられる。左側の分圧回路は、１．３Ｖの設定電圧をＶＤＤ端子で検出し、中央の分圧回路は、１．４Ｖの設定電圧をＶＤＤ端子で検出し、右側の分圧回路は、１．５Ｖの設定電圧をＶＤＤ端子で検出する。各分圧回路で用いられる容量Ｃ４は、図２の半導体装置における容量素子群Ｃ４で構成される。また、各分圧回路で用いられる容量Ｃ５は、図２の半導体装置における容量素子群Ｃ５で構成される。さらに、各分圧回路で用いられる容量Ｃ６は、図２の半導体装置における容量素子群Ｃ６で構成される。
【００３７】
図４の左側の分圧回路では、一端が接地された容量Ｃ３に対し、容量Ｃ４，Ｃ５，Ｃ６の並列回路が直列に接続されている。この並列回路と容量Ｃ３との接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。なお、容量Ｃ３について、容量Ｃ４，Ｃ５，Ｃ６と同様、複数の単位容量素子で構成される容量素子群で構成してもよい。
【００３８】
また、図４の中央の分圧回路では、一端が接地された容量Ｃ６，Ｃ３の並列回路に対し、容量Ｃ４，Ｃ５の並列回路が直列接続されている。これら並列回路の接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。
【００３９】
さらに、図４の右側の分圧回路では、一端が接地された容量Ｃ６，Ｃ５，Ｃ３の並列回路に対し、容量Ｃ４が直列接続されている。この並列回路と容量Ｃ４との接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。
【００４０】
これら三つの分圧回路とも、各容量Ｃ３乃至Ｃ６について、所定の容量比が設定されている。その結果、各入力端子ＶＤＤに印加される電圧について、各設定電圧１．３Ｖ，１．４Ｖ，１．５Ｖを基準とし、ＣＯＭＰ入力端子から共通の０．９Ｖを基準とする電圧が得られる。すなわち、各入力端子ＶＤＤに印加される電圧が、各設定電圧１．３Ｖ，１．４Ｖ，１．５Ｖを中心に上下に変化すれば、ＣＯＭＰ入力端子の電圧は、共通の０．９Ｖを中心として上下に変化する。
【００４１】
これらの分圧回路は、例えば電子ノギス等の計測装置の電圧検出回路系の一部として用いることが可能である。すなわち、これらの分圧回路に接続される後段の回路として、図５に示すようなコンパレータＣＭＰを採用できる。すなわち、各分圧回路のＣＯＭＰ入力端子をコンパレータＣＭＰの反転入力に接続する。このコンパレータＣＭＰの非反転入力端子には、比較基準として０．９Ｖの基準電圧Ｖｒｅｆが印加される。この構成により、各分圧回路の入力端子ＶＤＤに印加される電圧が各設定電圧１．３Ｖ，１．４Ｖ，１．５Ｖを中心に変化した場合、その変化に応じ、共通のコンパレータＣＭＰから正あるいは負の出力が得られる。
【００４２】
＝＝＝容量素子群の寄生容量の除去＝＝＝
図１乃至図４を参照して前述した容量素子群Ｃ１，Ｃ２及びＣ４乃至Ｃ６に関し、その寄生容量の影響を除去する技術について、説明する。
【００４３】
まず、容量素子群Ｃ１，Ｃ２を備える図１の半導体装置の寄生容量の除去について説明する。図３の分圧回路に示すように、前述した通り、半導体装置を構成する容量素子群Ｃ１，Ｃ２に対し、一端が接地された容量Ｃ０（所定の容量素子）が接続される。これら容量素子群Ｃ１，Ｃ２の接続並びに印加される電圧の態様は、図３に示すように、例えば少なくとも二通りあり、不定であって設定変更される。すなわち、容量素子群Ｃ１について、図３の左側の分圧回路では、容量素子群Ｃ１のＳＯＬＡＲ端子に２．０Ｖの設定電圧が印加され、その他端は容量素子群Ｃ２と接続される。一方、図３の右側の分圧回路では、容量素子群Ｃ１の一端が接地され、その他端は容量素子群Ｃ２と接続される。また、容量素子群Ｃ２について、図３の左側の分圧回路では、容量素子群Ｃ２の一端が接地され、その他端は容量素子群Ｃ１と接続される。一方、図３の右側の分圧回路では、容量素子群Ｃ２のＥＰＲ端子に２．９Ｖの設定電圧が印加され、その他端は容量素子群Ｃ１と接続される。
【００４４】
これら容量素子群Ｃ１，Ｃ２に対し、容量Ｃ０は、図３に示すように、左右双方の分圧回路において、一方の端子が接地されている。すなわち、容量Ｃ０の一方の端子に印加される電圧は固定的な所定値（接地電位）である。
【００４５】
この容量Ｃ０の容量値の設定でもって、容量素子群Ｃ１，Ｃ２の寄生容量の影響の除去を図る。以て、高精度な容量値及び容量比の半導体装置を得る。そして、除去する寄生容量分、容量素子（若しくは容量素子群）Ｃ０が小さくなるため、その小型化が図れる。特に、容量素子群Ｃ１，Ｃ２を構成する半導体装置に接続され、一端に印加される電圧（接地電位）が固定の容量Ｃ０でもって、印加される電圧が設定変更される容量素子群Ｃ１，Ｃ２の寄生容量による影響を除去できる。すなわち、容量素子群Ｃ１，Ｃ２に対し、印加する電圧や接続する回路素子等について設計変更を加えて自由度を与えても、固定的な容量Ｃ０でもって寄生容量による影響を除去できる。
【００４６】
この容量値の具体的な設定方法について説明する。まず、その設定の原理について説明する。容量素子群Ｃ１，Ｃ２に接続される容量Ｃ０の理論上の設定値（所定の容量値，寄生容量の影響を盛り込まない値）から、計算した寄生容量の値を差し引く。この差し引いた値を設定値として容量Ｃ０の実際の容量値とする。
【００４７】
具体的には、図１に示すレイアウトパターンの半導体装置において、容量素子群Ｃ１，Ｃ２の下部電極４全体の寄生容量値を算出する。レイアウトパターンが決定した半導体装置であれば、単位面積あたりの寄生容量値に対し、下部電極４全体の面積を乗ずることにより、下部電極４全体の寄生容量値を算出できる。この下部電極４全体の寄生容量値を容量Ｃ０の理論上の設定値から差し引き、この差し引いた値を設定値として容量Ｃ０の実際の容量値とする。
【００４８】
加えて、容量Ｃ０の実際の容量値を設定するにあたり、半導体装置を構成する容量素子群Ｃ１，Ｃ２に接続される外部の回路による外部寄生容量の影響を除去することもできる。すなわち、前述したように、図３に示す分圧回路に対して接続される図５のコンパレータ（外部の回路、この回路は電子素子の意義も含む。）を構成するトランジスタの寄生容量も合わせて、容量Ｃ０の理論上の設定値から差し引く。このことで、外部の回路と接続された場合の寄生容量も除去できる便利な半導体装置が得られる。
【００４９】
なお、外部寄生容量の影響を除去するに際し、コンパレータから各容量素子群Ｃ１，Ｃ２までの配線それぞれの長さを揃えて同じとすることにより、配線の寄生容量の影響除去を図る。また、各容量素子群Ｃ１，Ｃ２について、容量値の調整が可能とすべく、トリミング可能な構成とした。
【００５０】
また、容量Ｃ０を容量素子群Ｃ１，Ｃ２とともに、一つの半導体装置として一体化する構成も、本発明の技術思想に含まれる。さらに、容量Ｃ０自体の寄生容量も含め、半導体装置全体または外部の寄生容量の影響を除去するよう、設計することも、本発明の技術思想に含まれる。
【００５１】
次に、容量素子群Ｃ４乃至Ｃ６を備える図２の半導体装置の寄生容量の除去について説明する。図４の分圧回路に示すように、前述した通り、半導体装置を構成する容量素子群Ｃ４乃至Ｃ６に対し、一端が接地された容量Ｃ３（所定の容量素子）が接続される。これら容量素子群Ｃ４乃至Ｃ６の接続並びに印加される電圧の態様は、図４を参照して前述したように、例えば少なくとも三通りあり、不定であって設定変更される。
【００５２】
これら容量素子群Ｃ４乃至Ｃ６に対し、容量Ｃ３は、図４に示すように、すべての分圧回路において、一方の端子が接地されている。すなわち、容量Ｃ３の一方の端子に印加される電圧は固定的な所定値（接地電位）である。
【００５３】
この容量Ｃ３の容量値の設定でもって、容量素子群Ｃ４乃至Ｃ６の寄生容量の影響の除去を図る。以て、高精度な容量値及び容量比の半導体装置を得る。そして、除去する寄生容量分、容量素子（若しくは容量素子群）Ｃ３が小さくなるため、その小型化が図れる。特に、容量素子群Ｃ４乃至Ｃ６を構成する半導体装置に接続され、一端に印加される電圧（接地電位）が固定の容量Ｃ３でもって、印加される電圧が設定変更される容量素子群Ｃ４乃至Ｃ６の寄生容量による影響を除去できる。すなわち、容量素子群Ｃ４乃至Ｃ６に対し、印加する電圧や接続する回路素子等について設計変更を加えて自由度を与えても、固定的な容量Ｃ３でもって寄生容量による影響を除去できる。
【００５４】
この容量値の設定の原理については、前述した図１及び図３を参照して説明した容量素子群Ｃ１，Ｃ２の場合と同様である。つまり、容量素子群Ｃ４乃至Ｃ６に接続される容量Ｃ３の理論上の設定値（所定の容量値，寄生容量の影響を盛り込まない値）から、計算した寄生容量の値を差し引く。この差し引いた値を設定値として容量Ｃ３の実際の容量値とする。この実際の容量値について、具体的な設定方法は、外部寄生容量の影響の除去も含め、前述した図１及び図３を参照して説明した容量素子群Ｃ１，Ｃ２の場合と同様である。なお、各容量素子群Ｃ４乃至Ｃ６についても、容量値の調整が可能とすべく、トリミング可能な構成とした。
【００５５】
また、容量Ｃ３を容量素子群Ｃ４乃至Ｃ６とともに、一つの半導体装置として一体化する構成も、本発明の技術思想に含まれる。さらに、容量Ｃ３自体の寄生容量も含め、半導体装置全体または外部の寄生容量の影響を除去するよう、設計することも、本発明の技術思想に含まれる。
【００５６】
なお、単位容量素子の断面構造の一例として図６に示すものを挙げたが、これに限らず、様々な形態の断面構造を本発明に適用できる。例えば、図８に示す断面構造も本発明の実施形態としては望ましい。すなわち、図８に示すように、単位容量素子の断面構造として、上部電極７の外周に下部電極の取り出し電極８を配置した構成とする。
【００５７】
【発明の効果】
容量素子群についての寄生容量の影響を除去できる半導体装置が得られる。したがって、高精度な容量値及び容量比の半導体装置が得られる。加えて、除去する寄生容量分、容量素子若しくは容量素子群が小さくなるため、その小型化が図れる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の平面図である。
【図２】本発明の他の実施の形態に係る半導体装置の平面図である。
【図３】図１の半導体装置を用いる分圧回路の構成例を示す回路図である。
【図４】図２の半導体装置を用いる分圧回路の構成例を示す回路図である。
【図５】図３及び図４の分圧回路が接続されるコンパレータを示す回路図である。
【図６】従来と本発明に共通しうる単位容量素子の断面構造の一例を示す図である。
【図７】従来の単位容量素子のレイアウトパターンを示す平面図である。
【図８】本発明の一実施の形態に係る単位容量素子の断面構造の一例を示す図である。
【符号の説明】
１ 半導体基板
２ 分離領域
３ 島領域
４ 下部電極領域
５ 酸化膜
６ シリコン窒化膜等の誘電体薄膜
７ アルミの上部電極
８ 下部電極４の取り出し電極
Ｃｕ 単位容量素子，
Ｃ１乃至Ｃ６ 容量素子群
Ｃｕ，Ｃｕ１，Ｃｕ２ 単位容量素子
【発明の属する技術分野】
本発明は、半導体装置、及び分圧回路に関する。
【０００２】
【従来の技術】
複数の容量素子を組み込んだ半導体装置が知られている。このような半導体装置は、例えばバイポーラ型集積回路で構成される（例えば、特許文献１参照。）。このバイポーラ型集積回路に用いられる単位容量素子の断面構造の一例を図６に示す。図６に示すように、単位容量素子Ｃｙは、Ｐ型の半導体基板１、Ｐ型の分離領域２、分離領域２で囲まれたＮ型層からなる島領域３、島領域３の表面に形成されたＮ型の下部電極領域４、酸化膜５、シリコン窒化膜等の誘電体薄膜６、アルミの上部電極７、及び下部電極の取り出し電極８で構成される。その容量値は、誘電体薄膜６が下部電極４の表面に接している面積で概略決定される。この面積は、下部電極４を被覆する酸化膜５を除去した開口部５ａの面積に等しくなる。
【０００３】
図７の平面図に示すように、このような単位容量素子Ｃｙを並列接続することで、容量素子群Ｃａ，Ｃｂを構成する。容量比が５：１５（１：３）であれば、単位容量素子Ｃｙを５個並べて容量素子Ｃａとする一方、単位容量素子Ｃｙを１５個並べて容量素子Ｃｂとする。そして、各単位容量素子Ｃｙは、容量素子群Ｃａ，Ｃｂ毎に、接続電極１１で共通電極１２，１３に接続されている。
【０００４】
各容量素子群Ｃａ，Ｃｂを構成する容量素子Ｃｙは、上部電極７に接続される電極配線１１によって並列に接続されている。電極配線は、例えば３層アルミ配線とすると、第３層目の配線層、つまり最も上層に位置する配線層で形成されている。各単位容量素子Ｃｙの下部電極４は接地電位ＧＮＤに接続されている。
【０００５】
【特許文献１】特開平１１−３１２７８４号公報
【０００６】
【発明が解決しようとする課題】
前述したような容量素子群Ｃａ，Ｃｂを構成するに際し、単位容量素子Ｃｙの設計や、そのレイアウトパターンが問題となる。すなわち、半導体装置に対する小型化及び高精度化の要請から、容量素子群について、できるだけ小さい単位容量素子を用いて、高精度な容量値や容量比を得る必要がある。
【０００７】
しかしながら、一般的に、小面積化のため単位容量素子Ｃｙの容量値を小さくするほど、全体の容量値や容量比の精度が悪くなる。そこで、これらの精度を落とさず小面積化を図ることが要求される。
【０００８】
ところが、従来の単位容量素子Ｃｙの設計や、前述した図７に示すようなレイアウト方式では、高精度な容量値や容量比を得たり、小型化を図るには不向きであった。すなわち、小型化を図るべく、単純に単位容量素子Ｃｙを小さくすると、容量素子群全体の容量値が所望の値から外れて誤差が大きくなってしまうのである。この誤差の要因の一つとしては、各単位容量素子Ｃｙの下部電極の寄生容量の影響である。この寄生容量としては、例えば、接地ＧＮＤに対する寄生容量（対寄生容量）があげられる。また、寄生容量の影響とは、例えば、容量素子群を構成要素として分圧回路等に適用した場合における分圧値の誤差など、寄生容量による回路特性等の誤差を含む不具合である。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、複数の単位容量素子で構成される容量素子群を有する半導体装置において、前記容量素子群の上部電極の全体の外周に、当該容量素子群の前記各単位容量素子の下部電極の取り出し電極を配設しており、
前記容量素子群には所定の容量素子が接続可能であり、当該所定の容量素子は、少なくとも前記容量素子群の寄生容量の影響を除去すべく、容量値が設定されてなる。よって、容量素子群についての寄生容量の影響を除去できる半導体装置が得られる。したがって、高精度な容量値及び容量比の半導体装置が得られる。加えて、除去する寄生容量分、容量素子若しくは容量素子群が小さくなるため、その小型化が図れる。
【００１０】
また、前記所定の容量素子は前記容量素子群で構成されることとできる。
【００１１】
さらに、前記容量素子群に接続される前記容量素子の所定の容量値から、前記寄生容量の値を差し引いた設定値を当該容量素子の実際の容量値とすることとできる。
【００１２】
さらにまた、前記寄生容量の影響を除去する対象となる前記容量素子群に対して印加される電圧は設定変更されることとでできる。
【００１３】
また、前記容量素子群に接続される前記容量素子の一端に印加される電圧は固定的な所定値であることとできる。よって、印加される電圧が不定ではない固定の容量素子でもって、印加される電圧が設定変更される容量素子群の寄生容量による影響を除去できる。すなわち、容量素子群に対し、印加する電圧や接続する回路素子等について設計変更を加えて自由度を与えても、前記容量素子でもって寄生容量による影響を除去できる。
【００１４】
さらに、前記容量素子群に接続される前記容量素子は、前記容量素子群に接続される外部の回路による外部寄生容量の影響を除去すべく、前記容量値が設定されてなることとできる。よって、外部の回路と接続された場合の寄生容量も除去できる便利な半導体装置が得られる。
【００１５】
また、前記取り出し電極は、前記単位容量素子すべての前記取り出し電極を一体化してなることできる。よって、各単位容量素子毎に取り出し電極の引き回しの必要がなく、容量素子群の小面積化が図れて半導体装置を小型化できるとともに、加工がしやすくなる結果、加工精度が向上する。以て、容量比精度が向上する。
【００１６】
さらに、前記各単位容量素子は格子状に配置され、前記各容量素子群における互いに隣接する前記各単位容量素子の前記上部電極は、相互に結合されてなることとできる。よって、各単位容量素子毎に上部電極を外部へ引き出す配線パターンを形成せずに済み、高密度で単位容量素子を実装でき、より一層、容量素子群の小面積化が図れる。したがって、より一層、半導体装置の小型化が図れる。また、各単位容量素子は格子状に配置されていることで、加工精度が上がり、以て容量比精度が向上する。
【００１７】
さらにまた、前記容量素子群は複数形成されてなることとできる。よって、容量素子群を複数備えた場合でも、これら複数の容量素子群についての寄生容量の影響を除去できる半導体装置が得られる。したがって、高精度な容量値及び容量比の半導体装置が得られるとともに、除去する寄生容量分、容量素子若しくは容量素子群が小さくなるため、半導体装置の小型化が図れる。
【００１８】
本発明に係る分圧回路は、前記半導体装置を用いたのであって、前記容量素子群を構成要素とする。
【００１９】
【発明の実施の形態】
＝＝＝単位容量素子のレイアウト＝＝＝
本実施の形態の一例を示す図１乃至図８において、前述した図６の断面図に示す従来の部分と同等若しくは共通する部分については、同じ符号を付し、前述した従来の技術における説明にて代用する。例えば、単位容量素子の断面構造については、基本的に図６に示したものと同等である。
【００２０】
図１の平面図に示すように、半導体装置は、ペアの容量素子群Ｃ１，Ｃ２を有する。図中波線で画された左側が容量素子群Ｃ１の領域であり、その右側が容量素子群Ｃ２の領域である。また、波線の上部が途中で二手に分かれて囲まれた領域には、後述するダミー素子Ｄ１，Ｄ２が配置されている。
【００２１】
各容量素子群Ｃ１，Ｃ２は、同一の単位容量素子Ｃｕが数多く配置されることで構成される。そして、全ての単位容量素子Ｃｕの上部電極７の全体の外周に、容量素子群Ｃ１，Ｃ２の各単位容量素子Ｃｕの下部電極の取り出し電極８を配設してなる。
【００２２】
したがって、前述した図７に示す従来のレイアウト方式のような場合に比べ、各単位容量素子Ｃｕ毎に取り出し電極８の引き回しの必要がなく、容量素子群Ｃ１，Ｃ２の小面積化が図れて半導体装置を小型化できるとともに、加工がしやすくなる結果、加工精度が向上する。以て、容量比精度が向上する。
【００２３】
特に、取り出し電極８は、容量素子群Ｃ１，Ｃ２の上部電極７の全体を囲むように、帯状に配設されている。このことで、各容量素子群Ｃ１，Ｃ２毎に、それぞれ取り出し電極８を配設せずに済み、容量素子群Ｃ１，Ｃ２の小面積化がより一層図れる。また、取り出し電極８は、上部電極７の全体を囲むように配設されているため、取り出し電極８に対する外部回路等との接続が容易となる。
【００２４】
但し、容量素子群Ｃ１，Ｃ２の上部電極の外部接続用端子Ｔ１，Ｔ２と交差する部分の取り出し電極８については、その一部を切り欠くことでスペースを空けている。このことで、外部接続用端子Ｔ１，Ｔ２が取り出し電極８と重なることなく取り出せる状態となっている。しかしながら、取り出し電極８が表面上、切り欠かれていても、単位容量素子Ｃ１，Ｃ２すべての下部電極が互いに接続されていることには変わりない。
【００２５】
また、単位容量素子Ｃｕは格子状若しくはアレイ状に配置され、各容量素子群Ｃ１，Ｃ２において、互いに隣接する各単位容量素子Ｃｕの上部電極７は相互に結合されている。よって、各単位容量素子Ｃｕ毎に上部電極７を外部へ引き出す配線パターンを形成せずに済み、高密度で多くの単位容量素子Ｃｕを実装できるとともに、より一層、容量素子群Ｃ１，Ｃ２の小面積化が図れる。よって、より一層、半導体装置の小型化が図れる。また、各単位容量素子は格子状に配置されていることで、加工が容易となり精度が上がるため、容量比精度が向上する。
【００２６】
さらに、容量素子群Ｃ１，Ｃ２と取り出し電極８との間に生じた空き領域にはダミーの容量素子を配置する。このことで、空き領域に何も存在しないことによる段差の発生が防止でき、加工がしやすくなり、加工精度が上がる。以て、容量比が向上する。
【００２７】
＝＝＝他の実施形態＝＝＝
他の実施形態に係る半導体装置のレイアウトパターンを図２の平面図に示す。図１を参照して前述した半導体装置と共通する部分は、単位容量素子の容量値設定に関する事項も含め、重複するため、相違する部分を中心に説明する。
【００２８】
図２の平面図に示す半導体装置は、三つの容量素子群Ｃ４，Ｃ５，Ｃ６を有する。下段側に、波線で囲まれた二つの領域のうち、左側には容量素子群Ｃ４が配設され、右側には容量素子群Ｃ５が配設される。そして、残りの大きな領域に、容量素子群Ｃ６が配設される。
【００２９】
容量素子群Ｃ５と二つの容量素子群Ｃ４，Ｃ６とでは、互いに異なる大きさ（容量）の単位容量素子を用いている。容量素子群Ｃ５は、比較的大きいサイズの同一の単位容量素子Ｃｕ２が配置されることで構成される。容量素子群Ｃ４，Ｃ６は、比較的小さいサイズの同一の単位容量素子Ｃｕ２が配置されることで構成される。
【００３０】
そして、三つの容量素子群Ｃ４，Ｃ５，Ｃ６全ての単位容量素子Ｃｕ１，Ｃｕ２の上部電極７の全体の外周に、容量素子群Ｃ４，Ｃ５，Ｃ６全ての各単位容量素子Ｃｕの下部電極の取り出し電極８を配設してなる。
【００３１】
＝＝＝特定用途の回路への応用例＝＝＝
図１を参照して説明した半導体装置は、例えば図３に示すような０．１Ｖ単位の精度に対応できる各分圧回路に用いられる。左側の分圧回路は、２．０Ｖの設定電圧をＳＯＬＡＲ端子で検出し、右側の分圧回路は、２．９Ｖの設定電圧をＥＰＲ端子で検出する。各分圧回路で用いられる容量Ｃ１は、図１の半導体装置における容量素子群Ｃ１で構成される。また、各分圧回路で用いられる容量Ｃ２は、図１の半導体装置における容量素子群Ｃ２で構成される。
【００３２】
図３の左側の分圧回路では、一端が接地された容量Ｃ０，Ｃ２の並列回路に対し、容量Ｃ１が直列接続されている。この並列回路と容量Ｃ１との接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。
【００３３】
一方、図３の右側の分圧回路では、一端が接地された容量Ｃ０，Ｃ１の並列回路に対し、容量Ｃ２が直列接続されている。この並列回路と容量Ｃ２との接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。
【００３４】
両分圧回路とも、各容量Ｃ０，Ｃ１，Ｃ２について、所定の容量比が設定されている。その結果、入力端子ＳＯＬＡＲ，ＥＰＲに印加される電圧について、各設定電圧２．０Ｖ，２．９Ｖを基準とし、三つの容量の接続点たるＣＯＭＰ入力端子から共通の０．９Ｖを基準とする電圧が得られる。すなわち、入力端子ＳＯＬＡＲ，ＥＰＲに印加される電圧が、各設定電圧２．０Ｖ，２．９Ｖを中心に上下に変化すれば、ＣＯＭＰ入力端子の電圧は、共通の０．９Ｖを中心として上下に変化する。
【００３５】
これらの分圧回路は、例えば電子ノギス等の計測装置の電圧検出回路系の一部として用いることが可能である。すなわち、これらの分圧回路に接続される後段の回路として、図５に示すようなコンパレータＣＭＰを採用できる。すなわち、各分圧回路のＣＯＭＰ入力端子をコンパレータＣＭＰの反転入力に接続する。このコンパレータＣＭＰの非反転入力端子には、比較基準として０．９Ｖの基準電圧Ｖｒｅｆが印加される。この構成により、各分圧回路の入力端子ＳＯＬＡＲ，ＥＰＲに印加される電圧が各設定電圧２．０Ｖ，２．９Ｖを中心に変化した場合、その変化に応じ、共通のコンパレータＣＭＰから正あるいは負の出力が得られる。
【００３６】
次に、図２を参照して説明したレイアウトパターンの半導体装置は、例えば図４に示すような０．１Ｖ単位の精度に対応できる各分圧回路に用いられる。左側の分圧回路は、１．３Ｖの設定電圧をＶＤＤ端子で検出し、中央の分圧回路は、１．４Ｖの設定電圧をＶＤＤ端子で検出し、右側の分圧回路は、１．５Ｖの設定電圧をＶＤＤ端子で検出する。各分圧回路で用いられる容量Ｃ４は、図２の半導体装置における容量素子群Ｃ４で構成される。また、各分圧回路で用いられる容量Ｃ５は、図２の半導体装置における容量素子群Ｃ５で構成される。さらに、各分圧回路で用いられる容量Ｃ６は、図２の半導体装置における容量素子群Ｃ６で構成される。
【００３７】
図４の左側の分圧回路では、一端が接地された容量Ｃ３に対し、容量Ｃ４，Ｃ５，Ｃ６の並列回路が直列に接続されている。この並列回路と容量Ｃ３との接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。なお、容量Ｃ３について、容量Ｃ４，Ｃ５，Ｃ６と同様、複数の単位容量素子で構成される容量素子群で構成してもよい。
【００３８】
また、図４の中央の分圧回路では、一端が接地された容量Ｃ６，Ｃ３の並列回路に対し、容量Ｃ４，Ｃ５の並列回路が直列接続されている。これら並列回路の接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。
【００３９】
さらに、図４の右側の分圧回路では、一端が接地された容量Ｃ６，Ｃ５，Ｃ３の並列回路に対し、容量Ｃ４が直列接続されている。この並列回路と容量Ｃ４との接続点は、ＣＯＭＰ入力端子とし、後段の回路に接続される。
【００４０】
これら三つの分圧回路とも、各容量Ｃ３乃至Ｃ６について、所定の容量比が設定されている。その結果、各入力端子ＶＤＤに印加される電圧について、各設定電圧１．３Ｖ，１．４Ｖ，１．５Ｖを基準とし、ＣＯＭＰ入力端子から共通の０．９Ｖを基準とする電圧が得られる。すなわち、各入力端子ＶＤＤに印加される電圧が、各設定電圧１．３Ｖ，１．４Ｖ，１．５Ｖを中心に上下に変化すれば、ＣＯＭＰ入力端子の電圧は、共通の０．９Ｖを中心として上下に変化する。
【００４１】
これらの分圧回路は、例えば電子ノギス等の計測装置の電圧検出回路系の一部として用いることが可能である。すなわち、これらの分圧回路に接続される後段の回路として、図５に示すようなコンパレータＣＭＰを採用できる。すなわち、各分圧回路のＣＯＭＰ入力端子をコンパレータＣＭＰの反転入力に接続する。このコンパレータＣＭＰの非反転入力端子には、比較基準として０．９Ｖの基準電圧Ｖｒｅｆが印加される。この構成により、各分圧回路の入力端子ＶＤＤに印加される電圧が各設定電圧１．３Ｖ，１．４Ｖ，１．５Ｖを中心に変化した場合、その変化に応じ、共通のコンパレータＣＭＰから正あるいは負の出力が得られる。
【００４２】
＝＝＝容量素子群の寄生容量の除去＝＝＝
図１乃至図４を参照して前述した容量素子群Ｃ１，Ｃ２及びＣ４乃至Ｃ６に関し、その寄生容量の影響を除去する技術について、説明する。
【００４３】
まず、容量素子群Ｃ１，Ｃ２を備える図１の半導体装置の寄生容量の除去について説明する。図３の分圧回路に示すように、前述した通り、半導体装置を構成する容量素子群Ｃ１，Ｃ２に対し、一端が接地された容量Ｃ０（所定の容量素子）が接続される。これら容量素子群Ｃ１，Ｃ２の接続並びに印加される電圧の態様は、図３に示すように、例えば少なくとも二通りあり、不定であって設定変更される。すなわち、容量素子群Ｃ１について、図３の左側の分圧回路では、容量素子群Ｃ１のＳＯＬＡＲ端子に２．０Ｖの設定電圧が印加され、その他端は容量素子群Ｃ２と接続される。一方、図３の右側の分圧回路では、容量素子群Ｃ１の一端が接地され、その他端は容量素子群Ｃ２と接続される。また、容量素子群Ｃ２について、図３の左側の分圧回路では、容量素子群Ｃ２の一端が接地され、その他端は容量素子群Ｃ１と接続される。一方、図３の右側の分圧回路では、容量素子群Ｃ２のＥＰＲ端子に２．９Ｖの設定電圧が印加され、その他端は容量素子群Ｃ１と接続される。
【００４４】
これら容量素子群Ｃ１，Ｃ２に対し、容量Ｃ０は、図３に示すように、左右双方の分圧回路において、一方の端子が接地されている。すなわち、容量Ｃ０の一方の端子に印加される電圧は固定的な所定値（接地電位）である。
【００４５】
この容量Ｃ０の容量値の設定でもって、容量素子群Ｃ１，Ｃ２の寄生容量の影響の除去を図る。以て、高精度な容量値及び容量比の半導体装置を得る。そして、除去する寄生容量分、容量素子（若しくは容量素子群）Ｃ０が小さくなるため、その小型化が図れる。特に、容量素子群Ｃ１，Ｃ２を構成する半導体装置に接続され、一端に印加される電圧（接地電位）が固定の容量Ｃ０でもって、印加される電圧が設定変更される容量素子群Ｃ１，Ｃ２の寄生容量による影響を除去できる。すなわち、容量素子群Ｃ１，Ｃ２に対し、印加する電圧や接続する回路素子等について設計変更を加えて自由度を与えても、固定的な容量Ｃ０でもって寄生容量による影響を除去できる。
【００４６】
この容量値の具体的な設定方法について説明する。まず、その設定の原理について説明する。容量素子群Ｃ１，Ｃ２に接続される容量Ｃ０の理論上の設定値（所定の容量値，寄生容量の影響を盛り込まない値）から、計算した寄生容量の値を差し引く。この差し引いた値を設定値として容量Ｃ０の実際の容量値とする。
【００４７】
具体的には、図１に示すレイアウトパターンの半導体装置において、容量素子群Ｃ１，Ｃ２の下部電極４全体の寄生容量値を算出する。レイアウトパターンが決定した半導体装置であれば、単位面積あたりの寄生容量値に対し、下部電極４全体の面積を乗ずることにより、下部電極４全体の寄生容量値を算出できる。この下部電極４全体の寄生容量値を容量Ｃ０の理論上の設定値から差し引き、この差し引いた値を設定値として容量Ｃ０の実際の容量値とする。
【００４８】
加えて、容量Ｃ０の実際の容量値を設定するにあたり、半導体装置を構成する容量素子群Ｃ１，Ｃ２に接続される外部の回路による外部寄生容量の影響を除去することもできる。すなわち、前述したように、図３に示す分圧回路に対して接続される図５のコンパレータ（外部の回路、この回路は電子素子の意義も含む。）を構成するトランジスタの寄生容量も合わせて、容量Ｃ０の理論上の設定値から差し引く。このことで、外部の回路と接続された場合の寄生容量も除去できる便利な半導体装置が得られる。
【００４９】
なお、外部寄生容量の影響を除去するに際し、コンパレータから各容量素子群Ｃ１，Ｃ２までの配線それぞれの長さを揃えて同じとすることにより、配線の寄生容量の影響除去を図る。また、各容量素子群Ｃ１，Ｃ２について、容量値の調整が可能とすべく、トリミング可能な構成とした。
【００５０】
また、容量Ｃ０を容量素子群Ｃ１，Ｃ２とともに、一つの半導体装置として一体化する構成も、本発明の技術思想に含まれる。さらに、容量Ｃ０自体の寄生容量も含め、半導体装置全体または外部の寄生容量の影響を除去するよう、設計することも、本発明の技術思想に含まれる。
【００５１】
次に、容量素子群Ｃ４乃至Ｃ６を備える図２の半導体装置の寄生容量の除去について説明する。図４の分圧回路に示すように、前述した通り、半導体装置を構成する容量素子群Ｃ４乃至Ｃ６に対し、一端が接地された容量Ｃ３（所定の容量素子）が接続される。これら容量素子群Ｃ４乃至Ｃ６の接続並びに印加される電圧の態様は、図４を参照して前述したように、例えば少なくとも三通りあり、不定であって設定変更される。
【００５２】
これら容量素子群Ｃ４乃至Ｃ６に対し、容量Ｃ３は、図４に示すように、すべての分圧回路において、一方の端子が接地されている。すなわち、容量Ｃ３の一方の端子に印加される電圧は固定的な所定値（接地電位）である。
【００５３】
この容量Ｃ３の容量値の設定でもって、容量素子群Ｃ４乃至Ｃ６の寄生容量の影響の除去を図る。以て、高精度な容量値及び容量比の半導体装置を得る。そして、除去する寄生容量分、容量素子（若しくは容量素子群）Ｃ３が小さくなるため、その小型化が図れる。特に、容量素子群Ｃ４乃至Ｃ６を構成する半導体装置に接続され、一端に印加される電圧（接地電位）が固定の容量Ｃ３でもって、印加される電圧が設定変更される容量素子群Ｃ４乃至Ｃ６の寄生容量による影響を除去できる。すなわち、容量素子群Ｃ４乃至Ｃ６に対し、印加する電圧や接続する回路素子等について設計変更を加えて自由度を与えても、固定的な容量Ｃ３でもって寄生容量による影響を除去できる。
【００５４】
この容量値の設定の原理については、前述した図１及び図３を参照して説明した容量素子群Ｃ１，Ｃ２の場合と同様である。つまり、容量素子群Ｃ４乃至Ｃ６に接続される容量Ｃ３の理論上の設定値（所定の容量値，寄生容量の影響を盛り込まない値）から、計算した寄生容量の値を差し引く。この差し引いた値を設定値として容量Ｃ３の実際の容量値とする。この実際の容量値について、具体的な設定方法は、外部寄生容量の影響の除去も含め、前述した図１及び図３を参照して説明した容量素子群Ｃ１，Ｃ２の場合と同様である。なお、各容量素子群Ｃ４乃至Ｃ６についても、容量値の調整が可能とすべく、トリミング可能な構成とした。
【００５５】
また、容量Ｃ３を容量素子群Ｃ４乃至Ｃ６とともに、一つの半導体装置として一体化する構成も、本発明の技術思想に含まれる。さらに、容量Ｃ３自体の寄生容量も含め、半導体装置全体または外部の寄生容量の影響を除去するよう、設計することも、本発明の技術思想に含まれる。
【００５６】
なお、単位容量素子の断面構造の一例として図６に示すものを挙げたが、これに限らず、様々な形態の断面構造を本発明に適用できる。例えば、図８に示す断面構造も本発明の実施形態としては望ましい。すなわち、図８に示すように、単位容量素子の断面構造として、上部電極７の外周に下部電極の取り出し電極８を配置した構成とする。
【００５７】
【発明の効果】
容量素子群についての寄生容量の影響を除去できる半導体装置が得られる。したがって、高精度な容量値及び容量比の半導体装置が得られる。加えて、除去する寄生容量分、容量素子若しくは容量素子群が小さくなるため、その小型化が図れる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の平面図である。
【図２】本発明の他の実施の形態に係る半導体装置の平面図である。
【図３】図１の半導体装置を用いる分圧回路の構成例を示す回路図である。
【図４】図２の半導体装置を用いる分圧回路の構成例を示す回路図である。
【図５】図３及び図４の分圧回路が接続されるコンパレータを示す回路図である。
【図６】従来と本発明に共通しうる単位容量素子の断面構造の一例を示す図である。
【図７】従来の単位容量素子のレイアウトパターンを示す平面図である。
【図８】本発明の一実施の形態に係る単位容量素子の断面構造の一例を示す図である。
【符号の説明】
１ 半導体基板
２ 分離領域
３ 島領域
４ 下部電極領域
５ 酸化膜
６ シリコン窒化膜等の誘電体薄膜
７ アルミの上部電極
８ 下部電極４の取り出し電極
Ｃｕ 単位容量素子，
Ｃ１乃至Ｃ６ 容量素子群
Ｃｕ，Ｃｕ１，Ｃｕ２ 単位容量素子
Claims (10)
- 複数の単位容量素子で構成される容量素子群を有する半導体装置において、
前記容量素子群の上部電極の全体の外周に、当該容量素子群の前記各単位容量素子の下部電極の取り出し電極を配設しており、
前記容量素子群には所定の容量素子が接続可能であり、当該所定の容量素子は、少なくとも前記容量素子群の寄生容量の影響を除去すべく、容量値が設定されてなることを特徴とする半導体装置。 - 前記所定の容量素子は前記容量素子群で構成されることを特徴とする請求項１記載の半導体装置。
- 前記容量素子群に接続される前記容量素子の所定の容量値から、前記寄生容量の値を差し引いた設定値を当該容量素子の実際の容量値とすることを特徴とする請求項１または２に記載の半導体装置。
- 前記寄生容量の影響を除去する対象となる前記容量素子群に対して印加される電圧は設定変更されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
- 前記容量素子群に接続される前記容量素子の一端に印加される電圧は固定的な所定値であることを特徴とする請求項４に記載の半導体装置。
- 前記容量素子群に接続される前記容量素子は、前記容量素子群に接続される外部の回路による外部寄生容量の影響を除去すべく、前記容量値が設定されてなることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
- 前記取り出し電極は、前記単位容量素子すべての前記取り出し電極を一体化してなることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
- 前記各単位容量素子は格子状に配置され、前記各容量素子群における互いに隣接する前記各単位容量素子の前記上部電極は、相互に結合されてなることを特徴とする請求項１乃至７のいずれかに記載の半導体装置。
- 複数の前記容量素子群が前記半導体装置に形成されてなることを特徴とする請求項１乃至８のいずれかに記載の半導体装置。
- 請求項１乃至９のいずれかに記載の半導体装置を用いた分圧回路であって、前記容量素子群を構成要素とする分圧回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197069A JP2005038883A (ja) | 2003-07-15 | 2003-07-15 | 半導体装置、及び分圧回路 |
| TW093117889A TWI273696B (en) | 2003-07-15 | 2004-06-21 | Semiconductor device and voltage division circuit |
| CNB2004100621342A CN1297004C (zh) | 2003-07-15 | 2004-07-02 | 半导体器件及分压电路 |
| US10/893,644 US7130181B2 (en) | 2003-07-15 | 2004-07-15 | Semiconductor device |
| KR1020040055066A KR20050008534A (ko) | 2003-07-15 | 2004-07-15 | 반도체 장치 및 분압 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003197069A JP2005038883A (ja) | 2003-07-15 | 2003-07-15 | 半導体装置、及び分圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005038883A true JP2005038883A (ja) | 2005-02-10 |
Family
ID=34207332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003197069A Pending JP2005038883A (ja) | 2003-07-15 | 2003-07-15 | 半導体装置、及び分圧回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7130181B2 (ja) |
| JP (1) | JP2005038883A (ja) |
| KR (1) | KR20050008534A (ja) |
| CN (1) | CN1297004C (ja) |
| TW (1) | TWI273696B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005038882A (ja) * | 2003-07-15 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置、及び分圧回路 |
| CN102594353B (zh) * | 2011-01-13 | 2015-04-01 | 中兴通讯股份有限公司 | 一种数模转换器及逐次逼近存储转换器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0412514A1 (en) * | 1989-08-08 | 1991-02-13 | Nec Corporation | Capacitance device |
| US5747375A (en) * | 1993-07-22 | 1998-05-05 | Sanyo Electric Co., Ltd. | Method of manufacturing a semiconductor integrated circuit device |
| JP3182079B2 (ja) * | 1996-05-30 | 2001-07-03 | 住友金属工業株式会社 | 半導体装置の容量素子の配線構造 |
| JPH11312784A (ja) * | 1998-04-28 | 1999-11-09 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
| JP2000003991A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6518814B1 (en) * | 1999-12-28 | 2003-02-11 | Koninklijke Philips Electronics N.V. | High-voltage capacitor voltage divider circuit having a high-voltage silicon-on-insulation (SOI) capacitor |
| JP2001284586A (ja) * | 2000-03-29 | 2001-10-12 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP3549499B2 (ja) * | 2001-07-04 | 2004-08-04 | 松下電器産業株式会社 | 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置 |
| JP2003273230A (ja) * | 2002-03-19 | 2003-09-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
-
2003
- 2003-07-15 JP JP2003197069A patent/JP2005038883A/ja active Pending
-
2004
- 2004-06-21 TW TW093117889A patent/TWI273696B/zh not_active IP Right Cessation
- 2004-07-02 CN CNB2004100621342A patent/CN1297004C/zh not_active Expired - Fee Related
- 2004-07-15 KR KR1020040055066A patent/KR20050008534A/ko not_active Application Discontinuation
- 2004-07-15 US US10/893,644 patent/US7130181B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050068714A1 (en) | 2005-03-31 |
| US7130181B2 (en) | 2006-10-31 |
| KR20050008534A (ko) | 2005-01-21 |
| CN1297004C (zh) | 2007-01-24 |
| TWI273696B (en) | 2007-02-11 |
| CN1577848A (zh) | 2005-02-09 |
| TW200503239A (en) | 2005-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102210313B1 (ko) | 금속-온-금속 커패시터 | |
| US9041155B2 (en) | Semiconductor structure | |
| US20100127351A1 (en) | Integrated capacitor with interlinked lateral fins | |
| CN112447707A (zh) | 堆叠电容器 | |
| US7141864B2 (en) | Grouped capacitive element | |
| JP2005038883A (ja) | 半導体装置、及び分圧回路 | |
| JP2006506801A (ja) | 周波数に独立な分圧器 | |
| JP2005038882A (ja) | 半導体装置、及び分圧回路 | |
| US9947602B2 (en) | IC structure integrity sensor having interdigitated conductive elements | |
| JP2508301B2 (ja) | 半導体集積回路 | |
| JPH05235266A (ja) | 半導体集積回路装置 | |
| JP3182079B2 (ja) | 半導体装置の容量素子の配線構造 | |
| US7292455B2 (en) | Multilayered power supply line for semiconductor integrated circuit and layout method thereof | |
| JP2005072233A (ja) | 半導体装置 | |
| JP2773693B2 (ja) | 半導体集積回路 | |
| JP2778060B2 (ja) | 半導体集積回路装置 | |
| JP2004214692A (ja) | 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置 | |
| US20030173672A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| JPS63184358A (ja) | 半導体集積回路 | |
| CN115586376A (zh) | 一种晶圆测量结构及电容测量方法 | |
| JPH1012818A (ja) | 集積回路用キャパシタ | |
| JPH0745798A (ja) | マスタースライス集積回路 | |
| JPH03238823A (ja) | 半導体集積回路 | |
| JPS6025267A (ja) | 半導体抵抗素子及びその使用方法 | |
| JPH02140968A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |