JP2005028738A - 発光素子アレイ駆動装置およびプリントヘッド - Google Patents
発光素子アレイ駆動装置およびプリントヘッド Download PDFInfo
- Publication number
- JP2005028738A JP2005028738A JP2003196226A JP2003196226A JP2005028738A JP 2005028738 A JP2005028738 A JP 2005028738A JP 2003196226 A JP2003196226 A JP 2003196226A JP 2003196226 A JP2003196226 A JP 2003196226A JP 2005028738 A JP2005028738 A JP 2005028738A
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- light emitting
- signal
- voltage
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims description 107
- 239000003990 capacitor Substances 0.000 claims description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 31
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 2
- 238000003384 imaging method Methods 0.000 claims 1
- 108091008695 photoreceptors Proteins 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 101150013245 Ehd2 gene Proteins 0.000 description 3
- 101150100990 RID1 gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 101150084411 crn1 gene Proteins 0.000 description 3
- 101100087594 Arabidopsis thaliana RID2 gene Proteins 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Led Devices (AREA)
Abstract
【解決手段】複数のLEDと、電力を供給する電源と、複数のLEDに対応して設けられるアノード端子(入力端)、カソード端子(出力端)、ゲート端子(制御端)を有し、ゲート端子に制御信号が入力されることによりオン状態を保持し、LEDを各々点灯可能状態とする複数のサイリスタとが配設され、信号発生回路がサイリスタを順次オンさせるための駆動信号を発生してサイリスタのカソード端子へ出力するに際し、サイリスタがターンオンする期間において、信号発生回路からの駆動信号をレベルシフト回路によって電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するように構成し、さらにレベルシフト回路により出力されるレベルシフト電圧の電圧値を信号発生回路によって変更する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、発光素子アレイ駆動装置等に関し、より詳しくは複写機やプリンタ等の画像形成装置の印字ヘッドに用いられる自己走査型の発光素子アレイを駆動する発光素子アレイ駆動装置等に関する。
【0002】
【従来の技術】
カラー複写機、カラープリンタ等のカラー画像形成装置においては、図13に示したように、4個の感光体ドラム1A、1B、1C、1Dを中間転写ベルト7の周囲に配置して構成されている。それぞれの感光体ドラム1A、1B、1C、1Dでは、例えば感光体ドラム1Aの周囲においては帯電器2A、印字ヘッド3A、現像器4A、クリーナ5A、除電器6Aが配置され、感光体ドラム1A上にイエロー(Y)の現像剤でトナー像が形成される。同様に、感光体ドラム1B、1C、1D上には、それぞれマゼンタ(M)、シアン(C)、黒(K)のトナー像が形成される。このトナー像をレジセンサ8で位置合わせをしながら中間転写ベルト7に転写して合成し、これを記録用紙9に一括して転写する。そして用紙搬送ベルト10によって定着器11に搬送し、トナー像を記録用紙9に定着させてカラー画像を形成する。このようなカラー画像形成装置はタンデム方式と呼ばれ、高速化が可能であることからカラー画像形成装置の主流となっている。
【0003】
かかるタンデム方式のカラー画像形成装置では、Y、M、C、K各色のトナー像を形成する画像形成ユニットが独立して配置されるため、各ユニットの小型化を図る必要がある。そのため、印字ヘッドにおいては可能な限り小型化したものが求められる。その点で、LEDを多数配列したLEDアレイを用いたLEDプリントヘッド(LPH)は、機械的な駆動機構を必要とせず、また液晶素子のようにバックライトを必要としないことから、画像形成装置に用いられる印字ヘッドの小型化には最も適しているものの一つである。さらに、応答スピードも高いことから、画像形成装置の高速化にも適しているという利点も有している。
【0004】
特に近年、LPHとして自己走査型LED(SLED)を適用したものが提案されている。SLEDは、選択的に発光点をオン/オフさせるスイッチに相当する部分として、サイリスタ構造を採用している。このサイリスタ構造の採用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオンオフタイミングを2本の信号線によって選択的に発光させることができることから、データ線を共通化することができ、配線が簡素化できるという利点がある。
【0005】
このようなサイリスタを用いたSLEDおよびSLEDを駆動するための駆動装置の構成を図14を用いて説明する。
図14に示すように、SLED20は、n個のサイリスタS1〜Snを備えており、各サイリスタのアノード端子A1〜Anは電源ライン12に接続されている。この電源ライン12には電源電圧VDD(VDD=5V)が供給される。また、奇数番目サイリスタS1、S3、…のカソード端子K1、K3、…は抵抗R1Aを介してPチャネル型のMOSトランジスタP1とNチャネル型のMOSトランジスタN1とで構成された出力回路21の出力端、すなわちPチャネル型のMOSトランジスタP1およびNチャネル型のMOSトランジスタN1のドレインに接続されている。
【0006】
偶数番目のサイリスタのカソード端子K2、K4、…は抵抗R2Aを介してPチャネル型のMOSトランジスタP2とNチャネル型のMOSトランジスタN2とで構成された出力回路22の出力端、すなわちPチャネル型のMOSトランジスタP2およびNチャネル型のMOSトランジスタN2のドレインに接続されている。
【0007】
出力回路21の入力端、すなわちPチャネル型のMOSトランジスタP1およびNチャネル型のMOSトランジスタN1のゲートには、図示しない信号発生回路から転送クロックCK1’が入力される。出力回路21は、入力された転送クロックCK1’を反転して転送クロックCK1を出力する。
同様に、出力回路22の入力端、すなわちPチャネル型のMOSトランジスタP2およびNチャネル型のMOSトランジスタN2のゲートには、図示しない信号発生回路から転送クロックCK2’が入力される。出力回路22は、入力された転送クロックCK2’を反転して転送クロックCK2を出力する。
【0008】
一方、各サイリスタのゲート端子G1〜Gnは、各サイリスタに対応して設けられた抵抗14を介して電源ライン16に各々接続されている。電源ライン16には電源電圧VGAが供給される。
また、各サイリスタのゲート端子G1〜Gnには、各サイリスタに対応して設けられた発光ダイオードL1〜Lnのアノード端子が各々接続されるとともに、各サイリスタのゲート端子G1〜Gn−1には、ダイオードCR1〜CRn−1のアノード端子が接続されている。ダイオードCR1〜CRn−1のカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードCR1〜CRn−1は直列接続されている。
【0009】
ダイオードCR1のアノード端子は抵抗18を介して図示しない信号発生回路に接続されている。図示しない信号発生回路は、転送の開始を指示するためのスタート信号CKSを出力する。
発光ダイオードL1〜Lnのカソード端子は、抵抗R3を介して出力回路23の出力端、すなわちPチャネル型のMOSトランジスタP3およびNチャネル型のMOSトランジスタN3のドレインに接続されている。出力回路23の入力端、すなわちPチャネル型のMOSトランジスタP3およびNチャネル型のMOSトランジスタN3のゲートには、図示しない信号発生回路から点灯信号ID’が入力される。出力回路23は、入力された点灯信号ID’を反転して点灯信号IDを出力する。
なお、発光ダイオードL1〜Lnは、一例としてAlGaAsPまたはGaAsPで構成され、バンドギャップは約1.5Vである。
【0010】
次に、このようなSLED20の動作について図15に示すタイミングチャートを参照して説明する。なお、以下ではサイリスタが4個(n=4)の場合を例に説明する。
まず、動作の開始を指示する場合、図示しない信号発生回路から図15(A)に示すようにスタート信号CKSがハイレベルになる。すなわち、サイリスタS1のゲート端子G1にハイレベルが入力される。このように、スタート信号CKSがハイレベルの時に、図15(B)に示すように出力回路21から出力された転送クロックCK1がローレベルになると、サイリスタS1がターンオンする。
【0011】
すなわち、スタート信号CKSがハイレベルになると、ダイオードCR1〜CR3のバンドギャップを一例として約1.5Vとした場合、図15(G)に示すようにゲート端子G1〜G4の電位(カソード端子に対する電位)は約5V、約3.5V、約2V、約0.5Vとなり、転送クロックCK1が供給される奇数番目のサイリスタS1、S3のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタS1がターンオンする。また、このとき図15(C)に示すように転送クロックCK2はハイレベルなので、偶数番目のサイリスタS2、S4のカソード端子K2、K4の電位Φ2は図15(F)に示すように約5Vと高いままなのでサイリスタS2、S4はオフのままである。さらに、点灯信号IDは図15(D)に示すようにハイレベルなので発光ダイオードL1〜L4のカソード端子の電位が高く発光ダイオードL1〜L4は点灯しない。
そして、点灯信号IDが図15(D)に示すようにハイレベルからローレベルになると、発光ダイオードL1のカソード端子の電位が低くなり、発光ダイオードL1が点灯する。
【0012】
次に、サイリスタS1がオンの時に、図15(C)に示すように転送クロックCK2がローレベルになり、点灯信号IDがハイレベルになると、転送クロックCK2が供給される偶数番目のサイリスタS2、S4のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるS2がターンオンするとともに、発光ダイオードL1が非点灯になる。
そして、図15(B)に示すように転送クロックCK1がハイレベルになると、図15(G)に示すようにサイリスタS1はターンオフし、ゲート端子G1の電位が抵抗R1によって徐々に低下するとともに、ゲート端子G2の電位は約1.5V上昇して約5Vとなる。また、これに伴ってゲート端子G3、G4の電位も約1.5V上昇する。
【0013】
次に、点灯信号IDが図15(D)に示すようにハイレベルからローレベルになると、発光ダイオードL2が点灯する。
同様に、サイリスタS2がオンの時に、図15(B)に示すように転送クロックCK1が再びローレベルになり、点灯信号IDがハイレベルになると、サイリスタS3がターンオンするとともに、発光ダイオードL2が非点灯になる。
そして、図15(C)に示すように転送クロックCK2がハイレベルになると、サイリスタS2はターンオフする。
【0014】
このように、転送クロックCK1、CK2が共にローレベルになる重なり期間(図12に示すtLの期間)を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタS1〜S4を順次オンさせるとともに、これに同期して点灯信号IDを順次ローレベルにすることにより、発光ダイオードL1〜L4を順次点灯させる。
【0015】
ここで、従来技術として、自己走査型LEDアレイとその駆動回路についての技術が存在する(例えば、特許文献1参照)。
【0016】
【特許文献1】
特開平2−263668号公報(第8−11頁、図10)
【0017】
【発明が解決しようとする課題】
ところで、近年シリコンチップは微細化が進み、より小さいチップ面積で多くの機能を搭載できるようになり、小型化、低コスト化が進んでいる。その一方で、例えば、0.25μm等の微細デザインルールを使用すると、I/O(入出力端子)の電源電圧は、トランジスタの耐圧との関係で3.3Vであることが必要となる。したがって、LEDの駆動回路も3.3Vで駆動できることが求められている。
しかしながら、上記従来技術のように、電源電圧VDDを約5Vとしていたものを例えば約3.3Vに低電圧化しようとした場合、サイリスタのバンドギャップによりサイリスタを順次オンさせていくのが困難となる。すなわち、電源電圧VDDを約3.3Vとした場合、例えばサイリスタS1がオンの状態では、ゲート端子G2の電位は約1.8V(電源電圧3.3V−バンドギャップ1.5V)程度となり、この状態で転送クロックCK2をローレベルにすると、偶数番目のサイリスタのカソード端子の信号線Φ2の電位は約0.3V(ゲート端子G2の電位1.8V−バンドギャップ1.5V)程度となってしまうため、出力回路22側へ電流が流せない。その結果、サイリスタに電流を流すことができず、サイリスタをオンさせることが困難となる。サイリスタのターンオン時間は、サイリスタに流す電流に比例するため、この状態では重なり期間tLでサイリスタを安定的に動作させることが困難となるという問題があった。
【0018】
また、タンデム方式のカラー画像形成装置に用いるLPHにおいては、LPHのLED基板で消費される電力によってLED基板が発熱すると、それが原因でLEDアレイが熱膨張して、Y、M、C、Kそれぞれの色画像相互間に画像ずれ(色ずれ)が発生するという問題があった。
【0019】
さらに、感光体ドラム周長周りの小さなスペースにLPHを配置するためには、LPHを小さく構成する必要があり、そのためにLEDと駆動回路を小さい幅面積の基板に搭載することができるように構成する必要もある。
【0020】
なお、上記の特許文献1に記載された技術では、サイリスタを低電圧電源で駆動するための有効な技術は開示されていない。
【0021】
そこで本発明は、このような技術的課題に基づいてなされたものであり、その目的とするところは、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することにある。
また他の目的は、LPHの発熱を抑えるために低消費電力の発光素子アレイ駆動装置を提供することにある。
さらに他の目的は、小さなスペースに発光素子アレイ駆動装置を実装することにある。
【0022】
【課題を解決するための手段】
かかる目的のもと、本発明の発光素子アレイ駆動装置は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子とが配設され、駆動信号発生手段がスイッチ素子を順次オンさせるための駆動信号を発生してスイッチ素子の出力端へ出力するに際し、スイッチ素子がターンオンする期間において、駆動信号発生手段からの駆動信号をレベルシフト手段によって電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するように構成し、さらにレベルシフト手段により出力されるレベルシフト電圧の電圧値をレベルシフト電圧変更手段によって変更することを特徴としている。
【0023】
ここで、レベルシフト手段は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生手段に接続されたことを特徴とすることができる。その際、レベルシフト電圧変更手段は、レベルシフト手段に配設されたコンデンサへの充電時間または放電時間を変更することによって、レベルシフト電圧の電圧値を変更することを特徴とすることができる。
また、駆動信号発生手段は、転送電流制限抵抗を介してスイッチ素子の出力端へ駆動信号を出力することを特徴とすることができる。その際、レベルシフト電圧変更手段は、転送電流制限抵抗の抵抗値に基づいてレベルシフト電圧の電圧値を変更することを特徴とすることができる。
【0024】
また、本発明をプリントヘッドとして捉えると、本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備え、露光手段は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子とが配設され、駆動信号発生部がスイッチ素子を順次オンさせるための駆動信号を発生してスイッチ素子の出力端へ出力するに際し、スイッチ素子がターンオンする期間において、駆動信号発生部からの駆動信号をレベルシフト部によって電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するように構成し、さらにレベルシフト部により出力されるレベルシフト電圧の電圧値をレベルシフト電圧変更部によって変更することを特徴としている。
【0025】
ここで、レベルシフト部は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生部に接続されたことを特徴とすることができる。また、複数の発光素子と複数のスイッチ素子とは複数組に分割して構成され、複数組の各組ごとに駆動信号発生部とレベルシフト部とを備えたことを特徴とすることもできる。特に、レベルシフト電圧変更部は、複数組の各組ごとに備えることもできる。
【0026】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明について詳細に説明する。図1に示すものは、本実施の形態における発光素子アレイ駆動装置を説明する図である。図1において、発光素子アレイ駆動装置50は、発光素子アレイとしての複数のSLED40、各SLED40を駆動するための駆動部41を備えている。本実施の形態に係る発光素子アレイ駆動装置50は、LEDプリントヘッド(LPH)に搭載されて各LEDを駆動する。
図1に示すように、SLED40は、n個のサイリスタS1〜Sn、n個の発光ダイオード(LED)L1〜Ln、n+1個のダイオードCR0〜CRn、n個の抵抗R1〜Rn、さらには信号線に過剰な電流が流れるのを防止する転送電流制限抵抗R1A、R2Aで構成される。また、駆動部41は、抵抗RS、R1B、R2B、RID1、RID2、コンデンサC1、C2、および駆動信号発生手段の一例としての信号発生回路42で構成されている。なお、駆動部41には多数のSLED40が接続されるが、図1では、その一部として駆動部41に2個のSLED40が接続された構成を示している。
【0027】
以下に、SLED40および駆動部41の回路構成を説明する。まず、各サイリスタS1〜Snのアノード端子(入力端)A1〜Anは電源ライン12に接続されている。この電源ライン12には電源電圧VDD(VDD=3.3V)が供給される。
奇数番目サイリスタS1、S3、…のカソード端子(出力端)K1、K3、…は転送電流制限抵抗R1Aを介して信号発生回路42に接続されているが、転送電流制限抵抗R1Aと信号発生回路42との間は、抵抗R1Bが接続された信号線とコンデンサC1が接続された信号線とを並列に分岐して構成したレベルシフト手段の一例としてのレベルシフト回路43が配置されている。
さらに、偶数番目のサイリスタのカソード端子(出力端)K2、K4、…は転送電流制限抵抗R2Aを介して信号発生回路42に接続されているが、抵抗R2Aと信号発生回路42との間は、抵抗R2Bが接続された信号線とコンデンサC2が接続された信号線とを並列に分岐して構成したレベルシフト手段の一例としてのレベルシフト回路44が配置されている。
【0028】
一方、各サイリスタS1〜Snのゲート端子(制御端)G1〜Gnは、各サイリスタに対応して設けられた抵抗R1〜Rnを介して電源ライン16に各々接続されている。なお、電源ライン16は接地(GND)されている。
また、各サイリスタS1〜Snのゲート端子G1〜Gnと、各サイリスタS1〜Snに対応して設けられた発光ダイオードL1〜Lnのゲート端子とは各々接続される。
さらに、各サイリスタS1〜Snのゲート端子G1〜Gnには、ダイオードCR1〜CRnのアノード端子が接続されている。ダイオードCR1〜CRnのカソード端子は、次段のサイリスタのゲート端子に各々接続されている。すなわち、各ダイオードCR1〜CRnは直列接続されている。
【0029】
ダイオードCR1のアノード端子はダイオードCR0のカソード端子に接続され、ダイオードCR0のアノード端子は抵抗RSを介して信号発生回路42に接続されている。また、発光ダイオードL1〜Lnのカソード端子は、抵抗RID1を介して信号発生回路42に接続されている。なお、発光ダイオードL1〜Lnは、一例としてAlGaAsPまたはGaAsPで構成され、バンドギャップは約1.5Vである。
【0030】
次に、本実施の形態の発光素子アレイ駆動装置50の作用について、図2に示すタイミングチャートを参照して説明する。なお、以下では、サイリスタが4個(n=4)の場合を例に説明する。
(1)初期状態では、すべてのサイリスタS1、S2、S3、S4には電流が流れないため、オフしている(図2▲1▼)。
(2)初期状態から、転送信号CK1Rをローレベル(「L」)にすると(図2▲2▼)、レベルシフト回路43では、図3に示したように矢印の方向へ電流が流れ、やがて転送信号CK1の電位がGNDになる。転送信号CK1Cの電位は3.3Vなので、コンデンサC1の両端電位は3.3V(VDD)になる。この場合、図2▲2▼のタイミング点線部分のように、転送信号CKSをハイレベル(「H」)としてもよい。
【0031】
(3)これと同時に、転送信号CKSを「H」、転送信号CK1Cを「L」にすると(図2▲3▼)、転送信号CK1の電位は、コンデンサC1に電荷が蓄積されているため、約−3.3Vになる。このときの転送信号CK1の電位をレベルシフト電圧という。また、ゲートG1電位は、ΦS電位−Vf=約1.8Vとなる。ここで、ΦS電位=約3.3Vであり、VfはAlGaAsのダイオード順方向電圧を意味し、約1.5Vである。さらに、Φ1電位=G1電位−Vf=約0.3Vとなる。このため、信号線Φ1と転送信号CK1との間に約3.7Vの電位差が生じる。
【0032】
そして、このレベルシフト電圧が発生した状態において、図4に示すように、ゲートG1→信号線Φ1→転送信号CK1のルートでサイリスタS1のゲート電流が流れ始める。その際に信号発生回路42のトライステートバッファーB1Rをハイインピーダンス(Hi−Z)にすることで、電流の逆流防止を行う。
その後、サイリスタS1のゲート電流により、Tr2がオンし、それによってTr1のベース電流(Tr2のコレクタ電流)が流れ、Tr1がオンするという順序でサイリスタS1がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路43のコンデンサC1に電流が流れ込むことで、転送信号CK1の電位も徐々に上昇する。
【0033】
(4)所定時間(転送信号CK1電位がGND近傍になる時間)の経過後、信号発生回路42のトライステートバッファーB1Rを「L」にする(図2▲4▼)。ゲートG1電位が上昇することによって信号線Φ1電位の上昇および転送信号CK1電位の上昇が生じ、それに伴いレベルシフト回路43の抵抗R1B側に電流が流れ始める。その一方で、転送信号CK1電位が上昇するのに従い、レベルシフト回路43のコンデンサC1に流れ込む電流は徐々に減少する。
そしてサイリスタS1が完全にオンし、定常状態になると各点の電位は図5に示したようになる。すなわち、サイリスタS1のオン状態を保持するための電流がレベルシフト回路43の抵抗R1Bに流れるが、コンデンサC1には流れない。なお、このとき転送信号CK1の電位は、CK1電位≒1.8−1.8×R1B/(R1A+R1B)である。
【0034】
(5)サイリスタS1が完全にオンした状態で、点灯信号ID 1を「L」にする(図2▲5▼)。このとき、ゲートG1電位>ゲートG2電位(ゲートG1電位−ゲートG2電位≒1.8V)であるため、サイリスタ構造のLED L1のほうが早くオンし、点灯する。LED L1がオンするのに伴って、信号線Φ1電位が上昇し、信号線Φ1電位=ゲートG2電位≒1.8Vとなるため、LED L2以降のLEDはオンすることはない。すなわち、L1、L2、L3、L4、…は、最もゲート電圧の高いLEDのみがオン(点灯)することになる。
【0035】
(6)次に、転送信号CK2Rを「L」にすると(図2▲6▼)、図2▲2▼の場合と同様に電流が流れ、レベルシフト回路44のコンデンサC2の両端に電圧が発生する。図2▲6▼の終了直前の定常状態において、ゲートG2電位が約1.8Vあるため、各点の電圧値は図2▲2▼の場合とは若干異なるが、動作上影響はない。これは、図2▲6▼の終了直前の定常状態では、信号線Φ2電位=ゲートG2電位−Vf≒1.8V−1.5V≒0.3V程度あるため、図6に示したように、点線の方向にサイリスタS2にゲート電流が流れるが、これがわずかであるためサイリスタS2はオンしないからである。なお、この場合の転送信号CK2電位は、CK2電位≒0.3−0.3×R2B/(R2A+R2B)≒0.15程度である。
【0036】
(7)この状態で転送信号CK2Cを「L」にすると(図2▲7▼)、サイリスタスイッチS2がターンオンする。
(8)そして、転送信号CK1C、CK1Rを同時に「H」にすると(図2▲8▼)、サイリスタスイッチS1はターンオフし、抵抗R1を通って放電することによってゲートG1電位は除々に下降する。その際、サイリスタスイッチS2のゲートG2は≒3.3Vになり、完全にオンする。したがって、画像データに対応した点灯信号ID端子を「L」/「H」することで、LED L2を点灯/非点灯させることが可能となる。なお、この場合ゲートG1の電位はすでにゲートG2の電位より低くなっているため、LED L1がオンすることはない。
【0037】
このように、本実施の形態の発光素子アレイ駆動装置50では、転送信号CK1、CK2を交互に発生させることにより、サイリスタS1、S2、S3、S4のサイリスタスイッチのオン状態を遷移することができるため、LED L1、L2、L3、L4を時分割で点灯/非点灯を選択的に制御することが可能となる。特に、レベルシフト回路43、44を介してSLED40を駆動することにより、駆動電源として3.3Vを使用することが可能となる。
【0038】
ところで、本実施の形態の発光素子アレイ駆動装置50では、図2▲3▼、▲7▼で説明したように、レベルシフト回路43およびレベルシフト回路44において転送信号CK1および転送信号CK2にレベルシフト電圧を発生させるが、このレベルシフト電圧の電圧値(レベルシフト電圧値)は変更することができるように構成されている。
SLEDチップに内蔵された転送電流制限抵抗R1A、R2Aは、SLEDチップのロット毎に抵抗値のばらつきが大きく、例えば設計値を1kΩに設定しても600Ωから2400Ωまでばらつき、その最小値と最大値とでは4倍程度の異なりが生じる。このため、転送電流制限抵抗R1A、R2Aの抵抗値が最大値(例えば、2400Ω)である場合を想定して駆動部41を設計すると、SLED40を安定動作させるためには、レベルシフト電圧値を大きく設定する必要がある。しかし、かかる設定において転送電流制限抵抗R1A、R2Aの抵抗値が最小値(例えば、600Ω)である場合には、信号線Φ1および信号線Φ2に流れる転送電流が過大となり、駆動部41の負荷が過剰となるとともに、消費電力も大きなものとなる。
そこで、本実施の形態の発光素子アレイ駆動装置50では、転送電流制限抵抗R1A、R2Aの抵抗値に応じてレベルシフト電圧値を変更することによって、SLED40を安定して低電圧動作させるとともに、駆動部41への過負荷の抑制と、低消費電力化の実現を可能としている。
【0039】
ここで、図7は、転送電流制限抵抗R1A、R2Aの抵抗値に応じて、SLED40を安定して動作させるために必要なレベルシフト電圧値を設定することができる信号発生回路42の構成を示したブロック図である。図7に示すように、信号発生回路42は、LEDプリントヘッド(LPH)を搭載した画像形成装置から水平同期信号(LSYNC)とクロック(Mclk)とを受信して、転送信号CKS、CK1C、CK2Cや、SLED40の駆動周期を決めるための基準クロックTrefといった固定値で駆動する信号を発生する信号発生部421、レベルシフト電圧値を設定するためにレベルシフト回路43、44に設けられたコンデンサC1、C2(図1参照)のチャージ期間を設定するチャージ期間設定時間TWRが記憶されたTWR設定レジスタ423、TWR設定レジスタ423からのチャージ期間設定時間TWRと信号発生部421からの基準クロックTrefとを受信して、転送信号を発生するCKR信号発生部422、CKR信号発生部422からの転送信号と信号発生部421からの転送信号CK1Cとに基づいて転送信号CK1Rを発生する論理回路425、CKR信号発生部422からの転送信号と信号発生部421からの転送信号CK2Cとに基づいて転送信号CK2Rを発生する論理回路426を備えている。
【0040】
このように構成された信号発生回路42においてレベルシフト電圧値が設定されるプロセスについて述べる。図8は信号発生回路42で発生される信号に関するタイミングチャートである。図7に示したように、CKR信号発生部422は、信号発生部421から出力された基準クロックTrefとTWR設定レジスタ423に記憶されたチャージ期間設定時間TWRとを入力する。そしてCKR信号発生部422は、図8に示したように、基準クロックTrefが立ち上がる立ち上がりエッジTa1からチャージ期間設定時間TWRの後に、論理回路425が転送信号CK1Rをハイレベル(「H」)からローレベル(「L」)に変更して出力するように、転送信号を論理回路425に出力する。
【0041】
転送信号CK1Rが「H」から「L」に立ち下がる立ち下がりエッジTb1から、転送信号CK1Cが「H」から「L」に立ち下がる立ち下がりエッジTc1までの期間は、前述した図2▲3▼で説明したように、レベルシフト回路43のコンデンサC1に電荷が蓄積される期間であり、このコンデンサC1に蓄積される電荷量によってレベルシフト電圧値が決定される。したがって、チャージ期間設定時間TWRを長く設定すると、コンデンサC1に電荷が蓄積される期間が短くなり、その結果蓄積される電荷量は少なくなるので、レベルシフト回路43から出力される転送信号CK1のレベルシフト電圧値は小さくなる。その一方で、チャージ期間設定時間TWRを短く設定すると、コンデンサC1に電荷が蓄積される期間が長くなり、その結果蓄積される電荷量は多くなるので、レベルシフト回路43から出力される転送信号CK1のレベルシフト電圧値は大きくなる。このように、設定するチャージ期間設定時間TWRを調整することによって、レベルシフト回路43から出力される転送信号CK1のレベルシフト電圧値を変更することが可能となる。
なお、チャージ期間設定時間TWRは、クロックMclkに基づいて設定され、カウントするクロック数を定めることによりチャージ期間設定時間TWRの長さが設定される。
【0042】
同様に、CKR信号発生部422は、基準クロックTrefが立ち下がる立ち下がりエッジTa2からチャージ期間設定時間TWRの後に、論理回路426が転送信号CK2Rを「H」から「L」に変更して出力するように、転送信号を論理回路426に出力する。これによって、転送信号CK2Rの立ち下がりエッジTb2から転送信号CK2Cの立ち下がりエッジTc2までの間において、レベルシフト回路44のコンデンサC2に蓄積される電荷量が調整されて、レベルシフト回路44から出力される転送信号CK2のレベルシフト電圧値を変更することができる。
したがって、転送電流制限抵抗R1A、R2Aに応じてチャージ期間設定時間TWRを変えることによって、レベルシフト回路43およびレベルシフト回路44において転送信号CK1および転送信号CK2のレベルシフト電圧値を変更することができる。
なお、ここでは、信号発生回路42がレベルシフト電圧変更手段として機能する。
【0043】
ところで、チャージ期間設定時間TWRは、例えば外部からシリアルデータ(SDI)とシリアルクロック(SCK)とによるシリアル通信によってチャージ期間設定時間TWRの値をEEPROM 424に設定し、このEEPROM 424からTWR設定レジスタ423にダウンロードすることによりTWR設定レジスタ423に記憶することができる。
【0044】
チャージ期間設定時間TWRの決定方法としては、具体的には、駆動部41から各種転送信号および点灯信号IDを発生させてSLED40を駆動しながら、チャージ期間設定時間TWRを徐々に小さくして、レベルシフト回路43、44のコンデンサC1、C2に電荷が蓄積される期間を徐々に長くする。そして、駆動部41に接続されたSLED40に配置されたLEDがすべて点灯した際のチャージ期間設定時間TWRから少し小さいチャージ期間設定時間TWRを設定する。設定されたチャージ期間設定時間TWRは、EEPROM 424に書き込まれ、さらに、EEPROM 424からTWR設定レジスタ423にダウンロードすることによりTWR設定レジスタ423に記憶される。なお、LEDがすべて点灯した際のチャージ期間設定時間TWRよりも少し小さく設定したのは、転送電流制限抵抗R1A、R2Aの変動を考慮して、余裕を持った設定とするためである。
【0045】
また、チャージ期間設定時間TWRの決定方法として、チャージ期間設定時間TWRを徐々に小さくして、レベルシフト回路43、44のコンデンサC1、C2に電荷が蓄積される期間を徐々に長くし、その際に、電源から電源ライン12を通じて流れる電流をモニターする。そして、その電流値が飽和して変化しなくなった際のチャージ期間設定時間TWRから少し小さいチャージ期間設定時間TWRを設定する方法を用いることもできる。これは、レベルシフト電圧値を徐々に大きくしていき、すべてのサイリスタがオンした際のチャージ期間設定時間TWRによって決定するものである。
さらに、転送信号CK1、CK2を直接検出し、チャージ期間設定時間TWRを決定することもできる。
【0046】
なお、チャージ期間設定時間TWRは、CKR信号発生部422において直接設定するように構成することも可能である。すなわち、例えばCKR信号発生部422にメモリを設置し、このメモリに予め複数のチャージ期間設定時間TWRを記憶しておく。そして、CKR信号発生部422に複数のディップスイッチを設け、各ディップスイッチのオン/オフの組み合わせによりコードを指定し、指定されたコードによってCKR信号発生部422に記憶されたチャージ期間設定時間TWRを指定するように構成することもできる。
【0047】
次に、駆動部41において転送信号CK1および転送信号CK2のレベルシフト電圧値を変更した場合の信号の状態を比較する。図9は転送電流制限抵抗R1A、R2Aの抵抗値が大きい場合の駆動部41から発生される信号のタイミングチャートを示し、図10は転送電流制限抵抗R1A、R2Aの抵抗値が小さい場合の駆動部41から発生される信号のタイミングチャートを示している。
図9に示したように、転送電流制限抵抗R1A、R2Aの抵抗値が大きい場合には、図9▲2▼の期間においては、転送信号CK1Rを「L」(転送信号CK1Cは「H」)としてレベルシフト回路43のコンデンサC1を充電する期間を長く設定することによって、コンデンサC1は充分に充電される。そのため、転送信号CK1Cを「L」に立ち下げる図9▲3▼において、転送信号CK1のレベルシフト電圧を大きく設定することが可能である。
なお、図9▲6▼において、レベルシフト回路44のコンデンサC2を充電する場合も同様であり、転送信号CK2のレベルシフト電圧を大きく設定することができる。
【0048】
一方、図10に示したように、転送電流制限抵抗R1A、R2Aの抵抗値が小さい場合には、図10▲2▼の期間においては、転送信号CK1Rを「L」(転送信号CK1Cは「H」)としてレベルシフト回路43のコンデンサC1を充電する期間を短く設定することによって、コンデンサC1は充分に充電されない。そのため、転送信号CK1Cを「L」に立ち下げる図10▲3▼において、転送信号CK1のレベルシフト電圧は小さく設定することが可能となる。
なお、図10▲6▼において、レベルシフト回路44のコンデンサC2を充電する場合も同様であり、転送信号CK2のレベルシフト電圧を小さく設定することができる。
【0049】
次に、本実施の形態に係る発光素子アレイ駆動装置50をLPHに搭載した場合の回路について説明する。図11は、発光素子アレイ駆動装置50をLPHに搭載した回路図である。図11では、A3サイズの記録用紙に600dpi(dot per inch)で記録する構成を示し、7424dotのLED素子を駆動する構成である。すなわち、本実施の形態のLPHは、128個のLEDを組み込んだSLED40を58チップ搭載している。
図11において、LPHの駆動信号発生部には6個の駆動部41が配設されている。1つの駆動部41から出力される転送信号CK1、CK2、CKSは、1本当たり9〜10チップのSLED40を駆動する。また、LED点灯信号であるID(ΦI)は、SLED40の1チップ当たり1本出力され、6個の駆動部41から全部で58の点灯信号(ΦI1〜ΦI58)が出力される。そして、それぞれの駆動部41ごとにレベルシフト回路43、44が配置されている。その際、シリアル通信回線を通じて6組の駆動部41のそれぞれにチャージ期間設定時間TWRが設定されて、レベルシフト電圧値が調整されている。
このように構成することによって、転送信号CK1、CK2、CKSの信号線数を少なくしながら、すべてのLEDチップを安定して低電圧駆動することができ、さらに駆動部41の負荷が過剰となることを抑えるとともに、低消費電力化の実現も可能となる。
【0050】
次に、本実施の形態に係る発光素子アレイ駆動装置50を搭載したLPHについて説明する。図12は発光素子アレイ駆動装置50を搭載したLPHの構成を説明する断面図である。図12において、LPH60は、支持体としてのハウジング61、発光素子アレイ駆動装置50を搭載するプリント基板62、露光光を照射するLEDアレイ63、LEDアレイ63からの光を感光体ドラム1表面に結像させるセルフォックレンズアレイ(SLA)64、SLA64を支持するとともにLEDアレイ63を外部から遮蔽するSLAホルダー65、ハウジング61をSLA64方向に付勢する板バネ66を備えている。
【0051】
ハウジング61は、アルミニウム、SUS等のブロックまたは板金で形成され、プリント基板62およびLEDアレイ63を支持している。またSLAホルダー65は、ハウジング61およびSLA64を支持し、LEDアレイ63の発光点とSLA64の焦点とが一致するように構成している。さらにSLAホルダー65はLEDアレイ63を密閉するように配置されている。そのため、LEDアレイ63に外部からゴミが付着することはない。一方、板バネ66は、LEDアレイ63およびSLA64の位置関係を保持するように、ハウジング61を介してSLA64方向に付勢している。
このように構成されたLPH60は、調整ネジ(図示せず)によってSLA64の光軸方向に移動可能に構成され、SLA64の結像位置(焦点)が感光体ドラム1表面上に位置するように調整される。
【0052】
LEDアレイ63は、複数個のLEDチップがチップ用基板に感光体ドラム1の軸線方向と平行に精度よく列状に配置されている。またSLA64も同様に、自己集束性のロッドレンズが感光体ドラム1の軸線方向と平行に精度よく列状に配置されている。そして発光素子アレイ駆動装置50によって制御されたLEDアレイ63からの光が感光体ドラム1表面に結像され、静電潜像を形成する。
【0053】
このようなLPH60において、本実施の形態の発光素子アレイ駆動装置50を適用すれば、I/O電源電圧として3.3Vを使用することができることから、0.25μm等の微細デザインルールでの設計が可能となる。そのため、チップ面積を小さく構成することが可能となり、またドライバICの数も削減することができる。その結果、LPH60では、発光素子アレイ駆動装置50をプリント基板62に実装することが可能となり、しかもプリント基板62の感光体ドラム1円周方向の幅面積を小さく設計することができるため、LPH60の小型化を実現することができる。加えて、レベルシフト回路43、44は、コンデンサと抵抗だけで構成することができるため、安価に製造することができる利点もある。
また、3.3Vによる駆動が可能となるため、LPH60における消費電力を下げることができるので、LPH60で消費される電力によるLED基板の発熱を少なくしてLEDアレイでの熱膨張の発生を抑えることができる。そのため、Y、M、C、Kそれぞれの色画像相互間に画像ずれ(色ずれ)が発生することを抑制することができる。
【0054】
特に、本実施の形態の発光素子アレイ駆動装置50では、転送電流制限抵抗R1A、R2Aの抵抗値に応じて、SLED40を安定して動作させるために必要なレベルシフト電圧値を設定することができる。そのため、転送電流制限抵抗R1A、R2Aの抵抗値にSLEDチップのロット毎のばらつきが生じても、SLED40を安定に駆動しつつ転送電流が大きくなり過ぎるのを抑制できるので、駆動部41の負荷が過剰となることを抑えるとともに、さらなる低消費電力化の実現も可能となる。
【0055】
【発明の効果】
以上説明したように、本発明によれば、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することが可能となる。
【図面の簡単な説明】
【図1】発光素子アレイ駆動装置の構成を説明する回路図である。
【図2】発光素子アレイ駆動装置から発生される信号に関するタイミングチャートである。
【図3】初期状態から転送信号CK1Rを「L」にした場合のレベルシフト回路の電流の流れを説明する図である。
【図4】転送信号CKSを「H」、CK1Cを「L」にした直後の電流の流れを説明する図である。
【図5】サイリスタS1が完全にオンした定常状態での各部の電位を説明する図である。
【図6】サイリスタS2にゲート電流が流れる状態を説明する図である。
【図7】信号発生回路の構成を示したブロック図である。
【図8】信号発生回路で発生される信号に関するタイミングチャートである。
【図9】転送電流制限抵抗R1A、R2Aの抵抗値が大きい場合の駆動部から発生される信号のタイミングチャートである。
【図10】転送電流制限抵抗R1A、R2Aの抵抗値が小さい場合の駆動部から発生される信号のタイミングチャートである。
【図11】発光素子アレイ駆動装置をLPHに搭載した回路図である。
【図12】発光素子アレイ駆動装置を搭載したLPHの構成を説明する断面図である。
【図13】カラー画像形成装置の構成を説明する図である。
【図14】従来の発光素子アレイ駆動装置を説明する回路図である。
【図15】従来の発光素子アレイ駆動装置から発生される信号に関するタイミングチャートである。
【符号の説明】
12,16…電源ライン、40…SLED、41…駆動部、42…信号発生回路、43,44…レベルシフト回路、50…発光素子アレイ駆動装置、60…LPH、61…ハウジング、62…プリント基板、63…LEDアレイ、64…SLA、65…SLAホルダー、66…板バネ、S1,S2,S3,S4…サイリスタ、A1,A2,A3,A4…アノード端子(入力端)、K1,K2,K3,K4…カソード端子(出力端)、G1,G2,G3,G4…ゲート端子(制御端)、CR0,CR1,CR2,CR3,CR4…ダイオード、L1,L2,L3,L4…発光ダイオード(LED)、RS,R1B,R2B,RID1,RID2,R1,R2,R3,R4…抵抗、R1A,R2A…転送電流制限抵抗、C1,C2…コンデンサ、421…信号発生部、422…CKR信号発生部、423…TWR設定レジスタ、424…EEPROM、425,426…論理回路
Claims (9)
- 複数の発光素子と、
電力を供給する電源と、
前記複数の発光素子に対応して設けられ、前記電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とする複数のスイッチ素子と、
前記スイッチ素子を順次オンさせるための駆動信号を発生して前記スイッチ素子の出力端へ出力する駆動信号発生手段と、
前記スイッチ素子がターンオンする期間に、前記駆動信号発生手段からの駆動信号を前記電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するレベルシフト手段と、
前記レベルシフト手段により出力される前記レベルシフト電圧の電圧値を変更するレベルシフト電圧変更手段と
を備えたことを特徴とする発光素子アレイ駆動装置。 - 前記レベルシフト手段は、一端が前記スイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して前記駆動信号発生手段に接続されたことを特徴とする請求項1記載の発光素子アレイ駆動装置。
- 前記レベルシフト電圧変更手段は、前記レベルシフト手段に配設された前記コンデンサへの充電時間または放電時間を変更することによって、前記レベルシフト電圧の電圧値を変更することを特徴とする請求項2記載の発光素子アレイ駆動装置。
- 前記駆動信号発生手段は、転送電流制限抵抗を介して前記スイッチ素子の出力端へ駆動信号を出力することを特徴とする請求項1記載の発光素子アレイ駆動装置。
- 前記レベルシフト電圧変更手段は、前記転送電流制限抵抗の抵抗値に基づいて前記レベルシフト電圧の電圧値を変更することを特徴とする請求項4記載の発光素子アレイ駆動装置。
- 感光体を露光する露光手段と、
前記露光手段から照射される光を前記感光体上に結像させる光学手段とを備え、
前記露光手段は、
複数の発光素子と、
電力を供給する電源と、
前記複数の発光素子に対応して設けられ、前記電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とする複数のスイッチ素子と、
前記スイッチ素子を順次オンさせるための駆動信号を発生して前記スイッチ素子の出力端へ出力する駆動信号発生部と、
前記スイッチ素子がターンオンする期間に、前記駆動信号発生部からの駆動信号を前記電源の電圧よりも低い電圧または高い電圧のレベルシフト電圧に変更するレベルシフト部と、
前記レベルシフト部により出力される前記レベルシフト電圧の電圧値を変更するレベルシフト電圧変更部と
を有することを特徴とするプリントヘッド。 - 前記レベルシフト部は、一端が前記スイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して前記駆動信号発生部に接続されたことを特徴とする請求項6記載のプリントヘッド。
- 前記複数の発光素子と前記複数のスイッチ素子とは複数組に分割して構成され、当該複数組の各組ごとに前記駆動信号発生部と前記レベルシフト部とを備えたことを特徴とする請求項6記載のプリントヘッド。
- 前記レベルシフト電圧変更部は、前記複数組の各組ごとに備えられたことを特徴とする請求項8記載のプリントヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196226A JP4300910B2 (ja) | 2003-07-14 | 2003-07-14 | 自己走査型発光素子アレイ駆動装置およびプリントヘッド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003196226A JP4300910B2 (ja) | 2003-07-14 | 2003-07-14 | 自己走査型発光素子アレイ駆動装置およびプリントヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005028738A true JP2005028738A (ja) | 2005-02-03 |
JP4300910B2 JP4300910B2 (ja) | 2009-07-22 |
Family
ID=34206794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003196226A Expired - Fee Related JP4300910B2 (ja) | 2003-07-14 | 2003-07-14 | 自己走査型発光素子アレイ駆動装置およびプリントヘッド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4300910B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250853A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ |
JP2008093896A (ja) * | 2006-10-10 | 2008-04-24 | Fuji Xerox Co Ltd | 露光装置および画像形成装置 |
JP2008284819A (ja) * | 2007-05-18 | 2008-11-27 | Fuji Xerox Co Ltd | 画像形成装置および露光装置 |
JP2012011654A (ja) * | 2010-06-30 | 2012-01-19 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
-
2003
- 2003-07-14 JP JP2003196226A patent/JP4300910B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250853A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ |
JP2008093896A (ja) * | 2006-10-10 | 2008-04-24 | Fuji Xerox Co Ltd | 露光装置および画像形成装置 |
JP2008284819A (ja) * | 2007-05-18 | 2008-11-27 | Fuji Xerox Co Ltd | 画像形成装置および露光装置 |
JP2012011654A (ja) * | 2010-06-30 | 2012-01-19 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4300910B2 (ja) | 2009-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4523016B2 (ja) | 駆動回路、ledヘッドおよび画像形成装置 | |
JP5200360B2 (ja) | 露光装置および画像形成装置 | |
JP4370776B2 (ja) | 発光素子アレイ駆動装置およびプリントヘッド | |
JP5493386B2 (ja) | 露光装置、画像形成装置、露光制御プログラム | |
EP2386416B1 (en) | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method | |
JP5135878B2 (ja) | 画像形成装置および露光装置 | |
JP2007098772A (ja) | ドライバおよび画像形成装置 | |
JP5724520B2 (ja) | 発光チップ、プリントヘッドおよび画像形成装置 | |
JP4300910B2 (ja) | 自己走査型発光素子アレイ駆動装置およびプリントヘッド | |
JP4681344B2 (ja) | 駆動回路、プリントヘッド、及びそれを用いた画像形成装置 | |
JP5109325B2 (ja) | 露光装置および画像形成装置 | |
JP4539259B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド | |
JP4857367B2 (ja) | 駆動回路及び画像形成装置 | |
JP2007223166A (ja) | 自己走査型発光素子アレイを用いた光書込みヘッドの駆動方法 | |
JP4356489B2 (ja) | 発光素子アレイ駆動装置およびプリントヘッド | |
US7777768B2 (en) | Image forming apparatus | |
JP2009122556A (ja) | 画像形成装置および像保持体モジュール | |
US9826588B2 (en) | Light-emission drive circuit and image forming apparatus | |
US8022974B2 (en) | Exposure device, image forming apparatus and computer readable medium storing program for exposure control | |
JP5343311B2 (ja) | 露光装置および画像形成装置 | |
JP4300921B2 (ja) | プリントヘッド | |
JP7192642B2 (ja) | 半導体複合装置、プリントヘッド及び画像形成装置 | |
JP4548064B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド | |
JP2010162778A (ja) | 露光装置、画像形成装置及び露光制御プログラム | |
JP2012064761A (ja) | 点灯駆動装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4300910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |