JP2010162778A - 露光装置、画像形成装置及び露光制御プログラム - Google Patents

Abstract

【課題】画像形成装置の露光部の温度上昇を抑制する。
【解決手段】タイミング信号生成回路１０５は、転送信号ＣＫＳ，ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃを生成する。これらは、露光用のＬＥＤアレイであるＬＥＤチップ４０を構成する各ＬＥＤの発光開始、発光終了のタイミングを決定する信号である。判定回路１０４は、１ライン分のすべての画素データについて画素データが０（ＬＥＤを発光させず白画像を形成する）か否かを示す信号である転送オフ信号を生成する。転送オフ信号により、１ライン分のすべての画素データについて画素データが０のときは、転送禁止回路１０６によりＬＥＤチップ４０に転送信号ＣＫＳ，ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃに基づく転送信号ＣＫ１，ＣＫ２が出力されないようにする。
【選択図】図１２

Description

本発明は、露光装置、画像形成装置及び露光制御プログラムに関する。

特許文献１においては、ＬＥＤアレイを露光装置に用いた画像形成装置について開示されている。同技術では、転送信号ＣＫ１，ＣＫ２により各ＬＥＤの発光開始、発光終了のタイミングをとっている。また、各ＬＥＤをその発光開始と発光終了のタイミングの間で発光させるか否かはＣＤ信号により決定している。この場合に、主走査１ラインの画像データを構成する各画素データがすべて０である（ＬＥＤを発光させずに白画像を形成する）場合においても、転送信号ＣＫ１，ＣＫ２は出力される。

特開２００７-１６０９３０号公報

本発明の目的は、画像形成装置の露光部の温度上昇を抑制することである。

請求項１に記載の発明は、複数の発光素子を有する露光部と、前記各発光素子の発光開始、発光終了のタイミングを決定する第１の信号を前記露光部に出力する第１の信号出力手段と、前記各発光素子を各画素について発光させるか否かを決定する第２の信号を前記露光部に出力する第２の信号出力手段と、主走査１ラインの全ての画素について前記各発光素子の発光を停止させる場合は前記第１の信号の前記露光部に対する出力を共通の前記第１の信号で動作する１又は複数の前記発光素子ごとに禁止し、そうでないときは許可する制御を行う制御手段と、を備えている露光装置である。

請求項２に記載の発明は、感光体と、前記感光体を露光して静電潜像を形成する複数の発光素子を有する露光部と、前記静電潜像をトナーで現像する現像器と、前記各発光素子の発光開始、発光終了のタイミングを決定する第１の信号を前記露光部に出力する第１の信号出力手段と、前記各発光素子を各画素について発光させるか否かを決定する第２の信号を前記露光部に出力する第２の信号出力手段と、主走査１ラインの全ての画素について前記各発光素子の発光を停止させる場合は前記第１の信号の前記露光部に対する出力を共通の前記第１の信号で動作する１又は複数の前記発光素子ごとに禁止し、そうでないときは許可する制御を行う制御手段と、を備えている画像形成装置である。

請求項３に記載の発明は、複数の発光素子を有する露光部と、前記各発光素子の発光開始、発光終了のタイミングを決定する第１の信号を前記露光部に出力する第１の信号出力手段と、前記各発光素子を各画素について発光させるか否かを決定する第２の信号を前記露光部に出力する第２の信号出力手段と、を備えている露光装置を制御し、主走査１ラインの全ての画素について前記各発光素子の発光を停止させる場合は前記第１の信号の前記露光部に対する出力を共通の前記第１の信号で動作する１又は複数の前記発光素子ごとに禁止し、そうでないときは許可する制御を行う制御手段をコンピュータに実行させるコンピュータに読み取り可能な露光制御プログラムである。

本発明によれば、本構成を備えない場合に比べて、画像形成装置の露光部の温度上昇を抑制することができる。

本発明の一実施の形態である画像形成装置の全体構成を示す図である。 本発明の一実施の形態である画像形成装置のＬＥＤプリントヘッドの構成を説明する断面図である。 本発明の一実施の形態である画像形成装置の複数個のＬＥＤチップを配置したＬＥＤアレイ２３の平面図である。 本発明の一実施の形態である画像形成装置の自己走査型ＬＥＤを適用したＬＥＤプリントヘッドにおける発光素子アレイ駆動装置を説明する回路図である。 本発明の一実施の形態である画像形成装置の発光素子アレイ駆動装置を説明する回路図である。 本発明の一実施の形態である画像形成装置の発光素子アレイ駆動装置の各部の動作のタイミングチャートである。 本発明の一実施の形態である画像形成装置において初期状態から転送信号ＣＫ１ＲをＬレベルにした場合のレベルシフト回路の電流の流れを説明する図である。 本発明の一実施の形態である画像形成装置において転送信号ＣＫＳをＨレベル、ＣＫ１ＣをＬレベルにした直後の電流の流れを説明する図である。 本発明の一実施の形態である画像形成装置においてサイリスタＳ１が完全にオンした定常状態での各部の電位を説明する図である。 本発明の一実施の形態である画像形成装置においてサイリスタＳ２にゲート電流が流れる状態を説明する図である。 本発明の一実施の形態である画像形成装置における画像データのタイミングチャートである。 本発明の一実施の形態である画像形成装置における駆動装置に設けられている回路の全体の回路構成を示す回路図である。 本発明の一実施の形態である画像形成装置におけるＦＩＦＯにおける画像データの記憶の説明図である。 本発明の一実施の形態である画像形成装置における１ライン分保持メモリにおける画像データの記憶を説明する説明図である。 本発明の一実施の形態である画像形成装置における判定回路の回路図である。 本発明の一実施の形態である画像形成装置における転送禁止回路の回路構成を示す回路図である。 本発明の一実施の形態である画像形成装置における露光装置の制御系の全体構成を説明するブロック図である。 本発明の一実施の形態である画像形成装置における制御側からＦＩＦＯメモリへの画像データの書込みを示すタイミングチャートである。 本発明の一実施の形態である画像形成装置におけるＦＩＦＯメモリからの画像データの読み出しから１ライン分保持メモリへの画像データの書込みを示すタイミングチャートである。 本発明の一実施の形態である画像形成装置における１ライン分保持メモリからの画像データの読み出しから４本のＬＥＤチップ、ＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４への画像データの出力を示すタイミングチャートである。 比較例における制御側からＦＩＦＯメモリへの画像データの書込みを示すタイミングチャートである。 比較例におけるＦＩＦＯメモリからの画像データの読み出しから１ライン分保持メモリへの画像データの書込みを示すタイミングチャートである。 比較例における１ライン分保持メモリからの画像データの読み出しから４本のＬＥＤチップ、ＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４への画像データの出力を示すタイミングチャートである。

以下、本発明の一実施の形態について説明する。

図１は、本実施の形態にかかる画像形成装置の全体構成を示す説明図である。

この画像形成装置は、タンデム方式の電子写真方式により印刷媒体上にカラー画像を形成することができる装置であり、４個のドラム状の感光体１Ａ，１Ｂ，１Ｃ，１Ｄを中間転写ベルト７の周囲に配置して構成されている。それぞれの感光体１Ａ，１Ｂ，１Ｃ，１Ｄの周囲には電子写真プロセスで画像形成するための各種装置が配置されている。これらの装置の装置構成は、感光体１Ａ，１Ｂ，１Ｃ，１Ｄにおいて共通であるため、ここでは、代表して感光体１Ａの周囲の装置について説明する。すなわち、感光体１Ａの周囲には、帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａが配置され、感光体１Ａ上にはイエロー（Ｙ）の現像剤でトナー画像が形成される（また、以下の説明で、感光体１というときは感光体１Ａ，１Ｂ，１Ｃ，１Ｄを示している。帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａにおいても同様。）。同様に、感光体１Ｂ，１Ｃ，１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のトナー画像が形成される。レジセンサ８の検出信号に基づいて位置合わせをしながら、この各トナー画像を中間転写ベルト７上に互いに重ね合わせて転写し、これを記録用紙９に一括して転写する。そして用紙搬送ベルト１０で定着器１１に運んで印刷媒体となる記録用紙９上に定着させ、カラー画像を形成することができる。

かかるタンデム方式のカラー画像形成装置は、ＹＭＣＫ各色の画像形成装置を独立して配置するため、各装置の小型化を図る必要がある。そのために印字ヘッドとしては感光体ドラム周長周りのスペース占有率を最小限に小型化することが求められ、発光ダイオード（ＬＥＤ）を多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッドが採用されている。

以下では、印字ヘッド３Ａで感光体１上を露光する露光装置について詳細に説明する。

図２は、ＬＥＤプリントヘッドの構成を説明する断面図である。

このＬＥＤプリントヘッド２０は、印字ヘッド３に設けられた感光体露光用の発光素子であり、支持体としてのハウジング２１、後述する発光素子アレイ駆動装置５０を搭載するプリント基板２２、露光光を照射するＬＥＤアレイ２３、ＬＥＤアレイ２３からの光を感光体ドラム１表面に結像させるセルフォックレンズアレイ２４（「セルフォックレンズ」は日本板ガラスの登録商標である）、セルフォックレンズアレイ２４を支持するとともにＬＥＤアレイ２３を外部から遮蔽するセルフォックレンズアレイホルダー２５、ハウジング２１をセルフォックレンズアレイ２４方向に付勢する板バネ２６を備えている。

ハウジング２１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、プリント基板２２及びＬＥＤアレイ２３を支持している。またセルフォックレンズアレイホルダー２５は、ハウジング２１およびセルフォックレンズアレイ２３を支持し、ＬＥＤアレイ２３の発光点とセルフォックレンズアレイ２４の焦点とが一致するように構成している。さらにセルフォックレンズアレイホルダー２５はＬＥＤアレイ２３を密閉するように配置されている。そのため、ＬＥＤアレイ２３に外部からゴミが付着することはない。一方、板バネ２６は、ＬＥＤアレイ２３およびセルフォックレンズアレイ２４の位置関係を保持するように、ハウジング２１を介してセルフォックレンズアレイ２４方向に付勢している。

このように構成されたＬＥＤプリントヘッド２０は、調整ネジ（図示せず）によってセルフォックレンズアレイ２４の光軸方向に移動可能に構成され、セルフォックレンズアレイ２４の結像位置(焦点)が感光体ドラム１表面上に位置するように調整される。

ＬＥＤアレイ２３は、後述のとおり複数個のＬＥＤチップ４０がチップ用基板に感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。またセルフォックレンズアレイ２４も同様に、自己集束性のファイバーが感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。そしてＬＥＤアレイ２３からの光が感光体ドラム１表面に結像され、静電潜像を形成する。

図３は、複数個のＬＥＤチップ４０を配置したＬＥＤアレイ２３の平面図を示している。

ＬＥＤアレイ２３には、５８個のＬＥＤチップ４０（Ｃ１〜Ｃ５８）が、感光体ドラム１の軸線方向と平行になるように精度良く列状に配置されている。各ＬＥＤチップ４０は、互いに千鳥状に配列されている。そして、ＬＥＤプリントヘッド２０では、各ＬＥＤチップ４０にそれぞれ１２８個のＬＥＤが搭載されている。また、ＬＥＤアレイ２３には、ＬＥＤチップ４０を駆動するための駆動装置４１が設けられている。さらに、ＬＥＤアレイ２３には、出力電圧を安定化させるための電源回路６１、ＬＥＤチップ４０を構成する各ＬＥＤの光量補正値データ等を記憶するＥＥＰＲＯＭ６２、および画像形成装置本体との間で信号の送受信を行うハーネス６３が設けられている。

ＬＥＤプリントヘッド２０には、自己走査型ＬＥＤを適用している。自己走査型ＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させることができることから、データ線を共通化することができ、配線が簡素化できるという利点がある。

図４は、自己走査型ＬＥＤを適用したＬＥＤプリントヘッド２０における発光素子アレイ駆動装置５０を説明する回路図である。

図４において、発光素子アレイ駆動装置５０は、ＬＥＤチップ４０と、ＬＥＤチップ４０を駆動するための駆動装置４１とを備えている。ＬＥＤチップ４０は、ｎ個のサイリスタＳ１，Ｓ２，…，Ｓｎ（図面中において、このサイリスタは適宜等価回路で図示する）、ｎ個の発光ダイオード（ＬＥＤ）Ｌ１，Ｌ２，…，Ｌｎ、ｎ＋１個のダイオードＣＲ０，ＣＲ１，ＣＲ２，…ＣＲｎなどにより構成される。また、駆動装置４１は、抵抗ＲＳ、Ｒ１Ｂ、Ｒ２Ｂ、ＲＩＤ、コンデンサＣ１、Ｃ２、信号発生回路４２などにより構成されている。なお、図１においては、ＬＥＤチップ４０に設けられたサイリスタ、発光ダイオード、ダイオードの一部のみを図示している。

以下に、ＬＥＤチップ４０および駆動装置４１の回路構成を説明する。まず、各サイリスタＳ１〜Ｓｎのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝３．３Ｖ）が供給される。奇数番目のサイリスタＳ１，Ｓ３，…のカソード端子Ｋ１，Ｋ３，…は、抵抗Ｒ１Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ１Ａと信号発生回路４２との間は、抵抗Ｒ１Ｂが接続された信号線とコンデンサＣ１が接続された信号線とを並列に分岐したレベルシフト回路４３が接続されている。さらに、偶数番目のサイリスタのカソード端子Ｋ２，Ｋ４，…は、抵抗Ｒ２Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ２Ａと信号発生回路４２との間には、抵抗Ｒ２Ｂが接続された信号線とコンデンサＣ２が接続された信号線とを並列に分岐したレベルシフト回路４４が接続されている。

一方、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒｎを介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。

また、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎと、各サイリスタＳ１〜Ｓｎに対応して設けられた発光ダイオードＬ１〜Ｌｎのゲート端子とは各々接続されている。

さらに、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎには、ダイオードＣＲ１〜ＣＲｎのアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎのカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎは直列接続されている。

ダイオードＣＲ１のアノード端子はダイオードＣＲ０のカソード端子に接続され、ダイオードＣＲ０のアノード端子は抵抗ＲＳを介して信号発生回路４２に接続されている。また、発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗ＲＩＤを介して信号発生回路４２に接続されている。なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。

図５は、発光素子アレイ駆動装置５０を説明する回路図である。

図５では、Ａ３サイズの記録用紙に６００ｄｐｉ（dot per inch）で記録する構成を示し、７４２４ｄｏｔのＬＥＤ素子を駆動する構成である。すなわち、本実施の形態のＬＥＤプリントヘッド２０は、１チップが１２８ｄｏｔで構成されたＬＥＤチップ４０を５８チップ搭載している。

図５において、ＬＥＤ点灯信号であるＩＤは、ＬＥＤチップ４０の１チップ当たり１本有し、全部で５８本が配置されている。また、転送信号ＣＫ１、ＣＫ２、ＣＫＳは、１本当たり９〜１０チップを駆動し、それぞれ全部で６組配置され、それぞれの組ごとにレベルシフト回路４３、４４（図４参照）を配置している。このように構成することによって、転送信号ＣＫ１、ＣＫ２、ＣＫＳの１本当たりの駆動能力を大きくする必要なく、すべてのＬＥＤチップ４０を安定して低電圧駆動することができる。

ＬＥＤプリントヘッド２０には自己走査型ＬＥＤを適用している。自己走査型ＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させることができることから、データ線を共通化することができ、配線が簡素化できるという利点がある。

次に、図４に示す発光素子アレイ駆動装置５０の動作について、図６に示すタイミングチャートを参照して説明する。図６では図４において信号線に付している符号を示すことにより、各信号が図４の回路のどの信号であるのかを明らかにしている。なお、以下では、サイリスタが４個（ｎ＝４）の場合を例に説明する。

（１）まず、初期状態では、すべてのサイリスタＳ１、Ｓ２、Ｓ３、Ｓ４には電流が流れないため、オフしている（図６（１））。

（２）初期状態から、転送信号ＣＫ１ＲをＬレベルにすると（図６（２））、レベルシフト回路４３では、図７に示したように矢印の方向へ電流が流れ、やがて転送信号ＣＫ１の電位がＧＮＤになる。転送信号ＣＫ１Ｃの電位は本例では３．３Ｖなので、コンデンサＣ１の両端電位は３．３Ｖ（ＶＤＤ）になる。この場合、図６（２）のタイミング点線部分のように、転送信号ＣＫＳをＨレベルとしてもよい。

（３）これと同時に、転送信号ＣＫＳをＨレベル、転送信号ＣＫ１ＣをＬレベルにすると（図２（３））、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３．３Ｖになる。また、ゲートＧ１電位は、ΦＳ電位−Ｖｆ＝約１．８Ｖとなる。ここで、ΦＳ電位＝約３．３Ｖであり、ＶｆはＡｌＧａＡｓのダイオード順方向電圧を意味し、約１．５Ｖである。さらに、Φ１電位＝Ｇ１電位−Ｖｆ＝０．３Ｖとなる。このため、信号線Φ１と転送信号ＣＫ１との間に約３．７Ｖの電位差が生じる。

そして、この状態において、図８に示すように、ゲートＧ１→信号線Φ１→転送信号ＣＫ１のルートでサイリスタＳ１のゲート電流が流れ始める。その際に信号発生回路４２のトライステートバッファーＢ１Ｒをハイインピーダンス（Ｈｉ−Ｚ）にすることで、電流の逆流防止を行う。

その後、サイリスタＳ１のゲート電流により、Ｔｒ２がオンし、それによってＴｒ１のベース電流（Ｔｒ２のコレクタ電流）が流れ、Ｔｒ１がオンするという順序でサイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路４３のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。

（４）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路４２のトライステートバッファーＢ１ＲをＬレベルにする（図６（４））。そうすると、ゲートＧ１電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路４３の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路４３のコンデンサＣ１に流れ込む電流は徐々に減少する。

そして、サイリスタＳ１が完全にオンし、定常状態になると、各信号線における電位は図９に示したようになる。すなわち、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路４３の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。なお、転送信号ＣＫ１の電位は、ＣＫ１電位＝１．８−１．８×Ｒ１Ｂ／（Ｒ１Ａ＋Ｒ１Ｂ）である。

（５）サイリスタＳ１が完全にオンした状態で、点灯信号ＩＤをＬレベルにする（図６（５））。このとき、ゲートＧ１電位＞ゲートＧ２電位（ゲートＧ１電位−ゲートＧ２電位＝１．８Ｖ）であるため、サイリスタ構造のＬＥＤ
Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号線Φ１電位が上昇し、信号線Φ１電位＝ゲートＧ２電位＝１．８Ｖとなるため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤのみがオン（点灯）することになる。

（６）次に、転送信号ＣＫ２ＲをＬレベルにすると（図６（６））、図６（２）の場合と同様に電流が流れ、レベルシフト回路４４のコンデンサＣ２の両端に電圧が発生する。図６（６）の終了直前の定常状態において、ゲートＧ２電位が１．８Ｖあるため、各点の電圧値は図６（２）の場合とは若干異なるが、動作上影響はない。これは、図６（６）の終了直前の定常状態では、信号線Φ２電位＝ゲートＧ２電位−Ｖｆ＝１．８Ｖ−１．５Ｖ＝０．３Ｖ程度あるため、図１０に示したように、点線の方向にサイリスタＳ２にゲート電流が流れるが、これがわずかであるためサイリスタＳ２はオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位＝０．３−０．３×Ｒ２Ｂ／（Ｒ２Ａ＋Ｒ２Ｂ）≒０．１５程度である。

（７）この状態で転送信号ＣＫ２ＣをＬレベルにすると（図６（７））、サイリスタスイッチＳ２がターンオンする。

（８）そして、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時にＨレベルにすると（図６（８））、サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタスイッチＳ２のゲートＧ２は３．３Ｖになり、完全にオンする。したがって、画像データに対応した点灯信号ＩＤ端子をＬレベル／Ｈレベルとすることで、ＬＥＤ
Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。

このように、発光素子アレイ駆動装置５０によれば、転送信号ＣＫ１，ＣＫ２を交互に駆動することにより、サイリスタＳ１，Ｓ２，…Ｓｎのサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤ
Ｌ１，Ｌ２，…，Ｌｎを時分割で点灯／非点灯を選択的に制御可能となる。

以上の構成において、ＬＥＤアレイ２３が熱せられたときは、部材の熱膨張によりＬＥＤアレイ２３上の各ＬＥＤから出射される露光光が感光体上に照射される位置にずれが発生する。特に、ブラック（Ｋ）一色の画像を連続的に形成すると、Ｋの画像形成にかかわる印字ヘッド３のＬＥＤアレイ２３のみが過度に加熱された状態となり、その直後にカラー画像を形成すると、Ｙ，Ｍ，Ｃのトナー画像と、Ｋのトナー画像との間で色ずれが発生してしまう。

ＬＥＤアレイ２３を加熱する熱源のうち大きな部分を占めるのは転送信号ＣＫ１，ＣＫ２の出力に基づく熱である。この転送信号ＣＫ１，ＣＫ２は、転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃに基づいて生成されるが、各ＬＥＤを発光させる場合の発光開始と発光終了のタイミングを与えるだけであり、各ＬＥＤを発光するか（黒画像を形成するか）、発光しないか（白画像を形成するか）を決定するのはＬＥＤ点灯信号であるＩＤ信号である。

そのため、画像形成のための画像データ１ライン分において全ての画素が白であり、すなわち、画像データ１ライン分の全ての画素についてＬＥＤの発光がなされない場合においても、上述した回路構成のままでは、必要のない転送信号ＣＫ１，ＣＫ２が出力されてＬＥＤアレイ２３の温度上昇に寄与することになる。

また、複数ページ分の画像形成を行う際に画像形成するページとページとの間では画像形成を休止する時間があり、その間においても感光体ドラムは回転するが、感光体ドラム上で画像形成はなされない。このような空白の時間においては、ＩＤ信号によりＬＥＤアレイ２３のＬＥＤを発光させないようにすることで、ページとページとの間では画像形成を休止することができるが、その休止期間中も転送信号ＣＫ１，ＣＫ２は出力されることになる。

かかる手段によれば、１ページ分の画像データの開始や終了のタイミングを示す信号（Page
Sync信号）を生成する必要はなくなるが、ページとページとの間で画像形成を休止する時間においても転送信号ＣＫ１，ＣＫ２が出力されるので、やはりＬＥＤアレイ２３の温度上昇に寄与することになる。

そこで、発光素子アレイ駆動装置５０においては、画像形成のための画像データ１ライン分において全ての画素が白であり、すなわち、１ライン分において全ての画素につきＬＥＤを消灯したままであるときは、転送信号ＣＫ１，ＣＫ２の出力を禁止する回路構成を備えている。この場合、転送信号ＣＫ１，ＣＫ２は１本で１本当たり９〜１０個のＬＥＤチップ４０を駆動し、それぞれ全部で６組配置されているので（図５参照）、転送信号ＣＫ１，ＣＫ２の禁止も９〜１０個のＬＥＤチップ４０ごとに行われる。

次に、このような回路構成を備えた発光素子アレイ駆動装置５０の駆動装置４１のより詳細な回路構成と動作について説明する。

以下では、説明の便宜上、ＬＥＤアレイ２３に設けられているＬＥＤチップ４０は４本であり、画像データ１ライン分の画素の数が１６であるとして説明する。すなわち、図１１は、この場合の画像データのタイミングチャートである。ライン先頭同期信号は、各ラインの先頭でラインの先頭のタイミングであることを示す信号である。画素データは、各ラインに含まれる各画素の画像データであり、１ラインは１６画素であるので、１，２，…，１６番の番号を付している。画素クロックは、各画素のタイミングを示す信号である。

図１２は、駆動装置４１に設けられている回路の全体の回路構成を示す回路図である。

図１２において、ＬＥＤアレイ２３に設けられている４本のＬＥＤチップ４０をＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４として示している。駆動装置４１には、ライン先頭同期信号、画素クロック、画像データを構成する画素データが入力し、ＦＩＦＯ（First-In First-Out）メモリ１０１は、ライン先頭同期信号と画素クロックに同期して受け取った画像データをいったん格納する。ライン遅延調整回路１０２は、４本のＬＥＤチップ４０間の副走査方向の遅延調整を行う。すなわち、前述のとおり、各ＬＥＤチップ４０は千鳥状に配列されているので、１ライン分の画像データに基づくＬＥＤチップ４０間の発光のタイミングにずれが生じるので、これを調整する。

このような調整がされた画像データは、１ライン分保持メモリ１０３に保持される。また、このような調整がされた画像データは、判定回路１０４にも送信する。判定回路１０４では、画素データを加算する。加算結果は次のラインの先頭で確定する。すなわち、画素データの加算は１ライン分のすべての画素データについて行う。そして、この加算の結果から転送オフ信号を生成する。転送オフ信号は、１ライン分のすべての画素データについて画素データが０（ＬＥＤを発光させず白画像を形成する）か否かを示す信号である。なお、判定回路１０４側は１ライン分遅延する。そこで、１ライン分保持メモリ１０３側と遅延量が異なる場合は、判定回路１０４側と１ライン分保持メモリ１０３側とで遅延量が異なるときは、両者の遅延量が一致するように調整する必要がある。そして、加算結果はラインの先頭ごとにゼロクリアする。１ライン分保持メモリ１０３に保持される画像データは、各ＬＥＤチップ４０に送信するＩＤ信号のパルス幅の計算元となる。１ライン分保持メモリ１０３から画素データを読み出す順番はＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４におけるＬＥＤの点灯順とすることで、ＬＥＤの点灯順序の並び替えを実現している。

タイミング信号生成回路１０５は、ライン先頭同期信号（ＦＩＦＯ１０１からライン遅延調整回路１０２へ送信され、ライン遅延調整回路１０２から１ライン分保持メモリ１０３及び判定回路１０４に送信され、さらに、１ライン分保持メモリ１０３からタイミング信号生成回路１０５に送信される）に基づいて、転送信号ＣＫＳ，ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃを生成する。

ＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４の前段にはそれぞれ転送禁止回路１０６が接続され、ＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４のそれぞれに対応している各転送禁止回路１０６には、タイミング信号生成回路１０５からそれぞれ転送信号ＣＫＳ，ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃに出力される。また、判定回路１０４から転送オフ信号を出力する。さらに、１ライン分保持メモリ１０３からＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４に対して当該ＬＥＤチップ４０に対応したＩＤ信号が出力される。

図１３は、ＦＩＦＯ１０１における画像データの記憶の説明図である。

ｎ行目、ｎ+１行目、ｎ+２行目、ｎ+３行目、ｎ+４行目の順に各主走査1ライン分の画像データ（１，２，…，１６番の各画素データ）が順次記憶されていき、ｎ+１行目、ｎ+２行目、ｎ+３行目、ｎ+４行目の順に各主走査1ライン分の画像データ（１，２，…，１６の各画素データ）が順次出力されていく。

図１４は、１ライン分保持メモリ１０３における画像データの記憶を説明する説明図である。

１つのＬＥＤチップ４０のＬＥＤが図４に示すＬ１，Ｌ２，Ｌ３，Ｌ４の４つであるとすると、１，２，３，４番の画素データはそれぞれＳＬＥＤ１のＬ１，Ｌ２，Ｌ３，Ｌ４のＬＥＤに対応し、１，２，３，４番の画素データの順にＳＬＥＤ１にＩＤ信号として１ライン分保持メモリ１０３から出力される。同様に、８，７，６，５番の画素データはそれぞれＳＬＥＤ２のＬ１，Ｌ２，Ｌ３，Ｌ４のＬＥＤに対応し、８，７，６，５番の画素データの順にＳＬＥＤ２にＩＤ信号として１ライン分保持メモリ１０３から出力される。９，１０，１１，１２番の画素データはそれぞれＳＬＥＤ３のＬ１，Ｌ２，Ｌ３，Ｌ４のＬＥＤに対応し、９，１０，１１，１２番の画素データの順にＳＬＥＤ３にＩＤ信号として１ライン分保持メモリ１０３から出力される。１６，１５，１４，１３番の画素データはそれぞれＳＬＥＤ４のＬ１，Ｌ２，Ｌ３，Ｌ４のＬＥＤに対応し、１６，１５，１４，１３番の画素データの順にＳＬＥＤ４にＩＤ信号として１ライン分保持メモリ１０３から出力される。この場合、１，８，９，１６番のＬＥＤが最初に点灯し、２，７，１０，１５番のＬＥＤが２番目に点灯し、３，６，１１，１４番のＬＥＤが３番目に点灯し、４，５，１２，１３番のＬＥＤが４番目に点灯し、論理的には１ライン分保持メモリ１０３においてＬＥＤの点灯順に画素データ（パルス幅データ）は並び替えられる。

図１５は、判定回路１０４の回路図である。

ライン遅延調整回路１０２から出力された画素データは加算器１１１に入力される。加算器１１１は、画素クロックのタイミングに合わせてＤフリップフロップ１１２に出力する値に１画素ごとに画素データを加算する。この加算後の値はＤフリップフロップ１１２のＤ端子に入力され、その値はＥ端子に入力される画素クロックの立ち上がりのタイミングでＤフリップフロップ１１２に保持される。Ｄフリップフロップ１１２の値はＣＬＲ端子に入力されるライン同期信号の立ち上がりのたびにクリアされる。アンド回路１１３は、入力の一方が常に１、他方の入力がＤフリップフロップ１１２の出力値であり、これらの論理積をとるので、Ｄフリップフロップ１１２の出力値が０のときに１の値を出力し、それ以外の値のときには０の値を出力する。そのため、ライン遅延調整回路１０２から判定回路１０４に入力された１ライン分の各画素データの値が全て０（ＬＥＤを発光させず白画像を形成する）であれば１の値を出力し、値が１（ＬＥＤを発光させて黒画像を形成する）の画素データが１つでもあれば０の値を出力する。この出力値はＤフリップフロップ１１４に保持され、転送オフ信号として各転送禁止回路１０６に出力される。Ｄフリップフロップ１１４はＥ端子に入力されるライン同期信号の立ち上がりのタイミングでアンド回路１１３の出力値を保持する。

図１６は、転送禁止回路１０６の回路構成を示す回路図である。

各転送禁止回路１０６は、いずれもＯＲ回路により構成されている。すなわち、ＯＲ回路でそれぞれ構成されている転送禁止回路１０６は転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃをそれぞれ入力信号としている。また、すべての転送禁止回路１０６は転送オフ信号を入力信号としている。そして、各転送禁止回路１０６は、これらの転送信号と転送オフ信号との論理和をとる。前述のとおり、転送オフ信号は１ライン分の各画素データが１つでもあれば０の値を出力するため、この場合は、入力される転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，又はＣＫ２Ｃが１であれば当該転送禁止回路１０６も１を出力し、０であれば０を出力するので、転送禁止回路１０６は転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃをそのまま出力することになる。一方、転送オフ信号は１ライン分の各画素データがすべて０であれば１の値を出力するため、この場合は、転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃの値の変動にかかわらず、常時１の値を出力し続けることになる。よって、この場合には転送禁止回路１０６は転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２ＣをＨレベルに固定してその出力を禁止することになるので、転送信号ＣＫ１，ＣＫ２の出力も禁止することになる。これにより、Ｌ１，Ｌ２，Ｌ３，Ｌ４のＬＥＤにそれぞれ対応しているサイリスタが前述のサイリスタＳ１，Ｓ２，Ｓ３，Ｓ４であるとすれば、この転送信号ＣＫ１，ＣＫ２の出力禁止によりサイリスタＳ１，Ｓ２，Ｓ３，Ｓ４が全てオフになる。この場合、転送信号ＣＫ１，ＣＫ２は１本で１本当たり９〜１０個のＬＥＤチップ４０を駆動し、それぞれ全部で６組配置されているので（図５参照）、転送信号ＣＫ１，ＣＫ２の出力禁止も９〜１０個のＬＥＤチップ４０ごとに行われる。

図１７は、以上説明した露光装置の制御系の全体構成を説明するブロック図である。

制御装置１２１は、露光装置１２２の全体を制御するマイクロコンピュータであり、各部を集中的に制御するＣＰＵ１２３を備えている。ＣＰＵ１２３には、ＣＰＵ１２３が実行する制御プログラム１２７や固定データを記憶しているＲＯＭ１２４と、ＣＰＵ１２３の作業エリアとなるＲＡＭ１２５と、駆動装置４１などと通信を行う通信インターフェイス（Ｉ／Ｆ）１２６とが接続されている。前述した露光装置１２２の動作は、この制御装置１２１の制御に基づいて行われる。

図１８〜図２０は、以上の回路タイミングチャートである。図１８は制御側からＦＩＦＯメモリ１０１への画像データの書込みを示し、図１９はＦＩＦＯメモリ１０１からの画像データの読み出しから１ライン分保持メモリ１０３への画像データの書込みを示し、図２０は１ライン分保持メモリ１０３からの画像データの読み出しから４本のＬＥＤチップ４０、ＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４への画像データの出力を示す。

ここでは、ＦＩＦＯメモリ１０１のライン数は２ライン、ＦＩＦＯメモリ１０１での遅延は２ライン＋１画素、１ライン分保持メモリ１０３での遅延は１ライン＋１画素である。また、ここでは、主走査ラインの２ライン目について全ての画素が０（ＬＥＤを発光させない）である。さらに、転送信号ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃにおいて、“High固定”と表記されているのは、転送禁止回路１０６によりこれらの転送信号が前述のとおりＨレベルに固定されていることを示している。また、ＩＤ信号において“白”とあるのは、当該画素は白画素である（ＬＥＤを発光させない）ことを示している。

図２１〜図２３は、比較例として前述の場合において図１２以下の回路を備えていない場合のタイミングチャートである。図２１は制御側からＦＩＦＯメモリ１０１への画像データの書込みを示し、図２２はＦＩＦＯメモリ１０１からの画像データの読み出しから１ライン分保持メモリ１０３への画像データの書込みを示し、図２３は１ライン分保持メモリ１０３からの画像データの読み出しから４本のＬＥＤチップ４０、ＳＬＥＤ１，ＳＬＥＤ２，ＳＬＥＤ３，ＳＬＥＤ４への画像データの出力を示す。

４０ ＬＥＤチップ
４１ 駆動装置
１０１ ＦＩＦＯメモリ
１０４ 判定回路
１０５ タイミング信号生成回路
１０６ 転送禁止回路

Claims (3)

1. 複数の発光素子を有する露光部と、
   前記各発光素子の発光開始、発光終了のタイミングを決定する第１の信号を前記露光部に出力する第１の信号出力手段と、
   前記各発光素子を各画素について発光させるか否かを決定する第２の信号を前記露光部に出力する第２の信号出力手段と、
   同一の前記第１の信号に基づいて動作する１又は複数の前記主走査１ラインの全ての画素について前記各発光素子の発光を停止させる場合は前記第１の信号の前記露光部に対する出力を共通の前記第１の信号で動作する１又は複数の前記発光素子ごとに
   
   禁止し、そうでないときは許可する制御を行う制御手段と、
   を備えている露光装置。
2. 感光体と、
   前記感光体を露光して静電潜像を形成する複数の発光素子を有する露光部と、
   前記静電潜像をトナーで現像する現像器と、
   前記各発光素子の発光開始、発光終了のタイミングを決定する第１の信号を前記露光部に出力する第１の信号出力手段と、
   前記各発光素子を各画素について発光させるか否かを決定する第２の信号を前記露光部に出力する第２の信号出力手段と、
   主走査１ラインの全ての画素について前記各発光素子の発光を停止させる場合は前記第１の信号の前記露光部に対する出力を共通の前記第１の信号で動作する１又は複数の前記発光素子ごとに禁止し、そうでないときは許可する制御を行う制御手段と、
   を備えている画像形成装置。
3. 複数の発光素子を有する露光部と、
   前記各発光素子の発光開始、発光終了のタイミングを決定する第１の信号を前記露光部に出力する第１の信号出力手段と、
   前記各発光素子を各画素について発光させるか否かを決定する第２の信号を前記露光部に出力する第２の信号出力手段と、
   を備えている露光装置を制御し、
   主走査１ラインの全ての画素について前記各発光素子の発光を停止させる場合は前記第１の信号の前記露光部に対する出力を共通の前記第１の信号で動作する１又は複数の前記発光素子ごとに禁止し、そうでないときは許可する制御を行う制御手段をコンピュータに実行させるコンピュータに読み取り可能な露光制御プログラム。

Images