JP7192642B2 - 半導体複合装置、プリントヘッド及び画像形成装置 - Google Patents

Description

本発明は、発光素子及び駆動回路を備えた半導体複合装置、及びそれを用いたプリントヘッド、画像形成装置に関する。

従来、電子写真プリンタ等の画像形成装置に設けられる光学ヘッド装置の駆動方法として、多数の発光サイリスタが配列された発光素子アレイとその発光素子アレイのゲートを用いて発光させるべき発光サイリスタの位置を指定するためのシフトレジスタとを備えた複合チップを駆動するために、オープンドレインの定電流回路を備え、その定電流回路により、発光素子アレイのカソードへ駆動電流を供給する方法が知られている（例えば、特許文献１参照）。

特開２０１１－１４８１９６号公報（第８頁、図１）

しかしながら、上記構成において、カソード端子がオープンドレイン構造の駆動回路に接続されているため、駆動回路がＯＦＦの場合に、カソード端子が開放（ＯＰＥＮ）状態になるため、カソードの電位が一定にならない。駆動回路がＯＦＦになった直後は、カソードの電位は、発光素子アレイのアノード・カソード間の寄生容量に充電された電位となるが、駆動回路のＯＦＦ状態が長く続くと、カソード端子の電位が放電されていき、０Ｖまで低下してしまう。

オープンドレインの定電流回路において、定電流駆動するためには、定電流回路のオン電圧以上の電圧を印加する必要があり、０Ｖまでカソード電位が低下してしまうと、定電流回路を駆動させるための電圧を充電するまでの時間がかかってしまい、高速に駆動させようとした場合に、定電流回路の立ち上がりが追いつかず、最初の点灯が不点灯となってしまう問題があった。

本発明による半導体複合装置は、第１電源と接続される第１端子と、前記第１端子との間に駆動電流を流すための第２端子と、前記第１端子と前記第２端子との間の導通状態を制御する第１制御端子とを有する３端子発光素子を複数一列に備え、前記複数の３端子発光素子の、前記第１端子同士及び前記第２端子同士をそれぞれ電気的に共通接続した発光素子アレイと、
前記複数の３端子発光素子の各前記第１制御端子に対して、選択的にトリガ信号を与えてオン状態とする制御回路とを有し、
前記共通接続された前記第１端子と前記共通接続された前記第２端子との間にプルアップ抵抗を接続したことを特徴とする。

本発明による別の半導体複合装置は、第１電源と接続される第１端子と、前記第１端子との間に駆動電流を流すための第２端子と、前記第１端子と前記第２端子との間の導通状態を制御する第１制御端子とを有する３端子発光素子を複数一列に備え、前記複数の３端子発光素子の、前記第１端子同士及び前記第２端子同士をそれぞれ電気的に共通接続した発光素子アレイと、
第２の電源と接続される電源印加部を備え、前記複数の３端子発光素子の各前記第１制御端子に対して、選択的にトリガ信号を与えてオン状態とする制御回路とを有し、
前記電源印加部と前記共通接続された前記第２端子との間にプルアップ抵抗を接続したことを特徴とする。

本発明によれば、共通接続された第２端子に、駆動回路としてＮＭＯＳトランジスタを配設した場合にも、そのオフからオンへの立ち上りを円滑に行わせることができる。

本発明による光学ヘッド装置を備えた実施の形態１の画像形成装置の要部構成を説明するための概略的な要部構成図である。 光学ヘッド装置の構成を概略的に示す構成図である。 複合チップをプリント配線基板上にＮ個配列して構成した光学ヘッド装置のヘッド基板ユニットの一部の外観斜視図である。 プリント配線基板に形成された印刷制御部とプリント配線基板上に配列された複合チップの回路図である。 本発明に基づく実施の形態２の画像形成装置に採用されるプリント配線基板に形成された印刷制御部とプリント配線基板上に配列された複合チップの回路図である。

実施の形態１．
図１は、本発明による光学ヘッド装置を備えた実施の形態１の画像形成装置の要部構成を説明するための概略的な要部構成図である。

画像形成装置１０は、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の４色を印刷可能なカラー用電子写真式プリンタとしての構成を備えている。同図に示すように、画像形成装置１０の内部には、下部に、普通紙等の印刷用媒体としての記録用紙５５を収容する給紙カセット１４が脱着自在に装着され、外部の上面に、画像が印刷された記録用紙５５を集積するスタッカ２３が配置されており、これらの間は、図１に破線で示すように概ねＳ字状に形成された用紙搬送路２６，２７（転写ベルト３５の上面部を含む）でつながっている。

転写ベルト３５の上面部に相当する用紙搬送路に沿って、その上流側から順に、ブラック（Ｋ）用の画像形成ユニット１１Ｋ、イエロー（Ｙ）用の画像形成ユニット１１Ｙ、マゼンタ（Ｍ）用の画像形成ユニット１１Ｍ、及びシアン（Ｃ）用の画像形成ユニット１１Ｃ、（区別する必要がない場合には画像形成ユニット１１と称す場合がある）が配置されている。これらの４つの画像形成ユニット１１は、画像形成装置１０本体から脱着可能となっており、そのために画像形成装置１０の上部カバー２５は開閉可能に設けられている。

各画像形成ユニット１１Ｋ，１１Ｙ，１１Ｍ，１１Ｃには、それぞれ上部カバー２５によって支持されたプリントヘッドとしての光学ヘッド装置４１Ｋ，４１Ｙ，４１Ｍ，４１Ｃ（区別する必要がない場合には光学ヘッド装置４１と称す場合がある）が対応して配置されている。これらの４つの画像形成ユニット１１は、使用される現像剤としてのトナーを除いては同じ構成である。従って、ここではブラック（Ｋ）の画像形成ユニット１１Ｋを例にして、その内部構成を説明する。

画像形成ユニット１１Ｋは、トナー像を担持する感光体ドラム４５Ｋ、感光体ドラム４５Ｋの表面を一様に帯電させる帯電ローラ４６Ｋ、一様に帯電した感光体ドラム４５Ｋの表面に静電潜像を形成する光学ヘッド装置４１Ｋ、摩擦帯電により静電潜像にトナー像を形成する現像ローラ４７Ｋ、現像ローラ４７Ｋにトナーを供給するトナー供給ローラ４８Ｋ、現像ローラ４７Ｋの表面に供給されたトナーを薄層化する現像ブレード４９Ｋ、及び転写前に感光体ドラム４５Ｋの表面の静電気を除去する除電光源３８などを備える。

４つの画像形成ユニット１１の各感光体ドラム４５Ｋ，４５Ｙ，４５Ｍ，４５Ｃ（区別する必要がない場合には感光体ドラム４５と称す場合がある）の下方には、転写ユニット１２が配設されている。転写ユニット１２は、転写ローラ３４Ｋ、３４Ｙ、３４Ｍ、３４Ｃ（特に区別する必要がない場合は単に転写ローラ３４と称す場合がある）と、転写ベルト駆動ローラ３１、転写ベルト従動ローラ３２及び転写ベルト張架ローラ３３によって、張架された状態で図１中の矢印Ａ方向へ走行可能に配設された転写ベルト３５を備えている。尚、転写ベルト３５上に付着する残留トナーは、ベルトクリーニングブレード５１ａによって掻き取られてベルトクリーナ容器５１ｂ内に収容される。

各転写ローラ３４は、転写ベルト３５を介してそれぞれ対応する感光体ドラム４５に圧接して配置され、圧接により形成されたニップ部において、転写ベルト３５によって搬送される記録用紙５５をトナーと逆の極性に帯電させ、対応する感光体ドラム４５に形成された色のトナー像を順次記録用紙５５に重ねて転写してカラーのトナー画像を形成する。

画像形成ユニット１１Ｃの後段には定着装置１３が配置されている。定着装置１３は、加熱ローラ５２と加圧ローラ５３とで構成され、画像形成装置１０本体に対して、一体的に配設されてもよいし、或は着脱可能に装着されてもよい。定着装置１３は、トナー画像が転写された記録用紙５５を受入れて、加熱及び加圧処理によってトナー画像を記録用紙５５に定着させた後、排出する。

給紙カセット１４は、画像形成装置１０の下部に配設され、記録用紙５５を収容する。給紙カセット１４の前端には、給紙ローラ１５が配置され、記録用紙５５を１枚ずつ分離して用紙搬送路２６に送り出す。給紙により送り出された記録用紙５５は、用紙センサ１６を通過してレジストローラ対１７へと送られる。レジストローラ対１７は、記録用紙５５が用紙センサ１６を通過した時間から所定時間遅延したタイミングで回転開始される。

このため記録用紙５５は、レジストローラ対１７の圧接部に僅かに撓んだ状態で押し込まれてその斜行が矯正される。レジストローラ対１７より送り出された記録用紙５５は、書込みセンサ１８を通過して転写ベルト３５へと送られる。画像形成ユニット１１等による一連の画像形成動作は、書込みセンサ１８の検出タイミングに同期して行われる。

一方、定着装置１３によって排出された記録用紙５５は、用紙センサ２１を通過し、用紙搬送路２７を経由した後、排出ローラ対２２によってスタッカ２３に排出される。排出ローラ対２２は、記録用紙５５が用紙センサ２１を通過した時点から回転駆動され、記録用紙５５を止めることなく送り出す。制御部５８は、印刷時における各部の動作を適宜制御する。

尚、図１中のＸ、Ｙ、Ｚの各軸は、記録用紙５５が画像形成ユニット１１Ｋ、１１Ｙ、１１Ｍ、１１Ｃを通過する際の搬送方向にＸ軸をとり、感光体ドラム４５Ｋ、４５Ｙ、４５Ｍ、４５Ｃの回転軸方向にＹ軸をとり、これら両軸と直交する方向にＺ軸をとっている。また、後述する他の図においてＸ、Ｙ、Ｚの各軸が示される場合、これらの軸方向は、共通する方向を示すものとする。即ち、各図のＸ、Ｙ、Ｚ軸は、各図の描写部分が、図１に示す画像形成装置１０を構成する際の配置方向を示している。またここでは、Ｚ軸が略鉛直方向となるように配置されるものとする。

以上の構成において、印刷時における画像形成装置１０の各部の動作について説明する。
画像形成装置１０の制御部５８は、上位装置から印刷命令を受信すると、その印刷命令に従った印刷を開始する。先ず、給紙カセット１４に収容された記録用紙５５を、給紙ローラ１５によって１枚ずつ用紙搬送路２６に繰り出し、レジストローラ対１７によって斜行を矯正した後、転写ベルト３５へ搬送する。

これに同期して制御部５８は、各画像形成ユニット１１の各ローラ及び転写ローラ３４に予め設定された所定の電圧を印加し、各画像形成ユニット１１の帯電ローラ４６に印加した帯電電圧によって各感光体ドラム４５の表面を一様に帯電させ、印刷命令に基づく画像情報に従って各光学ヘッド装置４１を発光させ、各感光体ドラム４５の表面を露光してそれらの表面上に静電潜像を形成し、トナー供給ローラ４８から供給されたトナーを現像ローラ４７によって感光体ドラム４５の静電潜像に付着させて現像し、各感光体ドラム４５の表面上に、対応する各色のトナー像を形成する。

一方、記録用紙５５を、転写ベルト３５により画像形成ユニット１１まで搬送し、更に各色の感光体ドラム４５とそれぞれに対応する転写ローラ３４との間を通過させる際に、各転写ローラ３４に印加した転写電圧によりブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）及びシアン（Ｃ）の各色のトナー像を記録用紙５５上に順次重ねて転写し、カラーのトナー画像を形成する。

トナー画像が転写された記録用紙５５が定着装置１３に搬送されると、定着装置１３によってトナー画像を記録用紙５５上に定着させ、トナー像が定着された記録用紙５５を用紙搬送路２７に沿って搬送し、更に排出ローラ対２２によって上部カバー２５上のスタッカ２３へ排出して印刷動作が完了する。

次に、光学ヘッド装置４１の構成及び動作について説明する。これらの４つの光学ヘッド装置４１は、同じ構成であるため、ここでは対応する色を特に限定しないで、その内部構成を説明する。図２は、光学ヘッド装置４１の構成を概略的に示す構成図である。

同図に示すように、ベース部材１１１上には、ヘッド基板ユニット１０６が搭載されている。このヘッド基板ユニット１０６は、後述するように、プリント配線基板１０１とその上に一列に配列されたＮ個（ここではＮ＝２６とする）の半導体複合装置としての複合チップ１０５とからなり、２６個の複合チップ１０５は、それぞれＩＣチップ１０２と発光素子アレイＣＨＰから形成されている。

ここで、Ｎ個の複合チップ１０５を、配列順に複合チップ１０５－１～複合チップ１０５－（Ｎ）として順に番号付けし、各複合チップ１０５に対応して配置されたＩＣチップ１０２及び発光素子アレイＣＨＰも、配列順にＩＣチップ１０２－１～１０２－（Ｎ）及び発光素子アレイＣＨＰ１～ＣＨＰ（Ｎ）として順に番号付けしている。また、各発光素子アレイＣＨＰには、後述するようにｎ個（ここではｎ＝３８４とする）の発光サイリスタＴｈｙが配列されており、配列順に発光サイリスタＴｈｙ１～Ｔｈｙ（ｎ）として順に番号付けしている。

それぞれ３８４個の発光サイリスタＴｈｙ１～Ｔｈｙ３８４（図４参照）が配列された発光素子アレイＣＨＰ１～ＣＨＰ２６の上方には、発光部から出射された光を集光する光学素子としてのロッドレンズアレイ１１２が配設されている。このロッドレンズアレイ１１２は、円柱状の光学レンズをヘッド基板ユニット１０６の直線状に配列された発光部（ここでは、発光素子アレイＣＨＰ１～ＣＨＰ２６の各発光サイリスタＴｈｙ１～Ｔｈｙ３８４）に沿って多数配列したもので、レンズホルダ１１３によって所定位置に保持されている。

このレンズホルダ１１３は、同図に示すように、ベース部材１１１及びヘッド基板ユニット１０６を覆うように形成されている。そして、ベース部材１１１、ヘッド基板ユニット１０６、及びレンズホルダ１１３は、レンズホルダ１１３に形成された開口部１１３ａを介して配設されるクランパ１１４，１１５によって一体的に挟持されている。従って、ヘッド基板ユニット１０６で発生した光はロッドレンズアレイ１１２を通して、感光体ドラム４５の所定部を照射する。尚、図２に示す光学ヘッド装置４１は、図１の配置に対して上下方向が逆になっている。

図３は、上記した複合チップ１０５をプリント配線基板１０１上にＮ（Ｎ＝２６）個配列して構成した光学ヘッド装置４１のヘッド基板ユニット１０６の一部の外観斜視図である。

同図に示すように、複合チップ１０５－１は、後述するシフトレジスタ１１０－１（図４参照）が形成されたＩＣチップ１０２－１とＩＣチップ１０２－１の所定位置に接合された発光素子アレイＣＨＰ１とからなり、同様に、複合チップ１０５－２は、シフトレジスタ１１０－２が形成されたＩＣチップ１０２－２とＩＣチップ１０２－２の所定位置に接合された発光素子アレイＣＨＰ２とからなる。以下同様に、複合チップ１０５－３～複合チップ１０５－（Ｎ）（図示せず）は、対応するＩＣチップ１０２－３～１０２－（Ｎ）（図示せず）と発光素子アレイＣＨＰ３～ＣＨＰ（Ｎ）（図示せず）によって構成されている。尚、ここではＮ＝２６とする。

同じ構成のこれらのＮ個の複合チップ１０５－１～複合チップ１０５－２６は、プリント配線基板１０１上に一列に配列され、各発光素子アレイＣＨＰが所定の間隔で並ぶように配列されている。

図４は、プリント配線基板１０１に形成された印刷制御部１０３とプリント配線基板１０１上に配列された複合チップ１０５－１の回路図である。同回路図に示すように、複合チップ１０５－１は、前記したように、シフトレジスタ１１０－１が形成されたＩＣチップ１０２－１とＩＣチップ１０２－１の所定位置に配置された発光素子アレイＣＨＰ１を備えている。

発光素子アレイＣＨＰ１には、３８４個の３端子発光素子としてのＰゲート型発光サイリスタＴｈｙ１～Ｔｈｙ３８４が、直線上に等間隔で配置され、各発光サイリスタＴｈｙの第１端子としてのアノードが共に電位ＶＤＤ１の電源に接続され、各発光サイリスタの第２端子としてのカソードが共に、共通端子ＩＮを介して駆動回路１０７－１の第１導電形ＭＯＳトランジスタ（例えば、ＮチャネルＭＯＳトランジスタ、以下「ＮＭＯＳトランジスタ」と称す）Ｑ１のドレイン端子に接続されている。尚、この駆動回路１０７－１は印刷制御部１０３に属し、プリント配線基板１０１上において、ＩＣチップ１０２－１に対応して設けられている。

発光サイリスタＴｈｙ１～Ｔｈｙ３８４の各発光部が、光学ヘッド装置４１のドットに対応する。従って、複合チップ１０５－１では、１番から３８４番までのドットを形成する。

ここで、画像形成装置１０の光学ヘッド装置４１の解像度について説明する。ここでは、複合チップ１０５－１の発光サイリスタＴｈｙ１～Ｔｈｙ３８４の各発光部が、光学ヘッド装置４１の１番から３８４番までのドットに対応する。また、Ａ４サイズの用紙に１インチ当たり１２００ドットの解像度で印刷可能な光学ヘッド装置４１を想定するため、総ドット数としては、９９８４個のドットが必要となる。このため、ヘッド基板ユニット１０６には、１インチ当たり１２００ドットの解像度で、２６（Ｎ＝２６）個の複合チップ１０５－１～複合チップ１０５－２６が、各複合チップ１０５の３８４個の発光サイリスタＴｈｙ１～Ｔｈｙ３８４が等間隔に直線状に並ぶように配列されている。図４には、簡単のため、発光サイリスタＴｈｙ１～Ｔｈｙ３８４を備えた複合チップ１０５－１の回路とこれを駆動する駆動回路１０７－１のみが示されている。

制御回路としてのシフトレジスタ１１０－１には、３８４個のフリップフロップ（以下、ＦＦと称す）回路ＦＦ１～ＦＦ３８４が配置され、各ＦＦ回路ＦＦ１～ＦＦ３８４は、データを入力する入力端子Ｄ、データを出力する出力端子Ｑ、シリアルクロック信号ＳＣＫを入力するクロック端子ＣＫを有する。初段のＦＦ回路ＦＦ１の入力端子Ｄには印刷制御部１０３からシリアルデータＳＩが入力され、このＦＦ回路ＦＦ１の出力端子Ｑが、２段目のＦＦ回路ＦＦ２の入力端子Ｄに接続され、以下同様に終段のＦＦ回路ＦＦ３８４まで縦続（カスケード）接続されている。尚、３８５個のＦＦ回路も、配列順にＦＦ回路ＦＦ１～ＦＦ３８４として順に番号付けしている。

印刷制御部１０３からシリアルクロック信号ＳＣＫとシリアルデータＳＩが供給されると、このシフトレジスタ１１０－１では、シリアルクロック信号ＳＣＫに同期してシリアルデータＳＩを、初段のＦＦ回路ＦＦ１から終段のＦＦ回路ＦＦ３８４へと順次シフトしていき、シフトしたデータを各段の出力端子Ｑから出力する構成となっている。尚、シフトレジスタ１１０は、シリコン基板であるＩＣチップ１０２－１上に公知のＣＭＯＳ技術を用いて作成される。

各発光サイリスタＴｈｙ１～Ｔｈｙ３８４のうち、発光サイリスタＴｈｙ１の第１制御端子としてのゲートが、初段のＦＦ回路ＦＦ１の出力端子Ｑに接続され、発光サイリスタＴｈｙ２のゲートが、次の段のＦＦ回路ＦＦ２の出力端子Ｑに接続され、同様にて各発光サイリスタＴｈｙのゲートが対応するＦＦ回路の出力端子Ｑに接続されている。

各発光サイリスタＴｈｙ１～Ｔｈｙ３８４は、アノード・カソード間に直流電圧ＶＤＤ１が印加された状態で、ゲートにトリガ電流が入力されると、アノード・カソード間がオン状態になってカソード電流が流れ、発光する素子である。

プルアップ抵抗Ｒ１は、電位ＶＤＤ１の電源と共通端子ＩＮとの間に接続された抵抗で、ここでは、ＩＣチップ１０２－１内において、電源（電位ＶＤＤ１）と各発光サイリスタＴｈｙ１～Ｔｈｙ３８４のカソードに接続された共通端子ＩＮ間に、
５０ｋΩ≦Ｒ１≦１ＭΩ
の範囲で形成されている。

プリント配線基板１０１に形成される印刷制御部１０３は、発光素子アレイＣＨＰ１～ＣＨＰ２６に対応して設けられ、これ等を時分割に駆動する２６の駆動回路１０７－１～駆動回路１０７－２６（但し、図４では、駆動回路１０７－１のみ示す）と、外部から入力する画像データ信号に基づいて、これらの駆動回路１０７－１～駆動回路１０７－２６のオン・オフタイミングを時分割で指令する駆動用波形発生回路１０８と、シフトレジスタ１１０－１に対する制御信号であるシリアルデータＳＩ及びシリアルクロック信号ＳＣＫを形成する図示しない生成回路とを備え、更に電源（電位ＶＤＤ２、電位＝０Ｖ）等を各複合チップ１０５－１～複合チップ１０５－２６に供給する。

尚、プリント配線基板１０１に形成される印刷制御部１０３と各複合チップ１０５－１～複合チップ１０５－２６との間の、これ等の電源や信号等の接続は、図３に示すボンディングワイヤ１０４で電気的に接続される。

図４の回路図では、印刷制御部１０３と複合チップ１０５－１の関係のみを示したが、実際には、他の複合チップ１０５－２～複合チップ１０５－２６が同様の構成で印刷制御部１０３と接続されている。合計２６個の複合チップ１０５－１～複合チップ１０５－２６は、各複合チップ１０５に対応して接続された駆動回路１０７－１～駆動回路１０７－２６によって同時並行的に分割駆動が行われる構成になっている。

駆動回路１０７－１は、ゲートが駆動用波形発生回路１０８の駆動波形出力部に接続され、ドレインがデータ端子ＤＡを介して複合チップ１０５－１の共通端子ＩＮに接続され、ソースがグランド（０Ｖ）に接続されたＮＭＯＳトランジスタＱ１を備え、駆動用波形発生回路１０８から入力する駆動用波形を反転してデータ端子ＤＡに出力し、ＮＭＯＳトランジスタＱ１のオン時に定電流動作するように設計されている。尚、ここでは、公知の技術により、ＮＭＯＳトランジスタＱ１自身がそのオン時に定電流動作を行うように構成されているものとする。

以上の構成において、図４の回路図を参照しながら、光学ヘッド装置４１の動作について説明する。

先ず、電源（電位ＶＤＤ１）が投入されると、プルアップ抵抗Ｒ１により、共通端子ＩＮの電位がＶＤＤ１電位までプルアップされる。次に発光素子アレイＣＨＰ１を駆動させるために、駆動用波形発生回路１０８から高レベル（以下「Ｈレベル」という）が駆動回路１０７－１に印加されると、ＮＭＯＳトランジスタＱ１がオン状態となる。

この時、ＩＣチップ１０２－１側の共通端子ＩＮが電位ＶＤＤ１までプルアップされているため、ＮＭＯＳトランジスタＱ１は、高速にオン状態となり、立ち上りが遅れることなく、速やかに定電流動作を開始する。

印刷制御部１０３は、時分割制御に基づいて、複合チップ１０５－１を駆動する場合、シリアルデータＳＩ及びシリアルクロック信号ＳＣＫにより、選択発光させる発光サイリスタ、例えば発光サイリスタＴｈｙ２に対応するＦＦ回路ＦＦ２の出力端子ＱをＨレベルに設定し、続くタイミングでＮＭＯＳトランジスタＱ１をオン状態とする。これにより発光サイリスタＴｈｙ２のみが、そのゲートにトリガ電流が発生してターンオンして発光電流Ｉｐが流れ、発光する。このとき同時にプルアップ抵抗Ｒ１にも電圧ＶＤＤ１が印加されるため、プルアップ抵抗にはリーク電流ＩＲｐ（ＩＲｐ＝ＶＤＤ１／Ｒ１）が流れる。所定時間だけ発光させたのち、ＮＭＯＳトランジスタＱ１をオフ状態して消灯する。

時分割制御される複合チップ１０５－１の次の駆動タイミングでは、同様にして、つぎに発光させる発光サイリスタＴｈｙに対応するＦＦ回路の出力端子ＱをＨレベルに設定し、続くタイミングでＮＭＯＳトランジスタＱ１を、再びオン状態として所定時間発光させた後に再びオフ状態とする。複合チップ１０５－１において、以後、同様の動作を繰り返して選択された発光サイリスタＴｈｙのみを順次発光させる。尚、ここでは、複合チップ１０５－１の一回の駆動時に、１つの発光サイリスタＴｈｙが選択されて発光されるものである。

駆動回路１０７－１によって決まる駆動電流（定電流）Ｉｏｕｔは、発光電流Ｉｐとプルアップ抵抗Ｒ１に流れるリーク電流ＩＲｐの和となる。そのため、プルアップ抵抗Ｒ１を設けない場合に比べて、リーク電流ＩＲｐ分だけ発光電流Ｉｐが少なくなる。しかしながら、プルアップ抵抗Ｒ１は、５０ｋΩ≦Ｒ１≦１ＭΩの範囲にあるため、電圧ＶＤＤ１を５Ｖとすると、プルアップ抵抗Ｒ１に流れるリーク電流ＩＲｐは、
５μＡ≦ＩＲｐ≦１００μＡ
となる。従ってリーク電流ＩＲｐは、通常の駆動電流Ｉｏｕｔの範囲が１０ｍＡ～２０ｍＡであることを考えるとその１％以下で、駆動電流Ｉｏｕｔよりも十分に小さいため、リーク電流ＩＲｐによる発光電流Ｉｐの減少の影響は無視できる。

以上のように、本実施の形態の光学ヘッド装置４１によれば、複合チップ１０５において、電源（電位ＶＤＤ１）と共通端子ＩＮ間にプルアップ抵抗Ｒ１を設けたことにより、共通端子ＩＮがプルアップされるため、駆動回路１０７の、オフが続いた状態からのオン時において定電流回路が高速に立ち上がり、発光サイリスタＴｈｙの高速な点灯が可能となる。

実施の形態２．
図５は、本発明に基づく実施の形態２の画像形成装置に採用されるプリント配線基板２０１に形成された印刷制御部１０３とプリント配線基板２０１上に配列された半導体複合装置としての複合チップ２０５－１の回路図である。

この複合チップ２０５－１及びプリント配線基板２０１が、前記した図４に示す実施の形態１の複合チップ１０５－１及びプリント配線基板１０１と主に異なる点は、発光素子アレイＣＨＰ１用が第１電源（電位ＶＤＤ１）に接続され、シフトレジスタ１１０－１が第２電源（電位ＶＤＤ２）に接続され、プルアップ抵抗Ｒ２（図４でのプルアップ抵抗Ｒ１に対応する）が、第２電源（電位ＶＤＤ２）と共通端子ＩＮ間に設けられている点である。

従って、この複合チップ２０５－１及びプリント配線基板２０１を採用する画像形成装置が、前記した実施の形態１の画像形成装置１０（図１）と共通する部分には同符号を付して、或いは図面を省いて説明を省略し、異なる点を重点的に説明する。尚、本実施の形態の画像形成装置の要部構成は、光学ヘッド装置以外において図１に示す実施の形態１の画像形成装置１０の要部構成と共通するため、必要に応じて図１を参照する。

発光サイリスタの故障モードの中で、ゲートがオフの場合、例えばここでのＰゲート型発光サイリスタＴｈｙの場合においてはゲートが低レベル（以下、Ｌレベルと称す）の場合においても、アノード・カソード間に微小なリーク電流ＩＬａｋが流れるモードであるＡ‐Ｋ間リークがあることが知られている。このモードはリークの程度が軽微な場合には正常に動作する可能性があり、その検出のためには、リーク電流の測定が必要であった。

しかしながら、実施の形態１の光学ヘッド装置では、図４に示すように、プルアップ抵抗Ｒ１がアノード・カソード間に接続されており、プルアップ抵抗Ｒ１のリーク電流ＩＲｐが発光サイリスタのＡ‐Ｋ間の微小なリーク電流ＩＬａｋよりも十分に大きい場合に、微小リーク電流が測定できない問題があった。

そこで、本実施の形態の光学ヘッド装置では、図５に示すように、発光素子アレイＣＨＰ１用が第１電源（電位ＶＤＤ１）に接続され、シフトレジスタ１１０－１の電源投入部１１０ａが、第１電源とは別系統の第２電源（電位ＶＤＤ２）に接続され、プルアップ抵抗Ｒ２を、シフトレジスタ１１０－１の電源印加部としての電源投入部１１０ａと共通端子ＩＮ間に設けている。

以上の構成において、図５の回路図を参照しながら、本実施の形態の光学ヘッド装置の動作について説明する。

先ず、シフトレジスタ用の第２電源（電位ＶＤＤ２）が投入されると、プルアップ抵抗Ｒ２により、共通端子ＩＮの電位がＶＤＤ２電位までプルアップされる。次に発光素子アレイＣＨＰ１を駆動させるために、駆動用波形発生回路１０８からＨレベルが駆動回路１０７－１に印加されると、ＮＭＯＳトランジスタＱ１がオン状態となる。

この時、ＩＣチップ２０２－１側の共通端子ＩＮが電位ＶＤＤ２までプルアップされているため、ＮＭＯＳトランジスタＱ１は、高速にオン状態となり、立ち上りが遅れることなく、速やかに定電流動作を開始する。

印刷制御部１０３は、時分割制御に基づいて、複合チップ２０５－１を駆動する場合、シリアルデータＳＩ及びシリアルクロック信号ＳＣＫにより、選択発光させる発光サイリスタ、例えば発光サイリスタＴｈｙ２に対応するＦＦ回路ＦＦ２の出力端子ＱをＨレベルに設定し、続くタイミングでＮＭＯＳトランジスタＱ１をオン状態とする。これにより発光サイリスタＴｈｙ２のみが、そのゲートにトリガ電流が発生してターンオンして発光電流Ｉｐが流れ、発光する。このとき同時にプルアップ抵抗Ｒ２にも電圧ＶＤＤ２が印加されるため、プルアップ抵抗にはリーク電流ＩＲｐ２（ＩＲｐ２＝ＶＤＤ２／Ｒ２）が流れる。所定時間だけ発光させたのち、ＮＭＯＳトランジスタＱ１をオフ状態して消灯する。

時分割制御される複合チップ２０５－１の次の駆動タイミングでは、同様にして、つぎに発光させる発光サイリスタＴｈｙに対応するＦＦ回路の出力端子ＱをＨレベルに設定し、続くタイミングでＮＭＯＳトランジスタＱ１を、再びオン状態として所定時間発光させた後に再びオフ状態とする。複合チップ２０５－１において、以後、同様の動作を繰り返して選択された発光サイリスタＴｈｙのみを順次発光させる。尚、ここでは、複合チップ２０５－１の一回の駆動時に、１つの発光サイリスタＴｈｙが選択されて発光されるものである。

駆動回路１０７－１によって決まる駆動電流（定電流）Ｉｏｕｔは、発光電流Ｉｐとプルアップ抵抗Ｒ２に流れるリーク電流ＩＲｐ２の和となる。そのため、プルアップ抵抗Ｒ２を設けない場合に比べて、リーク電流ＩＲｐ２分だけ発光電流Ｉｐが少なくなる。しかしながら、プルアップ抵抗Ｒ２は、５０ｋΩ≦Ｒ２≦１ＭΩの範囲にあるため、電圧ＶＤＤ２を５Ｖとすると、プルアップ抵抗Ｒ２に流れるリーク電流ＩＲｐ２は、
５μＡ≦ＩＲｐ２≦１００μＡ
となる。従ってリーク電流ＩＲｐ２は、通常の駆動電流Ｉｏｕｔの範囲が１０ｍＡ～２０ｍＡであることを考えるとその１％以下で、駆動電流Ｉｏｕｔよりも十分に小さいため、リーク電流ＩＲｐ２による発光電流Ｉｐの減少の影響は無視できる。

また、発光電流Ｉｐは、第１電源（電位ＶＤＤ１）より流れ、プルアップ抵抗Ｒ２に流れるリーク電流ＩＲｐ２は第２電源（電位ＶＤＤ２）より流れ込むため、仮に発光サイリスタＴｈｙのアノード・カソード間にリーク電流ＩＬａｋが流れた場合においても、第１電源（電位ＶＤＤ１）より流れる電流を測定することで、リーク電流ＩＲｐ２によらずリーク電流ＩＬａｋを測定できる。

尚、実施の形態１，２では、シフトレジスタ１１０を、シリコン基板であるＩＣチップ１０２－１（２０２－１）上に公知のＣＭＯＳ技術を用いて作成されるものとして説明したが、これに限定されるものではなく、Ｓｌ、ＧａＡｓ等の化合物半導体を使用した構成も可能である。

また、実施の形態１，２では、発光させるべき発光サイリスタＴｈｙの位置を指定するためにシフトレジスタ１１０を用いた例を説明したが、これに限定されるものではなく、位置の指定をするために、サイリスタを用いた自己走査型素子を用いることも可能である。
更に、実施の形態１，２では、ｐゲート型発光サイリスタを用いた例を説明したが、ｎゲート型発光サイリスタを使用してもよいなど、本発明は種々の態様を取り得るものである。

以上のように、本実施の形態の光学ヘッド装置によれば、複合チップ２０５において、シフトレジスタ１１０用の第２電源（電位ＶＤＤ２）と共通端子ＩＮ間にプルアップ抵抗Ｒ２を設けたことにより、共通端子ＩＮがプルアップされるため、実施の形態１の場合と同様に、駆動回路１０７のオフが続いた状態からのオン時において、定電流回路が高速に立ち上がり、高速な点灯が可能となる。
更に、リーク電流ＩＬａｋを測定する場合においてもプルアップ抵抗Ｒ２を流れるリーク電流ＩＲｐ２によらずに測定することが可能となる。

本実施の形態では画像形成装置としてカラープリンタを用いて説明したが、単色プリンタ、複写機、ＦＡＸ、更にこれらを複合させた複合機等にも適用可能である。

１０ 画像形成装置、 １１ 画像形成ユニット、 １２ 転写ユニット、 １３ 定着装置、 １４ 給紙カセット、 １５ 給紙ローラ、 １６ 用紙センサ、 １７ レジストローラ対、 １８ 書込みセンサ、 ２１ 用紙センサ、 ２２ 排出ローラ対、 ２３ スタッカ、 ２５ 上部カバー、 ２６ 用紙搬送路、 ２７ 用紙搬送路、 ３１ 転写ベルト駆動ローラ、 ３２ 転写ベルト従動ローラ、 ３３ 転写ベルト張架ローラ、 ３４ 転写ローラ、 ３５ 転写ベルト、 ３８ 除電光源、 ４１ 光学ヘッド装置、 ４５ 感光体ドラム、 ４６ 帯電ローラ、 ４７ 現像ローラ、 ４８ トナー供給ローラ、 ４９ 現像ブレード、 ５１ａ ベルトクリーニングブレード、 ５１ｂ ベルトクリーナ容器、 ５２ 加熱ローラ、 ５３ 加圧ローラ、 ５５ 記録用紙、 ５８ 制御部、 １０１ プリント配線基板、 １０２ ＩＣチップ、 １０３ 印刷制御部、 １０４ ボンディングワイヤ、 １０５ 複合チップ、 １０６ ヘッド基板ユニット、 １０７ 駆動回路、 １０８ 駆動用波形発生回路、 １１０ シフトレジスタ、 電源投入部１１０ａ、 １１１ ベース部材、 １１２ ロッドレンズアレイ、 １１３ レンズホルダ、 １１３ａ 開口部、 １１４ クランパ、 １１５ クランパ、 ＣＨＰ１～ＣＨＰ（Ｎ） 発光素子アレイ、 Ｔｈｙ１～Ｔｈｙ３８４ 発光サイリスタ、 Ｒ１ プルアップ抵抗、 ２０１ プリント配線基板、 ２０２ ＩＣチップ、 ２０５ 複合チップ。

Claims (10)

1. 第１電源と接続される第１端子と、前記第１端子との間に駆動電流を流すための第２端子と、前記第１端子と前記第２端子との間の導通状態を制御する第１制御端子とを有する３端子発光素子を複数一列に備え、前記複数の３端子発光素子の、前記第１端子同士及び前記第２端子同士をそれぞれ電気的に共通接続した発光素子アレイと、
   前記複数の３端子発光素子の各前記第１制御端子に対して、選択的にトリガ信号を与えてオン状態とする制御回路とを有し、
   前記共通接続された前記第１端子と前記共通接続された前記第２端子との間にプルアップ抵抗を接続したことを特徴とする半導体複合装置。
2. 第１電源と接続される第１端子と、前記第１端子との間に駆動電流を流すための第２端子と、前記第１端子と前記第２端子との間の導通状態を制御する第１制御端子とを有する３端子発光素子を複数一列に備え、前記複数の３端子発光素子の、前記第１端子同士及び前記第２端子同士をそれぞれ電気的に共通接続した発光素子アレイと、
   第２の電源と接続される電源印加部を備え、前記複数の３端子発光素子の各前記第１制御端子に対して、選択的にトリガ信号を与えてオン状態とする制御回路とを有し、
   前記電源印加部と前記共通接続された前記第２端子との間にプルアップ抵抗を接続したことを特徴とする半導体複合装置。
3. 前記３端子発光素子は、ｐゲート型発光サイリスタであることを特徴とする請求項１又は２記載の半導体複合装置。
4. 前記制御回路は、シフトレジスタであることを特徴とする請求項１から３までの何れかに記載の半導体複合装置。
5. 前記シフトレジスタは、ＣＭＯＳ技術を用いて作成されることを特徴とする請求項４記載の半導体複合装置。
6. 前記シフトレジスタは、化合物半導体を用いて作成されることを特徴とする請求項４記載の半導体複合装置。
7. 前記制御回路は、サイリスタにより構成されていることを特徴とする請求項１から３までの何れかに記載の半導体複合装置。
8. 請求項１から７までの何れかに記載の半導体複合装置と、
   前記半導体複合装置に流れる前記駆動電流の流路を遮断或いは導通するための駆動回路と
   を備えたことを特徴とするプリントヘッド。
9. 前記駆動回路は、入力する駆動信号に応じて、前記導通時に一定の電流を掃引する定電流回路であることを特徴とする請求項８記載のプリントヘッド。
10. 請求項８又は９記載のプリントヘッドを備えたことを特徴とする画像形成装置。

Images