JP2005026514A - 半導体薄膜の製造装置及びそれを用いた製造方法 - Google Patents
半導体薄膜の製造装置及びそれを用いた製造方法 Download PDFInfo
- Publication number
- JP2005026514A JP2005026514A JP2003191188A JP2003191188A JP2005026514A JP 2005026514 A JP2005026514 A JP 2005026514A JP 2003191188 A JP2003191188 A JP 2003191188A JP 2003191188 A JP2003191188 A JP 2003191188A JP 2005026514 A JP2005026514 A JP 2005026514A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- heating
- substrate
- manufacturing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】結晶性のばらつきが小さい半導体薄膜を製造することのできる半導体薄膜の製造装置を提供する。
【解決手段】基板上に形成された非晶質半導体薄膜から結晶性半導体薄膜を製造する半導体薄膜の製造装置であって、非晶質半導体薄膜が形成された基板を加熱するための加熱手段と、加熱手段により加熱された基板上の半導体薄膜の結晶化状態を評価する評価手段と、評価手段により評価された半導体薄膜の結晶化状態に基づいて、その熱処理条件を推定し、加熱手段による加熱条件の設定を変更するフィードバック制御を行う制御手段とを備える。
【選択図】 図１
【解決手段】基板上に形成された非晶質半導体薄膜から結晶性半導体薄膜を製造する半導体薄膜の製造装置であって、非晶質半導体薄膜が形成された基板を加熱するための加熱手段と、加熱手段により加熱された基板上の半導体薄膜の結晶化状態を評価する評価手段と、評価手段により評価された半導体薄膜の結晶化状態に基づいて、その熱処理条件を推定し、加熱手段による加熱条件の設定を変更するフィードバック制御を行う制御手段とを備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体薄膜の製造装置に関し、特に、基板上に形成された非晶質半導体薄膜を溶融固化させることにより半導体薄膜を製造する半導体薄膜の製造装置に係るものである。
【０００２】
【従来の技術】
絶縁性基板上に形成された非晶質シリコン（アモルファスシリコン）薄膜を加熱溶融させることにより多結晶質シリコン（ポリシリコン）薄膜を形成する方法は、従来より広く研究されている。
【０００３】
例えば、非特許文献１では、パルス発振のレーザー光による大出力のエキシマレーザーによって、ガラス基板上のアモルファスシリコン薄膜を加熱溶融させることにより結晶化させる方法が開示されている。
【０００４】
ところで、ポリシリコン薄膜の電子移動速度は、１００〜４００ｃｍ２／Ｖｓｅｃの水準であり、アモルファスシリコン薄膜の０．５〜１ｃｍ２／Ｖｓｅｃの水準と比較して、２桁程度高いものである。そのため、この優れた特性を有するポリシリコン薄膜を用いて液晶パネルを作製すると、画素のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）だけでなく、ドライバやコントロール回路というような周辺回路もＴＦＴを搭載した基板（ＴＦＴアレイ基板）上に作り込むことができる。この技術は、モノリシック（Ｍｏｎｏｌｉｔｈｉｃ）と呼ばれ、大幅なコストダウン、コンパクト化、信頼性の向上を図ることができる。そのため、ポリシリコン薄膜を形成するための技術開発が活発である。
【０００５】
その一例として、アモルファスシリコン薄膜に、ニッケル、パラジウム、鉛等を、プラズマ処理法、蒸着法、イオン注入法、スパッタリング法、溶液塗布法等により微量添加した後、そのアモルファスシリコン薄膜を、ヒーターを用いて窒素雰囲気下で５５０℃で４時間程度加熱することにより、良好な電気的特性のポリシリコン薄膜を形成するという技術が知られている。
【０００６】
さらに、上述のヒーターによる加熱の後に、レーザー光の照射による加熱を行い、２段階で結晶化させることによって、１段階での結晶化よりも、良好な電気的特性を有するポリシリコン薄膜を形成する技術も知られている。
【０００７】
図１０は、光学顕微鏡（倍率：１０００）によるポリシリコン薄膜表面の写真である。（ａ）は５８０℃で、（ｂ）は５９０℃で、（ｃ）は６００℃で、表面にアモルファスシリコンが形成された基板をヒーターによってそれぞれ１時間加熱させたものの表面である。なお、図中の白い領域は結晶性の領域であり、黒い領域は非晶質の領域である。
【０００８】
図１１は、同じくヒーターを用いて、５９０℃以上でアモルファスシリコンが形成された基板を加熱した場合の加熱時間と非晶質領域の分率との関係を示す。なお、加熱の際には、加熱チャンバ内に２０枚の基板を互いに並行に配置してバッチ式処理で加熱しており、図中の四角印は下から３番目の基板の非晶質領域の分率の値を、図中の三角印は下から７番目の基板の非晶質領域の分率の値をそれぞれ示している。
【０００９】
これらによると、ヒーターによる加熱において、１０℃程度の加熱温度の差によってポリシリコン薄膜の非晶質領域の分率が大きく変わることが予想され、バッチ式処理の加熱では、加熱チャンバ内の位置によって非晶質領域の分率の値がばらつくことが分かる。
【００１０】
上述のような２段階の結晶化によって、結晶性のばらつきが小さく良好な電気的特性のポリシリコン薄膜を形成するには、１段階目のヒーターによる加熱において、ポリシリコン薄膜を形成させる基板が、例えば、６００℃以上で１時間以上というような所定の条件下で加熱されることが重要である。
【００１１】
【非特許文献１】
Ｔ．Ｓａｍｅｓｈｉｍａ，Ｓ．Ｕｓｕｉ ａｎｄ Ｍ．Ｓｅｋｉｙａ，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖ．Ｌｅｔｔ．，ＥＤＬ−７，２７６，１９８６，”ＸｅＣｌ ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌｉｎｇ ｕｓｅｄ ｉｎ ｔｈｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｐｏｌｙ−Ｓｉ ＴＦＴ’ｓ．”
【００１２】
【発明が解決しようとする課題】
ところで、この１段階目のヒーターによる加熱に用いられる従来の加熱装置は、加熱チャンバ内に熱電対が付加され、その熱電対から得られる温度データに基づいて、ヒーターのパワー制御することにより、加熱温度を管理するものである。しかしながら、このような加熱装置では、ヒーター及び熱電対等の装置面の経時変化、アモルファスシリコン薄膜及びガラス基板等の材料面の特性変化に対して、十分に適応することができないため、ポリシリコン薄膜の結晶性にばらつきが生じてしまうという問題がある。
【００１３】
さらに、近年、液晶パネル生産効率の向上のためにポリシリコン薄膜を形成する基板を大面積化する動きが著しく、加熱する基板が大面積になるほど、面内を均一に加熱することが難しくなっている。例えば、枚葉式の加熱の場合には、基板の面内にて加熱が不均一になり、バッチ式の加熱の場合には、基板の面内だけでなく、基板間でも加熱が不均一になる可能性が高い。これにより、ポリシリコン薄膜の結晶性がばらつくという問題がますます大きくなってきている。
【００１４】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、結晶性のばらつきが小さい半導体薄膜を製造することができる半導体薄膜の製造装置及び製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の半導体薄膜の製造装置は、基板上に形成された非晶質半導体薄膜から結晶性半導体薄膜を製造する半導体薄膜の製造装置であって、非晶質半導体薄膜が形成された基板を加熱するための加熱手段と、上記加熱手段により加熱された基板上の半導体薄膜の結晶化状態を評価する評価手段と、上記評価手段により評価された半導体薄膜の結晶化状態に基づいて、その熱処理条件を推定し、上記加熱手段による加熱条件の設定を変更するフィードバック制御を行う制御手段と、を備えていることを特徴とする。
【００１６】
上記の製造装置によれば、加熱手段によって加熱された基板上の半導体薄膜の結晶化状態を評価手段によって評価して、制御手段によってその評価された半導体薄膜の結晶化状態に基づいて基板の熱処理条件を推定して加熱手段による加熱条件の設定を変更するフィードバック制御することになる。これにより、従来のような熱電対等による加熱手段の温度管理ではなく、実際の半導体薄膜の結晶性の状態によって温度管理されるので、装置面の経時変化、材料面の特性変化に対して適応することが可能になり、結晶性のばらつきが小さい半導体薄膜を製造することができる。
【００１７】
本発明の半導体薄膜の製造装置は、上記評価手段が、光学的観察によって基板上の半導体薄膜の結晶化状態を評価してもよい。
【００１８】
上記の製造装置によれば、光学的観察によって半導体薄膜の結晶化状態を評価するので、容易に半導体薄膜を評価することができる。
【００１９】
本発明の半導体薄膜の製造装置は、上記評価手段が、半導体薄膜に残存する非晶質領域の分率によりその結晶化状態を評価してもよい。
【００２０】
上記の製造装置によれば、基板上の半導体薄膜の結晶化状態を、半導体薄膜に残存する非晶質領域の分率により評価することになる。これにより、非晶質領域の分率の値は、種々の測定装置で算出することが可能なため、非晶質領域の分率の値の蓄積及び共有化が容易になる。
【００２１】
本発明の半導体薄膜の製造装置は、上記制御手段が、上記加熱手段による基板の加熱温度を上記熱処理条件として推定してもよい。
【００２２】
上記の製造装置によれば、制御手段が加熱手段による基板の加熱温度を推定することになるので、加熱手段による基板の加熱温度の過不足を認識することができる。
【００２３】
本発明の半導体薄膜の製造装置は、上記制御手段が、上記加熱手段による基板の加熱の昇温速度を上記熱処理条件として推定してもよい。
【００２４】
上記の製造装置によれば、制御手段が加熱手段による基板の加熱の昇温速度を推定することになるので、加熱手段による基板の加熱の昇温速度の過不足を認識することができる。
【００２５】
本発明の半導体薄膜の製造装置は、上記制御手段が、上記加熱手段による基板の加熱時間を上記熱処理条件として推定してもよい。
【００２６】
上記の製造装置によれば、制御手段が加熱手段による基板の加熱時間を推定することになるので、加熱手段による基板の加熱時間の過不足を認識することができる。
【００２７】
本発明の半導体薄膜の製造装置は、上記加熱手段が、複数の基板を収容可能な加熱チャンバを備え、該加熱チャンバ内に複数の基板収容エリアが設けられ、該各基板収容エリア毎に温度制御可能に構成されていてもよい。
【００２８】
上記の製造装置によれば、加熱手段は、複数の基板を収容可能な加熱チャンバを備え、加熱チャンバ内に複数の基板収容エリアが設けられ、その各基板収容エリア毎に温度制御可能に構成されている。これにより、加熱チャンバ内に複数の基板を収容してバッチ式処理によって基板を加熱した場合には、基板間の半導体薄膜の結晶性のばらつきを低減することができ、また、加熱チャンバ内に単数の基板を収容して枚様式処理によって基板を加熱した場合には、基板内の半導体薄膜の結晶性のばらつきを低減することができる。
【００２９】
本発明の半導体薄膜の製造方法は、基板上に形成された非晶質半導体薄膜から結晶性半導体薄膜を製造する方法であって、非晶質半導体薄膜が形成された基板を加熱する加熱工程と、上記加熱工程で加熱された基板上の半導体薄膜の結晶化状態を評価する評価工程と、上記評価工程で評価された半導体薄膜の結晶化状態に基づいて、その熱処理条件を推定し、上記加熱工程での加熱条件の設定を変更するフィードバック制御を行う制御工程と、を備えることを特徴とする。
【００３０】
上記の製造方法によれば、非晶質半導体薄膜が形成された基板を加熱して、その加熱された基板上の半導体薄膜の結晶化状態を評価して、さらに、評価された半導体薄膜の結晶化状態に基づいて、基板の熱処理条件を推定して、加熱工程での加熱条件の設定を変更するフィードバック制御を行うことになる。これにより、従来のような熱電対等による加熱手段の温度管理ではなく、実際の半導体薄膜の結晶性の状態によって温度管理されるので、装置面の経時変化、材料面の特性変化に対して適応することが可能になり、結晶性のばらつきが小さい半導体薄膜を製造することができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体薄膜の製造装置及びそれを用いた半導体薄膜の製造方法について、図面に基づいて詳細に説明する。
【００３２】
（実施形態１）
図１は、本発明の実施形態１に係る半導体薄膜製造装置１００を示す。
【００３３】
この半導体薄膜製造装置１００は、加熱部１０、搬送部２０、測定部３０及び制御部４０から構成されている。
【００３４】
加熱部１０を構成するトランスファーモジュール１０ｃは、その内部に第２搬送ロボット（不図示）を有しており、基板を加熱するための加熱チャンバとして４箇所のプロセスチャンバ１０ａと、２箇所のロードロック室１０ｂを介して搬送部２０の搬送ロード室２０ａと接続されている。
【００３５】
搬送部２０は、その内部に第１搬送ロボット２１ａを有する搬送ロード室２０ａと、カセット搬入用のカセット搬入出室２０ｂとから構成され、搬送ロード室２０ａは測定部３０と接続され、測定部３０は制御部４０と繋がっている。
【００３６】
図７は、半導体薄膜製造装置１００で用いられるカセット１５を示す。
【００３７】
このカセット１５は、半導体薄膜製造装置１００内で、処理基板５を搬送するために使用され、複数の、例えば、２０枚の処理基板５を互いに等しい間隔で並行に収容するものであり、その内部は、エリアａ、エリアｂ、エリアｃ及びエリアｄの４つの基板収容エリアに区分されている。なお、処理基板５は、その表面に非晶質半導体（アモルファスシリコン）薄膜が形成されたガラス基板であり、カセット１５内のエリアａ、エリアｂ、エリアｃ及びエリアｄの４つの基板収容エリア毎に代表基板５ａ、５ｂ、５ｃ及び５ｄが設定されている。
【００３８】
プロセスチャンバ１０ａ内には、カセット１５のエリアａ、エリアｂ、エリアｃ及びエリアｄに対応して、それぞれ独立制御可能な複数のヒーターが設けられている。
【００３９】
次に、上述の半導体薄膜製造装置１００について、その動作を説明する。
【００４０】
まず、処理基板５が収容されたカセット１５は、カセット搬入出室２０ｄに設置され、搬送ロード室２０ａ内の第１搬送ロボット２１ａによって、ロードロック室１０ｂに搬送される。
【００４１】
この搬送ロード室２０ａにおいて、第１搬送ロボット２１ａは、そのアーム２１ｂでカセット１５を保持しながら、敷設された一対の搬送レール２１ｃの上を移動することによって、カセット１５を搬送する。
【００４２】
次いで、ロードロック室１０ｂに搬送されたカセット１５は、トランスファーモジュール１０ｃ内の第２搬送ロボット（不図示）によって、プロセスチャンバ１０ａに搬送される。
【００４３】
このプロセスチャンバ１０ａにおいて、カセット１５に収容された処理基板５が加熱処理され、処理基板５表面のアモルファスシリコン薄膜が溶融固化してポリシリコン薄膜となる。
【００４４】
次いで、熱処理されたカセット１５は、トランスファーモジュール１０ｃ内の第２搬送ロボット（不図示）によって、ロードロック室１０ｂに搬送される。
【００４５】
次いで、ロードロック室１０ｂに搬送されたカセット１５内の所定の処理基板５（例えば、代表基板５ａ）は、第１搬送ロボット２１ａによって、測定部３０に搬送される。
【００４６】
この測定部３０において、処理基板５上の半導体薄膜（アモルファスシリコン／ポリシリコン）の、例えば、ラマンスペクトルを測定して、その測定データから非晶質領域の分率の値を算出する。さらに、制御部４０において、その非晶質領域の分率の値に基づいて、その処理基板５の熱処理条件を推定すると共に、次ロットの加熱条件に対する補正値を算出して、プロセスチャンバ１０ａのヒーターの加熱条件の設定を変更するフィードバック制御を行う。これにより、現ロットの非晶質領域の分率の値に基づき、常に、次ロットの加熱条件が修正されるため、安定した加熱処理が可能になる。
【００４７】
次いで、測定された処理基板５は、第１搬送ロボット２１ａによって、カセット１５内の元の位置に収容される。
【００４８】
次いで、一連の処理が完了したカセット１５は、第１搬送ロボット２１ａによって、カセット搬入出室２０ｂに搬送される。
【００４９】
なお、搬送ロード室２０ａとロードロック室１０ｂとの間、ロードロック室１０ｂとトランスファーモジュール１０ｃとの間及びトランスファーモジュール１０ｃとプロセスチャンバ１０ａとの間には、カセット１５の搬送に合わせて開閉する第１ゲート（不図示）、第２ゲート１０ｅ及び第３ゲート１０ｄがそれぞれ設けられている。
【００５０】
次に、フィードバック制御について説明する。
【００５１】
まず、フィードバック制御するために、下記のような各加熱条件と非晶質領域分率との関係を予め実験的に測定し、その測定値から得られる関係式を制御部４０の演算処理部内に設定しておく必要がある。
【００５２】
〜加熱温度〜
図３は、図７に示すように２０枚の処理基板５をカセット１５内に収容して１時間で加熱した時の、下から３枚目の処理基板５の加熱温度と、その処理基板５上の半導体薄膜中に含まれる非晶質領域の分率との相関の一例を示す。図中の黒丸印は、各加熱温度における非晶質領域の分率の値の平均値であり、その黒丸印に連結した一対の−印は、上側の−印が、その非晶質領域の分率の値の最大値であり、下側の−印が、その非晶質領域の分率の値の最小値である。この例の場合、非晶質領域の分率の値は、２０〜２５％であることが好ましく、６００℃の加熱温度が最適条件になる。そして、太曲線は、加熱温度と非晶質領域の分率との相関を示す近似曲線である。この近似曲線の関係式を制御部４０内の演算処理部に設定する。
【００５３】
〜加熱時間〜
図４は、図７に示すように２０枚の処理基板５をカセット１５内に収容して６００℃で加熱した時の、下から１７枚目の処理基板５の加熱時間と、その処理基板５上の半導体薄膜中に含まれる非晶質領域の分率との相関の一例を示す。図中の黒丸印は、各加熱時間における非晶質領域の分率の値の平均値であり、その黒丸印に連結した一対の−印は、上側の−印が、その非晶質領域の分率の値の最大値であり、下側の−印が、その非晶質領域の分率の値の最小値である。この例の場合、非晶質領域の分率の値は、２０〜２５％であることが好ましく、６０分の加熱時間が最適条件になる。そして、太曲線は、加熱時間と非晶質領域の分率との相関を示す近似曲線である。この近似曲線の関係式を制御部４０内の演算処理部に設定する。
【００５４】
〜昇温速度〜
図６は、図７に示すように２０枚の処理基板５をカセット１５内に収容して、昇温速度を意図的に変えた場合のカセット１５内の下から３段目の処理基板５の基板中央部の温度プロファイル（Ａ，Ｂ，Ｃ及びＤの４種）を示す。
【００５５】
図５は、処理基板５の昇温速度と、その処理基板５上の半導体薄膜中に含まれる非晶質領域の分率との相関の一例を示す。図中の三角印は図６の各昇温速度によって得られた半導体薄膜中に含まれる非晶質領域の分率の値であり、同じく、四角印はカセット１５内の下から７段目で得られた半導体薄膜中に含まれる非晶質領域の分率の値である。なお、４４０〜５４０℃の昇温速度が大きく半導体薄膜の結晶性に影響することが実験的に確認しているので、図中の横軸は、４４０から５４０℃までの単位時間（秒）当たりの昇温温度、つまり、昇温速度を示す。この昇温速度と非晶質領域の分率との相関から得られる近似曲線（不図示）の関係式を制御部４０内の演算処理部に設定する。
【００５６】
フィードバック制御の際には、実際に加熱された処理基板５の非晶質領域の分率の値を、上述の加熱条件（加熱温度、加熱時間及び昇温速度）と非晶質領域の分率との相関を表す近似曲線の関係式に代入することにより、処理基板５の熱処理条件を推定して、その熱処理条件と最適加熱条件との差から補正加熱条件を算出して、その補正加熱条件を次ロットの加熱条件にフィードバックするように、次ロットのヒーターの加熱条件の設定を変更する。そして、その変更した加熱条件で次ロットの処理基板５が熱処理される。
【００５７】
なお、加熱時間をプロセスチャンバ１０ａ内の４つの基板収容エリア毎に設定するのは困難なため、加熱時間は、プロセスチャンバ１０ａ内の４つの基板収容エリア全体で統一に制御されるものである。
【００５８】
次に、上述の半導体薄膜製造装置１００を用いて半導体薄膜を形成する半導体薄膜の製造方法について工程を追って詳細に説明する。
【００５９】
＜準備工程＞
まず、プラズマＣＶＤ法、スパッタリング法等を用いて、５０〜１５０ｎｍ程度の厚さで半導体薄膜となるアモルファスシリコン薄膜をガラス基板上に形成する。
【００６０】
次いで、プラズマ処理法、蒸着法、イオン注入法、スパッタリング法、溶液塗布法等により、アモルファスシリコン薄膜上に触媒として、ニッケル、パラジウム、鉛等を微量（例えば、１〜４ｐｐｍ）添加する。これにより、処理基板５が得られる。
【００６１】
次いで、２０枚の処理基板５をカセット１５内のそれぞれステージ上に１枚ずつ配置及び収容する。
【００６２】
なお、ガラス基板上にアモルファスシリコン薄膜を形成する前に、例えば、シリコン酸化膜からなるベースコート膜を成膜して、ガラス基板からの不純物の拡散を防止してもよい。
【００６３】
＜加熱工程＞
まず、カセット１５を搬送部２０のカセット搬入出室２０ｂに搬入する。このとき、制御部４０によって、搬入されたカセット１５が認識されると共に、そのカセット１５内の処理基板５の種類（機種）が判別される。
【００６４】
次いで、上述の動作説明の記載のように半導体薄膜製造装置１００を作動させ、カセット１５をプロセスチャンバ１０ａ内に収容させる。
【００６５】
次いで、処理基板５の種類に応じた所定の加熱プログラムを開始させる。
【００６６】
以上のようにして、カセット１５内の処理基板５が２０枚１ロットでバッチ式に処理され、それぞれの処理基板５上のアモルファスシリコン薄膜が溶融固化してポリシリコン薄膜が形成される。
【００６７】
＜評価工程＞
加熱プログラムの終了後、上述の半導体薄膜製造装置１００の動作説明の記載のように、カセット１５内の処理基板５（代表基板５ａ、５ｂ、５ｃ及び５ｄ）が測定部３０に搬送される。
【００６８】
次いで、測定装置３０ａによって、代表基板５ａ、５ｂ、５ｃ及び５ｄ上のシリコン半導体薄膜のラマンスペクトルを測定することにより、非晶質領域の分率の値を算出する。
【００６９】
なお、シリコン半導体薄膜の測定に関しては、ラマン分光法の代わりに、Ｘ線回折法及びラザフォード後方散乱法等を用いることができる。
【００７０】
＜制御工程＞
制御部４０によって、測定部３０で得られた代表基板５ａ、５ｂ、５ｃ及び５ｄの非晶質領域の分率の値を上述の近似曲線の関係式に代入して、代表基板５ａ、５ｂ、５ｃ及び５ｄのプロセスチャンバ１０ａ内での各熱処理条件（加熱温度、加熱時間及び昇温速度）を推定して、その熱処理条件と最適加熱条件との差から補正加熱条件を算出して、その補正加熱条件を基板収容エリア毎に次ロットの加熱条件にフィードバックするように、次ロットのヒーターの加熱条件の設定を変更する。
【００７１】
具体的には、図７に示すように２０枚の処理基板５を１ロットとして加熱処理を行い、処理基板５上の半導体薄膜の非晶質領域の分率の値を算出した際に、１ロット内で非晶質領域の分率の値がばらついている場合には、次ロットの加熱条件で非晶質領域の分率の値が低くなった基板収容エリアのヒータ−の加熱温度を上げるように変更する。それでも、改善されない場合には、次ロットの加熱条件で該当の基板収容エリアのヒータの加熱温度をさらに上げるように、又は、昇温速度を高めになるように変更する。また、１ロット全体に渡って非晶質領域の分率の値が低い場合には、次ロットの加熱条件で加熱時間を全体的に長くなるように変更する。
【００７２】
次に、具体的に行った実験について説明する。
【００７３】
本発明の実施形態の実施例として、実施形態１と同じ方法で、処理基板を処理した。具体的には、ガラス基板上に５０ｎｍ程度の厚さでアモルファスシリコン薄膜を形成した処理基板を作製して、触媒を添加後、処理基板２０枚を１ロットとして、半導体薄膜製造装置にセットして加熱処理した。
【００７４】
図２（ａ）は、比較例として、従来の製造方法で半導体薄膜を製造した場合の、各処理基板の非晶質領域の分率の値を示す。図中の黒丸印は、それぞれの処理基板内の２５点における非晶質領域の分率の値の平均値であり、その黒丸印に連結した一対の−印は、上側の−印が、その非晶質領域の分率の値の最大値であり、下側の−印が、その非晶質領域の分率の値の最小値である。
【００７５】
図２（ｂ）は、実施例として、本発明の製造装置及び製造方法で半導体薄膜を製造した場合の、各処理基板の非晶質領域の分率の値を示す。なお、図中の表記は、図２（ａ）と同様である。この実施例の場合、前ロット（図２（ａ））で非晶質領域の分率の値が部分的に高いため、基板収容エリア毎に加熱温度の修正によるフィードバック制御を行った。
【００７６】
図２（ａ）及び図２（ｂ）を比較すれば分かるように、図２（ｂ）では、基板内及び基板間の非晶質領域の分率の値のばらつきが共に小さくなっており、半導体薄膜の結晶性のばらつきが小さくなった。
【００７７】
以上のような半導体薄膜の製造方法によれば、プロセスチャンバ１０ａ内の基板収容エリア毎に、アモルファスシリコン薄膜が形成された処理基板５を加熱して、その加熱された処理基板５上の半導体薄膜の非晶質領域の分率の値により、その半導体薄膜の結晶化状態を評価して、さらに、評価された半導体薄膜の非晶質領域の分率の値に基づいて、処理基板５の熱処理条件を推定して、次ロットの加熱工程の加熱条件の設定を変更するようにフィードバック制御を行うことになる。これにより、従来のような熱電対等による加熱手段の温度管理ではなく、実際の半導体薄膜の結晶性の状態によって温度管理されるので、装置面の経時変化、材料面の特性変化に対して適応することが可能になり、結晶性のばらつきが小さい半導体薄膜を製造することができる。
【００７８】
（実施形態２）
図８は、処理基板５がバッチ処理された場合の処理基板５内の５点（Ａ、Ｂ、Ｃ、Ｄ及びＥ）における基板温度の推移を示す。これによると、昇温時及び降温時、特に昇温時において処理基板５内での基板温度にバラツキが大きいことが分かる。
【００７９】
そこで、さらに基板内の温度のバラツキを抑えるために、処理基板５の加熱を精細に一枚ずつ枚様式処理することが考えられる。
【００８０】
図９は、この枚様式処理に用いるプロセスチャンバ内の構成概略図である。
【００８１】
図９（ｂ）は、処理される処理基板５を示す。この処理基板５は、ブロックＡ、Ｂ、Ｃ、Ｄ及びＥの５ブロックに区分されている。
【００８２】
このプロセスチャンバは、処理基板５のブロックＡ、Ｂ、Ｃ、Ｄ及びＥに対応して、それぞれが独立制御するヒーターブロック１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ及び１２Ｅとからなる上部ヒーター１２、加熱ステージ１３及び下部ヒーター１１を有する。
【００８３】
なお、下部ヒーター１１は、上部ヒーター１２のように、複数個の分割され、その分割された各々が独立制御するものであってもよい。
【００８４】
その他の製造装置については、実施形態１と実質的に同一であるため、その詳細な説明を省略する。
【００８５】
次に、この半導体薄膜製造装置を用いて半導体薄膜を形成する半導体薄膜の製造方法について説明する。
【００８６】
まず、処理基板５を搬送部２０のカセット搬入出室２０ｂに搬入する。
【００８７】
半導体薄膜製造装置内で処理基板５の動作は、実施形態１のカセット１５と実質的に同じであり、カセット１５を処理基板５に置き換えればよいため、その説明を省略する。
【００８８】
以上のような製造方法によれば、枚様処理される処理基板５を複数のブロックに区分すると共に、プロセスチャンバ内のヒーターも処理基板５のブロックに対応するように各ヒーターブロックに区分される。これにより、処理基板５を各ブロック毎に半導体薄膜の非晶質領域の分率を測定し、その測定値を基にして、各ヒーターブロックをそれぞれ独立に制御することになるので、処理基板５内での半導体薄膜の結晶性のばらつきを小さくすることができる。
【００８９】
【発明の効果】
以上説明したように、本発明のよれば、プロセスチャンバ内の基板収容エリア毎に、アモルファスシリコン薄膜が形成された処理基板を加熱して、その加熱された処理基板上の半導体薄膜の非晶質領域分率の値により、その半導体薄膜の結晶化状態を評価して、さらに、評価された半導体薄膜の非晶質領域分率の値に基づいて、処理基板の熱処理条件を推定して、次ロットの加熱工程の加熱条件の設定を変更するようにフィードバック制御を行うことになるので、結晶性のばらつきが小さい半導体薄膜を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る半導体薄膜製造装置１００の構成を示す模式図である。
【図２】半導体薄膜の結晶性のバラツキを示す図であり、（ａ）は、従来の半導体薄膜の製造方法によって製造された半導体薄膜のデータであり、（ｂ）は、本発明の実施形態１に係る半導体薄膜の製造方法によって製造された半導体薄膜のデータである。
【図３】本発明の実施形態１に係る加熱温度と非晶質領域分率との相関関係を示す図である。
【図４】本発明の実施形態１に係る加熱時間と非晶質領域分率との相関関係を示す図である。
【図５】本発明の実施形態１に係る昇温速度と非晶質領域分率との相関関係を示す図である。
【図６】本発明の実施形態１に係る温度プロファイルを示す図である。
【図７】本発明の実施形態１に係るカセット１５を示す図である。
【図８】本発明の実施形態２に係る処理基板５内の基板温度のバラツキを示す図である。
【図９】本発明の実施形態２に係るプロセスチャンバ内の構成を示す図である。
【図１０】基板の加熱温度の差による半導体薄膜の結晶性の違いを示す顕微鏡写真であり、（ａ）は５８０℃で、（ｂ）は５９０℃で、（ｃ）は６００℃で、それぞれ１時間加熱して得られた半導体膜の顕微鏡写真である。
【図１１】５９０℃以上で基板を加熱した場合の、基板の加熱時間と非晶質領域分率との関係を示す図である。
【符号の説明】
５ 処理基板
１０ 加熱部
１０ａ プロセスチャンバ
１０ｂ ロードロック室
１０ｃ トランスファーモジュール
１０ｄ 第３ゲート
１０ｅ 第２ゲート
１１ 下部ヒーター
１２ 上部ヒーター
１３ 加熱ステージ
１５ カセット
２０ 搬送部
２０ａ 搬送ロード室
２０ｂ カセット搬入出室
２１ａ 第１搬送ロボット
２１ｂ アーム
２１ｃ 搬送レール
３０ 測定部
３０ａ 測定装置
４０ 制御部
１００ 半導体薄膜製造装置
【発明の属する技術分野】
本発明は、半導体薄膜の製造装置に関し、特に、基板上に形成された非晶質半導体薄膜を溶融固化させることにより半導体薄膜を製造する半導体薄膜の製造装置に係るものである。
【０００２】
【従来の技術】
絶縁性基板上に形成された非晶質シリコン（アモルファスシリコン）薄膜を加熱溶融させることにより多結晶質シリコン（ポリシリコン）薄膜を形成する方法は、従来より広く研究されている。
【０００３】
例えば、非特許文献１では、パルス発振のレーザー光による大出力のエキシマレーザーによって、ガラス基板上のアモルファスシリコン薄膜を加熱溶融させることにより結晶化させる方法が開示されている。
【０００４】
ところで、ポリシリコン薄膜の電子移動速度は、１００〜４００ｃｍ２／Ｖｓｅｃの水準であり、アモルファスシリコン薄膜の０．５〜１ｃｍ２／Ｖｓｅｃの水準と比較して、２桁程度高いものである。そのため、この優れた特性を有するポリシリコン薄膜を用いて液晶パネルを作製すると、画素のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）だけでなく、ドライバやコントロール回路というような周辺回路もＴＦＴを搭載した基板（ＴＦＴアレイ基板）上に作り込むことができる。この技術は、モノリシック（Ｍｏｎｏｌｉｔｈｉｃ）と呼ばれ、大幅なコストダウン、コンパクト化、信頼性の向上を図ることができる。そのため、ポリシリコン薄膜を形成するための技術開発が活発である。
【０００５】
その一例として、アモルファスシリコン薄膜に、ニッケル、パラジウム、鉛等を、プラズマ処理法、蒸着法、イオン注入法、スパッタリング法、溶液塗布法等により微量添加した後、そのアモルファスシリコン薄膜を、ヒーターを用いて窒素雰囲気下で５５０℃で４時間程度加熱することにより、良好な電気的特性のポリシリコン薄膜を形成するという技術が知られている。
【０００６】
さらに、上述のヒーターによる加熱の後に、レーザー光の照射による加熱を行い、２段階で結晶化させることによって、１段階での結晶化よりも、良好な電気的特性を有するポリシリコン薄膜を形成する技術も知られている。
【０００７】
図１０は、光学顕微鏡（倍率：１０００）によるポリシリコン薄膜表面の写真である。（ａ）は５８０℃で、（ｂ）は５９０℃で、（ｃ）は６００℃で、表面にアモルファスシリコンが形成された基板をヒーターによってそれぞれ１時間加熱させたものの表面である。なお、図中の白い領域は結晶性の領域であり、黒い領域は非晶質の領域である。
【０００８】
図１１は、同じくヒーターを用いて、５９０℃以上でアモルファスシリコンが形成された基板を加熱した場合の加熱時間と非晶質領域の分率との関係を示す。なお、加熱の際には、加熱チャンバ内に２０枚の基板を互いに並行に配置してバッチ式処理で加熱しており、図中の四角印は下から３番目の基板の非晶質領域の分率の値を、図中の三角印は下から７番目の基板の非晶質領域の分率の値をそれぞれ示している。
【０００９】
これらによると、ヒーターによる加熱において、１０℃程度の加熱温度の差によってポリシリコン薄膜の非晶質領域の分率が大きく変わることが予想され、バッチ式処理の加熱では、加熱チャンバ内の位置によって非晶質領域の分率の値がばらつくことが分かる。
【００１０】
上述のような２段階の結晶化によって、結晶性のばらつきが小さく良好な電気的特性のポリシリコン薄膜を形成するには、１段階目のヒーターによる加熱において、ポリシリコン薄膜を形成させる基板が、例えば、６００℃以上で１時間以上というような所定の条件下で加熱されることが重要である。
【００１１】
【非特許文献１】
Ｔ．Ｓａｍｅｓｈｉｍａ，Ｓ．Ｕｓｕｉ ａｎｄ Ｍ．Ｓｅｋｉｙａ，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖ．Ｌｅｔｔ．，ＥＤＬ−７，２７６，１９８６，”ＸｅＣｌ ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌｉｎｇ ｕｓｅｄ ｉｎ ｔｈｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｐｏｌｙ−Ｓｉ ＴＦＴ’ｓ．”
【００１２】
【発明が解決しようとする課題】
ところで、この１段階目のヒーターによる加熱に用いられる従来の加熱装置は、加熱チャンバ内に熱電対が付加され、その熱電対から得られる温度データに基づいて、ヒーターのパワー制御することにより、加熱温度を管理するものである。しかしながら、このような加熱装置では、ヒーター及び熱電対等の装置面の経時変化、アモルファスシリコン薄膜及びガラス基板等の材料面の特性変化に対して、十分に適応することができないため、ポリシリコン薄膜の結晶性にばらつきが生じてしまうという問題がある。
【００１３】
さらに、近年、液晶パネル生産効率の向上のためにポリシリコン薄膜を形成する基板を大面積化する動きが著しく、加熱する基板が大面積になるほど、面内を均一に加熱することが難しくなっている。例えば、枚葉式の加熱の場合には、基板の面内にて加熱が不均一になり、バッチ式の加熱の場合には、基板の面内だけでなく、基板間でも加熱が不均一になる可能性が高い。これにより、ポリシリコン薄膜の結晶性がばらつくという問題がますます大きくなってきている。
【００１４】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、結晶性のばらつきが小さい半導体薄膜を製造することができる半導体薄膜の製造装置及び製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の半導体薄膜の製造装置は、基板上に形成された非晶質半導体薄膜から結晶性半導体薄膜を製造する半導体薄膜の製造装置であって、非晶質半導体薄膜が形成された基板を加熱するための加熱手段と、上記加熱手段により加熱された基板上の半導体薄膜の結晶化状態を評価する評価手段と、上記評価手段により評価された半導体薄膜の結晶化状態に基づいて、その熱処理条件を推定し、上記加熱手段による加熱条件の設定を変更するフィードバック制御を行う制御手段と、を備えていることを特徴とする。
【００１６】
上記の製造装置によれば、加熱手段によって加熱された基板上の半導体薄膜の結晶化状態を評価手段によって評価して、制御手段によってその評価された半導体薄膜の結晶化状態に基づいて基板の熱処理条件を推定して加熱手段による加熱条件の設定を変更するフィードバック制御することになる。これにより、従来のような熱電対等による加熱手段の温度管理ではなく、実際の半導体薄膜の結晶性の状態によって温度管理されるので、装置面の経時変化、材料面の特性変化に対して適応することが可能になり、結晶性のばらつきが小さい半導体薄膜を製造することができる。
【００１７】
本発明の半導体薄膜の製造装置は、上記評価手段が、光学的観察によって基板上の半導体薄膜の結晶化状態を評価してもよい。
【００１８】
上記の製造装置によれば、光学的観察によって半導体薄膜の結晶化状態を評価するので、容易に半導体薄膜を評価することができる。
【００１９】
本発明の半導体薄膜の製造装置は、上記評価手段が、半導体薄膜に残存する非晶質領域の分率によりその結晶化状態を評価してもよい。
【００２０】
上記の製造装置によれば、基板上の半導体薄膜の結晶化状態を、半導体薄膜に残存する非晶質領域の分率により評価することになる。これにより、非晶質領域の分率の値は、種々の測定装置で算出することが可能なため、非晶質領域の分率の値の蓄積及び共有化が容易になる。
【００２１】
本発明の半導体薄膜の製造装置は、上記制御手段が、上記加熱手段による基板の加熱温度を上記熱処理条件として推定してもよい。
【００２２】
上記の製造装置によれば、制御手段が加熱手段による基板の加熱温度を推定することになるので、加熱手段による基板の加熱温度の過不足を認識することができる。
【００２３】
本発明の半導体薄膜の製造装置は、上記制御手段が、上記加熱手段による基板の加熱の昇温速度を上記熱処理条件として推定してもよい。
【００２４】
上記の製造装置によれば、制御手段が加熱手段による基板の加熱の昇温速度を推定することになるので、加熱手段による基板の加熱の昇温速度の過不足を認識することができる。
【００２５】
本発明の半導体薄膜の製造装置は、上記制御手段が、上記加熱手段による基板の加熱時間を上記熱処理条件として推定してもよい。
【００２６】
上記の製造装置によれば、制御手段が加熱手段による基板の加熱時間を推定することになるので、加熱手段による基板の加熱時間の過不足を認識することができる。
【００２７】
本発明の半導体薄膜の製造装置は、上記加熱手段が、複数の基板を収容可能な加熱チャンバを備え、該加熱チャンバ内に複数の基板収容エリアが設けられ、該各基板収容エリア毎に温度制御可能に構成されていてもよい。
【００２８】
上記の製造装置によれば、加熱手段は、複数の基板を収容可能な加熱チャンバを備え、加熱チャンバ内に複数の基板収容エリアが設けられ、その各基板収容エリア毎に温度制御可能に構成されている。これにより、加熱チャンバ内に複数の基板を収容してバッチ式処理によって基板を加熱した場合には、基板間の半導体薄膜の結晶性のばらつきを低減することができ、また、加熱チャンバ内に単数の基板を収容して枚様式処理によって基板を加熱した場合には、基板内の半導体薄膜の結晶性のばらつきを低減することができる。
【００２９】
本発明の半導体薄膜の製造方法は、基板上に形成された非晶質半導体薄膜から結晶性半導体薄膜を製造する方法であって、非晶質半導体薄膜が形成された基板を加熱する加熱工程と、上記加熱工程で加熱された基板上の半導体薄膜の結晶化状態を評価する評価工程と、上記評価工程で評価された半導体薄膜の結晶化状態に基づいて、その熱処理条件を推定し、上記加熱工程での加熱条件の設定を変更するフィードバック制御を行う制御工程と、を備えることを特徴とする。
【００３０】
上記の製造方法によれば、非晶質半導体薄膜が形成された基板を加熱して、その加熱された基板上の半導体薄膜の結晶化状態を評価して、さらに、評価された半導体薄膜の結晶化状態に基づいて、基板の熱処理条件を推定して、加熱工程での加熱条件の設定を変更するフィードバック制御を行うことになる。これにより、従来のような熱電対等による加熱手段の温度管理ではなく、実際の半導体薄膜の結晶性の状態によって温度管理されるので、装置面の経時変化、材料面の特性変化に対して適応することが可能になり、結晶性のばらつきが小さい半導体薄膜を製造することができる。
【００３１】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体薄膜の製造装置及びそれを用いた半導体薄膜の製造方法について、図面に基づいて詳細に説明する。
【００３２】
（実施形態１）
図１は、本発明の実施形態１に係る半導体薄膜製造装置１００を示す。
【００３３】
この半導体薄膜製造装置１００は、加熱部１０、搬送部２０、測定部３０及び制御部４０から構成されている。
【００３４】
加熱部１０を構成するトランスファーモジュール１０ｃは、その内部に第２搬送ロボット（不図示）を有しており、基板を加熱するための加熱チャンバとして４箇所のプロセスチャンバ１０ａと、２箇所のロードロック室１０ｂを介して搬送部２０の搬送ロード室２０ａと接続されている。
【００３５】
搬送部２０は、その内部に第１搬送ロボット２１ａを有する搬送ロード室２０ａと、カセット搬入用のカセット搬入出室２０ｂとから構成され、搬送ロード室２０ａは測定部３０と接続され、測定部３０は制御部４０と繋がっている。
【００３６】
図７は、半導体薄膜製造装置１００で用いられるカセット１５を示す。
【００３７】
このカセット１５は、半導体薄膜製造装置１００内で、処理基板５を搬送するために使用され、複数の、例えば、２０枚の処理基板５を互いに等しい間隔で並行に収容するものであり、その内部は、エリアａ、エリアｂ、エリアｃ及びエリアｄの４つの基板収容エリアに区分されている。なお、処理基板５は、その表面に非晶質半導体（アモルファスシリコン）薄膜が形成されたガラス基板であり、カセット１５内のエリアａ、エリアｂ、エリアｃ及びエリアｄの４つの基板収容エリア毎に代表基板５ａ、５ｂ、５ｃ及び５ｄが設定されている。
【００３８】
プロセスチャンバ１０ａ内には、カセット１５のエリアａ、エリアｂ、エリアｃ及びエリアｄに対応して、それぞれ独立制御可能な複数のヒーターが設けられている。
【００３９】
次に、上述の半導体薄膜製造装置１００について、その動作を説明する。
【００４０】
まず、処理基板５が収容されたカセット１５は、カセット搬入出室２０ｄに設置され、搬送ロード室２０ａ内の第１搬送ロボット２１ａによって、ロードロック室１０ｂに搬送される。
【００４１】
この搬送ロード室２０ａにおいて、第１搬送ロボット２１ａは、そのアーム２１ｂでカセット１５を保持しながら、敷設された一対の搬送レール２１ｃの上を移動することによって、カセット１５を搬送する。
【００４２】
次いで、ロードロック室１０ｂに搬送されたカセット１５は、トランスファーモジュール１０ｃ内の第２搬送ロボット（不図示）によって、プロセスチャンバ１０ａに搬送される。
【００４３】
このプロセスチャンバ１０ａにおいて、カセット１５に収容された処理基板５が加熱処理され、処理基板５表面のアモルファスシリコン薄膜が溶融固化してポリシリコン薄膜となる。
【００４４】
次いで、熱処理されたカセット１５は、トランスファーモジュール１０ｃ内の第２搬送ロボット（不図示）によって、ロードロック室１０ｂに搬送される。
【００４５】
次いで、ロードロック室１０ｂに搬送されたカセット１５内の所定の処理基板５（例えば、代表基板５ａ）は、第１搬送ロボット２１ａによって、測定部３０に搬送される。
【００４６】
この測定部３０において、処理基板５上の半導体薄膜（アモルファスシリコン／ポリシリコン）の、例えば、ラマンスペクトルを測定して、その測定データから非晶質領域の分率の値を算出する。さらに、制御部４０において、その非晶質領域の分率の値に基づいて、その処理基板５の熱処理条件を推定すると共に、次ロットの加熱条件に対する補正値を算出して、プロセスチャンバ１０ａのヒーターの加熱条件の設定を変更するフィードバック制御を行う。これにより、現ロットの非晶質領域の分率の値に基づき、常に、次ロットの加熱条件が修正されるため、安定した加熱処理が可能になる。
【００４７】
次いで、測定された処理基板５は、第１搬送ロボット２１ａによって、カセット１５内の元の位置に収容される。
【００４８】
次いで、一連の処理が完了したカセット１５は、第１搬送ロボット２１ａによって、カセット搬入出室２０ｂに搬送される。
【００４９】
なお、搬送ロード室２０ａとロードロック室１０ｂとの間、ロードロック室１０ｂとトランスファーモジュール１０ｃとの間及びトランスファーモジュール１０ｃとプロセスチャンバ１０ａとの間には、カセット１５の搬送に合わせて開閉する第１ゲート（不図示）、第２ゲート１０ｅ及び第３ゲート１０ｄがそれぞれ設けられている。
【００５０】
次に、フィードバック制御について説明する。
【００５１】
まず、フィードバック制御するために、下記のような各加熱条件と非晶質領域分率との関係を予め実験的に測定し、その測定値から得られる関係式を制御部４０の演算処理部内に設定しておく必要がある。
【００５２】
〜加熱温度〜
図３は、図７に示すように２０枚の処理基板５をカセット１５内に収容して１時間で加熱した時の、下から３枚目の処理基板５の加熱温度と、その処理基板５上の半導体薄膜中に含まれる非晶質領域の分率との相関の一例を示す。図中の黒丸印は、各加熱温度における非晶質領域の分率の値の平均値であり、その黒丸印に連結した一対の−印は、上側の−印が、その非晶質領域の分率の値の最大値であり、下側の−印が、その非晶質領域の分率の値の最小値である。この例の場合、非晶質領域の分率の値は、２０〜２５％であることが好ましく、６００℃の加熱温度が最適条件になる。そして、太曲線は、加熱温度と非晶質領域の分率との相関を示す近似曲線である。この近似曲線の関係式を制御部４０内の演算処理部に設定する。
【００５３】
〜加熱時間〜
図４は、図７に示すように２０枚の処理基板５をカセット１５内に収容して６００℃で加熱した時の、下から１７枚目の処理基板５の加熱時間と、その処理基板５上の半導体薄膜中に含まれる非晶質領域の分率との相関の一例を示す。図中の黒丸印は、各加熱時間における非晶質領域の分率の値の平均値であり、その黒丸印に連結した一対の−印は、上側の−印が、その非晶質領域の分率の値の最大値であり、下側の−印が、その非晶質領域の分率の値の最小値である。この例の場合、非晶質領域の分率の値は、２０〜２５％であることが好ましく、６０分の加熱時間が最適条件になる。そして、太曲線は、加熱時間と非晶質領域の分率との相関を示す近似曲線である。この近似曲線の関係式を制御部４０内の演算処理部に設定する。
【００５４】
〜昇温速度〜
図６は、図７に示すように２０枚の処理基板５をカセット１５内に収容して、昇温速度を意図的に変えた場合のカセット１５内の下から３段目の処理基板５の基板中央部の温度プロファイル（Ａ，Ｂ，Ｃ及びＤの４種）を示す。
【００５５】
図５は、処理基板５の昇温速度と、その処理基板５上の半導体薄膜中に含まれる非晶質領域の分率との相関の一例を示す。図中の三角印は図６の各昇温速度によって得られた半導体薄膜中に含まれる非晶質領域の分率の値であり、同じく、四角印はカセット１５内の下から７段目で得られた半導体薄膜中に含まれる非晶質領域の分率の値である。なお、４４０〜５４０℃の昇温速度が大きく半導体薄膜の結晶性に影響することが実験的に確認しているので、図中の横軸は、４４０から５４０℃までの単位時間（秒）当たりの昇温温度、つまり、昇温速度を示す。この昇温速度と非晶質領域の分率との相関から得られる近似曲線（不図示）の関係式を制御部４０内の演算処理部に設定する。
【００５６】
フィードバック制御の際には、実際に加熱された処理基板５の非晶質領域の分率の値を、上述の加熱条件（加熱温度、加熱時間及び昇温速度）と非晶質領域の分率との相関を表す近似曲線の関係式に代入することにより、処理基板５の熱処理条件を推定して、その熱処理条件と最適加熱条件との差から補正加熱条件を算出して、その補正加熱条件を次ロットの加熱条件にフィードバックするように、次ロットのヒーターの加熱条件の設定を変更する。そして、その変更した加熱条件で次ロットの処理基板５が熱処理される。
【００５７】
なお、加熱時間をプロセスチャンバ１０ａ内の４つの基板収容エリア毎に設定するのは困難なため、加熱時間は、プロセスチャンバ１０ａ内の４つの基板収容エリア全体で統一に制御されるものである。
【００５８】
次に、上述の半導体薄膜製造装置１００を用いて半導体薄膜を形成する半導体薄膜の製造方法について工程を追って詳細に説明する。
【００５９】
＜準備工程＞
まず、プラズマＣＶＤ法、スパッタリング法等を用いて、５０〜１５０ｎｍ程度の厚さで半導体薄膜となるアモルファスシリコン薄膜をガラス基板上に形成する。
【００６０】
次いで、プラズマ処理法、蒸着法、イオン注入法、スパッタリング法、溶液塗布法等により、アモルファスシリコン薄膜上に触媒として、ニッケル、パラジウム、鉛等を微量（例えば、１〜４ｐｐｍ）添加する。これにより、処理基板５が得られる。
【００６１】
次いで、２０枚の処理基板５をカセット１５内のそれぞれステージ上に１枚ずつ配置及び収容する。
【００６２】
なお、ガラス基板上にアモルファスシリコン薄膜を形成する前に、例えば、シリコン酸化膜からなるベースコート膜を成膜して、ガラス基板からの不純物の拡散を防止してもよい。
【００６３】
＜加熱工程＞
まず、カセット１５を搬送部２０のカセット搬入出室２０ｂに搬入する。このとき、制御部４０によって、搬入されたカセット１５が認識されると共に、そのカセット１５内の処理基板５の種類（機種）が判別される。
【００６４】
次いで、上述の動作説明の記載のように半導体薄膜製造装置１００を作動させ、カセット１５をプロセスチャンバ１０ａ内に収容させる。
【００６５】
次いで、処理基板５の種類に応じた所定の加熱プログラムを開始させる。
【００６６】
以上のようにして、カセット１５内の処理基板５が２０枚１ロットでバッチ式に処理され、それぞれの処理基板５上のアモルファスシリコン薄膜が溶融固化してポリシリコン薄膜が形成される。
【００６７】
＜評価工程＞
加熱プログラムの終了後、上述の半導体薄膜製造装置１００の動作説明の記載のように、カセット１５内の処理基板５（代表基板５ａ、５ｂ、５ｃ及び５ｄ）が測定部３０に搬送される。
【００６８】
次いで、測定装置３０ａによって、代表基板５ａ、５ｂ、５ｃ及び５ｄ上のシリコン半導体薄膜のラマンスペクトルを測定することにより、非晶質領域の分率の値を算出する。
【００６９】
なお、シリコン半導体薄膜の測定に関しては、ラマン分光法の代わりに、Ｘ線回折法及びラザフォード後方散乱法等を用いることができる。
【００７０】
＜制御工程＞
制御部４０によって、測定部３０で得られた代表基板５ａ、５ｂ、５ｃ及び５ｄの非晶質領域の分率の値を上述の近似曲線の関係式に代入して、代表基板５ａ、５ｂ、５ｃ及び５ｄのプロセスチャンバ１０ａ内での各熱処理条件（加熱温度、加熱時間及び昇温速度）を推定して、その熱処理条件と最適加熱条件との差から補正加熱条件を算出して、その補正加熱条件を基板収容エリア毎に次ロットの加熱条件にフィードバックするように、次ロットのヒーターの加熱条件の設定を変更する。
【００７１】
具体的には、図７に示すように２０枚の処理基板５を１ロットとして加熱処理を行い、処理基板５上の半導体薄膜の非晶質領域の分率の値を算出した際に、１ロット内で非晶質領域の分率の値がばらついている場合には、次ロットの加熱条件で非晶質領域の分率の値が低くなった基板収容エリアのヒータ−の加熱温度を上げるように変更する。それでも、改善されない場合には、次ロットの加熱条件で該当の基板収容エリアのヒータの加熱温度をさらに上げるように、又は、昇温速度を高めになるように変更する。また、１ロット全体に渡って非晶質領域の分率の値が低い場合には、次ロットの加熱条件で加熱時間を全体的に長くなるように変更する。
【００７２】
次に、具体的に行った実験について説明する。
【００７３】
本発明の実施形態の実施例として、実施形態１と同じ方法で、処理基板を処理した。具体的には、ガラス基板上に５０ｎｍ程度の厚さでアモルファスシリコン薄膜を形成した処理基板を作製して、触媒を添加後、処理基板２０枚を１ロットとして、半導体薄膜製造装置にセットして加熱処理した。
【００７４】
図２（ａ）は、比較例として、従来の製造方法で半導体薄膜を製造した場合の、各処理基板の非晶質領域の分率の値を示す。図中の黒丸印は、それぞれの処理基板内の２５点における非晶質領域の分率の値の平均値であり、その黒丸印に連結した一対の−印は、上側の−印が、その非晶質領域の分率の値の最大値であり、下側の−印が、その非晶質領域の分率の値の最小値である。
【００７５】
図２（ｂ）は、実施例として、本発明の製造装置及び製造方法で半導体薄膜を製造した場合の、各処理基板の非晶質領域の分率の値を示す。なお、図中の表記は、図２（ａ）と同様である。この実施例の場合、前ロット（図２（ａ））で非晶質領域の分率の値が部分的に高いため、基板収容エリア毎に加熱温度の修正によるフィードバック制御を行った。
【００７６】
図２（ａ）及び図２（ｂ）を比較すれば分かるように、図２（ｂ）では、基板内及び基板間の非晶質領域の分率の値のばらつきが共に小さくなっており、半導体薄膜の結晶性のばらつきが小さくなった。
【００７７】
以上のような半導体薄膜の製造方法によれば、プロセスチャンバ１０ａ内の基板収容エリア毎に、アモルファスシリコン薄膜が形成された処理基板５を加熱して、その加熱された処理基板５上の半導体薄膜の非晶質領域の分率の値により、その半導体薄膜の結晶化状態を評価して、さらに、評価された半導体薄膜の非晶質領域の分率の値に基づいて、処理基板５の熱処理条件を推定して、次ロットの加熱工程の加熱条件の設定を変更するようにフィードバック制御を行うことになる。これにより、従来のような熱電対等による加熱手段の温度管理ではなく、実際の半導体薄膜の結晶性の状態によって温度管理されるので、装置面の経時変化、材料面の特性変化に対して適応することが可能になり、結晶性のばらつきが小さい半導体薄膜を製造することができる。
【００７８】
（実施形態２）
図８は、処理基板５がバッチ処理された場合の処理基板５内の５点（Ａ、Ｂ、Ｃ、Ｄ及びＥ）における基板温度の推移を示す。これによると、昇温時及び降温時、特に昇温時において処理基板５内での基板温度にバラツキが大きいことが分かる。
【００７９】
そこで、さらに基板内の温度のバラツキを抑えるために、処理基板５の加熱を精細に一枚ずつ枚様式処理することが考えられる。
【００８０】
図９は、この枚様式処理に用いるプロセスチャンバ内の構成概略図である。
【００８１】
図９（ｂ）は、処理される処理基板５を示す。この処理基板５は、ブロックＡ、Ｂ、Ｃ、Ｄ及びＥの５ブロックに区分されている。
【００８２】
このプロセスチャンバは、処理基板５のブロックＡ、Ｂ、Ｃ、Ｄ及びＥに対応して、それぞれが独立制御するヒーターブロック１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ及び１２Ｅとからなる上部ヒーター１２、加熱ステージ１３及び下部ヒーター１１を有する。
【００８３】
なお、下部ヒーター１１は、上部ヒーター１２のように、複数個の分割され、その分割された各々が独立制御するものであってもよい。
【００８４】
その他の製造装置については、実施形態１と実質的に同一であるため、その詳細な説明を省略する。
【００８５】
次に、この半導体薄膜製造装置を用いて半導体薄膜を形成する半導体薄膜の製造方法について説明する。
【００８６】
まず、処理基板５を搬送部２０のカセット搬入出室２０ｂに搬入する。
【００８７】
半導体薄膜製造装置内で処理基板５の動作は、実施形態１のカセット１５と実質的に同じであり、カセット１５を処理基板５に置き換えればよいため、その説明を省略する。
【００８８】
以上のような製造方法によれば、枚様処理される処理基板５を複数のブロックに区分すると共に、プロセスチャンバ内のヒーターも処理基板５のブロックに対応するように各ヒーターブロックに区分される。これにより、処理基板５を各ブロック毎に半導体薄膜の非晶質領域の分率を測定し、その測定値を基にして、各ヒーターブロックをそれぞれ独立に制御することになるので、処理基板５内での半導体薄膜の結晶性のばらつきを小さくすることができる。
【００８９】
【発明の効果】
以上説明したように、本発明のよれば、プロセスチャンバ内の基板収容エリア毎に、アモルファスシリコン薄膜が形成された処理基板を加熱して、その加熱された処理基板上の半導体薄膜の非晶質領域分率の値により、その半導体薄膜の結晶化状態を評価して、さらに、評価された半導体薄膜の非晶質領域分率の値に基づいて、処理基板の熱処理条件を推定して、次ロットの加熱工程の加熱条件の設定を変更するようにフィードバック制御を行うことになるので、結晶性のばらつきが小さい半導体薄膜を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る半導体薄膜製造装置１００の構成を示す模式図である。
【図２】半導体薄膜の結晶性のバラツキを示す図であり、（ａ）は、従来の半導体薄膜の製造方法によって製造された半導体薄膜のデータであり、（ｂ）は、本発明の実施形態１に係る半導体薄膜の製造方法によって製造された半導体薄膜のデータである。
【図３】本発明の実施形態１に係る加熱温度と非晶質領域分率との相関関係を示す図である。
【図４】本発明の実施形態１に係る加熱時間と非晶質領域分率との相関関係を示す図である。
【図５】本発明の実施形態１に係る昇温速度と非晶質領域分率との相関関係を示す図である。
【図６】本発明の実施形態１に係る温度プロファイルを示す図である。
【図７】本発明の実施形態１に係るカセット１５を示す図である。
【図８】本発明の実施形態２に係る処理基板５内の基板温度のバラツキを示す図である。
【図９】本発明の実施形態２に係るプロセスチャンバ内の構成を示す図である。
【図１０】基板の加熱温度の差による半導体薄膜の結晶性の違いを示す顕微鏡写真であり、（ａ）は５８０℃で、（ｂ）は５９０℃で、（ｃ）は６００℃で、それぞれ１時間加熱して得られた半導体膜の顕微鏡写真である。
【図１１】５９０℃以上で基板を加熱した場合の、基板の加熱時間と非晶質領域分率との関係を示す図である。
【符号の説明】
５ 処理基板
１０ 加熱部
１０ａ プロセスチャンバ
１０ｂ ロードロック室
１０ｃ トランスファーモジュール
１０ｄ 第３ゲート
１０ｅ 第２ゲート
１１ 下部ヒーター
１２ 上部ヒーター
１３ 加熱ステージ
１５ カセット
２０ 搬送部
２０ａ 搬送ロード室
２０ｂ カセット搬入出室
２１ａ 第１搬送ロボット
２１ｂ アーム
２１ｃ 搬送レール
３０ 測定部
３０ａ 測定装置
４０ 制御部
１００ 半導体薄膜製造装置
Claims (8)
- 基板上に形成された非晶質半導体薄膜から結晶性半導体薄膜を製造する半導体薄膜の製造装置であって、
非晶質半導体薄膜が形成された基板を加熱するための加熱手段と、
上記加熱手段により加熱された基板上の半導体薄膜の結晶化状態を評価する評価手段と、
上記評価手段により評価された半導体薄膜の結晶化状態に基づいて、その熱処理条件を推定し、上記加熱手段による加熱条件の設定を変更するフィードバック制御を行う制御手段と、
を備えていることを特徴とする半導体薄膜の製造装置。 - 請求項１に記載された半導体薄膜の製造装置において、
上記評価手段は、光学的観察によって基板上の半導体薄膜の結晶化状態を評価することを特徴とする半導体薄膜の製造装置。 - 請求項１に記載された半導体薄膜の製造装置において、
上記評価手段は、半導体薄膜に残存する非晶質領域の分率によりその結晶化状態を評価することを特徴とする半導体薄膜の製造装置。 - 請求項３に記載された半導体薄膜の製造装置において、
上記制御手段は、上記加熱手段による基板の加熱温度を上記熱処理条件として推定することを特徴とする半導体薄膜の製造装置。 - 請求項３に記載された半導体薄膜の製造装置において、
上記制御手段は、上記加熱手段による基板の加熱の昇温速度を上記熱処理条件として推定することを特徴とする半導体薄膜の製造装置。 - 請求項３に記載された半導体薄膜の製造装置において、
上記制御手段は、上記加熱手段による基板の加熱時間を上記熱処理条件として推定することを特徴とする半導体薄膜の製造装置。 - 請求項１に記載された半導体薄膜の製造装置において、
上記加熱手段は、複数の基板を収容可能な加熱チャンバを備え、該加熱チャンバ内に複数の基板収容エリアが設けられ、該各基板収容エリア毎に温度制御可能に構成されていることを特徴とする半導体薄膜の製造装置。 - 基板上に形成された非晶質半導体薄膜から結晶性半導体薄膜を製造する方法であって、
非晶質半導体薄膜が形成された基板を加熱する加熱工程と、
上記加熱工程で加熱された基板上の半導体薄膜の結晶化状態を評価する評価工程と、
上記評価工程で評価された半導体薄膜の結晶化状態に基づいて、その熱処理条件を推定し、上記加熱工程での加熱条件の設定を変更するフィードバック制御を行う制御工程と、
を備えることを特徴とする半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191188A JP4284120B2 (ja) | 2003-07-03 | 2003-07-03 | 半導体薄膜の製造装置及びそれを用いた製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191188A JP4284120B2 (ja) | 2003-07-03 | 2003-07-03 | 半導体薄膜の製造装置及びそれを用いた製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005026514A true JP2005026514A (ja) | 2005-01-27 |
| JP4284120B2 JP4284120B2 (ja) | 2009-06-24 |
Family
ID=34188877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003191188A Expired - Fee Related JP4284120B2 (ja) | 2003-07-03 | 2003-07-03 | 半導体薄膜の製造装置及びそれを用いた製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4284120B2 (ja) |
-
2003
- 2003-07-03 JP JP2003191188A patent/JP4284120B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4284120B2 (ja) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4026182B2 (ja) | 半導体装置の製造方法、および電子機器の製造方法 | |
| JP2013140990A5 (ja) | ||
| JPH08330598A (ja) | 半導体膜の処理方法及び半導体装置の製造方法 | |
| JP3977455B2 (ja) | 半導体装置の作製方法 | |
| JP3573811B2 (ja) | 線状レーザー光の照射方法 | |
| JP2006019698A (ja) | 半導体素子の製造方法及び半導体素子 | |
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| US7964456B2 (en) | Method of fabricating polysilicon thin film and thin film transistor using polysilicon fabricated by the same method | |
| JP3781787B2 (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| KR19980036973A (ko) | 마이크로파를 이용한 다결정 박막의 제조방법 | |
| JP4284120B2 (ja) | 半導体薄膜の製造装置及びそれを用いた製造方法 | |
| JP4001906B2 (ja) | 半導体装置の作製方法 | |
| JP4567756B2 (ja) | 非晶質シリコンの結晶化のための熱処理システム | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH07183235A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JPH08204208A (ja) | 結晶性シリコン半導体装置の製造方法 | |
| KR100634541B1 (ko) | 다결정 실리콘 제조방법 | |
| JPH07183234A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JP3972991B2 (ja) | 薄膜集積回路の作製方法 | |
| JP4214561B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2008311425A (ja) | 光吸収性キャップ膜の形成方法、半導体膜の結晶化方法、及び薄膜トランジスタの製造方法 | |
| JP3691505B2 (ja) | 薄膜集積回路の作製方法及びアクティブマトリクス型液晶表示装置の作製方法 | |
| JP2002134426A (ja) | 薄膜の製造方法とその製造装置、および薄膜トランジスタとその製造方法 | |
| KR101293167B1 (ko) | 고압 광소스 써멀 어닐링 방법 및 그 장치 | |
| JPH10135136A (ja) | 結晶性半導体作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Effective date: 20080327 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20090323 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20120327 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |