JP2004526320A - 強誘電性記憶セルの製造方法 - Google Patents
強誘電性記憶セルの製造方法 Download PDFInfo
- Publication number
- JP2004526320A JP2004526320A JP2002576015A JP2002576015A JP2004526320A JP 2004526320 A JP2004526320 A JP 2004526320A JP 2002576015 A JP2002576015 A JP 2002576015A JP 2002576015 A JP2002576015 A JP 2002576015A JP 2004526320 A JP2004526320 A JP 2004526320A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesion layer
- oxygen
- adhesion
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 44
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 44
- 239000001301 oxygen Substances 0.000 claims abstract description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000006870 function Effects 0.000 claims abstract description 8
- 230000001419 dependent effect Effects 0.000 claims abstract description 7
- 238000003860 storage Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000003475 lamination Methods 0.000 claims abstract description 4
- 150000003377 silicon compounds Chemical class 0.000 claims description 5
- 229910008484 TiSi Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000002860 competitive effect Effects 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 238000013329 compounding Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本発明は、積層方式による強誘電性記憶セルの製造方法に関するものである。記憶コンデンサの下部コンデンサ電極（６）と、その下に形成された導電性プラグ（１）（これは、キャパシタ電極（６）と、半導体ウェハ中または半導体ウェハ上に形成された選択トランジスタのトランジスタ電極との電気的接続に用いられる。）との間に付着層（２，３）を形成し、この付着層の上に、酸素拡散障壁（４，５）を形成する。そして、強誘電体を堆積した後、酸素雰囲気中で瞬間熱処理（ＲＴＰ）工程を行う。この方法の特徴は、以下の工程を実施することにある。（Ａ）温度（Ｔ）に依存する、付着層（２，３）の材料中の、付着層（２，３）の酸化速度および酸素の拡散係数（ＤSauerstoff（Ｔ））を決定する。（Ｂ）温度に依存する、付着層（２，３）の材料中の、珪素の拡散係数（ＤSilizium（Ｔ））を、温度（Ｔ）の関数として決定する。そして、（Ｃ）ＲＴＰ工程の間、付着層の酸化よりも速く付着層の珪素化合反応が生じるように、付着層および酸素拡散障壁からなる層組織の所定の層厚（ｄBARR）および層幅（ｂBARR）について、すでに決定された２つの拡散係数（ＤSauerstoff（Ｔ）およびＤSilizium（Ｔ）から、ＲＴＰ工程に対する最適温度範囲を計算する。
Description
【０００１】
本発明は、積層方式（Stack-Prinzip）による強誘電性記憶セルの製造方法に関するものである。積層方式では、記憶コンデンサ（Speicherkondensators）の下部コンデンサ電極（unteren Kondensatorelektrode）と、この記憶コンデンサの下に形成した導電性プラグとの間に、付着層を形成する。この導電性プラグは、コンデンサ電極を、半導体ウェハ中または半導体ウェハ上に形成した選択トランジスタのトランジスタ電極に、電気的に接続するために用いられる。そして、この付着層の上に酸素拡散障壁を形成する。そして、強誘電体を堆積した後、酸素雰囲気中でＲＴＰ工程を行う。この積層セル方式（Stack-Zellen-Prinzip）に従って構成した強誘電性記憶セルの場合、半導体ウェハ中または半導体ウェハ上にトランジスタを作り上げることが典型的である。次に、中間酸化物を堆積する。そして、この中間酸化物上には、強誘電性コンデンサ構造体（ferroelektrischen Kondensatormodule）を製造する。強誘電性コンデンサ構造体は、プラグによってトランジスタに接続される。このプラグは、積層セル方式の場合には、コンデンサ構造体のすぐ下に位置する。
【０００２】
強誘電性コンデンサ構造体の強誘電性層を調整するために、８００℃までの温度の酸素雰囲気中で熱処理（Ferro Anneal）を行う必要がある。また、この熱処理中、主にポリシリコンまたはタングステンからなるプラグを、酸化から保護する必要がある。なぜなら、そうしなければ、下部コンデンサ電極とトランジスタとの間の電気的接続が不可逆的に遮断されてしまうからである。さらに、下部コンデンサ電極と、強誘電体と、プラグとの間の反応がチップの機能性を妨げてしまうところでは、この反応を回避する必要がある。
【０００３】
近年、商業的に利用可能な強誘電性層を有する全ての製品は、オフセットセル方式（Offset-Zellen-Prinzip）に従って製造されており、それらの集積密度は、数キロビットから１メガビットまでである。
【０００４】
積層セル方式に従って構成された強誘電性記憶素子においてプラグを酸化から保護するために、酸素拡散障壁およびその下に位置する付着層からなる層組織（Schichtsysteme）が導入されてきた。しかし、熱処理を行う間に、この酸化拡散障壁、とりわけその下に位置する付着層、および、ポリシリコンまたはタングステンからなるプラグ、あるいは、付着層の側方からの表面の酸化を防止することは、非常に困難である。
【０００５】
また、試作品を用いて発明者によって行われた実験から、チタンからなる付着層中で熱処理を行う間に競合工程（konkurrierende Prozesse）が行われることが明らかになった。
【０００６】
添付した図１に、積層セル方式に従って構成された強誘電性記憶セルの概略断面図を示す。この図は、中間酸化物層７（ＴＥＯＳ）を通って接続される、例えばポリシリコンからなるプラグ１と、そのすぐ上に位置し、例えばＴｉＳｉ2からなる付着層の下層部分２と、付着層の下層部分の上に位置する例えばＴｉからなる付着層の上層部分３と、例えばＩｒからなる酸素拡散障壁の下層部分４と、その上に位置する例えばＩｒＯ2からなる酸素拡散障壁の第２部分５とを示している。また、この酸素拡散障壁の上部ＩｒＯ2部分５の上には、例えばＰｔからなる下部コンデンサ電極６が位置している。図１では、熱処理を行う間に側方から起こる酸化が、黒く塗りつぶされた太い矢印によって示されている。また、付着層２，３中で同時に起こるＴｉＳｉ−Ｉｒの形成が、塗りつぶされていない矢印によって示されている。また、ＩＩで表した円は、図２ａおよび２ｂに細部を示す、抜粋箇所を取り囲んだ円である。以下に、この抜粋箇所について説明する。図２ａおよび２ｂに概略的に示した製造工程（Prozesse）および構成は、発明者によって産出されたＴＥＭ像（TEM-Aufnahmen）（ＴＥＭ＝透過型電子顕微鏡）に基づいている。図２ａでは、側方から起こる付着層２,３の酸化を示すために、再び、太い矢印を用いている。この場合、絶縁性ＴｉＳｉ−Ｏ領域（isolierender TiSi-O-Bereich）１０が、側方から生じる。また、黒く塗られていない矢印は、上方および下方から起こる珪素化合反応（Silizidierung）、つまりＴｉＳｉ−Ｉｒの形成を示している。図２ａでは、導電性ＴｉＳｉ−Ｉｒ層の形成は、側方からの絶縁性ＴｉＳｉ−Ｏ層１０の形成よりも早く起こっている。
【０００７】
これに対して、図２ｂでは、絶縁性ＴｉＳｉ−Ｏ領域１０が、プラグ１の全幅にわたって側方から形成されている。このため、図２ｂでは、プラグ１は、強誘電性コンデンサの下部電極６と電気的に接続していない。
【０００８】
したがって、Ｔｉ付着層がＩｒ／ＩｒＯｘによって覆われているにもかかわらず、付着層２を酸化してしまう酸素拡散経路が、ＩｒＯｘ／ＴＥＯＳの界面に沿って存在することが見受けられる。
【０００９】
発明者によって行われた実験では、側方からのＴｉＳｉ−Ｏの形成速度と、それと同時に起こる上方および下方からのＴｉＳｉ−Ｉｒの形成速度とは、これらの反応が起こる温度に依存する、ということが明らかになった。
【００１０】
酸素を用いてＲＴＰ工程（ＲＴＰ＝瞬間熱処理）を行うことによって、側方からのＴｉＳｉ−Ｏの形成よりも、付着層中で上方および下方からのＴｉＳｉ−Ｉｒの形成を加速させることが可能である。
【００１１】
本発明の目的は、所定の厚さのＴｉ付着層に対して、層組織が導電性を保つ理想的なＲＴＰ温度を得ることが可能な、積層方式によって構成される強誘電性記憶セルの製造方法を提供することである。
【００１２】
本発明の方法の特徴は、次の（Ａ）〜（Ｃ）の工程を実施することにある。
（Ａ）付着層の材料中の酸素の拡散係数を、温度の関数として決定する工程。
（Ｂ）付着層の材料中の、珪素化合反応速度および珪素の拡散係数を、温度の関数として決定する工程。そして、
（Ｃ）ＲＴＰ工程の間、付着層の珪素化合反応が付着層の酸化よりも早く起こるように、付着層および酸素拡散障壁からなる層組織の所定の層厚および層幅について、すでに算出された２つの拡散係数から、ＲＴＰ工程のための最適温度範囲を計算する工程。
【００１３】
本発明では、付着層の酸化速度を決定し、それを基に付着層の材料（例えばチタン）中の酸素の拡散係数を、温度の関数として決定する。同様に、チタン層からＴｉＳｉ−Ｉｒ層が形成される速度を決定し、それを基に拡散係数を、温度の関数として決定する。そして、チタン層厚が設定されている場合、温度に依存する拡散係数および酸化速度を、最適温度を計算するために用いることができる。この最適温度は、ＴｉＳｉ−Ｉｒの形成が十分に速く、すなわち、層組織の導電性を保つために、同時に形成される絶縁性ＴｉＳｉ−Ｏ領域よりも速く起こるのに必要な温度である。
【００１４】
本発明は、ＲＴＰ工程の最適温度範囲または最適温度を計算するために用いることができる方程式を提供する。
【００１５】
【数１】
【００１６】
関係（１）に関して、左辺は、付着層が全て珪素化合反応するまでの時間、右辺は、付着層が全て酸化するまでの時間を示している。
ｄBARRは、酸素拡散障壁および付着層からなる組織の層厚を示し、
ｂBARRは、層幅の半分を示し、
ＤSiliziumは、珪素の温度に依存する拡散係数を示し、
ＤSauerstoffは、付着層の材料中における酸素の温度に依存する拡散係数を示している。
【００１７】
以下に、本発明による製造方法の１実施例を、図面を参照しながら詳述する。
図１は、上述したように、ＲＴＰ工程の間に生じる競合工程を表す、積層セル方式に従って構成された強誘電性記憶セルの概略的断面図を示している。
図２ａおよび図２ｂは、図１の抜粋箇所ＩＩの詳細図である。図２ａおよび図２ｂは、それぞれ、機能する（funktionierenden）電気的接続を生じる過程（ａ）と、付着層の酸化の結果として導電性接続が遮断される過程（ｂ）とを具体的に示している。
図３は、図１と同様、本発明による方法を示すための、積層セル方式に従って構成された、機能する強誘電性記憶セルの断面図である。
【００１８】
すでに説明してきた図１,２ａおよび２ｂに対して、図１と同様に積層セル方式に従って構成された強誘電性記憶セルの一部を通る断面を示す図３は、本発明による方法にとって重要な変数を示している。これらの変数とは、付着層２，３および酸素拡散障壁４，５からなる層組織の厚さｄBARRと、
この層組織の幅の半分であるｂBARRと、
付着層２，３の材料中での、酸素の（温度に依存する）拡散係数を表すＤSauerstoff（太い矢印）と、
である。そして、付着層２，３の珪素化合反応に重要な珪素の（温度に応じた）拡散係数を表すＤSilizium（下からの太い矢印）である。
【００１９】
関係（１）
【００２０】
【数２】
【００２１】
では、左辺は、付着層の珪素化合反応が全て終了するまでの時間を、右辺は、付着層の酸化処理が全て終了するまでの時間を示している。
【００２２】
上述したように、ＤSiliziumは、珪素の温度に依存する拡散係数を示し、ＤSauerstoffは、規定された界面に沿った、酸素の温度に依存する拡散係数を示している。指数ｄ／Ｄまたはｂ／Ｄは、単位の関係（einheitenmaessig）において、結果として時間を意味する。上記の関係は、特定の温度で、特定の行列（Matrix）における特定の種類（Spezies）について決定された拡散係数、および、図３に示した寸法、つまり、層厚ｄBARRおよび半分の層幅ｂBARRに基づいて、機能障壁（funktionierenden Barriere）を製造する条件を示している。特定の温度（Ｄは温度関数である）および選択された寸法ｂおよびｄに関して、珪素化合反応のための時間（左辺）は、酸化のための時間（右辺）よりも短くなければならない。
【００２３】
例証のために行った製造工程では、初めに（上部電極のパターニング後に）、ＲＴＰ工程を、８００℃で１５秒間、酸素中で行い、続いて、Ｏ2中での熱処理を、温度約６７５℃で１５分間行った。この製造方法を用いて製造した強誘電性記憶セルに関して得られたＴＥＭ像は、側方から形成されるＴｉＳｉ−Ｏ領域が、付着層および酸素拡散障壁を介したポリシリコンプラグと下部コンデンサ電極との導電性接続を、遮断できない程度に小さかった。
【図面の簡単な説明】
【００２４】
【図１】ＲＴＰ工程の間に生じる競合工程を表す、積層セル方式に従って構成された強誘電性記憶セルの概略的断面図である。
【図２ａ】図１の抜粋箇所ＩＩの詳細図であり、機能する電気的接続（funktionierenden）を生じる過程を示している。
【図２ｂ】図１の抜粋箇所ＩＩの詳細図であり、付着層の酸化の結果として導電性接続が遮断される過程を示している。
【図３】本発明による方法を示すための、積層セル方式に従って構成された、機能する強誘電性記憶セルの断面図である。
【符号の説明】
【００２５】
１ ポリシリコンプラグ
２ ＴｉＳｉ2付着層
３ Ｔｉ付着層
４ Ｉｒ酸素拡散障壁
５ ＩｒＯ2酸素拡散障壁
６ 強誘電性コンデンサの下部電極
７ ＴＥＯＳ層
１０ ＴｉＳｉ−Ｏ領域
ｄBARR 層組織２−５の厚さ
ｂBARR 層組織２−５の幅の半分
ＤSilizium 層２,３の材料中の珪素の拡散係数
ＤSauerstoff 層２,３の材料中の酸素の拡散係数
本発明は、積層方式（Stack-Prinzip）による強誘電性記憶セルの製造方法に関するものである。積層方式では、記憶コンデンサ（Speicherkondensators）の下部コンデンサ電極（unteren Kondensatorelektrode）と、この記憶コンデンサの下に形成した導電性プラグとの間に、付着層を形成する。この導電性プラグは、コンデンサ電極を、半導体ウェハ中または半導体ウェハ上に形成した選択トランジスタのトランジスタ電極に、電気的に接続するために用いられる。そして、この付着層の上に酸素拡散障壁を形成する。そして、強誘電体を堆積した後、酸素雰囲気中でＲＴＰ工程を行う。この積層セル方式（Stack-Zellen-Prinzip）に従って構成した強誘電性記憶セルの場合、半導体ウェハ中または半導体ウェハ上にトランジスタを作り上げることが典型的である。次に、中間酸化物を堆積する。そして、この中間酸化物上には、強誘電性コンデンサ構造体（ferroelektrischen Kondensatormodule）を製造する。強誘電性コンデンサ構造体は、プラグによってトランジスタに接続される。このプラグは、積層セル方式の場合には、コンデンサ構造体のすぐ下に位置する。
【０００２】
強誘電性コンデンサ構造体の強誘電性層を調整するために、８００℃までの温度の酸素雰囲気中で熱処理（Ferro Anneal）を行う必要がある。また、この熱処理中、主にポリシリコンまたはタングステンからなるプラグを、酸化から保護する必要がある。なぜなら、そうしなければ、下部コンデンサ電極とトランジスタとの間の電気的接続が不可逆的に遮断されてしまうからである。さらに、下部コンデンサ電極と、強誘電体と、プラグとの間の反応がチップの機能性を妨げてしまうところでは、この反応を回避する必要がある。
【０００３】
近年、商業的に利用可能な強誘電性層を有する全ての製品は、オフセットセル方式（Offset-Zellen-Prinzip）に従って製造されており、それらの集積密度は、数キロビットから１メガビットまでである。
【０００４】
積層セル方式に従って構成された強誘電性記憶素子においてプラグを酸化から保護するために、酸素拡散障壁およびその下に位置する付着層からなる層組織（Schichtsysteme）が導入されてきた。しかし、熱処理を行う間に、この酸化拡散障壁、とりわけその下に位置する付着層、および、ポリシリコンまたはタングステンからなるプラグ、あるいは、付着層の側方からの表面の酸化を防止することは、非常に困難である。
【０００５】
また、試作品を用いて発明者によって行われた実験から、チタンからなる付着層中で熱処理を行う間に競合工程（konkurrierende Prozesse）が行われることが明らかになった。
【０００６】
添付した図１に、積層セル方式に従って構成された強誘電性記憶セルの概略断面図を示す。この図は、中間酸化物層７（ＴＥＯＳ）を通って接続される、例えばポリシリコンからなるプラグ１と、そのすぐ上に位置し、例えばＴｉＳｉ2からなる付着層の下層部分２と、付着層の下層部分の上に位置する例えばＴｉからなる付着層の上層部分３と、例えばＩｒからなる酸素拡散障壁の下層部分４と、その上に位置する例えばＩｒＯ2からなる酸素拡散障壁の第２部分５とを示している。また、この酸素拡散障壁の上部ＩｒＯ2部分５の上には、例えばＰｔからなる下部コンデンサ電極６が位置している。図１では、熱処理を行う間に側方から起こる酸化が、黒く塗りつぶされた太い矢印によって示されている。また、付着層２，３中で同時に起こるＴｉＳｉ−Ｉｒの形成が、塗りつぶされていない矢印によって示されている。また、ＩＩで表した円は、図２ａおよび２ｂに細部を示す、抜粋箇所を取り囲んだ円である。以下に、この抜粋箇所について説明する。図２ａおよび２ｂに概略的に示した製造工程（Prozesse）および構成は、発明者によって産出されたＴＥＭ像（TEM-Aufnahmen）（ＴＥＭ＝透過型電子顕微鏡）に基づいている。図２ａでは、側方から起こる付着層２,３の酸化を示すために、再び、太い矢印を用いている。この場合、絶縁性ＴｉＳｉ−Ｏ領域（isolierender TiSi-O-Bereich）１０が、側方から生じる。また、黒く塗られていない矢印は、上方および下方から起こる珪素化合反応（Silizidierung）、つまりＴｉＳｉ−Ｉｒの形成を示している。図２ａでは、導電性ＴｉＳｉ−Ｉｒ層の形成は、側方からの絶縁性ＴｉＳｉ−Ｏ層１０の形成よりも早く起こっている。
【０００７】
これに対して、図２ｂでは、絶縁性ＴｉＳｉ−Ｏ領域１０が、プラグ１の全幅にわたって側方から形成されている。このため、図２ｂでは、プラグ１は、強誘電性コンデンサの下部電極６と電気的に接続していない。
【０００８】
したがって、Ｔｉ付着層がＩｒ／ＩｒＯｘによって覆われているにもかかわらず、付着層２を酸化してしまう酸素拡散経路が、ＩｒＯｘ／ＴＥＯＳの界面に沿って存在することが見受けられる。
【０００９】
発明者によって行われた実験では、側方からのＴｉＳｉ−Ｏの形成速度と、それと同時に起こる上方および下方からのＴｉＳｉ−Ｉｒの形成速度とは、これらの反応が起こる温度に依存する、ということが明らかになった。
【００１０】
酸素を用いてＲＴＰ工程（ＲＴＰ＝瞬間熱処理）を行うことによって、側方からのＴｉＳｉ−Ｏの形成よりも、付着層中で上方および下方からのＴｉＳｉ−Ｉｒの形成を加速させることが可能である。
【００１１】
本発明の目的は、所定の厚さのＴｉ付着層に対して、層組織が導電性を保つ理想的なＲＴＰ温度を得ることが可能な、積層方式によって構成される強誘電性記憶セルの製造方法を提供することである。
【００１２】
本発明の方法の特徴は、次の（Ａ）〜（Ｃ）の工程を実施することにある。
（Ａ）付着層の材料中の酸素の拡散係数を、温度の関数として決定する工程。
（Ｂ）付着層の材料中の、珪素化合反応速度および珪素の拡散係数を、温度の関数として決定する工程。そして、
（Ｃ）ＲＴＰ工程の間、付着層の珪素化合反応が付着層の酸化よりも早く起こるように、付着層および酸素拡散障壁からなる層組織の所定の層厚および層幅について、すでに算出された２つの拡散係数から、ＲＴＰ工程のための最適温度範囲を計算する工程。
【００１３】
本発明では、付着層の酸化速度を決定し、それを基に付着層の材料（例えばチタン）中の酸素の拡散係数を、温度の関数として決定する。同様に、チタン層からＴｉＳｉ−Ｉｒ層が形成される速度を決定し、それを基に拡散係数を、温度の関数として決定する。そして、チタン層厚が設定されている場合、温度に依存する拡散係数および酸化速度を、最適温度を計算するために用いることができる。この最適温度は、ＴｉＳｉ−Ｉｒの形成が十分に速く、すなわち、層組織の導電性を保つために、同時に形成される絶縁性ＴｉＳｉ−Ｏ領域よりも速く起こるのに必要な温度である。
【００１４】
本発明は、ＲＴＰ工程の最適温度範囲または最適温度を計算するために用いることができる方程式を提供する。
【００１５】
【数１】
関係（１）に関して、左辺は、付着層が全て珪素化合反応するまでの時間、右辺は、付着層が全て酸化するまでの時間を示している。
ｄBARRは、酸素拡散障壁および付着層からなる組織の層厚を示し、
ｂBARRは、層幅の半分を示し、
ＤSiliziumは、珪素の温度に依存する拡散係数を示し、
ＤSauerstoffは、付着層の材料中における酸素の温度に依存する拡散係数を示している。
【００１７】
以下に、本発明による製造方法の１実施例を、図面を参照しながら詳述する。
図１は、上述したように、ＲＴＰ工程の間に生じる競合工程を表す、積層セル方式に従って構成された強誘電性記憶セルの概略的断面図を示している。
図２ａおよび図２ｂは、図１の抜粋箇所ＩＩの詳細図である。図２ａおよび図２ｂは、それぞれ、機能する（funktionierenden）電気的接続を生じる過程（ａ）と、付着層の酸化の結果として導電性接続が遮断される過程（ｂ）とを具体的に示している。
図３は、図１と同様、本発明による方法を示すための、積層セル方式に従って構成された、機能する強誘電性記憶セルの断面図である。
【００１８】
すでに説明してきた図１,２ａおよび２ｂに対して、図１と同様に積層セル方式に従って構成された強誘電性記憶セルの一部を通る断面を示す図３は、本発明による方法にとって重要な変数を示している。これらの変数とは、付着層２，３および酸素拡散障壁４，５からなる層組織の厚さｄBARRと、
この層組織の幅の半分であるｂBARRと、
付着層２，３の材料中での、酸素の（温度に依存する）拡散係数を表すＤSauerstoff（太い矢印）と、
である。そして、付着層２，３の珪素化合反応に重要な珪素の（温度に応じた）拡散係数を表すＤSilizium（下からの太い矢印）である。
【００１９】
関係（１）
【００２０】
【数２】
では、左辺は、付着層の珪素化合反応が全て終了するまでの時間を、右辺は、付着層の酸化処理が全て終了するまでの時間を示している。
【００２２】
上述したように、ＤSiliziumは、珪素の温度に依存する拡散係数を示し、ＤSauerstoffは、規定された界面に沿った、酸素の温度に依存する拡散係数を示している。指数ｄ／Ｄまたはｂ／Ｄは、単位の関係（einheitenmaessig）において、結果として時間を意味する。上記の関係は、特定の温度で、特定の行列（Matrix）における特定の種類（Spezies）について決定された拡散係数、および、図３に示した寸法、つまり、層厚ｄBARRおよび半分の層幅ｂBARRに基づいて、機能障壁（funktionierenden Barriere）を製造する条件を示している。特定の温度（Ｄは温度関数である）および選択された寸法ｂおよびｄに関して、珪素化合反応のための時間（左辺）は、酸化のための時間（右辺）よりも短くなければならない。
【００２３】
例証のために行った製造工程では、初めに（上部電極のパターニング後に）、ＲＴＰ工程を、８００℃で１５秒間、酸素中で行い、続いて、Ｏ2中での熱処理を、温度約６７５℃で１５分間行った。この製造方法を用いて製造した強誘電性記憶セルに関して得られたＴＥＭ像は、側方から形成されるＴｉＳｉ−Ｏ領域が、付着層および酸素拡散障壁を介したポリシリコンプラグと下部コンデンサ電極との導電性接続を、遮断できない程度に小さかった。
【図面の簡単な説明】
【００２４】
【図１】ＲＴＰ工程の間に生じる競合工程を表す、積層セル方式に従って構成された強誘電性記憶セルの概略的断面図である。
【図２ａ】図１の抜粋箇所ＩＩの詳細図であり、機能する電気的接続（funktionierenden）を生じる過程を示している。
【図２ｂ】図１の抜粋箇所ＩＩの詳細図であり、付着層の酸化の結果として導電性接続が遮断される過程を示している。
【図３】本発明による方法を示すための、積層セル方式に従って構成された、機能する強誘電性記憶セルの断面図である。
【符号の説明】
【００２５】
１ ポリシリコンプラグ
２ ＴｉＳｉ2付着層
３ Ｔｉ付着層
４ Ｉｒ酸素拡散障壁
５ ＩｒＯ2酸素拡散障壁
６ 強誘電性コンデンサの下部電極
７ ＴＥＯＳ層
１０ ＴｉＳｉ−Ｏ領域
ｄBARR 層組織２−５の厚さ
ｂBARR 層組織２−５の幅の半分
ＤSilizium 層２,３の材料中の珪素の拡散係数
ＤSauerstoff 層２,３の材料中の酸素の拡散係数
Claims (4)
- 積層方式に従った強誘電性記憶セルの製造方法であって、
強誘電性記憶コンデンサの下部コンデンサ電極（６）と、強誘電性記憶コンデンサの下に形成し、コンデンサ電極（６）を半導体ウェハ中または半導体ウェハ上に形成した選択トランジスタのトランジスタ電極に電気的に接続するために用いる導電性プラグ（１）との間に付着層（２，３）を形成し、上記付着層の上に酸素拡散障壁（４，５）を形成し、強誘電体を形成した後、酸素雰囲気中でＲＴＰ工程を行う強誘電性記憶セルの製造方法において、
（Ａ）付着層（２，３）の酸化速度、および、付着層（２，３）の材料中の酸素の拡散係数（ＤSauerstoff（Ｔ））を、温度（Ｔ）の関数として決定する工程と、
（Ｂ）付着層（２，３）の材料中の、珪素の拡散係数（ＤSilizium（Ｔ））を温度（Ｔ）の関数として決定する工程と、
（Ｃ）ＲＴＰ工程の間、付着層の酸化よりも速く付着層の珪素化合反応が生じるように、付着層および酸素拡散障壁からなる層組織の所定の層厚（ｄBARR）および層幅（ｂBARR）について、すでに決定された２つの拡散係数（ＤSauerstoff（Ｔ）およびＤSilizium（Ｔ））から、ＲＴＰ工程に対する最適温度範囲を計算する工程と、を含むことを特徴とする強誘電性記憶セルの製造方法。 - 上記ＲＴＰ工程に基づいた付着層（２，３）が、ＴｉＳｉ2からなる下部層（２）と、上記下部層（２）のすぐ上のＴｉからなる層（３）と、からなることを特徴とする、請求項１に記載の強誘電性記憶セルの製造方法。
- 上記酸素拡散障壁（４，５）が、ＲＴＰ工程の前に、Ｉｒからなる下部層（４）と、付着層の上部Ｔｉ層（３）のすぐ上に位置し、上記酸素拡散障壁の下部層（４）を直接覆う、ＩｒＯ2からなる上部層（５）とからなることを特徴とする、請求項１または２に記載の強誘電性記憶セルの製造方法。
- 上記ＲＴＰ工程のための最適温度範囲を、
上式の左辺は、上記付着層が全て珪素化合反応するまでの時間、右辺は、上記付着層（２，３）が全て酸化するまでの時間を示し、
ｄBARRは、付着層および酸素拡散障壁からなる層組織の層厚を示し、
ｂBARRは、付着層および酸素拡散障壁からなる層組織の層幅の半分を示し、
ＤSiliziumは、珪素の温度に依存する拡散係数を示し、
ＤSauerstoffは、付着層（２，３）の材料中における酸素の、温度に依存する拡散係数を示していることを特徴とする請求項１〜３のいずれか１項に記載の強誘電性記憶セルの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10114406A DE10114406A1 (de) | 2001-03-23 | 2001-03-23 | Verfahren zur Herstellung ferroelektrischer Speicherzellen |
| PCT/DE2002/001054 WO2002078084A2 (de) | 2001-03-23 | 2002-03-22 | Verfahren zur herstellung ferroelektrischer speicherzellen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004526320A true JP2004526320A (ja) | 2004-08-26 |
Family
ID=7678800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002576015A Pending JP2004526320A (ja) | 2001-03-23 | 2002-03-22 | 強誘電性記憶セルの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6806097B2 (ja) |
| EP (1) | EP1371093A2 (ja) |
| JP (1) | JP2004526320A (ja) |
| KR (1) | KR100579337B1 (ja) |
| CN (1) | CN1331215C (ja) |
| DE (1) | DE10114406A1 (ja) |
| WO (1) | WO2002078084A2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421881B (zh) * | 2021-05-26 | 2022-08-19 | 复旦大学 | 通过金属扩散调节铁电存储器表面层有效厚度的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046043A (en) * | 1987-10-08 | 1991-09-03 | National Semiconductor Corporation | Ferroelectric capacitor and memory cell including barrier and isolation layers |
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| WO1992019564A1 (en) * | 1991-05-01 | 1992-11-12 | The Regents Of The University Of California | Amorphous ferroelectric materials |
| JPH09102591A (ja) * | 1995-07-28 | 1997-04-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| DE19640243A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Ag | Kondensator mit einer Sauerstoff-Barriereschicht und einer ersten Elektrode aus einem Nichtedelmetall |
| US5932907A (en) * | 1996-12-24 | 1999-08-03 | International Business Machines Corporation | Method, materials, and structures for noble metal electrode contacts to silicon |
| CN1259227A (zh) * | 1997-06-09 | 2000-07-05 | 特尔科迪亚技术股份有限公司 | 晶体钙钛矿铁电单元的退火和呈现阻挡层特性改善的单元 |
| WO1999028972A1 (en) * | 1997-11-28 | 1999-06-10 | Motorola Inc. | Semiconductor device with ferroelectric capacitor dielectric and method for making |
| KR100279297B1 (ko) * | 1998-06-20 | 2001-02-01 | 윤종용 | 반도체 장치 및 그의 제조 방법 |
| EP1153424A1 (de) * | 1998-12-23 | 2001-11-14 | Infineon Technologies AG | Kondensatorelektrodenanordnung |
| WO2000049660A1 (en) * | 1999-02-16 | 2000-08-24 | Symetrix Corporation | Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material |
| JP3495955B2 (ja) * | 1999-03-26 | 2004-02-09 | シャープ株式会社 | 半導体メモリ装置及びその製造方法 |
| JP4150154B2 (ja) * | 2000-08-21 | 2008-09-17 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
2001
- 2001-03-23 DE DE10114406A patent/DE10114406A1/de not_active Withdrawn
-
2002
- 2002-03-22 KR KR1020037012312A patent/KR100579337B1/ko not_active IP Right Cessation
- 2002-03-22 JP JP2002576015A patent/JP2004526320A/ja active Pending
- 2002-03-22 CN CNB028071182A patent/CN1331215C/zh not_active Expired - Fee Related
- 2002-03-22 WO PCT/DE2002/001054 patent/WO2002078084A2/de active Application Filing
- 2002-03-22 EP EP02727262A patent/EP1371093A2/de not_active Withdrawn
-
2003
- 2003-09-23 US US10/669,072 patent/US6806097B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100579337B1 (ko) | 2006-05-12 |
| US6806097B2 (en) | 2004-10-19 |
| CN1518766A (zh) | 2004-08-04 |
| DE10114406A1 (de) | 2002-10-02 |
| WO2002078084A2 (de) | 2002-10-03 |
| US20040157345A1 (en) | 2004-08-12 |
| EP1371093A2 (de) | 2003-12-17 |
| CN1331215C (zh) | 2007-08-08 |
| WO2002078084A3 (de) | 2003-03-13 |
| KR20030085034A (ko) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3452800B2 (ja) | 高集積記憶素子およびその製造方法 | |
| US7205192B2 (en) | Semiconductor memory device capable of preventing oxidation of plug and method for fabricating the same | |
| US20030075753A1 (en) | Stacked capacitor and method for fabricating the same | |
| US7326990B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2001237393A (ja) | 半導体構造素子の製造方法 | |
| US6162671A (en) | Method of forming capacitors having high dielectric constant material | |
| JP2000040800A (ja) | 強誘電体記憶素子及びその製造方法 | |
| US7462898B2 (en) | Semiconductor device having capacitor with upper electrode of conductive oxide and its manufacture method | |
| US6358794B1 (en) | Capacitor of semiconductor device and method of fabricating the same | |
| JPH08162619A (ja) | 半導体装置及びその製造方法 | |
| JP2003068991A (ja) | 半導体装置及びその製造方法 | |
| JP2004526320A (ja) | 強誘電性記憶セルの製造方法 | |
| KR100247479B1 (ko) | 고집적 기억소자 및 그 제조방법 | |
| KR100533970B1 (ko) | 고집적 기억 소자 및 그 제조방법 | |
| JP4031634B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP3886907B2 (ja) | 強誘電性キャパシタおよび集積半導体メモリー用チップの製造方法 | |
| JP3584155B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3297776B2 (ja) | 配線の接続構造及びその製造方法 | |
| KR100652354B1 (ko) | 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법 | |
| JP2006059968A (ja) | 半導体装置及びその製造方法、強誘電体キャパシタ構造 | |
| US6437968B1 (en) | Capacitive element | |
| KR100616211B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP4647050B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP2000503813A (ja) | バリヤのない半導体メモリ装置を製造する方法 | |
| JPH04217360A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061208 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |