JPH04217360A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04217360A JPH04217360A JP2403578A JP40357890A JPH04217360A JP H04217360 A JPH04217360 A JP H04217360A JP 2403578 A JP2403578 A JP 2403578A JP 40357890 A JP40357890 A JP 40357890A JP H04217360 A JPH04217360 A JP H04217360A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- capacitor
- polycrystalline silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 3
- 235000012054 meals Nutrition 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 24
- 238000007796 conventional method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910017305 Mo—Si Inorganic materials 0.000 description 2
- -1 Ta-Si Inorganic materials 0.000 description 2
- 229910004339 Ti-Si Inorganic materials 0.000 description 2
- 229910010978 Ti—Si Inorganic materials 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008938 W—Si Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、なかでもス
タック型（スタックド）キャパシタ構造のものの構造お
よびその製造方法に関するものである。
タック型（スタックド）キャパシタ構造のものの構造お
よびその製造方法に関するものである。
【０００２】
【従来の技術】スタックドキャパシタ構造の半導体装置
において、そのキャパシタ膜としてＴａ−Ｏ系の膜を使
用する場合、電極として多結晶シリコンは使えない。こ
れはＴａ−Ｏ＋Ｓｉ→ＳｉＯ＋Ｔａとなりタンタル酸化
膜が還元されてしまい、キャパシタ膜として劣化してし
まうためである。
において、そのキャパシタ膜としてＴａ−Ｏ系の膜を使
用する場合、電極として多結晶シリコンは使えない。こ
れはＴａ−Ｏ＋Ｓｉ→ＳｉＯ＋Ｔａとなりタンタル酸化
膜が還元されてしまい、キャパシタ膜として劣化してし
まうためである。
【０００３】従って、Ｔａ−Ｏ系の膜をキャパシタ膜と
して使用する場合は、電極材料としてメタルやシリサイ
ドを用いることが多く採られている。例えば文献として
、ＩＥＤＭ８６（１９８６−２）（米）１９８６ＩＥＥ
Ｅ、ｐ６８４−６８７に開示されるものなどがある。
して使用する場合は、電極材料としてメタルやシリサイ
ドを用いることが多く採られている。例えば文献として
、ＩＥＤＭ８６（１９８６−２）（米）１９８６ＩＥＥ
Ｅ、ｐ６８４−６８７に開示されるものなどがある。
【０００４】図２に下部電極としてメタルやシリサイド
を用いた従来例の製造工程を示し、以下にその概略を説
明する。先ず図（ａ）のように、Ｓｉ基板１１上にアク
テイブ領域１とフイールド領域２とを分離形成し、アク
テイブ領域１にトランジスタを形成する。次に図（ｂ）
のように、その上に絶縁膜としてＢＰＳＧ膜３を２００
０〜５０００Åの厚さ形成し、拡散層１２などと電気的
に接続する必要のある位置にコンタクト孔４を開ける。
を用いた従来例の製造工程を示し、以下にその概略を説
明する。先ず図（ａ）のように、Ｓｉ基板１１上にアク
テイブ領域１とフイールド領域２とを分離形成し、アク
テイブ領域１にトランジスタを形成する。次に図（ｂ）
のように、その上に絶縁膜としてＢＰＳＧ膜３を２００
０〜５０００Åの厚さ形成し、拡散層１２などと電気的
に接続する必要のある位置にコンタクト孔４を開ける。
【０００５】次いで図（ｃ）のように、メタル（Ｍｏ、
Ｗ、Ｔａ、Ｔｉなど）またはシリサイド（Ｍｏ−Ｓｉ、
Ｗ−Ｓｉ、Ｔａ−Ｓｉ、Ｔｉ−Ｓｉなど）を２０００Å
程度形成し、パターニングを行ない下部電極１５とする
。そして図（ｄ）のように、その上にキャパシタ膜とし
てＴａ−Ｏ膜７を４０〜２００Å程度形成する。引き続
き、メタルまたはシリサイドで上部電極８を形成し、パ
ターニングを行ない積み上げ型のキャパシタ即ちスタッ
クドキャパシタ構造を形成する。
Ｗ、Ｔａ、Ｔｉなど）またはシリサイド（Ｍｏ−Ｓｉ、
Ｗ−Ｓｉ、Ｔａ−Ｓｉ、Ｔｉ−Ｓｉなど）を２０００Å
程度形成し、パターニングを行ない下部電極１５とする
。そして図（ｄ）のように、その上にキャパシタ膜とし
てＴａ−Ｏ膜７を４０〜２００Å程度形成する。引き続
き、メタルまたはシリサイドで上部電極８を形成し、パ
ターニングを行ない積み上げ型のキャパシタ即ちスタッ
クドキャパシタ構造を形成する。
【０００６】この後図（ｅ）のように、前記までに形成
した構造の上に層間絶縁膜９、Ａｌ配線１０を形成して
スタックドキャパシタ構造の半導体装置とする。
した構造の上に層間絶縁膜９、Ａｌ配線１０を形成して
スタックドキャパシタ構造の半導体装置とする。
【０００７】
【発明が解決しようとする課題】しかしながら前述の従
来の方法では、後工程の熱処理によってソース、ドレイ
ン拡散層１２の不純物が下部電極（メタルまたはシリサ
イド）１５に拡散し、不純物濃度の低下が起こる。従っ
て、その下部電極と拡散層との電気的接触が十分でなく
なり、素子特性の劣化が生じる。
来の方法では、後工程の熱処理によってソース、ドレイ
ン拡散層１２の不純物が下部電極（メタルまたはシリサ
イド）１５に拡散し、不純物濃度の低下が起こる。従っ
て、その下部電極と拡散層との電気的接触が十分でなく
なり、素子特性の劣化が生じる。
【０００８】
【課題を解決するための手段】本発明は前述したソース
、ドレイン拡散層の不純物濃度の低下を抑え、素子特性
を向上させる手段として、前記下部電極として拡散層側
にドープ多結晶、そしてその上にメタルまたはシリサイ
ドの層を設けた二層構造としたものである。
、ドレイン拡散層の不純物濃度の低下を抑え、素子特性
を向上させる手段として、前記下部電極として拡散層側
にドープ多結晶、そしてその上にメタルまたはシリサイ
ドの層を設けた二層構造としたものである。
【０００９】
【作用】本発明は前述のように、下部電極として上層と
してシリサイドまたはメタルの層、下層（拡散層側）と
してドープ多結晶層を形成して二層構造としたので、十
分な不純物量が存在するようになり、ソース、ドレイン
拡散層領域の不純物濃度の低下は起こらず十分な素子特
性を得られる。
してシリサイドまたはメタルの層、下層（拡散層側）と
してドープ多結晶層を形成して二層構造としたので、十
分な不純物量が存在するようになり、ソース、ドレイン
拡散層領域の不純物濃度の低下は起こらず十分な素子特
性を得られる。
【００１０】
【実施例】図１に本発明の実施例の工程断面図を示し、
以下に説明する。先ず図（ａ）に示すように、従来同様
Ｓｉ基板１１上にアクテイブ領域１とフイールド領域２
とを分離形成し、アクテイブ領域１にトランジスタを形
成する。次に図（ｂ）のように、前記で形成された構造
の上にこれも従来同様絶縁膜として、ＢＰＳＧ膜３を２
０００〜５０００Åの厚さ形成し、所望の位置にコンタ
クト孔を開ける。
以下に説明する。先ず図（ａ）に示すように、従来同様
Ｓｉ基板１１上にアクテイブ領域１とフイールド領域２
とを分離形成し、アクテイブ領域１にトランジスタを形
成する。次に図（ｂ）のように、前記で形成された構造
の上にこれも従来同様絶縁膜として、ＢＰＳＧ膜３を２
０００〜５０００Åの厚さ形成し、所望の位置にコンタ
クト孔を開ける。
【００１１】その後、図（ｃ）のように下部電極として
、先ず多結晶シリコン膜５を通常の方法で１０００〜２
０００Åの厚さ形成し、それへＰＯＣｌ３ の拡散やＰ
＋ イオン打ち込みにより不純物を導入（ドープ）する
。 この膜５の形成は、多結晶シリコン膜形成時にホスフイ
ン（ＰＨ３ ）を同時に流す方法によってドープ多結晶
シリコンとしてもよい。引き続き、メタル（Ｍｏ、Ｗ、
Ｔａ、Ｔｉなど）またはシリサイド（Ｍｏ−Ｓｉ、Ｗ−
Ｓｉ、Ｔａ−Ｓｉ、Ｔｉ−Ｓｉなど）６の層を５００〜
１０００Åの厚さ形成する。つまりこのメタルまたはシ
リコンの層６と前記ドープ多結晶シリコン層５との二層
構造とするのである。そしてこの後パターニングして下
部電極とする。
、先ず多結晶シリコン膜５を通常の方法で１０００〜２
０００Åの厚さ形成し、それへＰＯＣｌ３ の拡散やＰ
＋ イオン打ち込みにより不純物を導入（ドープ）する
。 この膜５の形成は、多結晶シリコン膜形成時にホスフイ
ン（ＰＨ３ ）を同時に流す方法によってドープ多結晶
シリコンとしてもよい。引き続き、メタル（Ｍｏ、Ｗ、
Ｔａ、Ｔｉなど）またはシリサイド（Ｍｏ−Ｓｉ、Ｗ−
Ｓｉ、Ｔａ−Ｓｉ、Ｔｉ−Ｓｉなど）６の層を５００〜
１０００Åの厚さ形成する。つまりこのメタルまたはシ
リコンの層６と前記ドープ多結晶シリコン層５との二層
構造とするのである。そしてこの後パターニングして下
部電極とする。
【００１２】次いで図（ｄ）のように、前記形成の下部
電極の上に従来同様キャパシタ膜としてＴａ−Ｏ膜７を
４０〜２００Åの厚さ形成し、その上に上部電極８とし
てメタルまたはシリサイド膜を形成しパターニングする
。このようにして本実施例でのスタックドキャパシタ構
造を得る。
電極の上に従来同様キャパシタ膜としてＴａ−Ｏ膜７を
４０〜２００Åの厚さ形成し、その上に上部電極８とし
てメタルまたはシリサイド膜を形成しパターニングする
。このようにして本実施例でのスタックドキャパシタ構
造を得る。
【００１３】その後図（ｅ）のように、これも従来同様
層間絶縁膜９、Ａｌ配線１０を形成して目的の半導体装
置とする。
層間絶縁膜９、Ａｌ配線１０を形成して目的の半導体装
置とする。
【００１４】
【発明の効果】以上説明したように本発明では、スタッ
クドキャパシタ構造の下部電極として、拡散層側にドー
プ多結晶シリコンを形成し、その上にメタルまたはシリ
サイド層を設けた二層構造としたので、十分な不純物量
が拡散層の不純物に加えて存在するようになり、そのソ
ース、ドレイン拡散層領域の不純物濃度の低下は起こら
ず、素子特性の向上に寄与すること大である。
クドキャパシタ構造の下部電極として、拡散層側にドー
プ多結晶シリコンを形成し、その上にメタルまたはシリ
サイド層を設けた二層構造としたので、十分な不純物量
が拡散層の不純物に加えて存在するようになり、そのソ
ース、ドレイン拡散層領域の不純物濃度の低下は起こら
ず、素子特性の向上に寄与すること大である。
【図１】本発明の実施例の工程断面図である。
【図２】従来例の工程断面図である。
１ アクテイブ領域
２ フイールド領域
３ ＢＰＳＧ膜
４ コンタクト孔
５ 多結晶シリコン
６ メタルまたはシリサイド
７ Ｔａ−Ｏ膜
８ 上部電極
９ 層間絶縁膜
１０ Ａｌ配線
１１ Ｓｉ基板
１２ 拡散層
Claims (4)
- 【請求項１】 スタック型キャパシタ構造の半導体装
置において、半導体基板に形成された拡散層と、少なく
とも該拡散層上にドープ多結晶シリコン層と、該多結晶
シリコン層上に形成されたメタル層と、少なくとも該メ
タル層上に形成された、Ｓｉにより還元され易い材料か
らなるキャパシタ膜を有することを特徴とする半導体装
置。 - 【請求項２】 請求項１記載のキャパシタ膜として、
Ｔａ−Ｏ系のキャパシタ膜を使用したことを特徴とする
半導体装置。 - 【請求項３】 請求項１または２記載のメタル層の代
りに、シリサイド層としたことを特徴とする半導体装置
。 - 【請求項４】 スタック型キャパシタ半導体装置の製
造方法として、 （ａ）Ｓｉ基板上にアクテイブ領域とフイールド領域と
を分離形成して、トランジスタを形成する工程と、（ｂ
）次いでその上に絶縁膜を形成して、拡散層などに接す
る所望の位置にコンタクト孔を開ける工程と、（ｃ）前
記まで形成された構造の上に多結晶シリコン膜を形成し
て不純物を導入し、引き続きメタルまたはシリサイドを
前記多結晶シリコン膜の上に形成してキャパシタの下部
電極とする工程と、 （ｄ）前記までの構造の上に、キャパシタ膜としてＴａ
−Ｏ系の膜を形成する工程と、 （ｅ）次いでその上に上部電極を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403578A JPH04217360A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403578A JPH04217360A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217360A true JPH04217360A (ja) | 1992-08-07 |
Family
ID=18513310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403578A Pending JPH04217360A (ja) | 1990-12-19 | 1990-12-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
-
1990
- 1990-12-19 JP JP2403578A patent/JPH04217360A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015989A (en) | Semiconductor device having a capacitor electrode formed of iridum or ruthenium and a quantity of oxygen | |
| KR0143542B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH0834310B2 (ja) | 半導体装置の製造方法 | |
| JPH05326874A (ja) | 半導体素子の製造方法 | |
| JPH07240390A (ja) | 半導体装置の製造方法 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JP3173472B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04217360A (ja) | 半導体装置およびその製造方法 | |
| EP0329569B1 (en) | Semiconductor device with a thin insulating film | |
| US6784546B2 (en) | Electrode structure and method of fabricating the same | |
| JPH0637108A (ja) | 半導体装置の製造方法 | |
| JPH06132501A (ja) | 半導体装置の製造方法 | |
| JPS6038026B2 (ja) | 半導体装置の製造方法 | |
| JP3669200B2 (ja) | 半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| KR100315037B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP3092594B2 (ja) | 高融点金属ポリサイド構造を有する半導体装置及びその製造方法 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPH0658965B2 (ja) | 半導体装置の製造方法 | |
| JP2846306B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH1145981A (ja) | 半導体装置の製造方法 | |
| JPH05267332A (ja) | 半導体装置の製造方法 |