JP2004523101A - 複層プリント回路基板製造システム及び方法 - Google Patents

複層プリント回路基板製造システム及び方法 Download PDF

Info

Publication number
JP2004523101A
JP2004523101A JP2002542182A JP2002542182A JP2004523101A JP 2004523101 A JP2004523101 A JP 2004523101A JP 2002542182 A JP2002542182 A JP 2002542182A JP 2002542182 A JP2002542182 A JP 2002542182A JP 2004523101 A JP2004523101 A JP 2004523101A
Authority
JP
Japan
Prior art keywords
pattern
image
recording
alignment
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002542182A
Other languages
English (en)
Other versions
JP2004523101A5 (ja
Inventor
ガノット・アムノン
ジノ・ハナン
ハニナ・ゴラン
カントル・ゼウ
クリング・ボリス
スピンツィ・シャブタイ
ベン−エツラ・バリー
Original Assignee
オルボテック リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/708,160 external-priority patent/US6819789B1/en
Priority claimed from US09/792,498 external-priority patent/US6701197B2/en
Application filed by オルボテック リミテッド filed Critical オルボテック リミテッド
Publication of JP2004523101A publication Critical patent/JP2004523101A/ja
Publication of JP2004523101A5 publication Critical patent/JP2004523101A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2051Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2053Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a laser
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Image Input (AREA)
  • Image Processing (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

下部レイヤの画像の一部を視覚的に取得し、前記部分の視覚的画像の座標を参照して上部レイヤにパターンを記録する、ことを特徴とする、ダイレクトイメージスキャナによってプリント回路基板の上部レイヤに記録される画像を、その下部レイヤ上に記録された画像に位置揃えする方法。

Description

【技術分野】
【0001】
本発明は、電気回路の製造分野に関し、特に、レーザーダイレクトイメージング装置を使用してプリント回路基板を製造する分野に関する。
【背景技術】
【0002】
少なくとも1つの外部レイヤが既存のプリント回路基板コアに連続的に追加されるという、いわゆる順次ビルドアップ法という手段によるプリント回路基板の製造が知られている。
【0003】
電気回路パターンをプリント回路基板サブストレートに記録するシステムは、透明なフィルム上に形成された電気回路の画像を備えた、プロジェクタ及びフォトツール用のマスクを用いる露光システムを含む。
【0004】
その開示が参照によってここに含まれるPCT特許公開WO 00/02424には、プリント回路基板サブストレートに電気回路パターンを描画する、走査レーザーダイレクトイメージング(LDI)システムが記述されている。
【0005】
図1は、上で参照された特許公開の図1を再掲したものである。これの操作についての幾つかの詳細を以下に記す。操作の更に詳細な内容および図面の説明は、この特許公開内で見ることができる。このようなシステムでは、パターンデータによって変調される1つまたは複数のレーザービームが、感光性のプリント回路基板サブストレート78を走査し、所望の回路パターンの潜像を描画する。
【0006】
サブストレートを裏返し、サブストレートの他の面に、第1のパターンと2面間で位置揃えが行われる第2のパターンを描画するようにしてもよい。幾つかのプリント回路基板製造技術によれば、サブストレートレイヤは、その前に製造されたサブストレートに順次積層され、ビルドアップ形式で順次追加された各レイヤの最外面上に、電気回路パターンが描画される。潜像パターンは現像され、サブストレート上にエッチングマスクが形成される。マスクされたサブストレートはエッチングされて所望の電気回路パターンが形成される。
【0007】
プリント回路基板の製造において発生する問題には、様々なサブストレートのレイヤにおけるプリント回路パターンの2面間の位置揃えと、様々なサブストレートのレイヤにプリントされたパターン間での相互の位置揃えとがある。適切な位置揃えを得るために利用される1つの方法は、特許公開の図1、2、14、15及び16の実施形態に開示されている(図2は、上記参照された特許公開の図14の再掲である)。PC基板サブストレート78は、少なくともその幾つかが好適には走査方向に、少なくとも粗く、位置揃えされる複数のホール150を伴って形成される。サブストレートが取り付けられるベースは、サブストレートのホールよりも大きな開口を伴って形成され、またサブストレート内のホールは、おおよそベースの開口に対応して配置される。1つまたはそれ以上の検出器152が、スキャナの走査ラインの下に配置されている。
【0008】
プリント回路基板が移動して走査ラインを過ぎると、スキャナはサブストレートレイヤのホールを走査する。ホール及び開口を通過した検出器150によって検出された信号に基づいて、サブストレートのホールのスキャナに対する位置が検出される。選択的に、ベースは回転され、次いでプリント回路基板サブストレートへのホールの位置を参照したパターンの走査が、走査ラインの位置から開始する。
【0009】
走査方向内でのビームの正に瞬間的な(走査方向の)位置を求めるために使用されるスケール80に衝突する他のビームによっても、ホール150を通過する走査ビームの位置が走査される、という点を留意されたい。さらに、ホールの(従ってボードの)副走査方向の相対位置が、典型的にはベースと動作的に関連付けられている第2のスケールを利用して求められる。
【0010】
サブストレートの第2面の走査が行われる時に、この手続が繰り返されてホールの位置が求められ、従って、LDIシステムの座標空間に対する、サブストレートの第1面上の既に走査されたパターンの位置(またはビルドアップボードの下部レイヤ上の既に走査されたパターンの位置)が求められる。これにより、前に走査された面に対して位置揃えされるような次の面の各々を走査する際のデータが得られる。
【0011】
選択的には、ボード内の、追加の一連のホール及び、ベース上のピン或いはベースに沿って配置されたレールを、サブストレートの粗い位置揃えに使用してもよい。このようなピンは参照の図16に示されている。幾つかの従来のシステムでは、このような機械的手段のみをサブストレートの両面のパターンの位置揃えに使用してもよい。システムは、ボードを回転して位置揃えを向上する手段を含んでいてもよい。
【0012】
イメージャ、特にCCDカメラを使用している計測システムは、LDIスキャナ内のPCボードの位置を求めるという分野では既知である。一般に、プリント回路基板のラミネートレイヤ上の様々なマークを検出するかプリント回路基板のラミネートレイヤのエッジを検出し、さらにマークまたはエッジの検出された位置のスキャナの位置に対して関連付ける為に、このようなカメラを使用する。
【発明の要旨】
【0013】
本発明の幾つかの実施形態の一側面は、PCボードコア(「下部レイヤ」)上に重ねられる、次に順次加えられるレイヤ(以降、上部レイヤと称す)に描画を行うため、下部レイヤに既に描画された画像に位置揃えを行う方法に関する。
【0014】
一般には、順次ビルドアップにおいて、電気回路パターンは、従来の手段によって下部レイヤ内に生成され、次いで上部レイヤが追加される。上部レイヤは、第1の誘電性材料と、スーパーインポーズされた導電性材料の第2のレイヤを含む。上部レイヤと下部レイヤの間に導電経路が生成されるように、ホールが上部レイヤに生成される。導電性材料には、一時的にフォトレジストレイヤがコートされる。次いで、スキャナは、下部レイヤ上に前に生成されたパターンと位置揃えされたパターンをフォトレジスト上に描画する。フォトレジストは現像され、導電性材料がエッチングされ、上部レイヤに電器パターンが形成される。
【0015】
しかしながら、上部及び下部レイヤの上に形成されたパターンに位置揃えされた回路パターンの画像を上部レイヤに記録することは容易ではない。第1に、上記説明した方法によれば、下部レイヤは銅で覆われ、下部レイヤ上のいかなる基準マークも視認されない。第2に、基準マークを視認できても、それらは上部レイヤに描画される画像の位置と結合している可能性が高い。
【0016】
2000年11月8日に出願された、その開示が参照によってここに含まれる本出願人の同時出願中の米国出願09/708,160には、レーザーダイレクトイメージングスキャナのスキャナ部と、カメラのようなプリント回路基板がスキャナに取り付けられている間にそれを視認するイメージャ、それぞれの座標システムの位置揃えをする方法及び装置が記載されている。この出願の内容は、本件の詳細な説明に含まれる。
【0017】
出願人の同時出願中の米国出願09/708,160に示されるように、カメラの位置揃えを行う方法及びサブストレートに電気回路パターンを記録する装置は、このような位置揃えの方法を含むものであるが、位置揃えを行う他の方法をまた、本発明で使用してもよい。
【0018】
本発明の実施形態によれば、下部レイヤ上に形成されたマークの位置を使用して、上部レイヤに記録されている画像を、下部レイヤに既に形成されたパターンに位置揃えする。ここを通して位置揃えマークがカメラによって視認されるような開口を上部レイヤに形成することによって、視認可能になっている。代替的には、マークのあるエリアをマスクする等して、このエリアは、銅でコートされずに形成されるようになっている。透明または部分的に透明な誘電性材料を用いて上部レイヤが形成されるのであれば、マークは、イメージングシステムによって視認可能となり、またマークはスキャナによって描画が行われている上部レイヤ上の画像を位置揃えする為に使用されうる。
【0019】
代替的には、下部レイヤのパターンに対して正確な位置に穴開けされた上部レイヤ上のヴァイア(via)が、上部レイヤを下部レイヤに位置揃えするために使用される。特に、プリント回路基板の分野では既知であるような、下部レイヤ上の開示された基準マークを用いて微小ヴァイアを穴開けする微小加工装置によって、適切に下部レイヤに位置揃えされた上部レイヤに微小ヴァイアが穴開けされる。代替的には、微小加工装置は、X線イメージャによって視認される基準マーク、或いはX線イメージャを含む穴開け機によって穴開けされたホールであってイメージャが検出した内部の導電パターンに基づいたホールを使用してもよい。
【0020】
さらに代替的には、穴開けされたヴァイアホールを参照して、または下部レイヤ上に形成された電気回路パターンの一部を参照して生成されたパターンが使用される。
【0021】
本発明の実施形態によれば、第2のビルドアップレイヤが第1のものの上にスーパーインポーズされた場合は、画像取得に適した、1つのホールパターン、またはより一般的には一連のホールパターンが、上部レイヤに穴開けされ、或いは、それは追加的には1つまたは複数の下部レイヤを貫通するスルーホールとして穴開けされる。上部レイヤ上にパターンの画像を記録するために、レーザーダイレクトイメージングスキャナのような露光装置上にボードが配置されたときは、ホールはカメラによって視認されて(とりわけスキャナ及びイメージャの座標システム間の変換を利用して)適切な位置および選択的には画像がホールと位置揃えされて記録されるように上部レイヤにパターンを記録する為のスケーリング因子を求めるために使用される。
【0022】
本発明の幾つかの実施形態によれば、下部レイヤの局所的な特徴部から求められた位置に、ホールパターンは穴開けされる。これらの特徴部は特別に下部ボードに形成された位置揃えパターンを含んでもよい。このようなパターンは、ボードに起こる全体の縮小因子を求める、或いはボードに完全なワープ変換を与えるために使用される。上部ボードへの描画において、オンザフライで、または下部画像上に描画される画像にフィットするように変換されたデータを生成することによって、データは調整される。
【0023】
同様に、上部レイヤが正しい位置にある時に下部レイヤに多くの視認可能な位置揃えパターンがある場合は、全体的な縮小(X方向とY方向とで異なっていてもよい)の補正或いはワープの完全な補正のいずれかを行うために、複数のパターンを使用することができる。
【0024】
それ故に、本発明の好適な実施形態によれば、
下部レイヤの画像の一部を視覚的に取得し、
前記部分の視覚的画像の座標を参照して上部レイヤにパターンを記録する、
ダイレクトイメージスキャナによってプリント回路基板の上部レイヤに記録される画像を、その下部レイヤ上に記録された画像に位置揃えする方法が提供される。
【0025】
本発明の実施形態では、前記部分は下部レイヤ上に記録された位置揃えパターンである。選択的には、前記方法は、そこを通して前記位置揃えパターンが視認可能となる開口を前記上部レイヤに形成することを有する。選択的には、前記位置揃えパターンは、前記上部レイヤを通して視認可能である。
【0026】
本発明の実施形態では、記録することは前記画像の部分と位置揃えされるオブジェクトを用いることを含み、またパターンは前記オブジェクトを参照して上部レイヤに記録される。選択的には、前記オブジェクトは上部レイヤに形成されたホールである。選択的には、前記ホールは下部レイヤを貫通しないホールである。選択的には、ホールはヴァイアである。選択的には、ホールは上部及び下部レイヤのパターン同士を接続する、機能性ヴァイアである。選択的には、画像が電気回路をであり、ホールはプリント回路基板の電気的機能に関与しない。選択的には、ホールは上部及び下部レイヤを貫通する。選択的には、下部レイヤの画像を参照してホールは位置揃えパターンを形成する。選択的には、画像は電気回路をであり、ホールは画像の電気的機能に関与しない。選択的には、ホールは上部及び下部レイヤを貫通する。
【0027】
本発明の実施形態では、前記方法はオブジェクトの画像を取得することと、前記オブジェクトの位置を求めることを含み、前記パターンは前記求められた位置を基準として記録される。
【0028】
さらに、本発明の実施形態によれば、
上部レイヤにある少なくとも1つのホールであって、前記少なくとも1つのホールは前記パターンと所定の位置揃えをされ、前記少なくとも1つのホールは前記下部レイヤを貫通しないようになっているものを検出し、
前記少なくとも1つのホールに所定の位置揃えされた上部レイヤ上のパターンを走査する、
ダイレクトイメージスキャナによってプリント回路基板サブストレートの上部レイヤに記録される画像を、その下部レイヤ上のパターンに位置揃えする方法が提供される。
【0029】
さらに、本発明の実施形態によれば、
複層プリント回路基板サブストレートの上部レイヤの少なくとも1つのホールであって、前記少なくとも1つのホールは前記サブストレートの1つのレイヤに形成されたパターンを向いた既知の空間的な方向を備え、前記サブストレートがそこに既に回路が形成された少なくとも2つのレイヤを備えるようなもの、を形成し、
前記少なくとも1つのホールの画像を取得し、
前記画像を解析して前記少なくとも1つのホールの位置を計算し、
前記位置を参照して前記上部レイヤ上にパターンを記録する、
複層のプリント回路基板サブストレートの上部レイヤに画像を記録する方法が提供される。
【0030】
選択的には、前記少なくとも1つのホールを形成することは、レーザー微小加工装置を用いて少なくとも1つのホールを形成することである。選択的には、少なくとも1つのホールを形成することは、少なくとも上部レイヤに前記少なくとも1つのホールを形成し、前記複層プリント回路基板サブストレートの他のレイヤには少なくとも1つのホールを形成しないことである。選択的には、画像を取得することは、前記少なくとも1つのホールのデジタル画像を取得することを含む。選択的には、前記画像を解析して前記少なくとも1つのホールの位置を計算することは、画像記録システムの座標システム内での前記少なくとも1つのホールの位置を計算することである。選択的には、パターンを記録することは、前記上部レイヤを感光性にし、レーザーダイレクトイメージングシステムで前記上部レイヤにパターンを走査することである。選択的には、パターンを記録することは、前記上部レイヤを感光性にし、マスクを通して上部レイヤにパターンを形成する。選択的には、前記少なくとも1つのホールは、非周期性のホールパターンに配置された複数のホールである。選択的には、前記ホールパターンを形成するホールは、前記複層プリント回路基板サブストレートの少なくとも1つのレイヤを貫通しない。選択的には、前記ホールパターンを形成するホールは、前記複層プリント回路基板の各レイヤを貫通する。
【0031】
さらに、本発明の実施形態によれば、
前記画像上に非周期的なパターンで配置された要素のアレイを生成し、
前記パターン同士が互いに重なり合うときに画像が位置揃えされるように、前記パターンを同一のパターンにマッチングさせ、
前記画像の前記位置揃えパターンの前記要素の50%以内が、パターン同士が位置揃えされていないようなあらゆる位置で、前記同一のパターン内の前記パターンと重なり合う、
画像の位置揃えを行う方法が提供される。
【0032】
さらに、本発明の実施形態によれば、
複層プリント回路基板の上部表面上で視認可能な位置揃えパターンを生成する位置揃えパターン生成器であって、前記位置揃えパターンが前記サブストレートの上部レイヤ以外のところに形成された電気回路パターンに関する既知の方向を備え、前記サブストレートが既にそこに回路が形成された少なくとも2つのレイヤを備えているようなものと、
前記位置揃えパターンの位置を検出する位置揃えパターン位置センサと、
前記位置揃えパターンを参照して前記上部表面に所望の方向で電気回路パターンを記録する電気回路パターン生成器と、
を有する、
電気回路パターンを複層プリント回路基板サブストレートの上部レイヤに記録する装置が提供される。
【0033】
選択的には、前記位置揃えパターン生成器は、微小加工装置であり、選択的にはレーザー穴開け機である。
【0034】
本発明の実施形態では、前記上部表面にある複数のホールで前記位置揃えパターンが構成される。選択的には、複数のホールは非周期的なパターンで配置されている。
【0035】
選択的には、複数の微小加工ホールで前記位置揃えパターンが構成され、前記微小加工ホールは前記複層サブストレートの少なくとも1つのレイヤを貫通しない。選択的には、前記複数の微小加工ホールは、非周期的なパターンで配置されている。
【0036】
本発明の実施形態では、前記上部表面に設けられた複数のオブジェクトによって位置揃えパターンは構成され、前記オブジェクトは非周期的なパターンで配置されている。選択的には、前記複数のオブジェクトは複数のマークである。選択的には、前記マークは窪みである。
【0037】
本発明の実施形態では、位置揃えパターン位置センサは、画像を取得して前記位置揃えパターンの位置を計算するよう動作する、デジタルカメラ及び画像処理回路を有する。選択的には、位置揃えパターンの位置は、前記電気回路パターン生成器が使用する座標システム内で計算される。選択的には、前記上部レイヤは感光性にされた表面を含み、前記電気回路パターン生成器は前記感光性にされた表面上に電気回路パターンを選択的に記録するレーザーダイレクトイメージングスキャナである。選択的には、前記上部レイヤは感光性にされた表面を含み、前記電気回路パターン生成器は、前記感光性にされた表面上に電気回路パターンを選択的に記録するための、フォトツールマスクと、前記フォトツールマスクを通して前記感光性にされた表面に光を投影するライトプロジェクタとを有する。
【0038】
さらに、本発明の実施形態によれば、
複層プリント基板サブストレートの位置揃えパターンの位置を検出する位置揃えパターン位置センサであって、前記位置揃えパターンが前記第2の電子回路パターンを示す既知の方向を備えたものと、
前記位置揃えパターンを参照して、前記上部表面に電気回路パターンを所望の方向に記録する電気回路パターン生成器と、
を有する、
複層プリント回路基板サブストレートの上部レイヤ上に記録される第1の電気回路パターンを、複層プリント回路基板サブストレートの下部レイヤ上に記録された第2の電気回路パターンに位置揃えする装置が提供される。
【発明を実施するための最良の形態】
【0039】
本発明の例示的な実施形態は、図面を参照した以下のセクションに記載されている。図面は一般に縮尺は付与されておらず、また、同一または類似の符号は、異なる図面での同一または関連する特徴部に使用される。
【0040】
図3及び4は、プリント配線基板の両面それぞれに描画される画像の位置揃えに有用な、スキャナ内のプリント基板の相対位置を求めるための新しい方法を使用可能な、本発明の一実施形態を示したものである。
【0041】
このシステムにおいて、図1及び図2の先行技術のシステムとの主要な差異は、電気回路パターンを描画するスキャナ用の、参照を求める機構に帰する。
【0042】
[スキャナ-イメージャ・コーディネイト・キャリブレーション]
サブストレート上に順次記録されるパターンの位置揃えを行う為には、後に記録されるパターンのそれぞれの位置との間での座標の確定を行う機構が要求されるということは理解されよう。本発明の例示的な実施形態では、取得された参照パターンの画像が使用される。記録されたパターンが参照パターンと正しく揃っていることを保証するため、複数の画像内の参照パターンの位置を座標空間に結合させることが望まれる。
【0043】
図3に示されているように、システム200は、ベース204上に取り付けられた2つの下向きのイメージャ202、例えばCCDカメラ、を含む。示される実施形態では、ベース204は、レール206上に移動可能に取り付けられる。イメージャ202のレールに沿った移動は、手動によるものであってもよく、或いはベース204と一体化したモータ(図示せず)や他の既知の手段を用いて動力化されたものであってもよい。代替的または追加的には、レールは、例えばばね荷重式の要素のようなマッチング要素がそこに収って選択的にベースの位置決めを多数の固定位置で行うような戻り止め207を伴って形成されている。追加的または代替的には、ベースのレールに沿った位置を決定するためにエンコーダ208を使用してもよい。エンコーダ208は、レール206上のマーク210の読み取り結果に基づいて位置を決定する光学エンコーダである。代替的には、エンコーダ208は、ベースのレールに沿った移動を計測するメカニカルエンコーダであってもよい。既知の、適切な他のタイプのエンコーダ、或いは適切な他の位置決め方法や位置計測方法が使用されてもよい。代替的には、イメージャは適所に固定される。代替的には、下記のように単一のカメラが使用されてもよい。代替的には、2つ以上のイメージャを用いてもよい。代替的には、カメラ202は適所に固定され、反射鏡(図示せず)はレール206に沿って移動可能である。イメージャの様々な設定において、焦点合わせの調整の為にイメージャ202を適切に移動させることができるような変形がなされてもよい、という点を留意されたい。
【0044】
イメージャ202は、1つまたはそれ以上の特徴部151を検知できるように配置されており、これはスキャナまたは他の適切な特徴部生成装置を用いて生成される。イメージャの視野によって定義される座標システム内での特徴部の位置を求めるために、画像アナライザ209(適切にプログラムされたコンピュータまたは他の既知の装置であってもよい)によって、特徴部の画像は解析される。これの位置情報は、一般用途向けまたは特殊用途向けのコンピュータまたは他の回路であってもよい計算機システム212に送られる。計算機システムは、簡素化のためここでは「コンピュータ212」として参照されている。コンピュータ212はまた、(イメージャの位置が固定されていないときは)レール上のイメージャの相対位置の検出値を受信する。検出値はエンコーダ208がコンピュータに送ってもよく、或いは特にイメージャの位置決めのために手動操作による移動を行った位置及び戻り止めの位置が手動操作でコンピュータに入力されてもよい。
【0045】
コンピュータ212はまた、一般に、イメージャ座標システムとスキャナ座標システムとの間の関係に関する情報(これはイメージ-スキャナ変換メモリ211内のものとして図4に示されている)を含み、これによって計測された特徴部のイメージャ座標システム内での位置をスキャナ座標システムに変換することができる。一般に、座標システム間での変換を行うことが望まれる(が、全てのケースで必須というわけではない)。
【0046】
本発明の例示的な実施形態で行われるキャリブレーション変換を示すダイヤグラムである図7を参照する。イメージャ座標システムとスキャナ座標システムとの間でのキャリブレーションによって、ポイント720の、イメージャ座標空間及びスキャナ座標空間内それぞれでのXY相互移動、スキャナ座標空間に対するイメージャ座標空間の傾き、及びスキャナによって描画される画素のサイズに対するイメージャ座標空間の画素のサイズが計算されるべきである。
【0047】
図5Aは、プリント回路基板サブストレートの1バッチを走査してその上に電気回路パターンを記録することに先立って典型的に行われるキャリブレーションステージにおいて、座標システムの移動量を求める例示的な方法500のフロー図である。
【0048】
最初に(502)、裸の感光性サブストレートがスキャナの上に置かれる。パターンがサブストレート上に描画されてもよく、かつ描画中およびそれに続くイメージャ202によるイメージング中にサブストレート78が固定方向でステージ79に保持されるのであれば、キャリブレーションの目的のためにサブストレートの特定の方向合わせを行う必要はない。
【0049】
次いで、サイズ、方向、および位置が既知の「ターゲット」パターンが、スキャナシステム200によって感光性のサブストレートに描画される(504)。本発明の一実施形態では、感光性材料は、パターンを感光性のサブストレートに描画するための光(一般には紫外光によるが全てがそうだというわけではない)で露光すると現像やエッチングをしなくても視認可能な、可視性の「潜像」または「プリントアウト」画像を生成するタイプのものである。スキャナシステムの紫外光にて露光されたときに可視性の「潜像」を形成するような、キャリブレーションプロセスにおいて適切なサブストレートは、DuPontから入手可能なDulux Registration Master感光シートである。
【0050】
本発明の例示的な実施形態では、キャリブレーションのためのターゲットとなる単数または複数のパターンは、感光性サブストレート上に描画され、パターンは、イメージャが配置されうる1つまたはそれ以上の位置、特にイメージャが配置されたところまたはその付近から視認可能となり、スキャン中にサブストレート上に描画された位置揃えパターンを視認できるようになる。パターンは、図4に示されるスキャンライン213の下に配置されたサブストレートの一部分上に描画される。選択的には、位置揃えパターンのアレイが描画され、そのアレイの中のパターンは連続して視認される。
【0051】
複数の位置揃えパターンは、選択的には、これらのパターンが1つまたはそれ以上のイメージャ(図3及び図4)によって取得されるように、様々なイメージャ位置で描画される。
【0052】
次いで、スキャナ200は、パターンがイメージャによって視認されるための位置に来るように、サブストレートを移動する(506)。イメージャは、(これらが使用されなければならないときに)正しい位置に配置され、これらは連続してパターン151のそれぞれを視認し、パターンの位置情報は、イメージ-スキャナ変換メモリ211に保存される。既知でありまた図1及び図2に示されているように、スキャナは、ビーム16が走査方向にデータを記録する正確な位置を求めると共にサブストレートの副走査方向の移動量を計測するための極めて高精度の手段を備える。
【0053】
イメージャはパターンの画像を取得し(508)、それらを、実際にはハードウェア及びコンピュータ212を伴うソフトウェアでもよいアナライザ209に送る。
【0054】
アナライザ209は、特定のイメージャの座標に対する、例えば中心点、コーナー点、パターン内の他の参照ポイントといった、各パターンの参照位置を算出し、その情報をコンピュータ212に送る。
【0055】
コンピュータ212は、イメージャ座標システム内でのパターンの位置、方向及びスケールを計算する(510)。この計算は、例えばイメージャ座標システム内での位置を決定し次いで計測されたサブストレートの移動量によってこの位置を変換することによって、なされる。イメージャ座標システム内でのパターンの位置を決定する適切な方法としては、ブロブ解析やパターンマッチングがある。同一のパターンを動かすことなく、互いに向かい合うイメージャに視認させることによって、これらをキャリブレートすることは有用である。これを行うため、イメージャは、(例えば1つ以上のイメージャに同一の戻り止めを使用するなどして)順次パターンを視認する位置に位置決めされる。この画像の位置(及び、選択的には方向)は、イメージャのそれぞれに対応するベース上にあるイメージャの異なる位置を補正する変換値を求めるために使用される。
【0056】
コンピュータ212はまた、前述のように、移動(512)中のサブストレートの移動距離についての情報を受信する。
【0057】
コンピュータ212は、イメージャとスキャナの各々の座標システム間の変換値をそれぞれ計算する(514)。この変換値は、スキャナ座標システム内でキャリブレーションパターンが描画された既知の位置、ボードの移動距離、及びイメージャ座標システム内でのパターンの位置に基づく。この変換値は、一般用途向けコンピュータまたは特殊用途向けコンピュータであってもよいコンピュータ212のメモリロケーション内に保存されてもよい。
【0058】
この変換値(全イメージャ座標システムに対する、様々な位置にある様々なイメージャの座標システムに関しての情報を含む)は、コンピュータが使用するために、例えばイメージ-スキャナ変換メモリ211内に保存される。
【0059】
パターン151は単純な十字線であってもよく、或いはより複雑なパターンであってもよい。代替的には、一続きの交差または点を有する。
【0060】
イメージャ座標空間とスキャナ座標空間との間のXY移動量をキャリブレートする為に使用される例示的なパターン151のアレイ251を示した図6をこれから参照する。図6に示されるように、アレイ251は、一般にサブストレート78のエッジの長さ方向に伸びる複数の2次元パターン151を有し、各パターン151は、等間隔で並ぶ3行3列のドットとして形成されている。図6に表示された例示的なパターンに見られるように、適切なパターンは、径0.08インチのドットが互いに0.1インチ離れた2次元配列3行3列のアレイである。適切なサイズのドットやドット間隔を有する他の適切なパターンのアレイもまた、使用されうる。
【0061】
これらのパターンは、XおよびY方向の移動量の間隔を求めること、傾きのオフセット、ゆがみ及びイメージャが取得した画像の端部での倍率の違いを補填することを可能とするように変換のキャリブレーション用のパターンの中心点及び空間内でのスキャナに対するイメージャの傾きの方向を正確に求めること、及びカメラの画素サイズをスキャナの画素サイズに調整すること、を考慮してスキャナシステムによって描画される。
【0062】
パターン151のアレイ251が使用されている時に、各パターンの位置が求められ、そのそれぞれの移動量がデータベースに保存され、一連の場所に対するイメージャの移動量がデータベースに保存される。さらに、この演算は、サブストレートの移動量、イメージャ202のアレイ251内の各パターン151に対する位置、およびイメージャの視野内での各画像151の参照ポイントの位置に基づいて行われてもよい。
【0063】
図5Aに記載のキャリブレーションは、変換に変化がないことを保証するために、需要に応じて、繰り返し実行されてもよい。ほとんど必要がない場合であっても、この処理を各PCBに対して行うことすら可能である。しかしながら、この方法は常時特定のキャリブレーションパターンを描画することを要求するため、図5Aの方法で達成された基本的な位置揃えに対する補正となる方法530が示された図5Bに記載されているもののように、変換においてチェックを簡素化することもまた可能である。本発明の幾つかの実施形態によれば、イメージャ202とスキャナシステム200の座標システム間の座標空間の位置揃えを容易にするために、スルーホール163を有し、ベース79と一体となった治具161が使用される。
【0064】
図5Bのフローチャートに見られるように、例えば図5Aの方法を用いて得られたイメージ-スキャナ座標変換データが受信される(516)。ホール163の位置は、イメージャを用いて求められ(518)、変換値を用いてスキャナ座標に変換される。ホール163の位置はまた、ビーム16を用いて、スキャナ200の座標システム内で求められる(520)。ビーム163を用いてホール163の位置を求める適切な方法は、PCT特許公開WO 00/02424に記載されており、また前述の図2に関して記載されている。ビーム16はホール163を走査し、また、コントローラ152がベース79の下に設けられ、ビームがホールを走査したときの光の入力を集光する。ビームがホールを通ったときの、光集光器からの信号のオン-オフ調整によって、ホール163の正確なエッジが検出され、そこからホール163の正確な中心が求められる。イメージャ202によって求められイメージャ-スキャナ座標変換によって補正されたホール163の位置と、ビーム16を用いて求められたホールの位置とは、走査ごとのイメージャ座標空間とスキャナ座標空間間での正確な相互関係を得る為に、比較され(522)て、調整される。位置揃えの因子はコンピュータ212に保存される。
【0065】
図5Cは、イメージャ座標システムとスキャナ座標システムそれぞれの間の変換値を求める他の方法(580)を示したものである。この方法では、例えば図6に示されるパターンのホールのような、ホールの一連のパターンがキャリブレーション用ボードに形成される(582)。代替的には、より単純なパターンが形成されてもよい。
【0066】
PCT特許公開WO 00/02424に記載されており、また前述の図2及び図5Bに関して記載されている方法を用いて、パターンの座標はスキャナスペース内で求められる(584)。ボードは次いでテーブル及びスキャナに内蔵された高精度のテーブル移動量計測システムと共に動かされる(584)。
【0067】
イメージャは、パターンの画像を取得し(588)、アナライザ209(これは実際に使用されるハードウェア及び/またはコンピュータ212を伴うソフトウェアであってもよい)に送る。
【0068】
アナライザ209は、特定のイメージャ座標に関する、例えば中心点、コーナーポイント、またはパターン内の他の参照ポイントといった、各パターンの参照位置を計算し(590)、情報をコンピュータ212に送る。
【0069】
コンピュータ212は、イメージャ座標システム内のパターンの位置、方向、及びスケールを演算する(590)。この演算は、例えばイメージャシステム内のパターンの位置を求めて、次いで計測されたサブストレートの移動量を用いてこの位置を変換することによってなされる。同一のパターンを動かすことなく、互いに向かい合うイメージャに視認させることによって、これらをキャリブレートすることは有用である。これを行うため、イメージャは、(例えば1つ以上のイメージャに同一の戻り止めを使用するなどして)連続してパターンを視認する位置に位置決めされる。この画像の位置(及び、選択的には方向)は、イメージャのそれぞれに対応するベース上でのイメージャの異なる位置を補正する変換値を求めるために使用される。
【0070】
このシステムによれば高精度な変換値を求めることが可能となるが、これには、特殊なプリント基板用治具を作って、ホールと図2の検出器152、153のような検出器を伴うテーブルを用意する必要がある。
【0071】
コンピュータ212はまた、前述のように、移動(592)中にサブストレートが移動した距離に関する情報を受信する。
【0072】
コンピュータ212はイメージャ及びスキャナそれぞれの座標システム間の変換値を計算する(594)。この変換値は、スキャナ座標システム内でキャリブレーションパターンが描画された位置、基板の移動量、およびイメージャ座標システム内でのパターンの位置に基づく。この変換値は、一般用途向けコンピュータまたは特殊用途向けコンピュータであってもよいコンピュータ212のメモリ領域に保存されてもよい。
【0073】
この変換値(様々な位置における様々なイメージャの座標システムを全てのイメージャ座標システムと関連させる情報を含む)は、コンピュータが使用するために、例えばイメージ-スキャナ変換メモリ211に保存される。
【0074】
本発明の幾つかの実施形態においては、イメージャ自身の視野をキャリブレーションすることによって、より高精度で変換値を決定し、またより高精度で位置揃えパターンの位置を求めることができるようになる。このようなキャリブレーションを行う方法600を図8に概略的に示す。本発明の幾つかの実施形態では、イメージャの視野のキャリブレーションは、座標システムの移動量を求めることと共に行われる1つのステップにて実施される。
【0075】
イメージャによって視認されるキャリブレーションパターンが与えられる(602)。本発明の実施の形態では、例えば図6のパターン151として示されている、サイズ及び位置が正確なドットのアレイのような、高精度なパターンが、スキャナシステム200によってサブストレート上で走査されるかサブストレート内に形成されている。幾つかの実施形態では、単一のパターン151をキャリブレーション目的に十分使用できるが、多数のパターン151を使うことにより優れた結果が得られる。
【0076】
パターン及びイメージャは、パターンをそれぞれのイメージャが視認できるように移動し、キャリブレーションパターンの画像が取得される(604)。イメージャの座標システム内でパターンを形成するパターン要素の位置は、画像アナライザ209またはコンピュータ212よって求められ(606)、例えばスキャナシステム200によって記録されたそれらの位置情報から求められるパターン上の要素の実際の相対位置と比較される(608)。
【0077】
イメージャが観察しているときの画像パターンの倍率が多様であること、ゆがみ、スキャナと揃えられていない空間内のイメージャの傾きの方向、イメージャの光学系内での光学収差のために、(特定のイメージャの座標内の)画像上の要素の位置及びサイズは、これらの実際のパターンと正確に対応しない可能性がある。画像の解析によって、イメージャの物理的な調整が可能となり、部分的にイメージャがスキャナに対して揃う。代替的には、コンピュータ212はキャリブレーションの変換値を計算し(610)、イメージャ内の画素の画素サイズをスキャナが描画した画素の画素サイズにキャリブレートするために、またあらゆる残存の倍率誤差、歪みまたは他の画像の光学収差を補正するために、イメージャ座標の位置をイメージャの視野内での実際の位置に変換する。
【0078】
パターンの実際の位置は、イメージャの視野をキャリブレートするために使用されるイメージャの視野内でのパターンの要素の相対位置、間隔及び/またはサイズであるので、重要ではないということは理解されるべきである。この変換値は、イメージャによって成された全ての計測値、例えば図5の方法のようなパターンの位置の計測値、或いはサブストレート内の位置揃えパターンの位置の計測値に対して、使用される。画素サイズの補正は、全ての画素について一括して補正する関数、或いはイメージャ202の全視野に渡って統一されているわけではない倍率誤差、歪み、及び光学収差を考慮する関数としての単一の値であってもよい。
【0079】
図5及び8の方法は、イメージャシステムとスキャナシステム間の座標変換とイメージャの視野の内部キャリブレーションとの双方に使用可能な、感光性のサブストレート上にパターンを描画することによってなされる実質単一の操作内で使用されるという点は理解されるべきである。例えば、等間隔の要素(中心のものから異なる広がりを有するドットまたは十字線)からなるアレイを有するパターンが基板上に描画されると、アレイの中心点が計算されてイメージャシステムとスキャナシステムとの間の座標の変換値を求めるために使用される。代替的には、追加の要素と共に、特定の参照ポイントを示す十字線が用意される。どちらにせよ、複数の要素はイメージャ自身の視野をキャリブレートするため、及びスキャナの座標空間に対応するイメージャの視野の座標空間をキャリブレートするために使用される。
【0080】
変換値は、画像アナライザ209に保存されてもよく、また、あらゆる処理が行われるまたはそれらを使用している前に、イメージャ202が補正した画像を補正するために使用されてもよい。
【0081】
[順次ビルドアップ位置揃え]
本発明の例示的な実施形態による、下部レイヤ902と上部レイヤ904から形成されるプリント回路基板900を示す図9A、本発明の例示的な実施形態による、下部レイヤ902上のレジストレーションターゲットを参照して上部レイヤ904上に画像を記録するシステムを示す図9B、及び本発明の例示的な実施形態による、下部レイヤ902に描画されたパターンに露光システムの座標システムの位置揃えを行うフローチャートを示す図9Cと、を参照する。
【0082】
図9Aでは、上部レイヤ904の一部が切断され、下部レイヤ902に形成されたパターン906が見えるようになっている。下部レイヤは図9Aのような単一のレイヤであってもよく、或いは図9Bに示されるような複数のレイヤから形成されるプリント回路基板のコアであってもよいという点が理解されよう。パターン906は電気回路908の一部、及び1つまたはそれ以上の位置揃えマーク910を形成する。位置揃えマーク910は、単一のドット、3行3列のアレイ151(図9A)のような方形のアレイをなすドット、交差または一連の交差、頂点どうしが当接する2つの三角951(図9B)、図11Aに示されるような非周期的なパターンで配列されたドット1151のアレイ、或いは他の適切なパターンを有してもよい。
【0083】
図9Aに示される例示的な実施形態では、上部レイヤ904は、上部レイヤがその上にある場合でさえも、下部レイヤ902上に位置する位置揃えマークがそこを通して視認されるような、1つまたはそれ以上の窓914を伴って形成される。位置揃えマークは上部レイヤ904の下に隣接している下部レイヤ上に配置されていてもよく、或いは、複数のレイヤのコアの中に配置されている下部レイヤのいずれかの上であってもよい。窓914は、上部レイヤ904上に形成された形成された実際の開口であってもよい。代替的には、上部レイヤが誘電体と、少なくとも一部が透明なフォトレジストから形成されているならば、位置揃え領域内の上部レイヤ上の銅被覆を十分に省略できる。
【0084】
図11に示されるドットパターン1151は、レイヤの位置揃えのための、位置揃えパターン151(図9A)として有用であってもよい。図11に示されたアレイは、自動位置揃えシステムや画像の質が低いシステムに特に有用であるが、1つまたは2つの行または列がオフセットしたときの相関は、正しい位置揃えのものよりも十分に低い。従って、示されたパターンは、プリントされていないドットまたは同種の物に対して広い許容範囲を有する。パターン1151が、例えばプリント回路基板サブストレートであるレイヤの一部または全てにレーザーによって穴開けされたホール、或いはスキャナまたは別のものによってプリント回路基板に描画されたパターンのいずれかであるという点に留意されたい。
【0085】
図11に示されるように、パターン1151は、一般には非周期的な感覚で離れた適切なサイズのドット1152のアレイとして形成されている。ドットは(例えばレーザーまたは機械的手段によって)穴開けされたホール、印刷されたパターン、窪み、或いは他のあらゆる適切なマークであってもよい。図11に示されているように、パターン1151の非周期的配列のため、2つの同一のパターンが、一方が他方の上に来るように重ね合わされているが、互いに部分的にX軸方向またはY軸方向のいずれかにオフセットしている場合は、或いはさもなくば、少なくとも1つの行または列がパターン内で相互に配列されている場合でさえも、2つのパターンのうち、互いに重なり合うのは少数のドットのみである。これは、パターン同士がオフセットしたときでもドットのほとんどが互いに重なり合うような通常のパターンのマトリックスとは対照的である。2行2列のエレメントのマトリックスの場合、1方のマトリックスの50%は、他のマトリックスのドットと揃い、パターンが揃わず、かつ3行3列の通常のマトリックスであるときはドットの最大2/3はパターンが完全に揃わずに揃う可能性がある。
【0086】
対照的に、本発明の実施形態によれば、ドットの重なりは50%以内となり、選択的には、40、30、20または15%以内である。29個のドットを有する図11による例示的な実施形態では、位置が揃っていない位置では4ドット以上の重なりはない(14%以内)。当業者にとって、位置揃いがなされていない状態での最大のドット率がより大きくなるまたはより小さくなるような、より大きなまたはより小さな非周期性のアレイが生成されうることは明白である。
【0087】
図9Bに見られる、本発明の例示的な実施形態では、穴開け機920のような微小加工装置が、第1のワークステーションで、微小ヴァイアのホール922を上部レイヤ904及びいくつかの下部レイヤ902のサブストレート900内に生成するために使用される。サブストレート900は、穴開け機920または他の適切な穴開け装置のいずれかによって穴開けされたスルーホール924を伴う。
【0088】
図9Bに見られる上部レイヤ904は切り欠かれ、下部レイヤ902上の最上部上のパターン906の一部が見えるようになっている点が確認されよう。典型的には、穴開け機920は、デジタルカメラ或いは他の適切なセンサであるセンサユニット926と、示されたターゲット251のような1つまたはそれ以上の位置揃えターゲットを処理する適切な画像処理回路(図示せず)を有し、そのそれぞれの位置を求める。微小ヴァイアのホール922及びスルーホール924は、ターゲット951の位置を参照して配置された位置にある。
【0089】
典型的には穴開け機920から分離したワークステーションで実施される分離ステップでは、パターン記録システム930が、上部表面904に電気回路パターン932を記録する為に使用される。本発明の例示的な実施形態では、パターン記録システムは、イスラエルYavenのOrbotech社から入手可能なDP-100レーザーダイレクトイメージングシステムのような、レーザーダイレクトイメージングシステムであり、図3及び4を参照した前述のものとほぼ同じイメージャとともに形成される。本発明の例示的な実施形態では、パターン記録システム930は、PCT特許公開 WO 00/02424に記載されたもののように、幾つかの位置揃え基準951のそれぞれの位置に対応して動的にパターンデータを拡大縮小するように動作する。記録されるパターンの画像を含む適切なフォトツールを介して感光性のコーティングを露光する従来のステッパやプロジェクタといった、他の適切なパターン記録システムが、サブストレート900上にパターン932を記録するために用いられる。
【0090】
図9Bに示されるように、システム930は、位置揃えターゲット951の画像を取得して位置揃えターゲットに関する位置情報を得て、図4に関する記載なで詳細に記述された演算手段内で典型的に適切な解析及び演算を行うデータコントローラに送る、イメージャ934を含む。データコントローラは、上部表面904上のパターン932の位置を、ターゲット951の位置に対応して適切に調整する。
【0091】
図9Cは、スキャナ座標システムを下部レイヤ902上に描画されたパターンと位置揃えさせる為のフローチャート(960)を示したものであり、これは図9Bに示した電気回路パターンの画像の記録に有用である。
【0092】
電気回路の1バッチの走査に先立って、イメージャ202及びスキャナシステム200(図3)のようなパターン記録システム930の座標空間が、キャリブレートされ、また例えば図1-8を参照した前述のもののように位置揃えされる(961)。
【0093】
電気回路パターンがその上部レイヤに描画されるサブストレートが、スキャナ上に配置される(962)。サブストレートは、その外表面がフォトレジストでコートされ、また表面の少なくとも一部が不透明ではないように形成されている。不透明ではない部分は、例えば半透明のサブストレートに銅を加えないことによって形成されるか、或いはサブストレートを切断することによって形成される。本発明の幾つかの実施形態では、不透明ではない部分は、図9A及び9Bに示されているように、かぶれいや上に形成された位置揃えパターンの上に重なる。
【0094】
不透明ではない部分を通して見ることのできる、露出した位置揃え用パターン(図9Bの951)の画像が取得され(964)、イメージャ座標空間内での位置揃え用パターンの位置が演算される(966)。本発明の例示的な実施形態では、例えば図5及び8に関する前述のような、以前行われたキャリブレーションで得られた、イメージ-スキャナ変換内に保存された変換データを使用して、位置揃えパターンの位置はスキャナ座標空間内の位置に変換される(968)。
【0095】
位置揃えパターンの位置がスキャナ座標空間内で既知のものとなると、スキャナによってサブストレートは計測値に基づいて選択的に回転され、必要に応じてスキャナシステムのグリッドパターンに回転位置揃えを行う。図4の要素157、158、及び160を参照のこと。回路パターンがスキャナ座標空間内の位置揃えパターンの位置を参照して描画される(970)。複数の位置揃えパターンが使用され、描画されたパターンはパターンの相互位置を参照して拡大縮小される、という点を留意されたい。サブストレートは連続してスキャナから除去され、スキャナによって描画された露光された回路パターンが現像され(972)、またエッチングされ(974)、電気回路の一部が形成される。
【0096】
図9Bはシステム930による画像取得に先だってヴァイアが形成されるものであるが、レイヤ間のヴァイアが上部レイヤに回路が記録される前か後のいずれに形成されてもよい、という点が理解されよう。
【0097】
本発明の例示的な実施形態による、下部レイヤ1002と上部レイヤ1004からなるプリント回路基板サブストレート1000を示す図10A、本発明の例示的な実施形態による、上部レイヤに形成されたレジストレーションターゲットを参照して上部レイヤ1004に画像を記録するシステムを示す図10B、および、本発明の例示的な実施形態による、上部レイヤ1002に描画されたパターンを伴う露光システムの座標システムを位置揃えする為のフローチャートを示す図9Cを参照する。
【0098】
図10Aでは、上部レイヤ1004の一部は切り欠かれて下部レイヤ1002に形成されたパターン1006が見えるようになっている。下部レイヤは図10Aのような単一のレイヤであってもよく、或いは、図10Bに示されるような不屈化のレイヤから形成されるプリント回路基板のコアであってもよい、という点は理解されよう。パターン1006は、とりわけ典型的には、導線部、電気回路の様々なレイヤ上の電気回路部同士を導通するヴァイア、下部レイヤ上のヴァイアを受けるランドパッド、及び上部レイヤ上でヴァイアを囲むアニューラリングを有する、電気回路1008の一部を形成する。
【0099】
図10Aに示される例示的な実施形態では、上部レイヤ1004は、下部レイヤに形成されたパターン1008と揃えられた1つまたはそれ以上のヴァイアを伴って形成される。これらのヴァイアは、下部レイヤ1002に形成された電気回路要素1008と上部レイヤ1004に形成された電気回路要素(図示せず)をそれぞれ接続する為に必要な接続用ヴァイア1010と、下部レイヤに既に形成されているパターン1006に上部レイヤ1004に描画されるパターンを位置揃えするための位置揃えパターン用ヴァイア1012との、2つのタイプからなる。典型的に位置揃えパターンを形成する位置揃えパターン用ヴァイア1012は、位置揃えパターンとしての使用に供されるものであって、他の用途には使用されない。代替的または追加的には、プリント回路基板サブストレート100を形成する全てのレイヤを通過する、位置揃えスルーホール1024(図B)を用いてもよい。
【0100】
当業者にとって既知であるように、上部及び下部レイヤが結合したものの一部または全てのX線画像を参照するか、或いは可視の位置揃えターゲット1051(図10B)を参照して、このようなホール及びヴァイアが揃えられた位置を求めてもよい。ヴァイア及びスルーホールの位置の精度は、ヴァイア及びスルーホールを形成するために使用される加工装置の公差の関数である。例示的な実施形態では、ヴァイア及びホールのパターンは、図11を参照して記載されたように配列される、という点が理解されよう。ターゲットを参照してヴァイアの穴開けを行うことができる適切なレーザー穴開けシステムは、米国オレゴン州のElectro Scientific社から入手可能である。
【0101】
図10Bに見られる本発明の例示的な実施形態によれば、穴開け機1020のような微小加工装置が、上部レイヤ1004と幾つかの下部レイヤ1002から形成されるサブストレート1000に微小ヴァイアのホール1022を穴開けする為に、第1のワークステーション1021で使用される。サブストレート1000は、穴開け機1020または他の適切な加工装置のいずれかによって穴開けされた、スルーホール1024を伴っていてもよい。穴開け機1020によって形成された穴の少なくとも幾つかは、以下に詳説されるプリント回路基板の製造に使用されるヴァイアホール位置揃えパターン1013を規定する位置揃えホールパターン1012である。位置揃えホール1012は、選択的には適切なランドバッドまたは銅ベース(図示せず)を貫いて形成されてもよい。
【0102】
上部レイヤ1004が切断されて下部レイヤの最上部上のパターン1006が見えるようになっているという点が理解されよう。典型的には、穴開け機1020は、画像を扱うデジタルカメラ及び適切な画像処理回路(図示せず)といったセンサユニット1026を有し、視認可能なターゲット1051のような1つまたはそれ以上の位置揃えターゲットの位置を求める。関連する微小ヴァイアホール1022及びスルーホール1024それぞれの位置は、ターゲット1051の位置を参照して揃えられた位置に形成される。
【0103】
典型的には穴開け機1020から分離したワークステーションで実施される分離ステップでは、パターン記録システム1030が、上部表面1004に電気回路パターン1032を記録する為に使用される。本発明の例示的な実施形態では、パターン記録システムは、イスラエルYavenのOrbotech社から入手可能なDP-100レーザーダイレクトイメージングシステムのような、レーザーダイレクトイメージングシステムであり、図3及び4を参照した前述のものとほぼ同じイメージャ1034とともに形成される。
【0104】
システム1030内で、穴開け機1020によって形成されて他のヴァイアホール1022と正確に位置揃えされるヴァイアホール位置揃えパターン1013を参照して位置揃えされるように、パターン1032は上部表面1004上に記録される、という点は、本発明の幾つかの実施形態の一つの特性である。幾つかの実施形態では、上部レイヤ位置揃えターゲット1052は上部表面1004に記録され、サブストレート1000の後に順次ビルドアップするレイヤ内で微小ヴァイアを位置揃えする位置揃えターゲットとして機能する。
【0105】
図10Bに見られるように、システム1030は、位置揃えヴァイアホール位置揃えパターン1013の画像を取得し、その位置情報を得てデータコントローラ1036に送るセンサ1034を含み、典型的には、上部表面上のパターン1032の位置を適切に調整する、図4に関して詳説されている演算手段内で、データコントローラは適切な解析及び演算を行う。
【0106】
本発明の幾つかの実施形態では、パターン記録システム1030は、PCT特許公開 WO 00/02424に記載されたもののように、幾つかのヴァイアホール位置揃えパターン1013のそれぞれの位置に対応して動的にパターンデータを拡大縮小するように動作する。記録されるパターンの画像を含む適切なフォトツールを介して感光性のコーティングを露光する従来のステッパやプロジェクタといった、他の適切なパターン記録システムが、ヴァイアホール位置揃えパターン1013を参照してサブストレート1000上にパターン1032を記録するために用いられる。
【0107】
ヴァイアホール位置揃えパターン1013を使用してパターン1032の位置揃えを行うことは、アニューラリングをヴァイアホール1022に同心に位置決めすることを容易にする、という点に留意されたい。それ故に、図10Bを参照して記述されている順次ビルドアップ方法を用いて生成されたプリント回路基板は全体的なドリフトを示した場合であっても、連続するレイヤの各々のアニューラリング1040は、典型的には、ヴァイアホールの位置で使用される同一のターゲットを参照して位置揃えが行われる時に可能となる公差より小さな公差内となるように、上部レイヤに形成された微小ヴァイアに正確に位置揃いする。
【0108】
さらに、典型的にスルーホールを囲むアニューラリング1042に要求される公差は、微小ヴァイア1022を囲むアニューラリング1040に要求される公差よりも大きくなる、という点を留意されたい。従って、本発明の幾つかの実施形態では、パターン1032はヴァイアホール位置揃えパターン1013(及び、従ってヴァイア1022)に位置揃いされる。典型的には、この結果は、アニューラリング1040がヴァイア1022とほぼ同心となり、一方アニューラリング1042はわずかにスルーホール1042の中心から外れる。
【0109】
図10Cは、スキャナ座標システムを下部レイヤ上に描画されたパターンに位置揃えするためのフローチャート(1060)を示したものである。
【0110】
1バッチの電気回路の走査に先立って、前述のもの及び図1-8を参照して記述されたもののように、イメージャ202の座標空間とスキャナシステムの座標空間とが、キャリブリートされる。
【0111】
電気回路パターンがその上部レイヤの上に描画されるサブストレートが、スキャナ上に配置される(1062)。サブストレートは、その表面がフォトレジストでコートされた状態で形成されている。
【0112】
電気回路パターンのサブストレート上への走査に先立って、前述のように、イメージャ座標空間とスキャナ座標空間が位置揃えされる(1061)。
【0113】
位置揃えパターン(1つまたはそれ以上の使用可能なヴァイア、位置揃えヴァイアまたは位置揃えホール)の画像が取得され(1064)、また位置揃えパターンのイメージャ座標空間内での位置が計算される(1066)。本発明の例示的な実施形態では、例えば図5及び8に関する前述のような、以前行われたキャリブレーションで得られた、イメージ-スキャナ変換内に保存された変換データを使用して、位置揃えパターンの位置はスキャナ座標空間内の位置に変換される(1068)。
【0114】
位置揃えパターンの位置が既知なものとなると、スキャナによってサブストレートは計測値に基づいて選択的に回転され、必要に応じてスキャナシステムのグリッドパターンに回転位置揃えを行う。図4の要素157、158、及び160を参照のこと。スキャナ座標空間内の位置揃えパターンの位置を参照して、回路パターンが描画される(1070)。複数の位置揃えパターンが使用され、描画されたパターンはパターンの相互位置を参照して拡大縮小される、という点を留意されたい。サブストレートは順次スキャナから除去され、スキャナによって描画された露光された回路パターンが現像され(1072)、またエッチングされ(1074)、電気回路の一部が形成される。
【0115】
利用可能な穴開け装置によって、ヴァイアは下部ボードとちょうどよくフィットするように穴開けされる。しかしながら、結果として、例えば現像及びエッチング中のボードの可変性の縮小などの、下部ボード上に描画されたパターンのワープを考慮に入れない固定パターンに、ホールは穴開けされる。
【0116】
本発明の幾つかの実施形態では、下部レイヤの局所的な特徴部によって決まる位置に、ホールのパターンは穴開けされる。これらの特徴部には、特に下部ボード上に描画された位置揃えパターンが含まれうる。このようなパターンを、ボードに起こりうる全ての縮小の因子を得るために使用してもよく、或いは、ボードに完全なワープ変換を行うために使用してもよい。上部ボードへの描画において、オンザフライで、または下部画像上に描画される画像にフィットするように変換されたデータを生成することによって、データは調整される。
【0117】
同様に、上部レイヤが正しい位置にある時に下部レイヤに多くの視認可能な位置揃えパターンがある場合は、全体的な縮小(X方向とY方向とで異なっていてもよい)の補正或いはワープの完全な補正のいずれかを行うために、複数のパターンを使用することができる。
【0118】
データのワープの補正は、当業者にとっては既知である。特定のスキャナにおいてこのような補正を行う特別な方法は、スキャナ自身によって大きく異なる。それ故に、このような特定の方法はここでは論じない。しかしながら、本発明の方法の応用は当業者にとっては技術の範囲内である。
【0119】
本発明の幾つかの実施形態では、ボードのいずれの側が上を向いているか、および特定のボードの末端が前を向いているか後ろを向いているかを容易に求められるように、様々な位置揃えパターンがボードのエッジから所定距離オフセットしている。それ故に、例えばボードのA面上において、ボードの前縁から0.5インチ離れた線上とボードの後縁から0.75インチ離れた線上にそれぞれ、また右端から0.5インチ離れた線上と左端から0.75インチ離れた線上に位置揃えパターンがあってもよい。同じボードのB面上では、ボードの前縁から0.35インチ離れた線上とボードの後縁から0.6インチ離れた線上にそれぞれ、また右端から0.35インチ離れた線上と左端から0.6インチ離れた線上に位置揃えパターンがあってもよい。これらの値は、単なる典型例にすぎず、他の適切なユニークかつ区別可能な値を両端およびエッジの識別に使用してもよい、という点は理解されよう。この方法においては、エッジからの距離に基づいた単純な計算で、与えられたエッジが表向きか裏向きか、およびこれが前後左右殿エッジなのかを求めることができるようになる。
【0120】
本発明は、例示的な装置及び例示的な方法を利用して記述されている。他の装置をこの方法の実行に使用してもよく、記述された方法をここに記述されたものとは異なる装置で活用してもよい、またという点は理解されるべきである。例えば、従来のプロジェクション露光システムをパターンの描画に使用してもよい。さらに、これらの方法の各々は、スタンドアロンの方法であるが、記述された1つまたはそれ以上のキャリブレーションを行うのに他の方法が使用されてもよい。特に、例えば装置が大きな公差を許容するものであるか極端に高い精度が必要とされないような特定の条件下では、キャリブレーションの1つを外すか簡素化することが可能である。加えて、2つのイメージャを使用するシステムが記述されているが、単一のイメージャを2つの方法で使用してもよい。第1の実施形態では、イメージャは、サブストレート上の複数のパターンが収まるような十分に広い視野を有する。一般に、この実施形態では、解像度と精度は低いが、幾つかの適用例では有用だろう。第2の実施形態では、異なるパターンの画像を取得するために逐次イメージャは移動する。さらに、記述された方法の変形例もまた可能である。
【0121】
記述された方法及び装置は、発明を実行する「ベストモード」を表したものであるので、装置及びクレームの幾つかの要素は本発明の全ての実施形態では必要とならないかもしれず、また様々な実施形態の要素を組み合わせてもよい、という点は理解されるべきである。
【0122】
ここで使用されたように、ここで使用された用語「備える」「含む」「有する」或いはこれらの同根語は、「含むがそれに限定される必要はない」ことを意味する。
【図面の簡単な説明】
【0123】
【図1】従来技術による、スキャナの斜視図を示したものである。
【図2】従来技術による、、図1のスキャナの、プリント回路基板の位置を求めることに関連する一部分の斜視図を示したものである。
【図3】本発明の実施形態による、スキャナの斜視図を示したものである。
【図4】本発明の実施形態による、図3のスキャナの、プリント回路基板の位置を求めることに関連する一部分の斜視図を示したものである。
【図5A】本発明の実施形態による、イメージ-スキャナ変換値を求める方法の簡素なフロー図である。
【図5B】本発明の実施形態による、回路パターンの描画に先立ってイメージャとスキャナの間のオフセット補正値を計算する方法の簡素なフロー図である。
【図5C】本発明の実施形態による、イメージ-スキャナ変換値を求める代替の方法の簡素なフロー図である。
【図6】本発明の実施形態による、サブストレートに描画されたキャリブレーション及び/または位置揃えパターンのアレイの斜視図を示したものである。
【図7】イメージャ座標空間とスキャナ座標空間の間のキャリブレーション変換を示すダイヤグラムである。
【図8】本発明の実施形態による、スキャナ内で使用されるカメラのようなイメージャの視野内での位置補正を計算する方法の簡素なフロー図である。
【図9A】その下部レイヤの位置揃えパターンを視認するための光学的な開口を備えた複層プリント回路基板の斜視図を示したものである。
【図9B】本発明の例示的な実施形態による、順次ビルドアッププリント回路基板を製造する方法の簡素な図を示したものである。
【図9C】図9Aの回路基板の下部レイヤ上に既に形成された画像に、上部レイヤに描画される画像を位置揃えする方法の簡素なフロー図である。
【図10A】上部レイヤと下部レイヤの間に形成されたヴァイア及び選択的に位置揃えホールを備えた複層プリント回路基板の一部の斜視図を示したものである。
【図10B】本発明の他の実施形態による、順次ビルドアッププリント回路基板を製造する方法の簡素な図を示したものである。
【図10C】図10Aの回路基板の下部レイヤ上に既に形成された画像に、上部レイヤに描画される画像を位置揃えする方法の簡素なフロー図である。
【図11】本発明の実施形態による、代替のキャリブレーション及び/または位置揃えパターンのアレイの斜視図を示したものである。
【符号の説明】
【0124】
16 ビーム
78 サブストレート
80 スケール
150 ホール
151 パターン
152、153 検出器
163 ホール
200 システム
202 イメージャ
204 ベース
206 レール
207 戻り止め
208 エンコーダ
209 画像アナライザ
210 マーク
211 イメージ−スキャナ変換メモリ
212 コンピュータ
251 アレイ
720 ポイント
900 プリント回路基板
902 下部レイヤ
904 上部レイヤ
906 パターン
908 電気回路
910 位置揃えマーク
914 窓
915 三角
920 穴開け機
922 ヴァイア
924 スルーホール
930 パターン記録システム
932 電気回路パターン
934 イメージャ
951 位置揃えターゲット
1000 サブストレート
1002 下部レイヤ
1004 上部レイヤ
1006 パターン
1008 電気回路
1010 ヴァイア
1012 ホールパターン
1013 ヴァイアホール位置揃えパターン
1021 ワークステーション
1022 微小ヴァイアホール
1030 パターン記録システム
1032 電気回路パターン
1040 スルーホール
1042 アニューラリング
1051、1052 位置揃えターゲット
1151 ドットパターン
1152 ドット

Claims (55)

  1. 下部レイヤの画像の一部を視覚的に取得し、
    前記部分の視覚的画像の座標を参照して上部レイヤにパターンを記録する、
    ことを特徴とする、
    ダイレクト画像スキャナによってプリント回路基板の上部レイヤに記録される画像を、その下部レイヤ上に記録された画像に位置揃えする方法。
  2. 前記部分は下部レイヤ上に記録された位置揃えパターンであることを特徴とする、請求項1に記載の方法。
  3. 前記方法が、そこを通して前記位置揃えパターンが視認可能となる開口を前記上部レイヤに形成することを有することを特徴とする、請求項2に記載の方法。
  4. 前記位置揃えパターンは、前記上部レイヤを通して視認可能であることを特徴とする、請求項2に記載の方法。
  5. 前記画像の部分と位置揃えされるオブジェクトを用いい、
    前記オブジェクトを参照して前記パターンを上部レイヤに記録する、
    ことを特徴とする、請求項1に記載の方法。
  6. 前記オブジェクトは上部レイヤに形成されたホールを有することを特徴とする、請求項5に記載の方法。
  7. オブジェクトの画像を取得し、
    前記オブジェクトの位置を求め、
    前記求められた位置を基準としてパターンが記録される、
    ことを特徴とする、請求項5に記載の方法。
  8. 前記ホールは下部レイヤを貫通しないホールを有することを特徴とする、請求項6に記載の方法。
  9. 前記ホールはヴァイア(via)であることを特徴とする、請求項6に記載の方法。
  10. 前記ホールは上部及び下部レイヤのパターン同士を接続する、機能性ヴァイアを有することを特徴とする、請求項9に記載の方法。
  11. 前記画像が電気回路であり、前記ホールはプリント回路基板の電気的機能に関与しないようになっていることを特徴とする、請求項6に記載の方法。
  12. 前記ホールは上部及び下部レイヤを貫通することを特徴とする、請求項6に記載の方法。
  13. 下部レイヤの画像を参照してホールは位置揃えパターンを形成することを特徴とする、請求項6に記載の方法。
  14. 前記画像は電気回路であり、ホールは画像の電気的機能に関与しないことを特徴とする、請求項13に記載の方法。
  15. ホールが上部及び下部レイヤを貫通することを特徴とする、請求項14に記載の方法。
  16. 上部レイヤにある少なくとも1つのホールであって、前記少なくとも1つのホールは前記パターンと所定の位置揃えをされ、前記少なくとも1つのホールは前記下部レイヤを貫通しないようになっているものを検出し、
    前記少なくとも1つのホールに所定の位置揃えされた上部レイヤ上のパターンを走査する、
    ことを特徴とする、
    ダイレクトイメージスキャナによってプリント回路基板サブストレートの上部レイヤに記録される画像を、その下部レイヤ上のパターンに位置揃えする方法。
  17. 複層プリント回路基板サブストレートの上部レイヤの少なくとも1つのホールであって、前記少なくとも1つのホールは前記サブストレートの1つのレイヤに形成されたパターンを向いた既知の空間的な方向を備え、前記サブストレートがそこに既に回路が形成された少なくとも2つのレイヤを備えるようなもの、を形成し、
    前記少なくとも1つのホールの画像を取得し、
    前記画像を解析して前記少なくとも1つのホールの位置を計算し、
    前記位置を参照して前記上部レイヤ上にパターンを記録する、
    ことを特徴とする、
    複層のプリント回路基板サブストレートの上部レイヤに画像を記録する方法。
  18. 前記少なくとも1つのホールを形成することは、レーザー微小加工装置を用いて少なくとも1つのホールを形成することであることを特徴とする、請求項17に記載の画像を記録する方法。
  19. 少なくとも1つのホールを形成することは、少なくとも上部レイヤに前記少なくとも1つのホールを形成し、前記複層プリント回路基板サブストレートの他のレイヤには少なくとも1つのホールを形成しないことであることを特徴とする、請求項17に記載の画像を記録する方法。
  20. 画像を取得することは、前記少なくとも1つのホールのデジタル画像を取得することを含むことを特徴とする、請求項17に記載の画像を記録する方法。
  21. 前記画像を解析して前記少なくとも1つのホールの位置を計算することは、画像記録システムの座標システム内での前記少なくとも1つのホールの位置を計算することであることを特徴とする、請求項17に記載の画像を記録する方法。
  22. パターンを記録することは、前記上部レイヤを感光性にし、レーザーダイレクトイメージングシステムで前記上部レイヤにパターンを走査することであることを特徴とする、請求項17に記載の画像を記録する方法。
  23. パターンを記録することは、前記上部レイヤを感光性にし、マスクを通して上部レイヤにパターンを形成することであることを特徴とする、請求項17に記載の画像を記録する方法。
  24. 前記少なくとも1つのホールは、非周期性のホールパターンに配置された複数のホールであることを特徴とする、請求項17に記載の方法。
  25. 前記ホールパターンを形成するホールは、前記複層プリント回路基板サブストレートの少なくとも1つのレイヤを貫通しないことを特徴とする、請求項24に記載の方法。
  26. 前記ホールパターンを形成するホールは、前記複層プリント回路基板の各レイヤを貫通することを特徴とする、請求項24に記載の方法。
  27. 前記画像上に非周期的なパターンで配置された要素のアレイを生成し、
    前記パターン同士が互いに重なり合うときに画像が位置揃えされるように、前記パターンを同一のパターンにマッチングさせ、
    前記画像の前記位置揃えパターンの前記要素の50%以内が、パターン同士が位置揃えされていないようなあらゆる位置で、前記同一のパターン内の前記パターンと重なり合う、
    ことを特徴とする、
    画像の位置揃えを行う方法。
  28. 複層プリント回路基板の上部表面上で視認可能な位置揃えパターンを生成する位置揃えパターン生成器であって、前記位置揃えパターンが前記サブストレートの上部レイヤ以外のところに形成された電気回路パターンに関する既知の方向を備え、前記サブストレートが既にそこに回路が形成された少なくとも2つのレイヤを備えているようなものと、
    前記位置揃えパターンの位置を検出する位置揃えパターン位置センサと、
    前記位置揃えパターンを参照して前記上部表面に所望の方向で電気回路パターンを記録する電気回路パターン生成器と、
    を有する、
    電気回路パターンを複層プリント回路基板サブストレートの上部レイヤに記録する装置。
  29. 前記位置揃えパターン生成器が微小加工装置であることを特徴とする、請求項28に記載の電気回路パターンを記録する装置。
  30. 前記微小加工装置がレーザー穴開け機であることを特徴とする、請求項29に記載の電気回路パターンを記録する装置。
  31. 前記上部表面にある複数のホールで前記位置揃えパターンが構成されることを特徴とする、請求項28に記載の電気回路パターンを記録する装置。
  32. 前記複数のホールは非周期的なパターンで配置されていることを特徴とする、請求項31に記載の電気回路パターンを記録する装置。
  33. 複数の微小加工ホールで前記位置揃えパターンが構成され、前記微小加工ホールは前記複層サブストレートの少なくとも1つのレイヤを貫通しないことを特徴とする、請求項29に記載の電気回路パターンを記録する装置。
  34. 前記複数の微小加工ホールが非周期的なパターンで配置されていることを特徴とする、請求項33に記載の電気回路パターンを記録する装置。
  35. 前記上部表面に設けられた複数のオブジェクトによって位置揃えパターンは構成され、前記オブジェクトは非周期的なパターンで配置されていることを特徴とする、請求項28に記載の電気回路パターンを記録する装置。
  36. 前記複数のオブジェクトは複数のマークであることを特徴とする、請求項35に記載の電気回路パターンを記録する装置。
  37. 前記マークが窪みであることを特徴とする、請求項36に記載の電気回路パターンを記録する装置。
  38. 前記位置揃えパターン位置センサが、画像を取得して前記位置揃えパターンの位置を計算するよう動作する、デジタルカメラ及び画像処理回路を有することを特徴とする、請求項28に記載の電気回路パターンを記録する装置。
  39. 前記位置揃えパターンの位置は、前記電気回路パターン生成器が使用する座標システム内で計算されることを特徴とする、請求項38に記載の電気回路パターンを記録する装置。
  40. 前記上部レイヤは感光性にされた表面を含み、前記電気回路パターン生成器は前記感光性にされた表面上に電気回路パターンを選択的に記録するレーザーダイレクトイメージングスキャナであることを特徴とする、請求項39に記載の電気回路パターンを記録する装置。
  41. 前記上部レイヤは感光性にされた表面を含み、前記電気回路パターン生成器は、前記感光性にされた表面上に電気回路パターンを選択的に記録するための、フォトツールマスクと、前記フォトツールマスクを通して前記感光性にされた表面に光を投影するライトプロジェクタとを有することを特徴とする、請求項39に記載の電気回路パターンを記録する装置。
  42. 複層プリント基板サブストレートの位置揃えパターンの位置を検出する位置揃えパターン位置センサであって、前記位置揃えパターンが前記第2の電子回路パターンを示す既知の方向を備えたものと、
    前記位置揃えパターンを参照して、前記上部表面に電気回路パターンを所望の方向に記録する電気回路パターン生成器と、
    を有する、
    複層プリント回路基板サブストレートの上部レイヤ上に記録される第1の電気回路パターンを、複層プリント回路基板サブストレートの下部レイヤ上に記録された第2の電気回路パターンに位置揃えする装置。
  43. 前記位置揃えパターンが前記上部レイヤに沿って配置されていることを特徴とする、請求項42に記載の電気回路パターンを記録する装置。
  44. 前記上部表面にある複数のホールで前記位置揃えパターンが構成されることを特徴とする、請求項43に記載の電気回路パターンを記録する装置。
  45. 前記複数のホールは非周期的なパターンで配置されていることを特徴とする、請求項44に記載の電気回路パターンを記録する装置。
  46. 前記複数のホールは前記下部レイヤを貫通しないことを特徴とする、請求項44に記載の電気回路パターンを記録する装置。
  47. 前記複層プリント回路基板サブストレートを貫通する複数のホールによって前記位置揃えパターンが構成されることを特徴とする、請求項42に記載の電気回路パターンを記録する装置。
  48. 前記複数のホールは非周期的なパターンで配置されていることを特徴とする、請求項47に記載の電気回路パターンを記録する装置。
  49. 前記上部表面に設けられた複数の視認可能なオブジェクトによって位置揃えパターンは構成され、前記視認可能なオブジェクトは非周期的なパターンで配置されていることを特徴とする、請求項42に記載の電気回路パターンを記録する装置。
  50. 前記複数の視認可能なオブジェクトは複数のマークであることを特徴とする、請求項49に記載の電気回路パターンを記録する装置。
  51. 前記マークが窪みであることを特徴とする、請求項50に記載の電気回路パターンを記録する装置。
  52. 前記位置揃えパターン位置センサが、画像を取得して前記位置揃えパターンの位置を計算するよう動作する、デジタルカメラ及び画像処理回路を有することを特徴とする、請求項42に記載の電気回路パターンを記録する装置。
  53. 前記位置揃えパターンの位置は、前記電気回路パターン生成器が使用する座標システム内で計算されることを特徴とする、請求項52に記載の電気回路パターンを記録する装置。
  54. 前記上部レイヤは感光性にされた表面を含み、前記電気回路パターン生成器は前記感光性にされた表面上に電気回路パターンを選択的に記録するレーザーダイレクトイメージングスキャナであることを特徴とする、請求項53に記載の電気回路パターンを記録する装置。
  55. 前記上部レイヤは感光性にされた表面を含み、前記電気回路パターン生成器は、前記感光性にされた表面上に電気回路パターンを選択的に記録するための、フォトツールマスクと、前記フォトツールマスクを通して前記感光性にされた表面に光を投影するライトプロジェクタとを有することを特徴とする、請求項53に記載の電気回路パターンを記録する装置。
JP2002542182A 2000-11-08 2001-11-06 複層プリント回路基板製造システム及び方法 Pending JP2004523101A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/708,160 US6819789B1 (en) 2000-11-08 2000-11-08 Scaling and registration calibration especially in printed circuit board fabrication
US09/792,498 US6701197B2 (en) 2000-11-08 2001-02-23 System and method for side to side registration in a printed circuit imager
IL142354A IL142354A (en) 2000-11-08 2001-04-01 Multi-layer printed circuit board fabrication system and method
PCT/IL2001/001027 WO2002039793A2 (en) 2000-11-08 2001-11-06 Multi-layer printed circuit board fabrication system and method

Publications (2)

Publication Number Publication Date
JP2004523101A true JP2004523101A (ja) 2004-07-29
JP2004523101A5 JP2004523101A5 (ja) 2007-03-08

Family

ID=27271948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002542182A Pending JP2004523101A (ja) 2000-11-08 2001-11-06 複層プリント回路基板製造システム及び方法

Country Status (5)

Country Link
US (1) US7283660B2 (ja)
JP (1) JP2004523101A (ja)
AU (1) AU2002214241A1 (ja)
TW (1) TWI246382B (ja)
WO (1) WO2002039793A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259715A (ja) * 2005-02-21 2006-09-28 Fuji Photo Film Co Ltd 描画方法、描画装置、描画システムおよび補正方法
WO2008090640A1 (ja) 2007-01-23 2008-07-31 Fujifilm Corporation オキシム化合物、感光性組成物、カラーフィルタ及びその製造方法、並びに液晶表示素子
JP2009109550A (ja) * 2007-10-26 2009-05-21 Adtec Engineeng Co Ltd 直描露光装置
JP2012015503A (ja) * 2003-05-30 2012-01-19 Asml Netherlands Bv リソグラフィ装置
WO2012032903A1 (ja) * 2010-09-06 2012-03-15 株式会社ブイ・テクノロジー フィルムの露光装置
WO2012063632A1 (ja) * 2010-11-10 2012-05-18 株式会社ブイ・テクノロジー フィルム露光方法
KR101206301B1 (ko) * 2011-06-02 2012-11-29 아페리오(주) 부품 내장형 인쇄회로기판의 홀 가공 방법
KR101206289B1 (ko) 2011-06-08 2012-11-29 아페리오(주) 부품 내장형 인쇄회로기판의 홀 가공 방법
WO2013145987A1 (ja) * 2012-03-30 2013-10-03 富士フイルム株式会社 露光描画装置、プログラムを記録した記録媒体、及び露光描画方法
WO2013145986A1 (ja) * 2012-03-30 2013-10-03 富士フイルム株式会社 露光描画装置及び露光描画方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4563170B2 (ja) * 2002-05-02 2010-10-13 オーボテック リミテッド 電気回路パターンの製造方法及びシステム
TW200704146A (en) * 2005-02-21 2007-01-16 Fuji Photo Film Co Ltd Plotting method, plotting device, plotting system and correction method
US7668364B2 (en) * 2005-04-26 2010-02-23 Hitachi Via Mechanics, Ltd. Inspection method and apparatus for partially drilled microvias
GB0517929D0 (en) * 2005-09-02 2005-10-12 Xaar Technology Ltd Method of printing
ES2706727T3 (es) * 2005-12-02 2019-04-01 Irobot Corp Sistema de robot
US8482732B2 (en) * 2007-10-01 2013-07-09 Maskless Lithography, Inc. Alignment system for various materials and material flows
US7847938B2 (en) * 2007-10-01 2010-12-07 Maskless Lithography, Inc. Alignment system for optical lithography
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
EP2315507A1 (en) * 2009-10-22 2011-04-27 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for manufacturing devices on a flexible substrate
TWI485799B (zh) 2009-12-10 2015-05-21 Orbotech Lt Solar Llc 自動排序之直線型處理裝置
US9035673B2 (en) 2010-01-25 2015-05-19 Palo Alto Research Center Incorporated Method of in-process intralayer yield detection, interlayer shunt detection and correction
AT12737U1 (de) * 2010-09-17 2012-10-15 Austria Tech & System Tech Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
JP5424271B2 (ja) 2010-11-08 2014-02-26 株式会社ブイ・テクノロジー 露光装置
US8459276B2 (en) 2011-05-24 2013-06-11 Orbotech LT Solar, LLC. Broken wafer recovery system
US9282686B2 (en) * 2012-07-10 2016-03-08 Flextronics International Usa, Inc. System and method for high resolution, high throughput processing of conductive patterns of flexible substrates
TWI485054B (zh) * 2012-09-07 2015-05-21 Da Yeh Paper Co Ltd Double - sided cutting positioning system and its method
EP3122566B1 (en) 2014-03-27 2020-06-10 Hewlett-Packard Development Company, L.P. Locating a target through media
TWI809201B (zh) 2018-10-23 2023-07-21 以色列商奧寶科技有限公司 用於校正晶粒放置錯誤之適應性路由
DE102020113134A1 (de) * 2020-05-14 2021-11-18 Skybrain Vermögensverwaltungs Gmbh Bearbeitungsstation und Verfahren zur Bearbeitung von Werkstücken

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566038A (en) 1981-10-26 1986-01-21 Excellon Industries Scan line generator
JPS61213612A (ja) 1985-03-19 1986-09-22 Hitachi Ltd プリント基板のパタ−ン検査装置
US4894790A (en) 1986-02-05 1990-01-16 Omron Tateisi Electronics Co. Input method for reference printed circuit board assembly data to an image processing printed circuit board assembly automatic inspection apparatus
US5156772A (en) 1988-05-11 1992-10-20 Ariel Electronics, Inc. Circuit writer materials
JPH0786466B2 (ja) 1990-07-18 1995-09-20 大日本スクリーン製造株式会社 プリント基板のパターン検査装置
EP0534720B1 (en) * 1991-09-24 1998-05-27 Raphael L. Levien Register marks
US5170058A (en) * 1991-10-30 1992-12-08 International Business Machines Corporation Apparatus and a method for alignment verification having an opaque work piece between two artwork masters
US5403684A (en) * 1993-08-11 1995-04-04 Cray Research, Inc. PCB tooling apparatus and method for forming patterns in registration on both sides of a substrate
EP0669792B1 (en) * 1994-02-28 1999-12-22 Cybernetics Products, Inc. Drill coordinate optimization for multi-layer printed circuit board
JP3030749B2 (ja) 1994-03-31 2000-04-10 セイコープレシジョン株式会社 プリント基板の穴明け方法及びその装置
DE4416882C2 (de) * 1994-05-13 1999-03-18 Multiline International Europa Verfahren zum gegenseitigen Ausrichten eines Films und einer Leiterplatte
US5856844A (en) 1995-09-21 1999-01-05 Omniplanar, Inc. Method and apparatus for determining position and orientation
US5768443A (en) 1995-12-19 1998-06-16 Cognex Corporation Method for coordinating multiple fields of view in multi-camera
JP3799091B2 (ja) 1995-12-20 2006-07-19 イビデン株式会社 プリント配線板の製造方法
JPH09323180A (ja) 1996-06-04 1997-12-16 Asahi Optical Co Ltd スケーリング補正機能を持つレーザ描画装置
JPH1041636A (ja) 1996-07-25 1998-02-13 Ibiden Co Ltd 多層プリント配線板の製造方法
JP3251862B2 (ja) 1996-09-06 2002-01-28 株式会社住友金属エレクトロデバイス セラミック多層基板の製造方法
EP1852208B1 (en) 1996-11-20 2012-01-04 Ibiden Co., Ltd. Laser machining apparatus and method for manufacturing a multilayered printed wiring board
US7732732B2 (en) 1996-11-20 2010-06-08 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
US6246789B1 (en) 1997-08-29 2001-06-12 Matsushita Electric Industrial Co., Ltd. Component mounting apparatus and method
US5963781A (en) * 1997-09-30 1999-10-05 Intel Corporation Technique for determining semiconductor substrate thickness
US6072898A (en) 1998-01-16 2000-06-06 Beaty; Elwin M. Method and apparatus for three dimensional inspection of electronic components
US6030154A (en) * 1998-06-19 2000-02-29 International Business Machines Corporation Minimum error algorithm/program
JP2982000B1 (ja) 1998-07-03 1999-11-22 株式会社新川 ボンディング方法及びその装置
US6205364B1 (en) 1999-02-02 2001-03-20 Creo Ltd. Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards
US6268920B1 (en) * 1999-03-11 2001-07-31 Olec Corporation Registration of sheet materials using statistical targets and method
US6165658A (en) * 1999-07-06 2000-12-26 Creo Ltd. Nonlinear image distortion correction in printed circuit board manufacturing
JP3758940B2 (ja) 2000-04-26 2006-03-22 シャープ株式会社 画像形成装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015503A (ja) * 2003-05-30 2012-01-19 Asml Netherlands Bv リソグラフィ装置
JP2006259715A (ja) * 2005-02-21 2006-09-28 Fuji Photo Film Co Ltd 描画方法、描画装置、描画システムおよび補正方法
WO2008090640A1 (ja) 2007-01-23 2008-07-31 Fujifilm Corporation オキシム化合物、感光性組成物、カラーフィルタ及びその製造方法、並びに液晶表示素子
JP2009109550A (ja) * 2007-10-26 2009-05-21 Adtec Engineeng Co Ltd 直描露光装置
WO2012032903A1 (ja) * 2010-09-06 2012-03-15 株式会社ブイ・テクノロジー フィルムの露光装置
JP2012058347A (ja) * 2010-09-06 2012-03-22 V Technology Co Ltd フィルムの露光装置
WO2012063632A1 (ja) * 2010-11-10 2012-05-18 株式会社ブイ・テクノロジー フィルム露光方法
JP2012103500A (ja) * 2010-11-10 2012-05-31 V Technology Co Ltd フィルム露光方法
US8883380B2 (en) 2010-11-10 2014-11-11 V Technology Co., Ltd. Film exposure method
KR101206301B1 (ko) * 2011-06-02 2012-11-29 아페리오(주) 부품 내장형 인쇄회로기판의 홀 가공 방법
KR101206289B1 (ko) 2011-06-08 2012-11-29 아페리오(주) 부품 내장형 인쇄회로기판의 홀 가공 방법
WO2013145987A1 (ja) * 2012-03-30 2013-10-03 富士フイルム株式会社 露光描画装置、プログラムを記録した記録媒体、及び露光描画方法
WO2013145986A1 (ja) * 2012-03-30 2013-10-03 富士フイルム株式会社 露光描画装置及び露光描画方法
CN104204953A (zh) * 2012-03-30 2014-12-10 株式会社阿迪泰克工程 曝光描绘装置、记录了程序的记录介质以及曝光描绘方法
TWI581070B (zh) * 2012-03-30 2017-05-01 亞得科技工程有限公司 曝光微影裝置、記錄程式的記錄媒體以及曝光微影方法

Also Published As

Publication number Publication date
TWI246382B (en) 2005-12-21
WO2002039793A2 (en) 2002-05-16
US20030190071A1 (en) 2003-10-09
WO2002039793A3 (en) 2002-10-24
US7283660B2 (en) 2007-10-16
AU2002214241A1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
JP2004523101A (ja) 複層プリント回路基板製造システム及び方法
IL142354A (en) Multi-layer printed circuit board fabrication system and method
US7058474B2 (en) Multi-layer printed circuit board fabrication system and method
CN100397964C (zh) 在多层印刷电路板制造工艺中使用的定位装置及其使用方法
JP5873030B2 (ja) パターンを整列させる方法及び装置
US8284399B2 (en) Alignment system for optical lithography
US7062354B2 (en) Multi-layer printed circuit board fabrication system and method
US6498640B1 (en) Method to measure alignment using latent image grating structures
CN113467203B (zh) 利用相机对平台进行对位的方法、对位装置及直接成像光刻设备
US6268920B1 (en) Registration of sheet materials using statistical targets and method
US6819789B1 (en) Scaling and registration calibration especially in printed circuit board fabrication
TW556456B (en) A device for measuring relative position error
JP2006259715A (ja) 描画方法、描画装置、描画システムおよび補正方法
JP2006259153A (ja) アラインメント精度評価方法及び装置
JP4791681B2 (ja) 多層プリント基板の製造プロセス
JP2007033040A (ja) 光切断法による3次元形状計測装置における光学ヘッド部のキャリブレーション方法及び装置
JP2007305696A (ja) 位置決め装置の精度測定方法
JP4348474B2 (ja) 基板方向検出方法および描画システム
KR20110007033A (ko) 묘화 장치, 기록 매체 및 묘화 방법
EP0807854A1 (en) Exposure method and apparatus
JP4760072B2 (ja) X線検査装置及びx線検査方法
JPH1154418A (ja) 信号波形補正方法および装置
WO2008152649A2 (en) Method and system for evaluating local distortions
IL155452A (en) System and method for fabricating printed circuit boards
JP2007079220A (ja) 直接描画装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20070118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071010

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071107

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080111