JP4791681B2 - 多層プリント基板の製造プロセス - Google Patents
多層プリント基板の製造プロセス Download PDFInfo
- Publication number
- JP4791681B2 JP4791681B2 JP2002536614A JP2002536614A JP4791681B2 JP 4791681 B2 JP4791681 B2 JP 4791681B2 JP 2002536614 A JP2002536614 A JP 2002536614A JP 2002536614 A JP2002536614 A JP 2002536614A JP 4791681 B2 JP4791681 B2 JP 4791681B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- pattern
- correction
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Image Processing (AREA)
Description
1.技術分野
本発明は、プリント回路基板の製造に用いられる材料、装置、およびプロセスに関する。本発明は特に、新規の方法および装置による多層プリント回路基板(PCB)内の層間のレジストレーション(位置合わせ)の改善に関する。さらに詳しくは、本発明は、PCB内層の製造時の導体特徴の配置誤差を補正するための改善された方法および装置に関する。特に、本発明は層間レジストレーションを改善し、かつそれにより製造歩留りをも改善するプロセスおよび装置に関する。
【0002】
2.背景技術
多層プリント回路基板(多層PCB)は電子相互接続手段の最も一般的な形の1つである。多層PCBは、20または30層まで積み上げることによって製造することができる(各層は内層と呼ばれる)。内層の各々はそれ自体の、従前に生成された導体または電子パターンを有する。各々の層の電子パターンは最終的に、ピン、ポストなどの接続部位の層間接続によって、あるいは穴(例えば2つまたはそれ以上の層間で所定のパッドを相互接続するために使用される導電性金属メッキ穴)、または内層から別の内層に、1つの導体部位から別の導体部位に渡る別の導電性要素によって、別の層(必ずしも隣接層ではない)の電子パターンに電気的に接続することができる。多層PCBの製造における主な問題点の1つは、電気的に接続されるべき内層の導体部位を合致または位置合わせする必要があることである。この問題の一般分野は、内層レジストレーションと呼ばれる。
【0003】
レジストレーション問題は、導体パターン全体の一般的ミスアラインメント、導体パターンの個別要素のレジストレーションの欠如、導電性パッドのミスレジストレーション、およびパターン内の導電性部位(例えばしばしばパッドと呼ばれる)の不十分なレジストレーションを含むことができる。実際には、本発明以前には特に識別されていなかったと思われるが、導体部位(導体パターン内で他の内層の他の導体部位に接続されるべき実際の箇所)のレジストレーションの欠如は、内層レジストレーションの主たる問題である。導体部位を除いて、接続される2つの内層導体パターン全体が位置ずれの状態である場合、補正は不要である。パターン内の導体部位のみが位置ずれの状態であるが、他の全ての要素は完全に整合している場合、レジストレーションの欠如は許容できず、導体パターンの内層接続は失敗する可能性が高い。
【0004】
多層PCBの層間のレジストレーションは多くの方法で取り組まれてきた。多層レジストレーションに関連する誤差源およびそれらの影響の優れた概要が、アメリカン・テスティング・コーポレーションのトム・パウアによる論文Inner−layer registration error−−causes, effect & cure(内層レジストレーション誤差−−原因、影響、および是正策)に記載されている。
【0005】
この論文は、問題の中でも特に、PCB製造者のプロセス制御に影響を及ぼす誘因を論じている。この論文によると、全てのレジストレーション問題の90%以上の原因となる5つのプロセス変数がある。
1.製造中のコア材料の膨張/収縮
2.アートワーク(描画物)のサイズが異なるか、プロッタが不正確か、またはフィルムが不安定であるか
3.画像転写および打抜き誤差または左右の位置合わせ誤差
4.積層中のスキュー
5.穴あけ誤差
【0006】
このグループで2つの最大の要素は、一般的に全ての誤差の半分以上の原因になっている材料の成長/収縮、およびアートワーク上の誤差である。誤差の残りは、その他の要素の間に分配される。これらの要素は設備、プロセスおよびプロセス制御の型によって工場毎に幾分異なるが、それらは業界全体で適度に一貫している。
【0007】
さらに前記論文は、材料の膨張/収縮に対処する方法を論じている。材料の膨張/収縮はレジストレーション制御で最も重要な要素である。それはまた、識別、測定、および制御が最も容易でもある。材料の膨張/収縮に影響を及ぼすプロセス変数は次のものを含む。
・材料構成の型(材料および銅の厚さ、材料の組成、ウィーブ(織:weave)、樹脂の量、ウィーブの方向等)
・処理温度および圧力
・後続プロセス中に軽減することができる剪断、スクラブ、打抜きからの機械的に誘発される応力
・エッチング中に除去される銅の量
・残りの銅の支配的なx−y配向
・パネルの構成レイアウト、すなわちコアの片側の電力/接地、反対側の信号、または両側の信号、またはスタック内のコアが配置される場所(3−4対5−6等)
【表1】
【0008】
論文によると、これらの要素は各々、任意の組合せで適用された場合に成長/収縮に対して非常によく予測可能な影響を持ち、材料の動きを最も管理しやすい変数の1つにしている。全誤差に対する各要素の特定の誘因性を識別し管理することができれば、製造者は総合的レジストレーション誤差を劇的に低減することができる。
【0009】
引用した論文から、かつ内層レジストレーション方法の以下の説明から分かる通り、標準的レジストレーション誤差はよく理解され、対処されている。
【0010】
最も一般的な層内レジストレーション方式は主に2つの方法、すなわち露光前レジストレーション法およびエッチング後パンチングレジストレーション法(エッチングの後にパンチングを利用するレジストレーション法)に分類することができる。「露光前」方式は、多層の導入以来ずっと受け入れられてきた多層レジストレーションの方法であった。なお、パンチングにより穴あけなどが行われる。
【0011】
一般的な「露光前」レジストレーション方式では、内層アートワークが穴あけされたマスタパネル(第1アーティクル)に位置合わせされ、スロットまたはホールをアートワークにパンチングすることによって、層対層のレジストレーション(位置合わせ)が達成される。アートワークのパンチングは、内層積層体のパンチングと合致する。アートワークと積層体はひとつにピン止めされて露光される。ツーリングは、パンチングなどによる作業またはその作業結果をいう。
【0012】
より薄くかつより大きいパネル上のより狭い回路機構への要求が、エッチング後パンチング方式を業界にもたらした。
【0013】
エッチング後パンチング方法は、アルツマンらによる米国特許第4,829,375号に記載されている。該方法は、エッチングされた回路パターンを有するプリント回路基板の積層体上にターゲットを位置決めし、該ターゲットを利用して積層体をパンチング装置で位置決めすることを含む。2つのそのようなターゲットを使用し、積層体をXおよびY方向のみならず回転方向についても調整して、ターゲットを基準マーキングと所定の関係にし、それによって穴を積層体に正確に位置決めし、それによって同積層体のスタッキングを容易にする。関連装置では、2個のテレビカメラを2つのターゲットに対して作動するように使用して、データをマイクロプロセッサに送り、マイクロプロセッサはパンチングされる積層体の位置合わせを生起させる信号を発生する。パンチング機構に関しては、ターゲットの構成で起こり得るずれを考慮に入れてターゲットの中心がクロスヘア(照準)と位置合わせすることができるように、特殊技術を使用してターゲットの中心を位置決めする。
【0014】
内層のエッチング後パンチングは、露光前方法に比較して次の利点をもたらした。
・ツーリングパターンはエッチング後に内層にパンチングされる。アートワークの不安定性、エッチング、黒色酸化等の結果生じる材料の移動は全て、オフセットおよびグローバルスケールによって補償される。
・エッチング前にパンチングされるツーリングホールおよび/またはスロットは、エッチングプロセス中に移動しやすい。これは結果的に、積層板にピン止めするときに内層の座屈または延伸を生じ、それが位置合わせ不良を引き起こし得る。エッチング後パンチングはこの問題を排除し、内層ツーリングホールと積層板との間の正確な合致を確実にする。
・エッチング前に積層体にパンチングされたスロットおよび/またはホールは、ツーリングの周囲で銅の損失を被りやすい。エッチング後パンチングは、追加強度のために積層中にツーリングホールの周囲の銅を維持することができる。
・一部のエッチング後マシンは、統計的プロセス制御データ(SPC)を提供する追加利点を有する。SPCデータは、内層ターゲットとマシン基準ターゲットとの間の差をミル単位で示す。この情報を収集して、事前プロセスだけでなく様々な材料の反応をも評価するために使用することができる。許容差ウィンドウも設定し、最大許容材料変位を指定することができる。この範囲外の内層は自動的に拒否されるか、あるいは同様の移動の層と共にグループ化することができる。
【0015】
他の関連先行技術として、シュローダらによる米国特許第5,548,372号および第5,403,684号がある。これらの発明は、プリント回路基板層の両方の主要面に正確に位置合わせされたプリント回路を提供するように設計されたツーリング装置を記載している。別の装置は、アラインメントピンおよびスロットを組み込んだフレームに付着されたガラスマスク上に形成されたパターンを含む。該パターンは、装置の製造中のアラインメント用のレジストレーションマークを含む。使用中、該装置はPCB層の両面のパターンの正確なアラインメントが可能である。
【0016】
内層レジストレーションに利用される方法に関係なく、層の平均数が増加し、かつ導体特徴の密度が高くなったので、内層の相互位置合わせはますます困難になってきた。
【0017】
レジストレーションタスクを分析的に見ると、それは2つのカテゴリに分割することができる。第一はオフセットおよび回転積み重ね誤差と呼ぶことができる。基準積み重ね位置に対する内層の配置不良または配向不良に起因するレジストレーション誤差である。第二のカテゴリは、内層パネルがイメージングからエッチングおよび積層まで様々な製造工程で受ける寸法の変化から生じる線形および非線形スケーリング誤差である。化学的処理内での本質的変動およびイメージングプロセスの(特にエッジ減少または光散乱からの)変動は両方とも、これらの誤差の原因になり得る。線形スケーリング誤差は任意の型の層に対して軸毎に単一の補正係数によって特徴付けられるが、非線形スケーリング誤差は、2つの補正係数を必要とする2次非線形性から始めて、非線形性の次数に匹敵する多数の補正係数数を必要とするより高次の非線形性を経て、要求される補正係数が画像ファイル自体と同程度に複雑になる最も複雑な事例まで、より複雑な補正スキームを必要とする。
【0018】
先行技術で従来記述されている通り、幅広く適用されている線形スケーリング誤差補正は一般的に、経験に基づく予測を用いて実行される。工場は、各型の材料構成(材料および銅の厚さ、材料の組成、ウィーブ、樹脂の量、ウィーブの方向等)についてスケーリング誤差情報を収集して、統計的誤差データベースを構築する。誤差の測定は、内層パネルの各面上で4つの特別に作成されたツーリングターゲット上で行われる。この情報に基づいて、各々の層の型に対する単一の線形スケール補正係数が決定される。次いでこの尺度係数は層の型によってアートワークの描画に適用され、それが作業に使用される。複雑または高度のパネルの場合、予測は必ずしも適切な補正をもたらさず、その結果、第1アーティクルを実行した後に第2アートワークを作成しなければならなくなる。これは、層の寸法変化の線形性が層上のエッチング後の銅の分布に依存するからである。したがってPCB設計工学は、均衡の取れた銅の展開と共にパネルのレイアウトを左右対称にして、線形歪み補正だけで充分となるように最大限の均一な寸法変化を確実にするように、パネルのレイアウトを設計することが要求される。しかし、一部の複雑な設計は制約が多すぎてこの線形スケーリング則に従うことができない。
【0019】
導体特徴が細くなり、かつ層の平均数が高くなるにつれて、非線形スケーリングの補正の重要性はますます大きくなる。3ミルの線/空間およびそれより小さい特徴の場合、レジストレーション誤差バジェットで局所的非線形ひずみが大きくならないように、より優れたレジストレーション精度が要求されることが予測される。さらに、複雑なPCB設計はエッチング後の銅の一様な分布ができず、結果的に非線形的な寸法変化を生じる。非線形誤差の補正は、そのような多層基板生産技術にとって受け入れられる歩留りを得るために必須となることが予測される。
【0020】
非線形スケーリング誤差補正は、要求される補正が場所に依存するので、難しい課題を提供する。より正確な補正が必要になればなるほど、エッチングされた層の導体特徴に関してより多くのデータを収集しなければならなくなる。極端な場合は、非線形性が非常に高次になり、層全体の幾何学的形状をスキャンして取り込むことが必要になる。正確なスキャンニング手段はこの業界ではあまり一般的ではなく、よってその追加はコスト上の影響を持つ。そのような補正アルゴリズムがこれまで適用されなかったのも無理はない。その適用は複雑かつ高価すぎる一方、誤差はこれまで行われてきた作業にとって重大ではなかった。
【0021】
今日PCB工場で線形スケール誤差を決定するために一般的に使用されるツールは、別個の層用のエッチング後パンチシステム内の4個のCCDカメラ、および積層後の基板用のX線システムである。これらのツールは全て、測定対象の層上の限定された数の箇所を測定できるだけであるので、線形スケール誤差のみを検査することを目的としている。大規模のPCBメーカによって発表された少数の論文は、線形誤差補正に言及している。これらの企業の報告書は、全ての工程段階の最も重要な誤差としてエッチング誤差および積層誤差にも触れている。
【0022】
発明の概要
個々の導電性パターンを持つ層間の内層整合は、本発明による独創的方法および装置を使用することによって改善される。少なくとも1つの内層(人為的に「第1内層」と呼ぶが、必ずしもそれは第1層である必要はない)上の実際の導体パターン(初期マップまたは格納されたイメージデータから生成され、かつ定義された装置上で定義されたプロセスによって生成される)をイメージスキャナによって走査して、走査マップまたは走査イメージデータを生成する。第1内層の走査イメージからの情報は、導体パターンのパターン全体、導体部位を含む導体パターンの実質的に全領域を含むか、あるいは第1層内の全ての導体部位の位置を識別するセグメント化(不連続)パターンまたは導体部位の予め選択された部分を含む。この情報は、次の方法を含むがそれに限定されず、多数の様々な方法で処理することができる。
【0023】
a)その層の走査マップと初期マップを比較して、初期マップと走査マップとの間の比較から誤差またはずれベクトルマップを作成し、次いで初期マップを調整マップへと補正する。該調整マップは、初期マップと走査マップとの間の比較で識別されたずれを補正して、定義された装置上で定義されたプロセスによって作成される次の第1内層が、その上の導体部位の位置のずれがより少ない導体パターンを生成するように変更される。
【0024】
b)定義された装置上で定義されたプロセスによって作成される第1および第2層(人為的に「第1内層」および「第2内層」と呼ぶが、各層はかならずしもPCB内でいずれか特定の方向に第1または第2層である必要はない)を含む、多層PCB内に形成される少なくとも2つの層の初期セットを生成する。第1および第2層のうちの1層だけの初期マップを第1および第2層それぞれの走査マップのうちの1つだけと比較し、次いで第1および第2層のうちの1層だけの初期マップを補正して第1および第2層のうちの1層だけの調整マップを形成する。該調整マップは、第1および第2層のうちの1層だけの初期マップと第1および第2層のうちの1層だけの走査マップとの間の比較で識別されたずれを補正して、定義された装置上で定義されたプロセスによって作成される次の第1内層および次の第2内層が、次の第1および第2層間の導体部位の位置のずれがより少ない導体パターンを生成するように変更される。
【0025】
c)定義された装置上で定義されたプロセスによって作成される第1および第2層(人為的に「第1内層」および「第2内層」と呼ぶが、各層はかならずしもPCB内でいずれか特定の方向に第1または第2層である必要はない)を含む、多層PCB内に形成される少なくとも2つの層の初期セットを生成する。第1および第2層の各層の初期マップを第1および第2層それぞれの走査マップと比較し、次いで第1および第2層の初期マップを第1および第2層の補正調整マップへと補正する。該調整マップは、初期マップと走査マップとの間の比較で識別されたずれを補正して、定義された装置上で定義されたプロセスによって作成される次の第1内層および次の第2内層が、その上の導体部位の位置のずれがより少ない導体パターンを生成するように変更される。スルーホール、ポスト、および他の直線または垂直特徴に対して部位を相互に位置合わせされた状態に維持する能力は、これらの回路の製造にきわめて重要である。
【0026】
d)定義された装置上で定義されたプロセスによって作成される全数の層を含む、多層PCB内に形成される全数の内層の初期セットを生成し、全数の内層の各々の初期マップを全数の内層それぞれの走査マップと比較し、次いで全数の内層の初期マップを補正する。該補正マップは、初期マップと走査マップとの間の比較で識別されたずれを補正して、定義された装置上で定義されたプロセスによって作成される次の全数の内層の各々が、隣接層間の導体部位の位置のずれがより少ない導体パターンを生成するように変更される。
【0027】
e)積層多層プリント回路基板を走査してPCB内の少なくとも2つの内層の配置のイメージを作成する。少なくとも2つの内層を積層した後、x線イメージ(デジタルイメージングシステムとの互換性のためにデジタル化することができる)を使用して、内層の特徴(例えばナブ、電気的もしくは電子的特徴、または電気接点)のイメージ(イメージのデータセット)を提供して、次の層のためまたはイメージ生成された積層体の次の内層セットの再整合のための補償を可能にする。これは、次のセットで積層プロセスによって発生する変形についても補償することができる。再び、この型のx線イメージングのための先行技術は、4つの基準点(積層体内の固定点)のみを読み取り、次いで外層イメージングで線形スケール修正によって補償する。本システムおよびプロセスは、後続内層イメージングの補正により、積層誤差を含め、どんな誤差でも全てをオフセットすることができる。
【0028】
f)定義された装置上で定義されたプロセスによって作成される全数の層を含む、多層PCB内に形成される全数の内層の初期セットを繰返し生成し、全数の内層の各々の初期マップを全数の内層それぞれの走査マップと領域毎(画素単位による実際の可能性を含む)に比較し、各領域(例えば画素さえも)のずれの量および方向を決定し、各領域(例えば画素)のずれの量および方向を、少なくとも
1)初期イメージの特徴のサイズ(長さ、幅および深さを含むサイズ)、および
2)層上の要素の位置
を含むオリジナルマップのパラメータと比較し、画素のずれの量および方向を初期マップの前記パラメータに関連付けるルックアップテーブルを作成し、次いで全数の内層の後続初期マップをルックアップテーブルからのデータで補正して、定義された装置上で定義されたプロセスによって作成される次の全数の内層の各々が、隣接層間の導体部位の位置のずれがより少ない導体パターンを生成するようにする。
図面の簡単な説明
図1はPCBの2つの内層の重ね合わせの俯瞰図である。
図2は本発明に従って構成された1つの形の処理装置、すなわちイメージングまたは描画機械を概略的に示す平面図である。
図3は図2の装置の側面図である。
図4は図2および図3の装置の面積スキャンニングパターンを示す。
図5は図2および図3の装置を制御するための電気系統を概略的に示す。
図6は図5の装置内のデータの流れを示すブロック図である。
図7は本発明に従ってレジストレーション誤差を低減または除去するために平面型イメージングまたは印刷機に適用される、本発明による方法を示す。
【0029】
発明の詳細な説明
電気的に接続すべき内層間の導体部位が正確に位置合わせされることが重要である。正確さおよび不正確さは本発明の実施内で明瞭な意味を有する。層が重ね合わされている(例えば第2内層の上に第1内層、または第1内層の上に第2内層があり、積層された複数の層が位置合わせされ、導電性要素が1つの層から多数の層を介して非隣接層と電気的に接触する場合のように、電気的接続が行われる場所で隣接層間および非隣接層間さえも重なり合う)場合、電気的に接続される内層間の導体部位に正確なアラインメントがあり、両方の導体部位の外縁は、第1および第2内層の両方を垂直に通過する円形部分の内部にあるか、または両方ともそれと交差する。ここで円形部分は、2つの隣接する内層または接続すべき他の層を電気的に接続するために使用される電気接続要素の直径と等しいかそれより小さい。この概念を図1に明瞭に示す。
【0030】
図1は、第1内層4および第2内層6を有する多層PCB2の2つの層を示す。第1内層4は連続パターン8(破線で示す)および4つの導電性部位10、12、14および16を有する。4つの導電性部位10、12、14および16は破線で示され、4つの導電性部位10、12、14および16が図1の他の要素に比較して分かりやすいように、単に便宜上、比較的大きいサイズで表わされている。第2内層6は実線で示された導電性パターン20を有する。導電性パターン20には5つの導電性部位22、24、26、28および30が示されている。図1で例示する通り、第1内層4の導電性部位10は第2内層6の導電性部位22と完全に重なり合う。導電性要素(メッキスルーホール、ピン、またはポストなど、図示せず)による導電性部位22の垂直方向の貫通は、導電性部位10をも通過して、電気接点を形成しなければならない。メッキスルーホール(PTH)は層間電気接続を提供する最も一般的な方法の1つであり、層を貫通する穴が(穴あけ、成形、アブレーション、掘削等によって)設けられ、電気的接続が希望される希望領域と交差し、次いで穴の壁に導電性材料(例えば銅)がメッキされて、層間に導電性「ポスト」が提供される。用語「ピン」は一般的に、この接続導電性要素を記述するのに使用される。導電性部位12は第2内層6の導電性部位24と完全には重なり合わない。しかし、導電性部位24の直径と少なくとも同じ大きさの直径を持つ導電性部位24に中心を合わせたポストまたはピン(図示せず)は、第1内層4および第2内層6の両方を貫通することによって、導電性部位24および12間の電気的接触を行なう。導電性部位26および14に関しては、それらの間に視覚的な重なり合いが無い。すなわち、導電性部位26を通る垂直透視線が導電性部位14と重ならない(に投影されない)。これらの2つの導電性部位14および26に接触するために使用されるピンは、2つの導電性部位14および26の外縁間の距離より少なくともかつおそらく大きい直径を持たなければならない。重なり合いがこれほど離れる場合、ピンまたはポスト(図示せず)の配置はより正確でなければならず、かつピンまたはポスト(図示せず)のサイズは導電性部位14および26間の距離より大きくなければならない。導電性部位16および30の間には明らかに整合不良が示される。導電性部位16および30間の距離に満たない直径を有するピン32が示される。ピン32は導電性部位16および30と電気的接触を行なうことができない。これは整合不良である。特定サイズのピンまたはポスト(図示せず)がPCBに使用するために選択された場合、異なる内層の2つの導電性部位のシャドウドオーバレイ(shadowed overlay)の外縁間の距離(2つの導電性部位の中心の上に置いた線に沿って測定される距離)が、2つの内層を貫通して2つの内層上の2つの導電性部位と電気的接触を行なうために使用されるピンまたはポストの直径より小さいことが、精度から要求される。2つの導電性部位の外縁間の距離と定義される精度は、2つの導電性部位を接続するのに使用されるポストまたはピンの直径の50%未満であることが好ましい。2つの導電性部位の縁間に少なくとも事実上の接触がある導電性部位12および24の間のような精度を持つことがさらに好ましい。これらの2つの導電性部位のシャドウオーバレイ(shadow overlay)に導電性部位12および24の間のような精度を持つことがさらに好ましい。2つの導電性部位間に導電性部位10および22の間のような重なり合いがあることがさらに好ましい。ここで、ピンまたはポストが導電性部位22を通過する場合、導電性部位10との電気的接触が行なわれなければならない。これは、2つの導電性部位のオーバレイシャドウビュー(overlay shadow view)で一方の導電性部位の中心が他方の導電性部位の円周内にある場合に果たされる。
【0031】
埋込みビア(該用語は積層前の内層の穴を指す)がある場合、「第1アーティクル」内層のドリルであけた穴(または他の方法で製造された穴)の位置に関してイメージデータを走査することができ、次いで同じ層のその後のイメージング(その内層の生成に使用されるデータベース)のために補正を適用して穴あけを合致させる(または次の層で補正を行なってドリルであける穴を合致させる)ことができる。これは従来の走査装置で達成することができる。内層の表面を走査して(その表面を直接、または別の透明な層を介して)、第1層の構造およびトポロジを定義するデータ(通常デジタルデータ)を得る。実際に走査されたデータを、その特定の内層の製造に使用された仕様シートまたはオリジナルデータと比較して、その内相の他の構造に対する穴の意図された場所からの変動の性質および範囲を決定することができる。そのデータを、次の下層または他の相互関連層の構成に使用されるデータと比較することができる。次いで、次の下層または他の相互関連層の構成に使用されるデータを変更して、基本的要素間の位置合わせが達成されるように、実際のパターンのずれおよび第1内層のパターンの位置を補正することができる。
【0032】
本発明は、何らかの理由で内層パネルに発生することがある非線形歪み(線形歪みの領域を含むことができる)の正確な補償または補正を達成する解決法を提供する。それは、初期マップに適用される補正が、例えば層全体に対して単一乗算器を使用するのではなく、画素単位で適用されるという点で、非線形の補正である。本発明の実施は、直接イメージング技術を使用する内層基板の製造に特に有効である。本発明の実施において直接イメージング技術が意味するものは、内層パネル上または内に導電性パターンを形成するために(ただし必ずしも導電性材料をそのパターンに直接形成するわけではない)、外部イメージングエンジンによってパネルの表面または奥にイメージ(例えば潜像または可視像)を加える任意の手段である。例えば、フォトレジスト層(ポジ型またはネガ型)をパネルの表面に被覆し、レジスト層が感応する放射線(例えば電子ビーム、紫外線放射線、可視放射線、赤外放射線)にレジストを露光して差別可能なイメージ(例えば特定の溶媒または洗浄溶液中で差別的に溶解可能、差別的に親水性と疎水性)を形成し、導電性材料に所望される生成された画像パターン内に導電性材料を堆積することができる。導電性パターンは、スパッタリングからのパーティクルストリーム(粒子の流れ:particle stream)または蒸着によって直接堆積することができる。一般的に、放射線に露光し、その後または同時にイメージングのパターンに一致する導電性材料を堆積することによってイメージを内層パネルに加えるどんなプロセスも、直接イメージング技術である。通常、内部パネル上の導体のパターン形成は、パネルの表面の放射線感受性エッチングレジスト(または後で内層パネル表面に転写して加えることができる独立型レジストフィルム)を、レジスト層が感応する放射線に露光すること(例えばイメージ全体の放射線分布方式(imagewise distribution of radiation)による放射線への直接露光)によって実行される。露光は、いずれかの集束放射線またはカラムニエイテッド(calumniated)放射線(例えば集束放射線ビーム、レーザビーム、電子ビームストリームなどのパーティクルストリームおよび類似物)によって行なうことができる。ステンシルまたは直接スクリーニングアートワークは、独特の第2内層イメージングプロセス毎にマスクを作成しなければならないので、本発明では簡単に実施できないため、イメージングはそれ無しで行われる。第2内層パターンの走査イメージングは、本発明のプロセスおよび装置と特に互換性が高い。走査イメージング(集束放射線、レーザ放射線、または集束レーザ放射線)は、イメージングの速度、その精度、幅広い種類のレジストまたは堆積システムでの有用性、第2内層の新しい露光パターンの形成における短いターンアラウンド時間のために、特に有用である。本発明のシステムおよびプロセスはレーザ直接イメージング(LDI)に限定されず、プリント回路基板の製造に使用される多くのイメージングプロセスのいずれでも、例えば導体の印刷にフィルムフォトツールを使用する平床接触印刷などと共に使用することができる。
【0033】
本発明は一般的に以下の用語で、多層アーティクルの少なくとも2つの内層の導体パターン間に電気接続を有する多層アーティクルの製造プロセスであって、
a)導体パターンをその上に有する第1アーティクル(または第1層、便宜上、以下この説明ではアーティクルとだけ呼ぶ)を記載するイメージデータの初期セットを使用して、導電性材料のパターンをその上に有する前記第1アーティクルを形成するステップと、
b)第1アーティクル上の導電性材料のパターンのイメージのデータを取るステップと、
c)第1アーティクル上の導電性材料のパターンのイメージから、導体パターンをその上に有する少なくとも第2アーティクル(または層)上の導電性材料のパターンの部位に接続すべき第1アーティクル上の導電性材料の前記パターン内の部位または専用特徴の相対位置を決定するステップと
を含み、その後、
I)第1アーティクルのイメージデータの初期セットを変更して導電性材料のパターン内の各導電性部位の補正を行い、かつイメージデータの補正セットを生成するステップと、
ii)第1アーティクル上の部位に接続すべき部位を導電性材料のパターン内に有する少なくとも第2アーティクルのイメージデータの初期セットを変更し、該変更が第2アーティクルのイメージデータの初期セットとステップb)で取られた第1アーティクルのイメージデータとの比較に基づいて行われ、かつ第2アーティクルのイメージデータの補正セットを生成するステップと、
iii)別の層の部位に接続すべき部位を導電性材料のパターン内に有する第2層のデータの初期セットを変更し、該変更が第2層のイメージデータの初期セットと製造された第2層から取られたイメージデータとの比較に基づいて行われ、かつ第1アーティクルのイメージデータの前記初期セットを変更して、導電性材料のパターン内の各導電性部位の補正を行い、それによって少なくとも第1アーティクルおよび前記第2層のデータの補正セットを生成するステップと、
iv)各層が別の層の部位に接続すべき部位を導電性材料のパターン内に有して成る多数の層のデータの初期セットを変更し、該変更が多数の層の各々のイメージデータの初期セットと多数の層の各々の製造された層から取られたイメージデータとの比較に基づいて行われ、かつ多数の層の各々のイメージデータの前記初期セットを変更して、前記多数の層の各々内の導電性材料のパターン内の各導電性部位の補正を行ない、それによって多数の層の各々のイメージデータの補正セットを生成するステップとから成るグループから選択されたステップを実行し、次いで、少なくとも1つの層を製造するためのデータの補正セットを使用して、導電性部位をその中に有する少なくとも1つの層を製造するように構成されたプロセス、と説明することができる。
【0034】
プロセスは特に、実行されるステップが
III)別の層の部位に接続すべき部位を導電性材料のパターン内に有する第2層のデータの初期セットを変更し、該変更が第2層のイメージデータの初期セットと製造された第2層から取られたイメージデータとの比較に基づいて行われ、かつ第1アーティクル(再び、または層)のイメージデータの前記初期セットを変更して導電性材料のパターン内の各導電性部位の補正を行い、該変更が第2層のイメージデータの初期セットと製造された第1アーティクル上の導電性材料のパターンから取られたイメージデータとの比較に基づいて行われ、それによって少なくとも第1アーティクルおよび前記第2層のデータの補正セットを生成するステップを含み、前記第1アーティクルおよび前記第2層上の導電性材料の前記パターンのイメージのデータを取る前記ステップが、前記第1アーティクル(または層)および前記第2層上の導電性材料の前記パターンを走査することによって実行される場合に実施することもできる。
【0035】
プロセスはまた特に、実行されるステップが
IV)各層が別の層の部位に接続すべき部位を導電性材料のパターン内に有して成る多数の層のデータの初期セットを変更し、前記変更が前記多数の層の各々のイメージデータの初期セットと前記多数の層の各々の製造された層から取られたイメージデータとの比較に基づいて行われ、かつ前記多数の層の各々のイメージデータの前記初期セットを変更して、前記多数の層の各々内の導電性材料のパターン内の各導電性部位の補正を行ない、それによって多数の層の各々のイメージデータの補正セットを生成するステップを含み、前記多数の層の各々の製造された層から取られる前記イメージデータが、前記多数の層の各々の上の導電性材料の前記パターンを走査することによって得られる場合に実施することもできる。
【0036】
多層アーティクルの少なくとも2つの層上の導体パターン間に電気接続を有する多層アーティクルの製造プロセスを実施する主要な代替的方法は、
a)導体パターンをその上に有する第1アーティクル(または層)を記載するイメージデータの初期セットを使用して、導電性材料のパターンをその上に有する第1アーティクル(または層)を第1装置上で第1プロセスによって形成するステップと、
b)第1アーティクル(または層)上の導電性材料のパターンを走査して、前記台1アーティクル(または層)上の導電性材料のパターンに関するデータを記録するステップと、
c)イメージデータの初期セットと比較した第1アーティクル(または層)上の導電性材料のパターンに関して記録されたデータから、イメージデータの初期セットと比較した第1アーティクル(または層)上の導電性材料のパターン内の導電性要素の位置の相対誤差を決定するステップとを含み、
その後、イメージデータの初期セットと比較した第1アーティクル(または層)上の導電性材料のパターン内の導電性要素の位置の前記相対誤差を考慮することによってデータの初期セットを修正し、それによって第1アーティクル(または層)のイメージデータの修正セットを生成して、第1プロセスおよび前記第1装置が修正セットのデータから繰り返される第1アーティクル(または層)を製造することを可能にする。
【0037】
このプロセスは、いずれかの層(例えば第1層)上の導電性材料のパターンを走査して、いずれかの層上の導電性材料のパターンに関するデータを記録することによって、層からのデータの収集を達成することができ、これは各層の画素単位のマップを提供することができる。
【0038】
このプロセスの効果は、繰返し層(後で製造される層)の方が、初期セットのデータから最初に製造された層上の導電性材料のパターンに関して記録されたデータによって実証される通り、初回に製造されたものよりよく初期セットのイメージデータに従うことであり、前記繰返し層は、導電性材料のパターン内の全ての箇所で各層の導電性材料のパターンに関して(最初に製造された層から)記録されたデータと少なくとも同様に初期セットのデータに従う。この結果は、イメージ内の各箇所で補正が行われ、箇所毎の補正がいずれかの箇所に誤差を事実上導入する線形型「補正」を行なわないからである。該プロセスはそれによって、繰返し層(例えば繰返し製造される層)が、最初に製造された層(多数の層の各々に関して)上の導電性材料のパターンに関して記録されたデータより前記初期セットのイメージデータによく従うように作動し、繰返し製造される層(例えば繰り返される第1層)は、導電性材料のパターン内の全ての箇所で各層(第1層を含む)上の導電性材料のパターンに関して記録されたデータと少なくとも同様に初期セットのデータに従う。初期セットのイメージデータと特定の層の導電性材料のパターンに関して記録されたデータとの比較から作成されたベクトルファイルから少なくとも1つの修正セットのデータが形成され、多数の層の各々の上の導電性材料のパターンの走査を使用して多数の層の各々の上の導電性材料のパターンに関するデータを記録して、多数の層の各々の画素単位のマップが提供されるように、プロセスを実行することができる。該方法は、多数の層の各々のイメージデータの補正セットと共にレーザ直接イメージングを使用して、多数の層の各々の複製を製造することができる。該方法はまた、前記繰返し第1層を製造するためにレーザ直接イメージングを使用するものとして記載することもできる。
【0039】
従来の線形補正に比較した本発明の非線形の属性の1つは、行なわれる補正の基礎となる性質の相違を理解することから理解することができる。従来の線形補正方法では、層上の特定の数の固定点の位置が識別され、製造されたアーティクル上のこれらの固定点の実際の位置と比較される。矩形内の点として(しばしば矩形の点として)位置決められる傾向のある様々な点間のずれが次いで測定され比較されて、点間の線に沿った線形ずれが提供される。次いで線形補正係数がアーティクル全体に、通常水平および垂直方向の各々に係数が1つずつ適用され(しかし単一の係数を両方に使用することができる)、オリジナルマップは係数によって線形的に変更される。この補正係数は誤って、内層内の全ての点のずれおよび誤差の均一な係数を想定している。これは実際には稀な事象である。この線形補正は一部の誤差を補正することができるが、内層の幾つかの部分がプロセスによって歪み、層の他の領域がプロセスによって適切に達成された場合、誤差を生起する可能性も高い。したがって、この線形補正方法は「内層の良好な領域を完全に「補正」する」ことができる。
【0040】
本発明の方法では、少なくとも1層の導電性部位またはパッドの少なくとも一部および好ましくは全部、隣接層の導電性部位またはパッドの少なくとも一部および好ましくは全部、層の少なくとも幾つかおよび好ましくは全ての上の導電性部位またはパッドの少なくとも一部および好ましくは全部、少なくとも1層上の表面全体(画素単位)の少なくとも10%および好ましくは全部、少なくとも2つの隣接層の全表面(イメージを得るべき領域内で画素単位、層の表面の縁は走査する必要が無いが、走査することができる)の少なくとも10%および好ましくは全部、あるいは相互接続される電気要素のパターンが形成される全ての層の表面全体(画素単位)が、走査されたマップの画素単位情報を初期マップの画素単位情報と比較することによって導出される補正情報により初期マップを再作成する際に考慮される。各マップまたは隣接マップを領域毎または画素毎に補正することによって、隣接層間および/または最終PCB製品に積層される全ての層の間の接触部位の各セットの精度は向上する。これは廃品量の低減を確実にし、プロセス全体の効率を高める。該プロセスの一態様は、垂直軸に沿って相互に線形的に間隔を置いて配置された点(例えば方形の四隅)のみを検査することによって先行技術で達成されたのと同様に、表面全体の非線形補正を達成する。走査は、そのように間隔配置された点を含むことができ、好ましくは含む(例えば画素単位走査は全ての点および全ての領域を含む)が、それは必須ではない。さらに、表面の一部分だけが走査されて比較される場合、単一の矩形または方形内の隅または線の部分を表わさない一部の領域が使用されて非線形補正を行なうことができる。
【0041】
本発明の説明では、「定義された装置上で定義されたプロセスによって作成される」のような用語法が使用される場合、それは、第1層または層のセットが直接レーザイメージングレジスト露光、現像、および導電性材料の堆積(または特に層上の集束イメージングによって、層内の材料または要素の導電性分布を提供するのに有用な他のいずれかの特定のプロセス)など、特定の(定義された)プロセスによって作成されたこと、およびプロセスが特定の装置(好ましくは同一装置であるが、プロセスは同一設計およびメーカの装置でも有効である)によって実行されることを意味し、マッピングの比較および発見されるずれはそのプロセスおよび装置に比較的固有である。例えば、フォトレジスト層の直接レーザイメージング、銅基板の露光、およびベクトル補正またはベクトルずれ(vector deviation)マップの写像により第1セットの層を製造することは、次のセットの層が次いで、ドラム上の積層可能なフォトレジスト層をマスク露光し、露光後にドラムからそれを剥離し、基板上に積層し、露光領域に銅を堆積することによって作成される場合には、あまり有用な目的に役立たない。プロセスの性質は非常に多様であるので、製造された第1アーティクルまたは第1層の走査マップに基づく補正は、完全に多様な方法および装置によって作成された任意のセットの層における誤差の潜在的可能性には無関係になる傾向がある。したがって、言語「定義された装置上で定義されたプロセスによって作成される」は、実質的に類似のプロセスおよび実質的に類似の装置の必要性を反映する。用語「類似性」は少なくとも同一の基本的動作メカニズムを意味する(例えば第1セットおよびその後のセットが同種の露光によって製造され、フォトレジスト層で使用される材料が類似した露光および現像特性を持ち、層が匹敵する厚さを有し、露光パラメータ(例えばスポットサイズ、フルエンス、スポット形状、パルス周波数等)が匹敵し、現像液またはメッキ液が匹敵する特性を有する等)。同一プロセスおよび同一スイッチを使用して第1セットの層を作成し、そこから走査マップを作成し、その後の層のセットを作成することが、この説明内に含まれている。プロセスのパラメータがセットのシーケンシャル製造で同一性に近付き、装置が同一である場合、本発明のプロセスの有効性は最大になる。
【0042】
以下でさらに詳しく説明する通り、本発明は一般的に、特定の位置合わせ誤差、特に工作物が加工機に装着されるときに生じるそれを除去または低減するために、工作物に実行される加工作業を制御するのに有用である。これらの誤差は、穴、メッキ穴、メッキ、ピン、スルーホール、トポグラフィ、インレー(inlay)、インレイド回路機構(inlaid circuitry)、トレンチ、マウンド(mounds)、嵌合表面および類似物を含むがそれらに限らず、重ね合わせ構造または層化構造内に設計される特徴に関係付けることができる。穴、ピン、および回路機構のここでの説明の大部分は単に解説を意図したものであり、この技術の実施の幅広い適用可能性を限定するつもりはない。より狭義の特定の用語を使用する場合、それらは例示的目的で使用したものであり、本発明の設計および実施は、これらの限定された実施例ではなく、分野全体に幅広く反映されるものと理解すべきである。本発明は特に、プリント回路基板の内層のように、回転ドラムまたは平床型イメージング機械の外側(または内側)表面上に装着された基板上にイメージを描画または印刷するときに、位置合わせ誤差を低減または除去するのに特に有用であり、したがって本発明を以下でこの特定の適用例に関連して説明する。しかし、一般的に本発明は、特徴(例えば穴配列、メッキ穴配列、スルーホール配列等)をその上に持つ第1層の第1表面を走査し、走査された配列を基準ファイル(例えばデータ、プログラム、製造仕様書、イメージングファイル等)と比較し、走査された配列と基準ファイルとの間のずれを計算し、次いで、第1層の少なくとも一部の特徴と位置を合わせて設けられる第2層の特徴を持つ第2層の作成に使用されるそれぞれのイメージを補正するためのプロセスの使用に関する。第2層の製造に使用されるイメージは、導体パッド、ピン、スルーホール、メッキ穴、回路機構、ワイヤまたは類似物など任意の特徴の位置または設計のデータに対応することができる。プロセスはまた、後続の第1表面における穴あけ加工の補正と一緒に使用することもできる。
【0043】
図2ないし図6は、この種のイメージング機械の1つの形態、すなわちPCB(プリント回路基板)の内層の両面に別個のファイルからの米国特許第号のイメージを描画(または印刷)する、カナダのクレオ・プロダクツ社製造のプリプレスイメージング装置と同様のレーザ直接イメージング(LDI)機械を示す。そのような機械は一度に1層づつ、または2層を同時に処理することができる。1つまたは2つの層は手動または自動的に機械上に片面を上に向けて装着され、その後、機械は1つまたは2つの層のその面に適したファイルを描画する。次いで層は手動または自動的に他方の面が上を向くように裏返され、その後、機械は第2面に適したファイルを描画する。こうして両面が印刷された後、層は取り出される。
【0044】
以下で述べる方法および装置は、次の2つの主要な目的を達成することができる。(1)層の厚さまたは長さの変化または機械に対する層のアラインメントに関係なく、結果的に得られるイメージが、幾何学的形状およびスケールに関してそれが作成される基になるファイルに相似するように、正しい形状寸法で層の各面にイメージを描画する。(2)層の両面にイメージを、それらが相互に位置合わせされるように描画する。
【0045】
図2および図3は、回転軸5を中心に回転可能な円筒形ドラム4にいずれかの従来の方法で装着された2つのそのような層2a、2bを示す。各層2a、2bは、描画または印刷露光ヘッド7によって担持された線形配列のレーザ6によって生成されるレーザビームに露光されるレジストを被覆された外側表面を有する。各レーザは層2a、2bに印刷されるイメージの画素を画定し、それぞれのイメージファイルに従ってオン−オフ制御される。
【0046】
露光ヘッド7は、回転ねじ10によってドラム4の回転軸5に平行にトラック9に沿って移動する平坦なキャリッジ8上に装着される。ドラムの回転および露光ヘッド7の直線運動によりレーザビームが各層2a、2bの完全な領域を図4に4aで示すように平行な斜めの帯の形で走査するように、レーザ6は同じくドラム回転軸5に平行な直線配列に配置される。
【0047】
電子カメラ11の形の検知装置が、露光ヘッドと一緒に移動するように、露光ヘッド7に固定される。カメラ11は、比較的小型のカメラに高い解像度を提供するために、層2a、2bの表面の比較的小さい部分だけを範囲とする視野を有する。カメラは、カメラの視野の基準点が露光ヘッド7の基準点に対して、かつそれによってレーザ書込みビームを生成するレーザ6の基準点に対して既知の位置に来るように、露光ヘッド7に固定される。以下でさらに詳しく述べる通り、カメラは、パネル上の基準マークを検知するため、かつそれによって機械の露光ヘッド座標に対するそのような基準マークの位置を決定するために、パネル上の特徴を撮影するのに使用される。
【0048】
露光ヘッド7はさらに自動焦点装置12を担持する。この装置は、印刷レーザビームが層の外側表面に焦点を維持するために、技術上よく知られた手段によって露光ヘッドと層の外側表面との間の距離を測定する。しかし、以下でさらに詳しく述べる通り、自動焦点装置12はまた、本発明の別の態様に従って、層2a、2bの厚さを連続的に測定するため、および層の厚さの変化から生じる幾何学的歪みを補償するようにレーザ6を連続的に制御するためにも使用される。
【0049】
図5に示す通り、電気系統は2つの主要な処理装置を含む。イメージャの外部のワークステーション内に配置されたワークステーション(WS)プロセッサ15と、イメージャ上に配置されたイメージャプロセッサ16である。2つのプロセッサは双方向経路17を介して相互に通信する。
【0050】
WSプロセッサ15は主制御装置である。図5および図6に示す通り、WSプロセッサ15はイメージファイル18およびユーザインタフェース19からの入力を受け取り、露光ヘッド7に担持されたレーザ6およびカメラ11をこれらの入力に従って制御する。WSプロセッサ15内のフレームグラバ20は、ライン21を介して受け取ったカメラ11からの映像信号フレームを捕捉し、それをグラフィックファイルに変換する。
【0051】
以下でさらに詳しく述べる通り、WSプロセッサ15は捕捉したフレーム内の特定の特徴を識別し、イメージファイル18からの電子イメージ(すなわちイメージの電子的表現)に適用される幾何学的補正を計算する。これらの補正はイメージプロセッサ16に送られ、それは電子イメージに対して適切な電子およびデータ操作を実行して、層2a、2bの位置合わせ不良を補正する。
【0052】
イメージャプロセッサ16は、WSプロセッサ15からデータを受け取るデータバッファ22を含む。所定のフォーマットのグラフィックファイルはWSプロセッサ15内でビットマップファイルに変換され、専用経路23を介してイメージャプロセッサ16のデータバッファ22に送られる。データはデータバッファ22内の適切な位置から経路24を介して露光ヘッド7に送られて、描画レーザ6を制御する。
【0053】
特に図6に示す通り、ワークステーション(WS)の動作はWSプロセッサ15内のLDI(レーザ直接イメージング)ソフトウェアによって制御され、かつ露光ヘッド7によって担持されるレーザ6の作用はイメージャプロセッサ16によって制御され、該プロセッサは露光ヘッドからのフィードバックをも受け取る。
【0054】
図7は、描画または露光ヘッド107によって担持される1つまたはそれ以上のレーザ106によってイメージが描画される基板層102を受容するための平床104を含む種類のイメージング機械の第2形態を示す。この例では、平床104は駆動体110によってY軸に沿って駆動され、レーザビーム106は回転可能な多面体と鏡の組立体108によってX軸に沿って偏向される。露光ヘッド107はまた、図2および図3のカメラ11および自動焦点装置12に対応するカメラ111および自動焦点装置112をも担持する。
【0055】
本発明を実施する様々な形式の中に、第1内層の実際に走査されたイメージパターンが次いで、第1内層が電気的に接続される少なくとも第2内層のイメージまたはデータパターン、または第1および第2層のデータパターン、または第1層だけのイメージパターン(マップ)と比較されるプロセスが含まれる。第1内層の実際の構造および第2内層の提案された構造の導体部位の間(層間または単一層の初期マップおよび走査マップ内)の正確な位置合わせの失敗が評価される。第1内層の導体部位と第2内層の導体部位との間の位置合わせが不正確である場合(本発明のこの態様による不正確については、本書で特に定義されている)、第1、第2、または第1および第2内層に提案されたイメージパターン(提案された導体パターンおよび/または導体部位の位置)に調整が行われて、位置合わせの精度が改善される。補正は第1層、第2層、または第1および第2層のパターン全体に、または位置合わせが充分に正確でない導体部位だけに対して、実現することができる。第1、第2、または第1および第2内層における各導体箇所の隣接層における各対応導体箇所との位置合わせが精度の許容差の範囲内として確立された後、第1、第2、または第2および第2内層を調整パターンから構成して、改善された内層位置合わせを確実にすることができる。
【0056】
代替的に、第1内層の走査導体パターンと第2内層の提案導体パターンとの直接比較を行なうのではなく、第1内層の走査導体パターンを第1内層のオリジナル提案導体パターンと比較することができる。第1内層の提案導体パターンと第1内層の実際の導体パターンとの間の差に注目する。第1内層の提案導体パターンと実際の導体パターンとの間の差は、第1内層および第2内層の導体パターンのセグメントの方向および変位を示すベクトルマップとして、あるいはより詳しくは、第1内層および第2内層の導体パターン内の導体部位の方向および変位を示すベクトルマップとして、最も容易に決定される。次いで導体部位のベクトルマップまたは変位マップを、提案導体パターンおよび/または提案された第2内層の導体部位の位置と比較し、提案された第2内層のマップを調整して、第2内層の導体部位と実際の第1内層の導体部位との位置合わせを確実にすることができる(第1内層または第1内層の導体部位のベクトル変位マップによって表わされる通り)。
【0057】
このプロセスで取ることのできる追加ステップは、第1内層の導体部位または導体パターンの一貫したまたは繰り返される変位に注目し(それらが第1および/または第2内層内の導体要素のパターンを生成するために使用されるイメージング装置の動作の不正確さの結果であると想定して)、第2内層の提案パターンまたは別の第1層のパターンでイメージの位置決めの繰返し誤差を補償することである。
【0058】
本発明は、高い層数で微細な特徴の多層PCBの製造に一般的な位置合わせ不良の誤差を大きく低減するか除去するのに適した、非線形局所歪み誤差の完全補償の方法である。該方法は以下の主要な段階から構成される。
1.後述する走査取込み方法の1つを用いて、1つまたはそれ以上の完成した内層パネルの導体の位置を測定する。
2.必要な場合には統計分析ツールを使用して、基準イメージファイル(CAD基準)に関連して、前述した測定から補正セット(補正ファイル)を計算する。
3.実現に最も好都合な段階によってベクトル形式または画素に基づく形式のいずれかで、内層のイメージングに使用されるファイルにそれを適用することによって、補正を実現する。
4.作製される内層パネルに補正されたイメージファイルを描画することによって、補正を適用する。
【0059】
本発明の一実施形態では、正確に配置されたカメラを用いて、任意の内層ロットに対して生成された第1内層(第1アーティクル)を走査して、基準(CAD基準)に対する第1アーティクルの完全な歪みを提供する。この歪みマップから局所歪みベクトル補正ファイルを生成し、それは、LDIベクトルファイルへの適用により、希望の補正導体パターンを生成する。ベクトル補正ファイルはさらに時間をかけることによってまたは層走査設備のためのさらに安定性のある構造を用いることによって任意に正確にされることができる。
【0060】
線形スケーリング誤差システムとは異なり、本発明で企図された非線形補正用の走査システムは層全体を網羅し、導体パターンの局所的誤差を提供することができなければならない。この目的のために、層の導体パターンを走査する非常に精密な手段はLDI描画エンジンとすることができる。精密な描画装置であれば、前に作られた導体パターンを精密に走査することができる。導体パターンを走査する新規の方法は、LDIエンジンの焦点センサを使用して導体パターンをマップする。焦点センサは走査される表面の一瞬の高さの差を認識することができ、非常に優れた導体パターンスキャナを構成する。
【0061】
測定方法
1.高精度移動X−Y台に装着されたカメラを用いて導体の位置を測定する。
2.基準格子に対して非高精度X−Y移動カメラを用いて導体の位置を測定する。
3.正確に穴あけ加工された穴に対して非高精度XY移動カメラを使用して導体の位置を測定する。
4.カメラの移動が既存の高精度X−Y移動軸によって達成されるLDIシステムに装着されたカメラを使用して導体の位置を測定する。
5.例えばLDIシステムの内蔵焦点センサを用いて、銅と基板との間の高さの差を検知することによって導体の位置を測定する。測定精度はLDI走査分解能および座標と同程度に高い。
6.視野が少なくともカメラの離間距離を網羅し、正確に知られている位置にカメラ位置の配列を有する装置を使用して、導体の位置を測定する。
7.自動光学検査(AOI)システムの読出しを使用して導体の位置を測定する。
【0062】
補正ベクトルファイルの計算
1.「第1アーティクル」の内層を作製する(層にイメージング、現像、エッチング、および剥離を実行する)。結果的に得られる導体パターンを、上述した方法の1つを使用して走査し、ファイルを作る。
2.少数の内層に上述のプロセスを実行し、それらを測定し、前記内層の測定結果の平均である導体パターンファイルを生成する。
3.代表的銅分布を有する可能な導体パターンの範囲と組み合わせて、ガラスエポキシのタイプ、銅の重量、積層体の厚さ等の全ての可能な組合せを有する内層の統計的プロセス制御(SPC)シリーズを実行する。収集したデータを使用して、対応する補正ベクトルファイルを積層および銅分布の各組合せに対し適用することを可能ならしめる基礎となるデータベースを確立する。
【0063】
補正の実現
1.ベクトル補正ファイルを使用して、CAMステーションの入力で使用されるベクトルファイルに直接適用する。
2.実際のイメージング中にラスタされ、あるいはリップ(rip)された(ラスタイメージ処理された)ファイルに補正を適用し、こうして少なくとも主走査方向のサブ画素補正の適用を可能にする。
3.2つの前記方法を組み合わせて、ベクトルドメインで粗補正を適用し、画素ドメインでサブ画素補正を実現することのできる微補正を適用する。
【0064】
補正の適用
次の適用方法の1つで補正を適用して、非線形スケーリング誤差に対して補正された層を生成することができる。
1.平床またはドラムのいずれかの方式のLDIイメージング機械を用いて、補正パターンを生成する。
2.フィルムフォトプロッタを使用して補正パターンを生成して、その後の層の接触露光用の補正フィルムを作成する。
3.直接書込みフィルム(DWF)への補正イメージの描画を用いて、補正パターンを生成する。これは、その後に接触露光によって作成される内層パネルに転写することができる。
【0065】
利点
−より高度の多層PCB製造が可能になる。歩留りを維持するかそれを向上しながら、より微細な特徴、より高い層数、およびより小さい環状リングを作成することができる。
−層の領域全体の銅の一様な分布の制約が除去され、こうして高密度で効率的なレイアウトのために層領域をよりよく利用することが可能になる。
−利用可能な装置を使用して、非線形導体の位置ずれデータを収集する。
−導体配置の精密走査のためにLDIシステムの既存の特徴を使用する。
−LDIにより、スケーリング誤差補正への収束がかなり高速になる。
【0066】
本書で説明したプロセスは、本発明の特徴の論考では一般的言語および専門的言語の両方を使用した。これらの説明は、専門的である場合、本発明の広い範囲の技術への適用可能性を制限することを意図するものではない。例えば、加工(例えば穴を設けるため)がフォトレジストエッチングによって実行されると述べた場合、サーマルレジストエッチング、レジストエッチング一般、穴あけ加工、アブレーション、レーザアブレーション、高エネルギビームアブレーション、放電加工、直接蒸着、プランジ放電加工、および類似物を含むがそれらに限定されず、穴の製造のために商業的に利用可能な他の技術が同等に、本発明の実施に企図される。これらの代替方法の各々が全て、別の層上の特徴と位置合わせすることが望ましい層上の特徴を製造するためにマップ、基準ファイル、プログラム、および類似物を使用することができる。
【図面の簡単な説明】
【図1】 PCBの2つの内層の重ね合わせの俯瞰図である。
【図2】 本発明に従って構成された1つの形の処理装置、すなわちイメージングまたは描画機械を概略的に示す平面図である。
【図3】 図2の装置の側面図である。
【図4】 図2および図3の装置の面積スキャンニングパターンを示す。
【図5】 図2および図3の装置を制御するための電気系統を概略的に示す。
【図6】 図5の装置内のデータの流れを示すブロック図である。
【図7】 本発明に従ってレジストレーション誤差を低減または除去するために平面型イメージングまたは印刷機に適用される、本発明による方法を示す。
Claims (1)
- 多層プリント基板の少なくとも2つの層の導体パターン間の電気的接続を有する多層プリント基板の製造プロセスであって、
前記プロセスが、
a)導体パターンをその上に有する多数の層を示すイメージデータの初期セットを使用して、前記多数の層を形成するステップと、
b)前記多数の層上の導体パターンの撮像データを取るステップと、
c)前記多数の層上の前記導体パターンの撮像データから、各層上の導体パターンの接続部位に接続すべき層上の導体パターン内の接続部位の相対位置を決定するステップと、
を含み、その後、
各層が別の層の接続部位に接続すべき接続部位を導体パターン内に有して成る多数の層のデータの初期セットをそれぞれ変更し、前記変更が前記多数の層の各層のイメージデータの初期セットと前記多数の層の各層の製造された層から取られた撮像データとの画素単位の比較に基づいて行われ、これによって前記多数の層の各層のイメージデータの前記初期セットを変更して、前記多数の層の各層内の導体パターン内の接続部位の補正を行ない、それによって前記多数の層の各層のイメージデータの補正セットを生成するステップを実行し、
ここにおいて、各層内の導体パターン内の接続部位の補正は、各接続部位毎に導電パターン全体として線形な補正ではなく、前記画素単位の比較に基づく非線形の補正であり、
次いで、前記多数の層を製造するためのイメージデータの補正セットを使用して、接続部位をその中に有する多数の層を製造するように構成された多層プリント基板の製造プロセス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IL2000/000667 WO2002033492A1 (en) | 1999-07-06 | 2000-10-19 | Nonlinear image distortion correction in printed circuit board manufacturing |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004512678A JP2004512678A (ja) | 2004-04-22 |
JP2004512678A5 JP2004512678A5 (ja) | 2007-12-06 |
JP4791681B2 true JP4791681B2 (ja) | 2011-10-12 |
Family
ID=11043004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002536614A Expired - Fee Related JP4791681B2 (ja) | 2000-10-19 | 2000-10-19 | 多層プリント基板の製造プロセス |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1252554A1 (ja) |
JP (1) | JP4791681B2 (ja) |
KR (1) | KR20020074163A (ja) |
CN (1) | CN1434932A (ja) |
AU (1) | AU2000279433A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100526035B1 (ko) * | 2003-05-07 | 2005-11-08 | 홍성국 | 메탈 마스크 검사 장치 및 그의 검사 방법 |
JP4844835B2 (ja) * | 2004-09-14 | 2011-12-28 | 株式会社ニコン | 補正方法及び露光装置 |
US7368207B2 (en) * | 2006-03-31 | 2008-05-06 | Eastman Kodak Company | Dynamic compensation system for maskless lithography |
CN103097956B (zh) * | 2010-02-26 | 2016-01-27 | 密克罗尼克麦达塔公司 | 用于执行图案对准的方法和装置 |
CN108901119B (zh) * | 2018-06-22 | 2020-06-23 | 广州兴森快捷电路科技有限公司 | 用于测量激光钻机孔位精度的治具及方法 |
CN111694226B (zh) * | 2020-05-25 | 2022-05-17 | 合肥芯碁微电子装备股份有限公司 | 水平度测量方法和直接式成像设备 |
KR102385554B1 (ko) * | 2020-06-16 | 2022-04-13 | 재단법인 아산사회복지재단 | 나노구조체 기반의 표면증강라만 기판 및 그 제조 방법 |
CN116362957B (zh) * | 2021-12-27 | 2024-05-14 | 广州镭晨智能装备科技有限公司 | Pcb板卡图像对齐的方法、装置、介质和电子设备 |
CN114485409A (zh) * | 2022-04-18 | 2022-05-13 | 深圳市元硕自动化科技有限公司 | 原料板质量检测方法、装置、设备及可读存储介质 |
CN117141037B (zh) * | 2023-10-30 | 2024-02-02 | 山西昌鸿电力器材有限公司 | 一种电力金具加工工艺 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3291176B2 (ja) * | 1995-05-15 | 2002-06-10 | 松下電工株式会社 | 回路パターンの検査方法および検査装置 |
-
2000
- 2000-10-19 EP EP00969787A patent/EP1252554A1/en not_active Withdrawn
- 2000-10-19 AU AU2000279433A patent/AU2000279433A1/en not_active Abandoned
- 2000-10-19 KR KR1020027007439A patent/KR20020074163A/ko not_active Application Discontinuation
- 2000-10-19 JP JP2002536614A patent/JP4791681B2/ja not_active Expired - Fee Related
- 2000-10-19 CN CN00819083A patent/CN1434932A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20020074163A (ko) | 2002-09-28 |
JP2004512678A (ja) | 2004-04-22 |
CN1434932A (zh) | 2003-08-06 |
AU2000279433A1 (en) | 2002-04-29 |
EP1252554A1 (en) | 2002-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6165658A (en) | Nonlinear image distortion correction in printed circuit board manufacturing | |
US7283660B2 (en) | Multi-layer printed circuit board fabrication system and method | |
JP5767255B2 (ja) | パターンアライメントを行うための方法および装置 | |
US6205364B1 (en) | Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards | |
JP4791681B2 (ja) | 多層プリント基板の製造プロセス | |
JP5496041B2 (ja) | 変位算出方法、描画データの補正方法、描画方法および描画装置 | |
JP2001274550A (ja) | 多層回路基板製造における位置合わせ方法及び装置 | |
KR101480589B1 (ko) | 묘화 데이터의 보정 장치 및 묘화 장치 | |
US7058474B2 (en) | Multi-layer printed circuit board fabrication system and method | |
US7062354B2 (en) | Multi-layer printed circuit board fabrication system and method | |
KR20110007033A (ko) | 묘화 장치, 기록 매체 및 묘화 방법 | |
WO2023032962A1 (ja) | 直接描画装置及びその制御方法 | |
CN114967362A (zh) | 光刻机用精密位移平台的二维定位精度标定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070420 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100514 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100521 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100603 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100610 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100713 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |