JP2004522344A - 電流源出力とｒｆ信号に対する高い免疫性とを有するラインドライバ - Google Patents
電流源出力とｒｆ信号に対する高い免疫性とを有するラインドライバ Download PDFInfo
- Publication number
- JP2004522344A JP2004522344A JP2002572729A JP2002572729A JP2004522344A JP 2004522344 A JP2004522344 A JP 2004522344A JP 2002572729 A JP2002572729 A JP 2002572729A JP 2002572729 A JP2002572729 A JP 2002572729A JP 2004522344 A JP2004522344 A JP 2004522344A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- output
- coupled
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
【課題】頑丈であって、かつRF信号の侵入に対する高い免疫性を有するラインドライバを提供すること。
【解決手段】LIN-バス用のラインドライバである。ラインドライバは、LIN-バスワイヤ(LB）をグラウンド(GND）にプルダウンするための電流源出力トランジスタ(T1）を有する。このLIN-バスワイヤ(LB)は、プルアップ抵抗器(R1)を介して、正の供給電圧(VBAT)に接続されている。この出力トランジスタ(T1)は、入力ノード(X)の入力電流(J1)に応答して、ドライバ段(DRV)によって駆動される。このドライバ段は、出力トランジスタ(T1)のゲートと基準端子(GND)との間に接続されている更なる抵抗器(R2)と、そのソースが基準端子(GND)に接続されており、かつ、そのドレインが入力ノード(X)に結合されている基準トランジスタ(T2)とを有する。すなわち、出力トランジスタ(T1)のゲートと基準トランジスタ(T2)のゲートとは、バイアス電圧源(E2)に結合されている反転入力(DAN1)と、入力ノード(X)に結合されている非反転入力(DAP1)とを有する差動増幅器(DA1)の出力(DAO1)に接続されている。更なる抵抗器(R2)段は、出力トランジスタ(T1)のドレイン-ゲート・キャパシタンスを介して出力トランジスタ(T1)のゲートに達してしまうRF妨害に対するグラウンドへの低インピーダンス・パスになり、かつ、これらの妨害がドライバ段に侵入してしまうことを防止する。
【選択図】図２
【解決手段】LIN-バス用のラインドライバである。ラインドライバは、LIN-バスワイヤ(LB）をグラウンド(GND）にプルダウンするための電流源出力トランジスタ(T1）を有する。このLIN-バスワイヤ(LB)は、プルアップ抵抗器(R1)を介して、正の供給電圧(VBAT)に接続されている。この出力トランジスタ(T1)は、入力ノード(X)の入力電流(J1)に応答して、ドライバ段(DRV)によって駆動される。このドライバ段は、出力トランジスタ(T1)のゲートと基準端子(GND)との間に接続されている更なる抵抗器(R2)と、そのソースが基準端子(GND)に接続されており、かつ、そのドレインが入力ノード(X)に結合されている基準トランジスタ(T2)とを有する。すなわち、出力トランジスタ(T1)のゲートと基準トランジスタ(T2)のゲートとは、バイアス電圧源(E2)に結合されている反転入力(DAN1)と、入力ノード(X)に結合されている非反転入力(DAP1)とを有する差動増幅器(DA1)の出力(DAO1)に接続されている。更なる抵抗器(R2)段は、出力トランジスタ(T1)のドレイン-ゲート・キャパシタンスを介して出力トランジスタ(T1)のゲートに達してしまうRF妨害に対するグラウンドへの低インピーダンス・パスになり、かつ、これらの妨害がドライバ段に侵入してしまうことを防止する。
【選択図】図２
Description
【技術分野】
【０００１】
本発明は、ラインドライバ、特にLIN（ローカル・インターコネクト・ネットワーク）-バス用のドライバに関する。LIN-バスは、自動車用途に使用され、かつ、単一のマスターと複数のスレーブとを単一のバスワイヤに接続するという考え方である。このバスワイヤは、このバスワイヤを、正の供給電圧に近い相対的に高い正電圧に対応するリセッシブ電圧レベル内に保つ外部のプルアップ抵抗器によって、グラウンドに対して正の供給電圧に接続されている。これらのマスターとスレーブは、データ信号に応答して、バスワイヤ電圧を、グラウンドレベルに近い相対的に低い正電圧に対応するドミナント電圧レベルにプルダウンするための内蔵ラインドライバを有する。
【背景技術】
【０００２】
自動車環境において使用されるLINバスドライバのEMI（電磁免疫性）性能は、非常に重要なパラメータである。ラインドライバ出力に対するRF（無線周波数）妨害によって、リセッシブ電圧レベルとドミナント電圧レベルとの解釈を誤ってしまったり、または、LIN-バス信号の上昇するエッジと下降するエッジとの間における伝達遅延が非対称になってしまい、これによって動作デューティサイクルが、所望の50 ％とは異なってしまう場合がある。両方とも、通信不良の原因になる可能性がある。
【０００３】
EMIに対しては、電流源の出力段を選択することが良い。このような電流源の出力段によって、RF妨害が、元のLIN-バス信号上に重ってしまう。このRF妨害は、受信器の入力におけるローパスフィルターによって、フィルタリング除去することが出来る。しかしながら、RF妨害は、主に電流源の出力段の出力トランジスタのドレイン-ゲート・キャパシタンスまたはコレクタ-ベース・キャパシタンスを介して、受信器の入力に達してしまうだけでなく、ラインドライバの電流源の出力段のドライバ段に侵入してしまうため、不要な相互変調作用または振動が発生してしまう場合がある。
【発明の開示】
【０００４】
本発明の目的は、頑丈であって、かつRF信号の侵入に対する高い免疫性を有するラインドライバを提供することである。本発明によると、この目的は、
- 駆動すべきラインに接続するためのドライバ出力端子と、
- 基準電圧に接続するための基準端子と、
- 入力信号に実質的に比例している電流を前記ドライバ出力端子と前記基準端子との間に供給するために、その第一主電極が前記基準端子に結合されており、かつ、その第二主電極が前記ドライバ出力端子に結合されている、電流源出力トランジスタと、
- 前記電流源出力トランジスタの前記制御電極と前記基準端子との間に接続されている第一抵抗器と、
制御電極と、前記基準端子に接続されている第一主電極と、入力ノードに結合されている第二主電極と、を有する基準トランジスタと、を有し、
前記入力ノードが前記入力信号を受信するために接続されており、
前記電流源出力トランジスタの前記制御電極と前記基準トランジスタの前記制御電極とが、バイアス電圧源に結合されている反転入力と、前記入力ノードに結合されている非反転入力とを有する第一差動増幅器の出力から出力信号を受信するために接続されている、
前記入力信号に応答して、前記電流源出力トランジスタの制御電極に対する駆動信号を供給するためのドライバ段と、
を有するラインドライバによって達成される。
【０００５】
ドライバ段の第一抵抗器は、電流源出力トランジスタの第二主電極と制御電極との間のキャパシタンスを介して電流源出力トランジスタの制御電極に到達してしまうRF妨害に対して、グラウンドへの低インピーダンス・パスを提供することにより、これらの妨害がドライバ段に侵入することを防止する。基準トランジスタと電流源出力トランジスタは、互いの複製をスケーリングしたものである。従って、電流源出力トランジスタを流れる電流は、基準トランジスタを流れる電流に比例している。第一差動増幅器は、入力ノードの電圧を、バイアス電圧源によって決定されるレベルに保ち、かつ、電流出力トランジスタによって供給される出力電流が入力信号に比例するように、駆動信号を電流出力トランジスタのゲートと基準トランジスタのゲートとに供給する。
【０００６】
RF信号の侵入に対する免疫性は、請求項２に記載の実施例によって強化することが出来る。この実施例の場合、基準トランジスタと出力トランジスタは、これらの制御電極と基準端子との間に別個の抵抗器を有し、かつ、同じバイアス電圧源と同じ入力信号とに接続されている入力を有する別個の差動増幅器も有する。この二重ドライバという考え方によって、不必要なRF信号が更に抑制される。
【０００７】
請求項３の実施例は、この二重ドライバという考え方によって、トランジスタを非常に単純に実装したものである。
【０００８】
請求項４の実施例は、入力ノードにおけるいかなる寄生キャパシタンスでも迅速に充電し、かつ、ドライバ段への入力信号がデータ信号に応答して変化する電流である場合の遅延を防止する。
【発明を実施するための最良の形態】
【０００９】
次に、本発明のこれらの態様と他の態様とを、添付の図面を参照して説明し、かつ解明する。
【００１０】
これらの図中、同様の部分には同様の参照記号が付されている。
【００１１】
本発明によるラインドライバは、特に、例えば、自動車用途に使用されるLIN-バス（ローカル・インターコネクト・ネットワーク）に役立つ。図1は、LIN-バス内で生ずるLIN-バスと信号との概略図を示す。LIN-バスとは、単一のマスターノードMSTRと複数のスレーブノードSLVとを、単一のLIN-バスワイヤLBに接続するという考え方である。このLIN-バスワイヤLBは、減結合ダイオードD1と直列のプルアップ抵抗器R1によって、正の供給端子PSTに接続されている。この減結合ダイオードD1は、電流が、LIN-バスワイヤLBから正の供給端子PSTに流れてしまうことを防止する。正の供給端子PSTは、信号グラウンドとして役立つ、基準端子GNDに対して正の供給電圧VBATを受信する。プルアップ抵抗器R1は、バスワイヤを、正の供給電圧VBATに近い相対的に高い電圧に対応するリセッシブ電圧レベルRSVに保つ。マスターノードとスレーブノードは、ドミナント電圧レベルDMTが対応するLIN-バスワイヤ電圧VLINを、データ信号TXDが伝送されると、このデータ信号TXDに応答して、グラウンドレベルに近い相対的に低い電圧にプルダウンするための内蔵ラインドライバを有する。各ノードは、伝送ノードから受信された信号RXDを処理する内蔵受信器（図示されていない）も有する。
【００１２】
自動車環境において使用されるLIN送受信装置のEMI（電磁免疫性）性能は、非常に重要なパラメータである。ラインドライバ出力に対するRF（無線周波数）妨害によって、リセッシブ電圧レベルとドミナント電圧レベルとの解釈を誤ってしまったり、または、LIN-バス信号の上昇するエッジと下降するエッジとの間における伝播遅延が非対称になってしまい、これによって動作デューティサイクルが、所望の50 ％とは異なってしまう場合がある。これら両方とも、通信不良の原因となる場合がある。EMIに対しては、電流源の出力段を有するラインドライバを選択することが良い。このような電流源の出力段によって、RF妨害が、元のLIN-バス信号上に重なってしまう。このRF妨害は、受信器の入力におけるローパスフィルターによってフィルタ除去することが出来る。
【００１３】
図2は、電流源の出力段を有するラインドライバを示す。プルアップ抵抗器R1と減結合ダイオードD1によって、LIN-バスワイヤLBは正の供給電圧端子PSTに接続される。ダイオードD2と直列の電流源トランジスタT1は、基準端子GNDとLIN-バスワイヤLBとの間に接続されている。電流源トランジスタT1の第一主電極すなわちソースは、基準端子GNDに接続されており、かつ、第二主電極すなわちドレインは、ダイオードD2を介してLIN-バスワイヤLBに接続されている。ダイオードD1とD2は、電流が、LIN-バスワイヤLBから正の供給端子PSTまたは基準端子GNDに流れてしまうことを防止する。ダイオードD2が必要な理由は、寄生ダイオードが電流源トランジスタT1内に存在しているためである。
【００１４】
ラインドライバは、トランジスタT1によって供給される出力電流が、電流源CS1によってドライバ段DRVの入力ノードXに供給される電流J1に比例するように、電流源トランジスタT1の制御電極、すなわち、ゲートを駆動信号DSによって駆動するドライバ段DRVを更に有する。この出力電流は、EME（電磁放出）性能を良好にする明確な直線移行性を伴って、LIN-バスワイヤLBをプルダウンする。
【００１５】
ドライバ段DRVは、第一抵抗器R2と、電流源出力トランジスタT1の複製をスケーリングした基準トランジスタT2と、差動増幅器DA1と、バイアス電圧源E2とによって実施される。この抵抗器R2は、電流源出力トランジスタT1と基準端子GNDとの間に接続されている。差動増幅器DA1は、バイアス電圧源E2に結合されている反転入力DAN1を有する。入力ノードXは、差動増幅器DA1の非反転入力DAP1に結合されている。基準トランジスタT2は、そのソースが基準端子GNDに接続されており、そのドレインが入力ノードXに結合されている。電流源出力トランジスタT1のゲートと基準トランジスタT2のゲートは、両方とも、差動増幅器DA1の出力DAO1に接続されている。電流源出力トランジスタT1のドレイン電流は、スケーリングされているため、基準トランジスタT2のドレイン電流に比例しており、これは結局、電流源CS1によって供給される電流J1に等しくなる。
【００１６】
差動増幅器DA1は、入力ノードXの電圧を、バイアス電圧源E2によって決定されるレベルに保ち、かつ、トランジスタT1によって供給される出力電流が、電流源CS1からの電流に比例するように、駆動信号をトランジスタT1とT2のゲートに供給する。抵抗器R2は、LIN-バスワイヤLB上のRF信号と、ダイオードD2を介する不要な侵入と、電流源出力トランジスタT1のドレイン-ゲート・キャパシタンスCDGとに対する、信号グラウンドへの低インピーダンス・パスになる。抵抗器R2は、高周波数における差動増幅器DA1の出力インピーダンスの上昇を制限し、かつ、RF妨害の侵入による駆動信号DSの変調を防止する。
【００１７】
図3は、電流源出力トランジスタT1のドレイン-ゲート・キャパシタンスCDGを流れるRF信号の侵入に対する免疫性が向上した実施例である。ドライバ段DRVは、基準トランジスタT2の制御電極と基準端子GNDとの間に接続されている第二抵抗器R3と、第二差動増幅器DA2とを有する。第二差動増幅器DA2は、第一差動増幅器DA1の反転入力DAN1と非反転入力DAP1とに各々結合されている反転入力DAN2と非反転入力DAP2とを有する。出力電流源トランジスタT1の制御電極は、第二差動増幅器DA2の出力DAO2に接続されており、かつ、基準トランジスタT2の制御電極は、第一差動増幅器DA1の出力DAO1に接続されている。この実施例の場合、基準トランジスタT2と電流源出力トランジスタT1は、これらの制御電極と基準端子GNDとの間に別個の抵抗器を有し、かつ、同じバイアス電圧源と同じ入力信号とに接続されている入力を有する別個の差動増幅器も有する。この二重ドライバという考え方によって、不必要なRF信号が一層抑制される。
【００１８】
図4は、図３の二重ドライバという考え方による、単純なトランジスタの実施例を示す。第一差動増幅器DA1は、トランジスタT3によって実施され、かつ、第二差動増幅器DA2は、トランジスタT4によって実施される。トランジスタT3とT4のゲートは、入力ノードXに接続されており、かつ、トランジスタT3とT4のドレインは、正の供給端子PSTに接続されている。トランジスタT4のソースは、第一抵抗器R2に接続されており、かつ、電流源出力トランジスタT1のゲートを駆動する。トランジスタT3のソースは、第二抵抗器R3に接続されており、かつ、基準トランジスタT2のゲートを駆動する。トランジスタT2とT3のゲート-ソース電圧の合計は、バイアス電圧源E2の代わりとなり、かつ、入力ノードXの電圧を決定する。入力ノードXと基準端子GNDとの間に接続されているキャパシタC1は、電流源出力トランジスタT1のドレイン-ゲート・キャパシタンスCDGと、トランジスタT4のゲート-ソース・キャパシタンスCGSとを介して入力ノードXに転送されてしまう可能性のあるあらゆるRF信号を遮断するために、追加されている。
【００１９】
図5は、更に精巧な実施例を示す。これは、データ信号TXDを受信するための入力端子INTを有する。第一電流源CS1は、入力ノードXに結合されており、かつ、このデータ信号に応答して電流J1を供給する。この電流は、図1のVLINに関して示されているように、ランプ形状をしている。ランプ生成器RGは、データ信号TXDを受信するために入力端子INTに結合されている入力RGIと、データ信号に応答してランプ信号を出力するための出力RGOとを有する。第一電流源CS1は、ランプ生成器RGの出力RGOに結合されている制御入力CSIを有し、かつ、ランプ形状の電流を入力ノードXに供給する。電流J1は、ゼロからのランプアップを開始する際に、キャパシタンスC1と、入力ノードXにおけるいかなる寄生キャパシタンスも充電しなければならない。これによって、不要な遅延が発生してしまうが、この遅延は、更なる充電回路によって防止される。このために、トランジスタT8が、供給電圧端子PSTと入力ノードXとの間に接続されている。バイアス電流J2をトランジスタT8に供給するために、バイアス基準回路CS2が、入力ノードXと基準端子GNDとの間に結合されている。トランジスタT7と、トランジスタT6と、トランジスタT5とによる直列構成が、更なるノードYと基準端子GNDとの間に接続されている。これらのトランジスタT5と、T6と、T7は、各々、そのゲートがそのドレインに接続されており、トランジスタT7のゲートは、トランジスタT8のゲートに接続されており、かつ、トランジスタT7のドレインは、更なるノードYに接続されている。バイアス電流源CS3が、供給電圧端子PSTと更なるノードYとの間に結合されていて、かつ、バイアス電流J3を更なるノードYに供給する。トランジスタT9が、更なるノードYと基準端子GNDとの間に接続されていて、かつ、そのゲートは、デジタルデータ信号TXDを受信するために、入力端子INTに結合されている。
【００２０】
デジタルデータ信号TXDが、トランジスタT9の閾値電圧VTよりも高い場合（デジタル「1」）、電流源CS3からの電流J3が全てトランジスタT9を流れ、これによって、更なるノードYの電圧がゼロになり、かつ、トランジスタT5〜T8を流れる電流もゼロになる。これと同時に、ランプ生成器RGは電流源CS1を駆動し、電流J1をゼロにする。電流源CS2は、ノードXの電圧をゼロに引き下げ、かつ、電流源出力トランジスタT1を完全にスイッチオフする。この場合、LINバスLB上の電圧VLINは、供給電圧VBATに等しくなる。
【００２１】
デジタルデータ信号TXDが、トランジスタT9の閾値電圧VTよりも低い値に変化すると（デジタル「0」）、トランジスタT9は遮断され、かつ、電流源CS3からの電流J3がトランジスタT5と、T6と、T7とを流れ、かつ、ゲート-ソース電圧の3倍(3×VGS)に等しいバイアス電圧をトランジスタT8のゲート上に作り出す。更に、トランジスタT5がトランジスタT1にマッチングし、トランジスタT6がトランジスタT3にマッチングし、かつ、トランジスタT7がトランジスタT8にマッチングしていると、想定しよう。この場合、トランジスタT8のソースは、事実上、トランジスタT5とT6とのゲート-ソース電圧の合計に等しい電圧を有する電圧源になり、これが、入力ノードXのキャパシタンスを急速に充電する。トランジスタT5とT6は、トランジスタT1とT2とを流れる電流が皆無になるように、スケーリングされる。ランプ生成器RGの入力RGIにおけるデジタルが「0」の場合、出力RGOのランプ信号は増加し、かつ、電流源CS1の電流J1は増加し、かつ、入力ノードXのキャパシタンスは、トランジスタT5とT6のゲート-ソース電圧の合計よりも高く充電され、かつ間もなく、トランジスタT1とT2は導通し始めるであろう。従って、著しい遅延を発生させることなく、電流源出力トランジスタT1を流れる電流は増加し、かつ、LINバスLB上の電圧をグラウンドレベルに達するまでプルダウンさせるであろう。LINバスLB上の電圧は、供給電圧VBATのレベルからグラウンドレベルに移行する。
【００２２】
データ信号TXDが変化してデジタル「1」に戻ると、処理が逆転する。トランジスタT8から作られる電圧源はトランジスタT9によってスイッチオフされ、かつ、ランプ生成器RGは電流J1をゼロに低下させるため、LINバスLB上の電圧は、供給電圧VBATのレベルに戻ることが出来る。LINバスLB上の電圧は、グラウンドレベルから供給電圧VBATのレベルに移行する。
【００２３】
この実施例の場合、ユニポーラトランジスタまたはMOSトランジスタは、例として示されている。バイポーラトランジスタも使用可能である。この場合、制御電極と、第一主電極と、第二主電極とは、バイポーラトランジスタのベースと、エミッタと、コレクタとに各々対応する。
【図面の簡単な説明】
【００２４】
【図１】LINバスとLINバス内に発生する信号との概略図を示す。
【図２】本発明によるラインドライバの第一実施例の回路図を示す。
【図３】本発明によるラインドライバの第二実施例の回路図を示す。
【図４】本発明によるラインドライバの第三実施例の回路図を示す。
【図５】本発明によるラインドライバの第四実施例の回路図を示す。
【符号の説明】
【００２５】
C1…キャパシタ
CDG…ドレイン-ゲート・キャパシタンス
CGS…ゲート-ソース・キャパシタンス
CS1…第一電流源
CS2…第二電流源
CS3…第三電流源
D1…ダイオード
D2…ダイオード
DA1…差動増幅器
DA2…差動増幅器
DAN1…反転入力
DAN2…反転入力
DAO1…差動増幅器の出力
DAO2…差動増幅器の出力
DAP1…非反転入力
DAP2…非反転入力
DMT…ドミナント電圧レベル
DRV…ドライバ段
DS…駆動信号
E2…バイアス電圧源
GND…基準端子
INT…入力端子
J1…電流
J2…バイアス電流
J3…バイアス電流
LB…ドライバ出力端子
MSTR…マスターノード
PST…正の供給端子
R1…プルアップ抵抗器
R2…第一抵抗器
R3…第二抵抗器
RSV…リセッシブ電圧レベル
RXD…伝送ノードから受信した信号
T1…電流源出力トランジスタ
T2…基準トランジスタ
T3…トランジスタ
T4…トランジスタ
T5…トランジスタ
T6…トランジスタ
T7…トランジスタ
T8…トランジスタ
T9…トランジスタ
TXD…デジタルデータ信号
VBAT…供給電圧
VLIN…LIN-バスワイヤ電圧
X…入力ノード
【０００１】
本発明は、ラインドライバ、特にLIN（ローカル・インターコネクト・ネットワーク）-バス用のドライバに関する。LIN-バスは、自動車用途に使用され、かつ、単一のマスターと複数のスレーブとを単一のバスワイヤに接続するという考え方である。このバスワイヤは、このバスワイヤを、正の供給電圧に近い相対的に高い正電圧に対応するリセッシブ電圧レベル内に保つ外部のプルアップ抵抗器によって、グラウンドに対して正の供給電圧に接続されている。これらのマスターとスレーブは、データ信号に応答して、バスワイヤ電圧を、グラウンドレベルに近い相対的に低い正電圧に対応するドミナント電圧レベルにプルダウンするための内蔵ラインドライバを有する。
【背景技術】
【０００２】
自動車環境において使用されるLINバスドライバのEMI（電磁免疫性）性能は、非常に重要なパラメータである。ラインドライバ出力に対するRF（無線周波数）妨害によって、リセッシブ電圧レベルとドミナント電圧レベルとの解釈を誤ってしまったり、または、LIN-バス信号の上昇するエッジと下降するエッジとの間における伝達遅延が非対称になってしまい、これによって動作デューティサイクルが、所望の50 ％とは異なってしまう場合がある。両方とも、通信不良の原因になる可能性がある。
【０００３】
EMIに対しては、電流源の出力段を選択することが良い。このような電流源の出力段によって、RF妨害が、元のLIN-バス信号上に重ってしまう。このRF妨害は、受信器の入力におけるローパスフィルターによって、フィルタリング除去することが出来る。しかしながら、RF妨害は、主に電流源の出力段の出力トランジスタのドレイン-ゲート・キャパシタンスまたはコレクタ-ベース・キャパシタンスを介して、受信器の入力に達してしまうだけでなく、ラインドライバの電流源の出力段のドライバ段に侵入してしまうため、不要な相互変調作用または振動が発生してしまう場合がある。
【発明の開示】
【０００４】
本発明の目的は、頑丈であって、かつRF信号の侵入に対する高い免疫性を有するラインドライバを提供することである。本発明によると、この目的は、
- 駆動すべきラインに接続するためのドライバ出力端子と、
- 基準電圧に接続するための基準端子と、
- 入力信号に実質的に比例している電流を前記ドライバ出力端子と前記基準端子との間に供給するために、その第一主電極が前記基準端子に結合されており、かつ、その第二主電極が前記ドライバ出力端子に結合されている、電流源出力トランジスタと、
- 前記電流源出力トランジスタの前記制御電極と前記基準端子との間に接続されている第一抵抗器と、
制御電極と、前記基準端子に接続されている第一主電極と、入力ノードに結合されている第二主電極と、を有する基準トランジスタと、を有し、
前記入力ノードが前記入力信号を受信するために接続されており、
前記電流源出力トランジスタの前記制御電極と前記基準トランジスタの前記制御電極とが、バイアス電圧源に結合されている反転入力と、前記入力ノードに結合されている非反転入力とを有する第一差動増幅器の出力から出力信号を受信するために接続されている、
前記入力信号に応答して、前記電流源出力トランジスタの制御電極に対する駆動信号を供給するためのドライバ段と、
を有するラインドライバによって達成される。
【０００５】
ドライバ段の第一抵抗器は、電流源出力トランジスタの第二主電極と制御電極との間のキャパシタンスを介して電流源出力トランジスタの制御電極に到達してしまうRF妨害に対して、グラウンドへの低インピーダンス・パスを提供することにより、これらの妨害がドライバ段に侵入することを防止する。基準トランジスタと電流源出力トランジスタは、互いの複製をスケーリングしたものである。従って、電流源出力トランジスタを流れる電流は、基準トランジスタを流れる電流に比例している。第一差動増幅器は、入力ノードの電圧を、バイアス電圧源によって決定されるレベルに保ち、かつ、電流出力トランジスタによって供給される出力電流が入力信号に比例するように、駆動信号を電流出力トランジスタのゲートと基準トランジスタのゲートとに供給する。
【０００６】
RF信号の侵入に対する免疫性は、請求項２に記載の実施例によって強化することが出来る。この実施例の場合、基準トランジスタと出力トランジスタは、これらの制御電極と基準端子との間に別個の抵抗器を有し、かつ、同じバイアス電圧源と同じ入力信号とに接続されている入力を有する別個の差動増幅器も有する。この二重ドライバという考え方によって、不必要なRF信号が更に抑制される。
【０００７】
請求項３の実施例は、この二重ドライバという考え方によって、トランジスタを非常に単純に実装したものである。
【０００８】
請求項４の実施例は、入力ノードにおけるいかなる寄生キャパシタンスでも迅速に充電し、かつ、ドライバ段への入力信号がデータ信号に応答して変化する電流である場合の遅延を防止する。
【発明を実施するための最良の形態】
【０００９】
次に、本発明のこれらの態様と他の態様とを、添付の図面を参照して説明し、かつ解明する。
【００１０】
これらの図中、同様の部分には同様の参照記号が付されている。
【００１１】
本発明によるラインドライバは、特に、例えば、自動車用途に使用されるLIN-バス（ローカル・インターコネクト・ネットワーク）に役立つ。図1は、LIN-バス内で生ずるLIN-バスと信号との概略図を示す。LIN-バスとは、単一のマスターノードMSTRと複数のスレーブノードSLVとを、単一のLIN-バスワイヤLBに接続するという考え方である。このLIN-バスワイヤLBは、減結合ダイオードD1と直列のプルアップ抵抗器R1によって、正の供給端子PSTに接続されている。この減結合ダイオードD1は、電流が、LIN-バスワイヤLBから正の供給端子PSTに流れてしまうことを防止する。正の供給端子PSTは、信号グラウンドとして役立つ、基準端子GNDに対して正の供給電圧VBATを受信する。プルアップ抵抗器R1は、バスワイヤを、正の供給電圧VBATに近い相対的に高い電圧に対応するリセッシブ電圧レベルRSVに保つ。マスターノードとスレーブノードは、ドミナント電圧レベルDMTが対応するLIN-バスワイヤ電圧VLINを、データ信号TXDが伝送されると、このデータ信号TXDに応答して、グラウンドレベルに近い相対的に低い電圧にプルダウンするための内蔵ラインドライバを有する。各ノードは、伝送ノードから受信された信号RXDを処理する内蔵受信器（図示されていない）も有する。
【００１２】
自動車環境において使用されるLIN送受信装置のEMI（電磁免疫性）性能は、非常に重要なパラメータである。ラインドライバ出力に対するRF（無線周波数）妨害によって、リセッシブ電圧レベルとドミナント電圧レベルとの解釈を誤ってしまったり、または、LIN-バス信号の上昇するエッジと下降するエッジとの間における伝播遅延が非対称になってしまい、これによって動作デューティサイクルが、所望の50 ％とは異なってしまう場合がある。これら両方とも、通信不良の原因となる場合がある。EMIに対しては、電流源の出力段を有するラインドライバを選択することが良い。このような電流源の出力段によって、RF妨害が、元のLIN-バス信号上に重なってしまう。このRF妨害は、受信器の入力におけるローパスフィルターによってフィルタ除去することが出来る。
【００１３】
図2は、電流源の出力段を有するラインドライバを示す。プルアップ抵抗器R1と減結合ダイオードD1によって、LIN-バスワイヤLBは正の供給電圧端子PSTに接続される。ダイオードD2と直列の電流源トランジスタT1は、基準端子GNDとLIN-バスワイヤLBとの間に接続されている。電流源トランジスタT1の第一主電極すなわちソースは、基準端子GNDに接続されており、かつ、第二主電極すなわちドレインは、ダイオードD2を介してLIN-バスワイヤLBに接続されている。ダイオードD1とD2は、電流が、LIN-バスワイヤLBから正の供給端子PSTまたは基準端子GNDに流れてしまうことを防止する。ダイオードD2が必要な理由は、寄生ダイオードが電流源トランジスタT1内に存在しているためである。
【００１４】
ラインドライバは、トランジスタT1によって供給される出力電流が、電流源CS1によってドライバ段DRVの入力ノードXに供給される電流J1に比例するように、電流源トランジスタT1の制御電極、すなわち、ゲートを駆動信号DSによって駆動するドライバ段DRVを更に有する。この出力電流は、EME（電磁放出）性能を良好にする明確な直線移行性を伴って、LIN-バスワイヤLBをプルダウンする。
【００１５】
ドライバ段DRVは、第一抵抗器R2と、電流源出力トランジスタT1の複製をスケーリングした基準トランジスタT2と、差動増幅器DA1と、バイアス電圧源E2とによって実施される。この抵抗器R2は、電流源出力トランジスタT1と基準端子GNDとの間に接続されている。差動増幅器DA1は、バイアス電圧源E2に結合されている反転入力DAN1を有する。入力ノードXは、差動増幅器DA1の非反転入力DAP1に結合されている。基準トランジスタT2は、そのソースが基準端子GNDに接続されており、そのドレインが入力ノードXに結合されている。電流源出力トランジスタT1のゲートと基準トランジスタT2のゲートは、両方とも、差動増幅器DA1の出力DAO1に接続されている。電流源出力トランジスタT1のドレイン電流は、スケーリングされているため、基準トランジスタT2のドレイン電流に比例しており、これは結局、電流源CS1によって供給される電流J1に等しくなる。
【００１６】
差動増幅器DA1は、入力ノードXの電圧を、バイアス電圧源E2によって決定されるレベルに保ち、かつ、トランジスタT1によって供給される出力電流が、電流源CS1からの電流に比例するように、駆動信号をトランジスタT1とT2のゲートに供給する。抵抗器R2は、LIN-バスワイヤLB上のRF信号と、ダイオードD2を介する不要な侵入と、電流源出力トランジスタT1のドレイン-ゲート・キャパシタンスCDGとに対する、信号グラウンドへの低インピーダンス・パスになる。抵抗器R2は、高周波数における差動増幅器DA1の出力インピーダンスの上昇を制限し、かつ、RF妨害の侵入による駆動信号DSの変調を防止する。
【００１７】
図3は、電流源出力トランジスタT1のドレイン-ゲート・キャパシタンスCDGを流れるRF信号の侵入に対する免疫性が向上した実施例である。ドライバ段DRVは、基準トランジスタT2の制御電極と基準端子GNDとの間に接続されている第二抵抗器R3と、第二差動増幅器DA2とを有する。第二差動増幅器DA2は、第一差動増幅器DA1の反転入力DAN1と非反転入力DAP1とに各々結合されている反転入力DAN2と非反転入力DAP2とを有する。出力電流源トランジスタT1の制御電極は、第二差動増幅器DA2の出力DAO2に接続されており、かつ、基準トランジスタT2の制御電極は、第一差動増幅器DA1の出力DAO1に接続されている。この実施例の場合、基準トランジスタT2と電流源出力トランジスタT1は、これらの制御電極と基準端子GNDとの間に別個の抵抗器を有し、かつ、同じバイアス電圧源と同じ入力信号とに接続されている入力を有する別個の差動増幅器も有する。この二重ドライバという考え方によって、不必要なRF信号が一層抑制される。
【００１８】
図4は、図３の二重ドライバという考え方による、単純なトランジスタの実施例を示す。第一差動増幅器DA1は、トランジスタT3によって実施され、かつ、第二差動増幅器DA2は、トランジスタT4によって実施される。トランジスタT3とT4のゲートは、入力ノードXに接続されており、かつ、トランジスタT3とT4のドレインは、正の供給端子PSTに接続されている。トランジスタT4のソースは、第一抵抗器R2に接続されており、かつ、電流源出力トランジスタT1のゲートを駆動する。トランジスタT3のソースは、第二抵抗器R3に接続されており、かつ、基準トランジスタT2のゲートを駆動する。トランジスタT2とT3のゲート-ソース電圧の合計は、バイアス電圧源E2の代わりとなり、かつ、入力ノードXの電圧を決定する。入力ノードXと基準端子GNDとの間に接続されているキャパシタC1は、電流源出力トランジスタT1のドレイン-ゲート・キャパシタンスCDGと、トランジスタT4のゲート-ソース・キャパシタンスCGSとを介して入力ノードXに転送されてしまう可能性のあるあらゆるRF信号を遮断するために、追加されている。
【００１９】
図5は、更に精巧な実施例を示す。これは、データ信号TXDを受信するための入力端子INTを有する。第一電流源CS1は、入力ノードXに結合されており、かつ、このデータ信号に応答して電流J1を供給する。この電流は、図1のVLINに関して示されているように、ランプ形状をしている。ランプ生成器RGは、データ信号TXDを受信するために入力端子INTに結合されている入力RGIと、データ信号に応答してランプ信号を出力するための出力RGOとを有する。第一電流源CS1は、ランプ生成器RGの出力RGOに結合されている制御入力CSIを有し、かつ、ランプ形状の電流を入力ノードXに供給する。電流J1は、ゼロからのランプアップを開始する際に、キャパシタンスC1と、入力ノードXにおけるいかなる寄生キャパシタンスも充電しなければならない。これによって、不要な遅延が発生してしまうが、この遅延は、更なる充電回路によって防止される。このために、トランジスタT8が、供給電圧端子PSTと入力ノードXとの間に接続されている。バイアス電流J2をトランジスタT8に供給するために、バイアス基準回路CS2が、入力ノードXと基準端子GNDとの間に結合されている。トランジスタT7と、トランジスタT6と、トランジスタT5とによる直列構成が、更なるノードYと基準端子GNDとの間に接続されている。これらのトランジスタT5と、T6と、T7は、各々、そのゲートがそのドレインに接続されており、トランジスタT7のゲートは、トランジスタT8のゲートに接続されており、かつ、トランジスタT7のドレインは、更なるノードYに接続されている。バイアス電流源CS3が、供給電圧端子PSTと更なるノードYとの間に結合されていて、かつ、バイアス電流J3を更なるノードYに供給する。トランジスタT9が、更なるノードYと基準端子GNDとの間に接続されていて、かつ、そのゲートは、デジタルデータ信号TXDを受信するために、入力端子INTに結合されている。
【００２０】
デジタルデータ信号TXDが、トランジスタT9の閾値電圧VTよりも高い場合（デジタル「1」）、電流源CS3からの電流J3が全てトランジスタT9を流れ、これによって、更なるノードYの電圧がゼロになり、かつ、トランジスタT5〜T8を流れる電流もゼロになる。これと同時に、ランプ生成器RGは電流源CS1を駆動し、電流J1をゼロにする。電流源CS2は、ノードXの電圧をゼロに引き下げ、かつ、電流源出力トランジスタT1を完全にスイッチオフする。この場合、LINバスLB上の電圧VLINは、供給電圧VBATに等しくなる。
【００２１】
デジタルデータ信号TXDが、トランジスタT9の閾値電圧VTよりも低い値に変化すると（デジタル「0」）、トランジスタT9は遮断され、かつ、電流源CS3からの電流J3がトランジスタT5と、T6と、T7とを流れ、かつ、ゲート-ソース電圧の3倍(3×VGS)に等しいバイアス電圧をトランジスタT8のゲート上に作り出す。更に、トランジスタT5がトランジスタT1にマッチングし、トランジスタT6がトランジスタT3にマッチングし、かつ、トランジスタT7がトランジスタT8にマッチングしていると、想定しよう。この場合、トランジスタT8のソースは、事実上、トランジスタT5とT6とのゲート-ソース電圧の合計に等しい電圧を有する電圧源になり、これが、入力ノードXのキャパシタンスを急速に充電する。トランジスタT5とT6は、トランジスタT1とT2とを流れる電流が皆無になるように、スケーリングされる。ランプ生成器RGの入力RGIにおけるデジタルが「0」の場合、出力RGOのランプ信号は増加し、かつ、電流源CS1の電流J1は増加し、かつ、入力ノードXのキャパシタンスは、トランジスタT5とT6のゲート-ソース電圧の合計よりも高く充電され、かつ間もなく、トランジスタT1とT2は導通し始めるであろう。従って、著しい遅延を発生させることなく、電流源出力トランジスタT1を流れる電流は増加し、かつ、LINバスLB上の電圧をグラウンドレベルに達するまでプルダウンさせるであろう。LINバスLB上の電圧は、供給電圧VBATのレベルからグラウンドレベルに移行する。
【００２２】
データ信号TXDが変化してデジタル「1」に戻ると、処理が逆転する。トランジスタT8から作られる電圧源はトランジスタT9によってスイッチオフされ、かつ、ランプ生成器RGは電流J1をゼロに低下させるため、LINバスLB上の電圧は、供給電圧VBATのレベルに戻ることが出来る。LINバスLB上の電圧は、グラウンドレベルから供給電圧VBATのレベルに移行する。
【００２３】
この実施例の場合、ユニポーラトランジスタまたはMOSトランジスタは、例として示されている。バイポーラトランジスタも使用可能である。この場合、制御電極と、第一主電極と、第二主電極とは、バイポーラトランジスタのベースと、エミッタと、コレクタとに各々対応する。
【図面の簡単な説明】
【００２４】
【図１】LINバスとLINバス内に発生する信号との概略図を示す。
【図２】本発明によるラインドライバの第一実施例の回路図を示す。
【図３】本発明によるラインドライバの第二実施例の回路図を示す。
【図４】本発明によるラインドライバの第三実施例の回路図を示す。
【図５】本発明によるラインドライバの第四実施例の回路図を示す。
【符号の説明】
【００２５】
C1…キャパシタ
CDG…ドレイン-ゲート・キャパシタンス
CGS…ゲート-ソース・キャパシタンス
CS1…第一電流源
CS2…第二電流源
CS3…第三電流源
D1…ダイオード
D2…ダイオード
DA1…差動増幅器
DA2…差動増幅器
DAN1…反転入力
DAN2…反転入力
DAO1…差動増幅器の出力
DAO2…差動増幅器の出力
DAP1…非反転入力
DAP2…非反転入力
DMT…ドミナント電圧レベル
DRV…ドライバ段
DS…駆動信号
E2…バイアス電圧源
GND…基準端子
INT…入力端子
J1…電流
J2…バイアス電流
J3…バイアス電流
LB…ドライバ出力端子
MSTR…マスターノード
PST…正の供給端子
R1…プルアップ抵抗器
R2…第一抵抗器
R3…第二抵抗器
RSV…リセッシブ電圧レベル
RXD…伝送ノードから受信した信号
T1…電流源出力トランジスタ
T2…基準トランジスタ
T3…トランジスタ
T4…トランジスタ
T5…トランジスタ
T6…トランジスタ
T7…トランジスタ
T8…トランジスタ
T9…トランジスタ
TXD…デジタルデータ信号
VBAT…供給電圧
VLIN…LIN-バスワイヤ電圧
X…入力ノード
Claims (6)
- - 駆動すべきラインに接続するためのドライバ出力端子と、
- 基準電圧に接続するための基準端子と、
- 入力信号に実質的に比例している電流を前記ドライバ出力端子と前記基準端子との間に供給するために、その第一主電極が前記基準端子に結合されており、かつ、その第二主電極が前記ドライバ出力端子に結合されている、電流源出力トランジスタと、
- 前記入力信号に応答して駆動信号を前記電流源出力トランジスタの制御電極に供給するためのドライバ段であって、
前記ドライバ段が、前記電流源出力トランジスタの制御電極と前記基準端子との間に接続されている第一抵抗器、および制御電極と、前記基準端子に接続されている第一主電極と、入力ノードに結合されている第二主電極とを有する基準トランジスタを有し、
前記入力ノードが、前記入力信号を受信するために接続されていて、
前記電流源出力トランジスタの前記制御電極と前記基準トランジスタの制御電極とが、バイアス電圧源に結合されている反転入力と、前記入力ノードに結合されている非反転入力とを有する第一差動増幅器の出力から出力信号を受信するために接続されている、
ドライバ段と、
を有するラインドライバ。 - 前記基準トランジスタの前記制御電極と前記基準端子との間に接続されている第二抵抗器と、
前記第一差動増幅器の前記反転入力と非反転入力とに各々結合されている反転入力と非反転入力とを有する第二差動増幅器と、
を更に有し、
前記出力電流源トランジスタの前記制御電極が、前記第二差動増幅器の出力からの出力信号を受信するために接続されており、かつ、前記基準トランジスタの前記制御電極が、前記第一差動増幅器の前記出力からの出力信号を受信するために接続されている、
請求項1に記載のラインドライバ。 - 前記第一差動増幅器が、その制御電極が前記入力ノードに結合されており、その第一主電極が前記基準トランジスタの前記制御電極に結合されており、かつ、その第二主電極が供給電圧端子に結合されている第一トランジスタであり、かつ、
前記第二差動増幅器が、その制御電極が前記入力ノードに結合されており、その第一主電極が、前記出力電流源トランジスタの前記制御電極に結合されており、かつ、その第二主電極が、前記供給電圧端子に結合されている第二トランジスタであることを特徴とする、請求項2に記載のラインドライバ。 - - データ信号を受信するための入力端子と、
- 前記データ信号に応答して電流を供給するために、前記入力ノードに結合されている第一電流源と、
- 前記供給電圧端子と前記入力ノードとの間に接続されている第三トランジスタと、
- バイアス電流を前記第三トランジスタに供給するために、前記入力ノードと前記基準端子との間に結合されている第二電流源と、
- 更なるノードと前記基準端子との間に接続されている、第四トランジスタと、第五トランジスタと、第六トランジスタとによる直列構成であって、当該第四トランジスタと、当該第五トランジスタと、当該第六トランジスタとの制御電極が、各々、その第二主電極に接続されており、前記第四トランジスタの前記制御電極が、前記第三トランジスタの制御電極に接続されており、かつ、前記第四トランジスタの第二主電極が、前記更なるノードに接続されている直列構成と、
- バイアス電流を前記更なるノードに供給するために、前記供給電圧端子と前記更なるノードとの間に結合されている第三電流源と、
- 前記データ信号を受信するために、前記更なるノードと前記基準端子との間に接続されており、かつ、前記入力端子に結合されている制御電極を有する第七トランジスタと、
を更に有する、請求項３に記載のラインドライバ。 - 前記データ信号を受信するために、前記入力端子に結合されている入力と、前記データ信号に応答してランプ信号を供給するための出力とを有するランプ生成器を更に有し、前記第一電流源がランプ形状の電流を前記入力ノードに供給するために、前記ランプ生成器の前記出力に結合されている制御入力を有する、請求項4に記載のラインドライバ。
- 前記入力ノードに接続されているキャパシタを更に有する、請求項3, 4または5に記載のラインドライバ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01200908 | 2001-03-12 | ||
| PCT/IB2002/000484 WO2002073804A2 (en) | 2001-03-12 | 2002-02-18 | Line driver with current source output and high immunity to rf signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004522344A true JP2004522344A (ja) | 2004-07-22 |
| JP4159883B2 JP4159883B2 (ja) | 2008-10-01 |
Family
ID=8179994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002572729A Expired - Fee Related JP4159883B2 (ja) | 2001-03-12 | 2002-02-18 | 電流源出力とｒｆ信号に対する高い免疫性とを有するラインドライバ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6949963B2 (ja) |
| EP (1) | EP1402694A2 (ja) |
| JP (1) | JP4159883B2 (ja) |
| WO (1) | WO2002073804A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009526451A (ja) * | 2006-02-09 | 2009-07-16 | フリースケール セミコンダクター インコーポレイテッド | Ｌｉｎバスネットワーク、集積回路、およびこれらによる通信方法 |
| JP2011186465A (ja) * | 2003-06-06 | 2011-09-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN107623441A (zh) * | 2016-07-14 | 2018-01-23 | 恩智浦有限公司 | 用于功率转换器的控制器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE308186T1 (de) * | 2002-12-31 | 2005-11-15 | Freescale Semiconductor Inc | Sender zum übertragen eines signals mit kontrollierter signalform über eine kommunikationsleitung |
| ATE519306T1 (de) * | 2008-03-07 | 2011-08-15 | Austriamicrosystems Ag | Verstärkeranordnung und signalerzeugungsverfahren |
| WO2010041212A2 (en) | 2008-10-09 | 2010-04-15 | Nxp B.V. | Bus driver circuit |
| WO2011057023A1 (en) * | 2009-11-04 | 2011-05-12 | Triune Ip Llc | Driver circuit and system |
| TWI440322B (zh) * | 2011-03-18 | 2014-06-01 | Sunplus Technology Co Ltd | 線驅動器 |
| US9454500B2 (en) | 2013-06-17 | 2016-09-27 | Nxp B.V. | Network communication control apparatus, system and method |
| CN103684398B (zh) * | 2013-12-26 | 2016-08-31 | 中国科学院上海微系统与信息技术研究所 | 一种抗emi lin总线信号驱动器 |
| IT201800010793A1 (it) * | 2018-12-04 | 2020-06-04 | St Microelectronics Srl | Circuito di rilevazione, dispositivo e procedimento corrispondenti |
| US10938387B1 (en) | 2020-06-24 | 2021-03-02 | Cypress Semiconductor Corporation | Local interconnect network (LIN) driver circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68921020T2 (de) * | 1988-05-20 | 1995-06-29 | Mitsubishi Electric Corp | Integrierte MOS-Schaltung zum Steuern von lichtermittierenden Dioden. |
| US5274284A (en) * | 1991-01-24 | 1993-12-28 | Texas Instruments Incorporated | Output buffer circuits with controlled Miller effect capacitance |
| DE4216203A1 (de) * | 1992-05-15 | 1993-11-18 | Sgs Thomson Microelectronics | Steuerschaltung |
| US6107867A (en) * | 1994-09-30 | 2000-08-22 | Lucent Technologies Inc. | Load termination sensing circuit |
| JPH08154022A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 過電流保護回路付き増幅回路 |
| JP3302847B2 (ja) * | 1994-12-02 | 2002-07-15 | 富士通株式会社 | 記憶装置 |
| US5581197A (en) * | 1995-05-31 | 1996-12-03 | Hewlett-Packard Co. | Method of programming a desired source resistance for a driver stage |
| US5696658A (en) * | 1995-10-05 | 1997-12-09 | Sgs-Thomson Microelectronics, Inc. | Short circuit protection circuit for a low-side driver circuit |
| US6111431A (en) * | 1998-05-14 | 2000-08-29 | National Semiconductor Corporation | LVDS driver for backplane applications |
| DE69838973T2 (de) * | 1998-05-29 | 2009-01-02 | Stmicroelectronics S.R.L., Agrate Brianza | Schwachstromüberwachung durch "low-side" getriebenen DMOS mittels Modulierung seines inneren Widerstands |
| JP2002182757A (ja) * | 2000-12-19 | 2002-06-26 | Tokai Rika Co Ltd | 入力異常検出機能を有する入力回路及び制御装置 |
-
2002
- 2002-02-18 JP JP2002572729A patent/JP4159883B2/ja not_active Expired - Fee Related
- 2002-02-18 EP EP02712151A patent/EP1402694A2/en not_active Withdrawn
- 2002-02-18 WO PCT/IB2002/000484 patent/WO2002073804A2/en active Application Filing
- 2002-03-11 US US10/095,348 patent/US6949963B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011186465A (ja) * | 2003-06-06 | 2011-09-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8284128B2 (en) | 2003-06-06 | 2012-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2009526451A (ja) * | 2006-02-09 | 2009-07-16 | フリースケール セミコンダクター インコーポレイテッド | Ｌｉｎバスネットワーク、集積回路、およびこれらによる通信方法 |
| CN107623441A (zh) * | 2016-07-14 | 2018-01-23 | 恩智浦有限公司 | 用于功率转换器的控制器 |
| CN107623441B (zh) * | 2016-07-14 | 2020-12-25 | 恩智浦有限公司 | 用于功率转换器的控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4159883B2 (ja) | 2008-10-01 |
| US6949963B2 (en) | 2005-09-27 |
| EP1402694A2 (en) | 2004-03-31 |
| WO2002073804A2 (en) | 2002-09-19 |
| WO2002073804A3 (en) | 2003-12-31 |
| US20020154651A1 (en) | 2002-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2553779B2 (ja) | Ｖｌｓｉ ｃｍｏｓ回路を伝送路にインターフェイスするためのドライバ | |
| JP4212896B2 (ja) | 電流源を有し負荷変動に対して低感度なラインドライバ | |
| US8324935B2 (en) | Bus driver circuit | |
| US6154061A (en) | CAN bus driver with symmetrical differential output signals | |
| JPH05199239A (ja) | 同時双方向トランシーバ | |
| JPH08509332A (ja) | 高速の差動ラインドライバ | |
| JP4159883B2 (ja) | 電流源出力とｒｆ信号に対する高い免疫性とを有するラインドライバ | |
| CN103582853A (zh) | 单端可配置多模式驱动器 | |
| US7598779B1 (en) | Dual-mode LVDS/CML transmitter methods and apparatus | |
| US11677370B2 (en) | Lower-skew receiver circuit with RF immunity for controller area network (CAN) | |
| JPH1065515A (ja) | 差動出力ドライバおよび信号伝送システム | |
| JP6555208B2 (ja) | リンギング抑制回路 | |
| JP2021013143A (ja) | 差動信号送信回路 | |
| EP0840954A2 (en) | Universal sender device | |
| JP2020530236A (ja) | バスシステム用の振動低減ユニットおよび異なるビット状態間の移行時の振動傾向を低減する方法 | |
| US9484946B2 (en) | Digital-to-analog converter (DAC), method for operating a DAC and transceiver circuit | |
| US10419071B2 (en) | Ringing suppression circuit | |
| WO2021113169A1 (en) | Bus transceiver with ring suppression | |
| US5982218A (en) | Input circuit provided in a semiconductor integrated circuit, used in high-speed small-amplitude signal transmission system | |
| US10951441B2 (en) | Receiver systems and methods for AC and DC coupling of receiver | |
| US20230231476A1 (en) | Driver circuit for low voltage differential signaling, lvds, line driver arrangement for lvds and method for operating an lvds driver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060614 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |