TWI440322B - 線驅動器 - Google Patents

線驅動器 Download PDF

Info

Publication number
TWI440322B
TWI440322B TW100109394A TW100109394A TWI440322B TW I440322 B TWI440322 B TW I440322B TW 100109394 A TW100109394 A TW 100109394A TW 100109394 A TW100109394 A TW 100109394A TW I440322 B TWI440322 B TW I440322B
Authority
TW
Taiwan
Prior art keywords
signal
current
electrically connected
output
magnification
Prior art date
Application number
TW100109394A
Other languages
English (en)
Other versions
TW201240367A (en
Inventor
Bin Wei Yi
Hao Chang Chang
Original Assignee
Sunplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunplus Technology Co Ltd filed Critical Sunplus Technology Co Ltd
Priority to TW100109394A priority Critical patent/TWI440322B/zh
Priority to US13/186,452 priority patent/US8405431B2/en
Publication of TW201240367A publication Critical patent/TW201240367A/zh
Application granted granted Critical
Publication of TWI440322B publication Critical patent/TWI440322B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

線驅動器
本發明是有關於一種線驅動器,且特別是有關於一種可適應性調整輸出阻抗的線驅動器。
圖1為習知輸送器的前端電路。如圖1所示,在傳遞訊號的過程中,數位類比轉換器110會將來自數位系統的數位訊號DS1轉換成類比的輸入訊號AS1。之後,線驅動器(Line Driver)120會將輸入訊號AS1輸出到傳輸線130上。在線驅動器120和傳輸線130的交界有兩種阻抗:其一為線驅動器120的輸出阻抗Ro1,另一個則是由傳輸線130的特徵阻抗和負載電阻R1所形成的等效阻抗Zin1。
圖2A與圖2B分別為訊號在傳輸上的示意圖。如圖2A所示,當輸出阻抗Ro1與阻抗Zin1不相等時,線驅動器120的輸出訊號ST21會引起很大的反射訊號SR21。此時,輸出訊號ST21會受到反射訊號SR21的干擾,進而降低傳輸系統的效能。另一方面,如圖2B所示,當輸出阻抗Ro1與阻抗Zin1約相等,即阻抗匹配時,反射訊號SR22會遠小於輸出訊號ST21。此時,輸出訊號ST21受到反射訊號SR22的影響有限,故傳輸系統的效能也幾乎不受影響。換言之,線驅動器120與傳輸線130的阻抗匹配度會直接影響訊號傳輸的品質。
為了加強傳輸系統的穩定度及效能,美國專利公告第5,936,393號揭露了一種“Analog Line Driver with Adaptive Impedance Matching”。此篇專利所揭露的線驅動器是使用積分器對整個訊號作積分,並利用積分所得的電壓來調整電阻上的跨壓。藉此,隨著電阻之跨壓的改變,線驅動器的輸出阻抗將產生相對應的變動。然而,由於此篇專利是對整個訊號作積分,因此無法應用在直流電壓為定值的系統。此外,電阻在製程上的誤差將導致較大的輸出訊號產生嚴重的失真,進而影響訊號傳輸的品質。
此外,電機電子工程師協會(IEEE,Institute of Electrical and Electronic Engineers)於2002年電路與系統會刊第4卷第7期第273至276頁(Circuits and Systems,VOL. 4,PP. 273-276)發表了“An adaptive analog video line driver with impedance matching based on peak detector”。此篇期刊是藉由兩個波峰檢測器(Peak Detector)來偵測訊號振幅的差異,並利用偵測所得的結果來調整流經電阻的電流,進而致使線驅動器的輸出阻抗將產生相對應的變動。然而,此方式往往會增加系統的硬體成本,且所配置的電阻也會導致較大的輸出訊號產生嚴重的失真。
本發明提供一種線驅動器,藉由調整電流映射單中P通道電晶體的並聯個數,來更改驅動電流與參考電流的倍數值。藉此,線驅動器將可適應性地調整其輸出阻抗,並可避免較大之輸出訊號的失真。
本發明提出一種線驅動器,包括電流複製單元、電流映射單元、第一電阻、第二電阻、訊號偵測單元、以及倍率控制單元。電流複製單元參照一輸入訊號複製一參考電流。電流映射單元電性連接電流複製單元,並包括多個第一P通道電晶體。此外,電流映射單元依據一控制資訊調整其內部之第一P通道電晶體的並聯個數,以利用一倍數值放大參考電流並據以產生一驅動電流。
另一方面,第一電阻電性連接在電流複製單元與一直流電壓之間,並用以決定參考電流。第二電阻電性連接電流複製單元與電流映射單元,並產生一輸出訊號。訊號偵測單元對輸入訊號與輸出訊號之間的部分差值進行積分,並據以產生一積分訊號。倍率控制單元產生控制資訊,並逐步調整與一參考訊號相關的一倍率資訊,以致使參考訊號相等於積分訊號。此外,當參考訊號相等於積分訊號時,倍率控制單元利用倍率資訊來更新控制資訊,以調整所述多個第一P通道電晶體的並聯個數。
在本發明之一實施例中,上述之電流映射單元更包括多個第一開關。其中,這些第一開關的第一端電性連接電流複製單元,且第i個第一開關的第二端電性連接第i個第一P通道電晶體的閘極,其中i為正整數。此外,這些第一開關依據控制資訊而決定其導通狀態。另一方面,所述多個第一P通道電晶體的源極電性連接一電源電壓,且所述多個第一P通道電晶體的汲極電性連接該第二電阻。
在本發明之一實施例中,上述之訊號偵測單元包括訊號擷取器與差值積分電路。其中,訊號擷取器會擷取部份的輸入訊號與部分的輸出訊號,並產生一輸入區段訊號與一輸出區段訊號。此外,差值積分電路會在一第一時間區間內對輸入區段訊號與輸出區段訊號之間的差值進行積分。此外,差值積分電路會在一第二時間區間內停止積分,並據以輸出積分訊號。
在本發明之一實施例中,上述之倍率控制單元包括比較器、訊號轉換器、以及訊號產生器。其中,比較器接收積分訊號與參考訊號,並據以產生一比較訊號。訊號產生器電性連接比較器,並依據倍率資訊來產生參考訊號。訊號轉換器電性連接比較器與訊號產生器,並產生控制資訊。此外,訊號轉換器參照比較訊號判別倍率資訊,並以二進位漸次逼進法逐步調整倍率資訊。藉此,當參考訊號相等於積分訊號時,訊號轉換器利用倍率資訊來更新控制資訊。
在本發明之一實施例中,上述之訊號偵測單元在第一時間區間內會對輸入訊號與輸出訊號之間的部分差值進行積分,並在第二時間區間內停止積分並輸出積分訊號至倍率控制單元。此外,倍率控制單元在第一時間區間內停止調整參考訊號,並在第二時間區間內將參考訊號調整至積分訊號。
基於上述,本發明是利用控制資訊來調整電流映射單元中P通道電晶體的並聯個數,以更改驅動電流與參考電流的倍數值。隨著倍數值的改變,線驅動器將可適應性地調整其輸出阻抗。此外,由於本發明在電流的調整上未使用到電阻,故可容許較大的輸出訊號。另一方面,在電流之倍數值的控制上,本發明是針對輸入訊號與輸出訊號之間的部分差值進行積分,並依據積分得的積分訊號來調整倍數值。藉此,線驅動器將可應用在訊號之直流電壓為定值的系統。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖3為依據本發明之一實施例之線驅動器的方塊示意圖。如圖3所示,線驅動器300用以驅動一傳輸線301。其中,在線驅動器300和傳輸線301的交界有兩種阻抗:其一為線驅動器300的輸出阻抗Ro3,另一個則是傳輸線301以及負載(未繪示出)所形成的等效阻抗Zin3。在操作上,線驅動器300會隨著等效阻抗Zin3的變動而適應性地調整其輸出阻抗Ro3,進而達到阻抗匹配的目的。
請繼續參照圖3,線驅動器300包括電流複製單元310、電流映射單元320、訊號偵測單元330、倍率控制單元340、以及電阻R31與R32。在此,電流複製單元310會參照輸入訊號Vin3複製參考電流I31。此外,電流映射單元320電性連接電流複製單元310,並以一倍數值(N)放大參考電流I31。藉此,電流映射單元320將可據以產生驅動電流I32,且I32=N*I31。再者,電阻R31的第一端電性連接電流複製單元310,且電阻R31的第二端電性連接直流電壓V31。電阻R32的第一端電性連接電流複製單元310,電阻R32的第二端電性連接電流映射單元320。
在實際操作上,當輸出訊號Vo3相等於輸入訊號Vin3時,線驅動器300的輸出阻抗Ro3將匹配於等效阻抗Zin3,進而促使系統呈現一個穩定的狀態。此外,就線驅動器300的電路結構來看,由於跨壓在電阻R32之第一端的訊號相等於輸入訊號Vin3,且跨壓在電阻R32之第二端的訊號為輸出訊號Vo3,因此當電阻R31被設定為N倍的等效阻抗Zin3時,也就是當R31=N*Zin3時,輸出訊號Vo3將相等於輸入訊號Vin3。
然而,傳輸線301的材質、纏繞方式與其本身所處的環境都會對其特徵阻抗造成影響,因此傳輸線301和負載所形成的等效阻抗Zin3會產生變動。相對地,為了確保R31=N*Zin3,因此當等效阻抗Zin3比預期來得較小時,電流映射單元320將會依據控制資訊D31來增加其倍數值(N),以達到阻抗匹配的目的。此外,當等效阻抗Zin3比預期來得較大時,電流映射單元320將會依據控制資訊D31來減小其倍數值(N),進而達到阻抗匹配的目的。
另一方面,本實施例是透過訊號偵測單元330與倍率控制單元340來調整控制資訊D31。在此,訊號偵測單元330會對輸入訊號Vin3與輸出訊號Vo3的部分差值進行積分,並據以產生一積分訊號Vg3。此外,倍率控制單元340會逐步調整與一參考訊號Vr3相關的倍率資訊,以致使參考訊號Vr3相等於積分訊號Vg3。再者,倍率控制單元340會產生控制資訊D31,並在參考訊號Vr3相等於積分訊號Vg3時,利用倍率資訊來更新控制資訊D31。
如此一來,當等效阻抗Zin3比預期來得較小時,輸出訊號Vo3將小於輸入訊號Vin3。此時,訊號偵測單元330所產生的積分訊號Vg3將變大,進而促使倍率控制單元340所回傳之控制資訊D31的數值變大。藉此,電流映射單元320將可依據控制資訊D31來增加其倍數值(N)。相對地,當等效阻抗Zin3比預期來得較大時,輸出訊號Vo3將大於輸入訊號Vin3。此時,訊號偵測單元330所產生的積分訊號Vg3將變小,進而促使倍率控制單元340所回傳之控制資訊D31的數值變小。藉此,電流映射單元320將可依據控制資訊D31來減小其倍數值(N)。
更進一步來看,在本實施例中,電流複製單元310包括運算放大器311與P通道電晶體312。其中,運算放大器311的負輸入端接收輸入訊號Vin3。P通道電晶體312的源極電性連接電源電壓V32,P通道電晶體312的閘極電性連接運算放大器311的輸出端,且P通道電晶體312的汲極電性連接運算放大器311的正輸入端以及電阻R31的第一端。在操作上,由於運算放大器311之兩輸入端虛接地的特性,因此P通道電晶體312的汲極電壓V33相等於輸入訊號Vin3。如此一來,電流複製單元310將可參照輸入訊號Vin3來複製參考電流I31。
再者,電流映射單元320包括多個開關321_1~321_M以及多個P通道電晶體322_1~322_M。其中,開關321_1~321_M的第一端電性連接電流複製單元310。此外,開關321_1的第二端電性連接P通道電晶體322_1的閘極,且開關321_2的第二端電性連接P通道電晶體322_2的閘極。以此類推,其餘之開關與P通道電晶體之間的連接關係。再者,P通道電晶體322_1~322_M的源極電性連接一電源電V32壓,且P通道電晶體322_1~322_M的汲極電性連接電阻R32的第二端。
在操作上,開關321_1~321_M會分別依據控制資訊D31來控制其第一端與第二端之間的導通狀態。如此一來,P通道電晶體322_1~322_M的並聯個數將產生相應的變換,進而致使電流映射單元320以不同的倍率值(N)來放大參考電流I31。舉例來說,倘若控制資訊D31為4位元{D4 D3 D2 D1 },則電流映射單元320將相應地設置4個開關321_1~321_4與4個P通道電晶體322_1~322_4。此外,控制資訊D31中的每一位元分別用以控制相應的一個開關。例如,位元D4 用以控制開關321_4的導通狀態,位元D3 用以控制開關321_3的導通狀態,以此類推其餘位元與開關的相應關係。
此外,在本實施例中,P通道電晶體322_1~322_4的佈局面積依序以2的冪次方遞增,且P通道電晶體322_1的佈局面積相等於電流複製單元310中之P通道電晶體312的佈局面積。換言之,P通道電晶體322_1~322_4的佈局面積依序為P通道電晶體312之佈局面積的1、2、4、8倍。藉此,當控制資訊D31為{0010}時,開關321_2將導通,且開關321_1、321_3與321_4將不導通。如此一來,此時電流映射單元320所產生的驅動電流I32將為參考電流I31的2倍。相似地,當控制資訊D31為{1010}時,電流映射單元320所產生的驅動電流I32將為參考電流I31的6倍。換言之,電流映射單元320的倍率值(N)會隨著控制資訊D31的數值產生相應的變化。值得一提的是,雖然本實施例列舉了P通道電晶體的佈局面積,但其並非用以限定本發明。在實際佈局上,本領域具有通常知識者也可依設計所需任意更改P通道電晶體322_1與312之佈局面積的比例,以致使倍率值(N)可在小數與整數之間進行調整。
為了致使本領域具有通常知識者能更了解本發明,圖4為依據本發明之一實施例之訊號偵測單元與倍率控制單元的電路圖。參照圖4,訊號偵測單元330包括訊號擷取器410與差值積分電路420,且差值積分電路420包括誤差放大器421、開關422以及電容C4。在此,訊號擷取器410會擷取部份的輸入訊號Vin3與部分的輸出訊號Vo3,並據以產生輸入區段訊號DV41與輸出區段訊號DV42。
此外,誤差放大器421的正輸入端接收輸入區段訊號DV41,且誤差放大器421的負輸入端接收輸出區段訊號DV42。因此,誤差放大器421將可據此產生輸入區段訊號DV41與輸出區段訊號DV42之間的差值ΔV4。再者,開關422的第一端電性連接誤差放大器421的輸出端。電容C4的第一端電性連接開關422的第二端,且電容C4的第二端電性連接一接地電壓。藉此,當開關422導通其第一端與第二端時,誤差放大器421與電容C4將形成一積分電路,進而對差值ΔV4進行積分。另一方面,當開關422斷開其第一端與第二端時,儲存在電容C4的差值ΔV4將供應給後端的倍率控制單元340。
請繼續參照圖4,倍率控制單元340包括比較器430、訊號轉換器440、以及訊號產生器450。其中,比較器430電性連接訊號偵測單元330與訊號產生器450。此外,訊號轉換器440電性連接訊號產生器450與電流映射單元320。
在操作上,訊號產生器450會依據倍率資訊D41來產生相應的參考訊號Vr3。此外,比較器430會接收積分訊號Vg3與參考訊號Vr3,並據以產生一比較訊號Vc4。再者,訊號轉換器440會參照比較訊號Vc4判別倍率資訊D41,並依據二進位漸次逼進(Binary Successive Approximation)法來逐步調整倍率資訊D41。藉此,訊號產生器450將可依據倍率資訊D41逐步將參考訊號Vr3調整至積分訊號Vg3。此外,當參考訊號Vr3相等於積分訊號Vg3時,訊號轉換器440將停止調整倍率資訊D41。如此一來,訊號轉換器440將可傳送控制資訊D31至電流映射單元320,並在參考訊號Vr3相等於積分訊號Vg3時,利用倍率資訊D41來更新控制資訊D31。
舉例來說,圖5為用以說明訊號偵測單元與倍率控制單元的操作流程圖。如圖5所示,一開始,於步驟S510,在一第一時間區間內,導通(turn on)訊號偵測單元330內的開關422,以藉此開始輸出阻抗的校正。此外,如步驟S520所示,此時的訊號偵測單元330將擷取輸入訊號Vin3與輸出訊號Vo3之間的部分差值,且如步驟S530所示,訊號偵測單元330將對所擷取的部分差值進行積分,以產生積分訊號Vg3。值得一提的是,在開關422導通的期間內,也就是在第一時間區間內,倍率控制單元340不會對參考訊號Vr3進行調整。
例如,圖6為依據本發明之一實施例之輸入訊號與輸出訊號的時序圖。如圖6所示,所述輸入訊號Vin3與輸出訊號Vo3可例如是正弦波,且兩訊號Vin3與Vo3的直流電壓相同。此外,輸出訊號Vo3的振幅大於輸入訊號Vin3的振幅。因此,在訊號的前半週期,輸出訊號Vo3的絕對值會大於輸入訊號Vin3,且所得的積分訊號Vg3為正值。相對地,在訊號的後半週期,輸出訊號Vo3的絕對值會小於輸入訊號Vin3,且所得的積分訊號Vg3為負值。因此,若將前後半週期的訊號都積分,所得的積分訊號Vg3將為0,進而導致系統無法進行輸出阻抗Ro3的調整。
為了避免上述情況,在本實施例中,訊號擷取器410會遮蔽位在後半週期的輸入訊號Vin3與輸出訊號Vo3,並擷取位在前半週期的輸入訊號Vin3與輸出訊號Vo3,以作為輸入區段訊號DV41與輸出區段訊號DV42。之後,差值積分電路420將針對輸入區段訊號DV41與輸出區段訊號DV42之差值進行積分。換言之,由於訊號偵測單元330是針對輸入訊號Vin3與輸出訊號Vo3之間的部分差值進行積分,因此即使線驅動器300是應用在訊號之直流電壓為定值的系統,依舊可以隨著等效阻抗Zin3的變動而適應性地調整其輸出阻抗Ro3。
請繼續參照圖5,當取得積分訊號Vg3之後,如步驟S540所示,將在一第二時間區間內,關閉訊號偵測單元330內的開關422,以致使訊號偵測單元330停止對輸入訊號Vin3與輸出訊號Vo3之間的部分差值進行積分,並輸出積分訊號Vg3至倍率控制單元340。此外,第二時間區間內,倍率控制單元340將逐步調整與參考訊號Vr3相關的倍率資訊D41。此外,當參考訊號Vr3相等於積分訊號Vg3時,倍率控制單元340將利用倍率資訊D41來更新傳送至電流映射單元320的控制資訊D31。接者,如步驟S550所示,將判別是否還要進行輸出阻抗Ro3的校正。倘若要持續進行輸出阻抗Ro3的校正,則將回到步驟S510。相對地,倘若停止進行輸出阻抗Ro3的校正,則將執行步驟S560。
舉例來說,圖7為依據本發明之一實施例之參考訊號與積分訊號的時序圖。如圖7所示,在第一時間區間T71內,倍率控制單元340不會調整參考訊號Vr3。另一方面,此時的訊號偵測單元330將針對輸入訊號Vin3與輸出訊號Vo3之間的部分差值進行積分,故積分訊號Vg3會隨著時間產生變動。之後,在第二時間區間T72內,訊號偵測單元330將停止積分,故積分訊號Vg3維持在一定的位準。相對地,此時的倍率控制單元340將對積分訊號Vg3進行調整,以致使參考訊號Vr3逐步被調整至積分訊號Vg3。倘若步驟S550的判別結果為持續進行輸出阻抗Ro3的校正,則將如圖7所示,訊號偵測單元330會再次調整積分訊號Vg3,且當訊號偵測單元330停止積分時,倍率控制單元340將再次調整參考訊號Vr3。
更進一步來看,圖8為圖7之時序圖的局部放大圖,其中假設倍率資訊D41包括4位元,且參考訊號Vr3的最低位準與最高位準分別為V0與V16,其中位準V0與V16之間被劃分成16等分,且每一等分由下而上分別對應預設碼(0000)~預設碼(1111)。亦即,倍率資訊係用以決定Vr3的值。如圖8所示,在調整參考訊號Vr3的期間內,由於倍率控制單元340是以二進位漸次逼進的方法來逐步調整參考訊號Vr3,因此一開始倍率控制單元340會先將具有位準V8的參考訊號Vr3與積分訊號Vg3進行比較。之後,由於具有位準V8的參考訊號Vr3大於積分訊號Vg3,故訊號轉換器440會將倍率資訊D41的第1位元維持在“0”,也就是將倍率資訊D41調整為{0000}。
接著,倍率控制單元340會將具有位準V4的參考訊號Vr3與積分訊號Vg3進行比較。此時,由於具有位準V4的參考訊號Vr3小於積分訊號Vg3,因此訊號轉換器440會將倍率資訊D41的第2位元維持在“1”,也就是將倍率資訊D41調整為{0100}。接著,倍率控制單元340會將具有位準V6的參考訊號Vr3與積分訊號Vg3進行比較。此時,由於具有位準V6的參考訊號Vr3大於積分訊號Vg3,因此訊號轉換器440會將倍率資訊D41的第3位元維持在“0”,也就是將倍率資訊D41調整為{0100}。
之後,倍率控制單元340會將具有位準V5的參考訊號Vr3與積分訊號Vg3進行比較。此時,由於具有位準V5的參考訊號Vr3小於積分訊號Vg3,因此訊號轉換器440會將倍率資訊D41的第4位元維持在“1”,也就是將倍率資訊D41調整為{0101}。此外,當倍率資訊D41的每一位元皆設定完成之後,倍率控制單元340將判定參考訊號Vr3已相等於積分訊號Vg3,故此時倍率控制單元340將利用位元碼為{0101}的倍率資訊D41來更新控制資訊D31,也就是將控制資訊D31的位元碼更新為{0101}。藉由更新控制資訊,以調整電流映射單元中P通道電晶體的並聯個數。
綜上所述,本發明是利用控制資訊來調整電流映射單元中P通道電晶體的並聯個數,以更改驅動電流與參考電流的倍數值。藉此,隨著倍數值的改變,線驅動器將可適應性地調整其輸出阻抗,進而達到阻抗匹配的目的。此外,由於本發明在電流的調整上未使用到電阻,因此本發明可容許較大的輸出訊號。此外,在電流之倍數值的控制上,本發明是針對輸入訊號與輸出訊號之間的部分差值進行積分,並依據積分得的積分訊號來調整倍數值。藉此,即使是應用在訊號之直流電壓為定值的系統,線驅動器依舊可以隨著等效阻抗的變動而適應性地調整其輸出阻抗。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧數位類比轉換器
120‧‧‧線驅動器
130...傳輸線
DS1...數位訊號
AS1...輸入訊號
Zin1...等效阻抗
Ro1...輸出阻抗
ST21...輸出訊號
SR21...反射訊號
300...線驅動器
301...傳輸線
Ro3...輸出阻抗
Zin3...等效阻抗
310...電流複製單元
320...電流映射單元
330...訊號偵測單元
340...倍率控制單元
R31、R32...電阻
Vin3...輸入訊號
Vo3...輸出訊號
I31...參考電流
I32...驅動電流
Vg3...積分訊號
Vr3...參考訊號
D31...控制資訊
311...運算放大器
312、322_1~322_M...P通道電晶體
V31...直流電壓
V32...電源電壓
V33...汲極電壓
321_1~321_M、422...開關
410...訊號擷取器
420...差值積分電路
421...誤差放大器
C4...電容
DV41...輸入區段訊號
DV42...輸出區段訊號
ΔV4...差值
430...比較器
440...訊號轉換器
450...訊號產生器
Vc4...比較訊號
D41...倍率資訊
S510~S560...用以說明訊號偵測單元與倍率控制單元之操作的各步驟流程
T71...第一時間區間
T72...第二時間區間
V0~V16...位準
圖1為習知輸送器的前端電路。
圖2A與圖2B分別為訊號在傳輸上的示意圖。
圖3為依據本發明之一實施例之線驅動器的方塊示意圖。
圖4為依據本發明之一實施例之訊號偵測單元與倍率控制單元的電路圖。
圖5為用以說明訊號偵測單元與倍率控制單元的操作流程圖。
圖6為依據本發明之一實施例之輸入訊號與輸出訊號的時序圖。
圖7為依據本發明之一實施例之參考訊號與積分訊號的時序圖。
圖8為圖7之時序圖的局部放大圖。
300...線驅動器
301...傳輸線
Ro3...輸出阻抗
Zin3...等效阻抗
310...電流複製單元
320...電流映射單元
330...訊號偵測單元
340...倍率控制單元
R31、R32...電阻
Vin3...輸入訊號
Vo3...輸出訊號
I31...參考電流
I32...驅動電流
Vg3...積分訊號
Vr3...參考訊號
D31...控制資訊
311...運算放大器
312、322_1~322_M...P通道電晶體
V31...直流電壓
V32...電源電壓
V33...汲極電壓
321_1~321_M...開關

Claims (9)

  1. 一種線驅動器,包括:一電流複製單元,參照一輸入訊號複製一參考電流;一電流映射單元,電性連接該電流複製單元,並包括多個第一P通道電晶體,其中該電流映射單元依據一控制資訊調整該些第一P通道電晶體的並聯個數,以利用一倍數值放大該參考電流並據以產生一驅動電流;一第一電阻,電性連接在該電流複製單元與一直流電壓之間,並用以決定該參考電流;一第二電阻,電性連接該電流複製單元與該電流映射單元,並產生一輸出訊號;一訊號偵測單元,對該輸入訊號與該輸出訊號之間的部分差值進行積分,並據以產生一積分訊號;以及一倍率控制單元,產生該控制資訊,並逐步調整與一參考訊號相關的一倍率資訊,以致使該參考訊號相等於該積分訊號,且當該參考訊號相等於該積分訊號時,該倍率控制單元利用該倍率資訊來更新該控制資訊。
  2. 如申請專利範圍第1項所述之線驅動器,其中該電流複製單元包括:一運算放大器,其正輸入端接收該輸入訊號;以及一第二P通道電晶體,其源極電性連接一電源電壓,該第二P通道電晶體的閘極電性連接該運算放大器的輸出端,該第二P通道電晶體的汲極電性連接該運算放大器的正輸入端以及該第一電阻。
  3. 如申請專利範圍第1項所述之線驅動器,其中該電流映射單元更包括:多個第一開關,其中該些第一開關的第一端電性連接該電流複製單元,第i個第一開關的第二端電性連接第i個第一P通道電晶體的閘極,且該些第一開關依據該控制資訊而決定其導通狀態,其中,該些第一P通道電晶體的源極電性連接一電源電壓,且該些第一P通道電晶體的汲極電性連接該第二電阻,i為正整數。
  4. 如申請專利範圍第1項所述之線驅動器,其中該些第一P通道電晶體的佈局面積依序以2的冪次方遞增。
  5. 如申請專利範圍第1項所述之線驅動器,其中該訊號偵測單元包括:一訊號擷取器,擷取部份的該輸入訊號與部分的該輸出訊號,並產生一輸入區段訊號與一輸出區段訊號;以及一差值積分電路,在一第一時間區間內對該輸入區段訊號與該輸出區段訊號之間的差值進行積分,並在一第二時間區間內停止積分並據以輸出該積分訊號。
  6. 如申請專利範圍第5項所述之線驅動器,其中該差值積分電路包括:一誤差放大器,其正輸入端接收該輸入區段訊號,且該誤差放大器的負輸入端接收該輸出區段訊號;一第二開關,其第一端電性連接該誤差放大器的輸出端,該第二開關在該第一時間區間內導通其第一端與第二端,並在該第二時間區間內斷開其第一端與第二端;以及一電容,其第一端電性連接該第二開關的第二端,且該電容的第二端電性連接一接地電壓。
  7. 如申請專利範圍第1項所述之線驅動器,其中該倍率控制單元包括:一比較器,接收該積分訊號與該參考訊號,並據以產生一比較訊號;一訊號產生器,電性連接該比較器,並依據該倍率資訊來產生該參考訊號;以及一訊號轉換器,電性連接該比較器與該訊號產生器,並產生該控制資訊,其中該訊號轉換器參照該比較訊號判別該倍率資訊,並以二進位漸次逼進法逐步調整該倍率資訊,且當該參考訊號相等於該積分訊號時,該訊號轉換器利用該倍率資訊來更新該控制資訊。
  8. 如申請專利範圍第1項所述之線驅動器,其中在一第一時間區間內,該訊號偵測單元對該輸入訊號與該輸出訊號之間的部分差值進行積分,且在一第二時間區間內,該訊號偵測單元停止積分並輸出該積分訊號至該倍率控制單元。
  9. 如申請專利範圍第8項所述之線驅動器,其中在該第一時間區間內該倍率控制單元停止調整該參考訊號,且在該第二時間區間內該倍率控制單元將該參考訊號調整至該積分訊號。
TW100109394A 2011-03-18 2011-03-18 線驅動器 TWI440322B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100109394A TWI440322B (zh) 2011-03-18 2011-03-18 線驅動器
US13/186,452 US8405431B2 (en) 2011-03-18 2011-07-19 Line driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100109394A TWI440322B (zh) 2011-03-18 2011-03-18 線驅動器

Publications (2)

Publication Number Publication Date
TW201240367A TW201240367A (en) 2012-10-01
TWI440322B true TWI440322B (zh) 2014-06-01

Family

ID=46827964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109394A TWI440322B (zh) 2011-03-18 2011-03-18 線驅動器

Country Status (2)

Country Link
US (1) US8405431B2 (zh)
TW (1) TWI440322B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559682B (zh) * 2015-01-14 2016-11-21 智原科技股份有限公司 通過電流調整來調整輸出阻抗以匹配傳輸線阻抗的驅動電路、驅動裝置及方法
CN116107371B (zh) * 2022-11-25 2024-06-18 深圳市美矽微半导体股份有限公司 一种稳定电流的生成方法及电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936393A (en) 1997-02-25 1999-08-10 U.S. Philips Corporation Line driver with adaptive output impedance
JP4159883B2 (ja) * 2001-03-12 2008-10-01 エヌエックスピー ビー ヴィ 電流源出力とrf信号に対する高い免疫性とを有するラインドライバ
US20090206886A1 (en) * 2008-02-20 2009-08-20 Micrel, Incorporated Line Driver With Tuned On-Chip Termination

Also Published As

Publication number Publication date
US8405431B2 (en) 2013-03-26
US20120235711A1 (en) 2012-09-20
TW201240367A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
US6665351B2 (en) Circuit and method for providing a digital data signal with pre-distortion
TWI459769B (zh) 可適應化等化電路及其方法
US7586336B2 (en) Method and circuit for squelch detection in serial communications
US8525713B2 (en) Voltage converter
JP6463619B2 (ja) 受信機およびこれを備えるディスプレイ
CN107483044B (zh) 一种用于网口芯片的基线漂移电压纠正电路
US9276779B2 (en) System and method for providing a full fail-safe capability in signal transmission networks
US20120049897A1 (en) Output buffer circuit and semiconductor device
TWI440322B (zh) 線驅動器
US20070126517A1 (en) Electric signal outputting apparatus, semiconductor laser modulation driving apparatus, and image forming apparatus
TWI387359B (zh) 耳機的電壓產生裝置
US20080218292A1 (en) Low voltage data transmitting circuit and associated methods
US10454580B2 (en) Threshold adjustment compensation of asymmetrical optical noise
US10341147B1 (en) High performance equalizer achieving low deterministic jitter across PVT for various channel lengths and data rates
CN1160865C (zh) 用于依靠数据的电压偏移电平的电路
JP2000354055A (ja) 定電流出力回路
US7772853B2 (en) Semiconductor device
TW202025631A (zh) 比較器及類比數位轉換電路
WO2019001369A1 (zh) 一种串行解串链路发射机的驱动器
US7479833B2 (en) Dynamic biasing amplifier apparatus, dynamic biasing apparatus and method
TWI573113B (zh) 驅動裝置
TW201810933A (zh) 差動訊號偏斜偵測電路與方法
US20210091981A1 (en) Signal output circuit, transmission circuit and integrated circuit
JP5148158B2 (ja) 信号一致検出回路
TW202107872A (zh) 網路供電均流系統及方法