JP2004507829A - 過渡抑制電力レギュレーションを提供する装置およびシステム - Google Patents
過渡抑制電力レギュレーションを提供する装置およびシステム Download PDFInfo
- Publication number
- JP2004507829A JP2004507829A JP2002523127A JP2002523127A JP2004507829A JP 2004507829 A JP2004507829 A JP 2004507829A JP 2002523127 A JP2002523127 A JP 2002523127A JP 2002523127 A JP2002523127 A JP 2002523127A JP 2004507829 A JP2004507829 A JP 2004507829A
- Authority
- JP
- Japan
- Prior art keywords
- power
- regulator
- transient
- voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
【選択図】図3
Description
(発明の分野)
本発明は、マイクロエレクトロニクスのデバイスへ、レギュレーションされた電力を供給するための、適切な電力レギュレーションシステムおよびデバイスに関する。特に詳細には、本発明は、レギュレータまたはシステムに接続される負荷の電力要求に応じて、このレギュレータまたはシステムの出力を変化させることができるレギュレータおよびシステムに関する。
【0002】
(発明の背景)
高性能マイクロプロセッサの速度が増加するにつれて、一般に、マイクロプロセッサの動作電圧は下がるが、この動作電流は一般に上がる。さらに、マイクロプロセッサの性能が向上し、動作電流が大きくなるにつれて、このマイクロプロセッサに供給される電力は、さらに過渡電力スパイク(マイクロプロセッサによって要求される電力の大きなシフト)を含む傾向にある。例えば、マイクロプロセッサが命令を実行している場合、特により速いレートで実行している場合に、厳しい電力過渡が生じがちである。これらの厳しい電流過渡は、これが正常にレギュレーションされてない場合、電力供給にノイズを生じさせ得、このノイズがマイクロプロセッサにエラーを導入し得る。
【0003】
典型的な電力レギュレーションおよび過渡抑制システムは、高範囲の分岐デバイスを含み、このデバイスはキャパシタを含み、このキャパシタは、動的な動作中のマイクロプロセッサに瞬時電荷を供給する現行の電圧レギュレータとの組み合わせの、電力供給源とグランド間の負荷にまたがって置かれる。オンチップ分岐技術、例えば、ダイパッケージ上に集積された分岐キャパシタは、一般的に、比較的大きなチップ面積を必要とし、そしてマイクロプロセッサの信頼性を下げる傾向にある。典型的なオフチップ分岐は一般的に、電力供給リードの寄生インダクタンスのために、効果を制限させていた。さらに、従来の回路設計アプローチを用いたオンチップおよびオフチップの現行の電圧レギュレータは一般に、高速の負荷過渡に応答する帯域が不足し、そして通常、オフチップのレギュレータアプローチは、レギュレーション源と負荷間の寄生インダクタンスのために、過渡の応答において効果を制限している。
【0004】
新規の回路設計アプローチを用いる広帯域の直列線形レギュレータは、高速の過渡に応答でき、そして従来アプローチを凌ぎ、有意義に改善されたレギュレータを提供し得る。しかしながら、そのようなレギュレータには、数点の問題が存在し得る。例えば、広帯域の直列線形レギュレータは、静的かつ動的からなる全負荷電流をレギュレーションし、この結果、広帯域の直列線形レギュレータによる大きな電力消費、電力伝送システム効率の関連低下を起こす。
【0005】
Budelmanによる、「Power Regulation System for Controlling Voltage Excursions」の発明名称で1997年5月13日に登録された米国特許5、629、608号は、動的な電圧レギュレーションを提供する変動負荷要素を組み合わせた第2の電圧レギュレータを用いる技術を開示する。このアプローチは、高周波数の第2の電圧レギュレータを、何時有効にするかを決定するために、電圧窓基準回路(voltage window reference circuit)を用いる。第2の電圧レギュレータは常に「on」でないため、この電力レギュレータの全効率は、直列線形レギュレータの効率より高い。しかしながら、第1の電圧レギュレータが使用されている低速の応答だけの窓(window)または「デッドゾーン(dead zone)」が、高速の過渡事象に応答するレギュレータ効果の制限を生じさせるという、このアプローチの短所のひとつが存在する。さらなる短所は、出力電圧が確立された窓範囲内にある場合に、この高速のレギュレータが不活性またはオフ状態に置かれていることである。従って、窓範囲を超える高速の過渡事象に、速やかに応答するレギュレータの効果は、感知回路応答および、不活性または「オフ状態」から、活性または「オン状態」に移るレギュレータの切り替え時間の両方によってこのように制限される。
【0006】
従って、従来の電力レギュレーションデバイスおよびシステムの問題を、克服する電圧レギュレータおよびシステムに対するニーズが存在する。特に、大電流の過渡に対して補正し、効率よく動作するレギュレータおよびシステムが所望される。
【0007】
(発明の要旨)
本発明は、マイクロエレクトロニクスのデバイスへの、改善した電力供給レギュレーションを提供する。特に詳細には、本発明は、過渡負荷の電力要求に効率的に応答するように構成された電力レギュレータおよびシステムを提供する。
【0008】
本発明が現在公知の電力レギュレータの欠点を記述している方法を、以下でより詳細に説明する。しかしながら、一般に、本発明は、改善されたレギュレータおよびシステムを提供し、これらは、過渡事象を感知するように構成された感知回路およびこの感知された過渡事象に応答するように構成された1以上のレギュレータを含む。
【0009】
本発明のある実施形態に従って、電力レギュレータ回路は、第1の電圧レギュレータ、感知回路、および負荷にすべて接続された電力供給源を含む。この実施形態のある局面に従って、この感知回路は、負荷によって必要とされかつ要求される電圧の変化率を感知するように構成される。別の局面に従って、この感知回路は、負荷によって要求される電流の変化率を感知するように構成される。
本発明の別の実施形態に従って、電力レギュレーションシステムは、第1の電圧レギュレータ、過渡電力条件に応答するように設計された第2のレギュレータ、第2のレギュレータに接続されている感知回路、および負荷にすべて接続された電力供給源を含む。この感知回路は、その負荷によって要求される電流の変化率または電圧の変化率を感知するように構成される。この実施形態のある局面に従って、第2の電圧レギュレータが負の過渡応答部分および正の過渡応答部分を含む。各応答部分は過渡事象を感知するために電流感知要素を含む。さらに、過渡応答部分のひとつかまたは両方は、第2レギュレータの1以上の部分の応答時間を減らすために、電流ブースト要素を含み得る。
本発明のさらなる別の実施形態に従って、電力レギュレーションシステムは、第1の電圧レギュレータ、第2のレギュレータ、および負荷に接続された感知回路を含む。この実施形態では、第1の電圧レギュレータは、負荷用の第1の出力電圧および第2の電圧を発生させ、この第2の電圧は、第2のレギュレータに使用されるために、第1の出力電圧より大きい電位である。この実施形態のある局面に従って、第2のレギュレータは、電荷供給要素、電荷吸収(sink)要素、感知増幅器、および電荷供給要素と電荷吸収要素を制御する回路を含む。第1レギュレータから第2のレギュレータに直接、電力を提供することは、第2のレギュレータが連続で「on」状態でかつこれによって過渡の負荷電力要求に速やかに応答できることを可能にさせる。この実施形態の種々局面に従って、第1レギュレータは、第2のレギュレータの効率をさらに増すために、追加の出力を含み得る。
【0010】
本発明のさらなる完全な理解は、図面との組み合わせで考慮された場合の詳細な説明および特許請求範囲を参照することによってなされ得、ただし、この図において、同様の参照数字はこの図面を通して同じ要素を示す。
当業者は、図の中の要素が簡素でかつ明瞭に示され、そして必ずしも拡大して描かれる必要がないことを理解する。例えば、図中の幾つかの要素の大きさは、本発明の実施形態の理解の改善を支援するために、他の要素に関連して誇張され得る。
【0011】
(例示の実施形態の詳細な説明)
本発明は、本明細書の中で、種々の機能構成要素および種々の処理工程に関して説明され得る。そのような機能構成要素は、特定機能を発揮するために構成された任意の多数のハードウエアまたは構造化要素によって、実現され得ることが理解されるべきである。例えば、本発明は、種々の電気デバイスから成る種々の集積構成要素を使用するこができ、この電気デバイスは例えば、抵抗器、トランジスタ、キャパシタ、ダイオードおよび同種のものであって、これらの値は、種々の意図した目的に対し、適切に構成され得る。さらに、本発明は、高周波数かつ低電圧の電力条件が所望される、任意の集積回路アプリケーションにおいて具現化され得る。本発明の開示を考慮して、当業者に理解され得るそのような一般のアプリケーションが詳細に説明されない。さらに、種々の構成要素は、例示の回路内で他の構成要素と適切に接合され得るかまたは接続され得るが、そのような接続および接合は、構成要素間の直接接続、またはその間に配置されている他の構成要素およびデバイスを通しての接続によって、実現され得ることが留意されるべきである。
【0012】
本発明のある実施形態に従った、電力レギュレーション回路またはシステム100が図1に示される。回路100は、第1電圧レギュレータ110(例えば、追加のフィードバックループ150を有した線形またはスイッチングレギュレータ)および感知回路120を含み、これらは、レギュレーションされてない直流(DC)電力供給源130および負荷140に接続されている。回路100は、負荷140によって要求される過渡電力スパイクを感知し、これに相当する信号をレギュレータ110に送るように構成され、この結果、レギュレータ110は動作条件を変え、そしてレギュレータ110は、その過渡電力要求に対抗するために、より良好に電力を負荷140に速やかに提供できる。
【0013】
図1で示される実施形態に従って、感知回路120は、負荷140に供給される電圧変化率を微分し、そして負荷に供給される電圧変化率に応答して、信号を第1レギュレータ110に送るように構成され、この変動は過渡事象を導入した負荷によって一般的に引き起こされる。例えば、負荷140に対する電圧変化率が小さい場合、感知回路120は比較的小さい出力信号を供給するように構成され、一方、負荷電圧変化率が比較的大きい場合、感知回路120からの出力信号は比較的大きい。このように、第1レギュレータ110は、過渡事象を導入した負荷によって、この負荷に供給される電圧変化率に応答するように構成され得る。さらに、第1レギュレータは、高精度のDCレギュレーションのために、負荷に供給する電圧に直線的に比例する第2の感知信号を含み得る。感知回路120は、電圧の閾値変化率が感知された後のみに、出力信号をレギュレータ110に供給するようにさらに構成され得る。また、回路120の応答は、特定のアプリケーションに応じて変化し得る。例えば、回路120は、感知された電圧変化率に比例する応答を供給するように構成され得る。また別に、他の伝達関数は、回路120からの所望される出力信号を得るために用いられ得る。
【0014】
レギュレータ110は、回路120からの出力信号をベースにして、負荷に供給される電流を変化させるように構成される。本発明の実施形態のある局面に従って、レギュレータ110が回路120からの受け取られた信号に応答して、所望出力値をある量または所定の値で変化させるように、感知回路120およびレギュレータ110が好ましく構成される。例えば、レギュレータ110の出力は、回路120からの受け取られた信号に応じて、ステップ関数によって変化し得る。この場合、レギュレータ110からの出力電圧がプリセット値より大きい値かまたは小さい値(例えば、所望の動作出力電圧の110%以上かまたは90%以下)になる限りおいてのみ、レギュレータ110は、負荷に伝達された電流を変化するように、構成され得る。さらに、レギュレータ110は、回路120から受け取られる信号に作用される、別の所定の伝達関数(例えば、回路110からの出力信号は、回路120からの出力信号に比例し得る)をベースにして、出力電圧を変化させるように構成され得る。この場合、閾値電圧のレート変化が回路120で感知された後のみ、レギュレータ110が所望の出力を変化させるかまたは変換するように、レギュレータ110および/または回路120が構成され得る。
【0015】
この実施形態のさらなる別の局面に従って、レギュレータ110が、特定の量の時間の間、過渡レギュレーションモードのもとで動作した後、レギュレータ110は正規のレギュレーションモードに戻るように、レギュレータ110および/または回路120が構成され得る(例えば、回路120からの出力信号は、レギュレータ110が固定時間の間、電流を負荷に伝達するというレートの変化を初期化し得る)。
【0016】
本発明の別の実施形態に従った電力レギュレーション回路200が図2に示される。回路200は、第1の電圧レギュレータ210(追加のフィードバックループ250を有した)および感知回路220を含み、そしてこれらは、電力供給源230および負荷240に接続される。レギュレータ210、電力供給源230、および負荷240は、レギュレータ110、供給源120、および負荷140と類似の方法で構成され、そして動作し得る。
【0017】
感知回路220は負荷に供給される電流を微分し、そして例えば、過渡事象を導入した負荷によって引き起こされる負荷変動に要求される電流の変化率に比例する信号を、第1のレギュレータに供給することを除いて、回路200は回路100に類似する。第1のレギュレータ210は、過渡事象を導入した負荷によって供給される電流の変化率に関連して応答するように構成される。
【0018】
この実施形態のある局面に従って、感知回路220はインダクタを含み、そして負荷240に供給した電流の変化率は、インダクタ間電圧降下(例えば、レギュレータ210および負荷240の物理的接続の寄生インダクタンスは、適切なインダクタンス感知要素を形成し得、この結果、このインダクタンス間に感知された電圧は、負荷によって要求される電流の変化率に比例する)を計測することによって得られる。しかしながら、電流の変化率を出力信号に変換できる任意の適切なデバイスは本発明に用いられ得る。この実施形態のさらなる局面に従って、回路200はこのインダクタに結合された比較器を含み得、この結果、このインダクタ間電圧降下が所定値に一致するかまたは超える場合に、感知回路220がレギュレータ210に出力信号を供給するだけである。
【0019】
本発明のさらに別の実施形態に従った回路300が図3に示される。回路300は、第1の電圧レギュレータ310(点線ライン360で明示された追加のフィードバックループを有した)、第2のレギュレータ320、および感知回路330を含み、そしてここにおいて第1のレギュレータ310、感知回路330、およびレギュレータ310、320は、電力源340および負荷350に接続される。
【0020】
第1のレギュレータ310は、負荷によって要求されるDCおよび低周波数の電流を伝達するように設計され、一方、第2のレギュレータは、負荷によって要求される高周波数の電流を供給するように設計される。特定の例を通して、第1のレギュレータ310は、電力を直流から約100KHz〜約10MHzの範囲の周波数で、レギュレーションされるように構成され得、そして第2のレギュレータ320は、低速側の約100KHz〜約10MHzと高速側の約10GHzまでの範囲の周波数で、電力をレギュレーションされるように構成され得る。
【0021】
レギュレータ310および320は、レギュレータ110および210と同じような方法で構成されかつ動作し得る。例えば、レギュレータ310および320は、回路330から受けた信号をベースにした出力電圧を供給するように構成され得る。さらに、レギュレータ310および320は、回路330から供給された信号をベースを基に、1つの信号で動作し、そして「ターンオン(turned on)」または「ターンオフ(turned off)」になるように構成され得る。レギュレータ310および320のいずれかかまたは両方は、任意の所与時間でオンまたはオフ状態になり得る。
【0022】
第2のレギュレータ320は、過渡事象(例えば、100KHzから約10MHzまでの周波数で起こる事象)を導入した負荷によって、負荷に供給される電圧変化率に関連して応答するように設計される。この実施形態のある局面に従って、点線ライン370で示されるように、第1のレギュレータ310は、レギュレータ310が過渡事象に応答することを有効させるために、感知回路出力をもまた受ける。さらに、第1のレギュレータは、DCレギュレーションを促すために、負荷に供給される電圧に直接比例する第2の感知信号を含み得る。
【0023】
図3に示されように、回路300は、第1のレギュレータ310が第2のレギュレータ320を駆動するように設計され得る。しかしながら、発明の他の実施形態に従って、供給源340などの他の電力源が第2のレギュレータ320を駆動し得る。
【0024】
感知回路330は、図1に示されるように、感知回路120と同じものでも良いし、そして同じ方法で動作し得る。この場合に、回路330は、負荷に供給される電圧を微分し、そして通常、過渡事象を導入した負荷によって引き起こされる、負荷350に供給される電圧の感知された変化率に応答する、第2のレギュレータ320への信号を供給する。さらに、回路330は、所定の電圧のレート変化が感知された後のみに、出力信号を供給するように構成され得、そして任意の適切な伝達関数を用いて動作し得る。
【0025】
本発明の例示の実施形態に従った別の回路400が図4に示される。回路400は、第1の電圧レギュレータ410、第2のレギュレータ420、および感知回路430を含み、そしてこれらは供給源440および負荷450に接続される。第1の電圧レギュレータ410は、レギュレータ310と同じようなものでも良い。感知回路430は負荷に供給された電流を微分し、これによって、過渡事象を導入した負荷によって引き起こされた負荷変動によって要求される電流変化率に比例した信号を、第2のレギュレータに供給する。感知回路430は、回路220と類似の方法で構成されかつ動作し得る。従って、第2のレギュレータは、過渡事象を導入した負荷によって、負荷に供給される電流変化率に関連して応答するように設計され得る。この実施形態のある局面に従って、第1のレギュレータはまた、点線ラインの470によって明示されるように、感知回路出力を受け、この結果、レギュレータ410を過渡事象に応答するように促す。レギュレータ410および420は、レギュレータ310および320と同じような方法で構成されかつ動作し得る。
【0026】
図5は、本発明の別の実施形態に従った別の回路500を示す。回路500は、第1の電圧レギュレータ510および第2の電圧レギュレータ520を含み、これらは電力供給源505および負荷550に接続される。第1の電圧レギュレータ510は、第1のレギュレータ110−410の組み合わせで上述したように、レギュレーションされてないDC電圧をレギュレーションされたDC電圧(Vout)に変換する。
【0027】
この実施形態に従って、第2の電圧レギュレータ520は、負の過渡応答部分530および正の過渡応答部分540から成る。例示の負の過渡応答部分530は、基準電流供給源532、出力トランジスタ534、電流感知デバイス536、および増幅器538を含み、一方、正の過渡応答部分540は、基準電流供給源542、出力トランジスタ544、電流感知デバイス546、および増幅器548を含む。増幅器538および548は出力電流を生成するように構成され、そしてこの出力電流は、基準電流(ソース532または542から)および感知電流(デバイス536または546)との差に関係する。この出力電流は、動的負荷条件の下での負荷電圧のレギュレーションを改善するのに用いられる。動作中、第1の電圧レギュレータ510は、レギュレータ510の帯域内の低周波数の過渡に応答するに充分な電力に加え、大部分の定常電力を負荷550に供給し、従って、このことが負かつ正の過渡レギュレータ530および540により消費される電力を軽減する。
【0028】
図6は、二次レギュレータ620を含む例示的なシステム600を詳細に示す。この実施形態に従って、二次レギュレータ620は、負の過渡応答部630および正の過渡応答部640をさらに含む。負の過渡応答部630は、出力トランジスタ632、センストランジスタ634、増幅器636、および電流基準回路638を含み、電流基準回路638は、それぞれ抵抗値R1、R2、およびR3を有するレジスタ635、637、および639と、基準電圧Vref1を有する電圧基準633とを含む。
【0029】
負の過渡レギュレータ630の動作中(例えば、高周波数の負の過渡イベントが発生する場合)に、レジスタ637および639は、ほぼVref1*R3/(R2+R3)に等しい電圧Vx1を確立する。電流(Iバイアス1)は、ほぼ(Vref1−Vx1)/R1であるレジスタ635にわたって確立される。増幅器636の非現実性を無視すると、電流Iバイアス1は、トランジスタ634のコレクタに伝達される。この場合、増幅器636は、トランジスタ634のコレクタ電流が、名目上Iバイアス1であり、一次電圧レギュレータ610によって負荷550に供給された電圧(Vout)から独立するようにトランジスタ634の静止動作点を確立する。
【0030】
本発明の別の局面によると、トランジスタ632のエミッタ領域が、トランジスタ634のエミッタ領域よりもN倍大きいように、トランジスタ632は、トランジスタ634のエミッタ領域に対してエミッタ領域が適切に調整される。例えば、Nは100〜1000の倍率(factor)に調整されてもよいし、トランジスタ632がシステム600の動作の全ての倍率で実質的に調整されることを容易にするように適切に構成された任意の他の倍率であってもよい。トランジスタ632の静止電流は、N*Iバイアス1にほぼ等しく、一次電圧レギュレータ610によって負荷550に供給されたVoutから名目上独立している。この態様の負の過渡レギュレータ620では、トランジスタ632は、常に「オン」であり、負の電流過渡イベントへの高速応答を可能にする。効率を増加または最大化するために、トランジスタ632のスタンバイ電流(N*Iバイアス1)値は、負の過渡応答部630によってロード550に伝達された過渡電流の少ない割合になるように適切に選択される。
【0031】
負の過渡応答部630の閉じたループの帯域幅の範囲内にある、負荷電圧Voutの動的な変動は、トランジスタ632の電流がスタンバイレベルに保持され、制御が一次電圧レギュレータ610によって実行されるように、増幅器636によってトラッキングされる。負荷550の電圧Voutの負の進行(going)動的変動(増幅器636の帯域幅を超える負荷によって要求された電流の急激な増加による変動等)は、トランジスタ632によって制御される。増幅器636によって確立されたトランジスタ632の基本電圧がこの条件下でVoutの過渡変動より遅れるために、動的制御が達成される。トランジスタ632によって負荷550に供給された出力電流は、トランジスタ632のベースエミッタ電圧の動的な変化に指数関数的に関連付けられる。従って、この動的条件下の電源600の電圧降下が低減され得る。
【0032】
増幅器636の帯域幅が、一次電圧レギュレータ610の動的な応答、高周波数電圧制御の所望の程度、および全体の電源送達システム600の効率等のファクタに基づいて選択される。さらに、636の帯域幅は、二次電圧レギュレータ620の素子(例えば、負の過渡応答部620)の動作に対する所望の時間に基づいて選択され得る。トランジスタ632のコレクタをバイアスする電源電圧(Vcc)は、図6に示されるように制御されていないDC電源505から直接供給されるか、または一次電圧レギュレータ610のVoutに対して著しく緩和された許容差を有し得る別の電源として供給され得る。
【0033】
負荷550によって要求された電流の急速な減少のために負荷550の電圧Voutの正の動的変動の制御が、負の応答部630と接続して上述と同様の態様で正の過渡応答部640を用いて補償される。正の過渡応答部640は、出力トランジスタ642、センストランジスタ644、増幅器646、および電流基準回路648を含む。電流基準回路648は、抵抗値R4、R5、およびR6をそれぞれ有するレジスタ645、647、および649と、Vref2の電圧を有する電圧基準643とを含む。
【0034】
正の過渡応答部640の動作中では、レジスタ649および647は、ほぼVref2*R5/(R5+R6)に等しい電圧Vx2を確立する。約(Vx2)/R4である電流(Iバイアス2)が、レジスタ645にわたって確立される。実際の増幅器646を想定すると、電流Iバイアス2は、トランジスタ644のコレクタに伝達される。644のコレクタ電流が名目上Iバイアス2であり、一次電圧レギュレータ610によって負荷550に供給された電圧(Vout)から独立しているように、増幅器646は、トランジスタ646の静止動作点を確立する。
【0035】
負の過渡応答部630のトランジスタ632に関して上述されたように、トランジスタ642は、トランジスタ642のエミッタ領域がトランジスタ644のエミッタ領域よりもK倍大きいように、トランジスタ644のエミッタ領域に対してエミッタ領域が適切に調整され得る。例えば、Kは100〜1000の倍率に調整されてもよいし、トランジスタ642が全ての倍率で実質的に調整されることを容易にするように適切に構成された任意の他の倍率であってもよい。トランジスタ642の静止電流は、K*Iバイアス2にほぼ等しく、一次電圧レギュレータ610によって負荷550に供給されたVoutから名目上独立している。この態様の負の過渡レギュレータ640では、トランジスタ642は、常に「オン」であり、過渡イベントへの高速応答を可能にする。トランジスタ642のスタンバイ電流(K*Iバイアス2)値は、効率を増大するために、トランジスタ642によって、負荷550に伝達された過渡電流の小さい部分であるように選択される。
【0036】
負の過渡応答部640の閉じたループの帯域幅の範囲内にある、負荷電圧Voutの動的な変動は、トランジスタ642の電流がスタンバイレベルに保持され、制御が一次電圧レギュレータ610によって実行されるように、増幅器646によってトラッキングされる。負荷によって要求された電流の急速な増加のために、増幅器646の帯域幅を超えるVoutの正の進行動的変動は、トランジスタ642によって制御される。増幅器646によって確立されたトランジスタ642の基本電圧が、この条件下でVoutの過渡変動より遅れるために、動的制御が達成される。バイポーラトランジスタを含むトランジスタ642に対して、トランジスタ642によって、負荷から流れる出力電流は、トランジスタ642のベースエミッタ電圧の動的な変化に指数関数的に関連付けられる。すなわち、
【数1】
ここで、k1およびVtは定数であり、IEはトランジスタ642のエミッタ電流であり、Vbeはトランジスタ642のベース−エミッタ電圧である。従って、この動的条件下において電源の電圧ピークが低減される。増幅器642の帯域幅は、一次電圧レギュレータ610の動的応答、二次電圧レギュレータ素子(例えば、正の過渡レギュレータ640、所望の程度の高周波数電圧制御、および出力送達システム600の効率性)のようなファクタに基づいて選択される。図6を参照して説明されたように、出力トランジスタ632および642は、出力電流を提供するための任意のトランジスタ構成を含み得る。例えば、図7を参照して、二次電圧レギュレータ710は、負の過渡応答部730の出力トランジスタおよび電流トランジスタとしてバイポーラトランジスタ732および734を含み得るが、出力トランジスタ742および電流トランジスタ744は、正の過渡部740のためのP−チャンネルMOSデバイスである。さらに、図8に示されるように、二次レギュレータ820の正の過渡応答部840の出力トランジスタ842および電流トランジスタ844は、P−チャンネルMOSデバイスを含み得るが、負の過渡応答部830の出力トランジスタ832および電流トランジスタ834は、N−チャンネルMOSデバイスを含み得る。他の変動および組み合わせが本発明の種々の他の実施形態によって企図されることが留意される。
【0037】
他の例示の実施形態において、正および/または負の過渡の応答部分は、ブースト回路を用いて最適にインプリメントされ、過渡の負荷に応じて全体的なレギュレターの促進を容易にし得る。図9は、本明細書中に記載されるように二次レギュレターに使用するのに適した、負の応答部分900を示す。部分900は、入力トランスコンダクタンスステージ920(Gm1)および出力増幅ステージ930を含む増幅器910を含む。補正キャパシタ940は、安定した動作のために増幅器910に周波数補正を提供するように含まれる。さらに、部分900は、ブーストキャパシタ952を含む過渡のブースト回路950を含み、φ1およびφ2を変換し、感知回路960は、比較器/スイッチドライバ962および閾値電圧基準964を含む。
【0038】
動作中、スイッチφ1は、最初に閉じられ、スイッチφ2は、従って、供給電圧Vccに対して荷電キャパシタ952が解放される。第1の負荷の過渡事象中、R1の抵抗値を有するレジスタ970にわたって生成された電圧降下が、所定のトリップ電圧(Vref1−Vth)に感知され、比較される。負荷電流の過渡事象が、過剰のトリップ電圧(Vref1−Vth)だけレジスタ970間の降下を引き起こすと、感知回路部960は、スイッチφ1を開いて、スイッチφ2を閉じ、それにより、追加の格納された電荷を提供して、キャパシタ940にわたって電圧を高める。このキャパシタ940は、従って、ゲインA(例えば、統一ゲイン)を有する出力増幅器によって緩和され、それにより、過渡の負荷事象にレギュレターの応答時間を減少し、従って、過渡電圧レギュレーションの精度を改良する。
【0039】
過渡負荷を示す波形およびレギュレター波形を図10に示す。この実施形態の別の局面に関して、ブーストキャパシタ952の効率を増加するためには、例えば、スイッチφ1が閉から開へおよびスイッチφ2が開から閉へそれぞれ一度だけ変化するように、感知回路部950は、単発のリセットとして振る舞う。このリセットは、閾値電圧Vthが最初に交差したときに生じて、スイッチφ1およびφ2が、時間間隔が第1の負荷の過渡事象の期待された間隔よりも長く選択されたtreset−teventに等しくなった後に、このリセットにおいて、スイッチφ1およびφ2が最初にリセットされる。
【0040】
さらに、感知回路部960の比較器/スイッチドライバは、二状態の出力またはエラー比例信号のいずれかを生成するように構成され得る。二状態の出力またはエラー比例信号のどちらかは、一次電圧レギュレター510に提供されて、一次的な性能を改良する。さらに、負の過渡抑制部分900で記載されるブースト回路が正の過渡応答部分に容易に拡張され得ることが記されるべきである。まださらに、上記のブースト回路部が過渡抑制部分の1つのみ、または二次のレギュレターの正負両方の過渡抑制部分において使用され得ることが記されるべきである。
【0041】
さらに、上述の例示の実施形態において、負の過渡抑制部分および正の過渡抑制部分は、一次の電圧レギュレターと組み合わせて使用され得、または、各過渡レギュレターは、一次の電圧レギュレターと共に使用され得る。例えば、負の過渡抑制部分および一次の電圧レギュレターを含む構成はまた、正の過渡抑制部分を含むことを必要としない。他の組み合わせはまた、本発明において本明細書中で考察される。
【0042】
図11〜20は、本発明の別の実施形態による電力レギュレーションシステムおよびシステムの動作を示す。図11〜20に示されるシステムは、前述されるシステム(図11〜20に示されるシステムは、システムの効率を増すための少なくとも1つの追加の電圧出力を有する一次の電圧レギュレターを含むことを除く)に類似する。
【0043】
本発明の例示の実施形態によるシステム1000は、図11に示される。システム1100は、一次の電圧レギュレター1110および二次のレギュレター1120を含む。一次の電圧レギュレターは、ソース1130からレギュレーションされたDC電圧(一次の出力電圧)へレギュレーションされていないDC電圧を変換する。レギュレーションされたDC電圧は、負荷素子1140によって使用するために利用できる。さらに、一次の電圧レギュレターは、ノード1115における二次DC電圧を生成する。ノード1115は、二次電圧レギュレター1120によって使用するためのノード1117における一次の出力電圧よりも大きい電圧である。二次出力電圧の精度およびレギュレーションの質の必要性は、一次の出力電圧の必要性に関係して顕著に緩和され得る。二次のレギュレター1120は、第1の過渡負荷にレギュレーションするか、または応答するように設計される。第1の過渡負荷は、一次の電圧レギュレター1110のレギュレーション容量を越える。本実施形態において、二次の電圧レギュレター1120は、Iブースト1の出力電流を有する電荷ソーシング(sourcing)素子1150、Iブースト2の出力電流を有する電荷シンキング素子1160、感知増幅器1170、電荷ソーシング素子を制御するための回路1180、および電荷シンキング素子を制御するための回路1190を含む。
【0044】
示される実施形態に従って、感知増幅器1170は、負荷1140において、または負荷1140の近位において、電流の変化の割合を感知して、出力信号を生成する。出力信号の規模は、負荷電流の変化の第2の割合(例えば、信号は、変化の感知された割合に比例し得る)に依存する。それによって、二次レギュレターは、一次の電圧レギュレターによってレギュレーションされ得る負荷の過渡事象と、二次レギュレターを必要とする過渡事象との間を区別して、最大の全体的なシステムレギュレーションの効果および効率のために応答することが可能になる。回路1180および1190は、感知増幅器1170の出力をソース1150および1160の制御にそれぞれ適した信号に変換する。回路1180および1190は、増幅器1170から受信した信号を変換し、対応する信号を出力する任意の適した回路になり得る。さらに、回路1180が動作しているとき、回路1190は使用不可能になり得、回路1190がシステム1100の効率性を増すように動作するとき、回路1180は使用負荷になり得る。感知増幅器1170の出力(PR_Control1119)はまた、一次の電圧レギュレター1110に後戻りされ、一次の電圧レギュレターの過渡応答を支援し得る(例えば、感知増幅器PR_Control信号は、レギュレター1110が感知ダイナミックロード事象に応答する限界を決定し得る)。さらに、感知増幅器1170は、電圧感知入力を含み得る。電圧感知入力を用いて、負荷に応じて二次のレギュレター1120にさらに一致し得る。例えば、電圧感知入力を用いて、二次レギュレター1120の出力電流が負荷過渡に関係して不釣合いに応答するかどうかを決定し、それによって、フィードバック制御を介する電圧の任意の結果として生じるオーバーブースティング(over−boosting)またはアンダーブースティング(under−boosting)を少なくとも減少し得る。さらに、回路1180および1190は、負荷素子1140によって提供される信号によって直接駆動され得る。負荷素子1140は、二次のレギュレターを必要とするダイナミック電流において変化を示し、負荷1140に供給された電圧のレギュレーションの目的に応答する。
【0045】
図12は、第2の調整要素1120がない場合のシステム1100の典型的な電流波形を示す。この電流波形は、調整システムの動作を説明するように機能する。まず、負荷電流(I_Load)が、第1の電圧調整器1110が要求された電荷を即座に供給できないような速度で、時刻t0の開始時に、急激に、低電流状態(I_low)から高電流状態(I_high)に遷移する状況を考える。ダイナミック電荷が、一時的に、負荷1140の近位である容量性格納要素によって、負荷に提供されるので、負荷要素における電圧(V_Load)は、急激に、望ましい公称電圧(V_nom)から望ましくない電圧(V_nom−V_spike)に遷移する。V_spikeの大きさは、局所的な容量性要素のサイズおよび非理想的な性質と、局所的なキャパシタと負荷との間の寄生インダクタンスとに関連する。時刻t1とt2との間で、局所的な容量性格納要素は、負荷によって要求される最大量の電荷を供給することができず、その結果、負荷電圧(V_Load)が低下する。次いで、第1の調整器1110は、時刻t2で応答し、要求された負荷電流の増加に応答し始める。時刻t3において、ここで、第1の調整器1110の出力電流は、負荷1140によって要求される電流を満たし、最終的には、負荷1140に供給される電圧(V_Load)は、所望の公称電圧(V_nom)に戻る。
【0046】
負荷電流(I_Load)が、第1の電圧調整器1110が、負荷電流の変化に即座に応答できないような速度で、時刻t4の開始時に、急激に、高電流(I_high)から低電流(I_low)へ遷移すると、ダイナミック負荷電荷が、負荷の近位である容量性格納要素によって一時的に吸収されるので、負荷要素の電圧(V_Load)は、急激に、望ましい公称電圧(V_nom)から望ましくない電圧(V_nom+V_spike)に遷移する。時刻t5とt6の間では、容量性格納要素は、負荷によってもはや要求されない、第1の調整器が提供する電荷を吸収し、その結果、負荷電圧(V_Load)は望ましくない上昇をする。その後、第1の調整器は、固有の応答時刻制限に起因して時刻t6で応答し、要求された負荷電流の減少に応答し始める。時刻t7において、ここで、第1の調整器の出力電流は、負荷によって要求される電流に一致し、負荷要素に供給される電圧(V_Load)は、所望の公称電圧(V_nom)に戻る。
【0047】
図13は、本発明の1実施形態によるシステム1100の典型的な電流波形を示す。この電流波形は、改良された調整システムの動作をさらに説明するように機能する。まず、負荷電流(I_Load)が、第1の電圧調整器1110が要求された電荷を即座に供給できないような速度で、時刻t0の開始時に、急激に、低電流状態(I_low)から高電流状態(I_high)に遷移する状況を考える。次いで、第2の調整器1120は、図13のI_SR波形に示されるように、時刻t1で応答し、(例えば、Iブースト1 1150および回路1180を用いて)負荷電流の要求された増加を急激に提供する。第2の調整器1120は、好ましくは、時刻t0とt1との間の時間を最小にするように設計されている。第2の調整器1120がダイナミック電荷を負荷へ急激に供給することによって、負荷1140に供給される電圧(V_Load)のダイナミック調整精度が大幅に改良される。その結果、ダイナミック摂動は、V_nom−V_regまで低下する。ここで、V_regと図12のV_spikeとの関係は、V_reg<<V_spikeである。第2の調整器1120は、第1の電圧調整器1110が応答し得る時刻(時刻t2で開始する)まで、要求された負荷電流を提供し続け、それにより、所望の公称負荷電圧(V_nom)を維持する。示される実施形態によれば、時刻t2とt3との間の遷移期間の間では、第2の調整器1120の出力電流の応答は、最大調整精度(すなわち、第1の調整器1110によって提供される電流(I_PR)と、第2の調整器1120によって提供される電流(I_SR)との和が、負荷要素1140の電流(I_Load)にほぼ等しい)に対して、第1の調整器1110の電流(I_PR)の応答にほぼ逆に一致するように設計されている。全体の効率は、第2の調整器1120の出力電流の保持時間(t2−t1)と、遷移時間(t3−t2)とが最小になった際に、最大となる。さらに、遷移時間(t3−t2)は、ダイナミック負荷要素の電流の大きさの関数であり得る(例えば、遷移時間(t3−t2)は、ダイナミック負荷要素の電流の大きさ(I_high−I_low)に比例する絶対時間を有する一定の傾きであり得る)。調整システム1100全体の効率は、第2の調整器の応答が、もはや第1の調整器の応答にほぼ一致しないように、第2の調整器の遷移応答を加速させることによって、調整精度を容易にやり取りできる。時刻t3において、第2の調整器回路は、調整を要する次の負荷遷移イベントに応答し得るようにリセットされる。
【0048】
負荷電流(I_Load)が、第1の電圧調整器1110が負荷電流の変化に即座に応答できないような速度で、時刻t4の開始時に、急激に、高電流(I_high)から低電流(I_low)に遷移すると、第2の調整器1120は、図13のI_SR波形に示されるように、時刻t5で応答し、(例えば、ソース1160および回路1190を用いて)負荷電流の変化を急激に低下させる。第2の調整器1120は、好ましくは、時刻t4とt5との間の時間を最小にするように設計されている。第2の調整器1120は、第1の電圧調整器1110が応答し得る時刻(時刻t6で生じる)まで電流を低下し続ける。時刻t6とt7との間の遷移期間の間では、第2の調整器1120の出力電流の応答は、最大調整精度(すなわち、第1の調整器1110によって提供される電流(I_PR)と、第2の調整器1120によって提供される電流(I_SR)との和が、負荷要素1140の電流(I_Load)にほぼ等しい)に対して、第1の調整器の電流(I_PR)の応答にほぼ逆に一致するように設計されている。全体の効率は、第2の調整器の出力電流の保持時間(t6−t5)と、遷移時間(t7−t6)とが最小になった際に、最大となる。さらに、遷移時間(t7−t6)は、ダイナミック負荷要素の電流の大きさの関数であり得る(例えば、遷移時間(t7−t6)は、ダイナミック負荷要素の電流の大きさ(I_low−I_high)に比例する絶対時間を有する一定の傾きであり得る)。時刻t7において、第2の調整器回路は、調整を要する次の負荷遷移イベントに応答し得るようにリセットされる。
【0049】
本質的に、第2の調整器1120の機能は、負荷の高速遷移電流要件を満たすこと、および、第1の電圧調整器1110の調整能力を超える初期負荷遷移イベントを、第1の電圧調整器の調整能力内の遷移プロファイルに変換することを含む。
【0050】
システム1100は、第2の調整器1120が、複数の平行なチャネルに分かれて、最適遷移電流の負荷への供給を容易にするように構成され得る(例えば、調整器1120は、各々が負荷によって要求される総遷移電荷の1/kを供給するk個の平行チャネルを含み得る)。この場合、各チャネルは、電力を負荷の一部に供給するように構成され得る(例えば、各チャネルは、電力をマイクロプロセッサ上の異なる位置へ供給する)か、または、各調整器は、電力の一部を負荷の単一の部分または位置へ供給するように構成され得る。さらに、第2の調整器1120の複数のチャネル構成は、コモンセンス増幅器1170を共有するように構成され得る。あるいは、システム1100は、第2の調整器1120が、複数のパーティションに分けられ、各パーティションが、そのパーティションと負荷との間の物理的距離に基づいて最適化され得るように構成され得る(例えば、負荷が単一のモノリシック集積回路であり、第2の調整器が、負荷集積回路の近位に配置されたモノリシック回路(単数または複数)からなる第1のパーティションと、負荷集積回路上に直接集積されたモノリシック回路(単数または複数)からなる第2のパーティションとに分けられる場合である)。
【0051】
図14は、本発明の別の実施形態によるシステム1400を示す。この実施形態において、第2の調整器は、Iブースト1bの電流を有するさらなる電荷吸い込み要素1410と、Iブースト1aの電流を有する電荷供給要素1420とを含む。このさらなる電荷吸い込み要素1410は、電荷供給要素1420と協働して制御され、図11に示されるデバイス1150と同じであるか、または、同様であり得る。この実施形態によれば、第1の電圧調整器1430は、第2の電圧調整器1440によって用いられる、接地1113よりも低電位である第3のDC電圧1111を生成する。第3の出力電圧の精度および調整品質要件は、第1の出力電圧の要件に比べて大幅に緩和され得る。より効率的な負荷遷移イベントの抑制を目的として、Iブースト1aの応答に一致するように設計されたIブースト1bを有する、この実施形態の動作は、基本的にシステム1110と同じである。
【0052】
図15は、本発明によるシステム1500をより詳細に示す。このシステム1500は、システム1100と類似か、または同じであり得、従って、第2の電圧レギュレータ1520は、出力トランジスタ1522、感知トランジスタ1524、増幅器1526、ならびに、それぞれR1、R2およびR3の抵抗値を有する抵抗器1528、1530、1532、およびVref1の出力電圧を有する電圧基準1534を含む電流基準回路を備える。抵抗器1530および1532は、Vref1*R3/(R2+R3)とほぼ等しい電圧Vx1を設定する。電流(Ibias1)は、ほぼ(Vref1−Vx1)/R1である抵抗器1528にわたって設定される。増幅器1526の非理想的な性質(non−idealities)を無視して、電流Ibias1は、トランジスタ1524のコレクタに送達される。増幅器1526は、トランジスタ1524の静止(quiescent)動作点を設定し、トランジスタ1524のコレクタ電流が、名目上、Ibias1であり、第1の電圧レギュレータ1510によって負荷1540に供給されるVoutに依存しないようにする。トランジスタ1522は、エミッタ領域において、トランジスタ1524のエミッタ領域に関連して拡大され、1522のエミッタ領域がトランジスタ1524のエミッタ領域よりもn倍大きくなるようにされる。トランジスタ1522の静止電流は、n*Ibias1とほぼ等しく、レギュレータ1510によって負荷に供給されるVoutに、名目上、依存しない。このようにして、出力トランジスタ1522を含む回路は、過渡事象に対する迅速な応答に関して、常に、「オン」の状態である。トランジスタ1522の予備電流(n*Ibias1)の値は、第2のレギュレータ1522によって負荷1540に送達される過渡電流の小さい部分になるように選択されて、効率を最大化する。さらに、増幅器1526の帯域幅は、増幅器1526の電流制御ループが高速の過渡負荷事象に応答しないように十分に低く選択される。
【0053】
第2のレギュレータ1520は、さらに、感知増幅器1536、ブーストトランジスタ1538、ダイオード1540および1542、Iブースト1の出力電流を有する制御される電流供給源1543、ならびに電流供給源を制御する回路1544を備える。最初に、Iブースト1はゼロであり、ダイオード1540および1542は電流を流さず、トランジスタ1538は逆バイアスがかけられ、かつ電流を流さない。感知増幅器1536は、負荷点1546にて感知し、大きさが、負荷電流の変化率に比例するか、または、そうでない場合、負荷電流の変化率に関連する出力信号を生成する。これによって、第2のレギュレータ1520が、第1の電圧レギュレータ1510によってレギュレーションされ得る負荷過渡事象と、システム1500全体のレギュレーションが最大に有効および効率的であるように応答する第2のレギュレータ1520を必要とする過渡事象とを区別することを可能にする。低値から高値への電流の負荷過渡に関して、回路1544は、感知増幅器1536出力を、ソース1543を制御するために適切な信号に変換する。この信号は、ゼロまたはゼロに近い状態から、活性または「オン」状態に変調される。ソース1543からの電流に応答して、ダイオード1540および1542は電流を流し、トランジスタ1538は、順方向にバイアスされ、電流を流し、トランジスタ1522は、Iブースト1、ならびにトランジスタ1538、ダイオード1540、ダイオード1542およびトランジスタ1522のエミッタ領域比に比例して電流を流す。トランジスタ1522は、その後、活性電荷供給素子になり、負荷電流における要求を満たすように応答する。電荷は、その後、第2の出力電圧ノード1115から第1の電圧ノード1550に急速に移動される。電流プロファイルの観点からいえば、回路の動作は、図13に示される動作と類似である。
【0054】
例示的な第2のレギュレータは、さらに、ブーストトランジスタ1522および1554、Ibias2の出力電流を有するDCバイアス電流供給源1553、ならびに電流供給源を制御して正の過渡事象に応答する回路1558を備える。最初に、Iブースト2はゼロであり、トランジスタ1552および1554は「オン」であり、Ibias2単独でバイアスされる。トランジスタ1552は、1554のエミッタ領域に関連してエミッタ領域において拡大され、トランジスタ1552のエミッタ領域が、トランジスタ1554の領域のエミッタ領域よりもN倍大きくなるようにされる。トランジスタ1552の静止電流は、N*Ibias2とほぼ等しく、レギュレータ1510によって負荷1540に供給される電圧に、名目上、依存する。高値から低値への電流の負荷過渡については、回路1559は、感知増幅器1536出力を、ソース1556を制御するために適切な信号に変換する。この信号は、ゼロまたはゼロに近い状態から、活性または「オン」状態に変調される。トランジスタ1554は、その後、トランジスタ1552を駆動して、N倍のIブースト2に比例して電流を流す。トランジスタ1552は、その後、活性電荷吸収素子になり、負荷電流における過渡変化に適合するように応答する。電流プロファイルの観点からいえば、回路の動作は、前に図13に示されたものと類似であり、第2のレギュレータ1420は、実質的に、第1の電圧レギュレータ1510のレギュレーション能力を超える初期負荷過渡事象を、第1の電圧レギュレータのレギュレーション能力内の過渡プロファイルに変換する。
【0055】
本発明のさらなる実施形態が、図16に示される。図15の素子に加えて、図16の実施形態は、ダイオード1602および1604、ならびにR4の抵抗値を有する抵抗器1606を付加する。最初に、Iブースト2はゼロであり、ダイオード1602および1604ならびにトランジスタ1552および1554は「オン」であり、Ibias2単独でバイアスされる。トランジスタ1552、1554およびダイオード1602および1604は、エミッタ領域において拡大され、1552の静止電流は、N*Ibias2(ただし、N>>1)とほぼ等しく、レギュレータ1510によって負荷に供給される電圧に、名目上、依存しない。高値から低値への電流の負荷過渡については、回路1558は、感知増幅器1536出力を、Iブースト2を制御するために適切な信号に変換する。この信号は、ゼロまたはゼロに近い状態から、活性または「オン」状態に変調される。トランジスタ1554ならびにダイオード1602および1604は、その後、トランジスタ1552を駆動し、N倍のIブースト2に比例して電流を流す。トランジスタ1552は、その後、活性電荷吸収素子になり、負荷電流における過渡変化に適合するように応答する。電流プロファイルの観点からいえば、電流の動作は、システム1100の動作と類似であり、第2のレギュレータ1620は、第1の電圧レギュレータ1510のレギュレーション能力を超える初期負荷過渡事象を、第1の電圧レギュレータのレギュレーション能力内である過渡プロファイルに変換する。
【0056】
NPNおよび/またはPNPトランジスタおよびダイオードが図示されるが、NMOSおよびPMOSトランジスタおよびダイオードといった、MOSトランジスタならびにダイオードが、システム1500および1600によって用いられ得る。
【0057】
別の例示の実施形態によるシステム1700が、図17に示される。システム1700は、システム1600と類似であるが、低値から高値への負荷過渡事象に応答するシステム1600の回路が、高値から低値への過渡レギュレータのPNP等価値物で置換されることを除く。
【0058】
別の例示の実施形態によるシステム1800が、図18に示される。システム1800は、システム1600と類似であるが、低値から高値への負荷過渡事象に応答するシステム1600の回路が、高値から低値への過渡レギュレータの等価物で置換されることを除く。低値から高値への負荷過渡回路の基本動作は、以下のとおりである。最初に、ソース1802(Iブースト1)からの電流出力はゼロであり、ダイオード1804および1806ならびにトランジスタ1808および1810は「オン」であり、Ibias1単独でバイアスされる。トランジスタ1808、1810ならびにダイオード1804および1806は、エミッタ領域において拡大され、抵抗器1809に沿って、トランジスタ1808の静止電流がn*Ibias1(ただし、n>>1)とほぼ等しく、レギュレータ1510によって負荷に供給される電圧に、名目上、依存しないようにされる。高値から低値への電流の負荷過渡については、回路1812は、感知増幅器1536出力を、Iブースト1を制御するために適切な信号に変換する。この信号は、ゼロまたはゼロに近い状態から、活性または「オン」状態に変調される。トランジスタ1810ならびにダイオード1804および1806は、その後、トランジスタ1808を駆動して、n倍のIブースト1に比例して電流を流す。残りの回路は、システム1600と同じ態様で動作する。
【0059】
別の例示の実施形態によるシステム1900が、図19に示される。システム1900は、システム1800と類似である。システム1900としての低値から高値への負荷過渡回路の動作は、以下のとおりである。最初に、Iブースト1はゼロであり、ダイオード1902および1904ならびにトランジスタ1908は「オフ」である。トランジスタ1906およびダイオード1910は、Ibias1単独でバイアスされる。トランジスタ1906およびダイオード1910は、エミッタ領域において拡大され、レジスタ1912に沿って、トランジスタ1906の静止電流は、n*Ibias1(ただしn>>1)とほぼ等しく、レギュレータ1510によって負荷に供給される電圧に、名目上、依存しない。高値から低値への電流の負荷過渡については、回路1912は、感知増幅器1536出力を、Iブースト1を制御するために適切な信号に変換する。この信号は、ゼロまたはゼロに近い状態から活性または「オン」状態に変調する。トランジスタ1908ならびにダイオード1902および1904は、その後、トランジスタ1906を駆動し、n倍のIブースト1に比例して電流を流す。
【0060】
システム1900の高値から低値への過渡回路の動作は、以下のように実行される。最初に、ソース1992からのIブースト2はゼロであり、ダイオード1924および1926ならびにトランジスタ1930は「オフ」である。トランジスタ1928およびダイオード1932は、Ibias2単独でバイアスされる。トランジスタ1928およびダイオード1932は、エミッタ領域において拡大され抵抗器1934に沿って、トランジスタ1928の静止電流は、n*Ibias1(ただしn>>1)とほぼ等しく、レギュレータ1510によって負荷に供給される電圧に、名目上、依存しない。高値から低値への電流の負荷過渡については、回路1936は、感知増幅器1536出力を、Iブースト2を制御するために適切な信号に変換する。この信号は、ゼロまたはゼロに近い状態から活性または「オン」状態に変調する。トランジスタ1928ならびにダイオード1924および1926は、その後、トランジスタ1928を駆動し、N倍のIブースト2に比例して電流を流す。
【0061】
別の例示の実施形態によるシステム2000が、図20に示される。システム2000は、システム1900と類似であるが、システム2000が、第1の電圧レギュレータ2010からトランジスタ2002に供給される第3の出力電圧2005を含むことを除く。この電圧は、第1の電圧レギュレータ1510によって提供される第2の電圧よりも低い電位であり得る。第3の出力電圧は、第2のレギュレータ2020のさらなる効率の最適化を可能にする。
【0062】
本発明は、これまで、種々の例示の実施形態を参照して説明されてきた。しかしながら、当業者は、本発明の範囲から逸脱することなく、例示の実施形態に変更および改変がなされ得ることを理解する。例えば、種々の構成要素は、例えば、トランスコンダクタンス増幅器の他の構成を提供することによる、といった代替的方法で、例えば、PNPトランジスタまたはバイポーラの実施形態以外の構成を用いてインプリメントされ得る。さらに、感知回路は、負荷に近いか、またはグラウンドに近いインダクタンスを感知するように構成され得るが、感知回路は、負荷回路間および/または負荷回路上のいずれかの場所の寄生インダクタンスを感知するように構成され得る。これらの代替案は、特定の用途に依存してか、または、システムの動作に関連する多数のファクタを考慮して適切に選択され得る。さらに、これら、および他の変更または改変が、本発明の範囲内に含まれることが意図される。
【図面の簡単な説明】
【図1】
図1は、本発明に従った電圧感知回路を含む電力レギュレーションシステムの概念図である。
【図2】
図2は、本発明に従った電流感知回路を含む電力レギュレーションシステムの概念図である。
【図3】
図3は、本発明に従った電圧感知回路および第2のレギュレータを含む電力レギュレーションシステムの概念図である。
【図4】
図4は、本発明に従った電流感知回路および第2のレギュレータを含む電力レギュレーションシステムの概念図である。
【図5】
図5は、本発明の別の実施形態に従った第2のレギュレータを含む電力レギュレーションシステムの概念図である。
【図6】
図6は、本発明の別の実施形態に従った第2のレギュレータを含む電力レギュレーションシステムの概念図である。
【図7】
図7は、本発明のさらに別の実施形態に従った第2のレギュレータを含む電力レギュレーションシステムの概念図である。
【図8】
図8は、本発明のさらに別の実施形態に従った第2のレギュレータを含む電力レギュレーションシステムの概念図である。
【図9】
図9は、本発明に従った第2のレギュレータの部分概念図である。
【図10】
図10は、図9で示された例示システムの負荷過渡およびレギュレータ波形を示す。
【図11】
図11は電力レギュレーションシステムを示し、そしてこの中で第1の電圧レギュレータは、本発明の別の実施形態に従った第2のレギュレータの用途のための第2の出力信号を含む。
【図12】
図12は、負荷過渡および第1のレギュレータのレギュレータ波形を示す。
【図13】
図13は、本発明の実施形態に従った電力レギュレーションシステムの負荷過渡およびレギュレータ波形を示す。
【図14】
図14は、第2のレギュレータの用途のための多数の電力レギュレータ出力を含む電力レギュレーションシステムの種々の実施形態を示す。
【図15】
図15は、第2のレギュレータの用途のための多数の電力レギュレータ出力を含む電力レギュレーションシステムの種々の実施形態を示す。
【図16】
図16は、第2のレギュレータの用途のための多数の電力レギュレータ出力を含む電力レギュレーションシステムの種々の実施形態を示す。
【図17】
図17は、第2のレギュレータの用途のための多数の電力レギュレータ出力を含む電力レギュレーションシステムの種々の実施形態を示す。
【図18】
図18は、第2のレギュレータの用途のための多数の電力レギュレータ出力を含む電力レギュレーションシステムの種々の実施形態を示す。
【図19】
図19は、第2のレギュレータの用途のための多数の電力レギュレータ出力を含む電力レギュレーションシステムの種々の実施形態を示す。
【図20】
図20は、第2のレギュレータの用途のための多数の電力レギュレータ出力を含む電力レギュレーションシステムの種々の実施形態を示す。
Claims (54)
- マイクロプロセッサへの電力のレギュレーションを行うマイクロ電子電力レギュレータであって、
第1の電力レギュレータと、
該マイクロプロセッサに分配される電力の変化率を感知するように構成される感知回路であって、信号を該第1の電力レギュレータに送るように構成され、該信号は、該マイクロプロセッサに分配される電力の該変化率を示す、感知回路と
を備える、マイクロ電子電力レギュレータ。 - 前記感知回路は、前記マイクロプロセッサに分配される電圧の変化率を感知するように構成される、請求項1に記載のマイクロ電子電力レギュレータ。
- 前記感知回路は、前記マイクロプロセッサに分配される電流の変化率を感知するように構成される、請求項1に記載のマイクロ電子電力レギュレータ。
- 前記感知回路はインダクタを備え、前記電流の変化率は、該インダクタにわたる電圧降下を測定することによって決定される、請求項3に記載のマイクロ電子電力レギュレータ。
- 前記感知回路は、信号を前記第1の電力レギュレータに伝送するように構成される増幅器を備え、該信号は、前記電力の変化率に比例する、請求項1に記載のマイクロ電子電力レギュレータ。
- 前記感知回路は比較器を含み、該感知回路は、前記マイクロプロセッサに分配される所定の電力の変化率が超過された後、信号を前記第1の電力レギュレータに伝送するように構成される、請求項1に記載のマイクロ電子電力レギュレータ。
- 前記感知回路に電気的に結合される第2の電力レギュレータをさらに備える、請求項1に記載のマイクロ電子電力レギュレータ。
- 電力源と、
該電力源および負荷と結合された第1の電力レギュレータと、
該負荷と結合される第2の電力レギュレータと、
該第2の電力レギュレータと結合される感知回路であって、電力の変化率を感知し、かつ、該電力の変化率に応答して、該第2の電力レギュレータに信号を送るように構成される、感知回路と
を備える、マイクロ電子電力レギュレータシステム。 - 前記感知回路は、前記電力の変化率に応答して、前記第1の電力レギュレータに信号を送るように、さらに構成される、請求項8に記載のマイクロ電子電力レギュレータシステム。
- 前記感知回路は、マイクロプロセッサに分配された電圧の変化率を感知するように構成される、請求項8に記載のマイクロ電子電力レギュレータシステム。
- 前記感知回路は、前記マイクロプロセッサに分配される電流の変化率を感知するように構成される、請求項8に記載のマイクロ電子電力レギュレータシステム。
- 前記感知回路はインダクタを備え、前記電流の変化率は、該インダクタ間の電圧降下を測定することによって決定される、請求項11に記載のマイクロ電子電力レギュレータシステム。
- 高速過渡負電流事象に応答するように構成される負過渡応答部分であって、感知回路および電流供給源を備える、負過渡応答部分と
高速過渡正電流事象に応答するように構成される正過渡応答部分であって、感知回路および電流シンクを備える、正過渡応答部分と、
を備える、過渡電力要求に応答する電力レギュレータ。 - 前記負過渡応答部分は、電力が該負荷過渡応答部分に供給される場合、オンの状態であるように構成される出力トランジスタをさらに備える、請求項13に記載の過渡電力要求に応答する電力レギュレータ。
- 前記負過渡負応答部分は、前記電流供給源および前記出力トランジスタと結合される感知トランジスタをさらに備え、該出力トランジスタの静止電流は、過渡電力要求に応答して、該出力トランジスタによって供給される電流よりも小さい、請求項14に記載の過渡電力要求に応答する電力レギュレータ。
- 前記負過渡応答部分は、前記電流供給源と前記感知トランジスタとの間に直列に結合される増幅器をさらに備え、前記出力トランジスタは、該増幅器の動作帯域幅よりも高速である過渡事象に応答する、請求項15に記載の過渡電力要求に応答する電力レギュレータ。
- 前記感知トランジスタは、バイポーラデバイスである、請求項15に記載の過渡電力要求に応答する電力レギュレータ。
- 前記感知トランジスタは、金属酸化物半導体デバイスである、請求項15に記載の過渡電力要求に応答する電力レギュレータ。
- 前記出力トランジスタは、バイポーラデバイスである、請求項14に記載の過渡電力要求に応答する電力レギュレータ。
- 前記出力トランジスタは、金属酸化物半導体デバイスである、請求項14に記載の過渡電力要求に応答する電力レギュレータ。
- 前記正過渡応答部分は、電力が該正過渡応答部分に供給される場合、オンの状態であるように構成される、出力トランジスタをさらに備える、請求項13に記載の過渡電力要求に応答する電力レギュレータ。
- 前記正過渡応答部分は、前記電流供給源および出力トランジスタと結合される感知トランジスタをさらに備え、該出力トランジスタの静止電流は、過渡電力要求に応答して、該出力トランジスタによって供給される電流よりも小さい、請求項13に記載の過渡電力要求に応答する電力レギュレータ。
- 前記正過渡応答部分は、前記電流供給源と前記感知トランジスタとの間に直列に結合される増幅器をさらに備え、前記出力トランジスタは、該増幅器の動作帯域幅よりも高速である過渡事象に応答する、請求項22に記載の過渡電力要求に応答する電力レギュレータ。
- 前記感知トランジスタは、バイポーラデバイスである、請求項22に記載の過渡電力要求に応答する電力レギュレータ。
- 前記感知トランジスタは、金属酸化物半導体デバイスである、請求項22に記載の過渡電力要求に応答する電力レギュレータ。
- 前記感知トランジスタは、バイポーラデバイスである、請求項21に記載の過渡電力要求に応答する電力レギュレータ。
- 前記感知トランジスタは、金属酸化物半導体デバイスである、請求項21に記載の過渡電力要求に応答する電力レギュレータ。
- 前記電流供給源は、抵抗器および電圧供給源を備える、請求項21に記載の過渡電力要求に応答する電力レギュレータ。
- 前記電流シンクは、抵抗器および電圧供給源を備える、請求項21に記載の過渡電力要求に応答する電力レギュレータ。
- 請求項13に記載の電力レギュレータを備える、電力レギュレーションシステム。
- 前記電力レギュレータと直列に結合される第1の電圧レギュレータをさらに備え、該第1の電圧レギュレータは、電力を負荷に供給し、かつ、低速過渡事象に応答するように構成され、該電力レギュレータは、高速過渡事象に応答するように構成される、請求項30に記載の電力レギュレーションシステム。
- 前記電力レギュレータは、約10MHzよりも大きいレートで生じる過渡事象に応答するように構成され、前記第1の電圧レギュレータは、約10MHzよりも小さい過渡事象に応答するように構成される、請求項31に記載の電力レギュレーションシステム。
- 電力をマイクロ電子デバイスに供給し、かつ、過渡電力要求を抑制する電力レギュレーションシステムであって、
電力を負荷に供給し、低速過渡電力要求に応答するように構成される第1の電圧レギュレータであって、第1の電圧出力、第2の電圧出力およびグラウンド出力を含む、第1の電圧レギュレータと、
該第1の電圧レギュレータの該第2の電圧出力に結合される第2の電圧レギュレータであって、高速過渡電力要求に応答するように構成され、感知増幅器、電流供給源および電流シンクを備える、第2の電圧レギュレータと
を備える、電力レギュレーションシステム。 - 前記第2の電圧出力における電圧は、前記第1の電圧出力における電圧よりも大きい、請求項33に記載の電力レギュレーションシステム。
- 電流の変化率を感知し、かつ、該電流の変化率に比例して信号を生成するように構成される、感知素子をさらに備える、請求項33に記載の電力レギュレーションシステム。
- 前記感知増幅器は、前記第1の電圧レギュレータに結合される、請求項33に記載の電力レギュレーションシステム。
- 電圧の変化率を感知し、かつ、該電圧の変化率に比例して信号を生成するように構成される感知素子をさらに備える、請求項33に記載の電力レギュレーションシステム。
- マイクロプロセッサ上の複数の位置に電力を分配するように構成される複数の電荷供給源をさらに備える、請求項33に記載の電力レギュレーションシステム。
- 前記第2の電圧レギュレータは、前記電流供給源と結合される増幅器と、該増幅器の出力と結合される感知トランジスタと、該感知トランジスタと結合される出力トランジスタとをさらに備える、請求項33に記載の電力レギュレーションシステム。
- 前記感知トランジスタは、バイポーラデバイスである、請求項39に記載の電力レギュレーションシステム。
- 前記感知トランジスタは、金属酸化物半導体デバイスである、請求項39に記載の電力レギュレーションシステム。
- 前記出力トランジスタは、バイポーラデバイスである、請求項39に記載の電力レギュレーションシステム。
- 前記出力トランジスタは、金属酸化物半導体デバイスである、請求項39に記載の電力レギュレーションシステム。
- 前記第2の電圧レギュレータは、約10MHzよりも大きいレートで生じる過渡事象に応答するように構成され、前記第1の電圧レギュレータは、約10MHzよりも小さい過渡事象に応答するように構成される、請求項33に記載の電力レギュレーションシステム。
- 信号を負荷から受けるように構成される感知素子をさらに備え、該信号は、該負荷の少なくとも一部分によって必要とされる電力を示す、請求項33に記載の電力レギュレーションシステム。
- 電力源と、
該電力源と結合される第1の電力レギュレータと、
該電力源と結合される第2の電力レギュレータであって、該第1の電力レギュレータよりも高い周波数の電力要求に応答するように構成される、第2の電力レギュレータと、
該第2の電力レギュレータと結合される感知回路であって、電力の変化率を感知し、かつ、該電力の変化率に応答して、該第2の電力レギュレータに信号を送る、感知回路と
を備える、マイクロ電子電力レギュレータシステム。 - 前記第2のレギュレータは、負荷と並列に結合される、請求項46に記載のマイクロ電子電力レギュレータシステム。
- 前記第2のレギュレータは、電力が前記第1のレギュレータに供給される場合、オンであるように構成され、該第1のレギュレータが該負荷によって要求される該電力を十分に供給し得ない場合のみ、電力を負荷に提供するように、さらに構成される、請求項46に記載のマイクロ電子電力レギュレータシステム。
- 前記第1のレギュレータは、負荷と直列に結合される、請求項46に記載のマイクロ電子電力レギュレータシステム。
- 複数の第2のレギュレータであって、該複数の第2のレギュレータの各々は、負荷の部分に電力を供給するように構成される、レギュレータをさらに備える、請求項46に記載のマイクロ電子電力レギュレータシステム。
- 前記感知回路は、信号を前記負荷から受けるように構成され、該信号は、該負荷の少なくとも一部分によって必要とされる電力を示す、請求項46に記載のマイクロ電子電力レギュレータシステム。
- 過渡負荷事象に応答するように構成される電力レギュレータであって、
トランスコンダクタンスステージおよび出力ステージを含む増幅器と、
該増幅器の該トランスコンダクタンスステージの出力と結合されて、グラウンドと、さらに結合される補償キャパシタと、
感知回路であって、閾値電圧基準、および、該閾値電圧基準と結合される比較器を備え、該増幅器の該トランスコンダクタンスステージの入力と結合されて、基準電圧供給源とさらに結合される、感知回路と、
該感知回路と結合されるブースト回路であって、ブーストキャパシタと結合されて、電圧供給源とさらに結合される第1のスイッチと、該ブーストキャパシタ、および、該増幅器の該出力ステージの該入力と結合される第2のスイッチを備える、ブースト回路と
を備える、電力レギュレータ。 - 前記増幅器の前記出力ステージの前記出力と結合される出力トランジスタをさらに備える、請求項52に記載の過渡負荷事象に応答するように構成される電力レギュレータ。
- 前記増幅器の前記出力ステージと電気的に結合されて、前記出力トランジスタとさらに電気的に結合される感知トランジスタをさらに備える、請求項53に記載の電力レギュレータ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22965700P | 2000-08-31 | 2000-08-31 | |
US23018100P | 2000-09-01 | 2000-09-01 | |
US23015400P | 2000-09-01 | 2000-09-01 | |
PCT/US2001/027335 WO2002019074A2 (en) | 2000-08-31 | 2001-08-31 | Transient suppression power regulation |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005263048A Division JP2006012194A (ja) | 2000-08-31 | 2005-09-09 | 過渡抑制電力レギュレーションを提供する装置およびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004507829A true JP2004507829A (ja) | 2004-03-11 |
JP3742059B2 JP3742059B2 (ja) | 2006-02-01 |
Family
ID=27397991
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002523127A Expired - Fee Related JP3742059B2 (ja) | 2000-08-31 | 2001-08-31 | 過渡抑制電力レギュレーションを提供する装置およびシステム |
JP2005263048A Pending JP2006012194A (ja) | 2000-08-31 | 2005-09-09 | 過渡抑制電力レギュレーションを提供する装置およびシステム |
JP2008097631A Pending JP2008198227A (ja) | 2000-08-31 | 2008-04-03 | 過渡抑制電力レギュレーションを提供する装置およびシステム |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005263048A Pending JP2006012194A (ja) | 2000-08-31 | 2005-09-09 | 過渡抑制電力レギュレーションを提供する装置およびシステム |
JP2008097631A Pending JP2008198227A (ja) | 2000-08-31 | 2008-04-03 | 過渡抑制電力レギュレーションを提供する装置およびシステム |
Country Status (6)
Country | Link |
---|---|
US (2) | US7391192B2 (ja) |
EP (1) | EP1314081A2 (ja) |
JP (3) | JP3742059B2 (ja) |
AU (1) | AU2001287034A1 (ja) |
TW (1) | TW521177B (ja) |
WO (1) | WO2002019074A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006016615A1 (ja) * | 2004-08-10 | 2006-02-16 | Advantest Corporation | 電源装置 |
JP2016534690A (ja) * | 2013-10-22 | 2016-11-04 | ゼットティーイー コーポレーションZte Corporation | 直流電源及びその動作方法 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070075692A1 (en) * | 2001-08-31 | 2007-04-05 | Ostrom Kenneth R | Methods and apparatus for current-controlled transient regulation |
US8008901B2 (en) | 2006-02-28 | 2011-08-30 | Infineon Technologies Austria Ag | Regulated power supply with multiple regulators sharing the total current supplied to a load |
US6978388B1 (en) * | 2002-01-18 | 2005-12-20 | Apple Computer, Inc. | Method and apparatus for managing a power load change in a system |
US7509507B2 (en) * | 2004-06-29 | 2009-03-24 | Broadcom Corporation | Multi-regulator power supply chip with common control bus |
US8248743B2 (en) | 2005-02-16 | 2012-08-21 | Freescale Semiconductor, Inc. | Device having failure recovery capabilities and a method for failure recovery |
WO2007023403A2 (en) * | 2005-08-24 | 2007-03-01 | Nxp B.V. | Linear transconductor for a one-cycle controller, notably for a dc-dc switching converter |
US7504806B2 (en) * | 2005-10-21 | 2009-03-17 | Schweitzer Engineering Laboratories, Inc. | Apparatus and methods for controlling operation of a single-phase voltage regulator in a three-phase power system |
US7271572B2 (en) * | 2005-10-24 | 2007-09-18 | Schweitzer Engineering Laboratories, Inc. | Apparatus and methods for providing a voltage adjustment for single-phase voltage regulator operation in a three-phase power system |
US7525861B2 (en) * | 2005-12-29 | 2009-04-28 | Intel Corporation | Memory power delivery noise suppression |
JP4667282B2 (ja) * | 2006-03-23 | 2011-04-06 | 富士フイルム株式会社 | レギュレータ回路及び電源回路並びに撮像モジュール |
US20070236197A1 (en) * | 2006-04-10 | 2007-10-11 | Vo Hai H | Adaptive DC to DC converter system |
US7723968B2 (en) * | 2007-03-06 | 2010-05-25 | Freescale Semiconductor, Inc. | Technique for improving efficiency of a linear voltage regulator |
US7859336B2 (en) * | 2007-03-13 | 2010-12-28 | Astec International Limited | Power supply providing ultrafast modulation of output voltage |
US7633277B1 (en) * | 2007-05-15 | 2009-12-15 | Nvidia Corporation | System and method for testing worst case transients in a switching-mode power supply |
US7994761B2 (en) * | 2007-10-08 | 2011-08-09 | Astec International Limited | Linear regulator with RF transistors and a bias adjustment circuit |
US8417980B1 (en) * | 2008-08-19 | 2013-04-09 | Nvidia Corporation | Dual-mode power supply |
WO2010020837A1 (en) * | 2008-08-22 | 2010-02-25 | Freescale Semiconductor, Inc. | Voltage regulator with low and high power modes |
US8362757B2 (en) | 2009-06-10 | 2013-01-29 | Microchip Technology Incorporated | Data retention secondary voltage regulator |
US9256232B2 (en) | 2009-06-12 | 2016-02-09 | Schweitzer Engineering Laboratories, Inc. | Voltage regulation using multiple voltage regulator controllers |
US8427131B2 (en) * | 2009-06-12 | 2013-04-23 | Schweitzer Engineering Laboratories Inc | Voltage regulation at a remote location using measurements from a remote metering device |
CN101963820B (zh) * | 2009-07-21 | 2013-11-06 | 意法半导体研发(上海)有限公司 | 自适应密勒补偿型电压调节器 |
US8040115B2 (en) | 2009-08-04 | 2011-10-18 | International Business Machines Corporation | Multiple branch alternative element power regulation |
US8476874B2 (en) | 2009-10-13 | 2013-07-02 | Schweitzer Engineering Laboratories, Inc | Systems and methods for synchronized control of electrical power system voltage profiles |
US8181140B2 (en) * | 2009-11-09 | 2012-05-15 | Xilinx, Inc. | T-coil network design for improved bandwidth and electrostatic discharge immunity |
US9128705B2 (en) | 2009-12-16 | 2015-09-08 | Qualcomm Incorporated | System and method for controlling central processing unit power with reduced frequency oscillations |
US20110145559A1 (en) * | 2009-12-16 | 2011-06-16 | Thomson Steven S | System and method for controlling central processing unit power with guaranteed steady state deadlines |
US9563250B2 (en) * | 2009-12-16 | 2017-02-07 | Qualcomm Incorporated | System and method for controlling central processing unit power based on inferred workload parallelism |
US8689037B2 (en) | 2009-12-16 | 2014-04-01 | Qualcomm Incorporated | System and method for asynchronously and independently controlling core clocks in a multicore central processing unit |
US8650426B2 (en) | 2009-12-16 | 2014-02-11 | Qualcomm Incorporated | System and method for controlling central processing unit power in a virtualized system |
US9176572B2 (en) | 2009-12-16 | 2015-11-03 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
US8775830B2 (en) | 2009-12-16 | 2014-07-08 | Qualcomm Incorporated | System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature |
US8909962B2 (en) | 2009-12-16 | 2014-12-09 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
US9104411B2 (en) | 2009-12-16 | 2015-08-11 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
US8164321B2 (en) * | 2010-03-09 | 2012-04-24 | Freescale Semiconductor, Inc. | Current injector circuit for supplying a load transient in an integrated circuit |
DE102010044924B4 (de) * | 2010-09-10 | 2021-09-16 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren für diskrete lastadaptive Spannungsregelung |
EP2509201B1 (en) * | 2011-04-04 | 2016-03-30 | Nxp B.V. | Controller for a quasi-resonant switch mode power supply |
CN102857097B (zh) | 2011-06-30 | 2019-05-17 | 意法半导体研发(深圳)有限公司 | 高效率升压转换器 |
TWI448873B (zh) * | 2012-04-27 | 2014-08-11 | Realtek Semiconductor Corp | 一種具暫態響應增強機制的電壓調節裝置 |
US20140184317A1 (en) * | 2012-12-27 | 2014-07-03 | Alexander B. Uan-Zo-Li | Electronic device to control voltage fluctuations |
US9086707B2 (en) | 2013-01-09 | 2015-07-21 | Nvidia Corporation | System and method for modulating a duty cycle of a switching mode power supply |
US9348383B2 (en) * | 2013-03-01 | 2016-05-24 | Intel Corporation | Apparatus for starting up switching voltage regulator |
US20140266088A1 (en) * | 2013-03-14 | 2014-09-18 | Kabushiki Kaisha Toshiba | Voltage regulator circuit with controlled voltage variation |
US9395775B2 (en) | 2013-06-25 | 2016-07-19 | Apple Inc. | Control scheme to temporarily raise supply voltage in response to sudden change in current demand |
KR102456266B1 (ko) * | 2013-07-16 | 2022-10-18 | 라이온 세미컨덕터 인크. | 재구성 가능한 전력 조정기 |
US9369042B1 (en) * | 2014-12-23 | 2016-06-14 | Texas Instruments Incorporated | Multiphase DC-to-DC switching power converter with leading edge and cross channel blanking |
US20180323708A1 (en) * | 2015-12-22 | 2018-11-08 | Intel Corporation | Integrated voltage regulator with augmented current source |
WO2017137996A1 (en) * | 2016-02-10 | 2017-08-17 | B. G. Negev Technologies And Applications Ltd., At Ben-Gurion University | Plug-and-play electronic capacitor for voltage regulator modules applications |
FR3055752B1 (fr) | 2016-09-07 | 2019-08-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit de transmission d'energie electrique |
DE102020115851B3 (de) * | 2020-06-16 | 2021-10-28 | Infineon Technologies Ag | Schneller spannungsregler und verfahren zur spannungsregelung |
US11860660B2 (en) | 2021-06-02 | 2024-01-02 | Mediatek Singapore Pte. Ltd. | Apparatus and method of performing load transient frequency detection for dynamically managing controllable circuit in voltage regulator |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5696307A (en) | 1979-12-28 | 1981-08-04 | Jeol Ltd | Constant-current circuit |
US4341990A (en) * | 1981-04-27 | 1982-07-27 | Motorola, Inc. | High frequency line ripple cancellation circuit |
DE3139066A1 (de) * | 1981-10-01 | 1983-04-14 | Johnson Service Co., Milwaukee, Wis. | Netzgeraet |
JPS61293160A (ja) | 1985-06-18 | 1986-12-23 | Fuji Electric Co Ltd | 直流電圧変換回路 |
US5477858A (en) * | 1986-07-30 | 1995-12-26 | Siemens Medical Systems, Inc. | Ultrasound blood flow/tissue imaging system |
JPS63156585A (ja) | 1986-12-18 | 1988-06-29 | Mitsui Constr Co Ltd | 生鮮廃棄物から発生する臭気を抑制する方法および装置 |
JPS63153784A (ja) | 1986-12-18 | 1988-06-27 | Fujitsu Ltd | 端末リクエスト映像サ−ビス方式 |
JPS63156585U (ja) * | 1987-04-02 | 1988-10-13 | ||
US5315498A (en) * | 1992-12-23 | 1994-05-24 | International Business Machines Corporation | Apparatus providing leading leg current sensing for control of full bridge power supply |
US5394077A (en) * | 1993-04-30 | 1995-02-28 | Kabushiki Kaisha Toshiba | Internal power supply circuit for use in a semiconductor device |
JPH07222437A (ja) | 1994-02-02 | 1995-08-18 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
US5559423A (en) * | 1994-03-31 | 1996-09-24 | Norhtern Telecom Limited | Voltage regulator including a linear transconductance amplifier |
US5627460A (en) * | 1994-12-28 | 1997-05-06 | Unitrode Corporation | DC/DC converter having a bootstrapped high side driver |
US5629608A (en) * | 1994-12-28 | 1997-05-13 | Intel Corporation | Power regulation system for controlling voltage excursions |
US5838145A (en) * | 1996-05-30 | 1998-11-17 | Poon; Franki Ngai Kit | Transient load corrector for switching converters |
US5705919A (en) * | 1996-09-30 | 1998-01-06 | Linear Technology Corporation | Low drop-out switching regulator architecture |
US5877611A (en) * | 1996-10-09 | 1999-03-02 | Lucent Technologies Inc. | Simple and efficient switching regulator for fast transient loads such as microprocessors |
US5889392A (en) * | 1997-03-06 | 1999-03-30 | Maxim Integrated Products, Inc. | Switch-mode regulators and methods providing transient response speed-up |
EP0864956A3 (en) * | 1997-03-12 | 1999-03-31 | Texas Instruments Incorporated | Low dropout regulators |
US6028417A (en) * | 1997-06-27 | 2000-02-22 | Sun Microsystems, Inc. | Voltage regulator circuit for attenuating inductance-induced on-chip supply variations |
US5959372A (en) * | 1997-07-21 | 1999-09-28 | Emerson Electric Co. | Power management circuit |
US6058488A (en) * | 1998-02-13 | 2000-05-02 | International Business Machines Corporation | Method of reducing computer module cycle time |
US5963023A (en) * | 1998-03-21 | 1999-10-05 | Advanced Micro Devices, Inc. | Power surge management for high performance integrated circuit |
US6188211B1 (en) * | 1998-05-13 | 2001-02-13 | Texas Instruments Incorporated | Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response |
JP2000047740A (ja) * | 1998-07-29 | 2000-02-18 | Mitsubishi Electric Corp | 電圧補助回路および半導体集積回路装置 |
US6166850A (en) * | 1998-11-04 | 2000-12-26 | Nortel Networks Limited | Optical amplifier gain control |
US6064187A (en) * | 1999-02-12 | 2000-05-16 | Analog Devices, Inc. | Voltage regulator compensation circuit and method |
US6392612B1 (en) * | 1999-06-30 | 2002-05-21 | Thomson Licensing Sa | Opto sensor signal current detector |
WO2002077741A1 (en) * | 2001-03-21 | 2002-10-03 | Primarion, Inc. | Dual loop regulator |
-
2001
- 2001-08-30 TW TW090121440A patent/TW521177B/zh not_active IP Right Cessation
- 2001-08-31 JP JP2002523127A patent/JP3742059B2/ja not_active Expired - Fee Related
- 2001-08-31 EP EP01966529A patent/EP1314081A2/en not_active Withdrawn
- 2001-08-31 AU AU2001287034A patent/AU2001287034A1/en not_active Abandoned
- 2001-08-31 WO PCT/US2001/027335 patent/WO2002019074A2/en not_active Application Discontinuation
- 2001-08-31 US US09/945,187 patent/US7391192B2/en not_active Expired - Fee Related
-
2005
- 2005-09-09 JP JP2005263048A patent/JP2006012194A/ja active Pending
-
2006
- 2006-07-03 US US11/480,718 patent/US7616456B2/en not_active Expired - Fee Related
-
2008
- 2008-04-03 JP JP2008097631A patent/JP2008198227A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006016615A1 (ja) * | 2004-08-10 | 2006-02-16 | Advantest Corporation | 電源装置 |
JP2016534690A (ja) * | 2013-10-22 | 2016-11-04 | ゼットティーイー コーポレーションZte Corporation | 直流電源及びその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2002019074A3 (en) | 2002-06-20 |
JP3742059B2 (ja) | 2006-02-01 |
US7616456B2 (en) | 2009-11-10 |
US20060250119A1 (en) | 2006-11-09 |
US7391192B2 (en) | 2008-06-24 |
JP2008198227A (ja) | 2008-08-28 |
JP2006012194A (ja) | 2006-01-12 |
WO2002019074A2 (en) | 2002-03-07 |
US20020046354A1 (en) | 2002-04-18 |
TW521177B (en) | 2003-02-21 |
EP1314081A2 (en) | 2003-05-28 |
AU2001287034A1 (en) | 2002-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3742059B2 (ja) | 過渡抑制電力レギュレーションを提供する装置およびシステム | |
JP4832056B2 (ja) | 高効率高スルーレートのスイッチングレギュレータ/アンプ | |
US7176668B2 (en) | Switching regulator with advanced slope compensation | |
US7126314B2 (en) | Non-synchronous boost converter including switched schottky diode for true disconnect | |
US6661210B2 (en) | Apparatus and method for DC-to-DC power conversion | |
US7218496B2 (en) | Overcurrent protection circuit | |
EP0846996B1 (en) | Power transistor control circuit for a voltage regulator | |
US6992524B2 (en) | Quiescent current control circuit for high-power amplifiers | |
US7495420B2 (en) | LDO with slaved switching regulator using feedback for maintaining the LDO transistor at a predetermined conduction level | |
US20090066301A1 (en) | Buck-boost switching regulator | |
US5811861A (en) | Semiconductor device having a power supply voltage step-down circuit | |
US5410241A (en) | Circuit to reduce dropout voltage in a low dropout voltage regulator using a dynamically controlled sat catcher | |
CN101479920B (zh) | 开关电源 | |
JP2005011067A (ja) | 定電圧発生器 | |
JP2006512632A (ja) | 電圧ダウンコンバータのためのパワーオン管理 | |
US9893618B2 (en) | Voltage regulator with fast feedback | |
JP2005533421A (ja) | 容量性フィードバック回路 | |
US10444779B2 (en) | Low dropout voltage regulator for generating an output regulated voltage | |
GB2386208A (en) | Low-frequency, low power switching voltage pre-regulator circuit | |
JP2002051537A (ja) | Dc/dcコンバータ回路 | |
JPH07263976A (ja) | バイアス補償及び緩衝手法を有するhbtモノリシック可変利得増幅回路 | |
US5532645A (en) | Circuit for controlling the rise of the output voltage of an amplifier at start up | |
JPS596146B2 (ja) | 直流・直流変換回路 | |
CN116388544A (zh) | 用于dc-dc变换器的峰值电流控制电路 | |
JPH1173232A (ja) | 電流制限回路及びボルテージレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050309 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050603 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3742059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |