CN116388544A - 用于dc-dc变换器的峰值电流控制电路 - Google Patents

用于dc-dc变换器的峰值电流控制电路 Download PDF

Info

Publication number
CN116388544A
CN116388544A CN202310501154.8A CN202310501154A CN116388544A CN 116388544 A CN116388544 A CN 116388544A CN 202310501154 A CN202310501154 A CN 202310501154A CN 116388544 A CN116388544 A CN 116388544A
Authority
CN
China
Prior art keywords
voltage
transistor
coupled
current
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310501154.8A
Other languages
English (en)
Inventor
阳云霄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202310501154.8A priority Critical patent/CN116388544A/zh
Publication of CN116388544A publication Critical patent/CN116388544A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开的实施例提供一种用于DC‑DC变换器的峰值电流控制电路，其包括：电压控制电路、第一压控电流产生电路、第二压控电流产生电路、比较电压产生电路、及电压比较器。电压控制电路经由第一节点向比较电压产生电路提供比较电流，并根据峰值参考电压来控制第二节点的电压。第一压控电流产生电路根据输入电压和输出电压来生成第一电流。第二压控电流产生电路根据第二节点的电压来限制第一电流与比较电流之和。比较电压产生电路根据比较电流在第一节点处生成比较电压。电压比较器的第一输入端耦接第一节点。电压比较器的第二输入端耦接功率管的第一极和电感器。在从电压比较器的输出端输出的电感电流峰值指示信号翻转为有效电平时功率管截止。

Description

用于DC-DC变换器的峰值电流控制电路
技术领域
本公开的实施例涉及集成电路技术领域，具体地，涉及用于DC-DC变换器的峰值电流控制电路。
背景技术
DC-DC(直流-直流)变换器(或者称为DC-DC电压转换器)被广泛应用于各种芯片供电应用。为了防止出现异常情况导致电流过大而烧毁芯片，DC-DC变换器的电感电流需要被限制。通常在开启功率管时监测流过功率管的电感电流。如果电感电流超过峰值电流，则关闭功率管并开启续流管，以使得电感电流开始下降。
DC-DC变换器的输出电压纹波由峰值电流的大小决定。峰值电流越大，则电感器储存的能量越大，输出电压纹波越大。因此需要合理设置峰值电流，以免输出电压纹波过大。
发明内容
本文中描述的实施例提供了一种用于DC-DC变换器的峰值电流控制电路。
根据本公开的第一方面，提供了一种用于DC-DC变换器的峰值电流控制电路。该峰值电流控制电路包括：电压控制电路、第一压控电流产生电路、第二压控电流产生电路、比较电压产生电路、以及电压比较器。其中，电压控制电路被配置为：经由第一节点向比较电压产生电路提供比较电流，并根据来自峰值参考电压端的峰值参考电压来控制第二节点的电压。第一压控电流产生电路被配置为：根据DC-DC变换器的输入电压和输出电压来生成第一电流，并经由第二节点向第二压控电流产生电路提供第一电流。第二压控电流产生电路被配置为：根据第二节点的电压来生成第二电流。第二电流限制第一电流与比较电流之和。比较电压产生电路被配置为：根据比较电流在第一节点处生成比较电压。电压比较器的第一输入端耦接第一节点。电压比较器的第二输入端耦接功率管的第一极和DC-DC变换器的电感器。从电压比较器的输出端输出电感电流峰值指示信号。其中，在电感电流峰值指示信号翻转为有效电平时功率管截止。
在本公开的一些实施例中，比较电压产生电路包括：第一晶体管。其中，第一晶体管的控制极耦接功率管的控制极。第一晶体管的第一极耦接第一节点。第一晶体管的第二极耦接功率管的第二极。
在本公开的一些实施例中，电压控制电路包括：第二晶体管。其中，第二晶体管的控制极耦接峰值参考电压端。第二晶体管的第一极耦接第二节点。第二晶体管的第二极耦接第一节点。
在本公开的一些实施例中，第一压控电流产生电路包括：第一电阻器、以及第三晶体管。其中，第一电阻器的第一端耦接DC-DC变换器的输入电压端。第一电阻器的第二端耦接第三晶体管的第一极。第三晶体管的控制极耦接DC-DC变换器的输出电压端。第三晶体管的第二极耦接第二节点。
在本公开的一些实施例中，第二压控电流产生电路包括：第二电阻器。其中，第二电阻器的第一端耦接第二节点。第二电阻器的第二端耦接第二电压端。
在本公开的一些实施例中，峰值电流控制电路还包括：第一休眠控制电路。其中，第一休眠控制电路被配置为：在DC-DC变换器处于休眠时段期间，控制第一压控电流产生电路停止生成第一电流。
在本公开的一些实施例中，第一休眠控制电路包括：第四晶体管。其中，第四晶体管的控制极耦接使能信号端。第四晶体管的第一极耦接第二节点。第四晶体管的第二极耦接第一压控电流产生电路的输出端。其中，在DC-DC变换器处于非休眠时段期间，来自使能信号端的使能信号处于有效电平。在DC-DC变换器处于休眠时段期间，使能信号处于无效电平。
在本公开的一些实施例中，峰值电流控制电路还包括：偏置电流产生电路。其中，偏置电流产生电路被配置为：在DC-DC变换器处于非休眠时段期间，向电压比较器提供偏置电流以使得电压比较器正常工作；在DC-DC变换器处于休眠时段期间，停止向电压比较器提供偏置电流以使得电压比较器停止工作。
在本公开的一些实施例中，偏置电流产生电路包括：第五晶体管、第六晶体管、第一电容器、以及第三电阻器。其中，第五晶体管的控制极耦接偏置电压端。第五晶体管的第一极耦接第三电阻器的第一端。第五晶体管的第二极耦接电压比较器的偏置电流输入端。第六晶体管的控制极耦接使能信号端。第六晶体管的第一极耦接第二电压端。第六晶体管的第二极耦接第三电阻器的第二端。第一电容器的第一端耦接偏置电压端。第一电容器的第二端耦接第二电压端。其中，在DC-DC变换器处于非休眠时段期间，来自使能信号端的使能信号处于有效电平。在DC-DC变换器处于休眠时段期间，使能信号处于无效电平。
根据本公开的第二方面，提供了一种用于DC-DC变换器的峰值电流控制电路。该峰值电流控制电路包括：第一晶体管至第六晶体管、第一电阻器至第三电阻器、第一电容器、以及电压比较器。其中，第一晶体管的控制极耦接DC-DC变换器的功率管的控制极。第一晶体管的第一极耦接第二晶体管的第二极和电压比较器的第一输入端。第一晶体管的第二极耦接功率管的第二极。第二晶体管的控制极耦接峰值参考电压端。第二晶体管的第一极耦接第二电阻器的第一端和第四晶体管的第一极。第二电阻器的第二端耦接第二电压端。第一电阻器的第一端耦接DC-DC变换器的输入电压端。第一电阻器的第二端耦接第三晶体管的第一极。第三晶体管的控制极耦接DC-DC变换器的输出电压端。第三晶体管的第二极耦接第四晶体管的第二极。第四晶体管的控制极耦接使能信号端。第五晶体管的控制极耦接偏置电压端。第五晶体管的第一极耦接第三电阻器的第一端。第五晶体管的第二极耦接电压比较器的偏置电流输入端。第六晶体管的控制极耦接使能信号端。第六晶体管的第一极耦接第二电压端。第六晶体管的第二极耦接第三电阻器的第二端。第一电容器的第一端耦接偏置电压端。第一电容器的第二端耦接第二电压端。电压比较器的第二输入端耦接功率管的第一极和DC-DC变换器的电感器。从电压比较器的输出端输出电感电流峰值指示信号。其中，在电感电流峰值指示信号翻转为有效电平时功率管截止。在DC-DC变换器处于非休眠时段期间，来自使能信号端的使能信号处于有效电平。在DC-DC变换器处于休眠时段期间，使能信号处于无效电平。
根据本公开的第三方面，提供了一种DC-DC变换器。该DC-DC变换器包括根据本公开的第一方面或第二方面所述的峰值电流控制电路。
根据本公开的第四方面，提供了一种芯片。该芯片包括根据本公开的第三方面所述的DC-DC变换器。
根据本公开的第五方面，提供了一种电子设备。该电子设备包括根据本公开的第四方面所述的芯片。
附图说明
为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
图1示出根据本公开的实施例的用于DC-DC变换器的峰值电流控制电路的示意性框图；
图2示出根据本公开的实施例的用于DC-DC变换器的峰值电流控制电路的示例性电路图；以及
图3示出根据本公开的实施例的用于DC-DC变换器的峰值电流控制电路的进一步的示例性电路图。
在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。本公开的实施例中所采用的晶体管主要是开关晶体管。此外，为便于统一表述，在上下文中，将双极型晶体管(BJT)的基极称为控制极，将BJT的发射极称为第一极，将BJT的集电极称为第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
图1示出根据本公开的实施例的用于DC-DC变换器的峰值电流控制电路100的示意性框图。在图1的示例中还示出了DC-DC变换器的上管Q1、下管Q2、电感器L、以及输出电容器Cout。为避免不必要的细节模糊本公开的重点，未示出DC-DC变换器中的其它元器件。
图1以降压变换器(BUCK)为例来进行说明。在图1的示例中，上管Q1是功率管，下管Q2是续流管。上管Q1的控制极被提供上管驱动信号DR_Q1。上管Q1的第一极耦接下管Q2的第二极和电感器L的第一端(节点SW)。上管Q1的第二极耦接输入电压端VIN。下管Q2的控制极被提供下管驱动信号DR_Q2。下管Q2的第一极耦接第二电压端V2。电感器L的第二端耦接输出电压端VOUT和输出电容器Cout的第一端。输出电容器Cout的第二端耦接第二电压端V2。
根据本公开的实施例的峰值电流控制电路100也可以用于升压变换器(BOOST)。在升压变换器中，上管Q1是续流管，下管Q2是功率管。
峰值电流控制电路100包括：比较电压产生电路110、电压控制电路120、第二压控电流产生电路140、第一压控电流产生电路130、以及电压比较器CMP。
电压控制电路120经由第一节点N1耦接比较电压产生电路110和电压比较器CMP的第一输入端。电压控制电路120经由第二节点N2耦接第一压控电流产生电路130和第二压控电流产生电路140。电压控制电路120还耦接峰值参考电压端Vref_peak。电压控制电路120被配置为：经由第一节点N1向比较电压产生电路110提供比较电流Is，经由第二节点N2向第二压控电流产生电路140提供比较电流Is，并根据来自峰值参考电压端Vref_peak的峰值参考电压Vref_peak来控制第二节点N2的电压。在本公开的一些实施例中，电压控制电路120将第二节点N2的电压控制为与峰值参考电压Vref_peak相关的恒定值。
第一压控电流产生电路130经由第二节点N2耦接电压控制电路120和第二压控电流产生电路140。第一压控电流产生电路130被配置为：根据DC-DC变换器的输入电压VIN和输出电压VOUT来生成第一电流I1，并经由第二节点N2向第二压控电流产生电路140提供第一电流I1。在本公开的一些实施例中，第一压控电流产生电路130根据输入电压VIN与输出电压VOUT之差来生成第一电流I1。在一个示例中，I1＝(VIN-VOUT)/m。其中，I1表示第一电流I1的电流值，VIN表示输入电压VIN的电压值，VOUT表示输出电压VOUT的电压值，m为常数。
第二压控电流产生电路140经由第二节点N2耦接电压控制电路120和第一压控电流产生电路130。第二压控电流产生电路140从电压控制电路120接收比较电流Is。第二压控电流产生电路140从第一压控电流产生电路130接收第一电流I1。第二压控电流产生电路140被配置为：根据第二节点N2的电压来生成第二电流I2。第二电流I2限制第一电流I1与比较电流Is之和。在本公开的一些实施例中，第二电流I2等于第一电流I1与比较电流Is之和，即，I2＝I1+Is。其中，I2表示第二电流I2的电流值，I1表示第一电流I1的电流值，Is表示比较电流Is的电流值。由于第二节点N2的电压为恒定值，因此，第二电流I2的电流值也为恒定值。
比较电压产生电路110耦接功率管Q1的控制极和第二极。比较电压产生电路110还经由第一节点N1耦接电压控制电路120和电压比较器CMP的第一输入端。比较电压产生电路110被配置为：根据比较电流Is在第一节点N1处生成比较电压Vp。
电压比较器CMP的第一输入端耦接第一节点N1。电压比较器CMP的第二输入端耦接功率管Q1的第一极和DC-DC变换器的电感器L的第一端(即，耦接节点SW)。电压比较器CMP的偏置电流输入端耦接偏置电流源(未示出)，以从偏置电流源接收偏置电流Ibias。偏置电流Ibias为电压比较器CMP提供工作电流。从电压比较器CMP的输出端输出电感电流峰值指示信号PeakOut。其中，在电感电流峰值指示信号PeakOut翻转为有效电平时功率管Q1截止。
在图1的示例中，电压比较器CMP的第一输入端是同相输入端。电压比较器CMP的第二输入端是反相输入端。电感电流峰值指示信号PeakOut的有效电平是高电平。电感电流峰值指示信号PeakOut的无效电平是低电平。
在峰值电流控制电路100中，电压控制电路120将第二节点N2的电压控制为恒定值。第二压控电流产生电路140根据第二节点N2的电压生成第二电流I2。因此，第二电流I2的电流值也是恒定值。由于I2＝I1+Is，因此，如果第一电流I1变大，则比较电流Is变小。如果第一电流I1变小，则比较电流Is变大。比较电压产生电路110根据比较电流Is在第一节点N1处生成比较电压Vp。在功率管Q1导通时，电感电流IL升高(流过功率管Q1的电流IQ1升高)，因此电压比较器CMP的第二输入端处的电压Vn降低。当电压比较器CMP的第二输入端处的电压Vn降低至比较电压Vp时，电感电流峰值指示信号PeakOut翻转为有效电平，从而通过DC-DC变换器控制功率管Q1截止。此时电流IQ1达到峰值电流Ipeak。由于比较电压Vp与比较电流Is相关且Is＝I2-I1＝I2-(VIN-VOUT)/m，而Ipeak也与Vp相关，因此，Ipeak与(VIN-VOUT)/m相关。当输入电压VIN与输出电压VOUT之差出现波动时，峰值电流Ipeak能够相应地变化，从而使得输出电压VOUT的纹波更加稳定。
图2示出根据本公开的实施例的用于DC-DC变换器的峰值电流控制电路200的示例性电路图。其中，比较电压产生电路210包括：第一晶体管M1。其中，第一晶体管M1的控制极耦接功率管Q1的控制极。第一晶体管M1的第一极耦接第一节点N1。第一晶体管M1的第二极耦接功率管Q1的第二极。
电压控制电路220包括：第二晶体管M2。其中，第二晶体管M2的控制极耦接峰值参考电压端Vref_peak。第二晶体管M2的第一极耦接第二节点N2。第二晶体管M2的第二极耦接第一节点N1。
第一压控电流产生电路230包括：第一电阻器R1、以及第三晶体管M3。其中，第一电阻器R1的第一端耦接DC-DC变换器的输入电压端VIN。第一电阻器R1的第二端耦接第三晶体管M3的第一极。第三晶体管M3的控制极耦接DC-DC变换器的输出电压端VOUT。第三晶体管M3的第二极耦接第二节点N2。第一电流I1等于流过第一电阻器R1的电流，因此，I1＝(VIN-VOUT)/R1。其中，R1表示第一电阻器R1的电阻值，VIN表示输入电压VIN的电压值，VOUT表示输出电压VOUT的电压值。在这里可忽略第三晶体管M3的阈值电压。
第二压控电流产生电路240包括：第二电阻器R2。其中，第二电阻器R2的第一端耦接第二节点N2。第二电阻器R2的第二端耦接第二电压端V2。
在峰值电流控制电路200中，第二节点N2的电压等于(Vref_peak-Vth_M2)。其中，Vref_peak表示峰值参考电压Vref_peak的电压值，Vth_M2表示第二晶体管M2的阈值电压。第二电流I2＝(Vref_peak-Vth_M2)/R2。其中，R2表示第二电阻器的电阻值。Is＝I2-I1＝(Vref_peak-Vth_M2)/R2-(VIN-VOUT)/R1。在功率管Q1导通时，电感电流IL升高(流过功率管Q1的电流IQ1升高)，因此电压比较器CMP的第二输入端处的电压Vn降低。当电压比较器CMP的第二输入端处的电压Vn降低至比较电压Vp时，电感电流峰值指示信号PeakOut翻转为有效电平，从而通过DC-DC变换器控制功率管Q1截止。此时电流IQ1达到峰值电流Ipeak。由于此时Vp＝Vn，第一晶体管M1的栅源电压等于功率管Q1的栅源电压，因此Ipeak＝Is×k＝((Vref_peak-Vth_M2)/R2-(VIN-VOUT)/R1)×k。其中，Ipeak表示电感电流IL的峰值电流值，k表示功率管Q1的宽长比与第一晶体管M1的宽长比的比例。当输入电压VIN与输出电压VOUT之差出现波动时，峰值电流Ipeak能够相应地变化，从而使得输出电压VOUT的纹波更加稳定。
在图2的示例中，第二电压端V2接地。第一晶体管M1和第二晶体管M2是NMOS晶体管。第三晶体管M3是PMOS晶体管。电压比较器CMP的第一输入端是同相输入端。电压比较器CMP的第二输入端是反相输入端。电感电流峰值指示信号PeakOut的有效电平是高电平。电感电流峰值指示信号PeakOut的无效电平是低电平。本领域技术人员应理解，基于上述发明构思对图2所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图2所示的示例不同的设置。
在一些应用场景中，DC-DC变换器会在电感电流下降到零时进入休眠时段。当DC-DC变换器进入休眠时段时如果能够降低峰值电流控制电路的静态电流，则可以降低DC-DC变换器的功耗。因此，本公开的实施例提出了图3所示的峰值电流控制电路300。
在图2所示的峰值电流控制电路200的基础上，图3所示的峰值电流控制电路300还可包括：第一休眠控制电路350。其中，第一休眠控制电路350被配置为：在DC-DC变换器处于休眠时段期间，控制第一压控电流产生电路230停止生成第一电流I1。第一休眠控制电路350还被配置为：在DC-DC变换器处于非休眠时段期间，将第一压控电流产生电路230生成的第一电流I1传递给第二压控电流产生电路240。
在图3的示例中，第一休眠控制电路350可包括：第四晶体管M4。其中，第四晶体管M4的控制极耦接使能信号端EN。第四晶体管M4的第一极耦接第二节点N2。第四晶体管M4的第二极耦接第一压控电流产生电路230的输出端。其中，在DC-DC变换器处于非休眠时段期间，来自使能信号端EN的使能信号EN处于有效电平。在DC-DC变换器处于休眠时段期间，使能信号EN处于无效电平。因此，当DC-DC变换器处于非休眠时段时，第四晶体管M4导通，第一电流I1被提供给第一压控电流产生电路230。当DC-DC变换器处于休眠时段时，第四晶体管M4断开，第一电流I1为零，能够降低DC-DC变换器的静态功耗。
此外，在图2所示的峰值电流控制电路200的基础上，图3所示的峰值电流控制电路300还可包括：偏置电流产生电路360。其中，偏置电流产生电路360被配置为：在DC-DC变换器处于非休眠时段期间，向电压比较器CMP提供偏置电流以使得电压比较器CMP正常工作；在DC-DC变换器处于休眠时段期间，停止向电压比较器CMP提供偏置电流以使得电压比较器CMP停止工作。
偏置电流产生电路360可包括：第五晶体管M5、第六晶体管M6、第一电容器C1、以及第三电阻器R3。其中，第五晶体管M5的控制极耦接偏置电压端Vbias。第五晶体管M5的第一极耦接第三电阻器R3的第一端。第五晶体管M5的第二极耦接电压比较器CMP的偏置电流输入端。第六晶体管M6的控制极耦接使能信号端EN。第六晶体管M6的第一极耦接第二电压端V2。第六晶体管M6的第二极耦接第三电阻器R3的第二端。第一电容器C1的第一端耦接偏置电压端Vbias。第一电容器C1的第二端耦接第二电压端V2。其中，在DC-DC变换器处于非休眠时段期间，来自使能信号端EN的使能信号EN处于有效电平。在DC-DC变换器处于休眠时段期间，使能信号EN处于无效电平。
在DC-DC变换器处于休眠时段期间，使能信号EN处于无效电平。此时，第六晶体管M6断开，偏置电流Ibias为零，能够降低DC-DC变换器的静态功耗。
综上，在图3的示例中，在DC-DC变换器处于休眠时段期间，第一电流I1为零且偏置电流Ibias为零。第一晶体管M1关断，因此，比较电流Is也为零。这样，整个峰值电流控制电路300的静态电流为零，可以达到零功耗。
当需要电压比较器CMP恢复工作时，使能信号EN翻转为有效电平，第六晶体管M6导通。由于偏置电压Vbias一直存在，不需要对第一电容器C1充电，因此能够很快的产生偏置电流Ibias，使得电压比较器CMP能够快速地恢复工作。同时第四晶体管M4导通，第一电流I1、比较电流Is和第二电流I2的静态电流可以很快建立。
在图3的示例中，第二电压端V2接地。第一晶体管M1、第二晶体管M2、第四晶体管M4至第六晶体管M6是NMOS晶体管。第三晶体管M3是PMOS晶体管。本领域技术人员应理解，基于上述发明构思对图3所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图3所示的示例不同的设置。
本公开的实施例还提供了一种DC-DC变换器。该DC-DC变换器包括根据本公开的实施例的峰值电流控制电路。
本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的DC-DC变换器。该芯片例如是电源管理类芯片。
本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备例如是智能终端设备，诸如平板电脑、智能手机等。
综上所述，根据本公开的实施例的用于DC-DC变换器的峰值电流控制电路能够根据DC-DC变换器的输入电压和输出电压来动态控制峰值电流的大小，从而减小输出电压纹波。根据本公开的实施例的用于DC-DC变换器的峰值电流控制电路还能够在休眠时段期间降低静态电流从而降低功耗。进一步地，根据本公开的实施例的用于DC-DC变换器的峰值电流控制电路还能够在退出休眠时段时迅速地恢复工作。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种用于DC-DC变换器的峰值电流控制电路，包括：电压控制电路、第一压控电流产生电路、第二压控电流产生电路、比较电压产生电路、以及电压比较器，
其中，所述电压控制电路被配置为：经由第一节点向所述比较电压产生电路提供比较电流，并根据来自峰值参考电压端的峰值参考电压来控制第二节点的电压；
所述第一压控电流产生电路被配置为：根据所述DC-DC变换器的输入电压和输出电压来生成第一电流，并经由所述第二节点向所述第二压控电流产生电路提供所述第一电流；
所述第二压控电流产生电路被配置为：根据所述第二节点的电压来生成第二电流，所述第二电流限制所述第一电流与所述比较电流之和；
所述比较电压产生电路被配置为：根据所述比较电流在所述第一节点处生成比较电压；
所述电压比较器的第一输入端耦接所述第一节点，所述电压比较器的第二输入端耦接所述功率管的第一极和所述DC-DC变换器的电感器，从所述电压比较器的输出端输出电感电流峰值指示信号；
其中，在所述电感电流峰值指示信号翻转为有效电平时所述功率管截止。
2.根据权利要求1所述的峰值电流控制电路，其中，所述比较电压产生电路包括：第一晶体管，
其中，所述第一晶体管的控制极耦接所述功率管的控制极，所述第一晶体管的第一极耦接所述第一节点，所述第一晶体管的第二极耦接所述功率管的第二极。
3.根据权利要求1所述的峰值电流控制电路，其中，所述电压控制电路包括：第二晶体管，
其中，所述第二晶体管的控制极耦接所述峰值参考电压端，所述第二晶体管的第一极耦接所述第二节点，所述第二晶体管的第二极耦接所述第一节点。
4.根据权利要求1所述的峰值电流控制电路，其中，所述第一压控电流产生电路包括：第一电阻器、以及第三晶体管，
其中，所述第一电阻器的第一端耦接所述DC-DC变换器的输入电压端，所述第一电阻器的第二端耦接所述第三晶体管的第一极；
所述第三晶体管的控制极耦接所述DC-DC变换器的输出电压端，所述第三晶体管的第二极耦接所述第二节点。
5.根据权利要求1至4中任一项所述的峰值电流控制电路，其中，所述第二压控电流产生电路包括：第二电阻器，
其中，所述第二电阻器的第一端耦接所述第二节点，所述第二电阻器的第二端耦接第二电压端。
6.根据权利要求1至4中任一项所述的峰值电流控制电路，还包括：第一休眠控制电路，
其中，所述第一休眠控制电路被配置为：在所述DC-DC变换器处于休眠时段期间，控制所述第一压控电流产生电路停止生成所述第一电流。
7.根据权利要求6所述的峰值电流控制电路，其中，所述第一休眠控制电路包括：第四晶体管，
其中，所述第四晶体管的控制极耦接使能信号端，所述第四晶体管的第一极耦接所述第二节点，所述第四晶体管的第二极耦接所述第一压控电流产生电路的输出端；
其中，在所述DC-DC变换器处于非休眠时段期间，来自所述使能信号端的使能信号处于有效电平；在所述DC-DC变换器处于所述休眠时段期间，所述使能信号处于无效电平。
8.根据权利要求1至4中任一项所述的峰值电流控制电路，还包括：偏置电流产生电路，
其中，所述偏置电流产生电路被配置为：在所述DC-DC变换器处于非休眠时段期间，向所述电压比较器提供偏置电流以使得所述电压比较器正常工作；在所述DC-DC变换器处于休眠时段期间，停止向所述电压比较器提供偏置电流以使得所述电压比较器停止工作。
9.根据权利要求8所述的峰值电流控制电路，其中，所述偏置电流产生电路包括：第五晶体管、第六晶体管、第一电容器、以及第三电阻器，
其中，所述第五晶体管的控制极耦接偏置电压端，所述第五晶体管的第一极耦接所述第三电阻器的第一端，所述第五晶体管的第二极耦接所述电压比较器的偏置电流输入端；
所述第六晶体管的控制极耦接使能信号端，所述第六晶体管的第一极耦接第二电压端，所述第六晶体管的第二极耦接所述第三电阻器的第二端；
所述第一电容器的第一端耦接所述偏置电压端，所述第一电容器的第二端耦接所述第二电压端；
其中，在所述DC-DC变换器处于非休眠时段期间，来自所述使能信号端的使能信号处于有效电平；在所述DC-DC变换器处于所述休眠时段期间，所述使能信号处于无效电平。
10.一种用于DC-DC变换器的峰值电流控制电路，包括：第一晶体管至第六晶体管、第一电阻器至第三电阻器、第一电容器、以及电压比较器，
其中，所述第一晶体管的控制极耦接所述DC-DC变换器的功率管的控制极，所述第一晶体管的第一极耦接第二晶体管的第二极和所述电压比较器的第一输入端，所述第一晶体管的第二极耦接所述功率管的第二极；
所述第二晶体管的控制极耦接峰值参考电压端，所述第二晶体管的第一极耦接第二电阻器的第一端和第四晶体管的第一极；
所述第二电阻器的第二端耦接第二电压端；
所述第一电阻器的第一端耦接所述DC-DC变换器的输入电压端，所述第一电阻器的第二端耦接第三晶体管的第一极；
所述第三晶体管的控制极耦接所述DC-DC变换器的输出电压端，所述第三晶体管的第二极耦接所述第四晶体管的第二极；
所述第四晶体管的控制极耦接使能信号端；
第五晶体管的控制极耦接偏置电压端，所述第五晶体管的第一极耦接所述第三电阻器的第一端，所述第五晶体管的第二极耦接所述电压比较器的偏置电流输入端；
第六晶体管的控制极耦接所述使能信号端，所述第六晶体管的第一极耦接所述第二电压端，所述第六晶体管的第二极耦接所述第三电阻器的第二端；
所述第一电容器的第一端耦接所述偏置电压端，所述第一电容器的第二端耦接所述第二电压端；
所述电压比较器的第二输入端耦接所述功率管的第一极和所述DC-DC变换器的电感器，从所述电压比较器的输出端输出电感电流峰值指示信号；
其中，在所述电感电流峰值指示信号翻转为有效电平时所述功率管截止；在所述DC-DC变换器处于非休眠时段期间，来自所述使能信号端的使能信号处于有效电平；在所述DC-DC变换器处于休眠时段期间，所述使能信号处于无效电平。
CN202310501154.8A 2023-05-05 2023-05-05 用于dc-dc变换器的峰值电流控制电路 Pending CN116388544A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310501154.8A CN116388544A (zh) 2023-05-05 2023-05-05 用于dc-dc变换器的峰值电流控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310501154.8A CN116388544A (zh) 2023-05-05 2023-05-05 用于dc-dc变换器的峰值电流控制电路

Publications (1)

Publication Number Publication Date
CN116388544A true CN116388544A (zh) 2023-07-04

Family

ID=86965777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310501154.8A Pending CN116388544A (zh) 2023-05-05 2023-05-05 用于dc-dc变换器的峰值电流控制电路

Country Status (1)

Country Link
CN (1) CN116388544A (zh)

Similar Documents

Publication Publication Date Title
CN111801893B (zh) 低静态电流负载开关
CN107305400B (zh) 基准电压产生电路以及具有该电路的dcdc转换器
US7362078B2 (en) Power supply circuit
Huang et al. Sub-1 V input single-inductor dual-output (SIDO) DC–DC converter with adaptive load-tracking control (ALTC) for single-cell-powered systems
KR100666977B1 (ko) 다전원 공급 회로 및 다전원 공급 방법
JPWO2006016456A1 (ja) 回路の保護方法、保護回路およびそれを利用した電源装置
JP2006133936A (ja) 電源装置、及び携帯機器
US20230198402A1 (en) Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode
CN117155123B (zh) 一种适用于ldo的瞬态跳变过冲抑制电路及其控制方法
CN112054671B (zh) 电荷泵稳压器
CN111555616B (zh) 电源管理系统及方法
JP6964585B2 (ja) スイッチングレギュレータ
CN115903985A (zh) 适用于宽输入电压范围ldo电路的限流电路
JP2008083831A (ja) シリーズレギュレータ回路
US9214860B2 (en) Comparator multiplexing LDO and converted output to DC-DC converter circuitry
CN117724567A (zh) 带隙基准电路及低压差线性稳压器
US20140241017A1 (en) Input circuit and power supply circuit
CN112787505A (zh) 一种dc-dc变换器及其控制电路和控制方法
CN116736922A (zh) 低压差线性稳压器
CN116388544A (zh) 用于dc-dc变换器的峰值电流控制电路
WO2019118745A2 (en) Digital low dropout regulator
US12132402B2 (en) Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode
CN117872902B (zh) 一种启动电路
CN116455212A (zh) Dc-dc变换器
CN116449906B (zh) 一种稳压器的控制电路、pcb板以及稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination