CN116736922A - 低压差线性稳压器 - Google Patents

Abstract

本公开的实施例提供一种低压差线性稳压器，其包括：误差放大器、输出功率管、第一和第二电阻器、第一和第二电容器及环路控制电路。误差放大器的第一输入端经由反馈节点耦接第一和第二电阻器的第一端。误差放大器的第二输入端耦接参考电压端。误差放大器的输出端耦接输出功率管的控制极。输出功率管的第二极耦接第一电阻器的第二端、第一和第二电容器的第一端。第一电容器的第二端耦接反馈节点。环路控制电路在反馈节点的电压低于目标电压时使得第二电容器的第二端被充电至来自参考电压端的参考电压，以及在反馈节点的电压升高至目标电压时停止对第二电容器的第二端进行充电并使得第二电容器的第二端耦接反馈节点。目标电压小于或者等于参考电压。

Description

低压差线性稳压器

技术领域

本公开的实施例涉及集成电路技术领域，具体地，涉及低压差线性稳压器。

背景技术

低压差线性稳压器(Low Dropout Regulator，简称LDO)被广泛应用于集成电路中，用于提供集成电路内部所需的电源电压。在实际应用中期望LDO具有高稳定性、高电源抑制比(PSRR)、输出电压噪声低、负载瞬态响应快等优点。

发明内容

本文中描述的实施例提供了一种低压差线性稳压器。

根据本公开的第一方面，提供了一种低压差线性稳压器。该低压差线性稳压器包括：误差放大器、输出功率管、第一电阻器、第二电阻器、第一电容器、第二电容器、以及环路控制电路。其中，误差放大器的第一输入端经由反馈节点耦接第一电阻器的第一端和第二电阻器的第一端。误差放大器的第二输入端耦接参考电压端。误差放大器的输出端耦接输出功率管的控制极。输出功率管的第一极耦接第一电压端。输出功率管的第二极耦接第一电阻器的第二端、第一电容器的第一端、第二电容器的第一端和低压差线性稳压器的输出端。第一电容器的第二端耦接反馈节点。第二电阻器的第二端耦接第二电压端。环路控制电路被配置为：在反馈节点的电压低于目标电压时，使得第二电容器的第二端被充电至来自参考电压端的参考电压，以及在反馈节点的电压升高至目标电压时停止对第二电容器的第二端进行充电并使得第二电容器的第二端耦接到反馈节点。其中，目标电压小于或者等于参考电压。

在本公开的一些实施例中，第一电容器的电容值小于第二电容器的电容值。

在本公开的一些实施例中，环路控制电路包括：预充电控制电路、预充电电路、以及切换电路。其中，预充电控制电路被配置为：根据反馈节点的电压和参考电压来生成预充电控制信号并经由第一节点向预充电电路和切换电路提供预充电控制信号。其中，预充电控制信号在反馈节点的电压低于目标电压时处于有效电平，并且在反馈节点的电压升高至目标电压时翻转为无效电平。预充电电路被配置为：在预充电控制信号处于有效电平时，使得第二电容器的第二端被充电至参考电压，以及在预充电控制信号处于无效电平时，停止对第二电容器的第二端进行充电。切换电路被配置为：在预充电控制信号处于无效电平时，使得第二电容器的第二端耦接到反馈节点。

在本公开的一些实施例中，预充电控制电路包括：电压比较器。其中，电压比较器的第一输入端耦接参考电压端。电压比较器的第二输入端耦接反馈节点。电压比较器的输出端耦接第一节点。

在本公开的一些实施例中，电压比较器的第二输入端与第一输入端之间存在失调电压。目标电压等于参考电压减去失调电压。

在本公开的一些实施例中，预充电电路包括：驱动电路、以及第一开关电路。其中，驱动电路被配置为：根据参考电压生成驱动电压并向第一开关电路提供驱动电压。其中，驱动电压的电压值等于参考电压的电压值。第一开关电路被配置为：在预充电控制信号处于有效电平时，使得驱动电路的输出端耦接到第二电容器的第二端以使用驱动电压对第二电容器的第二端进行充电，以及在预充电控制信号处于无效电平时，断开驱动电路的输出端与第二电容器的连接。

在本公开的一些实施例中，第一开关电路包括：第一晶体管。其中，第一晶体管的控制极耦接第一节点。第一晶体管的第一极被提供驱动电压。

第一晶体管的第二极耦接第二电容器的第二端。

在本公开的一些实施例中，切换电路包括：斜坡信号产生电路、以及第二开关电路。其中，斜坡信号产生电路被配置为：在预充电控制信号处于无效电平时生成斜坡信号并向第二开关电路提供斜坡信号。第二开关电路被配置为：随着斜坡信号的升高而使得第二电容器的第二端的电压缓慢地切换成反馈节点的电压。

在本公开的一些实施例中，斜坡信号产生电路包括：第二晶体管、偏置电流源、第三电容器。第二晶体管的控制极耦接第一节点。第二晶体管的第一极耦接第二电压端。第二晶体管的第二极耦接第三电容器的第一端。偏置电流源被配置为：向第三电容器的第一端提供偏置电流以在第三电容器的第一端处生成斜坡信号。第三电容器的第二端耦接第二电压端。

在本公开的一些实施例中，第二开关电路包括：第三晶体管。第三晶体管的控制极被提供斜坡信号。第三晶体管的第一极耦接反馈节点。第三晶体管的第二极耦接第二电容器的第二端。

根据本公开的第二方面，提供了一种低压差线性稳压器。该低压差线性稳压器包括：误差放大器、输出功率管、第一电阻器、第二电阻器、第一电容器、第二电容器、第三电容器、电压比较器、驱动电路、第一晶体管、第二晶体管、第三晶体管、以及偏置电流源。其中，误差放大器的第一输入端经由反馈节点耦接第一电阻器的第一端和第二电阻器的第一端。误差放大器的第二输入端耦接参考电压端。误差放大器的输出端耦接输出功率管的控制极。输出功率管的第一极耦接第一电压端。输出功率管的第二极耦接第一电阻器的第二端、第一电容器的第一端、第二电容器的第一端和低压差线性稳压器的输出端。第一电容器的第二端耦接反馈节点。第二电阻器的第二端耦接第二电压端。电压比较器的第一输入端耦接参考电压端。电压比较器的第二输入端耦接反馈节点。电压比较器的输出端耦接第一晶体管的控制极和第二晶体管的控制极。电压比较器的第二输入端与第一输入端之间存在失调电压。驱动电路被配置为：根据参考电压生成驱动电压并向第一晶体管的第一极提供驱动电压。其中，驱动电压的电压值等于参考电压的电压值。第一晶体管的第二极耦接第二电容器的第二端。第二晶体管的第一极耦接第二电压端。第二晶体管的第二极耦接第三电容器的第一端和第三晶体管的控制极。偏置电流源被配置为：向第三电容器的第一端提供偏置电流。第三电容器的第二端耦接第二电压端。第三晶体管的第一极耦接反馈节点。第三晶体管的第二极耦接第二电容器的第二端。

根据本公开的第三方面，提供了一种芯片。该芯片包括根据本公开的第一方面或第二方面所述的低压差线性稳压器。

根据本公开的第四方面，提供了一种电子设备。该电子设备包括根据本公开的第三方面所述的芯片。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1是一种低压差线性稳压器的示例性电路图；

图2是根据本公开的实施例的低压差线性稳压器的示意性框图；

图3是图2所示的低压差线性稳压器的进一步的示意性框图；以及

图4是图3所示的低压差线性稳压器的示例性电路图。

在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。此外，为便于统一表述，在上下文中，将双极型晶体管(BJT)的基极称为控制极，将BJT的发射极称为第一极，将BJT的集电极称为第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

图1示出一种低压差线性稳压器100的示例性电路图。该低压差线性稳压器100包括：误差放大器EA、输出功率管Mpout、第一电阻器R1、第二电阻器R2和电容器Cff。其中，误差放大器EA的同相输入端耦接第一电阻器R1的第一端和第二电阻器R2的第一端。误差放大器EA的反相输入端耦接参考电压端Vref。误差放大器EA的输出端耦接输出功率管Mpout的控制极。输出功率管Mpout的第一极耦接电源电压端VDD。输出功率管Mpout的第二极耦接第一电阻器R1的第二端、电容器Cff的第一端和低压差线性稳压器100的输出端Vout。第二电阻器R2的第二端接地GND。在图1的示例中输出功率管Mpout为PMOS晶体管。

在低压差线性稳压器100中，在第一电阻器R1两端并联电容器Cff可具有如下优点：改善环路稳定性，提高PSRR，减小输出电压噪声，改善负载瞬态响应速度。

电容器Cff的电容值越大，以上优点越显著。所以一般LDO电路中会将电容器Cff的电容值设计的很大，但随着电容器Cff的电容值增大，会导致输出电压Vout的建立时间极大增加。原因如下：如图1中所示，电流I0＝Vfb/R2。其中，Vfb表示反馈电压值，R2表示第二电阻器R2的电阻值。如果误差放大器EA内部的输入晶体管为BJT，则电流I2为误差放大器EA的输入级的偏置电流。如果误差放大器EA的输入晶体管为MOS管，则电流I2＝0A。电流I1＝(Vout-Vfb)/R1。其中，Vout表示输出电压值，Vfb表示反馈电压值，R1表示第一电阻器R1的电阻值。电容器Cff的充电电流Ic＝I0-I1-I2。因此，随着输出电压Vout增加，电流I1会逐渐增大，充电电流Ic会逐渐减小。这样，电容器Cff两端的电压的建立会越来越慢，尤其是在低功耗LDO的应用场景下，电流I0会极小(nA级)，进而Ic＝I0-I1-I2会更加的微小。由于电容器Cff的电容值很大，所以输出电压Vout的建立时间会极大。

本公开的实施例提出了一种低压差线性稳压器，其旨在保留大容值的电容器Cff的优点，又能解决使用大容值的电容器Cff时输出电压Vout的建立时间慢的问题。图2示出根据本公开的实施例的低压差线性稳压器200的示意性框图。该低压差线性稳压器200包括：误差放大器EA、输出功率管Mpout、第一电阻器R1、第二电阻器R2、第一电容器Cff1、第二电容器Cff2、以及环路控制电路210。在低压差线性稳压器200的启动过程中，误差放大器EA的两个输入端的电压逐渐相等。

误差放大器EA的第一输入端经由反馈节点FB耦接第一电阻器R1的第一端和第二电阻器R2的第一端。误差放大器EA的第二输入端耦接参考电压端Vref。误差放大器EA的输出端耦接输出功率管Mpout的控制极。输出功率管Mpout的第一极耦接第一电压端V1。输出功率管Mpout的第二极耦接第一电阻器R1的第二端、第一电容器Cff1的第一端、第二电容器Cff2的第一端和低压差线性稳压器200的输出端Vout。第一电容器Cff1的第二端耦接反馈节点FB。第二电阻器R2的第二端耦接第二电压端V2。

环路控制电路210耦接参考电压端Vref、反馈节点FB和第二电容器Cff2的第二端。环路控制电路210被配置为：在反馈节点FB的电压Vfb低于目标电压时，使得第二电容器Cff2的第二端被充电至(等于)来自参考电压端Vref的参考电压Vref，以及在反馈节点FB的电压Vfb升高至目标电压时停止对第二电容器Cff2的第二端进行充电并使得第二电容器Cff2的第二端耦接到反馈节点FB。应注意，在反馈节点FB的电压Vfb低于目标电压时，第二电容器Cff2的第二端未耦接到反馈节点FB。在这里，目标电压小于或者等于参考电压Vref。

在本公开的一些实施例中，目标电压根据参考电压Vref来设置。例如，目标电压等于参考电压Vref减去ΔV。ΔV可被设置的足够小以使得在第二电容器Cff2的第二端被耦接到反馈节点FB时，反馈节点FB的电压Vfb已经升高至参考电压Vref。

在本公开的一些实施例中，第一电容器Cff1的电容值小于第二电容器Cff2的电容值。在本公开的进一步的实施例中，第一电容器Cff1的电容值远小于第二电容器Cff2的电容值。

在图2的示例中，从第一电压端V1输入高电压信号，第二电压端V2接地。输出功率管Mpout是PMOS晶体管。误差放大器EA的第一输入端是同相输入端。误差放大器EA的第二输入端是反相输入端。本领域技术人员应理解，基于上述发明构思对图2所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图2所示的示例不同的设置。

在根据本公开的实施例的低压差线性稳压器200中，在输出电压Vout被建立之前，环路中只接入了小电容值的第一电容器Cff1，而大电容值的第二电容器Cff2通过环路控制电路210被预充电。在第二电容器Cff2的第二端的电压被充电至参考电压Vref之后，第二电容器Cff2才被接入环路。可将第一电容器Cff1的电容器设置得足够小以便维持低压差线性稳压器200的稳定性，同时加快输出电压Vout的建立时间。由于大电容值的第二电容器Cff2通过环路控制电路210被预充电，因此其充电速度很快，不会影响输出电压Vout的建立时间。大电容值的第二电容器Cff2在被充电至参考电压Vref之后被接入环路，与第一电容器Cff1并联，因此可以提高PSRR，减小输出电压噪声，改善负载瞬态响应速度。

图3示出图2所示的低压差线性稳压器的进一步的示意性框图。环路控制电路310可包括：预充电控制电路311、预充电电路312、以及切换电路313。

预充电控制电路311耦接参考电压端Vref和反馈节点FB。预充电控制电路311还经由第一节点N1耦接预充电电路312和切换电路313。预充电控制电路311被配置为：根据反馈节点FB的电压Vfb和参考电压Vref来生成预充电控制信号并经由第一节点N1向预充电电路312和切换电路313提供预充电控制信号。其中，预充电控制信号在反馈节点FB的电压Vfb低于目标电压时处于有效电平，并且在反馈节点FB的电压Vfb升高至目标电压时翻转为无效电平。这样预充电控制信号能够指示反馈节点FB的电压Vfb是否升高至目标电压。

预充电电路312经由第一节点N1耦接预充电控制电路311和切换电路313。预充电电路312耦接参考电压端Vref和第二电容器Cff2的第二端。预充电电路312被配置为：在预充电控制信号处于有效电平时，使得第二电容器Cff2的第二端被充电至参考电压Vref，以及在预充电控制信号处于无效电平时，停止对第二电容器Cff2的第二端进行充电。

切换电路313经由第一节点N1耦接预充电控制电路311和预充电电路312。切换电路313耦接反馈节点FB和第二电容器Cff2的第二端。切换电路313被配置为：在预充电控制信号处于无效电平时，使得第二电容器Cff2的第二端耦接到反馈节点FB。此时，第二电容器Cff2被接入环路，与第一电容器Cff1并联。在本公开的一些实施例中，第二电容器Cff2被缓慢接入环路。

图4示出图3所示的低压差线性稳压器的示例性电路图。在图4所示的环路控制电路410中，预充电控制电路411包括：电压比较器CMP。其中，电压比较器CMP的第一输入端耦接参考电压端Vref。电压比较器CMP的第二输入端耦接反馈节点FB。电压比较器CMP的输出端耦接第一节点N1。在本公开的一些实施例中，电压比较器CMP的第二输入端与第一输入端之间存在失调电压Vos。目标电压等于参考电压Vref减去失调电压Vos。失调电压Vos可被设置的足够小以使得在第二电容器Cff2的第二端被耦接到反馈节点FB时，反馈节点FB的电压Vfb已经升高至参考电压Vref。

预充电电路可包括：驱动电路4121、以及第一开关电路4122。驱动电路4121耦接参考电压端Vref和第一开关电路4122。驱动电路4121被配置为：根据参考电压Vref生成驱动电压并向第一开关电路4122提供驱动电压。其中，驱动电压的电压值等于参考电压Vref的电压值。为了降低噪声和提高PSRR，误差放大器EA的输入端不允许有漏电流。因此，参考电压端Vref不具备驱动能力。通过设置驱动电路4121可解决该问题。

第一开关电路4122被配置为：在预充电控制信号处于有效电平时，使得驱动电路4121的输出端耦接到第二电容器Cff2的第二端以使用驱动电压对第二电容器Cff2的第二端进行充电，以及在预充电控制信号处于无效电平时，断开驱动电路4121的输出端与第二电容器Cff2的连接。在本公开的一些实施例中，第一开关电路4122包括：第一晶体管M1。其中，第一晶体管M1的控制极耦接第一节点N1。第一晶体管M1的第一极被提供驱动电压。第一晶体管M1的第二极耦接第二电容器Cff2的第二端。

切换电路可包括：斜坡信号产生电路4131、以及第二开关电路4132。斜坡信号产生电路4131经由第一节点N1耦接电压比较器CMP的输出端。斜坡信号产生电路4131的输出端耦接第二开关电路4132。斜坡信号产生电路4131被配置为：在预充电控制信号处于无效电平时生成斜坡信号并向第二开关电路4132提供斜坡信号。第二开关电路4132耦接第二电容器Cff2的第二端、反馈节点FB和斜坡信号产生电路4131的输出端。第二开关电路4132被配置为：随着斜坡信号的升高而使得第二电容器Cff2的第二端的电压缓慢地切换成反馈节点FB的电压Vfb。

在本公开的一些实施例中，斜坡信号产生电路4131包括：第二晶体管M2、偏置电流源Ib、第三电容器cd。第二晶体管M2的控制极耦接第一节点N1。第二晶体管M2的第一极耦接第二电压端V2。第二晶体管M2的第二极耦接第三电容器cd的第一端。偏置电流源Ib被配置为：向第三电容器cd的第一端提供偏置电流以在第三电容器cd的第一端处生成斜坡信号。第三电容器cd的第二端耦接第二电压端V2。

在本公开的一些实施例中，第二开关电路4132包括：第三晶体管M3。第三晶体管M3的控制极被提供斜坡信号。第三晶体管M3的第一极耦接反馈节点FB。第三晶体管M3的第二极耦接第二电容器Cff2的第二端。

在图4的示例中，从第一电压端V1输入高电压信号，第二电压端V2接地。输出功率管Mpout是PMOS晶体管。第一晶体管M1至第三晶体管M3是NMOS晶体管。误差放大器EA的第一输入端是同相输入端。误差放大器EA的第二输入端是反相输入端。电压比较器CMP的第一输入端是同相输入端。电压比较器CMP的第二输入端是反相输入端。本领域技术人员应理解，基于上述发明构思对图4所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图4所示的示例不同的设置。

下面结合图4的示例来说明根据本公开的实施例的低压差线性稳压器的工作过程。

在根据本公开的实施例的低压差线性稳压器中，反馈节点FB的电压Vfb的初始态为0V。电压比较器CMP的第二输入端处的电压等于0+Vos。由于Vos小于参考电压Vref，因此，电压比较器CMP输出的预充电控制信号处于有效电平(高电平)。第一晶体管M1和第二晶体管M2导通。驱动电压通过第一晶体管M1对第二电容器Cff2的第二端进行充电。第二晶体管M2导通使得第三电容器Cd的第一端处于低电平(接地)，因此，第三晶体管M3断开，第二电容器Cff2的第二端未耦接到反馈节点FB。

随着低压差线性稳压器的启动，反馈节点FB的电压Vfb逐渐升高。在反馈节点FB的电压Vfb升高至目标电压(Vref-Vos)时，电压比较器CMP输出的预充电控制信号翻转为无效电平(低电平)。第一晶体管M1和第二晶体管M2截止。驱动电压停止对第二电容器Cff2的第二端进行充电。偏置电流源Ib开始对第三电容器Cd缓慢充电。斜坡信号缓慢升高，第三晶体管M3缓慢开启。因为此时Vfb＝Vref-Vos仍然在升高，而第二电容器Cff2的第二端已经被充到Vref，如果第三晶体管M3快速开启，会对第二电容器Cff2的第二端放电，输出电压Vout也会有波动，所以需要斜坡信号缓慢升高，使得第三晶体管M3的导通阻抗由大到小慢慢变化，即第二电容器Cff2缓慢接入反馈节点FB。最终Vfb＝Vref，输出电压Vout＝Vref×(R1+R2)/R2，对输出电压Vout的快速建立完毕。

本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的低压差线性稳压器。该芯片例如是电源管理类芯片。

本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备例如是智能终端设备，诸如平板电脑、智能手机等。

综上所述，根据本公开的实施例的低压差线性稳压器能够加快输出电压的建立时间，提高PSRR，减小输出电压噪声，改善负载瞬态响应速度。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种低压差线性稳压器，包括：误差放大器、输出功率管、第一电阻器、第二电阻器、第一电容器、第二电容器、以及环路控制电路，

其中，所述误差放大器的第一输入端经由反馈节点耦接所述第一电阻器的第一端和所述第二电阻器的第一端，所述误差放大器的第二输入端耦接参考电压端，所述误差放大器的输出端耦接所述输出功率管的控制极；

所述输出功率管的第一极耦接第一电压端，所述输出功率管的第二极耦接所述第一电阻器的第二端、所述第一电容器的第一端、所述第二电容器的第一端和所述低压差线性稳压器的输出端；

所述第一电容器的第二端耦接所述反馈节点；

所述第二电阻器的第二端耦接第二电压端；

所述环路控制电路被配置为：在所述反馈节点的电压低于目标电压时，使得所述第二电容器的第二端被充电至来自所述参考电压端的参考电压，以及在所述反馈节点的电压升高至所述目标电压时停止对所述第二电容器的所述第二端进行充电并使得所述第二电容器的所述第二端耦接到所述反馈节点，其中，所述目标电压小于或者等于所述参考电压。

2.根据权利要求1所述的低压差线性稳压器，其中，所述第一电容器的电容值小于所述第二电容器的电容值。

3.根据权利要求1或2所述的低压差线性稳压器，其中，所述环路控制电路包括：预充电控制电路、预充电电路、以及切换电路，

其中，所述预充电控制电路被配置为：根据所述反馈节点的电压和所述参考电压来生成预充电控制信号并经由第一节点向所述预充电电路和所述切换电路提供所述预充电控制信号，其中，所述预充电控制信号在所述反馈节点的电压低于所述目标电压时处于有效电平，并且在所述反馈节点的电压升高至所述目标电压时翻转为无效电平；

所述预充电电路被配置为：在所述预充电控制信号处于所述有效电平时，使得所述第二电容器的第二端被充电至所述参考电压，以及在所述预充电控制信号处于所述无效电平时，停止对所述第二电容器的第二端进行充电；

所述切换电路被配置为：在所述预充电控制信号处于所述无效电平时，使得所述第二电容器的所述第二端耦接到所述反馈节点。

4.根据权利要求3所述的低压差线性稳压器，其中，所述预充电控制电路包括：电压比较器，

其中，所述电压比较器的第一输入端耦接所述参考电压端，所述电压比较器的第二输入端耦接所述反馈节点，所述电压比较器的输出端耦接所述第一节点。

5.根据权利要求4所述的低压差线性稳压器，其中，所述电压比较器的所述第二输入端与所述第一输入端之间存在失调电压，所述目标电压等于所述参考电压减去所述失调电压。

6.根据权利要求3所述的低压差线性稳压器，其中，所述预充电电路包括：驱动电路、以及第一开关电路，

其中，所述驱动电路被配置为：根据所述参考电压生成驱动电压并向所述第一开关电路提供所述驱动电压，其中，所述驱动电压的电压值等于所述参考电压的电压值；

所述第一开关电路被配置为：在所述预充电控制信号处于所述有效电平时，使得所述驱动电路的输出端耦接到所述第二电容器的所述第二端以使用所述驱动电压对所述第二电容器的所述第二端进行充电，以及在所述预充电控制信号处于所述无效电平时，断开所述驱动电路的输出端与所述第二电容器的连接。

7.根据权利要求6所述的低压差线性稳压器，其中，所述第一开关电路包括：第一晶体管，

其中，所述第一晶体管的控制极耦接所述第一节点，所述第一晶体管的第一极被提供所述驱动电压，所述第一晶体管的第二极耦接所述第二电容器的所述第二端。

8.根据权利要求3所述的低压差线性稳压器，其中，所述切换电路包括：斜坡信号产生电路、以及第二开关电路，

其中，所述斜坡信号产生电路被配置为：在所述预充电控制信号处于所述无效电平时生成斜坡信号并向所述第二开关电路提供所述斜坡信号；

所述第二开关电路被配置为：随着所述斜坡信号的升高而使得所述第二电容器的所述第二端的电压缓慢地切换成所述反馈节点的电压。

9.根据权利要求8所述的低压差线性稳压器，其中，所述斜坡信号产生电路包括：第二晶体管、偏置电流源、第三电容器；所述第二晶体管的控制极耦接所述第一节点，所述第二晶体管的第一极耦接所述第二电压端，所述第二晶体管的第二极耦接所述第三电容器的第一端；所述偏置电流源被配置为：向所述第三电容器的所述第一端提供偏置电流以在所述第三电容器的所述第一端处生成所述斜坡信号；所述第三电容器的第二端耦接所述第二电压端；和/或

其中，所述第二开关电路包括：第三晶体管；所述第三晶体管的控制极被提供所述斜坡信号，所述第三晶体管的第一极耦接所述反馈节点，所述第三晶体管的第二极耦接所述第二电容器的所述第二端。

10.一种低压差线性稳压器，包括：误差放大器、输出功率管、第一电阻器、第二电阻器、第一电容器、第二电容器、第三电容器、电压比较器、驱动电路、第一晶体管、第二晶体管、第三晶体管、以及偏置电流源，

其中，所述误差放大器的第一输入端经由反馈节点耦接所述第一电阻器的第一端和所述第二电阻器的第一端，所述误差放大器的第二输入端耦接参考电压端，所述误差放大器的输出端耦接所述输出功率管的控制极；

所述输出功率管的第一极耦接第一电压端，所述输出功率管的第二极耦接所述第一电阻器的第二端、所述第一电容器的第一端、所述第二电容器的第一端和所述低压差线性稳压器的输出端；

所述第一电容器的第二端耦接所述反馈节点；

所述第二电阻器的第二端耦接第二电压端；

所述电压比较器的第一输入端耦接所述参考电压端，所述电压比较器的第二输入端耦接所述反馈节点，所述电压比较器的输出端耦接所述第一晶体管的控制极和所述第二晶体管的控制极，所述电压比较器的所述第二输入端与所述第一输入端之间存在失调电压；

所述驱动电路被配置为：根据所述参考电压生成驱动电压并向所述第一晶体管的第一极提供所述驱动电压，其中，所述驱动电压的电压值等于所述参考电压的电压值；

所述第一晶体管的第二极耦接所述第二电容器的第二端；

所述第二晶体管的第一极耦接所述第二电压端，所述第二晶体管的第二极耦接所述第三电容器的第一端和所述第三晶体管的控制极；

所述偏置电流源被配置为：向所述第三电容器的所述第一端提供偏置电流；

所述第三电容器的第二端耦接所述第二电压端；

所述第三晶体管的第一极耦接所述反馈节点，所述第三晶体管的第二极耦接所述第二电容器的所述第二端。