JP2004507812A - 特にusbデバイス用のクロック発生器 - Google Patents
特にusbデバイス用のクロック発生器 Download PDFInfo
- Publication number
- JP2004507812A JP2004507812A JP2002521675A JP2002521675A JP2004507812A JP 2004507812 A JP2004507812 A JP 2004507812A JP 2002521675 A JP2002521675 A JP 2002521675A JP 2002521675 A JP2002521675 A JP 2002521675A JP 2004507812 A JP2004507812 A JP 2004507812A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- pulse
- pulses
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Manipulation Of Pulses (AREA)
- Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
Abstract
【選択図】図2
Description
本発明は、特に、USBデバイスとの関連で用いられるクロック発生器ユニットに関する。USB仕様に従って、データ伝送速度に関して、特定の精度が遵守されなければならない。全速モードで、+/−0.25%の精度が要求される。この精度は、クロック精度を介してのみ達成され得、従って、用いられるクロックも、この高精度を有しなければならない。しかしながら、USBバスは、明示のクロック線を含まない。従って、各デバイスは、クロックを自身で発生させなければならない。クロック信号の精度が達成されない場合、デバイスは、USBに適合可能でない。
【0002】
クロック信号は、通常、チップ上の回路によって発生させられ、ここで、+/−3%の精度が達成され得る。精度を高めるために、さらなる水晶を用いることが公知である。このような水晶発振器は、例えば、Tietze、Schenkらによる「Halbleiter−Schaltungstechnik」Springer Verlag 1999年、第11版、910ページ〜、から公知である。この場合、水晶モジュールは、外部構成部品として実現される。しかしながら、多くの用途については、すべてのモジュールがチップ上にあることが必要または望ましい。外部水晶を用いる場合、チップにて1つまたは2つのさらなるピンが必要である。このことは、通常、望ましくなく、追加費用の原因となる。さらなる問題は、水晶の大きさである。なぜなら、例えば、スマートカードの場合、800μmの厚さが超過されるべきでなく、また超過され得ないからである。水晶を用いると、この基準を遵守することは不可能である。
【0003】
従って、本発明の課題は、特に高い精度を有するクロック信号を発生させるが、水晶モジュールを使用しないクロック発生器ユニットを提示することである。
【0004】
この課題は、クロック発生器ユニットにより解決される。このクロック発生器ユニットは、
安定したクロック信号の予定クロック周波数以上の内部クロック周波数を有するクロックパルスを発生させる内部クロック発生器と、
内部クロック発生器と接続され、同期信号によって開始値にセット可能であるパルスカウンタと、
実際値として、同期信号の先行するパルス間で、発生させられたクロックパルスの数を記憶し得るパルス数メモリと、
パルス数メモリ内に記憶された数、およびクロックパルスの規定された予定数から、発生させられたクロック信号からフィルタリングアウトされるべきパルスの数を突き止め、発生させられたクロック信号をフィルタリングして、予定値に対応する複数のクロックパルスの数が、安定したクロック信号として取り出し可能であるパルスフィルタと
を備える。
【0005】
本発明によるクロック発生器ユニットの機能方法は、USB仕様に従って、例えば、全速モードにおいて、毎ミリ秒の規則的な間隔で同期パルスが伝送されることに基づく。ここで、この同期信号の周波数は、要求されるデータ伝送速度よりも、はるかに高い精度を有する。同期信号および所望の予定周波数の固定されたパルスの間隔を出発点として、同期信号の2つのインパルス間において、どれだけの数のクロック発生器のクロックインパルスを発生させなければならないかが規定される。2つの先行する同期パルス間における、パルスの予定数とパルスの実際数とを比較することによって、実際のクロック周波数が、予定周波数とどれほど異なるかが公知である。内部で発生させられたクロック信号から過剰なパルスをフィルタリングアウトすることによって、実際のクロック周波数は、必要とされる予定クロック周波数に制限され得る。
【0006】
有利な一実施形態において、先行する2つの同期信号間のパルスの数が評価されるだけでなく、複数の周期間の平均値が形成される。これによって、周波数のゆらぎがさらに低減され得る。
【0007】
有利なのは、本発明によるクロック発生器ユニットが、技術、温度または消費電力といったパラメータに依存しないことである。従って、製造公差を遵守するための高価な措置が節約され得る。
【0008】
USB仕様に従って、同期信号の精度は、必要とされる安定したクロック周波数の精度よりも、5より大きい係数だけ精度が高い。これによって、構成部品を調節するための十分に大きい変更領域が残る。
【0009】
精度に関して、さらに有利であるのは、安定したクロック信号が、内部の安定したクロック信号であり、その周波数が、動作クロック信号の予定クロック周波数よりも、偶数比で高い場合である。この場合、周波数分周器が提供され、この周波数分周器は、内部の安定したクロック信号から規定の予定クロック周波数を有する動作クロック信号を発生させる。
【0010】
パルスメモリの値および/または同期復号器の出力信号および/または信号復号器の出力信号が内部クロック発生器にフィードバックされ、これによって、内部クロック発生器の周波数が後から調整可能であり得る場合にさらに有利である。
【0011】
本発明のさらなる詳細および実施形態は、従属請求項に記載される。
【0012】
本発明は、以下において、例示の実施形態を参照して、より詳細に説明される。
【0013】
USB接続は、図1により、2つのデバイス間で実現される。ここで、一方はUSBホスト1、他方は、USBデバイス2と表示される。USBホスト1は、例えば、PCまたはHUBの役割を担う。USBデバイス2として、同様に、HUB、あるいは、例えば、キーボード、マウス、スキャナまたはスマートカードが用いられ得る。5ボルトの接続、および接地接続と並んで、2つのデータ線D+およびD−が提供される。2つのデータ線D+およびD−を介して、USBホスト1とUSBデバイス2との間でデータトラフィックが行なわれる。USB2の電力消費の大きさに応じて、電圧供給は、バス接続または固有の電圧供給を介して行なわれる。
【0014】
クロック線は、USB仕様に従って提供されない。従って、各USBデバイスは、固有のクロック発生器を備えなければならない。このクロック発生器は、説明の導入部にて述べられたように、高い精度要求を満たさなければならない。USBホスト1とUSBデバイス2との間のデータトラフィックを同期化するために、USBホスト1は、全速モードにおいて1msの間隔で同期信号を送信する。これは、全速モードで、0.05%の精度を有する。
【0015】
図2は、次に、USBデバイス2のクロック発生器ユニットを説明する。このクロック発生器ユニットは、要求されるデータ伝送速度の精度を達成するために入来する高精度の同期信号を利用して、内部で発生させられたクロック信号を操作する。
【0016】
内部クロック発生器11は、目標とされる安定した周波数よりも高い周波数の不安定なクロック信号12を発生させる。不安定なクロック信号12から安定したクロック信号13を取得するために、パルスフィルタ14内で個々のパルスが抑制される。どれだけの数のパルスが抑制されなければならないかという情報を取得するために、同期信号16の2つのパルス間で発生させられた不安定なクロック信号12のパルスの数が数えられ、予定パルス数と比較される。
【0017】
同期復号器15は、データ線D+およびD−上の入力信号3から同期信号16を復号する。同期信号16のパルスによって、パルスカウンタ17がリセットされる。次に、このパルスカウンタ17は、不安定なクロック信号12のパルスによってインクリメントされる。パルスカウンタ17のリセットと同時に、現在のカウンタの状態がパルス数メモリ18に書き込まれる。従って、パルスカウンタメモリに表示される値は、先行する2つの同期パルス16間で発生させられたクロックパルス12の数を示す。パルス数メモリ18は、パルスフィルタ14と接続されるので、パルスフィルタ14は、予定パルス数と、最後の周期において発生させられたパルス数との間の差がどれだけ大きいかを評価し得る。内部クロック発生器11のクロック周波数が、2つの同期信号周期の間、等しい状態である場合、パルスフィルタ14の出力において、すなわち、第2の周期において、予定周波数に正確に対応する。
【0018】
パルスフィルタ14の出力信号、すなわち安定したクロック信号13は、有利な形態にて、必要とされるクロック信号20よりもはるかに高く、クロック信号と偶数の比になる。周波数分周器19によって、その後、最後に必要とされた動作クロック信号20が獲得される(USB全速の場合、その周波数は12MHz)。周波数カウンタ19が4:1の比で実現される場合、安定したクロック信号の予定周波数は48MHzである。12MHzを有する動作クロック信号20は、次に、同期復号器15およびデータ信号復号器21に供給される。
【0019】
本発明を明確にするために、上述の数の例がさらに用いられる。不安定なクロック信号12の周波数は、約3%上へずれるので、発生させられた周波数は49.44MHzである。従って、同期信号周期が1msである間、49.440クロック信号が発生させられ、他方、予定パルス数48.000は、対応して、48MHzである。従って、1.440パルスが、好適には、等しい間隔で抑制されなければならない。従って、この場合、パルスは、ほぼ33個おきにフィルタリングアウトされる。
【0020】
データ信号復号器21は、次に、12MHzの予定周波数を利用して、線D+およびD−を介して付与される入力信号3を復号し、復号された出力信号22としてさらなる処理のために出力される。
【0021】
データの送信は、当然同様に、等しい安定した12MHzのクロック周波数を用いて行なわれる。
【0022】
図3の拡大された例示の実施形態において、内部クロック発生器31は、後から調節可能に構成される。同期信号16、およびパルス数メモリ18にファイルされた値を用いて、およびデータ信号復号器21の出力信号を使用して、内部クロック発生器31によって発生させられた周波数が後から調節される。これによって、不安定なクロック信号12と、安定したクロック信号13との間の差は、最初からはるかに小さくなる。
【0023】
制御挙動を改善するさらなる可能性は、先行する同期信号周期のパルスの数が評価されるだけでなく、複数の先行する周期間の平均値が形成されることである。これによって、出現するパルス数の極値は、はるかに小さくなる。
【0024】
当然、本発明は、USB全速モードに限定されず、低速モードでも適用可能である。しかしながら、ここで、要求される精度は1.5%であり、これは、はるかに容易に達成され得る。
【0025】
さらに、十分に正確な同期信号が利用可能である場合、本発明は、他の用途に適用可能である。
【0026】
(符号の説明)
1 USBホスト
2 USBデバイス
3 入力信号
11、31 内部クロック発生器
12 不安定なクロック信号
13 安定したクロック信号
14 パルスフィルタ
15 同期復号器
16 同期信号
17 パルスカウンタ
18 パルス数メモリ
19 周波数分周器
20 動作クロック信号
21 データ信号復号器
22 出力信号
【図面の簡単な説明】
【図1】図1は、USB標準仕様による、2つのデバイスの接続を示す。
【図2】図2は、クロック発生器ユニットの第1の簡単な例示の実施形態をブロック回路図で示す。
【図3】図3は、図2のクロック発生器ユニットの第2の拡大された例示の実施例を、同様にブロック回路図で示す。
Claims (6)
- クロック発生器ユニットであって、
安定したクロック信号の予定クロック周波数よりも高いか、または等しい内部クロック周波数を有するクロックパルス(12)を発生させる内部クロック発生器(11、31)と、
該内部クロック発生器(11、31)と接続され、同期信号(16)によって開始値にセット可能であるパルスカウンタ(17)と、
実際値として、該同期信号(16)の先行するパルス間の、該発生させられたクロックパルスの数を記憶し得るパルス数メモリ(18)と、
該パルス数メモリ(18)内に記憶された数、およびクロックパルスの規定された予定数から、該発生させられたクロック信号(12)からフィルタリングアウトされるべきパルスの数を突き止め、該発生させられたクロック信号(12)をフィルタリングして、予定値に対応する複数のクロックパルスの数が、安定したクロック信号(13)として取り出し可能であるパルスフィルタ(14)と
を備える、クロック発生器ユニット。 - 前記パルス数メモリ(18)は、前記同期信号(16)の先行する2つのパルス間の、前記発生させられた複数のクロックパルスを含むことを特徴とする、請求項1に記載のクロック発生器ユニット。
- 前記パルス数メモリ(18)は、前記同期信号(16)の、複数の先行するパルス間で発生させられたクロックパルスの平均数を含むことを特徴とする、請求項1に記載のクロック発生器ユニット。
- 前記同期信号(16)は、同期復号器(15)によって入力信号(3)から突き止められ、前記安定したクロック信号(13)は、該同期復号器(15)と接続されることを特徴とする、請求項1に記載のクロック発生ユニット。
- 前記同期信号(16)は、USB仕様に従って提供された同期信号であることを特徴とする、請求項1に記載のクロック発生器。
- 前記安定したクロック周波数(13)は、前記パルスフィルタ(14)の出力において、動作クロック信号(20)の、必要とされる予定周波数よりも、偶数比で高く、前記安定したクロック信号(13)からの分割によって、前記パルスフィルタ(14)の出力にて該動作信号(20)を発生させる周波数分周器(19)が提供されることを特徴とする、請求項1に記載のクロック発生器ユニット。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10041772A DE10041772C2 (de) | 2000-08-25 | 2000-08-25 | Taktgenerator, insbesondere für USB-Geräte |
PCT/DE2001/003187 WO2002017047A2 (de) | 2000-08-25 | 2001-08-21 | Taktgenerator, insbesondere für usb-geräte |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004507812A true JP2004507812A (ja) | 2004-03-11 |
JP3759105B2 JP3759105B2 (ja) | 2006-03-22 |
Family
ID=7653761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002521675A Expired - Fee Related JP3759105B2 (ja) | 2000-08-25 | 2001-08-21 | 特にusbデバイス用のクロック発生器 |
Country Status (15)
Country | Link |
---|---|
US (1) | US6762635B2 (ja) |
EP (1) | EP1311933B1 (ja) |
JP (1) | JP3759105B2 (ja) |
KR (1) | KR100468210B1 (ja) |
CN (1) | CN1211720C (ja) |
AT (1) | ATE418755T1 (ja) |
BR (1) | BR0113471A (ja) |
CA (1) | CA2419260A1 (ja) |
DE (2) | DE10041772C2 (ja) |
IL (1) | IL154562A0 (ja) |
MX (1) | MXPA03001633A (ja) |
RU (1) | RU2242042C2 (ja) |
TW (1) | TW523990B (ja) |
UA (1) | UA72637C2 (ja) |
WO (1) | WO2002017047A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007094931A (ja) * | 2005-09-30 | 2007-04-12 | Nec Electronics Corp | 補正クロック発生回路及びそれを備えるusbデバイス |
JP2009512050A (ja) * | 2005-10-10 | 2009-03-19 | アクサルト・エス・アー | ローカルクロック生成のための方法および回路、ならびに同クロックを上に含むスマートカード |
JP2009289292A (ja) * | 2002-07-17 | 2009-12-10 | Chronologic Pty Ltd | 同期マルチチャネルユニバーサルシリアルバス |
JP2012500430A (ja) * | 2008-08-21 | 2012-01-05 | クロノロジック ピーティーワイ リミテッド | 同期及びタイミング方法及び装置 |
JP2012527659A (ja) * | 2009-05-20 | 2012-11-08 | クロノロジック プロプライエタリー リミテッド | 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10260656B4 (de) * | 2002-12-23 | 2006-03-30 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz |
DE10262079A1 (de) * | 2002-12-23 | 2004-11-18 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz |
US7120813B2 (en) | 2003-01-28 | 2006-10-10 | Robert Antoine Leydier | Method and apparatus for clock synthesis using universal serial bus downstream received signals |
US20040221312A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Techniques for reducing multimedia data packet overhead |
US7733915B2 (en) * | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
US20040218599A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Packet based video display interface and methods of use thereof |
US8059673B2 (en) | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
US8068485B2 (en) * | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
US7405719B2 (en) * | 2003-05-01 | 2008-07-29 | Genesis Microchip Inc. | Using packet transfer for driving LCD panel driver electronics |
US8204076B2 (en) * | 2003-05-01 | 2012-06-19 | Genesis Microchip Inc. | Compact packet based multimedia interface |
US7839860B2 (en) | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
US7800623B2 (en) | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
CN100347691C (zh) * | 2003-09-24 | 2007-11-07 | 创惟科技股份有限公司 | 宽频带锁频方法及其相关装置 |
US7613300B2 (en) * | 2003-09-26 | 2009-11-03 | Genesis Microchip Inc. | Content-protected digital link over a single signal line |
US7634090B2 (en) | 2003-09-26 | 2009-12-15 | Genesis Microchip Inc. | Packet based high definition high-bandwidth digital content protection |
US7127628B2 (en) * | 2004-02-24 | 2006-10-24 | Alcor Micro, Corp. | Method for automatically regulating an oscillator |
KR100990484B1 (ko) * | 2004-03-29 | 2010-10-29 | 삼성전자주식회사 | 직렬 버스 통신을 위한 송신 클럭 신호 발생기 |
CN1955949B (zh) * | 2005-10-24 | 2010-05-26 | 瑞昱半导体股份有限公司 | 通用串行总线装置 |
US7809973B2 (en) * | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
KR100741470B1 (ko) | 2006-09-26 | 2007-07-20 | 삼성전자주식회사 | 유에스비 장치를 위한 클럭 발생기 |
US8036613B2 (en) * | 2007-05-07 | 2011-10-11 | Infineon Technologies Ag | Communication system and method for operating a communication system |
KR101400695B1 (ko) | 2007-08-14 | 2014-06-27 | 삼성전자주식회사 | 안정된 클럭 신호를 생성할 수 있는 클럭 신호 발생기,상기 클럭 신호 발생기를 구비하는 반도체 메모리 장치 및그 방법 |
US20090262667A1 (en) * | 2008-04-21 | 2009-10-22 | Stmicroelectronics, Inc. | System and method for enabling topology mapping and communication between devices in a network |
CN101447859B (zh) * | 2008-12-26 | 2012-07-18 | 华为技术有限公司 | 检测时钟频率偏差的方法及其装置 |
US20100183004A1 (en) * | 2009-01-16 | 2010-07-22 | Stmicroelectronics, Inc. | System and method for dual mode communication between devices in a network |
US8860888B2 (en) | 2009-05-13 | 2014-10-14 | Stmicroelectronics, Inc. | Method and apparatus for power saving during video blanking periods |
US8760461B2 (en) * | 2009-05-13 | 2014-06-24 | Stmicroelectronics, Inc. | Device, system, and method for wide gamut color space support |
US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
US8429440B2 (en) | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
US8468285B2 (en) | 2009-05-18 | 2013-06-18 | Stmicroelectronics, Inc. | Operation of video source and sink with toggled hot plug detection |
US8291207B2 (en) | 2009-05-18 | 2012-10-16 | Stmicroelectronics, Inc. | Frequency and symbol locking using signal generated clock frequency and symbol identification |
US8370554B2 (en) | 2009-05-18 | 2013-02-05 | Stmicroelectronics, Inc. | Operation of video source and sink with hot plug detection not asserted |
US8582452B2 (en) | 2009-05-18 | 2013-11-12 | Stmicroelectronics, Inc. | Data link configuration by a receiver in the absence of link training data |
TWI410806B (zh) * | 2009-10-16 | 2013-10-01 | Elan Microelectronics Corp | A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet |
US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
US8918666B2 (en) * | 2011-05-23 | 2014-12-23 | Intel Mobile Communications GmbH | Apparatus for synchronizing a data handover between a first and second clock domain through FIFO buffering |
US8826062B2 (en) * | 2011-05-23 | 2014-09-02 | Intel Mobile Communications GmbH | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization |
US8724762B2 (en) | 2011-07-04 | 2014-05-13 | Faraday Technology Corp. | Clock regeneration method, reference-less receiver, and crystal-less system |
TWI446181B (zh) * | 2011-08-08 | 2014-07-21 | Faraday Tech Corp | 資料擷取的方法與相關裝置 |
CN102931969B (zh) * | 2011-08-12 | 2015-03-04 | 智原科技股份有限公司 | 数据提取的方法与装置 |
CN103455085A (zh) * | 2013-09-16 | 2013-12-18 | 四川和芯微电子股份有限公司 | 用于产生usb主机工作时钟的电路及方法 |
EP2978133A1 (en) * | 2014-07-22 | 2016-01-27 | Synopsys, Inc. | Calibration unit for calibrating an oscillator, oscillator arrangement and method for calibrating an oscillator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4849703A (en) * | 1986-07-15 | 1989-07-18 | Hayes Microcomputer Products, Inc. | Method and apparatus for generating a data sampling clock locked to a baud clock contained in a data signal |
JPH04268811A (ja) * | 1991-02-22 | 1992-09-24 | Yokogawa Hewlett Packard Ltd | タイミングジェネレータ |
KR100400316B1 (ko) * | 2001-06-30 | 2003-10-01 | 주식회사 하이닉스반도체 | 클럭 동기 장치 |
-
2000
- 2000-08-25 DE DE10041772A patent/DE10041772C2/de not_active Expired - Fee Related
-
2001
- 2001-08-21 IL IL15456201A patent/IL154562A0/xx unknown
- 2001-08-21 UA UA2003021629A patent/UA72637C2/uk unknown
- 2001-08-21 EP EP01969248A patent/EP1311933B1/de not_active Expired - Lifetime
- 2001-08-21 AT AT01969248T patent/ATE418755T1/de not_active IP Right Cessation
- 2001-08-21 WO PCT/DE2001/003187 patent/WO2002017047A2/de active IP Right Grant
- 2001-08-21 BR BR0113471-0A patent/BR0113471A/pt not_active IP Right Cessation
- 2001-08-21 CN CNB018146503A patent/CN1211720C/zh not_active Expired - Fee Related
- 2001-08-21 RU RU2003107929/09A patent/RU2242042C2/ru not_active IP Right Cessation
- 2001-08-21 JP JP2002521675A patent/JP3759105B2/ja not_active Expired - Fee Related
- 2001-08-21 KR KR10-2003-7002380A patent/KR100468210B1/ko not_active IP Right Cessation
- 2001-08-21 MX MXPA03001633A patent/MXPA03001633A/es active IP Right Grant
- 2001-08-21 DE DE50114602T patent/DE50114602D1/de not_active Expired - Fee Related
- 2001-08-21 CA CA002419260A patent/CA2419260A1/en not_active Abandoned
- 2001-08-24 TW TW090120853A patent/TW523990B/zh not_active IP Right Cessation
-
2003
- 2003-02-25 US US10/373,891 patent/US6762635B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289292A (ja) * | 2002-07-17 | 2009-12-10 | Chronologic Pty Ltd | 同期マルチチャネルユニバーサルシリアルバス |
JP2010182337A (ja) * | 2002-07-17 | 2010-08-19 | Chronologic Pty Ltd | 同期マルチチャネルユニバーサルシリアルバス |
JP2007094931A (ja) * | 2005-09-30 | 2007-04-12 | Nec Electronics Corp | 補正クロック発生回路及びそれを備えるusbデバイス |
JP2009512050A (ja) * | 2005-10-10 | 2009-03-19 | アクサルト・エス・アー | ローカルクロック生成のための方法および回路、ならびに同クロックを上に含むスマートカード |
KR101310724B1 (ko) | 2005-10-10 | 2013-10-14 | 에스티마이크로일렉트로닉스 에스.에이. | 로컬 클록 발생 방법과 회로 및 그를 포함하는 스마트카드 |
JP2012500430A (ja) * | 2008-08-21 | 2012-01-05 | クロノロジック ピーティーワイ リミテッド | 同期及びタイミング方法及び装置 |
JP2012527659A (ja) * | 2009-05-20 | 2012-11-08 | クロノロジック プロプライエタリー リミテッド | 分散型の同期されたクロックアーキテクチャのためのジッタ低減方法およびジッタ低減装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1211720C (zh) | 2005-07-20 |
US6762635B2 (en) | 2004-07-13 |
BR0113471A (pt) | 2003-07-15 |
ATE418755T1 (de) | 2009-01-15 |
CN1449516A (zh) | 2003-10-15 |
JP3759105B2 (ja) | 2006-03-22 |
RU2242042C2 (ru) | 2004-12-10 |
TW523990B (en) | 2003-03-11 |
MXPA03001633A (es) | 2004-04-02 |
KR20030038706A (ko) | 2003-05-16 |
US20030174795A1 (en) | 2003-09-18 |
DE50114602D1 (de) | 2009-02-05 |
DE10041772A1 (de) | 2002-03-14 |
UA72637C2 (en) | 2005-03-15 |
CA2419260A1 (en) | 2002-02-28 |
EP1311933B1 (de) | 2008-12-24 |
DE10041772C2 (de) | 2002-07-11 |
KR100468210B1 (ko) | 2005-01-26 |
WO2002017047A3 (de) | 2003-01-09 |
EP1311933A2 (de) | 2003-05-21 |
IL154562A0 (en) | 2003-09-17 |
WO2002017047A2 (de) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3759105B2 (ja) | 特にusbデバイス用のクロック発生器 | |
EP1445681B1 (en) | Method and apparatus for clock synthesis using universal serial bus downstream received signals | |
US20070079166A1 (en) | Compensated-clock generating circuit and USB device having same | |
EP2028660B1 (en) | Clock signal generator for generating stable clock signals, semiconductor memory device including the same, and methods of operating | |
US8914563B2 (en) | Integrated circuit, system, and method including a shared synchronization bus | |
CN102298414A (zh) | 服务器时间同步系统 | |
US10101764B2 (en) | Automatic clock configuration system | |
CN109308275B (zh) | 一种正交编码脉冲的转换系统及方法 | |
JP2007043554A (ja) | 電子回路装置のemi対策方法及び回路 | |
US20100281290A1 (en) | Clock generating circuit of computer | |
CN114785342A (zh) | 用于系统级芯片soc的低频高精度振荡器及系统级芯片soc | |
US7047433B2 (en) | Method and circuit for synchronizing a higher frequency clock and a lower frequency clock | |
CN102111135A (zh) | 上电复位电路 | |
EP1288771A2 (en) | Semiconductor integrated circuit with function to start and stop supply of clock signal | |
CN104391817A (zh) | 与外围设备同步的电子系统 | |
US20120072760A1 (en) | Timer, method of implementing system time using a timer, and integrated circuit device including the same | |
CN101923379A (zh) | 重置电压产生电路 | |
CN219122665U (zh) | 电源上电复位系统 | |
CN111446960A (zh) | 一种时钟输出电路 | |
CN201166830Y (zh) | 一种计算机键盘 | |
CN116184255B (zh) | 一种测试芯片内部电源的瞬态响应的方法和控制系统 | |
CN211653694U (zh) | 芯片 | |
CN115857648A (zh) | 电源上电复位系统 | |
CN104375968A (zh) | 主机端外围接口电路 | |
CN115376448A (zh) | 一种数据传输电路、芯片、设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |