JP2004363299A - 半導体接合ウエハ - Google Patents
半導体接合ウエハ Download PDFInfo
- Publication number
- JP2004363299A JP2004363299A JP2003159544A JP2003159544A JP2004363299A JP 2004363299 A JP2004363299 A JP 2004363299A JP 2003159544 A JP2003159544 A JP 2003159544A JP 2003159544 A JP2003159544 A JP 2003159544A JP 2004363299 A JP2004363299 A JP 2004363299A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- bonding
- void
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【解決手段】両ウエハ1,2の接合界面Bに、それからウエハ1,2の外へ通じる逃がし通路3を形成することにより、これら両貼り合せ面1a,2aを貼り合わせる際に、ボイド発生成分が局所的に封じ込められたとしても、逃がし通路3を介してボイド発生成分がウエハ1,2外へ抜くことが可能となり、接合界面Bにボイド発生成分が残留せず、ボイド発生の抑制に寄与する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、シリコン半導体基板同士を直接接合して製造した半導体接合ウエハ、特に固着熱処理工程におけるボイド(未接合部分)の発生を防止するものに関する。
詳しくは、2枚のシリコンウエハを直接又は酸化膜を介して貼り合わせる半導体接合ウエハに関する。
【0002】
【従来の技術】
従来、この種の半導体接合ウエハとして、2枚のシリコンウエハ(シリコン基板)の各接合面を夫々鏡面研磨し、各接合面の酸化膜を除去するか又は弗酸処理した後、水洗、乾燥して、これらの接合面を実質的に異物の介在しない条件下で直接密接させてシリコンウエハを加圧することなく 200℃以上の温度で熱処理することにより、一体的に接着させるものがある(例えば、特許文献1参照)。
【0003】
【特許文献1】
特許第2621851号公報(第1〜2頁)
【0004】
【発明が解決しようとする課題】
しかし乍ら、このような従来の半導体接合ウエハでは、その製造過程において、2枚のウエハを接着する際、これらの接合界面に例えば空気などが局所的に封じ込められ、この接着後に接着強度を強固にするための固着熱処理を施すと、固着熱処理におけるウエハ内成分(例えばドーパント)の外方拡散などにより、接合界面にボイド(未接合部分)が発生することが判っている。
このボイドは、デバイス製造工程において接合部分が剥離する原因となったり、デバイス特性に悪影響を及ぼすという問題がある。
このようなボイドの発生を防止するために、様々な接合方法や接合装置などが既に出願されているが、簡便な方法で確実にボイドの発生を防止するものはなかった。
【0005】
本発明のうち請求項1記載の発明は、簡便でしかも確実にボイドの発生を防止することを目的としたものである。
請求項2、3記載の発明は、請求項1に記載の発明の目的に加えて、極めて簡単な構造でボイドの発生を確実に防止することを目的としたものである。
請求項4記載の発明は、請求項1、2または3に記載の発明の目的に加えて、逃がし通路が原因となってチップの製作個数が減るのを防止することを目的としたものである。
【0006】
【課題を解決するための手段】
上記課題を解決するために本発明が講じた手段は、以下の通りである。
本発明のうち請求項1記載の発明は、両ウエハの接合界面に、それからウエハの外へ通じる逃がし通路を形成し、この逃がし通路を介して該接合界面に封じ込められたボイド発生成分をウエハ外へ抜いたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明の構成に、前記逃がし通路が、両ウエハのどちらか一方又は両方の貼り合せ面に形成した段差であり、この段差を各ウエハの外周面の2点以上に亘って貫通させた構成を加えたことを特徴とする。
請求項3記載の発明は、請求項1記載の発明の構成に、前記前記逃がし通路が、両ウエハのどちらか一方又は両方の貼り合せ面からウエハの裏面に亘って開穿した通孔である構成を加えたことを特徴とする。
請求項4記載の発明は、請求項1、2または3記載の発明の構成に、前記逃がし通路を、後工程でパターンリングされる各チップ間の切断線に沿って配置した構成を加えたことを特徴とする。
【0007】
【作用】
上記手段を採用することにより以下の作用を生じる。
請求項1では、両ウエハの接合界面に、それからウエハの外へ通じる逃がし通路を形成することにより、これら両貼り合せ面を貼り合わせる際に、ボイド発生成分が局所的に封じ込められたとしても、逃がし通路を介してボイド発生成分がウエハ外へ抜くことが可能となり、接合界面にボイド発生成分が残留せず、ボイド発生の抑制に寄与する。
請求項2では、請求項1記載の発明の作用に加えて、両ウエハのどちらか一方又は両方の貼り合せ面に形成された段差を、各ウエハの外周面の2点以上に亘って貫通させることにより、両貼り合せ面の間に封じ込んだボイド発生成分が段差を通って各ウエハの外周面の2点へ抜くことが可能となる。
請求項3では、請求項1記載の発明の作用に加えて、両ウエハのどちらか一方又は両方の貼り合せ面から各ウエハの裏面に通じる通孔を開穿することにより、両貼り合せ面の間に封じ込んだボイド発生成分が通孔を通じてウエハ裏面へ抜かれる。
請求項4では、請求項1、2または3記載の発明の作用に加えて、逃がし通路を後工程でパターンリングされる各チップ間の切断線に沿って配置することにより、後工程で貼り合わされたウエハを切断線沿いに切断して個々のチップに分割する際に、逃がし通路も一緒に切断されて消滅する。
【0008】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
この実施例は、図1及び図2に示す如く、互いに貼り合わせる2枚のシリコンウエハ1,2が、少なくとも夫々の貼り合せ面1a,2aが鏡面加工されたベースウエハ及びボンドウエハであり、これらベースウエハ1とボンドウエハ2の接合界面Bから該ウエハ1,2の外へ通じる逃がし通路3として、これら両の貼り合せ面1a,2aのどちらか一方又は両方に凹溝状の段差3aを形成した場合を示すものである。
【0009】
上記ベースウエハ1とボンドウエハ2との貼り合わせには、本実施例の場合、図2(a)に示すような「PWバルク接合」と、図2(b)に示すような「拡散接合」について説明する。
【0010】
「PWバルク接合」は、鏡面加工されたベースウエハ1の貼り合せ面1a及びボンドウエハ2の貼り合せ面2aを、例えばフッ酸(HF)などの水溶液により洗浄して、両貼り合せ面1a,2aの自然酸化膜が除去されたものを直接重ね合わせるか、或いは少なくとも貼り合せ面1a,2aのどちらか一方又は両方に熱酸化により酸化膜(図示せず)が形成されたものを、フッ酸洗浄せずに該酸化膜が挟み込まれるように重ね合わせ、その後、この重ね合わされた両ウエハ1,2を酸素(O2)ガス雰囲気中にて例えば約1100℃で2時間程度の固着熱処理することにより、所定の接着強度が得られる。
【0011】
「拡散接合」は、ボンドウエハ2を例えばリンやボロン(ホウ素)などの不純物で拡散(ディフュージョン)処理されて表面に拡散層2bが形成された貼り合せ面2aを鏡面研磨してから、ボンドウエハ2の貼り合せ面2aと共に、例えばフッ酸などの水溶液により洗浄して、両貼り合せ面1a,2aの自然酸化膜が除去されたものを直接重ね合わせるか、或いは少なくとも貼り合せ面1a,2aのどちらか一方又は両方に熱酸化により酸化膜(図示せず)が形成されたものを、フッ酸洗浄せずに該酸化膜が挟み込まれるように重ね合わせ、その後、この重ね合わされた両ウエハ1,2を酸素ガス雰囲気中にて例えば約1200℃で2時間程度の固着熱処理することにより、所定の接着強度が得られる。
【0012】
そして、上記凹溝状の段差3aは、ベースウエハ1とボンドウエハ2の重ね合わせ前に形成され、これら両ウエハ1,2の間に酸化膜を挟み込む場合には、この酸化膜形成の前後に形成され、その形成方法としては、例えばダイシング装置、ワイヤーソー装置、ブラスト装置などを使用するか、又は薬液やプラズマなどによるエッチングで形成するか、これらの組み合わせにより形成する。
【0013】
図示例の場合には、ボンドウエハ2の貼り合せ面2aのみに、例えばダイシング装置やワイヤーソー装置などで断面円弧状の段差3aを溝切りし、その平面形状が該ウエハ2の中心を通る十字状の直線溝とすることにより、この段差3aを各ウエハ1,2の外周面の2点以上に亘って貫通させたが、これに限定されず、貼り合せ面2aに溝切りした段差3aに代えて、ベースウエハ1の貼り合せ面1aのみに段差3aを溝切りしたり、これら両貼り合せ面1a,2aに亘って段差3a,3aを溝切りしても良い。
【0014】
更に、上記段差3aの断面形状及び平面形状だけでなく、溝切りした位置や本数も、図示した断面円弧状に形成される十字状の直線溝に限定されず、両ウエハ1,2の接合界面Bから該ウエハ1,2の外へ達する空間であれば、どのような断面形状及び平面形状でも良く、配置や本数についても任意である。
【0015】
また、上記逃がし通路3は、後工程でパターンリングされる各チップC間の切断線(スクライブライン)Lに沿って配置することが好ましく、図示例の場合には、段差3aを切断線に沿って直線上に配置している。
【0016】
次に、斯かる半導体接合ウエハの製造方法について説明する。
先ず、ベースウエハ1の貼り合せ面1aとボンドウエハ2の貼り合せ面2aとからなる接合界面Bに、それからウエハ1,2の外へ通じる逃がし通路3を形成してから、図2(a)に示す「PWバルク接合」や図2(b)に示す「拡散接合」によって、これら両貼り合せ面1a,2aを貼り合わせた。
【0017】
それにより、両ウエハ1,2の重ね合わせ時に、例えば空気などのボイド発生成分が局所的に封じ込められたとしても、逃がし通路3を介してボイド発生成分がウエハ1,2外へ抜くことが可能となり、接合界面Bにボイド発生成分が残留せず、ボイド発生の抑制に寄与する。
【0018】
その実験例として、固着熱処理後の状態を超音波探傷法で測定した映像(写真)を図3に示す。
この図3には、(a)として「拡散接合」で貼り合わせた半導体接合ウエハと、(b)として逃がし通路3を形成せずに貼り合わせた比較例を、夫々3例ずつ示した。
【0019】
その結果、両ウエハ1,2の貼り合わせ作業を多少ラフに行っても、ボイドの発生を確実に防止できることが判った。
なお、上述したように両ウエハ1,2を貼り合わせた後は、図2(a)(b)に二点鎖線で示したように、少なくともボンドウエハ2の裏面2c側を平面研削した後に研磨して所望厚さの半導体接合ウエハが完成する。
【0020】
更に本実施例の場合には、両ウエハ1,2のどちらか一方又は両方の貼り合せ面1a,1bに形成された段差3aを、各ウエハ1,2の外周面の2点以上に亘って貫通させることにより、両貼り合せ面1a,1bの間に封じ込んだボイド発生成分が段差3aを通って各ウエハ1a,1bの外周面の2点へ抜くことが可能となる。
その結果、極めて簡単な構造でボイドの発生を確実に防止できるという利点がある。
【0021】
また、上記逃がし通路3を後工程でパターンリングされる各チップC間の切断線Lに沿って配置すれば、後工程で貼り合わされたウエハ1,2を切断線L沿いに切断して個々のチップCに分割する際に、逃がし通路3も一緒に切断されて消滅する。
その結果、逃がし通路3が原因となってチップの製作個数が減るのを防止できるという利点がある。
【0022】
一方、図4及び図5に示すものは、本発明の他の実施例であり、このものは、前記逃がし通路3として、これら両ウエハ1,2の貼り合せ面1a,2aのどちらか一方又は両方にから各ウエハ1,2の裏面に亘って通孔3bを開穿した構成が、前記図1及び図2に示した実施例とは異なり、それ以外の構成は図1及び図2に示した実施例と同じものである。
【0023】
上記通孔3bは、前記段差3aと同様に、ベースウエハ1とボンドウエハ2の重ね合わせ前に形成され、これら両ウエハ1,2の間に酸化膜(図示せず)を挟み込む場合には、この酸化膜形成の前後に形成され、その形成方法としては、例えばドリル,ブラスト装置などを使用するか、又は薬液やプラズマなどによるエッチングで形成するか、これらの組み合わせにより形成する。
【0024】
図示例の場合には、ボンドウエハ2の貼り合せ面2aから裏面2cに亘り、例えばドリルなどで平面円形の通孔3bを複数個開穿したが、通孔3bの平面形状や開穿位置や個数も、図示したものに限定されず、両ウエハ1,2の接合界面Bから該ウエハ1,2の外へ達する空間であれば、どのような平面形状や開穿配置や個数でも良い。
【0025】
その結果、図4及び図5に示すものは、両貼り合せ面1,2の間に封じ込んだボイド発生成分が通孔3bを通じてウエハ2の裏面2cへ抜かれるので、前記段差3aと同様に、極めて簡単な構造でボイドの発生を確実に防止できるという利点がある。
【0026】
尚、前示両実施例では、2枚のシリコンウエハ1,2を直接又は酸化膜を介して貼り合わせる場合のみを説明したが、これに限定されず、同様に3枚以上のシリコンウエハを直接又は酸化膜を介して貼り合わせることも可能である。
更に逃がし通路3として両ウエハ1,2のどちらか一方のみに段差3aと通孔3bを別々に形成したが、これに限定されず、両ウエハ1,2のどちらか一方に段差3aを形成して他方に通孔3bを開穿しても良い。
【0027】
【発明の効果】
以上説明したように、本発明のうち請求項1記載の発明は、両ウエハの接合界面に、それからウエハの外へ通じる逃がし通路を形成することにより、これら両貼り合せ面を貼り合わせる際に、ボイド発生成分が局所的に封じ込められたとしても、逃がし通路を介してボイド発生成分がウエハ外へ抜くことが可能となり、接合界面にボイド発生成分が残留せず、ボイド発生の抑制に寄与するので、簡便でしかも確実にボイドの発生を防止できる。
従って、後工程の接合ウエハの加工プロセス、及びデバイスプロセスにおける接合界面でのハガレ・ワレ・カケなどの不良品の発生を低減できデバイスチップの低コスト化が実現できることは元より、最終製品であるデバイスの電気特性に悪影響を与えず高品質のデバイスチップが製造可能となる。
【0028】
請求項2の発明は、請求項1の発明の効果に加えて、両ウエハのどちらか一方又は両方の貼り合せ面に形成された段差を、各ウエハの外周面の2点以上に亘って貫通させることにより、両貼り合せ面の間に封じ込んだボイド発生成分が段差を通って各ウエハの外周面の2点へ抜くことが可能となるので、極めて簡単な構造でボイドの発生を確実に防止できる。
【0029】
請求項3の発明は、請求項1の発明の効果に加えて、両ウエハのどちらか一方又は両方の貼り合せ面から各ウエハの裏面に通じる通孔を開穿することにより、両貼り合せ面の間に封じ込んだボイド発生成分が通孔を通じてウエハ裏面へ抜かれるので、極めて簡単な構造でボイドの発生を確実に防止する・できる。
【0030】
請求項4の発明は、請求項1、2または3の発明の効果に加えて、逃がし通路を後工程でパターンリングされる各チップ間の切断線に沿って配置することにより、後工程で貼り合わされたウエハを切断線沿いに切断して個々のチップに分割する際に、逃がし通路も一緒に切断されて消滅するので、逃がし通路が原因となってチップの製作個数が減るのを防止できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す半導体接合ウエハの一部拡大平面図である。
【図2】図1の(2)−(2)に沿える部分拡大縦断正面図であり、(a)はPWバルク接合の場合を示し、(b)は拡散接合の場合を示している。
【図3】ボイドの発生を超音波探傷法で測定した結果を示す映像であり、(a)は拡散接合の場合を示し、(b)は比較例を示している。
【図4】本発明の他の実施例を示す半導体接合ウエハの平面図である。
【図5】図4の(5)−(5)に沿える部分拡大縦断正面図であり、(a)はPWバルク接合の場合を示し、(b)は拡散接合の場合を示している
【符号の説明】
B 接合界面 C チップ
L 切断線 1 ウエハ(ベースウエハ)
1a 貼り合せ面 2 ウエハ(ボンドウエハ)
2a 貼り合せ面 3 逃がし通路
3a 段差 3b 通孔
Claims (4)
- 2枚のシリコンウエハ(1,2)を直接又は酸化膜を介して貼り合わせる半導体接合ウエハにおいて、
前記両ウエハ(1,2)の接合界面(B)に、それからウエハ(1,2)の外へ通じる逃がし通路(3)を形成し、この逃がし通路(3)を介して該接合界面(B)に封じ込められたボイド発生成分をウエハ(1,2)外へ抜いたことを特徴とする半導体接合ウエハ。 - 前記逃がし通路(3)が、両ウエハ(1,2)のどちらか一方又は両方の貼り合せ面(1a,2a)に形成した段差(3a)であり、この段差(3a)を各ウエハ(1,2)の外周面の2点以上に亘って貫通させた請求項1記載の半導体接合ウエハ。
- 前記逃がし通路(3)が、両ウエハ(1,2)のどちらか一方又は両方の貼り合せ面(1a,2a)からウエハ(1,2)の裏面に亘って開穿した通孔(3b)である請求項1または2記載の半導体接合ウエハ。
- 前記逃がし通路(3)を、後工程でパターンリングされる各チップ(C)間の切断線(L)に沿って配置した請求項1、2または3記載の半導体接合ウエハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003159544A JP3927925B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体接合ウエハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003159544A JP3927925B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体接合ウエハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004363299A true JP2004363299A (ja) | 2004-12-24 |
JP3927925B2 JP3927925B2 (ja) | 2007-06-13 |
Family
ID=34052574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003159544A Expired - Fee Related JP3927925B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体接合ウエハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3927925B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184546A (ja) * | 2005-12-30 | 2007-07-19 | Samsung Electronics Co Ltd | シリコン直接接合方法 |
EP2388807A1 (en) * | 2010-05-20 | 2011-11-23 | Nxp B.V. | Semiconductor die with venting channel |
JP2014143399A (ja) * | 2012-12-25 | 2014-08-07 | Nikon Corp | 基板および基板接合方法 |
JP2015228449A (ja) * | 2014-06-02 | 2015-12-17 | 株式会社ニコン | 基板接合方法および基板接合装置 |
JP2016039271A (ja) * | 2014-08-08 | 2016-03-22 | 株式会社ニコン | 基板 |
JP2019068084A (ja) * | 2018-11-30 | 2019-04-25 | 株式会社ニコン | 基板接合方法および基板接合装置 |
-
2003
- 2003-06-04 JP JP2003159544A patent/JP3927925B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184546A (ja) * | 2005-12-30 | 2007-07-19 | Samsung Electronics Co Ltd | シリコン直接接合方法 |
JP4616235B2 (ja) * | 2005-12-30 | 2011-01-19 | 三星電子株式会社 | シリコン直接接合方法 |
EP2388807A1 (en) * | 2010-05-20 | 2011-11-23 | Nxp B.V. | Semiconductor die with venting channel |
JP2014143399A (ja) * | 2012-12-25 | 2014-08-07 | Nikon Corp | 基板および基板接合方法 |
JP2015228449A (ja) * | 2014-06-02 | 2015-12-17 | 株式会社ニコン | 基板接合方法および基板接合装置 |
JP2016039271A (ja) * | 2014-08-08 | 2016-03-22 | 株式会社ニコン | 基板 |
JP2019068084A (ja) * | 2018-11-30 | 2019-04-25 | 株式会社ニコン | 基板接合方法および基板接合装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3927925B2 (ja) | 2007-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5137059B2 (ja) | 電子部品用パッケージ及びその製造方法と電子部品装置 | |
JP2020520118A (ja) | 処理された積層ダイ | |
KR20080107352A (ko) | 웨이퍼 형태의 탈착가능한 구조물 제작 방법 | |
JP2007165371A (ja) | 半導体装置の製造方法 | |
JP2005051149A5 (ja) | ||
JP2004363299A (ja) | 半導体接合ウエハ | |
US7262486B2 (en) | SOI substrate and method for manufacturing the same | |
JP2008141135A (ja) | 半導体装置の製造方法 | |
JP2013105919A (ja) | 半導体ウェハ及び半導体装置の製造方法 | |
JP2002313835A (ja) | ボンディングパッド、半導体装置及びワイヤボンディング方法 | |
JP4161432B2 (ja) | 半導体圧力センサおよびその製造方法 | |
US8093719B1 (en) | Seal ring for preventing crack propagation in integrated circuit devices | |
JP6843570B2 (ja) | 半導体装置の製造方法 | |
KR100571848B1 (ko) | 실리콘 직접 접합 방법 | |
JP2004063540A (ja) | 半導体装置 | |
JP2011129612A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3030545B2 (ja) | 接合ウエーハの製造方法 | |
KR100483654B1 (ko) | 반도체 장치 | |
JP2005150508A (ja) | 半導体装置の製造方法 | |
JP2009272494A (ja) | 電子デバイス及びその製造方法、ならびに、前記電子デバイスを用いた接続構造体及びその製造方法 | |
JP2014038996A (ja) | シリコン基板及びその製造方法 | |
JP2005302941A (ja) | 半導体装置の製造方法 | |
JP3107056B2 (ja) | 樹脂封止型半導体装置の開封方法 | |
JPH01120850A (ja) | 半導体基板の製造方法 | |
JP2000012594A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3927925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |