JP2004363121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004363121A JP2004363121A JP2003155877A JP2003155877A JP2004363121A JP 2004363121 A JP2004363121 A JP 2004363121A JP 2003155877 A JP2003155877 A JP 2003155877A JP 2003155877 A JP2003155877 A JP 2003155877A JP 2004363121 A JP2004363121 A JP 2004363121A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- sti
- semiconductor device
- film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】STIの絶縁材埋め込み後の工程における、STI部分の体積変化を軽減し、シリコン基板へ与えるストレスやディボットの発生を少なくして、巨大転位ループの発生、及び電流不良や絶縁不良の発生を軽減できる半導体装置の製造方法を提供すること。
【解決手段】シリコン基板10に、トレンチ素子分離領域22として酸化シリコン膜を埋め込んだ後、ウエル領域の形成を経て、基板10表面にゲート酸化膜26を形成する半導体装置の製造方法であって、ゲート酸化膜26の形成直後にアニール処理を行うことを特徴としている。ゲート酸化膜26の形成直後にアニール処理を行うことにより、STI部分22の焼き締めがなされて、その後の工程における耐エッチング性(特に耐フッ酸性)を強めて、STI部分22の酸化膜が膜減りするのを軽減でき、半導体装置の品質を向上させることが可能となる。
【選択図】 図1
【解決手段】シリコン基板10に、トレンチ素子分離領域22として酸化シリコン膜を埋め込んだ後、ウエル領域の形成を経て、基板10表面にゲート酸化膜26を形成する半導体装置の製造方法であって、ゲート酸化膜26の形成直後にアニール処理を行うことを特徴としている。ゲート酸化膜26の形成直後にアニール処理を行うことにより、STI部分22の焼き締めがなされて、その後の工程における耐エッチング性(特に耐フッ酸性)を強めて、STI部分22の酸化膜が膜減りするのを軽減でき、半導体装置の品質を向上させることが可能となる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に素子分離領域を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体素子、たとえばMOSトランジスタの微細化に伴い、半導体素子間を分離するための領域の微細化が必要とされている。半導体素子間を分離する技術の1つとして、基板上の半導体素子間にトレンチ(溝)を設け、このトレンチに絶縁材を充填することによって、半導体素子間を分離するトレンチ素子分離技術(STIと呼ばれる)がある。
【0003】
従来、STIにおける、トレンチへの絶縁材の埋め込みには、主としてハイデンシティ(高密度)プラズマCVDで形成した酸化シリコン膜SiO2が用いられていた。
【0004】
【特許文献1】
特開2001−85533号公報
【0005】
【発明が解決しようとする課題】
ところで、ハイデンシティ(高密度)プラズマCVDで形成した酸化膜は、密度が高く硬質であるため、その後の酸化工程(トランジスタ形成時のウエル領域形成前のプレ酸化とかゲート酸化膜形成時のゲート酸化など)によって、トレンチ内に埋め込まれた酸化シリコン膜で構成される絶縁層(以下、STI部分という)の側壁または底面のシリコン基板が酸化され、STI部分が体積膨張し、シリコン基板に物理的応力(ストレス)を与えやすい。このストレスによりシリコン基板に結晶欠陥、或いは巨大な転位ループが生じ、基板内の領域間のジャンクションリークなどによって待機時電流の不良を引き起こしていた。また、STI部分の埋め込み酸化膜の種類によっては、例えばTEOSを用いた減圧CVDによる酸化膜では、STI部分の埋め込み後の工程において行われるフッ酸などのウエットエッチングによって、STI部分が体積収縮し、STI部分の表面に深いディボットを生じて、後の工程で絶縁不良を引き起こす虞れがあった。
【0006】
そこで、本発明は、上記の問題に鑑みてなされたもので、STIの絶縁材埋め込み後の工程における、STI部分の体積変化を軽減し、シリコン基板へ与えるストレスやディボットの発生を少なくして、巨大転位ループの発生、及び電流不良や絶縁不良の発生を軽減できる半導体装置の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、シリコン基板に、トレンチ素子分離領域として酸化シリコン膜を埋め込んだ後、ウエル領域の形成を経て、基板表面にゲート酸化膜を形成する半導体装置の製造方法であって、前記ゲート酸化膜の形成直後にアニール処理を行うことを特徴とするものである。
【0008】
本発明のこのような製造方法によれば、ゲート酸化膜の形成直後にアニール処理を行うことにより、STI部分の焼き締めがなされて、その後の工程における耐エッチング性を強めることができる。特にフッ酸などのウエットエッチングによってSTI部分の酸化膜が膜減りするのを軽減し、STI膜減りに起因した各種の不具合を低減して、半導体装置の品質及び信頼性を向上させることができる。
【0009】
本発明による導体装置の製造方法は、シリコン基板に、トレンチ素子分離領域として埋め込まれた酸化シリコン膜と、前記トレンチ素子分離領域を境として異なった膜厚のゲート酸化膜をそれぞれ有する第1,第2のウエル領域とを含み、前記異なった膜厚のゲート酸化膜は、1回目のゲート酸化を第1,第2のウエル領域の両方に行った後、第1のウエル領域の酸化膜をレジストで覆って第2のウエル領域の酸化膜をエッチング除去し、その後に2回目のゲート酸化を第1,第2のウエル領域の両方に行うことによって形成する、半導体装置の製造方法であって、前記1回目のゲート酸化の工程と、前記エッチング除去の工程との間に、アニール処理を行うことを特徴とするものである。
【0010】
本発明のこのような製造方法によれば、同一基板上に、高耐圧トランジスタと低耐圧トランジスタを形成する場合のように、膜厚の異なったトランジスタを製造する方法においては、1回目のゲート酸化の工程と、2回目のゲート酸化の工程との間に一方のウエル領域の酸化膜をエッチング除去する工程が設けられているが、このエッチング除去の工程の前、すなわち1回目のゲート酸化の工程の後に、アニール処理を行うことにより、STI部分の焼き締めがなされて、その後に行われるエッチング処理の耐エッチング性を強めることができる。特にフッ酸などのウエットエッチングによってSTI部分の酸化膜が膜減りするのを軽減し、STI膜減りに起因した各種の不具合を低減して、半導体装置の品質及び信頼性を向上させることができる。
【0011】
また、本発明において、前記酸化シリコン膜として、TEOSを用いた減圧CVDで形成した酸化シリコン膜を使用することが好ましい。
【0012】
このような製造方法によれば、STI部分として、TEOSを用いた減圧CVDで形成した酸化シリコン膜を使用することにより、従来使用されていたハイデンシティ・プラズマCVDによる密度の高い酸化シリコン膜に比べて、膜質が疎であるため、STI部分の体積変化ストレス、特に体積膨張によるストレスをSTI酸化膜が吸収できる効果がある。一方、TEOSを用いた減圧CVDで形成した酸化シリコン膜を使用することにより、後のエッチング処理、特にフッ酸によるエッチングにてSTI部分の酸化シリコン膜が膜減りする虞れがあるが、エッチング処理の前にアニールによる焼き締めを行っていれば、その虞れを軽減することが可能となる。
【0013】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図1は本発明の一実施の形態に係る半導体装置の製造方法を模式的に示す断面図である。
【0014】
図1(a)において、半導体基板であるシリコン基板10に、パッド層12を形成する。パッド層12としては、例えば酸化窒化シリコン(SiON)が用いられ、CVD法などにより形成される。パッド層12の膜厚は、例えば100Åである。次に、パッド層12上に、ストッパ層14を形成する。ストッパ層14としては、例えば窒化シリコン(Si3N4)が用いられ、CVD法などにより形成される。ストッパ層14は、後の化学的機械的研磨(CMP)におけるストッパとして機能するのに十分な膜厚、例えば1500Åの膜厚を有する。
【0015】
続いて、図1(b)のように、フォトリソグラフィ工程とエッチング工程を用いてパターン形成を行い、トレンチ16を形成する。3600Åの深さに溝(トレンチという)が形成される。
【0016】
トレンチ形成後、図1(c)に示すように、フッ酸(HF)で表面を軽くエッチングする(ライトエッチングと呼ばれる)。このライトエッチングは、トレンチ16におけるパッド層12の端部に対してなされ、酸化シリコン(SiO2)膜相当の膜厚230Åをエッチングする。
【0017】
続いて、熱酸化法により、トレンチ16におけるシリコン基板10の露出面を酸化し、トレンチ酸化膜18(図1(d)参照)を形成する。次に埋め込み酸化膜として、ハイデンシティ(高密度)プラズマCVD法或いはテトラエチルオルソシリケート(TEOS)を用いた減圧CVD法で、酸化シリコン膜からなるトレンチ絶縁層20を埋め込む。トレンチ絶縁層20の膜厚は6500Åである。その結果、ストッパ層14の上に絶縁層20が堆積される。そして、図1(d)に示すようにストッパ層14の上に堆積した絶縁層20をCMP法により平坦化することにより、図1(d)に示すような状態となる。
【0018】
続いて、トレンチ絶縁層20の両側の領域に存在するストッパ層14及びパッド層12を除去する。まず、ストッパ層14を、熱リン酸液によるウエットエッチングを用いて除去する。そして、シリコン基板10上のパッド層12もフッ酸によるウエットエッチングで除去する。ストッパ層14及びパッド層12を除去した後は、シリコン基板10の素子形成領域の表面よりトレンチ絶縁層20が突出した状態となるが、この場合、パッド層12を除去するフッ酸により絶縁層20の突出部が少しずつ小さくなって、図1(e)に示すような状態となる。これにより、STIによる素子分離領域22(前記のSTI部分に相当する)が形成される。
【0019】
次に、トランジスタ形成のための犠牲酸化膜形成としてのプレ酸化の工程に入る。プレ酸化では、図1(f)に示すように、熱酸化法により、シリコン基板10上に犠牲酸化膜24としての酸化シリコン膜SiO2が形成される。このときシリコン基板10の露出面が酸化されるが、同時にトレンチ絶縁層20と接するシリコンSiも酸化されていく。プレ酸化膜はトランジスタ形成におけるイオン注入のダメージを防ぐ役割をする。本実施の形態では、トランジスタ形成工程の前におけるこのプレ酸化を、750℃でウエット酸化し、膜厚100Åとする。ウエット酸化とは、酸素O2+水素H2の雰囲気中で行う熱酸化である。
【0020】
続いて、図示しないが、トランジスタ形成工程におけるウエル領域の形成を行う。高耐圧トランジスタ(以下、HV)と低耐圧トランジスタ(以下、LV)を形成する場合には、STI部分22の両側の領域に対してフォトリソグラフィ工程とイオン注入工程を繰り返して行って、HV,LVの各エリアにそれぞれウエル領域とチャネル領域(ウエル領域のソース領域とドレイン領域との間に存在)を形成する。
【0021】
その後、前述の図1(f)で形成したプレ酸化膜24を、フッ酸HFを用いて膜厚150Å相当のエッチングを行うことにより、図1(g)のように膜厚100Å分のプレ酸化膜を除去する。
【0022】
次に、ゲート酸化膜形成工程に入る。HVとLVを形成する場合には、HVエリアとLVエリアとでは耐圧が異なるため、異なった膜厚のゲート酸化膜形成(以下、単にゲート酸化という)を行う必要がある。すなわち、1回目のゲート酸化を第1,第2のウエル領域の両方に行った後、第1のウエル領域の酸化膜をレジストで覆って第2のウエル領域の酸化膜をエッチング除去し、その後に2回目のゲート酸化を第1,第2のウエル領域の両方に行うことによって、第1,第2のウエル領域の表面にそれぞれ互いに膜厚の異なったゲート酸化膜を形成する。HVエリアの第1のウエル領域のゲート酸化膜が厚く、LVエリアの第2のウエル領域のゲート酸化膜が薄く形成される。
【0023】
下記の表1に、HVとLVを形成する際のゲート酸化の具体例を示してある。1回目のゲート酸化をG1−OX、第2のウエル領域の酸化膜除去のためのエッチングをHVOX−ET、2回目のゲート酸化をG2−OXとしてある。
【0024】
まず、1回目のゲート酸化を行って、図1(h)に示すように、図1(g)のシリコン基板10の表面(STI部分を含む)に膜厚150Åの1回目のゲート酸化膜26を形成する。次のアニール処理については本発明の要部となるので後述することにして、図1(i)の工程を説明する。図1(h)の工程の後に、アニール処理を行った後、HVエリアをレジストで覆い、図1(i)のように、フッ酸HFを用いて膜厚230Å相当のエッチングを行い、LVエリアとSTI部分22における酸化膜26の点線部分が、膜厚150Å分除去される。このとき、HVエリアはレジストされていて除去されない(表1では――としてある)。その後に、図示しないが、図1(i)の状態に対して、2回目のゲート酸化をHV,LVの両方のエリア(STI部分も含む)に行うことによって、膜厚35Åのゲート酸化膜(図1(j)の符号28)を形成する。然るに、最終的に形成されるゲート酸化膜の膜厚は、HVエリアで165Å、LVエリアで35Åとなる。なお、HVエリアについて、最終的に形成されるゲート酸化膜が、1回目,2回目のゲート酸化膜の各膜厚の合計となっていないのは、ゲート酸化膜が収縮した結果である。
【0025】
一方、図1(i)で示したようにフッ酸HFによるエッチングがなされた結果、STI部分22が収縮もしくは削られている。STI部分の上端部分内周側に深い溝ができたりする。その結果、図1(j)に示すように、その後のゲート電極形成工程において、導電層として多結晶シリコン層30を堆積すると、多結晶シリコン層30が深い溝に落ち込んでしまい、後に導電層をパターンニングしたときにSTI部分の溝に多結晶シリコン層30が残ってしまい、電気的にショートし電気的不良をを発生する可能性がある。
【0026】
そこで、本発明の実施の形態では、半導体装置の製造方法におけるゲート酸化膜形成工程において、1回目のゲート酸化の工程(図1(h)の工程)と、フッ酸HFによるエッチングの工程(図1(i)の工程)との間に、アニール処理の工程(k) を挿入することで、フッ酸HFによるエッチングを行う前に、1回目のゲート酸化によって形成される酸化膜26及びトレンチ絶縁層(SiO2膜)20に対してアニール処理、すなわち、焼き締めを行う。アニール処理の条件は、N2雰囲気下、温度1000℃、時間30分である。アニール処理をしておくと、その後の前記エッチング(HVOX−ET)の後でも、STI部分の絶縁層20に縮みを生ずることが少なくなる結果、STI部分に深い溝できるのを抑え、前記の電気的ショートの発生を防ぐことが可能となる。
【0027】
このように、図1(h)の工程と、図1(i)の工程との間に、アニール処理工程を入れることによって得られる効果は、後の酸化工程でのSTI部分22の体積膨張ストレスを吸収する意味で、STIの埋め込み絶縁層20として、TEOSを用いた減圧CVDで形成した酸化膜(SiO2)を使用する場合に特に大きいと考えられる。何故なら、TEOSを用いた減圧CVDで形成した酸化膜(SiO2)は、体積膨張ストレスを吸収可能な素材として使用していることからも分るように、膜質が疎な(密度が比較的低い)ため、耐フッ酸性が弱い欠点があり、この欠点を克服するにはフッ酸処理(エッチング処理)を行う前に、アニール処理によって焼き締めることによって、耐フッ酸性を強くすることができるからである。
【0028】
以上述べたように本発明によれば、STIの絶縁材埋め込み後の工程において、STI部分の体積変化を軽減し、シリコン基板へ与えるストレスやディボットの発生を少なくして、巨大転位ループの発生、及び電流不良や絶縁不良の発生を低減することが可能な半導体装置の製造方法を実現することができる。
【0029】
本発明は、以上述べた実施の形態に限るものではなく、本発明の要旨を変えない範囲で各実施の形態を適宜変更して実施することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る半導体装置の製造方法を模式的に示す断面図。
【符号の説明】
10…シリコン基板、20…トレンチ絶縁層(STI部分)、26,28…ゲート酸化膜。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に素子分離領域を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体素子、たとえばMOSトランジスタの微細化に伴い、半導体素子間を分離するための領域の微細化が必要とされている。半導体素子間を分離する技術の1つとして、基板上の半導体素子間にトレンチ(溝)を設け、このトレンチに絶縁材を充填することによって、半導体素子間を分離するトレンチ素子分離技術(STIと呼ばれる)がある。
【0003】
従来、STIにおける、トレンチへの絶縁材の埋め込みには、主としてハイデンシティ(高密度)プラズマCVDで形成した酸化シリコン膜SiO2が用いられていた。
【0004】
【特許文献1】
特開2001−85533号公報
【0005】
【発明が解決しようとする課題】
ところで、ハイデンシティ(高密度)プラズマCVDで形成した酸化膜は、密度が高く硬質であるため、その後の酸化工程(トランジスタ形成時のウエル領域形成前のプレ酸化とかゲート酸化膜形成時のゲート酸化など)によって、トレンチ内に埋め込まれた酸化シリコン膜で構成される絶縁層(以下、STI部分という)の側壁または底面のシリコン基板が酸化され、STI部分が体積膨張し、シリコン基板に物理的応力(ストレス)を与えやすい。このストレスによりシリコン基板に結晶欠陥、或いは巨大な転位ループが生じ、基板内の領域間のジャンクションリークなどによって待機時電流の不良を引き起こしていた。また、STI部分の埋め込み酸化膜の種類によっては、例えばTEOSを用いた減圧CVDによる酸化膜では、STI部分の埋め込み後の工程において行われるフッ酸などのウエットエッチングによって、STI部分が体積収縮し、STI部分の表面に深いディボットを生じて、後の工程で絶縁不良を引き起こす虞れがあった。
【0006】
そこで、本発明は、上記の問題に鑑みてなされたもので、STIの絶縁材埋め込み後の工程における、STI部分の体積変化を軽減し、シリコン基板へ与えるストレスやディボットの発生を少なくして、巨大転位ループの発生、及び電流不良や絶縁不良の発生を軽減できる半導体装置の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、シリコン基板に、トレンチ素子分離領域として酸化シリコン膜を埋め込んだ後、ウエル領域の形成を経て、基板表面にゲート酸化膜を形成する半導体装置の製造方法であって、前記ゲート酸化膜の形成直後にアニール処理を行うことを特徴とするものである。
【0008】
本発明のこのような製造方法によれば、ゲート酸化膜の形成直後にアニール処理を行うことにより、STI部分の焼き締めがなされて、その後の工程における耐エッチング性を強めることができる。特にフッ酸などのウエットエッチングによってSTI部分の酸化膜が膜減りするのを軽減し、STI膜減りに起因した各種の不具合を低減して、半導体装置の品質及び信頼性を向上させることができる。
【0009】
本発明による導体装置の製造方法は、シリコン基板に、トレンチ素子分離領域として埋め込まれた酸化シリコン膜と、前記トレンチ素子分離領域を境として異なった膜厚のゲート酸化膜をそれぞれ有する第1,第2のウエル領域とを含み、前記異なった膜厚のゲート酸化膜は、1回目のゲート酸化を第1,第2のウエル領域の両方に行った後、第1のウエル領域の酸化膜をレジストで覆って第2のウエル領域の酸化膜をエッチング除去し、その後に2回目のゲート酸化を第1,第2のウエル領域の両方に行うことによって形成する、半導体装置の製造方法であって、前記1回目のゲート酸化の工程と、前記エッチング除去の工程との間に、アニール処理を行うことを特徴とするものである。
【0010】
本発明のこのような製造方法によれば、同一基板上に、高耐圧トランジスタと低耐圧トランジスタを形成する場合のように、膜厚の異なったトランジスタを製造する方法においては、1回目のゲート酸化の工程と、2回目のゲート酸化の工程との間に一方のウエル領域の酸化膜をエッチング除去する工程が設けられているが、このエッチング除去の工程の前、すなわち1回目のゲート酸化の工程の後に、アニール処理を行うことにより、STI部分の焼き締めがなされて、その後に行われるエッチング処理の耐エッチング性を強めることができる。特にフッ酸などのウエットエッチングによってSTI部分の酸化膜が膜減りするのを軽減し、STI膜減りに起因した各種の不具合を低減して、半導体装置の品質及び信頼性を向上させることができる。
【0011】
また、本発明において、前記酸化シリコン膜として、TEOSを用いた減圧CVDで形成した酸化シリコン膜を使用することが好ましい。
【0012】
このような製造方法によれば、STI部分として、TEOSを用いた減圧CVDで形成した酸化シリコン膜を使用することにより、従来使用されていたハイデンシティ・プラズマCVDによる密度の高い酸化シリコン膜に比べて、膜質が疎であるため、STI部分の体積変化ストレス、特に体積膨張によるストレスをSTI酸化膜が吸収できる効果がある。一方、TEOSを用いた減圧CVDで形成した酸化シリコン膜を使用することにより、後のエッチング処理、特にフッ酸によるエッチングにてSTI部分の酸化シリコン膜が膜減りする虞れがあるが、エッチング処理の前にアニールによる焼き締めを行っていれば、その虞れを軽減することが可能となる。
【0013】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図1は本発明の一実施の形態に係る半導体装置の製造方法を模式的に示す断面図である。
【0014】
図1(a)において、半導体基板であるシリコン基板10に、パッド層12を形成する。パッド層12としては、例えば酸化窒化シリコン(SiON)が用いられ、CVD法などにより形成される。パッド層12の膜厚は、例えば100Åである。次に、パッド層12上に、ストッパ層14を形成する。ストッパ層14としては、例えば窒化シリコン(Si3N4)が用いられ、CVD法などにより形成される。ストッパ層14は、後の化学的機械的研磨(CMP)におけるストッパとして機能するのに十分な膜厚、例えば1500Åの膜厚を有する。
【0015】
続いて、図1(b)のように、フォトリソグラフィ工程とエッチング工程を用いてパターン形成を行い、トレンチ16を形成する。3600Åの深さに溝(トレンチという)が形成される。
【0016】
トレンチ形成後、図1(c)に示すように、フッ酸(HF)で表面を軽くエッチングする(ライトエッチングと呼ばれる)。このライトエッチングは、トレンチ16におけるパッド層12の端部に対してなされ、酸化シリコン(SiO2)膜相当の膜厚230Åをエッチングする。
【0017】
続いて、熱酸化法により、トレンチ16におけるシリコン基板10の露出面を酸化し、トレンチ酸化膜18(図1(d)参照)を形成する。次に埋め込み酸化膜として、ハイデンシティ(高密度)プラズマCVD法或いはテトラエチルオルソシリケート(TEOS)を用いた減圧CVD法で、酸化シリコン膜からなるトレンチ絶縁層20を埋め込む。トレンチ絶縁層20の膜厚は6500Åである。その結果、ストッパ層14の上に絶縁層20が堆積される。そして、図1(d)に示すようにストッパ層14の上に堆積した絶縁層20をCMP法により平坦化することにより、図1(d)に示すような状態となる。
【0018】
続いて、トレンチ絶縁層20の両側の領域に存在するストッパ層14及びパッド層12を除去する。まず、ストッパ層14を、熱リン酸液によるウエットエッチングを用いて除去する。そして、シリコン基板10上のパッド層12もフッ酸によるウエットエッチングで除去する。ストッパ層14及びパッド層12を除去した後は、シリコン基板10の素子形成領域の表面よりトレンチ絶縁層20が突出した状態となるが、この場合、パッド層12を除去するフッ酸により絶縁層20の突出部が少しずつ小さくなって、図1(e)に示すような状態となる。これにより、STIによる素子分離領域22(前記のSTI部分に相当する)が形成される。
【0019】
次に、トランジスタ形成のための犠牲酸化膜形成としてのプレ酸化の工程に入る。プレ酸化では、図1(f)に示すように、熱酸化法により、シリコン基板10上に犠牲酸化膜24としての酸化シリコン膜SiO2が形成される。このときシリコン基板10の露出面が酸化されるが、同時にトレンチ絶縁層20と接するシリコンSiも酸化されていく。プレ酸化膜はトランジスタ形成におけるイオン注入のダメージを防ぐ役割をする。本実施の形態では、トランジスタ形成工程の前におけるこのプレ酸化を、750℃でウエット酸化し、膜厚100Åとする。ウエット酸化とは、酸素O2+水素H2の雰囲気中で行う熱酸化である。
【0020】
続いて、図示しないが、トランジスタ形成工程におけるウエル領域の形成を行う。高耐圧トランジスタ(以下、HV)と低耐圧トランジスタ(以下、LV)を形成する場合には、STI部分22の両側の領域に対してフォトリソグラフィ工程とイオン注入工程を繰り返して行って、HV,LVの各エリアにそれぞれウエル領域とチャネル領域(ウエル領域のソース領域とドレイン領域との間に存在)を形成する。
【0021】
その後、前述の図1(f)で形成したプレ酸化膜24を、フッ酸HFを用いて膜厚150Å相当のエッチングを行うことにより、図1(g)のように膜厚100Å分のプレ酸化膜を除去する。
【0022】
次に、ゲート酸化膜形成工程に入る。HVとLVを形成する場合には、HVエリアとLVエリアとでは耐圧が異なるため、異なった膜厚のゲート酸化膜形成(以下、単にゲート酸化という)を行う必要がある。すなわち、1回目のゲート酸化を第1,第2のウエル領域の両方に行った後、第1のウエル領域の酸化膜をレジストで覆って第2のウエル領域の酸化膜をエッチング除去し、その後に2回目のゲート酸化を第1,第2のウエル領域の両方に行うことによって、第1,第2のウエル領域の表面にそれぞれ互いに膜厚の異なったゲート酸化膜を形成する。HVエリアの第1のウエル領域のゲート酸化膜が厚く、LVエリアの第2のウエル領域のゲート酸化膜が薄く形成される。
【0023】
下記の表1に、HVとLVを形成する際のゲート酸化の具体例を示してある。1回目のゲート酸化をG1−OX、第2のウエル領域の酸化膜除去のためのエッチングをHVOX−ET、2回目のゲート酸化をG2−OXとしてある。
【0024】
まず、1回目のゲート酸化を行って、図1(h)に示すように、図1(g)のシリコン基板10の表面(STI部分を含む)に膜厚150Åの1回目のゲート酸化膜26を形成する。次のアニール処理については本発明の要部となるので後述することにして、図1(i)の工程を説明する。図1(h)の工程の後に、アニール処理を行った後、HVエリアをレジストで覆い、図1(i)のように、フッ酸HFを用いて膜厚230Å相当のエッチングを行い、LVエリアとSTI部分22における酸化膜26の点線部分が、膜厚150Å分除去される。このとき、HVエリアはレジストされていて除去されない(表1では――としてある)。その後に、図示しないが、図1(i)の状態に対して、2回目のゲート酸化をHV,LVの両方のエリア(STI部分も含む)に行うことによって、膜厚35Åのゲート酸化膜(図1(j)の符号28)を形成する。然るに、最終的に形成されるゲート酸化膜の膜厚は、HVエリアで165Å、LVエリアで35Åとなる。なお、HVエリアについて、最終的に形成されるゲート酸化膜が、1回目,2回目のゲート酸化膜の各膜厚の合計となっていないのは、ゲート酸化膜が収縮した結果である。
【0025】
一方、図1(i)で示したようにフッ酸HFによるエッチングがなされた結果、STI部分22が収縮もしくは削られている。STI部分の上端部分内周側に深い溝ができたりする。その結果、図1(j)に示すように、その後のゲート電極形成工程において、導電層として多結晶シリコン層30を堆積すると、多結晶シリコン層30が深い溝に落ち込んでしまい、後に導電層をパターンニングしたときにSTI部分の溝に多結晶シリコン層30が残ってしまい、電気的にショートし電気的不良をを発生する可能性がある。
【0026】
そこで、本発明の実施の形態では、半導体装置の製造方法におけるゲート酸化膜形成工程において、1回目のゲート酸化の工程(図1(h)の工程)と、フッ酸HFによるエッチングの工程(図1(i)の工程)との間に、アニール処理の工程(k) を挿入することで、フッ酸HFによるエッチングを行う前に、1回目のゲート酸化によって形成される酸化膜26及びトレンチ絶縁層(SiO2膜)20に対してアニール処理、すなわち、焼き締めを行う。アニール処理の条件は、N2雰囲気下、温度1000℃、時間30分である。アニール処理をしておくと、その後の前記エッチング(HVOX−ET)の後でも、STI部分の絶縁層20に縮みを生ずることが少なくなる結果、STI部分に深い溝できるのを抑え、前記の電気的ショートの発生を防ぐことが可能となる。
【0027】
このように、図1(h)の工程と、図1(i)の工程との間に、アニール処理工程を入れることによって得られる効果は、後の酸化工程でのSTI部分22の体積膨張ストレスを吸収する意味で、STIの埋め込み絶縁層20として、TEOSを用いた減圧CVDで形成した酸化膜(SiO2)を使用する場合に特に大きいと考えられる。何故なら、TEOSを用いた減圧CVDで形成した酸化膜(SiO2)は、体積膨張ストレスを吸収可能な素材として使用していることからも分るように、膜質が疎な(密度が比較的低い)ため、耐フッ酸性が弱い欠点があり、この欠点を克服するにはフッ酸処理(エッチング処理)を行う前に、アニール処理によって焼き締めることによって、耐フッ酸性を強くすることができるからである。
【0028】
以上述べたように本発明によれば、STIの絶縁材埋め込み後の工程において、STI部分の体積変化を軽減し、シリコン基板へ与えるストレスやディボットの発生を少なくして、巨大転位ループの発生、及び電流不良や絶縁不良の発生を低減することが可能な半導体装置の製造方法を実現することができる。
【0029】
本発明は、以上述べた実施の形態に限るものではなく、本発明の要旨を変えない範囲で各実施の形態を適宜変更して実施することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る半導体装置の製造方法を模式的に示す断面図。
【符号の説明】
10…シリコン基板、20…トレンチ絶縁層(STI部分)、26,28…ゲート酸化膜。
Claims (3)
- シリコン基板に、トレンチ素子分離領域として酸化シリコン膜を埋め込んだ後、ウエル領域の形成を経て、基板表面にゲート酸化膜を形成する半導体装置の製造方法であって、
前記ゲート酸化膜の形成直後にアニール処理を行うことを特徴とする半導体装置の製造方法。 - シリコン基板に、トレンチ素子分離領域として埋め込まれた酸化シリコン膜と、前記トレンチ素子分離領域を境として異なった膜厚のゲート酸化膜をそれぞれ有する第1,第2のウエル領域とを含み、前記異なった膜厚のゲート酸化膜は、1回目のゲート酸化を第1,第2のウエル領域の両方に行った後、第1のウエル領域の酸化膜をレジストで覆って第2のウエル領域の酸化膜をエッチング除去し、その後に2回目のゲート酸化を第1,第2のウエル領域の両方に行うことによって形成する、半導体装置の製造方法であって、
前記1回目のゲート酸化の工程と、前記エッチング除去の工程との間に、アニール処理を行うことを特徴とする半導体装置の製造方法。 - 前記酸化シリコン膜として、TEOSを用いた減圧CVDで形成した酸化シリコン膜を使用することを特徴とする請求項1又は2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003155877A JP2004363121A (ja) | 2003-05-30 | 2003-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003155877A JP2004363121A (ja) | 2003-05-30 | 2003-05-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004363121A true JP2004363121A (ja) | 2004-12-24 |
Family
ID=34050151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003155877A Withdrawn JP2004363121A (ja) | 2003-05-30 | 2003-05-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004363121A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7670954B2 (en) | 2006-11-28 | 2010-03-02 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
US7846812B2 (en) | 2007-12-18 | 2010-12-07 | Micron Technology, Inc. | Methods of forming trench isolation and methods of forming floating gate transistors |
US8003482B2 (en) | 2009-11-19 | 2011-08-23 | Micron Technology, Inc. | Methods of processing semiconductor substrates in forming scribe line alignment marks |
CN103117216A (zh) * | 2011-11-17 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 |
US9960183B2 (en) | 2016-06-03 | 2018-05-01 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US10002885B2 (en) | 2016-09-16 | 2018-06-19 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
-
2003
- 2003-05-30 JP JP2003155877A patent/JP2004363121A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7670954B2 (en) | 2006-11-28 | 2010-03-02 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
US7846812B2 (en) | 2007-12-18 | 2010-12-07 | Micron Technology, Inc. | Methods of forming trench isolation and methods of forming floating gate transistors |
US8003482B2 (en) | 2009-11-19 | 2011-08-23 | Micron Technology, Inc. | Methods of processing semiconductor substrates in forming scribe line alignment marks |
US8673780B2 (en) | 2009-11-19 | 2014-03-18 | Micron Technology, Inc. | Methods of processing semiconductor substrates in forming scribe line alignment marks |
US8956976B2 (en) | 2009-11-19 | 2015-02-17 | Micron Technology, Inc. | Methods of processing semiconductor substrates in forming scribe line alignment marks |
CN103117216A (zh) * | 2011-11-17 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 |
CN103117216B (zh) * | 2011-11-17 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 |
US9960183B2 (en) | 2016-06-03 | 2018-05-01 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US10297613B2 (en) | 2016-06-03 | 2019-05-21 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US10002885B2 (en) | 2016-09-16 | 2018-06-19 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
US10559595B2 (en) | 2016-09-16 | 2020-02-11 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3923214B2 (ja) | 半導体装置のトレンチ素子分離方法 | |
JP4034136B2 (ja) | 半導体素子の製造方法 | |
JP2006156471A (ja) | 半導体装置および半導体装置の製造方法 | |
US20060141731A1 (en) | Method for forming shallow trench isolation in semiconductor device | |
US20020004285A1 (en) | Stress-free shallow trench isolation | |
JP3604072B2 (ja) | 半導体装置の製造方法 | |
TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
US20030209760A1 (en) | Semiconductor integrated circuit and method of fabricating the same | |
JP2001044273A (ja) | 半導体装置の製造方法 | |
JP3877672B2 (ja) | 半導体装置の製造方法 | |
JP2004363121A (ja) | 半導体装置の製造方法 | |
JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
JP3196830B2 (ja) | 半導体装置及びその製造方法 | |
KR100361764B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR20080084256A (ko) | 반도체 소자의 sti 형성공정 | |
KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
KR20090070710A (ko) | 반도체 소자의 트렌치 형성 방법 | |
JP2011049603A (ja) | 半導体装置およびその製造方法 | |
KR100422950B1 (ko) | 소자분리막 형성 방법 | |
KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 sti형 소자분리막 형성방법 | |
JP2001274235A (ja) | トレンチ素子分離構造の形成方法 | |
JP2002100670A (ja) | 半導体装置及びその製造方法 | |
JP2000200827A (ja) | 半導体装置およびその製造方法 | |
KR20010014793A (ko) | 반도체 장치의 제조 방법 | |
KR100478263B1 (ko) | 반도체 제조 장치에서의 소자 분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |