JP2004362438A - デジタルシグナルプロセッサ - Google Patents
デジタルシグナルプロセッサ Download PDFInfo
- Publication number
- JP2004362438A JP2004362438A JP2003162537A JP2003162537A JP2004362438A JP 2004362438 A JP2004362438 A JP 2004362438A JP 2003162537 A JP2003162537 A JP 2003162537A JP 2003162537 A JP2003162537 A JP 2003162537A JP 2004362438 A JP2004362438 A JP 2004362438A
- Authority
- JP
- Japan
- Prior art keywords
- output
- multiplication
- signal
- value
- shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
【解決手段】DSPは、加算器17と、シフト乗算を行うシフター14と、加算器17から出力される信号を遅延させるレジスタACCと、を備える。当該DSPは、シフター14が入力信号に対して所定のシフト乗算値を乗算して加算器17に出力し、加算器17がシフター17の出力とレジスタACCの出力とを加算もしくは減算し、レジスタACCが加算器17の出力を入力するという処理を繰り返し行うことによって、前記入力信号に対して所定の乗算係数を乗算する処理を行う。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、デジタル信号を処理するデジタルシグナルプロセッサ(以下、「DSP」という)に関するものである。
【0002】
【従来の技術】
DSPは、音声信号再生装置を始め様々な電子機器に搭載されている(例えば特許文献1)。例えば、図5に示すマルチビットデジタル信号をPDM(Pulse Density Modulation)によって1ビットデジタル信号に変換するDSPが、1ビット方式音楽信号再生装置に搭載されている(特許文献2)。
【0003】
図5のDSPは、入力端子IN、出力端子OUT、乗算器101〜111、加算器112〜119、量子化器120、及び遅延器121〜128によって構成される。なお、乗算器101、102、…、111の乗算係数はそれぞれm1、m2、…、m11である。
【0004】
図5のDSPはマルチビットデジタル信号である音声信号に対して7次デルタ−シグマ変調を行い1ビットデジタル信号であるPDM信号を生成する。PDM信号は、振幅も時間幅も同じパルスであり、パルスの密度、すなわち出現頻度を変化させることによって信号のレベルを表現している。
【0005】
【特許文献1】
特開平8−44704号公報
【特許文献2】
特開平10−322215号公報
【0006】
【発明が解決しようとする課題】
しかしながら、図5のDSPのように乗算処理を専用乗算器で行うDSPでは、乗算係数値の精度向上を行う場合、処理データの桁数の増倍率の2乗に比例して回路規模が増大してしまうという問題があった。さらに、処理データの桁数が増加すると、回路規模の増加のみならず、高速処理が必要になるため、消費電力が増大してしまうという問題もあった。
【0007】
また、処理データに各々異なる所定値を乗算したものを足し合わせることで乗算係数値の精度を向上させた乗算処理を行うDSPでは、処理データの桁数にほぼ比例して演算クロック周波数が増加するため、高速処理が行われることになり、消費電力が増大するという問題があった。
【0008】
本発明は上記の問題点に鑑み、乗算係数値の精度を向上させても消費電力を低く抑えることができるDSPを提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るDSPにおいては、加減算手段と、乗算手段と、前記加減算手段から出力される信号を遅延させる遅延手段と、を備え、前記乗算手段が入力信号に対して所定倍数又は所定倍数の逆数の乗算値を乗算して前記加減算手段に出力し、前記加減算手段が前記乗算手段の出力と前記遅延手段の出力とを加算もしくは減算し、前記遅延手段が前記加減算手段の出力を入力するという処理を繰り返し行うことによって、前記入力信号に対して所定の乗算係数を乗算する処理を行うようにする。
【0010】
前記加減算手段が前記乗算手段の出力と前記遅延手段の出力とを加算もしくは減算するので、前記乗算手段の出力と前記遅延手段の出力と加算するのみの場合に比べて処理の繰り返し回数を減らすことができる場合がある。例えば、所定の乗算係数が0.9375であり、所定倍数又は所定倍数の逆数の乗算値が1/16である場合、加算のみでは15回の繰り返し処理が必要であるが、初回の処理における所定倍数又は所定倍数の逆数の乗算値を1とし、2回目の処理における所定倍数又は所定倍数の逆数の乗算値を1/16として減算を行うと2回の繰り返し処理ですむ。これにより、乗算係数の精度が上がって処理データの桁数が増加しても演算クロック周波数の増加を少なくすることができるので、乗算係数値の精度を向上させても消費電力を低く抑えることができる。
【0011】
また、前記乗算手段が入力信号に対して所定倍数又は所定倍数の逆数の乗算値を乗算して前記加減算手段に出力し、前記加減算手段が前記乗算手段の出力と前記遅延手段の出力とを加算もしくは減算し、前記遅延手段が前記加減算手段の出力を入力するという処理の繰り返し毎に前記所定倍数又は所定倍数の逆数の乗算値を異なる値にしてもよい。
【0012】
これにより、繰り返し処理の回数を減らすことができる。例えば、所定の乗算係数が0.9375であり、所定倍数又は所定倍数の逆数の乗算値が1/16である場合、加算のみでは15回の繰り返し処理が必要であるが、所定倍数又は所定倍数の逆数の乗算値を1/2、1/4、1/8、1/16と繰り返し処理毎に切り替えれば、加算のみでも4回の繰り返し処理で所定の乗算係数を0.9375にすることができる。また、所定の乗算係数が0.90625である場合に、初回の処理における所定倍数又は所定倍数の逆数の乗算値を1とし、2回目以降の処理における所定倍数又は所定倍数の逆数の乗算値を1/32として減算を行うと、所定の乗算係数0.9375(=1−1/32−1/32−1/32)の乗算処理を実現するために4回の繰り返し処理が必要であるが、所定倍数又は所定倍数の逆数の乗算値を1、1/16、1/32と繰り返し処理毎に切り替えれば、所定の乗算係数0.9375(=1−1/16−1/32)の乗算処理を実現するために3回の繰り返し処理ですむ。
【0013】
また、前記所定の乗算係数を“0”と“1”の2ビットで表現した場合に“1”である桁が3桁以上に渡り連続するときは、前記加減算手段が減算を行うようにしてもよい。
【0014】
これにより、前記加減算手段が減算処理を行うことで、前記加減算手段が加算のみを行うよりも繰り返し処理回数を減らすことができる場合のみ、前記加減算手段が減算処理を行うようにすることができる。
【0015】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。ここでは、本発明に係るDSPを搭載するMD再生装置を例に挙げて説明を行う。図1は本発明に係るDSPを搭載するMD再生装置の一構成例を示すブロック図である。
【0016】
光ピックアップ装置2はMD1から信号を取り出して伸長回路3に送出する。伸長回路3は入力された信号(音楽データ)を伸長する。これにより、伸長回路3から出力される信号は、サンプリング周波数44.1kHzのPCM信号S1になる。
【0017】
オーバーサンプリング回路4は、伸長回路3から出力されるPCM信号S1をサンプリング周波数8fsの24ビット(マルチビット)PCM信号S2に変換する。ただし、fs=44.1kHzである。
【0018】
本発明に係るDSPである7次デルタ−シグマ変調回路5は、オーバーサンプリング回路4から出力されるPCM信号S2をデルタ−シグマ変調して、左チャンネル用6ビットPCM信号S3及び右チャンネル用6ビットPCM信号S4を生成する。なお、6ビットPCM信号S3及びS4のサンプリング周波数は8fsである。
【0019】
PWM回路6は、7次デルタ−シグマ変調回路5から出力される左チャンネル用6ビットPCM信号S3をパルス幅変調して左チャンネル用1ビットPWM信号S5を生成し、7次デルタ−シグマ変調回路5から出力される右チャンネル用6ビットPCM信号S4をパルス幅変調して右チャンネル用1ビットPWM信号S6を生成する。
【0020】
PWM回路6から出力される左チャンネル用1ビットPWM信号S5はスイッチングアンプ7によってアナログ信号に変換され増幅されたのち、ローパスフィルタ(LPF)8によって高域成分をカットし、左チャンネル用スピーカ9によって音声になる。また、PWM回路6から出力される右チャンネル用1ビットPWM信号S6はスイッチングアンプ10によってアナログ信号に変換され増幅されたのち、ローパスフィルタ(LPF)1によって高域成分をカットし、左チャンネル用スピーカ12によって音声となる。
【0021】
なお、本実施例では伸長回路3、オーバーサンプリング回路4、7次デルタ−シグマ変調回路5、及びPWM回路6は1つのシステムLSI13に搭載されているが、別々に設けられていてもよい。
【0022】
続いて、7次デルタ−シグマ変調回路5とPWM回路6についてさらに詳しく説明する。まず、7次デルタ−シグマ変調回路5について説明する。7次デルタ−シグマ変調回路5の一構成例を図2に示す。
【0023】
図2の7次デルタ−シグマ変調回路は、入力端子INと、出力端子OUTと、シフター14〜16と、加算器17と、量子化器18と、レジスタds1_reg〜ds7_reg、out_reg、ACC、及びregと、セレクタ19〜23とによって構成されるDSPである。
【0024】
入力端子INがセレクタ21の“01”入力端子に接続され、セレクタ21の出力端子がシフター14の入力側に接続される。加算器17は、シフター14及び15の出力を非反転入力し、シフター16の出力を反転入力する。なお、加算機17は、外部信号(図示せず)によってシフター14の出力を非反転入力せずに反転入力することができる。加算器17の出力側がレジスタACCの入力側に接続される。そして、レジスタACCの出力側がセレクタ21の“10”入力端子と、セレクタ22の“10”入力端子と、レジスタds1_reg〜ds7_reg及びout_regそれぞれの入力側とに接続される。
【0025】
レジスタds1_regの出力側がセレクタ19及び20の“000”入力端子に接続され、レジスタds2_regの出力側がセレクタ19及び20の“001”入力端子に接続され、レジスタds3_regの出力側がセレクタ19及び20の“010”入力端子に接続され、レジスタds4_regの出力側がセレクタ19及び20の“011” 入力端子に接続され、レジスタds5_regの出力側がセレクタ19及び20の“100” 入力端子に接続され、レジスタds6_regの出力側がセレクタ19及び20の“101” 入力端子に接続され、レジスタds7_regの出力側がセレクタ19及び20の“110”入力端子に接続される。また、レジスタout_regの出力側が量子化器18の入力側に接続され、量子化器18の出力側がセレクタ20の“111” 入力端子およびレジスタregの入力側に接続される。そして、レジスタregの出力側が出力端子OUTに接続される。
【0026】
さらに、セレクタ19の出力端子がセレクタ22の“00” 入力端子に接続され、セレクタ22の出力端子がシフター15の入力側に接続される。セレクタ20の出力端子がセレクタ23の“1” 入力端子に接続され、セレクタ23の出力端子がシフター16の入力側に接続される。
【0027】
シフター14〜16はそれぞれシフター制御信号ctl1〜ctl3によって制御される。セレクタ19は選択信号regsel_1によって制御され、セレクタ20は選択信号regsel_2によって制御され、セレクタ21は選択信号aselよって制御され、セレクタ22は選択信号bselよって制御され、セレクタ23は選択信号cselよって制御される。セレクタ19〜23は各々の選択信号の内容と一致する入力端子を選択し、選択された入力端子に入力された信号を出力端子に出力する。また、レジスタACCはイネーブル信号enable_accによって制御され、レジスタds1_reg〜ds7_regはそれぞれイネーブル信号enable_1〜enable_7によって制御され、レジスタout_regはイネーブル信号enable_oによって制御される。そして、セレクタ21の“00”入力端子、セレクタ22の“01”入力端子、セレクタ23の“0”入力端子には、すべてのビット列が0であるデータが入力される。
【0028】
このような構成により、乗算処理をする場合はセレクタ21の制御信号asel、セレクタ22の制御信号bsel、及びセレクタ23の制御信号cselを乗算処理用の信号に切り替えてシフター14、15、及び16と加算器17との組み合わせによって乗算結果を得ることができる。
【0029】
例えば、図5のDSPにおいて入力端子INから入力された358.8kHzの24ビットPCM信号を乗算器101が乗算処理して得られる結果と同一の結果を図2の7次デルタ−シグマ変換回路において得るために、例えば乗算係数m1=0.5の場合は図2の7次デルタ−シグマ変換回路においてセレクタ21の選択信号aselを“01”としシフター14に取り込まれるセレクタ21の出力データdataaをシフター14で1ビット右にシフトさせ、選択信号bselを“01”とし、選択信号cselを“0”とすることによって、シフター14の出力値をレジスタACCに格納する。また、乗算係数m1=0.25の場合は図2の7次デルタ−シグマ変換回路においてセレクタ21の選択信号aselを“01”としシフター14に取り込まれるセレクタ21の出力データdataaをシフター14で2ビット右にシフトさせ、選択信号bselを“01”とし、選択信号cselを“0”とすることによって、シフター14の出力値をレジスタACCに格納する。
【0030】
なお、音質を良くするために乗算係数m1の精度を上げるときはシフト量の異なるシフター値を必要に応じて加算することができる。例えば乗算係数m1を0.9375にする場合について以下に説明する。
【0031】
まず、図2の7次デルタ−シグマ変換回路においてセレクタ21の出力の選択信号aselを“01”とし、シフター14に取り込まれるセレクタ21の出力データdataaをシフター14で1ビット右にシフトさせ、選択信号bselを“01”とし、選択信号cselを“0”とすることによって、シフター14の出力値をレジスタACCに格納する。
【0032】
そして、セレクタ21の選択信号aselを“01”としシフター14に取り込まれるセレクタ21の出力データdataaをシフター14で2ビット右にシフトさせ、選択信号bselを “10”とし、選択信号cselを “0”とすることによって、シフター14の出力とシフター15の出力との加算値をレジスタACCに格納する。この時点で、乗算係数m1は0.75(=1/2+1/4)に相当する。
【0033】
さらに、セレクタ21の選択信号aselを“01”としシフター14に取り込まれるセレクタ21の出力データdataaをシフター14で3ビット右にシフトさせ、選択信号bselを “10”とし、 選択信号cselを“0”とすることによって、シフター14の出力とシフター15の出力との加算値をレジスタACCに格納する。この時点で、乗算係数m1は0.875(=1/2+1/4+1/8)に相当する。
【0034】
さらに、セレクタ21の選択信号aselを“01”としシフター14に取り込まれるセレクタ21の出力データdataaをシフター14で4ビット右にシフトさせ、選択信号bselを“10”とし、選択信号cselを“0”とすることによって、シフター14の出力とシフター15の出力との加算値をレジスタACCに格納する。この時点で、乗算係数m1は0.9375(=1/2+1/4+1/8+1/16)に相当する。
【0035】
以上のようにシフター14によって信号を複数回シフトさせることにより、乗算係数の精度を上げることが出来る。上記動作(以下、第1の動作ともいう)では乗算係数m1を0.9375にするために加算が4回必要であるが、本発明に係るDSPである7次デルタ−シグマ変調回路5は以下の動作(以下、第2の動作ともいう)によっても乗算係数の精度を上げることができる。
【0036】
上記と同様、乗算係数m1を0.9375にする場合、図2の7次デルタ−シグマ変換回路において、まずセレクタ21の選択信号aselを“01”としシフター14に取り込まれるセレクタ21の出力データdataaをシフター14でシフトさせないで、選択信号bsel“01”とし、選択信号cselを“0”とすることによって、シフター14の出力値をレジスタACCに格納する。
【0037】
そして、加算器17がシフター14の出力を非反転入力ではなく反転入力し、セレクタ21の選択信号aselを“01”としシフター14に取り込まれるセレクタ21の出力データdataaをシフター14で4ビット右にシフトさせ、選択信号bsel“10”とし、選択信号cselを “0”とすることによって、シフター14の出力を減算するために反転出力させたものとシフター15の出力との加算値をレジスタACCに格納する。この時点で、すでに乗算係数m1は0.9375(=1−1/16)に相当する。この動作では加減算が2回で十分であり加算のみによる演算に比べ処理が削減されている。これにより、乗算係数の精度が上がって処理データの桁数が増加しても演算クロック周波数の増加を少なくすることができるので、乗算係数値の精度を向上させても消費電力を低く抑えることができる。
【0038】
7次デルタ−シグマ変調回路5が第1の動作と第2の動作のどちらを行うかは、2進数表現した固定係数を加算に展開した際、“1”の立っている桁が3桁以上に渡り連続する場合には第2の動作を採用するというように決定すると効果的である。上記乗算係数m1を0.9375にする例では2進表現すると、m1=0.1111=(1/2)+(1/4)+(1/8)+(1/16)であるものを、減算を用いた方法ではm1=0.1111=(1)−(1/16)と処理したことになる。
【0039】
そして、レジスタACCに格納された入力信号に乗算係数m1を乗じた値は、図5の各次遅延器121〜128に相当するレジスタds1_reg〜ds7_reg及びout_regに格納される。なお、レジスタds1_reg〜ds7_reg及びout_regはそれぞれ24ビット幅である。
【0040】
セレクタ21の選択信号aselが“10”である場合レジスタACCの出力(レジスタds1_regのレジスタ値と同一)がセレクタ21の出力になり、そのセレクタ21の出力がシフター14によって乗算係数m2に当たる値でシフト乗算されて加算器17の一方の非反転入力になる。また、セレクタ22の選択信号bselが“00”且つセレクタ19の選択信号regsel_1が“001”である場合レジスタds2_regの前回のレジスタ値がセレクタ22の出力になり、そのセレクタ22の出力がシフター15によってシフト乗算されずに加算器17の他方の非反転入力になる。また、セレクタ23の選択信号cselが“1”且つセレクタ20の選択信号regsel_2が“010”である場合レジスタds3_regの前回のレジスタ値がセレクタ23の出力になり、そのセレクタ23の出力がシフター16によって乗算係数m8に当たる値でシフト乗算されて加算器17の反転入力になる。この場合、加算器17は図5のDSPに設けられる加算器113に相当する処理をする。
【0041】
セレクタ19〜23の選択信号及びシフター14〜16の制御信号を変えることによって、加算器17が図5のDSPに設けられる加算器114〜118それぞれに相当する処理を行うことができる。
【0042】
このように、各次のデータを得る処理を一回のクロックで行うことができるので、n次のノイズシェーバ(デルタ−シグマ変調回路)では最低n回のクロックで全ての次数のデータを得ることができる。
【0043】
図2の7次デルタ−シグマ変調回路は、図5のDSPのように乗算器101〜111を設けなくて無くてよいので、回路規模を削減することができる。また、容易にデルタ−シグマ変調の次数を上げられるので、ノイズ特性を非常に良好にすることができる。さらに、入力信号のサンプリング周波数を非常に低く抑えることもできる。
【0044】
また、トータルの処理回数からメインクロックの周波数を算出して、図2の7次デルタ−シグマ変調回路に設けるROM(図示せず)に必要なアドレスカウンタを作成するとよい。
【0045】
8fsの期間に左チャンネル用と右チャンネル用にそれぞれ24ステップを必要とする場合は8fs ×(24ステップ × 2ch)= 384fs(16.8688MHz)のクロックが必要となる。このクロックもしくはこのクロックから位相をずらした信号が各レジスタのクロックとなる。図2の7次デルタ−シグマ変調回路に24進カウンタ(図示せず)を設け、その24進カウンタのカウンタ値が上述したROMのアドレスとなり、ROMにはレジスタのイネーブル信号enable_1〜enable_7、enable_o、及びenable_qと、セレクタの選択信号asel、bsel、csel、regsel_1、及びregsel_2と、シフターのシフト量を制御する制御信号ctl1〜ctl3とを格納しておき、クロック毎に出力するそれらの信号の内容を変更する。そして、シフター14〜16、加算器17、量子化器18は左用チャンネル、右用チャンネルで交互(例えば8fsの信号が“1”の時は左用チャンネル、“0“の時は右用チャンネル等)に利用する。これにより、大幅に回路削減が実現できる。なお、レジスタds1_reg〜ds7_reg、out_reg、及びregと、出力端子OUTとは左用チャンネルに用いるものと右用チャンネルに用いるものをそれぞれ別個に設ける。
【0046】
図2の7次デルタ−シグマ変調回路においてレジスタds1#regのレジスタ値、レジスタds2#regのレジスタ値、レジスタds3#regのレジスタ値、レジスタds4#regのレジスタ値、レジスタds5#regのレジスタ値、レジスタds6#regのレジスタ値、レジスタds7#regのレジスタ値、レジスタout#regのレジスタ値(Lch、Rchそれぞれ24ビット幅)に格納されるデータがそれぞれ 図5のDSPにおけるds1、ds2、ds3、ds4、ds5、ds6、ds7、outに相当する。
【0047】
レジスタds1#reg〜ds7#reg、out#regにはそれぞれイネーブルが存在し、8fsの期間で一回だけ有効になりデータを保管する構成になっているため、384fs(=16.8688MHz)毎にレジスタが稼動しているわけではないので消費電力には全く影響しない。
【0048】
上述したように乗算処理はシフター14〜16及び加算器17の組み合わせにより実現できる。そして、その乗算係数は最終的に得ようとする特性に応じて設定する。最終的にレジスタout#regに格納された24ビットのデータは、量子化器18にて47分割されて6ビットのデータに置換される(本実施形態の場合“000000”〜“101110”の計47値)。すなわち入力端子INに入力されたPCM信号をデルタ−シグマ変調し、低ビットのPCM信号に変換したことになる。その低ビットのPCM信号がレジスタregを介して出力端子OUTから出力される。
【0049】
次に、PWM回路6について説明する。PWM回路6の一構成例を図3に示す。図3のPWM回路6は、入力端子24及び27と、比較器25及び28と、出力端子26及び29と、96進カウンタ30とによって構成される。
【0050】
入力端子24は図2の7次デルタ−シグマ変換回路から出力される左チャンネル用6ビットPCM信号S3を入力する。比較器25は入力端子24に入力された左チャンネル用6ビットPCM信号S3と96進カウンタ30のカウンタ値とを比較して左チャンネル用PWM信号S5を生成して出力端子26に送出する。一方、入力端子27は図2の7次デルタ−シグマ変換回路から出力される右チャンネル用6ビットPCM信号S4を入力する。比較器28は入力端子27に入力された右チャンネル用6ビットPCM信号S4と96進カウンタ30のカウンタ値とを比較して右チャンネル用PWM信号S6を生成して出力端子29に送出する。なお、96進カウンタ30は8fsの期間で96値をカウントする。
【0051】
比較器25は、左チャンネル用6ビットPCM信号S3に対応する10進数と96進カウンタ30のカウント値とが同値になると“High”レベルへトグルし、左チャンネル用6ビットPCM信号S3に対応する10進数と96進カウンタ30のカウンタ値との和が95になると“Low”レベルにトグルする左チャンネル用PWM信号S5を生成する。また、比較器28は、右チャンネル用6ビットPCM信号S4に対応する10進数と96進カウンタ30のカウント値とが同値になると“High“レベルへトグルし、右チャンネル用6ビットPCM信号S4に対応する10進数と96進カウンタ30のカウンタ値との和が95になると“Low”レベルにトグルする右チャンネル用PWM信号S6を生成する。比較器25及び28がこのように動作するのは、左チャンネル用PWM信号S5及び右チャンネル用PWM信号S6が8fsの期間で“High”レベル又は“Low”レベルに固定されることなく必ず2回はトグルするようにするためである。この場合の96進カウンタ30のクロック信号CKと、96進カウンタ30のカウント値と、PWM信号との関係を図4に示す。
【0052】
左チャンネル用PWM信号S5及び右チャンネル用PWM信号S6は振幅と出現頻度が一定のパルス信号であり、パルスの時間幅の変化によって信号レベルを表現している。従って左チャンネル用PWM信号S5及び右チャンネル用PWM信号S6は振幅方向に関しては1ビットであるが、時間軸方向に関しては多値である。図4に示すように1周期パターン8fs(=352.8kHz)の時間に対する47値のデータ変換は左右対称に768fs(=33.8688MHz)幅ずつHighレベル区間の幅を変化させたものにあたる。
【0053】
なお、本実施形態では、デルタ−シグマ変調回路に7次デルタ−シグマ変調回路を用いたが、他の次数のデルタ−シグマ変調回路を用いても構わない。
【0054】
また、本実施形態では、乗算係数m1にのみ精度を上げる動作について説明したが、当然の事ながら必要に応じて他の乗算係数についても乗算係数m1同様に異なるシフト量のシフト乗算値の加減算の組み合わせて精度を上げる動作を行うとよい。また、本実施形態では、7次デルタ−シグマ変調回路5がDSPであるが、伸長回路3、オーバーサンプリング回路4、7次デルタ−シグマ変調回路5、及びPWM回路6を合わせて一つのDSPとしてもよい。また、本発明に係るDSPは、乗算処理を行うものであればよく、デルタ−シグマ変調以外の処理をしても構わない。
【0055】
【発明の効果】
本発明によると、乗算係数値の精度を向上させても消費電力を低く抑えることができ、処理を高速に行うことができるDSPを実現することができる。
【図面の簡単な説明】
【図1】本発明に係るDSPを備えるMD再生装置の一構成例を示す図である。
【図2】本発明に係るDSPである7次デルタ−シグマ変調回路の一構成例を示す図である。
【図3】図1のMD再生装置が備えるPWM回路の一構成例を示す図である。
【図4】図3のPWM回路における96進カウンタ30のクロック信号と、96進カウンタのカウント値と、PWM信号との関係を示す図である。
【図5】従来のDSPの一構成例を示す図である。
【符号の説明】
5 7次デルタ−シグマ変調回路
6 PWM回路
8、11 ローパスフィルタ(LPF)
14〜16 シフター
17 加算器
19〜23 セレクタ
Claims (3)
- 加減算手段と、乗算手段と、前記加減算手段から出力される信号を遅延させる遅延手段と、を備え、
前記乗算手段が入力信号に対して所定倍数又は所定倍数の逆数の乗算値を乗算して前記加減算手段に出力し、前記加減算手段が前記乗算手段の出力と前記遅延手段の出力とを加算もしくは減算し、前記遅延手段が前記加減算手段の出力を入力するという処理を繰り返し行うことによって、
前記入力信号に対して所定の乗算係数を乗算する処理を行うことを特徴としたデジタルシグナルプロセッサ。 - 前記乗算手段が入力信号に対して所定倍数又は所定倍数の逆数の乗算値を乗算して前記加減算手段に出力し、前記加減算手段が前記乗算手段の出力と前記遅延手段の出力とを加算もしくは減算し、前記遅延手段が前記加減算手段の出力を入力するという処理の繰り返し毎に前記所定倍数又は所定倍数の逆数の乗算値を異なる値にする請求項1に記載のデジタルシグナルプロセッサ。
- 前記所定の乗算係数を“0”と“1”の2ビットで表現した場合に“1”である桁が3桁以上に渡り連続するときは、前記加減算手段が減算を行う請求項1又は請求項2に記載のデジタルシグナルプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162537A JP4128109B2 (ja) | 2003-06-06 | 2003-06-06 | デジタルシグナルプロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162537A JP4128109B2 (ja) | 2003-06-06 | 2003-06-06 | デジタルシグナルプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004362438A true JP2004362438A (ja) | 2004-12-24 |
JP4128109B2 JP4128109B2 (ja) | 2008-07-30 |
Family
ID=34054659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003162537A Expired - Fee Related JP4128109B2 (ja) | 2003-06-06 | 2003-06-06 | デジタルシグナルプロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4128109B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129363A (ja) * | 2005-11-01 | 2007-05-24 | Sharp Corp | デルタシグマ変調回路 |
-
2003
- 2003-06-06 JP JP2003162537A patent/JP4128109B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129363A (ja) * | 2005-11-01 | 2007-05-24 | Sharp Corp | デルタシグマ変調回路 |
JP4579133B2 (ja) * | 2005-11-01 | 2010-11-10 | シャープ株式会社 | デルタシグマ変調回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4128109B2 (ja) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
JP2000068835A5 (ja) | ||
US20050235022A1 (en) | Digital filter apparatus and filter processing method thereof | |
DK150875B (da) | Rekursivt digitalt filter | |
JP4067548B2 (ja) | デジタル信号処理装置及び音声信号再生装置 | |
JP4952239B2 (ja) | D級増幅器 | |
JP4128109B2 (ja) | デジタルシグナルプロセッサ | |
JP2002064384A (ja) | デルタシグマ変調器、デジタル信号処理装置及び方法 | |
JP2001237707A (ja) | デジタル信号処理装置及び方法、並びにδς変調器 | |
JP2752284B2 (ja) | ビット圧縮回路 | |
JP6401929B2 (ja) | Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 | |
JP4118226B2 (ja) | デジタル信号処理回路及び音声信号記録再生装置 | |
US20040017923A1 (en) | Audio signal processors | |
JP3230270B2 (ja) | 信号処理装置 | |
JP2004289417A (ja) | デジタルフィルタ | |
WO2020003745A1 (ja) | オーディオ装置、オーディオ再生方法及びオーディオ再生プログラム | |
JP4599715B2 (ja) | オーディオ信号再生装置及び方法 | |
JPH04150416A (ja) | ディジタル・アナログ変換器 | |
JP4260837B2 (ja) | 波形生成装置、音源用シンセサイザ | |
JP2003110405A (ja) | デジタルフィルタ | |
JP2003243990A (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
JP4554855B2 (ja) | デジタル信号処理回路 | |
JP2006098717A (ja) | デジタル信号処理装置 | |
JP2001345703A (ja) | デジタル/アナログ変換装置及びデジタル/アナログ変換方法 | |
JPH1141065A (ja) | デシメーションフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |