JP2004354509A - 電気光学装置及びその製造方法並びに基板装置の製造方法 - Google Patents

Abstract

【課題】液晶装置等の電気光学装置において、ＣＭＰ処理等の平坦化処理を好適に実施することにより、積層構造の最表面においてより優れた平坦性を実現する。
【解決手段】画像表示領域（１０ａ）の周辺に位置する周辺領域に配置された、データ線（６ａ）及び走査線（１１ａ）を駆動する駆動回路を構成するＴＦＴ（２０２）と、データ線、走査線、ＴＦＴ（３０）、駆動回路の上に形成された層間絶縁膜（４３）とを備えてなり、前記周辺領域に形成された前記層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応する部分についてエッチング（工程（ｂ））が施された後、当該周辺領域及び前記画像表示領域にＣＭＰ処理（工程（ｃ））が実施されている。
【選択図】 図８

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばアクティブマトリクス駆動の液晶装置、電子ペーパなどの電気泳動装置、ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等の電気光学装置及びその製造方法の技術分野に属する。また、本発明は、このような電気光学装置を具備してなる電子機器の技術分野にも属する。さらに、本発明は、より一般的に、基板装置の製造方法の技術分野にも属する。
【０００２】
【背景技術】
従来、基板上に、マトリクス状に配列された画素電極及び該電極の各々に接続された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下適宜、「ＴＦＴ」という。）、該ＴＦＴの各々に接続され、行及び列方向それぞれに平行に設けられたデータ線及び走査線等を備えることで、いわゆるアクティブマトリクス駆動が可能な電気光学装置が知られている。
【０００３】
このような電気光学装置では、上記に加えて、前記基板に対向配置される対向基板を備えるとともに、該対向基板上に、画素電極に対向する対向電極等を備え、更には、画素電極及び対向電極間に挟持される液晶層等を備えることで、画像表示が可能となる。すなわち、液晶層内の液晶分子は、画素電極及び対向電極間に設定された所定の電位差によって、その配向状態が適当に変更され、これにより、当該液晶層を透過する光の透過率が変化することによって画像の表示が可能になるのである。
【０００４】
ところで、かかる電気光学装置においては、前述のＴＦＴ、データ線、走査線及び画素電極等は、前記基板上において積層構造をなして形成されるのが通常である。具体的には、基板の表面に最も近い層に前記ＴＦＴが、該ＴＦＴ上に層間絶縁膜を挟んでデータ線が、該データ線上に別の層間絶縁膜を挟んで画素電極が、などというように、各種の要素と層間絶縁膜が交互に配置されて積層構造が構築されることになる。この場合、ＴＦＴ、走査線及びデータ線等々は、それぞれ固有の「高さ」を有するため、この固有の高さが当該積層構造の上層に上層にといわば伝播することによって、当該積層構造の最表面には一般に段差が生じることになる。このような段差が生じると、例えば配向膜に対するラビング処理が不均一に行われるおそれがあるなどの不具合が生じるおそれがある。
【０００５】
そこで、従来においては、前記積層構造の最表面に対して、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理等の平坦化処理が実施されていた。これによると、前記の段差を全体的に均し、平坦面を現出することが可能となるため、前述したような不具合を被らなくて済む。また、ＣＭＰ処理を実施することにより、画像のコントラスト比を向上させることも可能となる。このようなＣＭＰ処理を利用する例としては、例えば特許文献１に掲げるようなものが挙げられる。
【０００６】
【特許文献１】
特開平２０００−３４０５６７号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、前記のようなＣＭＰ処理を実施するにあたっては、以下のような問題点が生じていた。すなわち、基板上においては、前述のように、ＴＦＴ、走査線、データ線及び画素電極等々のほかに、走査線及びデータ線を駆動するための走査線駆動回路及びデータ線駆動回路（以下、まとめて「駆動回路」と呼称することがある。）が形成される。これら走査線駆動回路及びデータ線駆動回路はそれぞれ、走査線に走査信号を、及び、データ線に画像信号を、タイミングよく供給するためのものであり、具体的には、スイッチング素子たるＴＦＴ（前述までの「ＴＦＴ」とは異なる。以下では、駆動回路を構成するＴＦＴと、前述までの「ＴＦＴ」を区別するため、後者を特に、「画素スイッチング用ＴＦＴ」という。）や各種の回路素子・配線等々からなる。
【０００８】
ここで、画素スイッチング用ＴＦＴ、走査線、データ線及び画素電極が形成される基板上の領域を画像表示領域と呼ぶと、前記駆動回路は、該画像表示領域の周辺に位置する周辺領域上、とりわけ画像表示領域に隣接する部分の上に形成されるのが一般的である。また、この駆動回路を構成する回路素子・配線等々は、前記の画素スイッチング用ＴＦＴ、走査線、データ線及び画素電極等に比べて、より密に配置されることが多い。というのも、画像表示領域では、光透過域を確保しなければならないから、必然的に、画素スイッチング用ＴＦＴ等を疎に配置する必要があるためである。また、前述のような構成を備えた電気光学装置は、更なる小型化が要求されており、これに伴って、前記基板の面積も縮小化傾向にあるのに対し、画像表示領域の大きさは、より大型化が目指されているためでもある。つまり、装置全体としては小型化が、画像の大きさ（即ち、画像表示領域の大きさ）としては大型化が目指されているのである。このような傾向からすると、一般的に、画像表示領域における画素スイッチング素子等の形成密度は、より疎に、該画像表示領域の周辺に位置する周辺領域における素子等の形成密度は、より密にならざるを得ないのである。
【０００９】
そして、このような密度差が画像表示領域及び周辺領域間で存在する場合に、両領域の双方の上に形成された層間絶縁膜に対して前述したＣＭＰ処理を実施すると、両者間で、積層構造の高さの相違をもたらすおそれがあったのである。これは、より低密度に回路素子等が形成されている画像表示領域の方が、より高密度に回路素子等が形成されている周辺領域よりも、より研磨されやすいということが一般的な原因として考えられる。本願発明者らの実験によると、かかる段差の大きさ（高低差）は、１００〜２００〔ｎｍ〕にも及ぶことが確認されている。
【００１０】
ここで、このような段差は、前記の駆動回路の形成領域に対応して形成されることになるから、該段差は、一般に、画像表示領域の周囲を巡るように、言い換えると画像表示領域を縁取るように形成されることになる。そうすると、当該段差において光の干渉が生じる結果、表示すべき画像の周囲に、本来表示されるべきでない色むらを発生させることになっていたのである。
【００１１】
本発明は、上記問題点に鑑みてなされたものであり、ＣＭＰ処理等の平坦化処理を好適に実施することにより、積層構造の最表面において、より優れた平坦性が実現された電気光学装置及びその製造方法並びに基板装置の製造方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明の電気光学装置は、上記課題を解決するため、基板上に、一定の方向に延びるデータ線及び該データ線に交差する方向に延びる走査線と、前記走査線により走査信号が供給されるスイッチング素子と、前記データ線により前記スイッチング素子を介して画像信号が供給される画素電極と、前記スイッチング素子及び前記画素電極の形成領域として規定される画像表示領域の周辺に位置する周辺領域に配置された、前記データ線及び前記走査線を駆動する駆動回路と、前記データ線、前記走査線、前記スイッチング素子、前記駆動回路の上方に形成された層間絶縁膜とを備えてなり、前記周辺領域に形成された前記層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応する部分について、エッチングが施された後、当該周辺領域及び前記画像表示領域双方の前記層間絶縁膜に平坦化処理が実施されている。
【００１３】
本発明の電気光学装置によれば、スイッチング素子の一例たる薄膜トランジスタに対し走査線を通じて走査信号が供給されることで、そのＯＮ・ＯＦＦが制御される。他方、画素電極に対しては、データ線を通じて画像信号が供給されることで、前記薄膜トランジスタのＯＮ・ＯＦＦに応じて、画素電極に当該画像信号の印加・非印加が行われる。これにより、本発明に係る電気光学装置は、いわゆるアクティブマトリクス駆動が可能とされている。
【００１４】
また、本発明においては、前記のスイッチング素子、走査線及びデータ線等々の上方に、層間絶縁膜が形成されることにより、これら各種の要素の積層構造物を構築することが可能となっている。さらに、前記の各種の要素が形成される画像表示領域の周辺に位置する周辺領域には、走査線駆動回路及びデータ線駆動回路等の駆動回路が形成されるが、該駆動回路は、通常、回路素子及び配線等々からなり、該回路素子及び該配線等々についても積層構造が構築され得ることになる。
【００１５】
そして、本発明では特に、前記基板は、画像表示領域及び周辺領域を有し、このうち周辺領域の上に形成された前記層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応する部分についてエッチングが施された後、当該周辺領域及び前記画像表示領域双方の層間絶縁膜に平坦化処理が実施されている。このような処理が施されて製造されている電気光学装置においては、積層構造の最表面において、より優れた平坦性が実現されることになる。以下、この事情を詳しく説明する。
【００１６】
まず、前記の駆動回路を構成する回路素子及び配線の基板を平面視した場合における形成密度は、通常、前記のスイッチング素子及び画素電極の形成密度（即ち、画像表示領域における各種の要素の形成密度）よりも、大きくなる。これは、背景技術の項で述べたように、画像表示領域では、光透過域を確保しなければならず、必然的にスイッチング用素子等を疎に配置する必要があるため、更には、装置全体としては小型化が、画像の大きさとしては大型化が目指されているなどのためである。そして、このような密度差が画像表示領域及び周辺領域間で存在する場合に、両領域の双方の上に形成された層間絶縁膜に対してＣＭＰ処理等の平坦化処理を実施すると、両者間で、積層構造の高さの相違をもたらすおそれがあった。こうなると、ＣＭＰ処理等の平坦化処理を施しているにもかかわらず、駆動回路の形成領域に対応した段差が形成（ないしは残存）されることになり、表示すべき画像の周囲に色むらを生じさせることとなってしまっていた。
【００１７】
しかるに、本発明では、ＣＭＰ処理等の平坦化処理を実施する前に、周辺領域に形成された層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施するのである。これによれば、当該走査線駆動回路及びデータ線駆動回路の形成領域に対応して、画像表示領域から見て、積層構造の最表面に凹部が形成されることになる。そして、本発明ではこれに続いて、前述のような凹部を含む周辺領域と、画像表示領域とに、ともにＣＭＰ処理等の平坦化処理が施されるのである。
【００１８】
これによると、駆動回路の形成領域に対応する層間絶縁膜は予め凹んでいるため、ＣＭＰ処理等の平坦化処理を実施すると、ちょうど、画像表示領域との釣り合いを保つことが可能となるのである。すなわち、本発明によれば、画像表示領域及び周辺領域の双方にわたって、極めて優れた平坦性を有する平面を現出させることができるのである。
【００１９】
以上のように、本発明によれば、ＣＭＰ処理等の平坦化処理を好適に実施することにより、積層構造の最表面において、より優れた平坦性が実現されることになる。
【００２０】
なお、本発明において「エッチング」とは、適当なエッチャントを利用したウェットエッチング、及び、エッチャントを利用しない、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングの双方を含む。
【００２１】
本発明の電気光学装置の一態様では、前記駆動回路は、回路素子及び配線からなり、前記回路素子及び前記配線の前記基板を平面視した場合における第１形成密度は、前記データ線、前記走査線、前記スイッチング素子及び前記画素電極の第２形成密度よりも大きい。
【００２２】
この態様によれば、前述したことから明らかなように、本発明の作用効果が最大限生かされることになる。
【００２３】
本発明の電気光学装置の他の態様では、前記平坦化処理は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を含む。
【００２４】
この態様によれば、平坦化処理がＣＭＰ処理を含むことから、本発明の作用効果が最も効果的に享受されることになる。というのも、平坦化処理としてＣＭＰ処理を採用する場合が、前記の段差をもっとも発生させやすいからである。ちなみに、ＣＭＰ処理とは、一般に、被処理基板と研磨布（パッド）の両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨することで、当該表面を平坦化する技術である。
【００２５】
本発明の電子機器は、上記課題を解決するために、前述の本発明の電気光学装置（但し、その各種態様を含む。）を具備してなる。
【００２６】
本発明の電子機器によれば、前述の本発明の電気光学装置を具備してなるから、例えば、素子基板の最表面が極めて優れた平坦性を有しており、これにより、例えば配向膜に対するラビング処理が不均一に行われるおそれがあるなどの不具合を被るおそれがなく、また、画像のコントラスト比を向上させることができるから、より高品質な画像を表示することの可能な、投射型表示装置（液晶プロジェクタ）、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種電子機器を実現することができる。
【００２７】
本発明の電気光学装置の製造方法は、上記課題を解決するために、基板上の画像表示領域に、一定の方向に延びるデータ線及び該データ線に交差する方向に延びる走査線を形成する工程と、前記走査線により走査信号が供給されるスイッチング素子を形成する工程と、前記データ線により前記スイッチング素子を介して画像信号が供給される画素電極を形成する工程と、前記画像表示領域の周辺に位置する周辺領域に、前記データ線及び前記走査線を駆動する駆動回路を形成する工程と、前記データ線、前記走査線、前記スイッチング素子及び前記駆動回路の上に層間絶縁膜を形成する工程と、前記周辺領域に形成された層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施する工程と、該エッチングを実施する工程の後に、前記周辺領域及び前記画像表示領域双方の層間絶縁膜に平坦化処理を実施する工程とを含む。
【００２８】
本発明の電気光学装置の製造方法によれば、データ線、走査線、スイッチング素子及び画素電極等々の各種の要素と、これらの間に配置される層間絶縁膜とからなる積層構造を構築することが可能である。また、前記の各種の要素が形成される画像表示領域の周辺に位置する周辺領域には、走査線駆動回路及びデータ線駆動回路等の駆動回路が形成されるが、該駆動回路は、通常、回路素子及び配線等々からなり、該回路素子及び該配線等々についても積層構造が構築され得ることになる。
【００２９】
そして、本発明では特に、周辺領域に形成された層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施する工程と、該エッチングを実施する工程の後に、前記周辺領域及び前記画像表示領域ともに平坦化処理を実施する工程が実施される。これによると、前記積層構造の最表面は、極めて優れた平坦性を有することになる。以下、この事情を詳しく説明する。
【００３０】
まず、前記の駆動回路を構成する回路素子及び配線の基板を平面視した場合における形成密度は、通常、前記のスイッチング素子及び画素電極の形成密度（即ち、画像表示領域における各種の要素の形成密度）よりも、大きくなる。これは、背景技術の項で述べたように、画像表示領域では、光透過域を確保しなければならず、必然的にスイッチング用素子等を疎に配置する必要があるため、更には、装置全体としては小型化が画像の大きさとしては大型化が目指されているなどのためである。そして、このような密度差が画像表示領域及び周辺領域間で存在する場合に、両領域の上に形成された層間絶縁膜に対してＣＭＰ処理等の平坦化処理を実施すると、両者間で、積層構造の高さの相違をもたらすおそれがあった。こうなると、ＣＭＰ処理等の平坦化処理を施しているにもかかわらず、駆動回路の形成領域に対応した段差が形成（ないしは残存）されることになり、表示すべき画像の周囲に色むらを生じさせることとなってしまっていた。
【００３１】
しかるに、本発明では、ＣＭＰ処理等の平坦化処理を実施する前に、周辺領域に形成された層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施するのである。これによれば、当該走査線駆動回路及びデータ線駆動回路の形成領域に対応して、画像表示領域から見て、積層構造の最表面に凹部が形成されることになる。そして、本発明ではこれに続いて、前述のような凹部を含む周辺領域と、画像表示領域とに、ともにＣＭＰ処理等の平坦化処理が施されるのである。
【００３２】
これによると、駆動回路の形成領域に対応する層間絶縁膜は予め凹んでいるため、ＣＭＰ処理等の平坦化処理を実施すると、ちょうど、画像表示領域との釣り合いを保つことが可能となるのである。すなわち、本発明によれば、画像表示領域及び周辺領域の双方にわたって、極めて優れた平坦性を有する平面を現出させることができるのである。
【００３３】
以上のように、本発明によれば、ＣＭＰ処理等の平坦化処理を好適に実施することにより、積層構造の最表面において、より優れた平坦性が実現されることになる。ちなみに、このＣＭＰ処理により、走査線、データ線及びスイッチング素子の「高さ」に起因して（或いは、いわば伝播して）積層構造の最表面に形成される段差もまた平坦化されることは言うまでもない。
【００３４】
なお、本発明において「エッチング」とは、適当なエッチャントを利用したウェットエッチング、及び、エッチャントを利用しない、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングの双方を含む。
【００３５】
また、本発明においては、前述したスイッチング素子、データ線、走査線及び画素電極の他にも、スイッチング素子及び画素電極に電気的に接続されて該画素電極の電位保持特性を向上させる蓄積容量その他の要素を形成する工程を適宜含ませてよい。この場合、基板上に構築される要素の数が増えれば増えるほど、積層構造の最表面に伝播される段差の程度はより大きくなるということがいえるから、本発明に係る平坦化処理を実施することの意義は、より高まるということが言える。
【００３６】
本発明の電気光学装置の製造方法の一態様では、前記駆動回路は、回路素子及び配線を含んでなり、前記駆動回路を形成する工程は、前記回路素子及び前記配線を形成する工程を含み、前記回路素子及び前記配線の前記基板を平面視した場合における第１形成密度は、前記スイッチング素子及び前記画素電極の第２形成密度よりも大きい。
【００３７】
この態様によれば、前述したことから明らかなように、本発明の作用効果が最大限生かされることになる。
【００３８】
本発明の電気光学装置の製造方法の他の態様では、前記第２形成密度は、隣接しあう前記画素電極間のピッチが１５〔μｍ〕以上として規定される。
【００３９】
この態様によれば、本発明の作用効果を、より効果的に享受できる。すなわち、駆動回路の形成領域に対応した段差が生じるか否かは、上述のように、当該駆動回路を構成する回路素子及び配線の第１形成密度と、画像表示領域におけるスイッチング素子等の第２形成密度の差に大きく依存するところ、本願発明者らの研究によると、隣接しあう画素電極間のピッチが１５〔μｍ〕以上である場合には、前記の第２形成密度は、第１形成密度に比べてより疎となり、前記段差の発生する可能性が大きくなることが確認されている。したがって、かかる場合に、本発明におけるエッチング後の平坦化処理という方法を採用して電気光学装置を製造することによれば、前記の作用効果がより効果的に享受されることになるのである。
【００４０】
ちなみに、前記に対して、画素電極間のピッチが、１５〔μｍ〕を下回る場合、例えば１４〔μｍ〕程度以下となる場合（即ち、第２形成密度がより密となる場合）には、前記の段差の問題は顕著には生じないことが確認されている。他方、段差の問題が顕著に生じる場合は、画素電極間のピッチが２０〔μｍ〕以上となる場合であることも確認されている。したがって、本態様においては、１５〔μｍ〕以上という条件に代えて、２０〔μｍ〕以上という条件が満たされることがより好ましい。
【００４１】
本発明の電気光学装置の製造方法の他の態様では、前記画像表示領域のサイズは、１．０〔ｉｎｃｈ〕以上である。
【００４２】
この態様によれば、本発明の作用効果を、より効果的に享受できる。すなわち、駆動回路の形成領域に対応した段差が生じるか否かは、上述のように、当該駆動回路を構成する回路素子及び配線の第１形成密度と、画像表示領域におけるスイッチング素子等の第２形成密度の差に大きく依存するところ、これら第１形成密度及び第２形成密度間の差は、基板ないしは画像表示領域の大きさにも依存する。一般的には、画像表示領域のサイズが大きくなればなる程、第１形成密度及び第２形成密度間の差は大きくなる傾向がある。なぜなら、周辺領域の大きさは、画像表示領域のサイズがどのようであろうとも、概ね一定であると考えることができるのに対して、画像表示領域の大きさは、当該電気光学装置の仕様等に伴ってその大小が変化するからである。
【００４３】
そして、本願発明者らの研究によると、画像表示領域のサイズが１．０〔ｉｎｃｈ〕以上となると、画像表示領域における第２形成密度と、周辺領域における第１形成密度の差に、前記段差を顕著に生じさせるという意味における有意差が生じることが確認されている。したがって、かかる場合に、本発明におけるエッチング後の平坦化処理という方法を採用して電気光学装置を製造することによれば、前記の作用効果がより効果的に享受されることになるのである。
【００４４】
本発明の電気光学装置の製造方法の他の態様では、前記平坦化処理は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を含む。
【００４５】
この態様によれば、平坦化処理がＣＭＰ処理を含むことから、本発明の作用効果が最も効果的に享受されることになる。というのも、平坦化処理としてＣＭＰ処理を採用する場合が、前記の段差をもっとも発生させやすいからである。ちなみに、ＣＭＰ処理とは、一般に、被処理基板と研磨布（パッド）の両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨することで、当該表面を平坦化する技術である。
【００４６】
本発明の電気光学装置の製造方法の他の態様では、前記ＣＭＰ処理は、押し付け圧力が５００〔ｈＰａ〕以上である。
【００４７】
この態様によれば、ＣＭＰ処理における押し付け圧力が、５００〔ｈＰａ〕以上と比較的大きく設定されているから、電気光学装置の製造を、より迅速に完了させることができる。ちなみに、ここにいう「押し付け圧力」とは、前述の被処理基板と研磨布との間にかけられる圧力をいう。
【００４８】
なお、押し付け圧力が５００〔ｈＰａ〕を下回る場合には、前記の段差はいわばソフトに研磨されることとなって、画像表示領域における研磨と並行して、当該段差の研磨をも実現することが不可能ではない（つまり、画像表示領域及び周辺領域双方にわたる相当程度の平坦化を実現することができる。）。しかしながら、押し付け圧力が５００〔ｈＰａ〕を下回る場合、製造プロセスは極端に遅滞化する。具体的には、押し付け圧力が２００〔ｈＰａ〕である場合には、押し付け圧力が５５０〔ｈＰａ〕である場合に比べて、４倍程度の時間が必要となってしまうのである。
【００４９】
このように、本態様にかかる「５００〔ｈＰａ〕以上」という条件は、製造プロセスの迅速化という観点のみならず、前記の段差は前記「エッチング」によって除去するという技術的思想との兼ね合いとも相俟って、最も好ましい値としての意味をも有するものである。
【００５０】
本発明の電気光学装置の製造方法の他の態様では、前記画素電極は平面視してマトリクス状に形成されており、前記エッチングを実施する工程の前に、前記画素電極の最外縁を結んだ形状に対応するマスクを形成する工程を更に含む。
【００５１】
この態様によれば、画像表示領域の大きさにほぼ一致する、画素電極の最外縁を結んだ形状に対応するマスクが形成されることにより、前記エッチングを実施する工程をより好適に実施することができる。
【００５２】
本発明の電気光学装置の製造方法の他の態様では、前記画素電極を形成する工程の前に、前記層間絶縁膜を形成する工程として、第１の層間絶縁膜を形成する工程と、前記周辺領域に形成された前記第１の層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施する第１エッチング工程と、該第１エッチング工程の後に、前記周辺領域及び前記画像表示領域双方の前記第１の層間絶縁膜に平坦化処理を実施する第１平坦化工程と、前記第１の層間絶縁膜の上に、前記層間絶縁膜を形成する工程として、第２の層間絶縁膜を形成する工程と、前記周辺領域に形成された前記第２の層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施する第２エッチング工程と、該第２エッチング工程の後に、前記周辺領域及び前記画像表示領域双方の前記第２の層間絶縁膜に平坦化処理を実施する第２平坦化工程とを実施し、前記画素電極は、前記第２の層間絶縁膜の上に形成する。
【００５３】
この態様によれば、平坦化工程が複数回実施されるのに応じて、エッチング工程も複数回実施されることにより、本発明の作用効果が、より効果的に享受されることになる。
【００５４】
なお、本態様においては、第１の層間絶縁膜を形成する工程の前や、第１平坦化工程の後第２の層間絶縁膜を形成する工程の前等においては、例えば、前記データ線、或いは前記走査線を形成する工程、前記スイッチング素子を形成する工程を実施するなど、前記各種の要素の形成工程が含まれることは勿論である。
【００５５】
本発明の基板装置の製造方法は、上記課題を解決するために、基板上に回路素子及び配線の少なくとも一方が積層構造をなす基板装置の製造方法であって、前記回路素子及び前記配線の少なくとも一方が、前記基板を平面視した場合に、より低密度及びより高密度にそれぞれ形成された低密度領域及び高密度領域を形成する工程と、前記低密度領域及び前記高密度領域に層間絶縁膜を形成する工程と、前記積層構造の最表面における前記低密度領域に対応する部分にマスクを形成する工程と、該マスクを形成する工程の後に、前記層間絶縁膜にエッチングを実施する工程と、該エッチングを実施する工程の後、前記マスクを除去して前記層間絶縁膜に平坦化処理を実施する工程とを含む。
【００５６】
本発明の基板装置の製造方法によれば、まず、エッチングする工程によって高密度領域のみが浸食を受けることにより、該工程の後、該高密度領域における積層構造の最表面は、低密度領域におけるそれから見て、凹まされることになる。そして、本発明ではこれに続いて、前述のように凹まされた高密度領域と低密度領域との双方の層間絶縁膜に、ＣＭＰ処理等の平坦化処理が施されるのである。これによると、高密度領域に対応する層間絶縁膜は予め凹んでいるため、ＣＭＰ処理等の平坦化処理を実施すると、ちょうど、低密度領域との釣り合いを保つことが可能となる。すなわち、本発明によれば、低密度領域及び高密度領域の双方にわたって、極めて優れた平坦性を有する平面を現出させることができるのである。
【００５７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００５８】
【発明の実施の形態】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００５９】
〔電気光学装置の全体構成〕
まず、本発明の電気光学装置に係る実施形態の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００６０】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００６１】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００６２】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。なお、本実施形態においては、前記の画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００６３】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００６４】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００６５】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００６６】
なお、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００６７】
〔画素部における構成〕
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図３から図６を参照して説明する。ここに図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図４及び図５は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。なお、図４及び図５は、それぞれ、後述する積層構造のうち下層部分（図４）と上層部分（図５）とを分かって図示している。
【００６８】
また、図６は、図４及び図５を重ね合わせた場合のＡ−Ａ´断面図である。なお、図６においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００６９】
（画素部の回路構成）
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００７０】
また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００７１】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００７２】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極３００を含んでいる。
【００７３】
〔画素部の具体的構成〕
以下では、上記データ線６ａ、走査線１１ａ及びゲート電極３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、具体的の構成について、図４乃至図６を参照して説明する。
【００７４】
まず、図５において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。すなわち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッチング用のＴＦＴ３０が設けられている。これによりＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。
【００７５】
次に、電気光学装置は、図４及び図５のＡ−Ａ´線断面図たる図６に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
【００７６】
ＴＦＴアレイ基板１０の側には、図６に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００７７】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００７８】
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図６に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。なお、前述のうち第１層から第３層までが、下層部分として図４に図示されており、第４層から第６層までが上層部分として図５に図示されている。
【００７９】
（積層構造・第１層の構成―走査線等―）
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図４のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図４のＸ方向に沿うように延びる本線部と、データ線６ａ或いは容量配線４００が延在する図４のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。
【００８０】
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図６に示すように、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００８１】
また、本実施形態では、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図４に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００８２】
なお、上述のＴＦＴ３０は、好ましくは図６に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００８３】
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００８４】
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、図４によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【００８５】
また、この側壁部３ｂは、前記のコンタクトホール１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。
【００８６】
（積層構造・第３層の構成―蓄積容量等―）
さて、前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量７０は、図４の平面図を見るとわかるように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
【００８７】
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。ちなみに、ここにいう中継接続は、前記の中継電極７１９を介して行われている。
【００８８】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。本実施形態において、容量電極３００を固定電位とするためには、固定電位とされた容量配線４００（後述する。）と電気的接続が図られることによりなされている。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。
【００８９】
誘電体膜７５は、図６に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜、ＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００９０】
本実施形態において、この誘電体膜７５は、図６に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。上層の窒化シリコン膜７５ｂは画素電位側容量電極の下部電極７１より少し大きなサイズにパターニングされ、遮光領域（非開口領域）内で収まるように形成されている。
【００９１】
なお、本実施形態では、誘電体膜７５は、二層構造を有するものとなっているが、場合によっては、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。
【００９２】
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。
【００９３】
そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜を貫通しつつ開孔されている。
【００９４】
（積層構造・第４層の構成―データ線等―）
さて、前述の第３層に続けて第４層には、データ線６ａが設けられている。このデータ線６ａは、図６に示すように、下層より順に、アルミニウムからなる層（図６における符号４１Ａ参照）、窒化チタンからなる層（図６における符号４１ＴＮ参照）、窒化シリコン膜からなる層（図６における符号４０１参照）の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。
【００９５】
また、この第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図５に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。例えば図５中最左方に位置するデータ線６ａに着目すると、その直右方に略四辺形状を有する容量配線用中継層６ａ１、更にその右方に容量配線用中継層６ａ１よりも若干大きめの面積をもつ略四辺形状を有する第２中継電極６ａ２が形成されている。
【００９６】
ちなみに、これら容量配線用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一膜として形成されていることから、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する。
【００９７】
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
【００９８】
（積層構造・第５層の構成―容量配線等―）
さて、前述の第４層に続けて第５層には、容量配線４００が形成されている。この容量配線４００は、平面的にみると、図５に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
【００９９】
さらには、図５中、ＸＹ方向それぞれに延在する容量配線４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。容量配線４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。この容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
【０１００】
また、第４層には、このような容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これら容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【０１０１】
他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【０１０２】
（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【０１０３】
（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、このコンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【０１０４】
（積層構造・周辺領域上の構成―ＣＭＯＳ型ＴＦＴ等―）
以上説明したような画素部における構成は、図４及び図５に示すように、各画素部において共通である。図１及び図２を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域１０ａの周囲に位置する周辺領域に、図１及び図２を参照して説明したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の駆動回路が形成されている。そして、これら走査線駆動回路１０４及びデータ線駆動回路１０１は、例えば図７に示されるような複数のスイッチング素子としてのＴＦＴや配線等々から構成されている。ここに図７は、周辺領域上に形成されるスイッチング素子の一例たるＣＭＯＳ型のＴＦＴ２０２の実際的な構造を示す断面図である。
【０１０５】
この図７において、ＣＭＯＳ型ＴＦＴ２０２は、ｐ型ＴＦＴ２０２ｐとｎ型ＴＦＴ２０２ｎを含み、これらそれぞれは、半導体層２０２ａ、絶縁膜２、ゲート電極膜２０２ｂ、半導体層２０２ａのドレイン及びソースに接続される各種電極２１０ａ乃至２１０ｄ並びに配線２２０からなる。そして、図７においては、符号１２、４１、４２、４３及び４４等が示されていることかわかるように、当該ＣＭＯＳ型のＴＦＴ２０２及びその上層の構築物は、図６に示した画素部における構成と同一の機会に形成されているものである（後述の図８乃至図９を参照する製造方法の説明参照。）。すなわち、半導体層２０２ａは、ＴＦＴ３０の半導体層１ａと同一の機会に形成されており、ゲート電極膜２０２ｂは、ゲート電極３ａと同一の機会に形成されている、などというようである。なお、図６において蓄積容量７０を構成していた下部電極７１及び容量電極３００についても、図７において、これらと同一の機会に形成された配線膜７１１及び７１２が、各種電極２１０ａ乃至２１０ｄを構成している。また、図６においてデータ線６ａを構成していた三層の膜（アルミニウムからなる膜４１Ａ、窒化チタンからなる膜４１ＴＮ及び窒化シリコンからなる膜４４０１）についても、図７において、これらと同一の機会に形成された配線膜２２１乃至２２３が、配線２２０を構成している。なお、図７においては図示されていないが、図６における容量配線４００と同一の機会に薄膜を形成し、これをもＣＭＯＳ型ＴＦＴ２０２の構成の一部として（例えば、配線として利用する等）よいことは言うまでもない。
【０１０６】
このように、画素部における構成と周辺領域におけるＣＭＯＳ型ＴＦＴ２０２等の各種の回路素子及び配線等々を同一の機会に形成する構成によれば、これらを別々に形成する態様に比べて、その製造工程の簡略化、或いは省略化等を達成することができる。
【０１０７】
そして、本実施形態においては特に、このような周辺領域上のＣＭＯＳ型ＴＦＴ２０２等を含む周辺領域上の積層構造と、前述の画像表示領域１０ａ上の積層構造（図６参照）との最表面は、極めて優れた平坦性を有する平面となっていることに特徴がある。これは、以下に述べるように、本実施形態において特徴的な製造方法が採用されることによっている。以下では、この点について、項を改めて説明することとする。
【０１０８】
〔電気光学装置の製造方法〕
以下では、上述した実施形態の電気光学装置の製造プロセスについて、図８乃至図１０を参照して説明する。ここに図８乃至図１０は、製造プロセスの各工程における電気光学装置の積層構造を、図６の断面図及び図７のＣＭＯＳ型のＴＦＴ２０２の断面図に関して、順を追って示す工程図である（前者は図中右方、後者は図中左方に示されている。）。また、図１０は、本実施形態に係る電気光学装置が、比較的大きさサイズのガラス基板上で一挙に複数形成されることを説明するための説明図である。なお、以下においては、本実施形態において特徴的な第３層間絶縁膜４３以降の製造工程について特に詳しく説明することとし、それ以前の走査線１１ａ、半導体層１ａ、ゲート電極３ａ、蓄積容量７０及びデータ線６ａ等々の製造工程の説明に関しては省略することとする。
【０１０９】
まず、図８及び図９の製造工程の説明に入る前に、その前提として、本実施形態に係る電気光学装置は、図１０に示すような比較的大きなサイズのガラス基板Ｓの上において、一挙に複数形成される形態がとられる。すなわち、ガラス基板Ｓの上において、図１に示した電気光学装置が縦横それぞれにマトリクス状に配列されるように形成され、各電気光学装置においては、それぞれ、図６及び図７に示したような各種の要素（ＴＦＴ３０、蓄積容量７０、ＣＭＯＳ型ＴＦＴ２０２、これを含む走査線駆動回路１０４、或いはデータ線駆動回路１０１等々）を含む積層構造が構築されることになるのである。ちなみに、図１０において示されるガラス基板Ｓは、図６及び図７に示されるＴＦＴアレイ基板「１０」に該当する。また、図１０では、ＴＦＴアレイ基板１０の側が形成されるガラス基板Ｓのみについて図示されているが、これとは別に、他の図示しないガラス基板の上に、対向電極２１、配向膜２２等が形成されて対向基板２０が複数形成されるるとともに、最終的には、前記ガラス基板Ｓと前記図示しないガラス基板とを対向させて貼り合わせその間に液晶を封入し、更には、ＴＦＴアレイ基板１０及び対向基板２０の各別に応じて裁断することによって、図１乃至図７に示したような各個別の電気光学装置が製造されることになる。
【０１１０】
さて、以上の前提の下、本実施形態にかかる電気光学装置は、図１０に示すガラス基板Ｓ上で、図８の工程（ａ）から工程（ｄ）、図９の工程（ｅ）から工程（ｇ）に示すように順次製造されることになる。
【０１１１】
まず、図８の工程（ａ）においては、第３層間絶縁膜４３の前駆膜４３１が形成された時点における断面図が示されている。この前駆膜４３１は、例えば、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いた常圧又は減圧ＣＶＤ法等により形成することができる。この場合、該第３層間絶縁膜４３は、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる。
【０１１２】
そして、この前駆膜４３１においては、図８の工程（ａ）に示すように、下層に位置するデータ線６ａ、容量配線用中継電極６ａ１及び第２中継電極６ａ２が固有に有する高さ、或いは、その更に下層に位置するゲート電極３ａ及び中継電極７１９等々が固有に有する高さに起因した段差が形成されている。このように、下層に位置する各種の要素が固有に有する高さが上層に上層にいわば伝播することによって、積層構造の最表層（現時点では、前駆膜４３１の表面）において、不均一な段差を生じさせることになる。殊に、本実施形態のように、前述した要素のほか、蓄積容量７０や各種のコンタクトホールが形成される構造では、前記の段差は極めて複雑な様相を呈する可能性もある。そこで、本実施形態においては特に、この段差を消滅させるために、後述するように、当該前駆膜４３１に対してＣＭＰ処理を施す（図８の工程（ｃ））。
【０１１３】
ところで、図８の工程（ａ）の右方に示す画素部における構成（換言すれば、画像表示領域１０ａにおける構成）と、同図中左方に示す周辺領域上の構成とでは、それらのガラス基板Ｓ上における形成密度に相違が存在する。より詳しくは、走査線駆動回路１０４、或いはデータ線駆動回路１０１を構成するＣＭＯＳ型ＴＦＴ２０２等の回路素子及び配線のガラス基板Ｓを平面視した場合における形成密度は、画像表示領域１０ａにおけるＴＦＴ３０及び画素電極９ａ等の形成密度よりも大きくなる。これは、画像表示領域１０ａでは、光透過域を確保しなければならないことから、必然的に、各種の要素を疎に配置する必要があるためである（図４及び図５参照）。また、装置全体としては小型化が、画像の大きさとしては大型化が目指されているためでもある。本実施形態において、より具体的には、画像表示領域１０ａにおける隣接しあう画素電極９ａ間のピッチＤＤ（図５参照）は、２０〔μｍ〕以上とされており、これと対比すると、周辺領域上のＣＭＯＳ型ＴＦＴ２０２等の回路素子・配線等々の形成密度は、より密な状況にあることになる。
【０１１４】
そして、このような密度差が画像表示領域１０ａと、周辺領域、とりわけ該周辺領域のうち前記の走査線駆動回路１０４、或いはデータ線駆動回路１０１の形成領域との間で存在する場合に、両領域の上に形成された層間絶縁膜に対してＣＭＰ処理等の平坦化処理を実施すると、両者間で、積層構造の高さの相違をもたらすおそれがある。
【０１１５】
具体的には例えば、本願発明者らの実験により、概略図１１に示されるようなグラフが採取されている。この図１１は、最終的に完成した電気光学装置のＴＦＴアレイ基板１０において、その積層構造の最表面の表面粗さを、図１０のＧ−Ｇ´線に沿って計測した結果を示すグラフ（表面プロファイル）である。この図１１によれば、走査線駆動回路１０４が形成されている領域に対応して、周囲に比べて一際目立つ段差が形成されていることがわかる。この段差の高さは、具体的には１００〜２００〔ｎｍ〕程度になることが確認されている。これは、より低密度にＴＦＴ３０等が形成されている画像表示領域１０ａの方が、より高密度にＣＭＯＳ型ＴＦＴ２０２等が形成されている周辺領域よりも、より研磨されやすいということが一般的な原因として考えられる。ちなみに、このような段差は、データ線駆動回路１０１の形成領域に対応しても形成されることになり、その結果として、当該段差は、画像表示領域１０ａの周囲を囲むように形成ないしは残存させられることになる（図１参照）。
【０１１６】
このようになると、ＣＭＰ処理等の平坦化処理を施しているにもかかわらず、走査線駆動回路１０４、或いはデータ線駆動回路１０１の形成領域に対応した段差が形成ないしは残存されることになり、表示すべき画像の周囲に色むらを生じさせることとなってしまうことになる。
【０１１７】
そこで、本実施形態においては、この段差を消滅させるべく、前駆膜４３１に対してＣＭＰ処理（図８の工程（ｃ））を実施する前に、以下に記すような各工程を実施する。
【０１１８】
まず、図８の工程（ｂ）においては、画素部における構成に関してのみ、前駆膜４３１の上にマスクＭ１を形成する。このマスクＭ１の形成領域は、マトリクス状に形成された画素電極９ａの最外縁を結んだ形状に対応する。要するに、マスクＭ１の平面形状は、画像表示領域１０ａのそれに略等しい。そして、かかる前駆膜４３１に対するエッチング処理を施す。このエッチング処理は、例えば、ＨＦ（フッ化水素）を用いたウェットエッチング等を採用することができる。ただし、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングを実施してもよい。
【０１１９】
このエッチング処理によると、前記のように画素部における構成に関してはマスクＭ１が形成されていることにより、前駆膜４３１の全面が侵食されるのではなく、ＣＭＯＳ型ＴＦＴ２０２等が形成された周辺領域の部分のみ侵食が進行することになる（図８の工程（ｂ）中の破線参照）。そして、これによると、走査線駆動回路１０４、或いはデータ線駆動回路１０１の形成領域に対応して、画像表示領域１０ａから見て、積層構造の最表面に凹部が形成されることになる。ちなみに、この凹部の深さＧ１は、概ね、０．４〔μｍ〕程度としておけばよい。ただし、この凹部の深さＧ１をどの程度とするか（換言すると、エッチング処理の諸条件（例えばエッチング時間）をどの程度とするか）は、基本的には設計事項であり、実際に問題となりうる前記の段差（図１１参照）の大きさがどの程度か、積層構造の具体的構成（例えば、何層構造か、或いは各層の厚さはどの程度か）、更には、後に実施するＣＭＰ処理における押し付け圧力をどの程度とするか等の諸条件の変更に伴って、自由に変更され得るものである。
【０１２０】
かようにして、周辺領域における前駆膜４３１のみがエッチングされたら、次に、マスクＭ１を除去した後、前述のような凹部を含む周辺領域と画像表示領域１０ａとの双方に、図８の工程（ｃ）に示すように、ＣＭＰ処理を実施する。このＣＭＰ処理とは、図８の工程（ｂ）に示す前駆膜４３１までが形成されたもの（但し、マスクＭ１を除く。）を被処理基板として、これと研磨布（パッド）との両者を回転等させながら、それぞれの表面同士を当接させるとともに、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨する処理である。ここで本実施形態においては特に、被処理基板と研磨布との間にかける押し付け圧力を５００〔ｈＰａ〕以上とすると好ましい。これにより、研磨時間の短縮化が図れるからである。
【０１２１】
このようなＣＭＰ処理を実施することにより、前駆膜４３１は、第３層間絶縁膜４３となるが、この際、前述した、データ線６ａ、容量配線用中継電極６ａ１及び第２中継電極６ａ２、或いはゲート電極３ａ及び中継電極７１９、更にはＣＭＯＳ型ＴＦＴ２０２を構成する半導体層２０２ａ、配線２２０の高さに起因する段差は、積層構造の最表面（現時点においては第３層間絶縁膜４３の表面）に関し全面的に均されることになり、該最表面において極めて優れた平坦性を実現することができる（図８の工程（ｃ）参照）。
【０１２２】
また、本実施形態に係るＣＭＰ処理では特に、前記のように周辺領域上の前駆膜４３１が予めエッチング処理によって凹まされているため、画像表示領域１０ａとの釣り合いをちょうど保つことが可能となり、従前のように、該周辺領域上に段差（図１１参照）を残存させるということがない（図８の工程（ｃ）参照）。すなわち、本発明によれば、画像表示領域１０ａ及び周辺領域の双方にわたって、極めて優れた平坦性を有する平面を現出させることができるのである。
【０１２３】
以上のようにＣＭＰ処理が完了したら、図８の工程（ｄ）に示すように、第３層間絶縁膜４３にコンタクトホール８０３及び８０４を開孔した後、該第３層間絶縁膜４３の上に、容量配線４００及び第３中継電極４０２を形成する。このうち、コンタクトホール８０３及び８０４は、例えば反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより開孔することができる。また、容量配線４００及び第３中継電極４０２は、まず、その下層たるアルミニウムからなる前駆膜をスパッタリング法により成膜した後、該前駆膜をフォトリソグラフィ及びエッチング工程によってパターニングし、次に、その上層たる窒化チタンからなる膜を、前記のアルミニウムからなる膜と同様にして成膜・パターニングすること等によって製造することができる。
【０１２４】
次に、本実施形態においては、図９の工程（ｅ）に示すように、前記の容量配線４００及び第３中継電極４０２の上に、第４層間絶縁膜４４の前駆膜４４１を成膜する。この前駆膜４４１の成膜は、前記の前駆膜４３１の成膜と同様に行えばよい。そして、該前駆膜４４１に対して、前記の前駆膜４３１と同様にして、マスクＭ２の成膜処理及びエッチング処理（図９の工程（ｆ）参照）並びにＣＭＰ処理（図９の工程（ｇ）参照）を実施する。なお、図９の工程（ｆ）のエッチング処理によって形成される凹部の深さＧ２は０．１〔μｍ〕程度とすることが好ましいが、これについても、前述の凹部の深さＧ１と同様、基本的には、種々の要因によって適宜変更されうる設計的事項である。
【０１２５】
これら一連の工程によっても、前記の前駆膜４３１及び第３層間絶縁膜４３に関して述べたのと全く同様な作用効果が得られる。すなわち、周辺領域が予め凹まされた後、ＣＭＰ処理が実施されることから、周辺領域上に段差を残存させるということがなく、該周辺領域及び画像表示領域１０ａ双方にわたって極めて優れた平坦性を現出させることができる。また、ＣＭＰ処理を実施することそれ自体によって、前記容量配線４００及び容量電極４０２が固有に有する高さに起因する段差も消滅せられ、この点からも、優れた平坦性を実現することができる。
【０１２６】
そして、このようにＣＭＰ処理の実施の回数に応じて、エッチング処理を実施するようにすれば、本実施形態の作用効果が、より効果的に享受されることになるのが明白である。
【０１２７】
以上までの工程が完了したら、後は、第４層間絶縁膜４４にコンタクトホール８９を開孔した後、画素電極９ａ及び配向膜１６を成膜すれば、ＴＦＴアレイ基板１０側の電気光学装置の製造が完了する。そして、これに引き続き、或いは並行して、前述のように、ガラス基板Ｓとは別のガラス基板上に、対向電極２１、配向膜２２等を形成して対向基板２０を製造するとともに、前記ガラス基板Ｓ及び前記別のガラス基板間にシール材５２を介在させて貼り合わせ、液晶層５０を封入することによって、電気光学装置の製造が完了する。
【０１２８】
なお、上記の実施形態においては、図８の工程（ｂ）及び図９の工程（ｆ）に二回にわたってエッチング処理が実施されていたが、本発明は、このような形態に限定されない。例えば、ＣＭＰ処理については、前述と同様、図８の工程（ｃ）及び図９の工程（ｇ）の二回実施するが、エッチング処理は、図８の工程（ｂ）又は図９の工程（ｆ）においてのみ実施するようにしてもよい。さらに、より広くいえば、エッチング処理は、図８の工程（ｂ）及び図９の工程（ｆ）のタイミングで実施されなければならないわけではない。すなわち、ＣＭＰ処理を実施する段にあたって、周辺領域が、画像表示領域１０ａからみて凹まされていれば、両領域の双方にわたる平坦性を実現することが可能であるから、エッチング処理を実施する時点は、そのような観点から定められればよいのである。極端に言えば、図８の工程（ａ）以前、例えば第１層間絶縁膜４１（或いは、第２層間絶縁膜４２）の形成が完了した時点において周辺領域のみのエッチング処理を実施し、該周辺領域が画像表示領域からみて凹んでいる状態を予め作っておくようにしてもよい。要するに、ＣＭＰ処理の前に、エッチング処理が実施されるようになっていれば、本発明の目指す基本的な目的は達成し得る。
【０１２９】
また、上記の実施形態では、周辺領域上にＣＭＯＳ型ＴＦＴ２０２が形成される場合についてもっぱら説明したが、本発明は、このような形態に限定されるものでないことは言うまでもない。走査線駆動回路１０４及びデータ線駆動回路１０１には、前記のＣＭＯＳ型ＴＦＴ２０２以外にも、これに代えて又は加えて、単なるｐ型又はｎ型のＴＦＴ、更には各種の配線や、これらＴＦＴに光が侵入することを防止する遮光膜等々が、その一部を構成するものとして形成され得る。そして、このような各種の要素は、やはり、画像表示領域１０ａにおけるＴＦＴ３０及び画素電極９ａ等に比べて、より密に形成されることが一般的に推定されるから、本実施形態に係る作用効果を前述と同様に享受することが可能である。
【０１３０】
さらに、前記において、画像表示領域１０ａの大きさ（図１０参照）について特に言及しなかったが、本実施形態に係る作用効果をより効果的に享受することができるのは、該画像表示領域１０ａの大きさが、１．０〔ｉｎｃｈ〕以上である場合である。このように画像表示領域１０ａが、比較的大きくなると、該画像表示領域１０内に形成されるＴＦＴ３０、画素電極９ａ等の形成密度はより疎になり、周辺領域上のＣＭＯＳ型ＴＦＴ２０２等の形成密度がより密になるという関係が生じるからである。
【０１３１】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図１２は、投射型カラー表示装置の図式的断面図である。
【０１３２】
図１２において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１３３】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【図４】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、下層部分（図６における符号７０（蓄積容量）までの下層の部分）に係る構成のみを示すものである。
【図５】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、上層部分（図６における符号７０（蓄積容量）を越えて上層の部分）に係る構成のみを示すものである。
【図６】図４及び図５を重ね合わせた場合のＡ−Ａ´断面図である。
【図７】周辺領域上のＣＭＯＳ型ＴＦＴの構成を示す断面図である。
【図８】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その１）である。
【図９】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その２）である。
【図１０】本実施形態に係る電気光学装置が、１枚のガラス基板上において一挙に複数形成されることを説明するための説明図である。
【図１１】最終的に完成した電気光学装置のＴＦＴアレイ基板において、その積層構造の最表面の表面粗さを、図１０のＧ−Ｇ´線に沿って計測した結果を示すグラフ（表面プロファイル）である。
【図１２】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線
６ａ…データ線、３０…ＴＦＴ
１０４…走査線駆動回路、１０１…データ線駆動回路、２０２…ＣＭＯＳ型ＴＦＴ
４３…第３層間絶縁膜、４４…第４層間絶縁膜

Claims (13)

1. 基板上に、
   一定の方向に延びるデータ線及び該データ線に交差する方向に延びる走査線と、
   前記走査線により走査信号が供給されるスイッチング素子と、
   前記データ線により前記スイッチング素子を介して画像信号が供給される画素電極と、
   前記スイッチング素子及び前記画素電極の形成領域として規定される画像表示領域の周辺に位置する周辺領域に配置された、前記データ線及び前記走査線を駆動する駆動回路と、
   前記データ線、前記走査線、前記スイッチング素子、前記駆動回路の上方に形成された層間絶縁膜と、
   を備えてなり、
   前記周辺領域に形成された前記層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応する部分について、エッチングが施された後、当該周辺領域及び前記画像表示領域双方の前記層間絶縁膜に平坦化処理が実施されていることを特徴とする電気光学装置。
2. 前記駆動回路は、回路素子及び配線からなり、
   前記回路素子及び前記配線の前記基板を平面視した場合における第１形成密度は、
   前記データ線、前記走査線、前記スイッチング素子及び前記画素電極の第２形成密度よりも大きいことを特徴とする請求項１に記載の電気光学装置。
3. 前記平坦化処理は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を含むことを特徴とする請求項１又は２に記載の電気光学装置。
4. 請求項１乃至３のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
5. 基板上の画像表示領域に、
   一定の方向に延びるデータ線及び該データ線に交差する方向に延びる走査線を形成する工程と、
   前記走査線により走査信号が供給されるスイッチング素子を形成する工程と、
   前記データ線により前記スイッチング素子を介して画像信号が供給される画素電極を形成する工程と、
   前記画像表示領域の周辺に位置する周辺領域に、前記データ線及び前記走査線を駆動する駆動回路を形成する工程と、
   前記データ線、前記走査線、前記スイッチング素子及び前記駆動回路の上に層間絶縁膜を形成する工程と、
   前記周辺領域に形成された層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施する工程と、
   該エッチングを実施する工程の後に、前記周辺領域及び前記画像表示領域双方の層間絶縁膜に平坦化処理を実施する工程と、
   を含むことを特徴とする電気光学装置の製造方法。
6. 前記駆動回路は、回路素子及び配線を含んでなり、
   前記駆動回路を形成する工程は、前記回路素子及び前記配線を形成する工程を含み、
   前記回路素子及び前記配線の前記基板を平面視した場合における第１形成密度は、前記スイッチング素子及び前記画素電極の第２形成密度よりも大きいことを特徴とする請求項５に記載の電気光学装置の製造方法。
7. 前記第２形成密度は、隣接しあう前記画素電極間のピッチが１５〔μｍ〕以上として規定されることを特徴とする請求項６に記載の電気光学装置の製造方法。
8. 前記画像表示領域のサイズは、１．０〔ｉｎｃｈ〕以上であることを特徴とする請求項５乃至７のいずれか一項に記載の電気光学装置の製造方法。
9. 前記平坦化処理は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を含むことを特徴とする請求項５乃至８のいずれか一項に記載の電気光学装置の製造方法。
10. 前記ＣＭＰ処理は、押し付け圧力が５００〔ｈＰａ〕以上であることを特徴とする請求項９に記載の電気光学装置の製造方法。
11. 前記画素電極は平面視してマトリクス状に配列されており、
    前記エッチングを実施する工程の前に、
    前記画素電極の最外縁を結んだ形状に対応するマスクを形成する工程を更に含むことを特徴とする請求項５乃至１０のいずれか一項に記載の電気光学装置の製造方法。
12. 前記画素電極を形成する工程の前に、
    前記層間絶縁膜を形成する工程として、第１の層間絶縁膜を形成する工程と、
    前記周辺領域に形成された前記第１の層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施する第１エッチング工程と、
    該第１エッチング工程の後に、前記周辺領域及び前記画像表示領域双方の前記第１の層間絶縁膜に平坦化処理を実施する第１平坦化工程と、
    前記第１の層間絶縁膜の上に、前記層間絶縁膜を形成する工程として、第２の層間絶縁膜を形成する工程と、
    前記周辺領域に形成された前記第２の層間絶縁膜のうち、少なくとも前記駆動回路の形成領域に対応して形成された部分にエッチングを実施する第２エッチング工程と、
    該第２エッチング工程の後に、前記周辺領域及び前記画像表示領域双方の前記第２の層間絶縁膜に平坦化処理を実施する第２平坦化工程と
    を実施し、
    前記画素電極は、前記第２の層間絶縁膜の上に形成することを特徴とする請求項５乃至１１のいずれか一項に記載の電気光学装置の製造方法。
13. 基板上に回路素子及び配線の少なくとも一方が積層構造をなす基板装置の製造方法であって、
    前記回路素子及び前記配線の少なくとも一方が、前記基板を平面視した場合に、より低密度及びより高密度にそれぞれ形成された低密度領域及び高密度領域を形成する工程と、
    前記低密度領域及び前記高密度領域に層間絶縁膜を形成する工程と、
    前記積層構造の最表面における前記低密度領域に対応する部分にマスクを形成する工程と、
    該マスクを形成する工程の後に、前記層間絶縁間にエッチングを実施する工程と、
    該エッチングを実施する工程の後、前記マスクを除去して前記層間絶縁膜に平坦化処理を実施する工程と
    を含むことを特徴とする基板装置の製造方法。

Images