KR100611861B1 - 전기 광학 장치 및 전자기기 - Google Patents

전기 광학 장치 및 전자기기 Download PDF

Info

Publication number
KR100611861B1
KR100611861B1 KR1020030083925A KR20030083925A KR100611861B1 KR 100611861 B1 KR100611861 B1 KR 100611861B1 KR 1020030083925 A KR1020030083925 A KR 1020030083925A KR 20030083925 A KR20030083925 A KR 20030083925A KR 100611861 B1 KR100611861 B1 KR 100611861B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
conductive layer
pixel
film
Prior art date
Application number
KR1020030083925A
Other languages
English (en)
Other versions
KR20040047627A (ko
Inventor
미야자키도시히데
오야마다신
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040047627A publication Critical patent/KR20040047627A/ko
Application granted granted Critical
Publication of KR100611861B1 publication Critical patent/KR100611861B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 적층체의 일부를 구성하는 제 1 도전층 및 이것에 전기적으로 접속될 도전층 간의 전기적 접속을 적합하게 실현할 수 있는 배선 구조 및 그 제조 방법을 제공한다.
배선 구조는 기판(S) 상에, 제 1 도전층(203), 이 위에 형성된 절연층(202), 이 위에 형성된 제 2 도전층(201)으로 이루어지는 콘덴서(20C)와, 제 1 도전층과 전기적으로 접속될 도전층(101)과, 제 1 도전층 및 도전층 각각의 하층에 배치된 중계층(301)이 적층 구조의 일부를 이루어 구비되어 있고, 제 1 도전층 및 도전층은 중계층을 거쳐서 전기적으로 접속되어 있다.

Description

전기 광학 장치 및 전자기기{ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS}
도 1은 본 실시예에 관한 배선 구조의 일례를 도시하는 단면도,
도 2는 도 1과 대비하기 위한 구조를 도시하는 동시점의 단면도,
도 3은 도 2의 배선 구조에 있어서, 상측 전극만을 에칭하는 공정을 설명하기 위한 공정도(그 1),
도 4는 도 2의 배선 구조에 있어서, 상측 전극만을 에칭하는 공정을 설명하기 위한 공정도(그 2),
도 5는 도 1의 배선 구조의 제조 방법을 설명하기 위한 흐름도,
도 6은 본 발명의 실시예의 전기 광학 장치에 있어서의 화상 표시 영역을 구성하는 매트릭스 형상의 복수의 화소에 마련된 각종 소자, 배선 등의 등가 회로를 도시하는 회로도,
도 7은 본 발명의 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도,
도 8은 도 2의 주요 부분만을 뽑아낸 평면도,
도 9는 도 2의 A-A' 단면도,
도 10은 본 발명의 실시예의 전기 광학 장치에 있어서의 TFT 어레이 기판을, 그 위에 형성된 각 구성요소와 함께 대향 기판 측에서 본 평면도,
도 11은 도 10의 H-H' 단면도.
도면의 주요 부분에 대한 부호의 설명
101 : 도전층 20C : 콘덴서(적층체)
201 : 상측 전극 201a : WSi 층
201b : 폴리 실리콘층 202 : 절연층
203 : 하측 전극 301 : 중계층
3a : 주사선 6a : 데이터선
9a : 화소 전극 10 : TFT 어레이 기판
30 : TFT 70 : 축적 용량
71 : 하부 전극 75 : 유전체막
75a : 산화 실리콘막 75b : 질화 실리콘막
300 : 용량 전극 400 : 실드 층
719 : 중계 전극 43 : 제 3 층간 절연막
44 : 제 4 층간 절연막
881 :(하부 전극과 중계 전극을 접속하는) 콘택트 홀
882 :(화소 전극과 중계 전극을 접속하는) 콘택트 홀
본 발명은 기판 상에 각종 배선·회로 소자 등이 적층하여 구축되는 배선 구조 및 그 제조 방법의 기술 분야에 속한다. 또한, 본 발명은, 이러한 배선 구조를 구비하여 이루어지는 전기 광학 장치의 기술 분야에도 속한다.
이러한 종류의 배선 구조는, 예컨대 스위칭 소자로서의 박막 트랜지스터(TFT : Thin Film Transistor), 혹은 박막 다이오드, 콘덴서·저항 등의 각종 회로 소자와, 이들 사이를 연락하는 배선 등으로 이루어진다. 그리고, 최근에는, 이들 각종 요소는 기판 상에 입체적으로, 혹은 적층 구조를 이루도록 구축되는 것이 종종 행하여진다. 예컨대, TFT 위에 콘덴서를 배치하고, 이 콘덴서 위에 상기 TFT에 전기적으로 접속되는 배선을 배치하는 등과 같은 것이다. 이와 같이 함으로써, 배선 구조의 고밀도화가 달성되어, 해당 배선 구조 내지 이것을 포함하는 전자기기 등의 소형화·협소화·경박화(輕薄化) 등을 실현할 수 있다.
보다 구체적으로는, 상술한 바와 같이 배선 구조는 예컨대, 한 쌍의 기판 사이에 액정 등의 전기 광학 물질을 사이에 유지하여 이루어지고, 이들을 관통하도록 광을 투과시킴으로써, 화상 표시가 가능하게 된 액정 장치 등의 전기 광학 장치에 적용된다. 또, 여기서「화상 표시」란, 예컨대, 화소마다, 전기 광학 물질의 상태를 변화시킴으로써, 광 투과율을 변화시켜, 화소마다 계조(階調)가 서로 다른 광이 시인 가능하게 함으로써 실현된다.
이러한 전기 광학 장치는, 상기 한 쌍의 기판의 한 쪽 위에, 매트릭스 형상으로 배열된 화소 전극, 해당 화소 전극 사이를 누비도록 마련된 주사선 및 데이터선, 이에 더하여, 화소 스위칭용 소자로서 TFT 등을 구비함에 따라, 액티브 매트릭스 구동 가능한 것이 제공되어 있다(예컨대, 특허 문헌 1 참조). 이 전기 광학 장치에서는, 상술한 각종 구성이 한 쪽 기판 상에 만들어 넣는 것으로 되지만, 이들을 평면적으로 전개하게 되면, 큰 면적이 필요하게 되어, 화소 개구율(즉, 기판 전면 영역에 대한 광이 투과될 영역 비율)을 저하시킬 우려가 있다. 그래서, 전술한 것과 같은 배선 구조의 입체적인 구축을 이용하면, 그와 같은 불량을 현저히 저감시킬 수 있다. 즉, 예컨대, 기판 상에, 우선 TFT 및 해당 TFT의 게이트 전극막으로서의 기능을 갖는 주사선을 형성하고, 그 위에 데이터선, 또한 그 위에 화소 전극 등과 같은 것이 있다. 이와 같이 하면, 장치의 소형화가 달성되는 것에 더하여, 각종 요소의 배치를 적당히 설정함으로써, 화소 개구율의 향상 등을 도모할 수 있다.
(특허 문헌 1)
일본 특허 공개 2002-122889 호
그러나, 이러한 전기 광학 장치에 있어서, 기판 상에, 전술한 것과 같은 각종 요소를 입체적으로 최적으로 배치함으로써, 최적의 적층 구조를 구성하는 것은 일반적으로 용이한 것이 아니다.
예컨대, 상기 적층 구조에 있어서는, 상술의 주사선, 데이터선, TFT 및 화소 전극 이외에, 화소 전극의 전위 유지 특성을 향상시킬 목적도 갖고, 나중의 2개에전기적으로 접속되는 축적 용량이 구비되는 것이 있다. 이러한 축적 용량은 통상, 가급적으로 큰 용량값을 갖게 된다. 그러나, 이러한 축적 용량을 적층 구조의 일부로서 기판 상에 구비하는 것은 용이하지 않다. 우선, 해당 축적 용량을 단순히 평면적인 넓이를 갖는 것으로 하여 형성하는 것으로는, 화소 개구율을 좁히는 것이 되어, 밝은 화상을 표시한다고 하는 전기 광학 장치의 본래 목적을 달성할 수 없게 된다. 따라서 상당히 소면적의 축적 용량에서는 충분한 전하 축적 특성을 얻을 수 없고, 또한, 그것이 콘덴서로서 기능할 수 없다면 의미가 없다.
다른 쪽에서, 전기 광학 장치의 소형화·고선명화라는 일반적 요청에 대응하기 위해서, 축적 용량의 소형화·협소화도 요구되고 있다. 바꾸어 말하면, 해당 축적 용량을 구성하는 한 쌍의 전극 및 이들에 의해 사이에 유지되는 유전체막의 소면적화, 박막화가 요구되고 있는 것이다. 그리고, 이러한 소면적화, 박막화가 요구되고 있는 데 대응하면서, 전술한 3자 중 화소 전위측 용량 전극에 대해서는, 화소 전극 및 TFT 각각의 사이에서 전기적 접속을 도모하여야 하다. 그러나, 이 요청에 응하면서, 전술한 바와 같이 축적 용량의 용량값의 증대화, 또는 전기 광학 장치의 소형화·고선명화 등을 달성하고, 또한, 최적의 적층 구조를 구성하는 것은 매우 곤란하다.
이러한 문제점은, 구체적으로는 예컨대, 다음과 같이 나타나 있다. 즉, 기판 상에서 밑으로부터 순서대로, 박막 트랜지스터, 축적 용량(하측 전극, 유전체막 및 상측 전극) 및 화소 전극을 형성하는 경우에 있어서, 전술한 하측 전극과 TFT 및 화소 전극의 전기적 접속을 도모한다고 하는 사례이다. 이 경우, TFT와 하측 전극의 전기적 접속을 도모하는 것은 비교적 용이하다. 그러나, 해당 전극과 화소 전극과의 전기적 접속을 도모하는 것은 용이하지 않다. 이러한 것도, 하측 전극의 상측에는, 유전체막 및 상측 전극이 존재하기 때문이다. 따라서, 양자간의 접속을 실현하기 위해서는, 하측 전극의 상방의 면이 현출(顯出)되게 하고, 유전체막 및 고정 전위측 용량 전극에 대하여 적당한 패터닝 처리를 실시할 필요가 있다. 그러나, 축적 용량을 구성하는 이들 각종 요소는, 상술한 바와 같이 박막화되어 있는 것이 일반적으로 생각되기 때문에, 상기 패터닝 처리를 실시하면, 하측 전극에 있어서의, 소위, 「관통」을 생기게 할 가능성이 매우 컸던 것이다.
즉, 본래라면, 상측 전극만 에칭될 것을, 유전체막, 또는 그 하측에 위치하는 하측 전극을 동시에 에칭해 버릴 가능성이 상당히 있었던 것이다. 이러한 사상이 발생해 버리면, 하측 전극과 화소 전극의 전기적 접속을 실현할 수 없다는 우려가 발생하고, 해당 축적 용량이, 이제는 콘덴서로서 기능할 수 없다는 우려가 있었다.
이와 관련하여, 상기 사상은, 축적 용량이, 단차(段差)있는 표면 상에 형성되는 경우에 있어서, 보다 심각하게 된다. 이러한 것도, 해당 단차 상에 위치하는 유전체막 및 상측 전극의 두께와, 해당 단차 상에 위치하지 않는 그들 두께 사이에서 불일치가 발생하기 때문이다. 이 경우, 일반적으로, 전자의 두께는, 후자의 두께보다도 커진다. 따라서, 단차 상에 위치하는 상측 전극을 완전히 제거하고자 하 면 (이 시점에서는, 단차 상에 위치하지 않는 상측 전극은 완전히 제거되어 있음), 단차 상에 위치하지 않는 하측 전극을 에칭해 버릴 가능성이 매우 높아진다(상세하게는, 후술하는 도 3 및 도 4의 설명 참조).
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 적층체의 일부를 구성하는 제 1 도전층 및 이것에 전기적으로 접속될 도전층 사이의 전기적 접속을 적합하게 실현할 수 있는 배선 구조 및 그 제조 방법을 제공하는 것을 과제로 한다. 또한, 본 발명은, 이러한 배선 구조를 구비하여 이루어지는 전기 광학 장치를 제공하는 것도 과제로 한다.
본 발명의 배선 구조는 상기 과제를 해결하기 위해서, 기판 상에, 제 1 도전층, 해당 제 1 도전층 상에 형성된 절연층, 해당 절연층 상에 형성된 제 2 도전층이 형성되고, 상기 제 1 도전층과 전기적으로 접속될 도전층과, 상기 제 1 도전층 및 상기 도전층 각각의 하층에 배치된 중계층이 구비되어 있고, 상기 제 1 도전층 및 상기 도전층은 상기 중계층을 거쳐서 전기적으로 접속되어 있는 것을 특징으로 한다.
본 발명의 배선 구조에 의하면, 제 1 도전층과 이것에 전기적으로 접속될 도전층이 이들 각각의 하층에 위치하는 중계층을 거쳐서 전기적으로 접속되어 있다. 즉, 제 1 도전층과 중계층의 배치 관계는, 전자가 보다 상층, 후자가 보다 하층으로 되고, 또한, 도전층과 중계 전극의 배치 관계도 또한, 전자가 보다 상층, 후자가 보다 하층으로 된다. 요컨대, 이들 3자간에는, 중계층은 최하층에 위치하게 된다. 그리고, 제 1 도전층 및 도전층 사이의 전기적 접속은 상기 중계층을 거쳐서 행하여짐으로써, 당해 구조에 있어서, 제 1 도전층과 도전층 각각의 하측에 전기적 접속점을 갖고, 그 상측에는 전기적 접속점을 갖지 않는 것이 가능해진다.
여기서 제 1 도전층이 그 상측에 전기적 접속점을 갖지 않는다는 것은, 해당 제 1 도전층과, 해당 제 1 도전층과 전기적으로 접속될 도전층의 전기적 접속을 도모하기 위해서, 상방으로부터 봐서 해당 제 1 전극의 표면이 보이는 것과 같은 처리 내지 가공을 할 필요가 없는 것을 의미한다. 여기서 만약에 제 1 도전층 표면이 보이는 바와 같은 처리 등을 한다고 하면, 그 상층에 위치하는 제 2 도전층을 소정 형상을 갖도록 패터닝할 필요가 있게 된다. 즉, 제 2 도전층의 면적이 제 1 도전층의 면적보다도 작아지도록, 환언하면, 제 2 도전층의 둘레로부터 제 1 도전층의 둘레가 말하자면 비어져 나오도록, 제 2 도전층을 패터닝할 필요가 생긴다. 그러나, 이러한 패터닝에는 일반적으로 곤란이 따르게 된다. 이러한 것도, 제 2 도전층만을 에칭할 예정이더라도, 그 하층에 위치하는 절연층 및 제 1 도전층도 에칭해 버릴 가능성(즉, 이른바「관통」의 가능성)이 반드시 따르기 때문이다. 이러한 관통 등이 발생해 버리면, 제 1 도전층에 있어서의 전기적 접속점이 없어지는 등의 불량이 발생하게 된다.
그런데, 본 발명에 있어서는, 상술한 바와 같이 제 1 도전층에 있어서의 전기적 접속점은 그 하측에 존재하기 때문에, 해당 제 1 도전층의 표면을 현출시키기 위해서, 제 2 도전층에 대한 상기한 바와 같은 곤란한 패터닝 처리 등을 실시할 필요가 없는 것이다.
이상으로, 본 발명에 의하면, 제 1 도전층과 도전층의 전기적 접속을 양호하 게 실현할 수 있고, 또한, 적층체에 필요없는 결함(예컨대, 상술한 바와 같은 제 1 도전층에 있어서의 관통 등)을 생기게 할 우려가 매우 저감됨으로써, 보다 양호한 동작이 가능한 배선 구조를 제공할 수 있다.
또한, 본 발명에 관한 배선 구조에 의하면, 전체로서 어떠한 패터닝을 행할 필요가 있는 경우에 있어서는, 제 2 도전층, 절연층 및 제 1 도전층을 한번에 패터닝하는 것이 가능해진다.
본 발명의 배선 구조의 일 예에서는, 상기 제 1 도전층, 상기 절연층, 상기 제 2 도전층 및 상기 중계층으로 이루어지는 적층체는, 단차 있는 표면 상에 형성되어 있는 것을 특징으로 한다.
이 예에 의하면, 상기 제 1 도전층, 상기 절연층, 상기 제 2 도전층 및 상기 중계층으로 이루어지는 적층체가 단차 있는 표면 상에 형성되어 있기 때문에, 해당 적층체를 단면으로 보면, 이것을 구성하는 제 1 도전층, 절연층 및 제 2 도전층은 굴곡 부분을 갖는 형상으로 된다. 예컨대, 당해 적층체는 제 1 수평면 상에 위치하는 부분, 상기 제 1 수평면보다도 높은 제 2 수평면 상에 위치하는 부분, 제 1 수평면 및 제 2 수평면을 접속하는 선분 위에 위치하는 부분을 갖게 되는 경우가 있다.
이 경우, 예컨대, 상기 선분에 수직인 방향에 있어서의 당해 적층체의 두께 및 상기 제 1 수평면에 수직인 방향에 있어서의 두께가 모두 “t”인 것으로 하고, 해당 선분이 해당 제 1 수평면으로부터 본 각도 θ[rad〕(단지, 0 < θ< π/2)만큼 경사져 있는 경우를 가정하면, 선분 상에 있어서의, 제 1 수평면에 수직인 방향에 서 계측한 적층체의 두께(t2)는, t2= t/cosθ인 것으로 된다. 한편, 제 1 수평면에 수직인 방향에 있어서의 당해 적층체의 두께(t1)는, t1= t이다.
이와 같이, 제 1 수평면 상 및 제 2 수평면 상의 부분에 있어서의 당해 적층체의 두께(t1)와, 상기 선분의 부분에 있어서의 당해 적층체의 두께(t2) 사이에는, 일반적으로 (t2)>(t1)라는 관계가 생길 수 있다. 또, 상술한 것은, 「적층체」의 두께에 관한 것이지만, 마찬가지의 것이, 해당 적층체를 구성하는 「제 2 도전층」, 「절연층」 및 「제 1 도전층」의 전부에 대하여 적합하는 것은 말할 필요도 없다.
그리고, 이러한 단차 상에 존재하는 적층체에 대하여, 상술한 바와 같은 제 2 도전층만 에칭을 행한다고 하면, 해당 에칭의 실시에는 상술한 것에도 더해서 더 곤란이 따르게 된다. 왜냐하면, 절연층 및 제 1 도전층 상의 제 2 도전층의 전부를 곱게 에칭하고자 하면, 우선, 제 1 및 제 2 수평면 상의 제 2 도전층이 제거되어, 그 후에, 상기 선분 상의 제 2 도전층이 제거되는 것으로 되지만, 해당 선분의 제 2 도전층이 제거되어 있는 과정에 있어서는, 제 1 및 제 2 수평면 아래의 층의 제거, 즉 절연층 혹은 제 1 도전층의 제거도 동시에 진행시키게 될 가능성이 있기 때문이다. 이렇게 되면, 제 1 도전층에 있어서 관통 등이 발생할 가능성은 보다 높아지게 된다.
그런데, 본 발명에 있어서는, 이미 상술한 바와 같이, 제 1 도전층의 하면측에 중계층과의 전기적 접속점을 갖고, 또한, 이에 따라 도전층과 전기적 접속이 도모되고 있는 것에 의해, 상술한 바와 같은 곤란한 에칭을 행할 필요가 없는 것이 다. 환언하면, 본 발명의 작용 효과는, 본 형태에 이러한「단차」가 발생하고 있는 상황하보다 현저하게 향수(享受)할 수 있다고 할 수 있다.
또, 본 예에서 말하는 「단차」는, 예컨대 기판 상에 형성된 배선 혹은 회로 소자 등의 어떠한 요소 위에, 층간 절연막 등을 형성하는 경우에 있어서, 당해 층간 절연막의 표면에 나타날 수 있다. 이 단차는, 상기 요소의 높이에 기인하여 발생하는 것이다. 이와 관련하여, 이 설명으로부터 분명한 것과 같이, 기판 상 또한 상기 적층체 밑으로 어떠한 요소를 구축하면, 본 예에서 말하는 「단차」가 발생할 가능성은 높고, 또한, 해당 구축에 관한 구조물이 복잡하게 되면 될수록, 해당「단차」가 발생할 가능성은 매우 높아지고, 또한, 그 양상도 복잡하게 되어 간다고 할 수 있다.
또한, 상술한 바와 같이 제 2 도전층만 에칭한다고 한 경우에 있어서의 불량의 정도는, 상기 단차의 높이, 혹은 상기 제 1 수평면 및 상기 선분의 각도 크기 등에 의해서 달라질 수 있다. 일반적으로, 상기 높이가 보다 크고, 또한 상기 각도가 보다 커지면, 상기 불량 정도는 보다 커지게 된다고 할 수 있다.
그러나, 본 발명은 이상과 같은 사실과는 기본적으로 무관하다. 즉, 본 발명의 작용 효과는 기술한 바와 같이, 이러한 상황하에 있어서 이것보다 현저하게 발휘될 수 있게 된다.
본 발명의 배선 구조의 다른 형태에서는, 상기 제 2 도전층은 서로 다른 재료를 포함하는 복수의 층으로 이루어진다.
이 형태에 의하면, 제 2 도전층이 서로 다른 재료를 포함하는 복수의 층으로 이루어지므로, 일반적으로, 당해 복수의 층의 하나 하나에 대하여 에칭 레이트가 다르게 발생하게 된다. 따라서, 상술한 것과 같은 제 2 도전층만 에칭을 행하면, 해당 에칭의 실시에는 상술에 더해서 더 곤란이 따르게 된다. 특히, 제 2 도전층의 상층에, 보다 에칭하기 어려운 재료로 이루어지는 층, 그 하층에, 보다 에칭하기 쉬운 재료로 이루어지는 층이 배치되어 있는 경우는 곤란성이 증대한다.
그런데, 본 발명에 있어서는, 이미 상술한 바와 같은 이유 때문에, 이러한 사정과는 무관하고, 오히려, 본 발명의 작용 효과는 이러한 상황에 있어서야 말로 현저하게 발휘할 수 있게 된다.
또, 본 예에 따른 제 2 도전층의 구체예로서는, 예컨대, 상층에 알루미늄으로 이루어지는 층, 하층에 폴리실리콘으로 이루어지는 층을 갖는 것, 혹은 상층으로부터 순서대로 텅스텐실리사이드로 이루어지는 층 및 티탄으로 이루어지는 층이 교대로 반복되고, 최후에 폴리실리콘으로 이루어지는 층을 갖는 것 등이 생각된다. 어떻든, 각 층의 에칭 레이트가 서로 다르기 때문에, 제 2 도전층만을 에칭하는 경우에 있어서의 불량은 현저하게 될 수 있다.
이 예에서는, 상기 제 2 도전층이 상층에 텅스텐 실리사이드로 이루어지는 층, 하층에 폴리 실리콘으로 이루어지는 층을 포함하도록 한 구성으로 하면 좋다.
이러한 구성에 의하면, 상층에 텅스텐 실리사이드(WSi)로 이루어지는 층, 하층에 폴리실리콘으로 이루어지는 층의 구조를 갖기 때문에, 전자에 대한 에칭은 후자를 침식시키기 때문에, 제 2 도전층만 에칭한다고 하는 경우에 있어서의 전술한 불량은 보다 심각하게 된다. 따라서, 본 발명의 작용 효과는 보다 현저하게 된다.
본 발명의 배선 구조의 다른 예로서는, 상기 적층체는 콘덴서를 구성하고 있다.
이 예에 의하면, 적층체가 콘덴서를 구성하고 있기 때문에, 다음과 같은 작용 효과를 얻을 수 있다. 즉, 이미 상술한 바와 같이, 적층체를 구성하는 제 2 도전층만 에칭해야 한다면 절연막, 혹은 제 1 도전층 등에 있어서의 「관통」 등이 발생할 수 있기 때문에, 그것에 대한 대책을 세워두지 않으면 안된다. 이 때, 유효한 대책 방법으로서는, 상기 절연막 혹은 상기 제 1 도전층을 비교적 두껍게 형성해 놓은 것을 들 수 있다. 이와 같이 하면, 해당 절연막 혹은 해당 제 1 도전층을 소위 에칭 정지로서 이용할 수 있으므로, 상기 「관통」 등이 발생하기 전에, 제 2 도전층만 에칭된 시점에서, 해당 에칭 처리를 종료할 수 있다.
그러나, 이러한 대책으로서는, 첫째로 배선 구조의 소형화·협소화 등의 요청에 따를 수 없다고 하는 문제점이 있다. 또한 두번째로 적층체가 본 예와 같이「콘덴서」를 구성하는 경우에는, 절연층이 두꺼우면 그 용량값을 획득할 수 없다는 난점을 포함하게 된다.
그런데, 본 발명에 있어서는 상술한 바와 같이 적층체를 구성하고 있는 제 2 도전층만 에칭하는 공정을 거치는 일 없이, 제 2 도전층과 도전층의 전기적 접속을 도모할 수 있다. 즉, 이것은 전술한 바와 같은 대책, 즉 절연층 등을 두껍게 하는 등의 대책을 채용할 필요가 없는 것을 의미하여, 반대로 말하면 해당 절연막은 가능한 한 얇게 하면 좋다는 것을 의미한다. 그렇다면, 본 예와 같이, 상기 적층체가 콘덴서를 구성하고 있으면, 해당 콘덴서의 용량값을 크게 획득하는 것이 가능하 게 된다.
이 예에서는, 상기 절연층은 고유전율 재료로 이루어지는 층을 포함하도록 구성하면 좋다.
이러한 구성에 의하면, 상기 콘덴서의 용량값을 보다 증대시킬 수 있다.
또한, 보다 구체적으로는, 절연층이 고유전율 재료의 일례인 질화 실리콘(SiN) 등을 포함하는 경우에 있어서는, 해당 절연층이 산화 실리콘만을 포함하는 경우에 비해서, 상술한 제 2 도전층만을 에칭하는 경우에 있어서의 불량을 보다 현저하게 갖게 된다(즉, 질화 실리콘은 보다 에칭되기 쉬운 성질을 갖는다).
그런데, 본 발명에 있어서는 이미 설명한 바와 같은 이유로 이러한 사정과는 무관하며, 오히려 본 발명의 작용 효과는 이러한 상황에서야 말로, 현저하게 발휘할 수 있다고 할 수 있다.
또, 본 발명에서 말하는 「고유전율 재료」로서는, 전술한 질화 실리콘 외에, TaOx(산화 탄탈), BST(티탄산 스트론튬 바륨), PZT(티탄산 지르콘산염), TiO2(산화 티탄), ZiO2(산화 지르코늄), HfO2(산화 하프늄) 및 SiON(산질화 실리콘) 중 적어도 하나를 포함하여 이루어지는 절연 재료 등을 들 수 있다. 특히, TaOx, BST, PZT, TiO2, ZiO2 및 HfO2 등의 고유전율 재료를 사용하면, 한정된 기판 상 영역에서 용량값을 증대할 수 있다. 혹은, SiO2(산화 실리콘), SiON(산질화 실리콘) 및 SiN 등의 실리콘을 포함하는 재료를 사용하면, 층간 절연막 등에 있어서의 스트레스 발생을 저감할 수 있다.
혹은, 상기 절연층은 상이한 재료를 포함하는 복수의 층으로 이루어지고, 또한, 그 중 하나의 층은 다른 층에 비해서 고유전율 재료로 이루어지는 층을 포함하도록 구성하면 좋다.
이러한 구성에 의해서도, 상기 콘덴서의 용량값을 보다 증대시킬 수 있다.
또한, 이러한 구성으로서는 예컨대, 절연층이 질화 실리콘층 및 산화 실리콘층 등의 2층 구조를 취하게 되므로, 전자의 질화 실리콘에 의해 용량값을 취하고, 후자의 산화 실리콘에 의해 내압성을 확보하는 등, 해당 콘덴서의 고기능화를 이룰 수 있다.
본 발명의 배선 구조의 다른 형태로서는, 상기 제 1 도전층 및 상기 중계층 사이 및 상기 도전층과 상기 중계층 사이에 형성된 제 1 층간 절연막과, 상기 도전층 및 상기 중계층 사이에 형성된 제 2 층간 절연막과, 상기 제 1 도전층과 상기 중계층을 전기적으로 접속하는 제 1 콘택트 홀과, 상기 도전층 및 상기 중계층을 전기적으로 접속하는 제 2 콘택트 홀을 더 구비하고 있다.
이 형태에 따르면, 제 1 층간 절연막 및 제 2 층간 절연막이 구비되어 있고, 또한, 전자만을 관통하는 제 1 콘택트 홀에 의해 제 1 도전층 및 중계층 사이의 전기적 접속을, 전자 및 후자 쌍방을 관통하는 제 2 콘택트 홀에 의해 도전층 및 중계층간의 전기적 접속을 각각 실현할 수 있다. 이와 같이, 제 1 도전층 및 도전층을 각각의 층에 형성하는 형태에 따르면, 해당 배선 구조의 고밀도화를 더욱 향상시킬 수 있어, 당해 배선 구조의 소형화·협소화 등을 보다 양호하게 실현할 수 있다.
또, 본 발명에서 말하는 제 1 층간 절연막 및 제 2 층간 절연막은, 각각, 복수의 층간 절연막인 경우를 포함한다. 예컨대, 중계층과 제 1 도전층 사이에, 어떤 다른 요소가 존재하고, 해당 요소의 상하 각각의 층간 절연막이 형성되어 있는 경우라도 좋다(이 경우, 제 1 층간 절연막은 2층의 층간 절연막을 갖는 것으로 된다).
본 발명의 배선 구조의 제조 방법은, 기판 상에 중계층을 형성하는 공정과, 상기 중계층 상에 제 1 층간 절연막을 형성하는 공정과, 상기 제 1 층간 절연막에 상기 중계층으로 통하는 제 1 콘택트 홀을 형성하는 공정과, 상기 제 1 층간 절연막의 위 또한 상기 제 1 콘택트 홀을 매립하도록 제 1 도전층을 형성하는 공정과, 상기 제 1 도전층 상에 상기 절연층 및 상기 제 2 도전층을 순서대로 형성하는 공정과, 상기 제 2 도전층 상에 제 2 층간 절연막을 형성하는 공정과, 상기 제 2 층간 절연막 및 상기 제 1 층간 절연막에 상기 중계층으로 통하는 제 2 콘택트 홀을 형성하는 공정과, 상기 제 2 층간 절연막의 위 또한 상기 제 2 콘택트 홀을 매립하도록 도전층을 형성하는 공정을 포함한다.
본 발명의 배선 구조의 제조 방법에 따르면, 상술한 본 발명의 배선 구조를 적합하게 제조할 수 있다.
또, 본 발명에서 말하는 제 1 층간 절연막 및 제 2 층간 절연막은, 각각, 복수의 층간 절연막인 경우를 포함한다. 예컨대, 중계층과 제 1 도전층 사이에, 어떤 다른 요소가 존재하고, 해당 요소의 상하 각각에 층간 절연막이 형성되어 있는 경우라도 좋다(이 경우, 제 1 층간 절연막은 2층의 층간 절연막을 갖는 것으로 된 다).
본 발명의 배선 구조의 제조 방법의 일 형태로는, 상기 제 1 도전층, 상기 절연층 및 상기 제 2 도전층은 단차인 표면 상에 형성된다.
이 형태에 따르면, 제 1 도전층, 절연층 및 제 2 도전층으로 이루어지는 적층체는 단차인 표면 상에 형성됨으로써, 각각, 단면으로 보아 굴곡 부분을 갖는 모양이 된다. 그렇게 하면, 이 경우, 제 2 도전층만을 에칭하는 것으로 한 경우, 그에 따르는 기술의 불량이 발생한다. 그러나, 본 형태에서는, 제 1 도전층은 이 시점에서 이미 제 1 콘택트 홀을 거쳐 중계층과 전기적으로 접속되어 있고, 이 후, 해당 중계층은 제 2 콘택트 홀을 거쳐 도전층과 전기적으로 접속됨으로써, 제 1 도전층 및 도전층 사이의 전기적 접속을 실현할 수 있기 때문에, 제 2 도전층만을 에칭할 필요는 없다.
이상과 같이, 본 형태에 따르면, 본 발명의 작용 효과는 더욱 현저하게 발휘될 수 있다.
본 발명의 전기 광학 장치는, 상기 과제를 해결하기 위해, 기판 상에, 제 1 방향으로 연장하는 데이터선 및 해당 데이터선에 교차하는 제 2 방향으로 연장하는 주사선 및 상기 데이터선 및 상기 주사선의 교차 영역에 대응하도록 배치된 화소 전극 및 박막 트랜지스터가 적층 구조의 일부를 이루어 구비된 전기 광학 장치로서, 상기 기판 상에는, 또한, 상기 박막 트랜지스터 및 상기 화소 전극에 전기적으로 접속된 축적 용량과, 상기 화소 전극 및 상기 축적 용량 각각의 하층에 배치된 중계 전극이 상기 적층 구조의 일부를 이루어 구비되고, 상기 축적 용량을 구성하 는 한 쌍의 전극 중 한쪽 전극과 상기 화소 전극은 상기 중계 전극을 거쳐 전기적으로 접속되어 있다.
본 발명의 전기 광학 장치는 전술한 본 발명의 배선 구조의, 보다 구체적이고 또한 실제적인 적용예에 해당하는 것으로 되어 있다. 즉, 본 발명에 관한 전기 광학 장치에서의 「중계 전극」은 상술한 본 발명의 배선 구조에서의 「중계층」에, 마찬가지로 「한쪽 전극」은 「제 1 도전층」에, 마찬가지로 「화소 전극」은 「도전층」에 각각 해당한다. 또, 본 발명에서 말하는 「축적 용량」은 상술한 「적층체」에 해당한다.
따라서, 본 발명의 전기 광학 장치에 따르면, 상기 본 발명의 배선 구조에 의해 얻어진 작용 효과와 거의 마찬가지의 작용 효과를 얻을 수 있다.
즉, 본 발명에 따르면, 축적 용량 및 화소 전극을 전기적으로 접속하기 위해, 축적 용량을 구성하는 다른 쪽 전극만의 에칭이라는 곤란한 공정을 거칠 필요가 없고, 해당 축적 용량 및 해당 화소 전극 사이의 전기적 접속은 중계 전극을 거쳐 행하여짐으로써 이것을 양호하게 실현할 수 있다.
또한, 본 발명에 있어서는, 상술한 다른 쪽 전극만의 에칭이라는 공정을 거칠 필요가 없기 때문에, 불필요한 결함(예컨대, 상기 한쪽 전극에서의 돌출 등)이 없이 축적 용량을 형성할 수 있다.
또한, 본 발명에 따르면, 축적 용량 전체에 대해, 어떤 패터닝을 할 필요가 있는 경우에는, 고정 전위측 용량 전극, 유전체막 및 화소 전위 측 용량 전극을 일거에 패터닝할 수 있게 된다.
본 발명의 전기 광학 장치의 일 형태에서는, 상기 축적 용량은 단차인 표면 상에 형성되어 있다.
이 형태에 따르면, 전술한 본 발명의 배선 구조에서의 적층체가 단차인 표면 상에 형성되어 있는 경우와 마찬가지의 작용 효과를 향수(享受)할 수 있다. 즉, 요약해서 말하면, 축적 용량 중 화소 전위 측 용량 전극만을 에칭하는 경우로서, 이것이 단차인 표면 상에 형성되어 있는 경우에는, 해당 에칭이 매우 곤란하게 되므로, 본 발명은 이러한 사실과는 기본적으로 무관하다. 역으로 기술하면, 이러한 경우, 종래 방법에서는 세심하게 주의를 한 후에 상기한 에칭을 행하여, 화소 전위 측 용량 전극과 화소 전극과의 전기적 접속을 실현해야만 했기 때문에, 본 발명에서는 그럴 필요가 없고, 도리어, 이러한 상황 하에 있는 것이야말로, 본 발명의 작용 효과를 보다 현저하게 발휘할 수 있다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 한쪽의 전극이 상기 화소 전극 및 상기 박막 트랜지스터에 전기적으로 접속된 화소 전위 측 용량 전극을 포함하고, 상기 축적 용량은 해당 화소 전위 측 용량 전극과, 해당 화소 전위 측 용량 전극에 대향 배치되어 고정 전위로 된 고정 전위 측 용량 전극과, 상기 화소 전위 측 용량 전극 및 상기 고정 전위 측 용량 전극 사이에 유지된 유전체막으로 이루어지고, 상기 유전체막은 고유전율 재료로 이루어지는 층을 포함하는 적층체를 구성하고 있다.
이 형태에 따르면, 축적 용량은 고유전율 재료를 포함하는 것으로부터, 그 용량값을 증대시킬 수 있다. 또한, 보다 구체적으로는, 유전체막이 고유전율 재료 의 일례인 질화 실리콘(SiN) 등을 포함하는 경우에는, 해당 유전체막이 산화 실리콘만을 포함하는 경우에 비해, 상술한 제 2 도전층만을 에칭한다고 하는 경우의 불량을 보다 현저히 받을 수 있게 된다(즉, 질화 실리콘은 보다 에칭되기 쉽다고 하는 성질을 갖는다.). 또, 본 발명에서 말하는 「고유전율 재료」는 상술한 바와 마찬가지의 의의를 갖는다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 중계 전극은 상기 주사선에 포함되는 상기 박막 트랜지스터의 게이트 전극과 동일막으로서 형성되어 있다.
본 형태에 따르면, 중계 전극은 주사선에 포함되는 박막 트랜지스터의 게이트 전극과 동일막으로서 형성되어 있는 것으로부터, 예컨대, 해당 중계 전극을 특별한 공정을 거쳐 제조한다고 하는 등의 경우에 비해서, 제조 공정의 간략화, 또는 제조 비용의 저렴화 등을 도모할 수 있다.
또한, 이러한 형태에 따르면, 화소 전위 측 용량 전극, 중계 전극 및 화소 전극간의 배치 관계를 보다 자연스럽게 결정할 수 있어, 기판 상의 적층 구조의 구체적 형태의 결정을 보다 적합하게 할 수 있고, 또는 각종 요소의 레이아웃의 자유도를 높일 수 있다.
또, 이러한 작용 효과는 다음과 같은 경우에, 보다 효과적으로 향수할 수 있다. 즉, 박막 트랜지스터가 적층 구조의 최하층 또는 하층에 배치되어 있다고 하는 경우이다. 이에 따르면, 중계 전극이 축적 용량 및 화소 전극보다도 하층에 위치한다고 하는 형태를 보다 자연스럽게 실현할 수 있기 때문이다.
또한, 이와 같이, 주사선이 게이트 전극을 포함하는 경우에는, 또한 해당 게이트 전극으로서의 기능을 충분히 발휘할 수 있도록, 해당 주사선 중, 적어도 해당 게이트 전극 부분에는, 예컨대 도전성의 폴리실리콘막으로 이루어지도록 구성하면 좋다. 이러한 경우에는, 게이트 전극과 중계 전극이 동일막으로 형성되는 본 형태에서는, 해당 중계 전극도 또한 도전성 폴리실리콘막 등으로 이루어지는 것으로 된다.
또한, 본 형태의 기재로부터 역으로 분명해 지도록, 본 발명의 「중계 전극」은 반드시 게이트 전극과 동일막으로 형성될 필요는 없다. 이 경우에는, 상술한 바와 같이, 중계 전극 및 게이트 전극이 동일한 재료로 구성되는 경우는 없기 때문에, 해당 중계 전극의 재료는 도전성을 갖는 한 기본적으로 자유롭게 선택하여도 좋다.
본 발명의 전기 광학 장치의 다른 형태에서는, 상기 고정 전위 측 용량 전극은 상기 화소 전위 측 용량 전극을 덮도록 형성되어 있다.
본 형태에 따르면, 화소 전위 측 용량 전극이 고정 전위 측 용량 전극을 덮도록 형성되어 있기 때문에, 보다 넓은 전극 면적에 유전체막을 사이에 유지하는 것이 가능해져, 보다 큰 용량값을 갖는 축적 용량이 구성되게 된다. 구체적으로는, 예컨대, 본 형태에서는, 상기한 3요소의 측면도 콘덴서로서 이용하는 것이 가능해지고, 이에 따른 용량값의 증대화를 전망할 수 있다. 또한, 이러한 관점에서, 예컨대, 화소 전위 측 용량 전극을 두껍게 형성하는 등으로 해 두면, 상기 측면의 면적이 커져, 효율적으로 용량값을 얻을 수 있다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시예로부터 명백하게 된다.
이하에서는, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다. 이하의 설명에서는, 우선, 본 실시예에 따른 배선 구조의 일례를 설명하고, 그 후에, 해당 배선 구조에 의해 얻어지는 작용 효과를, 그 제조 방법과의 관련에 대해 설명하는 것으로 한다.
우선, 본 실시예에 따른 배선 구조에 대하여, 도 1을 참조하면서 설명한다. 여기에서, 도 1은 본 실시예에 따른 배선 구조의 일례를 도시하는 단면도이다. 도 1에서, 이 배선 구조는 하층 측에서 순서대로, 배선(401), 중계층(301), 본 발명에서 말하는 적층체의 일례인 콘덴서(20C) 및 도전층(101)으로 구성되어 있다. 또한, 도전층(101) 및 콘덴서(20C) 사이에는 제 3 층간 절연막(3)이 콘덴서(20C) 및 중계층(301) 사이에는 제 2 층간 절연막(2)이 중계층(301) 및 배선(401) 사이에는 제 1 층간 절연막(1)이 각각 형성되어 있고, 이들 각 요소 사이에 단락이 발생하지 않게 되어 있다. 또, 이들 제 1 내지 제 3 층간 절연막(1∼3)은, 예컨대, 산화 실리콘막 등으로 이루어진다.
이 배선 구조에서는, 우선, 기판 S 상에 배선(401)이 형성되어 있다. 이 배선(401)은 도 1 중 다른 요소와 연결이 없도록 그려져 있지만, 해당 배선(401)은 도시되지 않는 어떤 요소와 접속되어, 배선으로서의 기능을 발휘하는 것이다. 도 1에서는 특히, 이 배선(401)이 형성됨으로써, 해당 배선(401)보다 상층에 위치하는 구성에서 단차 STP가 발생하는 것이 표시되어 있다. 이러한 단차 STP는 제 1 내지 제 3 층간 절연막(1∼3)을 거쳐 최상층까지 전달되고 있다.
배선(401) 상에는, 제 1 층간 절연막(1)을 거쳐 중계층(301)이 형성되어 있고, 해당 중계층(301) 상에는 제 2 층간 절연막(2)을 거쳐 콘덴서(20C)가 형성되어 있다. 그리고, 이들 중계층(301) 및 콘덴서(20C)는 콘택트 홀(851)을 거쳐 전기적으로 접속되어 있다. 보다 구체적으로는, 콘덴서(20C)는 상측 전극(201), 절연층(202) 및 하측 전극(203)으로 이루어지고, 중계층(301)과 전기적으로 접속되어 있는 것은 이들 중 하측 전극(203)으로 되어있다. 또한, 본 실시예에서는 특히, 상측 전극(201)은 도면 중 상층에 WSi막으로 이루어지는 층(이하, 「WSi층」이라 함), 그 하층에 폴리실리콘막으로 이루어지는 층(이하, 「폴리실리콘층」이라 함)을 갖는 적층 구조를 갖고 있다(도 1 및 도 2에서는 도시하지 않음. 후술하는 도 3 및 도 4 참조).
콘덴서(20C) 상에는, 제 3 층간 절연막(3)을 거쳐 도전층(101)이 형성되어 있다. 그리고, 이 도전층(101)은 제 2 및 제 3 층간 절연막(2, 3)을 관통하며 개공된 콘택트 홀(852)을 거쳐 중계층(301)과 전기적으로 접속되어 있다.
이러한 배선 구조에서, 하측 전극(203) 및 도전층(101)은 서로 전기적으로 접속되어 있을 필요가 있다. 그 필요성의 근거는 여러 가지로 생각되지만, 예컨대, 후술하는 전기 광학 장치의 실시예에서 설명하는 바와 같이, 도전층(101)이 액정 분자에 전계를 가하기 위한 화소 전극(도 6 또는 도 9에서 참조 부호 9a)이며, 콘덴서(20C)가 해당 화소 전극의 전위 유지 특성을 향상시키는 축적 용량(도 6 또는 도 9에서 참조 부호 70)이며, 하측 전극(203)이 화소 전위측 용량 전극인 하부 전극(도 6 또는 도 9에서 참조 부호 71)인 경우에는, 이밖에 해당 하부 전극에 TFT의 드레인이 더 접속됨으로써, TFT, 하부 전극 및 화소 전극이라는 신호의 흐름을 실현하기 위해, 이 후 양자의 전기적 접속이 필요해지는 등과 같은 경우가 생각된다.
그리고, 이러한 본 실시예에 대한 각종 요소의 배치 관계 중 중계층(301) 및 콘덴서(20C)를 구성하는 하측 전극(203) 및 도전층(101)에 착안하면, 중계층(301)이 하측 전극(203) 및 도전층(101) 각각의 하층에 배치될 수 있다. 즉, 이들 3자간에는 중계층(301)이 최하층에 위치하게 된다.
이에 따라, 하측 전극(203)에서의 중계층(301)과의 전기적 접속점은 해당 하측 전극(203)의 하면 측에 위치하는 것이 되고, 도전층(101)에서의 중계층(301)과의 전기적 접속점도 또한, 해당 도전층(101)의 하면 측에 위치하게 된다.
이상과 같은 구성으로 되는 배선 구조에 따르면, 다음과 같은 작용 효과를 얻을 수 있다. 이 점에 대해서는, 도 1과 같은 구조를 채용하지 않는 배선 구조와 대비하면 보다 명료해진다. 이하에서는, 이것을 도 2를 참조하면서 설명하는 것으로 한다. 여기에 도 2는 도 1과 대비하기 위한 구조를 도시하는 동(同) 시점의 단면도이다. 또, 설명의 편의상, 도 1 및 도 2 사이에는, 실질적으로 동일한 요소를 지시하는 경우에는, 동일한 참조 부호를 이용하여 설명하는 것으로 한다.
우선, 도 1에서는, 이미 설명한 바와 같이, 하측 전극(203)과 중계층(301)은 양자 사이에 형성된 제 1 층간 절연막(1)에 형성된 콘택트 홀(851)을 거쳐 전기적으로 접속되어 있다. 따라서, 하측 전극(203)에서의, 중계층(301)에 대한 전기적 접속점은 해당 하측 전극(203)의 「하측」에 위치한다고 할 수 있다.
이에 대하여, 도 2에서는, 중계층(301)이 존재하지 않는다. 따라서, 하측 전극(203)과 도전층(101)의 전기적 접속은 해당 하측 전극(203)의 상측에 전기적 접속점을 갖는 콘택트 홀(851')을 거쳐 실현되어 있다. 보다 자세하게는, 콘택트 홀(851')은 제 3 층간 절연막(3)과, 상측 전극(201) 및 절연층(202)에 개공되어 있고, 도전층(101)은 해당 콘택트 홀(851')을 매립하도록 형성되어 있다.
즉, 이러한 구조에서는, 하측 전극(203) 및 도전층(101)간의 전기적 접속을 실현하기 위해서는, 도 2에서 명백하듯이, 하측 전극(203)의 「상측」을 이용해야 하는 것이다. 또한, 이에 따라, 이 경우에는, 콘덴서(20C)를 구성하는 상측 전극(201)에 대해서「만」, 혹은 절연층(202)에 대해서「만」 에칭 공정을 실시해야만 한다(도면 중 파선 참조).
왜냐하면, 하측 전극(203)의 상측과의 전기적 접속을 도모할, 해당 하측 전극(203)의 표면이 위쪽으로부터 면하는 것과 같은 상태를 나타내야 하기 때문이다.
그러나, 이러한 에칭 공정에는 매우 곤란한 것으로 된다. 이하, 이 점에 대하여, 도 3 및 도 4를 참조하면서 설명하는 것으로 한다. 여기에 도 3 및 도 4는 도 2의 배선 구조에서 상측 전극(201)만을 에칭하는 공정을 설명하기 위한 공정도이다.
우선, 도 3의 공정 (1)에서, 콘덴서(20C)의 구성 요소 중, WSi층(201a) 및 폴리실리콘층(201b) 및 그 하층에 위치하는 산화 실리콘막 등으로 이루어지는 절연층(202)만이 도시되어 있다. 또한, 이 콘덴서(20C)는 단차 STP 상에 형성되어 있기 때문에, 상기한 WSi층(201a), 폴리실리콘층(201b) 및 절연층(202) 모두, 단면으로 보아 굴곡 형상을 갖고 있다. 그리고 또, 해당 콘덴서(20C)가 단차 STP 상에 형성되어 있기 때문에, 도 3의 공정 (1) 중 WSi층(201a)에 대해 표시되어 있는 바와 같이, 수평면 상에 형성된 WSi층(201a)의 두께 T1과, 단차 STP 상에 형성된 WSi층(201a)의 두께 T2가 상이한(즉, T2>T1) 것이 표시되어 있다.
그런데, 이러한 단차 STP 상의 콘덴서(20C)에 대해, 절연층(202)을 잔존시키면서(즉, 해당 절연층(202)을 소위 에칭 정지에 이용하면서), WSi층(201a) 및 폴리실리콘층(201b)만을 에칭하고자 하는 경우에는, 우선, 도 3의 공정 (2)에 도시하는 바와 같이, WSi층(201a)만을 에칭하는 공정을 실시한다. 이에 따라, WSi층(201a)은 절연층(202) 상에서 소멸되는 것으로 된다(도면 중 파선 참조). 그러나, 이 도 3의 공정 (2)에서는, 잔존부(201aE)가 형성되게 된다. 이것은, 도 3의 공정 (1)을 참조하여 설명한 것과 같이, 수평면 상의 WSi층(201a)의 두께 T1과 단차 STP 상의 그것의 두께 T2가 다른 것에 기인한다. 즉, 두께 (T2-T1)만큼, 에칭되지 않고 WSi층(201a)이 잔존하게 되는 것이다.
따라서, WSi층(201a)의 에칭은, 도 3의 공정 (3)에 도시하는 바와 같이, 이 잔존부(201aE)를 제거하기에 이를 때까지 속행한다. 단, 이 경우, WSi층(201a)의 하층에 위치하는 폴리실리콘층(201b)의 에칭도 동시에 행해지는 것으로 된다. 결국, 잔존부(201aE)의 제거를 목적으로 하는 WSi층(201a)의 오버 에칭을 실시함으로 써, 도 3의 공정 (3)의 단계에서는, 수평면 상의 폴리실리콘층(201b)의 두께는 당초에 성막되어 있던 두께보다도 작은 두께 T3이 된다.
또, 이러한 경우에서의 WSi층(201a)의 에칭 시에는, 해당 WSi층(201a)에서의 에칭율보다도, 폴리실리콘층(201b)에서의 에칭율 쪽이 커진다는 문제점도 동시에 존재한다. 즉, 도 3의 공정 (3)에서는, 두께 T3을 겨우 남겨 폴리실리콘층(201b)이 아직 존재하고 있지만, 나쁜 경우에는, 도 3의 공정 (3)의 단계에서 해당 폴리실리콘층(201b)이 완전히 제거되는 경우도 생각되게 된다(도 3의 공정 (3) 중, 굵은 파선 참조). 또한, WSi층(201a)에 대한 에칭은 절연층(202)에 대한 에칭도 진행시킬 수 있기 때문에, 폴리실리콘층(201b)이 완전히 제거된 후에는, 본래 있어 서는 안 되는 절연층(202)의 침식, 또한 그 소실 등과 같은 사태도 발생하지 않을 수 없다. 또한, 절연층(202)을 넘어, 더 하층에 위치하는 층(즉, 하측 전극(203))의 침식도 생길 수 있다.
덧붙여서 말하면, 전술한 바와 같은 사상은 단차 STP가 비교적 매우 큰 경우에 특히 심각하게 된다. 왜냐하면, 단차 STP가 크면, 잔존부(201aE)도 커지는 것으로 생각되고, 따라서, 이것을 제거하고자 하는 WSi층(201a)에 대한 에칭은 비교적 장기에 걸쳐 행해지게 되기 때문이다. 이와 같이, 적층체에 대한 에칭에는 대단한 곤란함이 따르는 것으로 된다.
그런데, 도 3의 공정 (3)에 계속해서, 도 4의 공정 (4)의 단계에서는, 폴리실리콘층(201b)에 대한 에칭을 행한다. 이에 따르면, 상술한 두께 T3을 갖는 수평면 상의 폴리실리콘층(201b)이 우선 에칭되게 된다. 그러나, 이 폴리실리콘층(201b)에 대해서도, 단차 STP 상에 존재하는 해당 폴리실리콘층(201b)에서는, 그 두께가 상기 T3보다도 큰 두께 T4 부분이 존재한다. 따라서, 도 4의 공정 (4)에서의 에칭에서는, 전술한 WSi층(201a)과 같이, 잔존부(201bE)가 발생하게 된다. 따라서, 이 폴리실리콘층(201b)에 대해서도, 잔존부(201bE)를 제거하도록, 오버에칭해야 한다.
그렇다면, 최종적으로는, 도 4의 공정 (5)에 도시하는 바와 같이, 폴리실리콘층(201b)은 절연층(202) 상에서 완전히 제거되게 되지만, 이와 동시에, 도 4 중 최하층에 위치하는 절연층(202)에서는, 본래 에칭되어서는 안 되는 두께 T5만큼 에칭이 진행되게 된다. 이것은 본래 바라는 사상이 아니다. 그리고, 이 두께 T5가, 가령, 절연층(202)으로서 당초에 성막되어 있던 두께(이하, 도면에는 표시되지 않지만, 두께 Ts라 함)보다도 큰 경우에는, 절연층(202)을 잔존시키고자 하는데도 불구하고, 이것을 소멸시키게 되어 버린다. 또한, 두께 T5가 두께 Ts에 비해서 매우 큰 경우, 환언하면, 단차 STP가 비교적 매우 큰 경우에는, 절연층(202)을 넘어, 더 하층에 위치하는 층(즉, 하측 전극(203))의 침식도 생기게 할 수도 있다.
이상과 같이, 종래에는, 단차 STP 상에서의 콘덴서(20C)의 에칭은 매우 곤란한 것이었다.
그런데, 본 실시예에서는, 위의 도 3 및 도 4의 각 공정을 거칠 필요가 없다. 왜냐하면, 도 1에서, 하측 전극(203)과 도전층(101)을 전기적으로 접속하는 데에, 이들을 직접적으로 접속하는 콘택트 홀(851')(도 2 참조)을 이용하는 일이 없기 때문이며, 해당 하측 전극(203) 및 해당 도전층(101)은 이들 각각의 하층에 위치하는 중계층(301)을 거쳐 접속되게 되기 때문이다. 하측 전극(203)이 이와 같이 도면 중 하면 측에 전기적 접속점을 갖는 경우에는, 도 3 및 도 4의 각 공정은 불필요하다.
이상으로부터, 본 실시예에 따르면, 하측 전극(203)과 도전층(101)의 전기적 접속을 양호하게 실현할 수 있고, 또한, 콘덴서(20C)에 불필요한 결함(예컨대, 상술한 바와 같은 하측 전극(203)으로부터의 돌출 등)을 생기게 할 우려가 상당히 감소되기 때문에, 보다 양호한 동작이 가능한 배선 구조를 제공할 수 있다.
또한, 본 실시예에서는 특히, 본 발명에서 말하는 「적층체」가 콘덴서(20C)를 구성하고 있는 형태로 되어있기 때문에, 대용량화를 달성할 수 있다. 이러한 것도, 본 실시예에서는, 상술한 바와 같이 도 3 및 도 4의 각 공정을 거쳐, 하측 전극(203) 및 도전층(101)의 전기적 접속을 도모할 필요가 없기 때문에, 절연층(202) 혹은 하측 전극(203)에서의 돌출 등을 너무 걱정하는, 그들 두께를 비교적 크게 취할 필요가 없기 때문이다. 즉, 절연층(202)의 두께는 가능한 한 얇게 할 수 있고, 따라서, 콘덴서(20C)의 대용량화를 달성할 수 있는 것이다.
또한, 이 점에 관련하여, 본 실시예에서, 상술한 절연층(202)에서의 돌출 등을 걱정할 필요가 없다는 것은 해당 절연층(202)을 구성하는 재료의 선택에 대응하여, 특별한 제약이 걸리지 않는다는 것을 의미한다. 예컨대, 절연층(202)을 구성하는 재료로서, 산화 실리콘막에 비하여, 보다 고유전율인 질화 실리콘막을 선택하면, 콘덴서(20C)의 용량 증대화에 있어서는 바람직하다. 그러나, 양자간의 에칭 선택비의 관점에서, 보다 에칭되기 쉬운 질화 실리콘을 선택하면, 해당 절연층(202)에서의 돌출 등의 가능성을 증대시키는 측면이 있다. 따라서, 종래에는, 산화 실리콘을 선택하는 것과 같은 것이 행해지고 있었다.
그런데, 본 실시예에서는, 그와 같은 걱정을 할 필요가 없다. 본 실시예에서는, 이러한 점으로부터도, 콘덴서(20C)의 용량 증대화는 촉진되게 된다.
더 설명하면, 절연층(202)에는, 상이한 재료를 포함하는 복수의 층으로 이루어지고, 또한, 그 중 한 층은 다른 층에 비해 고유전율 재료로 이루어지는 층을 포함하는 것과 같은 구조, 즉 적층 구조를 가질 수 있다.
또, 상기 실시예에서는, 단차 STP 상에 콘덴서(20C)가 형성되는 형태에 대하여 설명했지만, 본 발명은 이러한 형태에 한정되는 것은 아니다. 예컨대, 단차 STP가 가령 존재하지 않더라도, 상측 전극(201)만을 에칭하는 공정이 필요해지는 경우에는, 기술의 불이익을 입을 우려가 있을 수 있다. 따라서, 콘덴서(20C) 또는 보다 일반적으로 본 발명에서 말하는 「적층체」가 단차 상에 형성되어 있지 않더라도, 본 발명의 작용 효과는 그에 상응하게 향수할 수 있다.
또한, 이 단차 STP에 관련하여 더 설명하면, 상기 실시예에서의 단차 STP는 배선(401)의 높이에 기인하여 형성되어 있지만, 일반적으로, 각종 전자기기를 구성하는 배선 구조에는, 도 1에 나타낸 단차 STP에 비해서, 보다 높이가 크고, 보다 급격하고, 또한 그 양상이 복잡한 것(예컨대, 어떤 단차가 그 하층에 위치하는 복수의 요소의 높이를 반영하고 있는 등)인 경우가 있을 수 있다. 그런데, 본 발명은 이러한 사실과는 기본적으로 무관하다. 왜냐하면, 중계층(301)을 마련하기 만 하면, 해당 단차와는 관계없이, 제 1 도전층 및 도전층의 전기적 접속을 양호하게 실현할 수 있기 때문이다. 역으로 설명하면, 해당 단차가 높아질수록, 급격하게 될수록, 또는 복잡하게 될수록, 본 발명이 갖는 가치는 더욱 높아지게 된다.
(배선 구조의 제조 방법)
이하에서는, 상기 실시예의 배선 구조의 제조 방법에 대하여 도 5의 순서도 및 도 1을 참조하면서 설명한다.
우선, 도 5의 단계 S10으로 나타내는 바와 같이, 기판 S 상에 배선(401)을 형성한 후, 해당 배선(401) 상에 제 1 층간 절연막(1)을 형성한다. 이에 따라, 제 1 층간 절연막(1)의 표면 상에는, 배선(401)의 높이에 기인하는 단차 STP가 발생하게 된다.
다음에, 도 5의 단계 S11로 나타내는 바와 같이, 제 1 층간 절연막(1) 상에 중계층(301)을 형성한다.
다음에, 도 5의 단계 S12로 나타내는 바와 같이, 중계층(301) 상에 제 2 층간 절연막(2)을 형성한다. 계속해서, 이 제 2 층간 절연막(2)에, 중계층(301)으로 통하도록 콘택트 홀(851)을 형성한다.
다음에, 도 5의 단계 S13으로 나타내는 바와 같이, 제 2 층간 절연막(2) 상에 또한 콘택트 홀(851)을 매립하도록 하측 전극(203)을 형성한 후, 해당 하측 전극(203) 상에 절연층(202) 및 상측 전극(201)을 형성하여, 콘덴서(20C)를 구성한다. 이 공정에 의해, 하측 전극(203)과 중계층(301)의 전기적 접속이 실현되게 된다.
다음에, 도 5의 단계 S14로 나타내는 바와 같이, 콘덴서(20C) 상에, 제 3 층간 절연막(3)을 형성한다. 계속해서, 이 제 3 층간 절연막(3), 또한 그 하층에 위치하는 제 2 층간 절연막(2)에, 중계층(301)으로 통하도록 콘택트 홀(852)을 형성한다.
다음에, 도 5의 단계 S15로 나타내는 바와 같이, 이 제 3 층간 절연막(3) 상에 또한 콘택트 홀(852)을 매립하도록 도전층(101)을 형성한다. 이 공정에 의해, 도전층(101)과 중계층(301)의 전기적 접속이 실현되게 되고, 또한 도전층(101) 및 하측 전극(203) 사이의 전기적 접속이 실현되게 된다.
이와 같이, 본 실시예에 따른 배선 구조를 제조하는 데에는, 도 3 및 도 4에서 설명한 바와 같은 상측 전극(201)만의 에칭이라는 곤란한 공정을 거치는 일없이, 하측 전극(203) 및 도전층(101)의 전기적 접속이 적합하게 실현된다.
또, 상술한 배선(401), 중계층(301), 콘덴서(20C)를 구성하는 3요소, 도전층(101)은 각각 스퍼터링법, 또는 CVD(Chemical Vapor Deposition)법에 의해 기판 S의 전면에 적당한 도전성 재료로 이루어지는 전구막(前驅膜)을 형성한 후, 해당 전구막에 대해 포토리소그래피 및 에칭 등에 의해 적당한 평면 형상을 갖도록 패터닝하면 좋다. 또한, 본 발명에서는, 이들 각 요소 사이에 다른 요소가 혼재되는 것과 같은 경우(예컨대, 중계층(301) 및 하측 전극(203) 사이에 배선 등의 다른 요소가 존재하는 경우)를 포함한다. 요는, 전기의 흐름이라는 관점으로 보아, 하측 전극(203)(또는 도전층(101))으로부터 그 하층의 중계층(301)으로, 그리고, 이 중계층(301)으로부터 그 상층의 도전층(101)(또는 하측 전극(203))으로라는 흐름이 면, 그것은 본 발명의 범위 내에 있다.
(전기 광학 장치의 실시예)
이하에서는, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다. 이하의 실시예는 본 발명의 전기 광학 장치를 액정 장치에 적용한 것이다.
(화소부에서의 구성)
우선, 본 발명의 실시예에서의 전기 광학 장치의 화소부에서의 구성에 대하여, 도 6 내지 도 9를 참조하여 설명한다. 여기에 도 6은 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로이다. 도 7은 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수 화소군의 평면도이다. 또, 도 8은 도 7 중 주요부, 구체적으로는, 데이터선, 실드층 및 화소 전극간의 배치 관계를 나타내기 위해, 주로 이들만을 나타낸 평면도이다. 도 9는 도 7의 A-A'선 단면도이다. 또, 도 9에서는, 각 층·각 부재를 도면 상에서 인식할 수 있을 정도의 크기로 하기 위해, 해당 각 층·각 부재마다 축척을 달리하고 이다.
도 6에서, 본 실시예에서의 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는, 각각, 화소 전극(9a)과 해당 화소 전극(9a)을 스위칭 제어하기 위한 TFT(30)가 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 해당 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a) 에 기입하는 화상 신호 S1, S2, …, Sn은 이 순서로 선순차적으로 공급하여도 상관없고, 서로 인접하여 접하는 복수의 데이터선(6a) 끼리에 대해, 그룹마다 공급하도록 하여도 좋다.
또한, TFT(30)의 게이트에 게이트 전극이 전기적으로 접속되어 있고, 소정 타이밍에서, 주사선(11a) 및 게이트 전극에 펄스식으로 주사 신호 G1, G2, …, Gm을, 그 순서로 선순차적으로 전압을 인가하도록 구성되어 있다. 화소 전극(9a)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만큼 그 스위치를 닫음으로써, 데이터선(6a)으로부터 공급되는 화상 신호 S1, S2, …, Sn을 소정 타이밍에서 기입한다.
화소 전극(9a)을 거쳐 전기 광학 물질의 일례로서의 액정에 기입된 소정 레벨의 화상 신호 S1, S2, …, Sn은 대향 기판에 형성된 대향 전극 사이에서 일정 기간 유지된다. 액정은 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화함으로써, 광을 변조하여, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체로서 전기 광학 장치로부터는 화상 신호에 따른 계조를 갖는 광이 출사된다.
여기서 유지된 화상 신호가 누설되는 것을 막기 위해, 화소 전극(9a)과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 이 축적 용량(70)은 주사선(11a)에 나란히 마련되어, 고정 전위측 용량 전극을 포함하고, 또 한 정전위에 고정된 용량 전극(300)을 포함하고 있다.
이하에서는, 상기 데이터선(6a), 주사선(11a) 및 게이트 전극, TFT(30) 등에 의한, 상술한 바와 같은 회로 동작이 실현되는 전기 광학 장치의 실제 구성에 대하여, 도 7 내지 도 9를 참조하여 설명한다.
우선, 도 7에서, 화소 전극(9a)은 액티브 매트릭스 기판인 TFT 어레이 기판(10) 상에, 매트릭스 형상으로 복수 마련되어 있고(점선부에 의해 윤곽이 표시되어 있음), 화소 전극(9a)의 종횡의 경계 각각을 따라 데이터선(6a) 및 주사선(11a)이 마련된다. 데이터선(6a)은, 후술하는 바와 같이, 알루미늄막 등을 포함하는 적층 구조로 이루어지고, 주사선(11a)는, 예컨대, 도전성의 폴리실리콘막 등으로 이루어진다. 또한, 주사선(11a)은 반도체층(1a) 중 도면 중 우/상의 사선 영역에서 나타낸 채널 영역(1a')에 대향하는 게이트 전극(3a)에 전기적으로 접속되어 있고, 해당 게이트 전극(3a)은 해당 주사선(11a)에 포함되는 형태로 되어있다. 즉, 게이트 전극(3a)과 데이터선(6a)이 교차하는 개소에는 각각, 채널 영역(1a')에 주사선(11a)에 포함되는 게이트 전극(3a)이 대향 배치된 화소 스위칭용 TFT(30)가 마련된다. 환언하면, TFT(30)(게이트 전극을 제외함)는 게이트 전극(3a)과 주사선(11a) 사이에 존재하는 것과 같은 형태로 되어있다.
다음에, 전기 광학 장치는 도 7의 A-A'선 단면도인 도 9에 도시하는 바와 같이, 예컨대, 석영 기판, 유리 기판, 실리콘 기판으로 이루어지는 TFT 어레이 기판(10)과, 이것에 대향 배치되는, 예컨대 유리 기판이나 석영 기판으로 이루어지는 대향 기판(20)을 구비하고 있다.
TFT 어레이 기판(10) 측에는, 도 9에 도시하는 바와 같이, 상기한 화소 전극(9a)이 마련되어 있고, 그 위쪽에는, 러빙 처리 등의 소정 배향 처리가 실시된 배향막(16)이 마련되어 있다. 화소 전극(9a)은, 예컨대, ITO 막 등의 투명 도전성막으로 이루어진다. 한편, 대향 기판(20)의 측에는, 그 전면에 걸쳐 대향 전극(21)이 마련되어 있고, 그 하측에는, 러빙 처리 등의 소정 배향 처리가 실시된 배향막(22)이 마련된다. 이 중 대향 전극(21)은 상술한 화소 전극(9a)과 같이, 예컨대, ITO 막 등의 투명 도전성막으로 이루어지고, 상기 배향막(16, 22)은, 예컨대, 폴리이미드막 등의 투명한 유기막으로 이루어진다.
이와 같이 대향 배치된 TFT 어레이 기판(10) 및 대향 기판(20) 사이에는, 후술하는 밀봉재(도 10 및 도 11참조)에 의해 둘러싸인 공간에 액정 등의 전기 광학 물질이 봉입되어, 액정층(50)이 형성된다. 액정층(50)은 화소 전극(9a)으로부터의 전계가 인가되어 있지 않은 상태에서 배향막(16, 22)에 의해 소정의 배향 상태를 취한다. 액정층(50)은, 예컨대, 일종 또는 수 종류의 네마틱 액정을 혼합한 전기 광학 물질로 이루어진다. 밀봉재는 TFT 기판(10) 및 대향 기판(20)을 그들 주변에서 접합하기 위한, 예컨대, 광경화성 수지나 열경화성 수지로 이루어지는 접착제이며, 양 기판간의 거리를 소정값으로 하기 위한 유리 섬유 혹은 유리 비드 등의 스페이서가 혼입되어 있다.
한편, TFT 어레이 기판(10) 상에는, 상기한 화소 전극(9a) 및 배향막(16) 외에, 이들을 포함하는 각종 구성이 적층 구조를 이루어 구비되고 있다. 이 적층 구조는, 도 9에 도시하는 바와 같이, 아래로부터 순서대로, 주사선(11a)을 포함하는 제 1 층, 게이트 전극(3a)을 포함하는 TFT(30) 등을 포함하는 제 2 층, 축적 용량(70)을 포함하는 제 3 층, 데이터선(6a) 등을 포함하는 제 4 층, 실드층(400) 등을 포함하는 제 5 층, 상기한 화소 전극(9a) 및 배향막(16) 등을 포함하는 제 6 층(최상층)으로 이루어진다. 또한, 제 1 층 및 제 2 층 사이에는 하지 절연막(12)이, 제 2 층 및 제 3 층간에는 제 1 층간 절연막(41)이, 제 3 층 및 제 4 층간에는 제 2 층간 절연막(42)이, 제 4 층 및 제 5 층간에는 제 3 층간 절연막(43)이, 제 5 층 및 제 6 층간에는 제 4 층간 절연막(44)이 각각 마련되어 있고, 전술한 각 요소간이 단락되는 것을 방지하고 있다. 또한, 이들 각종 절연막(12, 41, 42, 43, 44)에는, 예컨대, TFT(30)의 반도체층(1a) 중 고농도 소스 영역(1d)과 데이터선(6a)을 전기적으로 접속하는 콘택트 홀 등도 또한 마련된다. 이하에서는, 이들 각 요소에 대해, 아래부터 순서대로 설명한다.
우선, 제 1 층에는, 예컨대, Ti(티탄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 등의 고융점 금속 중 적어도 하나를 포함한, 금속 단체, 합금, 금속실리사이드, 폴리실리사이드, 이들을 적층한 것, 혹은 도전성 폴리실리콘 등으로 이루어지는 주사선(11a)이 마련되어 있다. 이 주사선(11a)은 평면적으로 보아, 도 7의 X 방향을 따르도록, 스트라이프 형상으로 패터닝되어 있다. 보다 자세히 보면, 스트라이프 형상의 주사선(11a)은 도 7의 X 방향을 따르도록 연장하는 본선부와, 데이터선(6a) 혹은 실드층(400)이 연장하는 도 7의 Y 방향을 연장하는 돌출부를 구비하고 있다. 또, 인접하는 주사선(11a)에서 연장하는 돌출부는 서로 접속되는 것은 아니고, 따라서, 해당 주사선(11a)은 하나하나 분단된 형태로 되어 있다.
이에 따라, 주사선(11a)은 동일 행에 존재하는 TFT(30)의 ON·OFF를 일제히 제어하는 기능을 갖게 된다. 또한, 해당 주사선(11a)은 화소 전극(9a)이 형성되지 않는 영역을 대략 매립하도록 형성되어 있는 것으로부터, TFT(30)에 하측으로부터 입사하는 광을 차단하는 기능도 갖고 있다. 이에 따라, TFT(30)의 반도체층(1a)에서의 광 누설 전류의 발생을 억제하여, 플리커 등이 없는 고품질의 화상 표시가 가능해진다.
다음에, 제 2 층으로서, 게이트 전극(3a)을 포함하는 TFT(30)가 마련된다. TFT(30)는, 도 9에 도시하는 바와 같이, LDD(Lightly Doped Drain) 구조를 갖고 있고, 그 구성 요소로는, 상술한 게이트 전극(3a), 예컨대, 폴리실리콘막으로 이루어져 게이트 전극(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 게이트 전극(3a)과 반도체층(1a)을 절연하는 게이트 절연막을 포함하는 절연막(2), 반도체층(1a)에서의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c) 및 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다.
그리고, 본 실시예에서는 특히, 이 제 2 층에는, 상술한 게이트 전극(3a)과 동일막으로서 중계 전극(719)이 형성되어 있다. 이 중계 전극(719)은 평면적으로 보아, 도 7에 도시하는 바와 같이, 각 화소 전극(9a)의 한 변의 대략 중앙에 위치하도록, 섬 형상으로 형성되어 있다. 중계 전극(719)과 게이트 전극(3a)은 동일막으로 형성되어 있기 때문에, 후자가, 예컨대, 도전성 폴리실리콘막 등으로 이루어지는 경우에는, 전자도 또한 도전성 폴리실리콘막 등으로 이루어진다.
또, 상술한 TFT(30)는, 바람직하게는 도 9에 나타내는 바와 같이, LDD 구조 를 갖지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물을 투입하지 않는 오프셋 구조를 가져도 좋고, 게이트 전극(3a)을 마스크로 해서 고농도로 불순물을 투입하여, 자기 정합적으로 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 자기 정렬형 TFT이어도 좋다. 또한, 본 실시예에서는, 화소 스위칭용 TFT(30)의 게이트 전극을, 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e) 사이에 한 개만 배치한 단일 게이트 구조로 했지만, 이들 사이에 두 개 이상의 게이트 전극을 배치하여도 좋다. 이와 같이, 이중 게이트, 또는 삼중 게이트 이상으로 TFT를 구성하면, 채널과 소스 및 드레인 영역의 접합부의 누설 전류를 방지할 수 있어, 오프 시의 전류를 감소시킬 수 있다.
또한, TFT(30)을 구성하는 반도체층(1a)은 단결정층이 아니어도 단결정층이어도 관계없다. 단결정층의 형성에는, 접합법 등의 공지 방법을 이용할 수 있다. 반도체층(1a)을 단결정층으로 함으로써, 특히 주변 회로의 고성능화를 도모할 수 있다.
이상 설명한 주사선(11a)의 위, 또한, TFT(30)의 아래에는, 예컨대, 실리콘 산화막 등으로 이루어지는 하지 절연막(12)이 마련된다. 하지 절연막(12)은 주사선(11a)에서 TFT(30)를 층간 절연하는 기능 외에, TFT 어레이 기판(10)의 전면에 형성됨으로써, TFT 어레이 기판(10)의 표면 연마 시의 거칠기나, 세정 후에 남는 오염 등에 의해 화소 스위칭용 TFT(30)의 특성 변화를 방지하는 기능을 갖는다.
이 하지 절연막(12)에는, 평면적으로 보아 반도체층(1a)의 양쪽에, 후술하는 데이터선(6a)을 따라 연장하는 반도체층(1a)의 채널 길이와 같은 폭의 홈(콘택트 홀)(12cv)이 형성되어 있고, 이 홈(12cv)에 대응하여, 그 위쪽에 적층되는 게이트 전극(3a)은 하측에 오목형으로 형성된 부분을 포함하고 있다. 또한, 이 홈(12cv) 전체를 매립하도록 하여, 게이트 전극(3a)이 형성됨으로써, 해당 게이트 전극(3a)에는, 이것과 일체적으로 형성된 측벽부(3b)가 연장해서 마련되어 있다. 이에 따라, TFT(30)의 반도체층(1a)은, 도 7에 잘 나타내고 있는 바와 같이, 평면적으로 보아 측방으로부터 덮어지게 되어 있고, 적어도 이 부분으로부터의 광의 입사가 억제되게 되어 있다.
또한, 이 측벽부(3b)는 상기한 홈(12cv)을 매립하도록 형성되어 있고, 또한, 그 하단이 상기한 주사선(11a)과 접하도록 되어 있다. 여기서, 주사선(11a)은 상술한 바와 마찬가지로 스트라이프 형상으로 형성되어 있기 때문에, 어느 행에 존재하는 게이트 전극(3a) 및 주사선(11a)은 당해 행에 착안하는 한, 항상 동(同) 전위로 된다.
여기서 본 발명에서는, 주사선(11a)에 평행하도록 하여, 게이트 전극(3a)을 포함하는 별도의 주사선을 형성하는 것과 같은 구조를 채용하여도 좋다. 이 경우에는, 당해 주사선(11a)과 해당 별도의 주사선과는, 용장적인 배선 구조를 취하는 것으로 된다.
이에 따라, 예컨대, 해당 주사선(11a)의 일부에 어떤 결함이 있어, 정상적인 통전이 불가능해지는 것과 같은 경우에도, 당해 주사선(11a)과 동일한 행에 존재하는 별도의 주사선이 건전(健全)인한, 그것을 거쳐 TFT(30)의 동작 제어도 여전히 정상적으로 실행할 수 있게 된다.
그런데, 전술한 제 2 층에 계속하여 제 3 층에는, 축적 용량(70)이 마련된다. 축적 용량(70)은 TFT(30)의 고농도 드레인 영역(1e) 및 화소 전극(9a)에 접속된 화소 전위 측 용량 전극으로서의 하부 전극(71)과, 고정 전위 측 용량 전극으로서의 용량 전극(300)이 유전체막(75)을 거쳐 대향 배치됨으로써 형성되어 있다. 이 축적 용량(70)에 따르면, 화소 전극(9a)에서의 전위 유지 특성을 현저히 높이는 것이 가능해진다. 또한, 본 실시예에 따른 축적 용량(70)은, 도 7의 평면도를 보면 알 수 있듯이, 화소 전극(9a)의 형성 영역에 거의 대응하는 광 투과 영역에는 이르지 않도록 형성되어 있기 때문에(환언하면, 차광 영역 내에 수납되도록 형성되어 있기 때문에), 전기 광학 장치 전체의 화소 개구율은 비교적 크게 유지되고, 그에 따라, 보다 밝은 화상을 표시할 수 있게 된다.
보다 상세하게는, 하부 전극(71)은, 예컨대, 도전성의 폴리실리콘막으로 이루어져 화소 전위 측 용량 전극으로서 기능한다. 단, 하부 전극(71)은 금속 또는 합금을 포함하는 단일층막 또는 다층막으로 구성하여도 좋다. 또한, 이 하부 전극(71)은 화소 전위 측 용량 전극으로서의 기능 외에, 화소 전극(9a)과 TFT(30)의 고농도 드레인 영역(1e)을 중계 접속하는 기능을 갖는다. 그리고, 본 실시예에서는 특히, 여기서 말하는 중계 접속이 상기한 중계 전극(719)을 거쳐 행해지고 있는 것에 특징이 있다. 이 점에 대해서는 후에 다시 설명하는 것으로 한다.
용량 전극(300)은 축적 용량(70)의 고정 전위 측 용량 전극으로서 기능한다. 본 실시예에서, 용량 전극(300)을 고정 전위로 하기 위해서는, 고정 전위로 된 실드층(400)과 전기적 접속이 도모됨으로써 이루어지고 있다.
그리고, 본 실시예에서는, 특히, 이 용량 전극(300)은 TFT 어레이 기판(10) 상에서, 각 화소에 대응하도록 섬 형상으로 형성되어 있고, 상기 하부 전극(71)은 해당 용량 전극(300)과 거의 동일 형상을 갖도록 형성되어 있다.
이에 따라, 본 실시예에 관한 축적 용량(70)은 평면적으로 불필요한 넓이를 갖지 않고, 즉, 화소 개구율을 저하시키는 일없이, 또한, 해당 상황 하에서 최대한의 용량값을 실현할 수 있게 된다. 즉, 본 실시예에서, 축적 용량(70)은 보다 소면적에서, 보다 큰 용량값을 갖는다.
보다 상세히 보면, 도 9에서는, 용량 전극(300)의 면적은 하부 전극(71)의 면적보다도 약간 크고, 즉 전자가 후자를 덮도록 형성되어 있는 것을 알 수 있다. 이와 같은 형태에 따르면, 도면으로부터 판독할 수 있는 바와 같이, 해당 용량 전극(300) 및 해당 하부 전극(71)의 측면도 콘덴서로서 이용하는 것(도 9에서의 축적 용량(70)의 좌측 참조)이 가능하기 때문에, 용량값의 증대를 도모할 수 있다. 또한, 양자간의 단락도 발생하기 어렵다. 또, 이러한 관점에서, 상기 측면의 면적을 증대시키도록, 예컨대, 하부 전극(71)을 미리 비교적 두껍게 형성해 두는 것도 효과적이다.
또한, 이 용량 전극(300)은, 예컨대, 상층으로부터 순서대로, WSi층 및 폴리실리콘층과 같은 2층 구조를 갖게 하는 것이 가능하다. 이와 같은 2층 구조에 따르면, WSi층의 존재에 의해 TFT(30)에 대한 광 차폐성을 향상시킬 수 있어, 폴리실리콘층의 존재에 의해 양호한 전기 전도성을 얻을 수 있다. 또한, 용량 전극(300)은 그밖에 상층으로부터 순서대로 알루미늄층 및 폴리실리콘층과 같은 2층 구조, 혹은 상층으로부터 순서대로 WSi층 및 티탄으로 이루어지는 층이 교대로 반복되고, 마지막으로 폴리실리콘층을 갖는 것 등이 생각된다.
유전체막(75)은, 도 9에 도시하는 바와 같이, 예컨대, 막두께 5∼200㎚ 정도의 비교적 얇은 HTO(High Temperature Oxide)막, LTO(Low Temperature Oxide)막 등의 산화 실리콘막, 또는 질화 실리콘막 등으로 구성된다. 축적 용량(70)을 증대시키는 관점에서는, 막의 신뢰성이 충분히 얻어지는 한에서, 유전체막(75)은 얇을수록 좋다. 그리고, 본 실시예에서는 특히, 이 유전체막(75)은, 도 9에 도시하는 바와 같이, 하층에 산화 실리콘막(75a), 상층에 질화 실리콘막(75b)이 되도록 2층 구조를 갖는 것으로 되어 있다. 이 중 상층의 질화 실리콘막(75b)은 화소 전위 측 용량 전극의 하부 전극(71)보다 조금 큰 크기로 패터닝되어, 차광 영역(비개구 영역) 내에서 수납되도록 형성되어 있다. 이에 따라, 비교적 유전율이 큰 질화 실리콘막(75b)이 존재함으로써, 축적 용량(70)의 용량값을 증대시키는 것이 가능해지는 외에, 그것에 관계없이, 산화 실리콘막(75a)이 존재함으로써, 축적 용량(70)의 내압성을 저하시키는 일이 없다. 이와 같이, 유전체막(75)을 2층 구조로 함으로써, 상반하는 두 개의 작용 효과를 향수할 수 있게 된다. 또한, 질화 실리콘막(75b)이 존재함으로써, TFT(30)에 대한 물의 침입을 미연에 방지할 수 있게 된다. 이에 따라, 본 실시예에서는, TFT(30)에서의 임계 전압의 상승과 같은 사태를 초래하지 않고, 비교적 장기의 장치 운용이 가능해진다. 또한, 착색성이 있는 질화 실리콘(75b)은 하부 전극(71)보다 조금 큰 크기로 패터닝되어, 광이 투과되는 부분에 형성되어 있지 않으므로(차광 영역 내에 위치함), 투과율이 저하하는 것을 방지 할 수 있다. 또, 본 실시예에서는, 유전체막(75)은 2층 구조를 갖는 것으로 되어 있지만, 경우에 따라서는, 예컨대, 산화 실리콘막, 질화 실리콘막 및 산화 실리콘막 등과 같은 3층 구조나, 또는 그 이상의 적층 구조를 갖도록 구성하여도 좋다.
이상 설명한 TFT(30) 내지 게이트 전극(3a) 및 중계 전극(719)의 위, 또는 축적 용량(70)의 아래에는 예컨대, NSG(논 실리케이트 글라스), PSG(인 실리케이트 글라스), BSG(붕소 실리케이트 글라스), BPSG(붕소 인 실리케이트 글라스) 등의 실리케이트 글라스막, 질화 실리콘막이나 산화 실리콘막 등, 또는 바람직하게는 NSG로 이루어지는 제 1 층간 절연막(41)이 형성되어 있다. 그리고, 이 제 1 층간 절연막(41)에는, TFT(30)의 고농도 소스 영역(1d)과 후술하는 데이터선(6a)을 전기적으로 접속하는 콘택트 홀(81)이 하기 제 2 층간 절연막(42)을 관통하면서 개공되어 있다. 또한, 제 1 층간 절연막(41)에는, TFT(30)의 고농도 드레인 영역(1e)과 축적 용량(70)을 구성하는 하부 전극(71)을 전기적으로 접속하는 콘택트 홀(83)이 개공되어 있다.
또한, 이 제 1 층간 절연막(41)에는 축적 용량(70)을 구성하는 화소 전위측 용량 전극으로서의 하부 전극(71)과 중계 전극(719)을 전기적으로 접속하기 위한 콘택트 홀(881)이 개공되어 있다. 또한 덧붙여서, 제 1 층간 절연막(41)에는 중계 전극(719)과 후술하는 제 2 중계 전극(6a2)을 전기적으로 접속하는 콘택트 홀(882)이, 하기 제 2 층간 절연막을 관통하면서 개공되어 있다.
또한, 이들 네개의 콘택트 홀 중 콘택트 홀(81, 882)의 형성 부분에는 전술한 유전체막(75)이 형성되지 않도록, 환언하면 해당 유전체막(75)에 개구부가 형성 되도록 이루어져 있다. 이것은 콘택트 홀(81)에 있어서는, 고농도 소스 영역(1d)과 데이터선(6a) 사이의 전기적 도통을 도모할 필요가 있기 때문이며, 콘택트 홀(882)에 있어서는, 해당 콘택트 홀(882)을 제 1 및 제 2 층간 절연막(41, 42)을 관통시키기 때문이다. 덧붙여서 말하면, 이러한 개구부가 유전체막(75)에 설치되면, TFT(30)의 반도체층(1a)에 대한 수소화(水素化) 처리를 하는 경우에 있어서, 해당 처리에 이용하는 수소를 해당 개구부를 통하여 반도체층(1a)까지 용이하게 도달시키는 것이 가능해진다고 하는 작용 효과를 얻는 것도 가능해진다.
또한, 본 실시예에서는 제 1 층간 절연막(41)에 대해서는 약 1000℃의 소성을 행함으로써, 반도체층(1a)이나 게이트 전극(3a)을 구성하는 폴리 실리콘막에 주입한 이온의 활성화를 도모해도 좋다.
그런데, 전술한 제 3 층에 이어지는 제 4 층에는 데이터선(6a)이 설치된다. 이 데이터선(6a)은 TFT(30)의 반도체층(1a)이 연재하는 방향에 일치하도록, 즉 도 7 중 Y 방향에 겹치도록 스트라이프 형상으로 형성되어 있다. 이 데이터선(6a)은, 도 9에 도시하는 바와 같이 하층부터 순서대로, 알루미늄으로 이루어지는 층(도 9에서의 부호 41A 참조), 질화 티탄으로 이루어지는 층(도 9에서의 부호 41TN 참조), 질화 실리콘막으로 이루어지는 층(도 9에서의 부호 401 참조)의 3층 구조를 갖는 막으로서 형성되어 있다. 질화 실리콘막은, 그 하층의 알루미늄층과 질화 티탄층을 덮도록 조금 큰 사이즈로 패터닝되어 있다. 그 중 데이터선(6a)이 비교적 저저항 재료인 알루미늄을 포함함으로써, TFT(30), 화소 전극(9a)에 대한 화상 신호의 공급을 막는 일 없이 실현할 수 있다. 한편, 해당 데이터선(6a) 상에 수분의 침입을 차단하는 작용이 비교적 우수한 질화 실리콘막이 존재함으로써, TFT(30)의 내습성 향상을 도모할 수 있어서, 그 수명 장기화를 실현할 수 있다. 질화 실리콘막은 플라즈마 질화 실리콘막이 바람직하다.
또한, 이 제 4 층에는 데이터선(6a)과 동일막으로서, 실드층용 중계층(6a1) 및 제 2 중계 전극(6a2)이 형성되어 있다. 이들은, 도 7에 도시하는 바와 같이 평면적으로 보면, 데이터선(6a)과 연속한 평면 형상을 갖도록 형성되어 있는 것은 아니고, 각자 사이는 패터닝후 분단되도록 형성되어 있다. 즉, 도 7 중 가장 왼쪽에 위치하는 데이터선(6a)에 착안하면, 그 바로 오른쪽에 대략 사변형 형상을 갖는 실드층용 중계층(6a1), 또한 그 오른쪽에 실드층용 중계층(6a1)보다도 대략 큰 두께 면적을 갖는 대략 사변형 형상을 갖는 제 2 중계 전극(6a2)이 형성되어 있다. 실드층용 중계층(6a1) 및 제 2 중계 전극(6a2)은 데이터선(6a)과 동일 공정으로, 하층부터 순서대로 알루미늄으로 이루어지는 층, 질화 티탄으로 이루어지는 층, 질화 실리콘으로 이루어지는 층의 3층 구조를 갖는 막으로서 형성되어 있다. 그리고, 질화 실리콘막은 그 하층의 알루미늄층과 질화 티탄층을 덮도록 조금 큰 사이즈로 패터닝되어 있다. 질화 티탄층은 실드층용 중계층(6a1), 제 2 중계 전극(6a2)에 대하여 형성하는 콘택트 홀(803, 804)의 에칭 돌출 방지를 위한 장벽 금속으로서 기능한다. 또한, 실드층용 중계층(6a1) 및 제 2 중계 전극(6a2) 상에, 수분의 침입을 차단하는 작용이 비교적 우수한 질화 실리콘막이 형성됨으로써, TFT(30)의 내습성 향상을 도모할 수 있어서, 그 수명 장기화를 실현할 수 있다. 또한, 질화 실리콘막은 플라즈마 질화 실리콘막이 바람직하다.
이상 설명한 축적 용량(70)에 더해서, 또한 데이터선(6a)의 하부에는, 예컨대 NSG, PSG, BSG, BPSG 등의 실리케이트 글라스막, 질화 실리콘막이나 산화 실리콘막 등, 또는 바람직하게는 TEOS 가스를 이용한 플라즈마 CVD 법에 의해서 형성된 제 2 층간 절연막(42)이 형성되어 있다. 이 제 2 층간 절연막(42)에는, TFT(30)의 고농도 소스 영역(1d)과 데이터선(6a)을 전기적으로 접속해서 상기 콘택트 홀(81)이 개공되어 있고, 또한 상기 실드층용 중계층(6a1)과 축적 용량(70)의 상부 전극인 용량 전극(300)을 전기적으로 접속하는 콘택트 홀(801)이 개공되어 있다. 또한, 제 2 층간 절연막(42)에는 제 2 중계 전극(6a2)과 중계 전극(719)을 전기적으로 접속하기 위한 상기한 콘택트 홀(882)이 형성되어 있다.
그런데, 전술한 제 4 층에 이어서 제 5 층에는, 실드층(400)이 형성되어 있다. 이 실드층(400)은 평면적으로 보면, 도 7 및 도 8에 도시하는 바와 같이 도면 중 X 방향 및 Y 방향 각각으로 연재하도록 격자 형상으로 형성되어 있다. 해당 실드층(400) 중 도면 중 Y 방향으로 연재하는 부분에 있어서는 특히, 데이터선(6a)을 덮도록, 또한 해당 데이터선(6a)보다도 폭이 넓게 형성되어 있다. 또한, 도면 중 X 방향으로 연재하는 부분에 있어서는, 후술한 제 3 중계 전극(402)을 형성하는 영역을 확보하기 위해서, 각 화소 전극(9a)의 한 변의 중앙 부근에 절결부를 갖고 있다.
더욱이, 도 7 또는 도 8 중, XY 방향 각각으로 연재하는 실드층(400)의 교차 부분의 모서리부에 있어서는, 해당 모서리부를 메우도록, 대략 삼각형 형상의 부분이 설치된다. 실드층(400)에, 이 대략 삼각형 형상의 부분이 설치됨으로써, TFT(30)의 반도체층(1a)에 대한 광의 차폐를 효과적으로 실행할 수 있다. 즉, 반도체층(1a)에 대하여, 경사 위에서부터 진입하는 광은, 이 삼각형 형상 부분에서 반사 또는 흡수되게 되어서 반도체층(1a)에는 이르지 않게 된다. 따라서, 광 누설 전류의 발생을 억제하게 하여, 플리커 등이 없는 고품질 화상을 표시하는 것이 가능해진다.
이 실드층(400)은 화소 전극(9a)이 배치된 화상 표시 영역(10a)으로부터 그 주위로 연장되어 마련되어 정전위원과 전기적으로 접속됨으로써 고정 전위로 되어 있다. 또한, 여기에 말한 「정전위원」으로서는 데이터선 구동 회로(101)에 공급되는 정전원이나 부전원의 정전위원으로서도 좋고, 대향 기판(20)의 대향 전극(21)에 공급되는 정전위원으로서도 상관없다.
이와 같이, 데이터선(6a) 전체를 덮도록 형성되어 있고, 또한(도 8 참조), 고정 전위으로 된 실드층(400)의 존재에 의하면, 해당 데이터선(6a)과 화소 전극(9a) 사이에 발생하는 용량 결합의 영향을 배제하는 것이 가능해진다. 즉, 데이터선(6a)으로의 통전에 따라서, 화소 전극(9a)의 전위가 변동하는 사태를 미연에 회피하는 것이 가능해져서, 화상 상에 해당 데이터선(6a)에 따른 표시 얼룩 등을 발생시킬 가능성을 저감할 수 있다. 본 실시예에 있어서는 특히, 실드층(400)은 격자 형상으로 형성되어 있으므로, 주사선(11a)이 연재하는 부분에 관해서도 필요없는 용량 결합이 발생하지 않도록, 이것을 억제하는 것이 가능해져 있다.
또한, 제 4 층에는 이러한 실드층(400)과 동일막으로서, 본 발명에서 말하는 「중계층」의 일례인 제 3 중계 전극(402)이 형성되어 있다. 이 제 3 중계 전극(402)은 후술하는 콘택트 홀(89)을 거쳐서, 제 2 중계 전극(6a2)과 화소 전극(9a) 사이의 전기적 접속을 중계하는 기능을 갖는다. 또, 이들 실드층(400)과 제 3 중계 전극(402) 사이는, 평면 형상적으로 연속하여 형성되어 있는 것은 아니고, 양자 사이는 패터닝후 분단되도록 형성되어 있다.
한편, 상술한 실드층(400) 및 제 3 중계 전극(402)은 하층에 알루미늄으로 이루어지는 층, 상층에 질화 티탄으로 이루어지는 층의 2층 구조를 갖고 있다. 또한, 제 3 중계 전극(402)에 있어서, 하층의 알루미늄으로 이루어지는 층은 제 2 중계 전극(6a2)과 접속되고, 상층의 질화 티탄으로 이루어지는 층은 ITO 등으로 이루어지는 화소 전극(9a)과 접속되도록 되어 있다. 이 경우, 특히 후자의 접속은 양호하게 행해지게 된다. 이 점, 가령 알루미늄과 ITO를 직접 접속해버리는 예를 들면, 양자 사이에 전식(電飾)이 발생해 버려, 알루미늄의 단선, 혹은 알루미나의 형성에 의한 절연 등 때문에, 바람직한 전기적 접속이 실현되지 않는 것과는 대조적이다. 이와 같이, 본 실시예에서는, 제 3 중계 전극(402)과 화소 전극(9a)의 전기적 접속을 양호하게 실현할 수 있게 함으로써, 해당 화소 전극(9a)에 대한 전압 인가, 또는 해당 화소 전극(9a)에서의 전위 유지 특성을 양호하게 유지하는 것이 가능해진다.
더욱이, 실드층(400) 및 제 3 중계 전극(402)은 광 반사 성능이 비교적 우수한 알루미늄을 포함하고, 또한 광 흡수 성능이 비교적 우수한 질화 티탄을 포함하기 때문에, 차광층으로서 기능할 수 있다. 즉, 이들에 의하면, TFT(30)의 반도체층(1a)에 대한 입사광(도 9 참조)의 진행을 그 상측에서 가로막는 것이 가능하다. 또한, 이에 관해서는, 이미 말한 바와 같이, 상술한 용량 전극(300) 및 데이터선(6a)에 관해서도 마찬가지로 말할 수 있다. 본 실시예에 있어서는, 이들 실드층(400), 제 3 중계 전극(402), 용량 전극(300) 및 데이터선(6a)이 TFT 어레이 기판(10) 상에 구축되는 적층 구조의 일부를 이루면서, TFT(30)에 대한 상측으로부터의 광 입사를 가리는 상측 차광막(또는, 「적층 구조의 일부」를 구성하고 있다고 하는 점에 착안하면 「내장 차광막」)으로서 기능할 수 있다. 또한, 이 「상측 차광막」 내지 「내장 차광막」이 되는 개념에 의하면, 상술한 구성 외에 게이트 전극(3a)이나 하부 전극(71) 등도 더 포함되는 것이라고 생각할 수 있다. 요컨대, 가장 넓은 의미로 해결하는 전제 하에서, TFT 어레이 기판(10) 상에 구축되는 불투명한 재료로 이루어지는 구성이라면, 「상측 차광막」 내지 「내장 차광막」이라 할 수 있다.
이상 설명한 전술한 데이터선(6a)의 위, 또한 실드층(400)의 아래에는 NSG, PSG, BSG, BPSG 등의 실리케이트 글라스막, 질화 실리콘막이나 산화 실리콘막등, 또는 바람직하게는, TEOS 가스를 이용한 플라즈마 CVD 법으로 형성된 제 3 층간 절연막(43)이 형성되어 있다. 이 제 3 층간 절연막(43)에는, 상기한 실드층(400)과 실드층용 중계층(6a1)을 전기적으로 접속하기 위한 콘택트 홀(803) 및 제 3 중계 전극(402)과 제 2 중계 전극(6a2)을 전기적으로 접속하기 위한 콘택트 홀(804)이 각각 개공되어 있다.
또한, 제 2 층간 절연막(42)에 대해서는, 제 1 층간 절연막(41)에 관해서 상술한 바와 같은 소성을 하지 않음으로써 용량 전극(300)의 계면 부근에 발생하는 스트레스의 완화를 도모하도록 해도 좋다.
마지막으로, 제 6 층에는 상술한 바와 같이 화소 전극(9a)이 매트릭스 형상으로 형성되고, 해당 화소 전극(9a) 상에 배향막(16)이 형성되어 있다. 그리고, 이 화소 전극(9a) 아래에는 NSG, PSG, BSG, BPSG 등의 실리케이트 글라스막, 질화 실리콘막이나 산화 실리콘막 등, 또는 바람직하게는 BPSG으로 이루어지는 제 4 층간 절연막(44)이 형성되어 있다. 이 제 4 층간 절연막(44)에는, 화소 전극(9a)과 상기한 제 3 중계 전극(402) 사이를 전기적으로 접속하기 위한 콘택트 홀(89)이 개공되어 있다. 또한, 본 실시예에서는 특히, 제 4 층간 절연막(44)의 표면은 CMP(Chemical Mechanical Polishing) 처리 등에 의해 평탄화되어 있어서, 그 아래쪽에 존재하는 각종 배선이나 소자 등에 의한 단차에 기인하는 액정층(50)의 배향 불량을 저감한다. 단, 이와 같이 제 4 층간 절연막(44)에 평탄화 처리를 실시하는 대신에, 또는 덧붙여서 TFT 어레이 기판(10), 기초 절연막(12), 제 1 층간 절연막(41), 제 2 층간 절연막(42) 및 제 3 층간 절연막(43) 중 적어도 하나에 홈을 파고, 데이터선(6a) 등의 배선이나 TFT(30) 등을 매립시킴으로써 평탄화 처리를 해도 좋다.
이러한 구성으로 이루어지는 본 실시예의 전기 광학 장치에 있어서는 특히, 제 2 층으로서 게이트 전극(3a)과 동일막으로서 형성된 중계 전극(719)이 존재하고, 또한 제 3 층에 위치하는 축적 용량(70)의 하부 전극(71)과 제 6 층에 위치하는 화소 전극(9a)이 이 중계 전극(719)을 거쳐서 전기적으로 접속되어 있는 것을 특징으로 한다.
이와 같이, 하부 전극(71) 및 화소 전극(9a)이 이들 각각으로부터 봐서, 보다 하층에 위치하는 중계 전극(719)을 거쳐서 접속되어 있음으로써, 해당 중계 전극(719)과 하부 전극(71)의 전기적 접속점, 특히 하부 전극(71)에 착안한 전기적 접속점은 해당 하부 전극(71) 하측에 위치하게 된다(도 9에서의 콘택트 홀(881) 참조).
이러한 전기 광학 장치의 구조는 상술한 본 실시예에 관한 배선 구조를, 보다 구체적 또한 실제적으로 적용한 것이라고 할 수 있다. 즉, 본 발명에 관한 전기 광학 장치에 있어서의 「중계 전극(719)」은 상술한 본 발명의 배선 구조에 있어서의「중계층(301)」에, 마찬가지로 「하부 전극(71)」은 「하측 전극(203)」에, 마찬가지로「화소 전극(9a)」은 「도전층(101)」에 각각 해당한다. 또한, 본 발명에서 말하는 「축적 용량(70)」은 상술한 「콘덴서(20C)」에 해당한다. 따라서, 본 실시예에 따른 전기 광학 장치에 의하면, 도 1에 나타낸 배선 구조에 의해서 얻어지는 작용 효과와 거의 마찬가지의 작용 효과를 얻을 수 있다.
즉, 본 실시예에 관한 전기 광학 장치에 의하면, 축적 용량(70) 및 화소 전극(9a)을 전기적으로 접속하기 위해서, 축적 용량(70)을 구성하는 고정 전위측 용량 전극인 용량 전극(300)만을 에칭한다고 하는 곤란한 공정을 거칠 필요가 없고, 해당 축적 용량(70)과 해당 화소 전극(9a) 사이의 전기적 접속은 중계 전극(719)을 거쳐서 행해짐으로써 이것을 양호하게 실현할 수 있다.
또한, 본 발명에 있어서는, 상술한 용량 전극(300)만을 에칭하는 공정을 거칠 필요가 없기 때문에, 필요없는 결함(예컨대, 하부 전극(71)에 있어서의 관통 등)이 없는 축적 용량(70)을 형성할 수 있다. 또한, 본 실시예에 의하면, 축적 용량 전체에 대하여, 어떤 패터닝을 행할 필요가 있는 경우에 있어서는, 용량 전극(300), 유전체막(75) 및 하부 전극(719)을 일거에 패터닝하는 것이 가능해진다.
또한, 상기 실시예에 있어서 중계 전극(719)은 게이트 전극(3a)과 동일막으로서 형성되어 있지만, 본 발명은 이러한 예에 한정되는 것이 아니다. 예컨대, 상기 실시예에서는 제 3 층에 형성되어 있던 축적 용량(70)을 여러가지 사정에 의해, 보다 상층에 형성하는 경우도 생각할 수 있고, 그 경우에 있어서는 게이트 전극(3a)보다도 상층에 중계 전극이 위치한다고 하는 경우도 상정할 수 있다. 또한, 각 구성 요소의 입체적·평면적인 레이아웃에 관해서도 본 발명은 상기 실시예와 같은 예에 한정되는 것이 아니다. 도 6 내지 도 9 등과는 별도의 여러 가지의 가 생각된다.
또한, 상술에 있어서는 축적 용량(70)은 밑으로부터 순서대로 화소 전위측 용량 전극, 유전체막 및 고정 전위측 용량 전극이라는 3층 구조를 구성했으나, 경우에 따라서는 이와는 반대 구조를 구성하도록 해도 된다. 이 경우에 있어서는 예컨대, 상부 전극인 화소 전위측 용량 전극을 고정 전위측 용량 전극의 면적보다도 대략 큰 면적을 갖도록, 즉 전자가 후자에 대하여 평면적으로 잉여 면을 갖도록 형성하고, 또한 해당 잉여의 면을 중계 전극(719)으로 통하는 콘택트 홀의 형성 위치에 대응하도록 배치하면 좋다. 이에 의하면, 중계 전극(719)과 화소 전위측 용량 전극의 전기적 접속은 이 콘택트 홀을 거침으로써 용이하게 실현할 수 있다.
이와 같이, 본 발명에 말하는 「화소 전위측 용량 전극」이 축적 용량(70)에 있어서의「하부」 전극(71)을 구성하는 것이 아니고(상기 실시예 참조), 그 상부 전극을 구성하도록 해도 좋다.
(전기 광학 장치의 전체 구성)
이하에서는, 이상과 같이 구성된 본 실시예에서의 전기 광학 장치의 전체 구성을 도 10 및 도 11을 참조하여 설명한다. 또한, 도 10은 TFT 어레이 기판을 그 위에 형성된 각 구성요소와 함께 대향 기판(20) 측으로부터 본 평면도이며, 도 11은 도 10의 H-H' 단면도이다.
도 10 및 도 11에 있어서, 본 실시예에 관한 전기 광학 장치에서는, TFT 어레이 기판(10)과 대향 기판(20)이 대향 배치되어 있다. TFT 어레이 기판(10)과 대향 기판(20) 사이에는 액정층(50)이 봉입되어 있고, TFT 어레이 기판(10)과 대향 기판(20)에는 화상 표시 영역(10a)의 주위에 위치하는 밀봉 영역에 마련된 밀봉재(52)에 의해 서로 접착되어 있다.
밀봉재(52)는 양 기판을 접합하기 때문에 예컨대 자외선 경화 수지, 열경화 수지 등으로 이루어져서 자외선, 가열 등에 의해 경화된 것이다. 또한, 이 밀봉재(52) 중에는, 본 실시예에 있어서의 전기 광학 장치를 액정 장치가 프로젝터 용도와 같은 소형으로 확대 표시를 하는 액정 장치에 적용하면, 양 기판 사이의 거리(기판간 갭)를 소정값으로 하기 위한 글라스 파이버 또는 글라스 비드 등의 갭 재료(스페이서)가 살포되어 있다. 또는, 해당 전기 광학 장치를 액정 모니터나 액 정 텔레비젼과 같이 대형으로 등배 표시를 하는 액정 장치에 적용하는 것이면, 이러한 갭 재료는 액정층(50) 중에 포함되어서 좋다.
밀봉재(52) 외측 영역에는, 데이터선(6a)에 화상 신호를 소정의 타이밍으로 공급함으로써 해당 데이터선(6a)을 구동하는 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 TFT 어레이 기판(10)의 한 변을 따라 마련되어 있고, 주사선(11a) 및 게이트 전극(3a)에 주사 신호를 소정의 타이밍으로 공급함으로써, 게이트 전극(3a)을 구동하는 주사선 구동 회로(104)가, 이 한변에 인접하는 두 변을 따라 설치된다.
또한, 주사선(11a) 및 게이트 전극(3a)에 공급되는 주사 신호 지연이 문제가 되지 않는다면, 주사선 구동 회로(104)는 한 쪽만여도 되는 것은 말할 필요도 없다. 또한, 데이터선 구동 회로(101)를 화상 표시 영역(10a)의 변을 따라 양측으로 배열해도 된다.
TFT 어레이 기판(10)의 나머지 한 변에는, 화상 표시 영역(10a) 양측에 마련된 주사선 구동 회로(104) 사이를 잇기 위한 복수의 배선(105)이 설치된다.
또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적으로 도통을 취하기 위한 도통재(106)가 설치된다.
도 11에 있어서, TFT 어레이 기판(10) 상에는, 화소 스위칭용 TFT나 주사선, 데이터선 등의 배선이 형성된 후의 화소 전극(9a) 상에 배향막이 형성되어 있다. 한편, 대향 기판(20) 상에는 대향 전극(21) 외에 최상층 부분에 배향막이 형성되어 있다. 또한, 액정층(50)은 예컨대, 일종 또는 수종류의 네마틱 액정을 혼합한 액정으로 이루어져서 이들 한 쌍의 배향막 사이에서 소정의 배향 상태를 취한다.
또한, TFT 어레이 기판(10) 상에는, 이들 데이터선 구동 회로(101), 주사선 구동 회로(104) 등에 더하여, 복수의 데이터선(6a)에 화상 신호를 소정의 타이밍으로 전압을 가하는 샘플링 회로, 복수의 데이터선(6a)에 소정 전압 레벨의 프리 차지 신호를 화상 신호에 선행하여 각각 공급하는 프리 차지 회로, 제조 도중이나 출하시의 해당 전기 광학 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성해도 좋다.
또한, 상술한 실시예에 있어서는, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10) 상에 마련하는 대신에, 예컨대 TAB(Tape Automated Bonding) 기판 상에 실장된 구동용 LSI에, TFT 어레이 기판(10)의 주변부에 마련된 이방성 도전 필름을 거쳐서 전기적 및 기계적으로 접속하도록 해도 좋다. 또한, 대향 기판(20)의 투사광이 입사하는 측 및 TFT 어레이 기판(10)의 출사광이 출사하는 측에는, 각각, 예컨대 TN(Twisted Nematic) 모드, VA(Vertically Aligned) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드 등의 동작 모드나, 노멀 화이트 모드·노멀 블랙 모드 각각에 따라서 편광 필름, 위상차 필름, 편광판 등이 소정 방향으로 배치된다.
본 발명은 상술한 실시예에 한정되는 것이 아니라, 청구의 범위 및 명세서 전체로부터 판독할 수 있는 발명의 요지 또는 사상에 반하지 않는 범위에서 적절하게 변경 가능하고, 그와 같은 변경을 따르는 배선 구조 및 그 제조 방법 및 전기 광학 장치 또는 예컨대, 전기 영동 장치나 전계 발광 표시 장치나, 이들 전기 광학 장치를 포함하는 전자 기기도 본 발명의 기술적 범위에 더 포함되는 것이다.
본 발명은 적층체의 일부를 구성하는 제 1 도전층 및 이것에 전기적으로 접속될 도전층 사이의 전기적 접속을 적합하게 실현할 수 있는 배선 구조 및 그 제조 방법과 이러한 배선 구조를 구비하여 이루어지는 전기 광학 장치를 제공한다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기판상에, 데이터선과, 해당 데이터선에 교차하는 주사선과, 상기 데이터선 및 상기 주사선의 교차 영역에 대응하도록 배치된 화소 전극 및 박막 트랜지스터를 구비한 전기 광학 장치로서,
    상기 기판상에,
    상기 박막 트랜지스터 및 상기 화소 전극에 전기적으로 접속된 축적 용량과,
    상기 화소 전극 및 상기 축적 용량 각각의 하층에 배치된 중계 전극
    을 구비하여 이루어지되,
    상기 축적 용량은 상기 박막 트랜지스터의 위쪽에 배치되고, 단차가 있는 표면상에 형성되어 있으며,
    상기 축적 용량을 구성하는 한 쌍의 전극 중 아래쪽 전극과 상기 화소 전극은 상기 중계 전극을 통해 전기적으로 접속되어 있는
    것을 특징으로 하는 전기 광학 장치.
  12. 제 11 항에 있어서,
    상기 축적 용량은 상기 데이터선 및 상기 주사선과 평면적으로 겹치도록 배치되는 것을 특징으로 하는 전기 광학 장치.
  13. 제 11 항에 있어서,
    상기 축적 용량의 아래쪽 전극과 상기 중계 전극은 층간 절연막에 형성된 콘택트 홀을 통해 전기적으로 접속되어 있고,
    상기 콘택트 홀은 상기 주사선과 평면적으로 겹치는 위치에 형성되어 있는
    것을 특징으로 하는 전기 광학 장치.
  14. 제 11 항에 있어서,
    상기 아래쪽 전극은 상기 화소 전극 및 상기 박막 트랜지스터에 전기적으로 접속된 화소 전위측 용량 전극을 포함하고,
    상기 축적 용량은, 해당 화소 전위측 용량 전극과, 해당 화소 전위측 용량 전극에 대향 배치되어 고정 전위로 된 고정 전위측 용량 전극과, 상기 화소 전위측 용량 전극과 상기 고정 전위측 용량 전극 사이에 유지된 유전체막으로 이루어지며,
    상기 유전체막은 고유전율 재료로 이루어지는 층을 포함하는 적층체를 구성하고 있는
    것을 특징으로 하는 전기 광학 장치.
  15. 제 11 항에 있어서,
    상기 중계 전극은 상기 주사선에 포함되는 상기 박막 트랜지스터의 게이트 전극과 동일막으로서 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  16. 제 14 항에 있어서,
    상기 고정 전위측 용량 전극은 상기 화소 전위측 용량 전극을 덮도록 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  17. 청구항 11 내지 청구항 16 중 어느 한 항에 기재된 전기 광학 장치를 이용한 것을 특징으로 하는 전자기기.
KR1020030083925A 2002-11-26 2003-11-25 전기 광학 장치 및 전자기기 KR100611861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002342490A JP3835403B2 (ja) 2002-11-26 2002-11-26 電気光学装置及び電子機器
JPJP-P-2002-00342490 2002-11-26

Publications (2)

Publication Number Publication Date
KR20040047627A KR20040047627A (ko) 2004-06-05
KR100611861B1 true KR100611861B1 (ko) 2006-08-11

Family

ID=32588065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083925A KR100611861B1 (ko) 2002-11-26 2003-11-25 전기 광학 장치 및 전자기기

Country Status (5)

Country Link
US (1) US7079198B2 (ko)
JP (1) JP3835403B2 (ko)
KR (1) KR100611861B1 (ko)
CN (1) CN100339941C (ko)
TW (1) TWI277026B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073994A (ja) * 2004-08-05 2006-03-16 Seiko Epson Corp 接続用基板、接続構造、接続方法並びに電子機器
TW200617547A (en) * 2004-11-19 2006-06-01 Innolux Display Corp A liquid crystal display device
KR20070014715A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
US7882928B2 (en) * 2008-06-26 2011-02-08 Welch Allyn, Inc. Acoustic measurement tip
WO2010137213A1 (ja) * 2009-05-29 2010-12-02 シャープ株式会社 液晶表示素子、及び、液晶表示装置
FR2965942B1 (fr) * 2010-10-08 2013-02-22 Commissariat Energie Atomique Afficheur a cristal liquide de type transmissif en technologie cmos avec capacite de stockage auxiliaire
ITTO20110995A1 (it) * 2011-10-31 2013-05-01 St Microelectronics Srl Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
TW201539095A (zh) * 2014-04-01 2015-10-16 Seiko Epson Corp 光電裝置及電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104660A (ja) 1996-10-03 1998-04-24 Hitachi Ltd 液晶表示装置
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
KR100437353B1 (ko) * 1997-07-16 2004-07-16 삼성전자주식회사 반도체 장치의 제조 방법
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
KR100324591B1 (ko) * 1998-12-24 2002-04-17 박종섭 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
JP3134866B2 (ja) * 1999-02-05 2001-02-13 日本電気株式会社 液晶表示装置とその製造方法
JP4402197B2 (ja) * 1999-05-24 2010-01-20 シャープ株式会社 アクティブマトリクス型表示装置
JP4496600B2 (ja) 2000-04-24 2010-07-07 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
JP3616313B2 (ja) * 2000-06-30 2005-02-02 花王株式会社 固形石鹸
JP3830361B2 (ja) 2000-08-11 2006-10-04 セイコーエプソン株式会社 Ｔｆｔアレイ基板、電気光学装置及び投射型表示装置
JP3608531B2 (ja) 2000-08-31 2005-01-12 セイコーエプソン株式会社 電気光学装置及び投射型表示装置
JP2002107745A (ja) 2000-09-27 2002-04-10 Seiko Epson Corp 電気光学装置

Also Published As

Publication number Publication date
JP3835403B2 (ja) 2006-10-18
US7079198B2 (en) 2006-07-18
CN100339941C (zh) 2007-09-26
JP2004177589A (ja) 2004-06-24
CN1503322A (zh) 2004-06-09
KR20040047627A (ko) 2004-06-05
TW200410181A (en) 2004-06-16
TWI277026B (en) 2007-03-21
US20040119899A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
JP3767590B2 (ja) 電気光学装置及びその製造方法並びに電子機器
KR100746060B1 (ko) 전기광학장치 및 전자기기, 그리고 전기광학장치의제조방법
JP3858880B2 (ja) 電気光学装置及び電子機器
KR100700794B1 (ko) 전기 광학 장치 및 전자기기
JP3791517B2 (ja) 電気光学装置及び電子機器
JP2004170915A (ja) 電気光学装置及び電子機器
JP2004170909A (ja) 電気光学装置及び電子機器
JP4186767B2 (ja) 電気光学装置及び電子機器
KR100646144B1 (ko) 전기광학장치 및 그 제조방법 그리고 전자기기
KR100611861B1 (ko) 전기 광학 장치 및 전자기기
JP2004295073A (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4055764B2 (ja) 電気光学装置及び電子機器
JP2004170908A (ja) 電気光学装置及び電子機器
JP3925549B2 (ja) 電気光学装置及び電子機器
JP4003724B2 (ja) 電気光学装置及び電子機器
JP2004170918A (ja) 電気光学装置及び電子機器
JP2004191930A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2006065356A (ja) 電気光学装置及び電子機器
JP2004170912A (ja) 電気光学装置及び電子機器
JP4400088B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP2004184495A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2004354509A (ja) 電気光学装置及びその製造方法並びに基板装置の製造方法
JP2004170914A (ja) 電気光学装置及び電子機器
JP2004302382A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP2004170920A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 13