JP2004327513A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004327513A JP2004327513A JP2003116473A JP2003116473A JP2004327513A JP 2004327513 A JP2004327513 A JP 2004327513A JP 2003116473 A JP2003116473 A JP 2003116473A JP 2003116473 A JP2003116473 A JP 2003116473A JP 2004327513 A JP2004327513 A JP 2004327513A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- polarization direction
- signal
- ferroelectric capacitor
- direction control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】製造後に信号配線間の接続関係を容易に変更できるようにし、製造後における信号配線間の接続関係の変更に要するコストの削減と時間の短縮を図ることができるようにした半導体装置を提供する。
【解決手段】信号配線１に入力された信号ＳＡを信号配線２に転送させるようにする場合には、強誘電体キャパシタ４に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせ、信号配線１に信号ＳＡが入力された場合、トランジスタ３がＯＮ状態となるようにする。信号配線１に入力された信号ＳＡを信号配線２に転送させないようにする場合には、強誘電体キャパシタ４に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせ、信号配線１に信号ＳＡが入力されても、トランジスタ３がＯＮ状態とならないようにする。
【選択図】 図１
【解決手段】信号配線１に入力された信号ＳＡを信号配線２に転送させるようにする場合には、強誘電体キャパシタ４に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせ、信号配線１に信号ＳＡが入力された場合、トランジスタ３がＯＮ状態となるようにする。信号配線１に入力された信号ＳＡを信号配線２に転送させないようにする場合には、強誘電体キャパシタ４に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせ、信号配線１に信号ＳＡが入力されても、トランジスタ３がＯＮ状態とならないようにする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置においては、異なる層に形成される信号配線同士の接続は、ビア（コンタクトホール、スルーホール）を介して行われていた。
【０００３】
【特許文献１】特開平０５−２６７４７０号公報
【０００４】
【発明が解決しようとする課題】
異なる層に形成される信号配線同士の接続をビアを介して行う従来の半導体装置では、製造後、何らかの理由により、接続していた信号配線を外したい、あるいは、別の信号配線と接続したいという場合、収束イオンビーム加工により信号配線を切断したり、引き直したりするか、あるいは、新しいマスク又はレチクルを作製して半導体装置を製造しなおす必要があった。これには、コストと時間がかかるという問題点があった。
【０００５】
本発明は、かかる点に鑑み、製造後に信号配線間の接続関係を容易に変更することができるようにし、製造後における信号配線間の接続関係の変更に要するコストの削減と時間の短縮を図ることができるようにした半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
図１は本発明の半導体装置の原理説明図である。図１中、１、２は信号配線、３はトランジスタであり、一方の被制御電極３Ｄを信号配線１に接続し、他方の被制御電極３Ｓを信号配線２に接続している。４は強誘電体キャパシタであり、一方の電極４Ａをトランジスタ３の制御電極３Ｇに接続し、他方の電極４Ｂを信号配線１に接続している。５は強誘電体キャパシタ４の分極方向を制御する分極方向制御回路である。
【０００７】
即ち、本発明の半導体装置は、信号配線１、２と、一方の被制御電極３Ｄを信号配線１に接続し、他方の被制御電極３Ｓを信号配線２に接続したトランジスタ３と、一方の電極４Ａをトランジスタ３の制御電極３Ｇに接続し、他方の電極４Ｂを信号配線１に接続した強誘電体キャパシタ４と、強誘電体キャパシタ４の分極方向を制御する分極方向制御回路５を備えるというものである。
【０００８】
本発明の半導体装置は、分極方向制御モードと通常動作モードを有している。分極方向制御モードは、強誘電体キャパシタ４に分極方向を矢印Ｘ１で示す方向の残留分極を持たせるか、あるいは、分極方向を矢印Ｘ２で示す方向とする残留分極を持たせるためのモードである。通常動作モードは、本発明の半導体装置を本来の目的で使用するモードである。
【０００９】
図２は本発明の半導体装置の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線１の電圧を示している。（Ｂ）は強誘電体キャパシタ４に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ４の電極４Ｂの電荷量及び電圧、トランジスタ３のゲート電圧、信号配線２の電圧を示している。（Ｃ）は強誘電体キャパシタ４に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ４の電極４Ｂの電荷量及び電圧、トランジスタ３のゲート電圧、信号配線２の電圧を示している。
【００１０】
即ち、強誘電体キャパシタ４に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合において、例えば、信号配線１に信号ＳＡが入力され、信号配線１の電圧が接地電圧ＧＮＤから電源電圧ＶＤＤに上昇すると、強誘電体キャパシタ４の電極４Ｂの電圧が大きく上昇し、強誘電体キャパシタ４の分極方向が反転する。この結果、トランジスタ３のゲート電圧は大きく上昇し、トランジスタ３はＯＮ状態となり、信号配線１に入力された信号ＳＡはトランジスタ３を介して信号配線２に転送される。
【００１１】
そして、信号配線１から信号配線２への信号ＳＡの転送が終了すると、信号配線１の電圧は電源電圧ＶＤＤから接地電圧ＧＮＤに下降する。この結果、強誘電体キャパシタ４に対する再書き込みが行われ、強誘電体キャパシタ４の残留分極は元の状態とされる。
【００１２】
これに対して、強誘電体キャパシタ４に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせた場合には、信号配線１に信号ＳＡが入力され、信号配線１の電圧が接地電圧ＧＮＤから電源電圧ＶＤＤに上昇しても、強誘電体キャパシタ４の電極４Ｂの電圧は大きく上昇せず、強誘電体キャパシタ４の分極方向に反転が生じない。この結果、トランジスタ３のゲート電圧は大きく上昇せず、トランジスタ３はＯＦＦ状態を維持し、信号配線１に入力された信号ＳＡは信号配線２に転送されない。
【００１３】
そして、信号配線１から信号配線２への信号ＳＡの転送が終了すると、信号配線１の電圧は電源電圧ＶＤＤから接地電圧ＧＮＤに下降する。この結果、強誘電体キャパシタ４に対する再書き込みが行われ、強誘電体キャパシタ４の残留分極は元の状態とされる。
【００１４】
このように、本発明によれば、信号配線１に信号ＳＡが入力されると、強誘電体キャパシタ４の分極方向により、トランジスタ３のゲート電圧に違いが生じ、トランジスタ３は、ＯＮ状態となるか、ＯＦＦ状態を維持する。したがって、信号配線１に入力された信号ＳＡを信号配線２に転送させる場合と転送させない場合の２つの状態を選択的に実現することができる。
【００１５】
【発明の実施の形態】
以下、図３〜図１９を参照して、本発明の第１実施形態〜第４実施形態及び本発明の実施形態の使用例について説明する。
【００１６】
（第１実施形態・・図３〜図６）
図３は本発明の第１実施形態の要部を示す回路図である。図３中、６は信号入力ノード、７は信号配線、８は信号入力ノード６と信号配線７との間を接続状態又は非接続状態とするためのスイッチ素子、９は信号配線７とは異なる層に形成された信号配線である。
【００１７】
１０はスイッチ素子をなすＮＭＯＳトランジスタであり、ドレインを信号配線７に接続し、ソースを信号配線９に接続している。１１は強誘電体キャパシタであり、一方の電極１１ＡをＮＭＯＳトランジスタ１０のゲートに接続し、他方の電極１１Ｂを信号配線７に接続している。
【００１８】
１２は強誘電体キャパシタ１１の分極方向を制御する分極方向制御回路であり、１３は分極方向制御電圧発生回路である。分極方向制御電圧発生回路１３は、出力端１３Ａに電圧値を電源電圧ＶＤＤ又は接地電圧ＧＮＤとする分極方向制御電圧ＶＡを出力し、出力端１３Ｂに電圧値を電源電圧ＶＤＤ又は接地電圧ＧＮＤとする分極方向制御電圧ＶＢを出力するものである。
【００１９】
１４は分極方向制御電圧発生回路１３の出力端１３Ａと信号配線７との間を接続状態又は非接続状態とするためのスイッチ素子、１５はスリーステイトゲート、１６は分極方向制御電圧線、１７はモード信号ＭＯＤＥを発生するモード信号発生回路である。モード信号ＭＯＤＥは、分極方向制御モード時には電圧値を電源電圧ＶＤＤとされ、通常モード時には電圧値を接地電圧ＧＮＤとされる。
【００２０】
モード信号ＭＯＤＥの電圧値が電源電圧ＶＤＤの時（分極方向制御モード時）は、スイッチ素子８はＯＦＦ状態、スイッチ素子１４はＯＮ状態、スリーステイトゲート１５は活性状態となる。モード信号ＭＯＤＥの電圧値が接地電圧ＧＮＤの時（通常モード時）は、スイッチ素子８はＯＮ状態、スイッチ素子１４はＯＦＦ状態、スリーステイトゲート１５は非活性状態（出力をハイインピーダンスとする状態）となる。
【００２１】
図４、図５は本発明の第１実施形態の分極方向制御モード時の動作を示すタイミングチャートであり、図４は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合、図５は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合を示している。
【００２２】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合には、図４に示すように、初期状態では、モード信号ＭＯＤＥ、信号配線７及び分極方向制御電圧ＶＡ、ＶＢの電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、スイッチ素子８をＯＦＦ状態、スイッチ素子１４をＯＮ状態、スリーステイトゲート１５を活性状態とする。
【００２３】
同時に、分極方向制御電圧ＶＡ、ＶＢの電圧値を電源電圧ＶＤＤとし、信号配線７及び分極方向制御電圧線１６の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線１６の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は負となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ１で示す方向とする残留分極を持つことになる。
【００２４】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合には、図５に示すように、初期状態では、モード信号ＭＯＤＥ、信号配線７及び分極方向制御電圧ＶＡ、ＶＢの電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、スイッチ素子８をＯＦＦ状態、スイッチ素子１４をＯＮ状態、スリーステイトゲート１５を活性状態とする。
【００２５】
同時に、分極方向制御電圧ＶＡの電圧値を電源電圧ＶＤＤとし、信号配線７の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線１６の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は正となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ２で示す方向とする残留分極を持つことになる。
【００２６】
図６は本発明の第１実施形態の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線７の電圧を示している。（Ｂ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。（Ｃ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向の残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。
【００２７】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向の分極を持たせた場合において、例えば、信号配線７に信号ＳＡが入力され、信号配線７の電圧が接地電圧ＧＮＤから電源電圧ＶＤＤに上昇すると、強誘電体キャパシタ１１の電極１１Ｂの電圧が大きく上昇し、強誘電体キャパシタ１１の分極方向が反転する。この結果、ＮＭＯＳトランジスタ１０のゲート電圧は大きく上昇し、ＮＭＯＳトランジスタ１０はＯＮ状態となり、信号配線７に入力された信号ＳＡは、ＮＭＯＳトランジスタ１０を介して信号配線９に転送される。
【００２８】
そして、信号配線７から信号配線９への信号ＳＡの転送が終了すると、信号配線７の電圧は電源電圧ＶＤＤから接地電圧ＧＮＤに下降する。この結果、強誘電体キャパシタ１１に対する再書き込みが行われ、強誘電体キャパシタ１１の残留分極は元の状態とされる。
【００２９】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせた場合には、信号配線７に信号ＳＡが入力され、信号配線７の電圧が接地電圧ＧＮＤから電源電圧ＶＤＤに上昇しても、強誘電体キャパシタ１１の電極１１Ｂの電圧は大きく上昇せず、強誘電体キャパシタ１１の分極方向に反転が生じない。この結果、ＮＭＯＳトランジスタ１０のゲート電圧は大きく上昇せず、ＮＭＯＳトランジスタ１０はＯＦＦ状態を維持し、信号配線７に入力された信号ＳＡは信号配線９に転送されない。
【００３０】
そして、信号配線７から信号配線９への信号ＳＡの転送が終了すると、信号配線７の電圧は電源電圧ＶＤＤから接地電圧ＧＮＤに下降する。この結果、強誘電体キャパシタ１１に対する再書き込みが行われ、強誘電体キャパシタ１１の残留分極は元の状態とされる。
【００３１】
このように、本発明の第１実施形態によれば、信号配線７に信号ＳＡが入力されると、強誘電体キャパシタ１１の分極方向により、ＮＭＯＳトランジスタ１０のゲート電圧に違いが生じ、ＮＭＯＳトランジスタ１０はＯＮ状態となるか、あるいは、ＯＦＦ状態を維持することになる。
【００３２】
即ち、信号配線７に入力された信号ＳＡを信号配線９に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に信号配線７、９間の接続関係を容易に変更することができる。したがって、製造後における信号配線７、９間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【００３３】
（第２実施形態・・図７〜図１０）
図７は本発明の第２実施形態の要部を示す回路図である。本発明の第２実施形態は、図３に示す本発明の第１実施形態が備えるスイッチ素子８を設けないようにすると共に、図３に示す本発明の第１実施形態が備える分極方向制御回路１２と回路構成が異なる分極方向制御回路１８を設け、その他については、図３に示す本発明の第１実施形態と同様に構成したものである。
【００３４】
分極方向制御回路１８は、図３に示す分極方向制御回路１２が備える分極方向制御電圧発生回路１３と回路構成の異なる分極方向制御電圧発生回路１９を設けると共に、図３に示す分極方向制御回路１２が備えるスイッチ素子１４を設けないようにし、その他については、図３に示す分極方向制御回路１２と同様に構成したものである。
【００３５】
分極方向制御電圧発生回路１９は、その出力端１９Ａに電圧値を電源電圧ＶＤＤ又は負電圧−ＶＤＤとする分極方向制御電圧ＶＡを出力するものであり、出力端１９Ａはスリーステイトゲート１５の入力端に接続されている。
【００３６】
図８、図９は本発明の第２実施形態の分極方向制御モード時の動作を示すタイミングチャートであり、図８は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合、図９は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合を示している。
【００３７】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合には、図８に示すように、初期状態では、モード信号ＭＯＤＥ及び信号配線７の電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、スリーステイトゲート１５を活性状態とする。
【００３８】
同時に、分極方向制御電圧ＶＡの電圧値を負電圧−ＶＤＤとし、分極方向制御電圧線１６の電圧値を負電圧−ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに上昇させ、分極方向制御電圧線１６の電圧値を接地電圧ＧＮＤに上昇させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は負となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ１で示す方向とする残留分極を持つことになる。
【００３９】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合には、図９に示すように、初期状態では、モード信号ＭＯＤＥ及び信号配線７の電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、スリーステイトゲート１５を活性状態とする。
【００４０】
同時に、分極方向制御電圧ＶＡの電圧値を電源電圧ＶＤＤとし、分極方向制御電圧線１６の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線１６の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は正となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ２で示す方向とする残留分極を持つことになる。
【００４１】
図１０は本発明の第２実施形態の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線７の電圧を示している。（Ｂ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。（Ｃ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向の残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。
【００４２】
本発明の第２実施形態によっても、本発明の第１実施形態の場合と同様に、信号配線７に信号ＳＡが入力されると、強誘電体キャパシタ１１の分極方向により、ＮＭＯＳトランジスタ１０のゲート電圧に違いが生じ、ＮＭＯＳトランジスタ１０はＯＮ状態となるか、あるいは、ＯＦＦ状態を維持することになる。
【００４３】
即ち、信号配線７に入力された信号ＳＡを信号配線９に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に信号配線７、９間の接続関係を容易に変更することができる。したがって、製造後における信号配線７、９間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【００４４】
（第３実施形態・・図１１〜図１４）
図１１は本発明の第３実施形態の要部を示す回路図である。本発明の第３実施形態は、図７に示す本発明の第２実施形態が備える分極方向制御回路１８と回路構成が異なる分極方向制御回路２０を設け、その他については、図７に示す本発明の第２実施形態と同様に構成したものである。
【００４５】
分極方向制御回路２０において、２１は分極方向制御電圧発生回路であり、出力端２１Ａに電圧値を電源電圧ＶＤＤ又は負電圧−ＶＤＤとする分極方向制御電圧ＶＡを出力するものである。２２は分極方向制御電圧線である。
【００４６】
２３はモード信号ＭＯＤＥを発生するモード信号発生回路、２４はモード信号線である。モード信号ＭＯＤＥは、分極方向制御モード時には電圧値を電源電圧ＶＤＤとされ、通常モード時には電圧値を接地電圧ＧＮＤとされる。
【００４７】
２５はスイッチ素子をなすＮＭＯＳトランジスタであり、ドレインを分極方向制御電圧線２２に接続し、ソースを強誘電体キャパシタ１１の電極１１Ａに接続し、ゲートをモード信号線２４に接続している。
【００４８】
図１２、図１３は本発明の第３実施形態の分極方向制御モード時の動作を示すタイミングチャートであり、図１２は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合、図１３は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合を示している。
【００４９】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合には、図１２に示すように、初期状態では、モード信号ＭＯＤＥ及び信号配線７の電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、ＮＭＯＳトランジスタ２５をＯＮ状態とする。
【００５０】
同時に、分極方向制御電圧ＶＡの電圧値を負電圧−ＶＤＤとし、分極方向制御電圧線２２の電圧値を負電圧−ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに上昇させ、分極方向制御電圧線２２の電圧値を接地電圧ＧＮＤに上昇させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は負となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ１で示す方向とする残留分極を持つことになる。
【００５１】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合には、図１３に示すように、初期状態では、モード信号ＭＯＤＥ及び信号配線７の電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、ＮＭＯＳトランジスタ２５をＯＮ状態とする。
【００５２】
同時に、分極方向制御電圧ＶＡの電圧値を電源電圧ＶＤＤとし、分極方向制御電圧線２２の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線２２の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は正となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ２で示す方向とする残留分極を持つことになる。
【００５３】
図１４は本発明の第３実施形態の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線７の電圧を示している。（Ｂ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。（Ｃ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向の残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。
【００５４】
本発明の第３実施形態によっても、本発明の第１実施形態の場合と同様に、信号配線７に信号ＳＡが入力されると、強誘電体キャパシタ１１の分極方向により、ＮＭＯＳトランジスタ１０のゲート電圧に違いが生じ、ＮＭＯＳトランジスタ１０はＯＮ状態となるか、あるいは、ＯＦＦ状態を維持することになる。
【００５５】
即ち、信号配線７に入力された信号ＳＡを信号配線９に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に信号配線７、９間の接続関係を容易に変更することができる。したがって、製造後における信号配線７、９間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【００５６】
（第４実施形態・・図１５〜図１８）
図１５は本発明の第４実施形態の要部を示す回路図である。本発明の第４実施形態は、図１１に示す本発明の第３実施形態が備える分極方向制御回路２０と回路構成が異なる分極方向制御回路２６を設け、その他については、図１１に示す本発明の第３実施形態と同様に構成したものである。
【００５７】
分極方向制御回路２６は、図１１に示す分極方向制御電圧発生回路２１と回路構成の異なる分極方向制御電圧発生回路２７を設けると共に、分極方向制御電圧発生回路２８と、分極方向制御電圧線２９と、スイッチ素子をなすＮＭＯＳトランジスタ３０を設け、その他については、図１１に示す分極方向制御回路２０と同様に構成したものである。
【００５８】
分極方向制御電圧発生回路２７は、出力端２７Ｂに電圧値を電源電圧ＶＤＤ又は接地電圧ＧＮＤとする分極方向制御電圧ＶＢを出力するものである。分極方向制御電圧発生回路２８は、出力端２８Ａに電圧値を電源電圧ＶＤＤ又は接地電圧ＧＮＤとする分極方向制御電圧ＶＡを出力するものである。
【００５９】
分極方向制御電圧線２９は、分極方向制御電圧発生回路２８の出力端２８Ａに接続され、ＮＭＯＳトランジスタ３０は、ドレインを分極方向制御電圧線２９に接続し、ソースを強誘電体キャパシタ１１の電極１１Ｂに接続し、ゲートをモード信号線２４に接続している。
【００６０】
図１６、図１７は本発明の第４実施形態の分極方向制御モード時の動作を示すタイミングチャートであり、図１６は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合、図１７は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合を示している。
【００６１】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合には、図１６に示すように、初期状態では、モード信号ＭＯＤＥ、信号配線７及び分極方向制御電圧ＶＡ、ＶＢの電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、ＮＭＯＳトランジスタ２５、３０をＯＮ状態とする。
【００６２】
同時に、分極方向制御電圧ＶＡ、ＶＢの電圧値を電源電圧ＶＤＤとし、信号配線７及び分極方向制御電圧線２９、２２の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線２９の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は負となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ１で示す方向とする残留分極を持つことになる。
【００６３】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合には、図１６に示すように、初期状態では、モード信号ＭＯＤＥ、信号配線７及び分極方向制御電圧ＶＡ、ＶＢの電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、ＮＭＯＳトランジスタ２５、３０をＯＮ状態とする。
【００６４】
同時に、分極方向制御電圧ＶＡの電圧値を電源電圧ＶＤＤとし、分極方向制御電圧線２９の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は正となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ２で示す方向とする残留分極を持つことになる。
【００６５】
図１８は本発明の第４実施形態の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線７の電圧を示している。（Ｂ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。（Ｃ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向の残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。
【００６６】
本発明の第４実施形態によっても、本発明の第１実施形態の場合と同様に、信号配線７に信号ＳＡが入力されると、強誘電体キャパシタ１１の分極方向により、ＮＭＯＳトランジスタ１０のゲート電圧に違いが生じ、ＮＭＯＳトランジスタ１０はＯＮ状態となるか、あるいは、ＯＦＦ状態を維持することになる。
【００６７】
即ち、信号配線７に入力された信号ＳＡを信号配線９に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に信号配線７、９間の接続関係を容易に変更することができる。したがって、製造後における信号配線７、９間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【００６８】
（本発明の使用例・・図１９）
図１９は本発明を使用した遅延回路を示す回路図である。図１９中、３１は入力端子、３２は出力端子、３３〜３６は縦列接続されたバッファ、３７〜４１は図１に示す回路である。
【００６９】
図１９に示す遅延回路においては、図１に示す回路３７〜４１が備える強誘電体キャパシタ４の分極方向を制御することにより、遅延時間をバッファ１段分〜４段分のいずれかとすることができ、また、製造後、図１に示す回路３７〜４１が備える強誘電体キャパシタ４の分極方向を制御することにより、容易に遅延時間を変更することができる。
【００７０】
【発明の効果】
以上のように、本発明によれば、第１の信号配線に入力された信号を第２の信号配線に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に第１、第２の信号配線間の接続関係を容易に変更することができるので、製造後における第１、第２の信号配線間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の原理説明図である。
【図２】本発明の半導体装置の通常モード時の動作を示すタイミングチャートである。
【図３】本発明の第１実施形態の要部を示す回路図である。
【図４】本発明の第１実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図５】本発明の第１実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図６】本発明の第１実施形態の通常モード時の動作を示すタイミングチャートである。
【図７】本発明の第２実施形態の要部を示す回路図である。
【図８】本発明の第２実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図９】本発明の第２実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１０】本発明の第２実施形態の通常モード時の動作を示すタイミングチャートである。
【図１１】本発明の第３実施形態の要部を示す回路図である。
【図１２】本発明の第３実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１３】本発明の第３実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１４】本発明の第３実施形態の通常モード時の動作を示すタイミングチャートである。
【図１５】本発明の第４実施形態の要部を示す回路図である。
【図１６】本発明の第４実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１７】本発明の第４実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１８】本発明の第４実施形態の通常モード時の動作を示すタイミングチャートである。
【図１９】本発明を使用した遅延回路を示す回路図である。
【符号の説明】
１、２・・・信号配線
３・・・トランジスタ
４・・・強誘電体キャパシタ
５・・・分極方向制御回路
６・・・信号入力ノード
７・・・信号配線
８・・・スイッチ素子
９・・・信号配線
１０・・・ＮＭＯＳトランジスタ
１１・・・強誘電体キャパシタ
１２・・・分極方向制御回路
１３・・・分極方向制御電圧発生回路
１４・・・スイッチ素子
１５・・・スリーステイトゲート
１６・・・分極方向制御電圧線
１７・・・モード信号発生回路
１８・・・分極方向制御回路
１９・・・分極方向制御電圧発生回路
２０・・・分極方向制御回路
２１・・・分極方向制御電圧発生回路
２２・・・分極方向制御電圧線
２３・・・モード信号発生回路
２４・・・モード信号線
２５・・・ＮＭＯＳトランジスタ
２６・・・分極方向制御回路
２７、２８・・・分極方向制御電圧発生回路
２９・・・分極方向制御電圧線
３０・・・ＮＭＯＳトランジスタ
３１・・・入力端子
３２・・・出力端子
３３〜３６・・・バッファ
３７〜４１・・・図１に示す回路
【発明の属する技術分野】
本発明は、半導体装置に関する。
【０００２】
【従来の技術】
従来の半導体装置においては、異なる層に形成される信号配線同士の接続は、ビア（コンタクトホール、スルーホール）を介して行われていた。
【０００３】
【特許文献１】特開平０５−２６７４７０号公報
【０００４】
【発明が解決しようとする課題】
異なる層に形成される信号配線同士の接続をビアを介して行う従来の半導体装置では、製造後、何らかの理由により、接続していた信号配線を外したい、あるいは、別の信号配線と接続したいという場合、収束イオンビーム加工により信号配線を切断したり、引き直したりするか、あるいは、新しいマスク又はレチクルを作製して半導体装置を製造しなおす必要があった。これには、コストと時間がかかるという問題点があった。
【０００５】
本発明は、かかる点に鑑み、製造後に信号配線間の接続関係を容易に変更することができるようにし、製造後における信号配線間の接続関係の変更に要するコストの削減と時間の短縮を図ることができるようにした半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
図１は本発明の半導体装置の原理説明図である。図１中、１、２は信号配線、３はトランジスタであり、一方の被制御電極３Ｄを信号配線１に接続し、他方の被制御電極３Ｓを信号配線２に接続している。４は強誘電体キャパシタであり、一方の電極４Ａをトランジスタ３の制御電極３Ｇに接続し、他方の電極４Ｂを信号配線１に接続している。５は強誘電体キャパシタ４の分極方向を制御する分極方向制御回路である。
【０００７】
即ち、本発明の半導体装置は、信号配線１、２と、一方の被制御電極３Ｄを信号配線１に接続し、他方の被制御電極３Ｓを信号配線２に接続したトランジスタ３と、一方の電極４Ａをトランジスタ３の制御電極３Ｇに接続し、他方の電極４Ｂを信号配線１に接続した強誘電体キャパシタ４と、強誘電体キャパシタ４の分極方向を制御する分極方向制御回路５を備えるというものである。
【０００８】
本発明の半導体装置は、分極方向制御モードと通常動作モードを有している。分極方向制御モードは、強誘電体キャパシタ４に分極方向を矢印Ｘ１で示す方向の残留分極を持たせるか、あるいは、分極方向を矢印Ｘ２で示す方向とする残留分極を持たせるためのモードである。通常動作モードは、本発明の半導体装置を本来の目的で使用するモードである。
【０００９】
図２は本発明の半導体装置の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線１の電圧を示している。（Ｂ）は強誘電体キャパシタ４に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ４の電極４Ｂの電荷量及び電圧、トランジスタ３のゲート電圧、信号配線２の電圧を示している。（Ｃ）は強誘電体キャパシタ４に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ４の電極４Ｂの電荷量及び電圧、トランジスタ３のゲート電圧、信号配線２の電圧を示している。
【００１０】
即ち、強誘電体キャパシタ４に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合において、例えば、信号配線１に信号ＳＡが入力され、信号配線１の電圧が接地電圧ＧＮＤから電源電圧ＶＤＤに上昇すると、強誘電体キャパシタ４の電極４Ｂの電圧が大きく上昇し、強誘電体キャパシタ４の分極方向が反転する。この結果、トランジスタ３のゲート電圧は大きく上昇し、トランジスタ３はＯＮ状態となり、信号配線１に入力された信号ＳＡはトランジスタ３を介して信号配線２に転送される。
【００１１】
そして、信号配線１から信号配線２への信号ＳＡの転送が終了すると、信号配線１の電圧は電源電圧ＶＤＤから接地電圧ＧＮＤに下降する。この結果、強誘電体キャパシタ４に対する再書き込みが行われ、強誘電体キャパシタ４の残留分極は元の状態とされる。
【００１２】
これに対して、強誘電体キャパシタ４に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせた場合には、信号配線１に信号ＳＡが入力され、信号配線１の電圧が接地電圧ＧＮＤから電源電圧ＶＤＤに上昇しても、強誘電体キャパシタ４の電極４Ｂの電圧は大きく上昇せず、強誘電体キャパシタ４の分極方向に反転が生じない。この結果、トランジスタ３のゲート電圧は大きく上昇せず、トランジスタ３はＯＦＦ状態を維持し、信号配線１に入力された信号ＳＡは信号配線２に転送されない。
【００１３】
そして、信号配線１から信号配線２への信号ＳＡの転送が終了すると、信号配線１の電圧は電源電圧ＶＤＤから接地電圧ＧＮＤに下降する。この結果、強誘電体キャパシタ４に対する再書き込みが行われ、強誘電体キャパシタ４の残留分極は元の状態とされる。
【００１４】
このように、本発明によれば、信号配線１に信号ＳＡが入力されると、強誘電体キャパシタ４の分極方向により、トランジスタ３のゲート電圧に違いが生じ、トランジスタ３は、ＯＮ状態となるか、ＯＦＦ状態を維持する。したがって、信号配線１に入力された信号ＳＡを信号配線２に転送させる場合と転送させない場合の２つの状態を選択的に実現することができる。
【００１５】
【発明の実施の形態】
以下、図３〜図１９を参照して、本発明の第１実施形態〜第４実施形態及び本発明の実施形態の使用例について説明する。
【００１６】
（第１実施形態・・図３〜図６）
図３は本発明の第１実施形態の要部を示す回路図である。図３中、６は信号入力ノード、７は信号配線、８は信号入力ノード６と信号配線７との間を接続状態又は非接続状態とするためのスイッチ素子、９は信号配線７とは異なる層に形成された信号配線である。
【００１７】
１０はスイッチ素子をなすＮＭＯＳトランジスタであり、ドレインを信号配線７に接続し、ソースを信号配線９に接続している。１１は強誘電体キャパシタであり、一方の電極１１ＡをＮＭＯＳトランジスタ１０のゲートに接続し、他方の電極１１Ｂを信号配線７に接続している。
【００１８】
１２は強誘電体キャパシタ１１の分極方向を制御する分極方向制御回路であり、１３は分極方向制御電圧発生回路である。分極方向制御電圧発生回路１３は、出力端１３Ａに電圧値を電源電圧ＶＤＤ又は接地電圧ＧＮＤとする分極方向制御電圧ＶＡを出力し、出力端１３Ｂに電圧値を電源電圧ＶＤＤ又は接地電圧ＧＮＤとする分極方向制御電圧ＶＢを出力するものである。
【００１９】
１４は分極方向制御電圧発生回路１３の出力端１３Ａと信号配線７との間を接続状態又は非接続状態とするためのスイッチ素子、１５はスリーステイトゲート、１６は分極方向制御電圧線、１７はモード信号ＭＯＤＥを発生するモード信号発生回路である。モード信号ＭＯＤＥは、分極方向制御モード時には電圧値を電源電圧ＶＤＤとされ、通常モード時には電圧値を接地電圧ＧＮＤとされる。
【００２０】
モード信号ＭＯＤＥの電圧値が電源電圧ＶＤＤの時（分極方向制御モード時）は、スイッチ素子８はＯＦＦ状態、スイッチ素子１４はＯＮ状態、スリーステイトゲート１５は活性状態となる。モード信号ＭＯＤＥの電圧値が接地電圧ＧＮＤの時（通常モード時）は、スイッチ素子８はＯＮ状態、スイッチ素子１４はＯＦＦ状態、スリーステイトゲート１５は非活性状態（出力をハイインピーダンスとする状態）となる。
【００２１】
図４、図５は本発明の第１実施形態の分極方向制御モード時の動作を示すタイミングチャートであり、図４は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合、図５は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合を示している。
【００２２】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合には、図４に示すように、初期状態では、モード信号ＭＯＤＥ、信号配線７及び分極方向制御電圧ＶＡ、ＶＢの電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、スイッチ素子８をＯＦＦ状態、スイッチ素子１４をＯＮ状態、スリーステイトゲート１５を活性状態とする。
【００２３】
同時に、分極方向制御電圧ＶＡ、ＶＢの電圧値を電源電圧ＶＤＤとし、信号配線７及び分極方向制御電圧線１６の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線１６の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は負となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ１で示す方向とする残留分極を持つことになる。
【００２４】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合には、図５に示すように、初期状態では、モード信号ＭＯＤＥ、信号配線７及び分極方向制御電圧ＶＡ、ＶＢの電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、スイッチ素子８をＯＦＦ状態、スイッチ素子１４をＯＮ状態、スリーステイトゲート１５を活性状態とする。
【００２５】
同時に、分極方向制御電圧ＶＡの電圧値を電源電圧ＶＤＤとし、信号配線７の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線１６の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は正となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ２で示す方向とする残留分極を持つことになる。
【００２６】
図６は本発明の第１実施形態の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線７の電圧を示している。（Ｂ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。（Ｃ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向の残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。
【００２７】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向の分極を持たせた場合において、例えば、信号配線７に信号ＳＡが入力され、信号配線７の電圧が接地電圧ＧＮＤから電源電圧ＶＤＤに上昇すると、強誘電体キャパシタ１１の電極１１Ｂの電圧が大きく上昇し、強誘電体キャパシタ１１の分極方向が反転する。この結果、ＮＭＯＳトランジスタ１０のゲート電圧は大きく上昇し、ＮＭＯＳトランジスタ１０はＯＮ状態となり、信号配線７に入力された信号ＳＡは、ＮＭＯＳトランジスタ１０を介して信号配線９に転送される。
【００２８】
そして、信号配線７から信号配線９への信号ＳＡの転送が終了すると、信号配線７の電圧は電源電圧ＶＤＤから接地電圧ＧＮＤに下降する。この結果、強誘電体キャパシタ１１に対する再書き込みが行われ、強誘電体キャパシタ１１の残留分極は元の状態とされる。
【００２９】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせた場合には、信号配線７に信号ＳＡが入力され、信号配線７の電圧が接地電圧ＧＮＤから電源電圧ＶＤＤに上昇しても、強誘電体キャパシタ１１の電極１１Ｂの電圧は大きく上昇せず、強誘電体キャパシタ１１の分極方向に反転が生じない。この結果、ＮＭＯＳトランジスタ１０のゲート電圧は大きく上昇せず、ＮＭＯＳトランジスタ１０はＯＦＦ状態を維持し、信号配線７に入力された信号ＳＡは信号配線９に転送されない。
【００３０】
そして、信号配線７から信号配線９への信号ＳＡの転送が終了すると、信号配線７の電圧は電源電圧ＶＤＤから接地電圧ＧＮＤに下降する。この結果、強誘電体キャパシタ１１に対する再書き込みが行われ、強誘電体キャパシタ１１の残留分極は元の状態とされる。
【００３１】
このように、本発明の第１実施形態によれば、信号配線７に信号ＳＡが入力されると、強誘電体キャパシタ１１の分極方向により、ＮＭＯＳトランジスタ１０のゲート電圧に違いが生じ、ＮＭＯＳトランジスタ１０はＯＮ状態となるか、あるいは、ＯＦＦ状態を維持することになる。
【００３２】
即ち、信号配線７に入力された信号ＳＡを信号配線９に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に信号配線７、９間の接続関係を容易に変更することができる。したがって、製造後における信号配線７、９間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【００３３】
（第２実施形態・・図７〜図１０）
図７は本発明の第２実施形態の要部を示す回路図である。本発明の第２実施形態は、図３に示す本発明の第１実施形態が備えるスイッチ素子８を設けないようにすると共に、図３に示す本発明の第１実施形態が備える分極方向制御回路１２と回路構成が異なる分極方向制御回路１８を設け、その他については、図３に示す本発明の第１実施形態と同様に構成したものである。
【００３４】
分極方向制御回路１８は、図３に示す分極方向制御回路１２が備える分極方向制御電圧発生回路１３と回路構成の異なる分極方向制御電圧発生回路１９を設けると共に、図３に示す分極方向制御回路１２が備えるスイッチ素子１４を設けないようにし、その他については、図３に示す分極方向制御回路１２と同様に構成したものである。
【００３５】
分極方向制御電圧発生回路１９は、その出力端１９Ａに電圧値を電源電圧ＶＤＤ又は負電圧−ＶＤＤとする分極方向制御電圧ＶＡを出力するものであり、出力端１９Ａはスリーステイトゲート１５の入力端に接続されている。
【００３６】
図８、図９は本発明の第２実施形態の分極方向制御モード時の動作を示すタイミングチャートであり、図８は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合、図９は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合を示している。
【００３７】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合には、図８に示すように、初期状態では、モード信号ＭＯＤＥ及び信号配線７の電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、スリーステイトゲート１５を活性状態とする。
【００３８】
同時に、分極方向制御電圧ＶＡの電圧値を負電圧−ＶＤＤとし、分極方向制御電圧線１６の電圧値を負電圧−ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに上昇させ、分極方向制御電圧線１６の電圧値を接地電圧ＧＮＤに上昇させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は負となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ１で示す方向とする残留分極を持つことになる。
【００３９】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合には、図９に示すように、初期状態では、モード信号ＭＯＤＥ及び信号配線７の電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、スリーステイトゲート１５を活性状態とする。
【００４０】
同時に、分極方向制御電圧ＶＡの電圧値を電源電圧ＶＤＤとし、分極方向制御電圧線１６の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線１６の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は正となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ２で示す方向とする残留分極を持つことになる。
【００４１】
図１０は本発明の第２実施形態の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線７の電圧を示している。（Ｂ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。（Ｃ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向の残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。
【００４２】
本発明の第２実施形態によっても、本発明の第１実施形態の場合と同様に、信号配線７に信号ＳＡが入力されると、強誘電体キャパシタ１１の分極方向により、ＮＭＯＳトランジスタ１０のゲート電圧に違いが生じ、ＮＭＯＳトランジスタ１０はＯＮ状態となるか、あるいは、ＯＦＦ状態を維持することになる。
【００４３】
即ち、信号配線７に入力された信号ＳＡを信号配線９に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に信号配線７、９間の接続関係を容易に変更することができる。したがって、製造後における信号配線７、９間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【００４４】
（第３実施形態・・図１１〜図１４）
図１１は本発明の第３実施形態の要部を示す回路図である。本発明の第３実施形態は、図７に示す本発明の第２実施形態が備える分極方向制御回路１８と回路構成が異なる分極方向制御回路２０を設け、その他については、図７に示す本発明の第２実施形態と同様に構成したものである。
【００４５】
分極方向制御回路２０において、２１は分極方向制御電圧発生回路であり、出力端２１Ａに電圧値を電源電圧ＶＤＤ又は負電圧−ＶＤＤとする分極方向制御電圧ＶＡを出力するものである。２２は分極方向制御電圧線である。
【００４６】
２３はモード信号ＭＯＤＥを発生するモード信号発生回路、２４はモード信号線である。モード信号ＭＯＤＥは、分極方向制御モード時には電圧値を電源電圧ＶＤＤとされ、通常モード時には電圧値を接地電圧ＧＮＤとされる。
【００４７】
２５はスイッチ素子をなすＮＭＯＳトランジスタであり、ドレインを分極方向制御電圧線２２に接続し、ソースを強誘電体キャパシタ１１の電極１１Ａに接続し、ゲートをモード信号線２４に接続している。
【００４８】
図１２、図１３は本発明の第３実施形態の分極方向制御モード時の動作を示すタイミングチャートであり、図１２は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合、図１３は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合を示している。
【００４９】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合には、図１２に示すように、初期状態では、モード信号ＭＯＤＥ及び信号配線７の電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、ＮＭＯＳトランジスタ２５をＯＮ状態とする。
【００５０】
同時に、分極方向制御電圧ＶＡの電圧値を負電圧−ＶＤＤとし、分極方向制御電圧線２２の電圧値を負電圧−ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに上昇させ、分極方向制御電圧線２２の電圧値を接地電圧ＧＮＤに上昇させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は負となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ１で示す方向とする残留分極を持つことになる。
【００５１】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合には、図１３に示すように、初期状態では、モード信号ＭＯＤＥ及び信号配線７の電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、ＮＭＯＳトランジスタ２５をＯＮ状態とする。
【００５２】
同時に、分極方向制御電圧ＶＡの電圧値を電源電圧ＶＤＤとし、分極方向制御電圧線２２の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線２２の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は正となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ２で示す方向とする残留分極を持つことになる。
【００５３】
図１４は本発明の第３実施形態の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線７の電圧を示している。（Ｂ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。（Ｃ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向の残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。
【００５４】
本発明の第３実施形態によっても、本発明の第１実施形態の場合と同様に、信号配線７に信号ＳＡが入力されると、強誘電体キャパシタ１１の分極方向により、ＮＭＯＳトランジスタ１０のゲート電圧に違いが生じ、ＮＭＯＳトランジスタ１０はＯＮ状態となるか、あるいは、ＯＦＦ状態を維持することになる。
【００５５】
即ち、信号配線７に入力された信号ＳＡを信号配線９に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に信号配線７、９間の接続関係を容易に変更することができる。したがって、製造後における信号配線７、９間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【００５６】
（第４実施形態・・図１５〜図１８）
図１５は本発明の第４実施形態の要部を示す回路図である。本発明の第４実施形態は、図１１に示す本発明の第３実施形態が備える分極方向制御回路２０と回路構成が異なる分極方向制御回路２６を設け、その他については、図１１に示す本発明の第３実施形態と同様に構成したものである。
【００５７】
分極方向制御回路２６は、図１１に示す分極方向制御電圧発生回路２１と回路構成の異なる分極方向制御電圧発生回路２７を設けると共に、分極方向制御電圧発生回路２８と、分極方向制御電圧線２９と、スイッチ素子をなすＮＭＯＳトランジスタ３０を設け、その他については、図１１に示す分極方向制御回路２０と同様に構成したものである。
【００５８】
分極方向制御電圧発生回路２７は、出力端２７Ｂに電圧値を電源電圧ＶＤＤ又は接地電圧ＧＮＤとする分極方向制御電圧ＶＢを出力するものである。分極方向制御電圧発生回路２８は、出力端２８Ａに電圧値を電源電圧ＶＤＤ又は接地電圧ＧＮＤとする分極方向制御電圧ＶＡを出力するものである。
【００５９】
分極方向制御電圧線２９は、分極方向制御電圧発生回路２８の出力端２８Ａに接続され、ＮＭＯＳトランジスタ３０は、ドレインを分極方向制御電圧線２９に接続し、ソースを強誘電体キャパシタ１１の電極１１Ｂに接続し、ゲートをモード信号線２４に接続している。
【００６０】
図１６、図１７は本発明の第４実施形態の分極方向制御モード時の動作を示すタイミングチャートであり、図１６は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合、図１７は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合を示している。
【００６１】
即ち、強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせる場合には、図１６に示すように、初期状態では、モード信号ＭＯＤＥ、信号配線７及び分極方向制御電圧ＶＡ、ＶＢの電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、ＮＭＯＳトランジスタ２５、３０をＯＮ状態とする。
【００６２】
同時に、分極方向制御電圧ＶＡ、ＶＢの電圧値を電源電圧ＶＤＤとし、信号配線７及び分極方向制御電圧線２９、２２の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降し、分極方向制御電圧線２９の電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は負となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ１で示す方向とする残留分極を持つことになる。
【００６３】
これに対して、強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向とする残留分極を持たせる場合には、図１６に示すように、初期状態では、モード信号ＭＯＤＥ、信号配線７及び分極方向制御電圧ＶＡ、ＶＢの電圧値を接地電圧ＧＮＤとし、次に、モード信号ＭＯＤＥの電圧値を電源電圧ＶＤＤとし、ＮＭＯＳトランジスタ２５、３０をＯＮ状態とする。
【００６４】
同時に、分極方向制御電圧ＶＡの電圧値を電源電圧ＶＤＤとし、分極方向制御電圧線２９の電圧値を電源電圧ＶＤＤとする。次に、分極方向制御電圧ＶＡの電圧値を接地電圧ＧＮＤに下降させる。このようにすると、強誘電体キャパシタ１１の電極１１Ｂの電荷量は正となり、強誘電体キャパシタ１１は、分極方向を矢印Ｘ２で示す方向とする残留分極を持つことになる。
【００６５】
図１８は本発明の第４実施形態の通常モード時の動作を示すタイミングチャートである。（Ａ）は信号配線７の電圧を示している。（Ｂ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ１で示す方向とする残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。（Ｃ）は強誘電体キャパシタ１１に分極方向を矢印Ｘ２で示す方向の残留分極を持たせた場合の強誘電体キャパシタ１１の電極１１Ｂの電荷量及び電圧、ＮＭＯＳトランジスタ１０のゲート電圧、信号配線９の電圧を示している。
【００６６】
本発明の第４実施形態によっても、本発明の第１実施形態の場合と同様に、信号配線７に信号ＳＡが入力されると、強誘電体キャパシタ１１の分極方向により、ＮＭＯＳトランジスタ１０のゲート電圧に違いが生じ、ＮＭＯＳトランジスタ１０はＯＮ状態となるか、あるいは、ＯＦＦ状態を維持することになる。
【００６７】
即ち、信号配線７に入力された信号ＳＡを信号配線９に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に信号配線７、９間の接続関係を容易に変更することができる。したがって、製造後における信号配線７、９間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【００６８】
（本発明の使用例・・図１９）
図１９は本発明を使用した遅延回路を示す回路図である。図１９中、３１は入力端子、３２は出力端子、３３〜３６は縦列接続されたバッファ、３７〜４１は図１に示す回路である。
【００６９】
図１９に示す遅延回路においては、図１に示す回路３７〜４１が備える強誘電体キャパシタ４の分極方向を制御することにより、遅延時間をバッファ１段分〜４段分のいずれかとすることができ、また、製造後、図１に示す回路３７〜４１が備える強誘電体キャパシタ４の分極方向を制御することにより、容易に遅延時間を変更することができる。
【００７０】
【発明の効果】
以上のように、本発明によれば、第１の信号配線に入力された信号を第２の信号配線に転送させる場合と転送させない場合の２つの状態を選択的に実現することができ、製造後に第１、第２の信号配線間の接続関係を容易に変更することができるので、製造後における第１、第２の信号配線間の接続関係の変更に要するコストの削減と時間の短縮を図ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の原理説明図である。
【図２】本発明の半導体装置の通常モード時の動作を示すタイミングチャートである。
【図３】本発明の第１実施形態の要部を示す回路図である。
【図４】本発明の第１実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図５】本発明の第１実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図６】本発明の第１実施形態の通常モード時の動作を示すタイミングチャートである。
【図７】本発明の第２実施形態の要部を示す回路図である。
【図８】本発明の第２実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図９】本発明の第２実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１０】本発明の第２実施形態の通常モード時の動作を示すタイミングチャートである。
【図１１】本発明の第３実施形態の要部を示す回路図である。
【図１２】本発明の第３実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１３】本発明の第３実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１４】本発明の第３実施形態の通常モード時の動作を示すタイミングチャートである。
【図１５】本発明の第４実施形態の要部を示す回路図である。
【図１６】本発明の第４実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１７】本発明の第４実施形態の分極方向制御モード時の動作を示すタイミングチャートである。
【図１８】本発明の第４実施形態の通常モード時の動作を示すタイミングチャートである。
【図１９】本発明を使用した遅延回路を示す回路図である。
【符号の説明】
１、２・・・信号配線
３・・・トランジスタ
４・・・強誘電体キャパシタ
５・・・分極方向制御回路
６・・・信号入力ノード
７・・・信号配線
８・・・スイッチ素子
９・・・信号配線
１０・・・ＮＭＯＳトランジスタ
１１・・・強誘電体キャパシタ
１２・・・分極方向制御回路
１３・・・分極方向制御電圧発生回路
１４・・・スイッチ素子
１５・・・スリーステイトゲート
１６・・・分極方向制御電圧線
１７・・・モード信号発生回路
１８・・・分極方向制御回路
１９・・・分極方向制御電圧発生回路
２０・・・分極方向制御回路
２１・・・分極方向制御電圧発生回路
２２・・・分極方向制御電圧線
２３・・・モード信号発生回路
２４・・・モード信号線
２５・・・ＮＭＯＳトランジスタ
２６・・・分極方向制御回路
２７、２８・・・分極方向制御電圧発生回路
２９・・・分極方向制御電圧線
３０・・・ＮＭＯＳトランジスタ
３１・・・入力端子
３２・・・出力端子
３３〜３６・・・バッファ
３７〜４１・・・図１に示す回路
Claims (5)
- 第１、第２の信号配線と、
一方の被制御電極を前記第１の信号配線に接続し、他方の被制御電極を前記第２の信号配線に接続したトランジスタと、
一方の電極を前記トランジスタの制御電極に接続し、他方の電極を前記第１の信号配線に接続した強誘電体キャパシタと、
該強誘電体キャパシタの分極方向を制御する分極方向制御回路を備えることを特徴とする半導体装置。 - 前記第１、第２の信号配線は、互いに異なる層に形成されていることを特徴とする請求項１記載の半導体装置。
- 前記分極方向制御回路は、前記強誘電体キャパシタの一方及び他方の電極にそれぞれ正電圧又は接地電圧を選択的に与える手段を有することを特徴とする請求項１記載の半導体装置。
- 前記強誘電体キャパシタの他方の電極に対する正電圧又は接地電圧の印加は、前記第１の信号配線を介して行われることを特徴とする請求項３記載の半導体装置。
- 前記分極方向制御回路は、前記強誘電体キャパシタの一方の電極に正電圧又は負電圧を選択的に与える手段を有することを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003116473A JP2004327513A (ja) | 2003-04-22 | 2003-04-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003116473A JP2004327513A (ja) | 2003-04-22 | 2003-04-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004327513A true JP2004327513A (ja) | 2004-11-18 |
Family
ID=33496659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003116473A Withdrawn JP2004327513A (ja) | 2003-04-22 | 2003-04-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004327513A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011155951A1 (en) | 2010-06-11 | 2011-12-15 | Radiant Technologies, Inc. | Variable impedance circuit controlled by a ferroelectric capacitor |
| CN113539319A (zh) * | 2020-04-21 | 2021-10-22 | 铁电存储器股份有限公司 | 存储单元电路、存储单元装置及其方法 |
-
2003
- 2003-04-22 JP JP2003116473A patent/JP2004327513A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011155951A1 (en) | 2010-06-11 | 2011-12-15 | Radiant Technologies, Inc. | Variable impedance circuit controlled by a ferroelectric capacitor |
| JP2013530482A (ja) * | 2010-06-11 | 2013-07-25 | レイディアント テクノロジーズ，インコーポレイテッド | 強誘電体キャパシタによって制御される可変インピーダンス回路 |
| EP2580757A4 (en) * | 2010-06-11 | 2016-10-19 | Radiant Technologies Inc | ON THE BASIS OF A FERROELECTRIC CAPACITOR CONTROLLED CIRCUIT WITH VARIABLE IMPEDANCE |
| CN113539319A (zh) * | 2020-04-21 | 2021-10-22 | 铁电存储器股份有限公司 | 存储单元电路、存储单元装置及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4832232B2 (ja) | 半導体集積回路装置及び電子装置 | |
| JP2001186007A (ja) | 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路 | |
| JP2004072426A (ja) | マスタースレーブフリップフロップ回路 | |
| JP2007188079A5 (ja) | ||
| JP3825756B2 (ja) | 半導体集積回路 | |
| JP4412893B2 (ja) | 半導体集積回路およびその製造方法 | |
| US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
| JP2001251171A (ja) | 遅延回路 | |
| JP2011055235A (ja) | ブートストラップ回路 | |
| US7514960B2 (en) | Level shifter circuit | |
| JP2004187198A (ja) | 半導体集積回路 | |
| JP2004104754A (ja) | 半導体装置 | |
| JP2004327513A (ja) | 半導体装置 | |
| JP2006279203A (ja) | レベル変換回路 | |
| JP3719242B2 (ja) | 半導体装置及び発振回路 | |
| US20150109046A1 (en) | Semiconductor Integrated Circuit Device | |
| JP2004104565A (ja) | 半導体装置 | |
| KR100530929B1 (ko) | 반도체 소자의 시모스 출력 버퍼 회로 | |
| JP2009017436A (ja) | 半導体装置 | |
| JP4647143B2 (ja) | 半導体集積回路 | |
| JP2005252060A (ja) | 半導体装置 | |
| JPH1197984A (ja) | ラッチ回路 | |
| KR100637099B1 (ko) | 내부전원 발생장치를 구비하는 반도체메모리소자 | |
| US7098698B2 (en) | Semiconductor integrated circuit device and sense amplifier of memory | |
| WO2018207831A1 (ja) | プログラマブル論理回路とこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |