JP2004327015A - 集積回路、光ディスク装置および信号モニタ方法 - Google Patents

Abstract

【課題】モニタ専用の端子を設けることによって生じる製造コストの増大や、モニタ信号によるノイズの増大を防ぎ、内部信号をモニタすることのできる集積回路を提供する。
【解決手段】集積回路２６は、入力信号に所定の処理を施すことにより得られる処理情報を含む処理信号を生成する信号処理回路２０と、処理信号の処理情報を保持するためのメモリ部２２と、外部機器と信号を受け渡しするインタフェース２５と、制御部２３とを備え、制御部２３は、インタフェース２５を介して外部機器から第１の指令を受け取った場合、信号処理回路２０から出力される処理信号の処理情報をメモリ部２２に保持させ、メモリ部２２に保持された処理情報をインタフフェース２５から外部機器へ出力するよう、信号処理回路２０およびメモリ部２２を制御し、インタフェース２５を介して外部機器から第２の指令を受け取った場合、信号処理回路２０で生成する内部信号の内部情報をメモリ部２２に保持させ、メモリ部２２に保持された内部情報をインタフェース２５から外部機器へ出力する。
【選択図】図３

Description

本発明は、内部信号をモニタすることのできる集積回路に関する。

情報通信技術の発達にともなって、大容量の情報を高速で処理することが求められている。このため、情報記憶装置や通信装置において、アナログ信号やデジタル信号を処理する機能を備えた複数のＬＳＩなどの半導体集積回路をさらに１つの半導体チップに統合すること（ワンチップ化）が進められている。

ＬＳＩのワンチップ化によって、その目的の機能を実現するために要する電子部品の数を大幅に減少させ、また、回路構成を単純化することができる。複数のＬＳＩを用いて実現する機能を備えた装置において、ＬＳＩをワンチップ化することができれば、その装置の製造コストを低減することが可能となる。高度な処理機能を有する装置が安価で供給されることも、情報通信社会の発展には非常に重要である。

しかしＬＳＩのワンチップ化が進むと、各機能ブロックがＬＳＩ内部で接続されるため、ブロック間でやり取りされる信号を外部から観測できなくなり、各機能ブロックの評価やデバッグが困難になるという問題が生じる。これを解決するために、従来のワンチップ化されたＬＳＩでは、内部の信号をモニタするためのモニタ端子が設けられているものがある。

たとえば、図１は、典型的な信号処理用ワンチップＬＳＩの構成を示すブロック図である。ＬＳＩ１６は、信号処理回路１０、レジスタ１１、ＤＲＡＭ１２、システムコントローラ１３、モニタ端子１４およびインタフェース１５を含む。レジスタ１１には、信号処理回路１０の動作を決定する設定値がシステムコントローラ１３により設定される。信号処理回路１０は、レジスタ１１に設定されている設定値に従い、ＬＳＩ１６に入力される入力信号の処理を行ない、これより得られる信号の情報をＤＲＡＭ１２へ転送する。さらに、入力信号の処理を行う過程において生成される内部情報を含む内部信号を、モニタ信号としてモニタ端子１４へ出力する。モニタ端子１４は、信号処理回路１０から入力されるモニタ信号をＬＳＩ１６の外部へ出力する。ＤＲＡＭ１２は、信号処理回路１０から受け取る処理情報を保存する。システムコントローラ１３は、インタフェース１５を介して外部より入力される要求にしたがい、ＤＲＡＭ１２に保存されている情報をインタフェース１５を介して外部に出力する。また、インタフェース１５を介して外部より入力される設定にしたがい、レジスタ１１に設定値を設定する。レジスタ１１に設定する設定値により、信号処理回路１０がモニタ端子１４に出力する信号の種類を複数の内部信号の中から選択して出力することもできる。

図２は、ＬＳＩ１６が光ディスク装置のデジタルリードチャネルである場合の信号処理回路の構成を具体的に示すブロック図である。信号処理回路１０は、Ａ／Ｄ変換部１０ａ、ビタビ復号器１０ｂ、復調器１０ｃ、ＰＬＬ回路１０ｄおよびセレクタ１０ｅを含んでいる。これらの機能ブロックは、位相誤差信号、周波数誤差信号、多値サンプリングレベル信号および２値化信号を内部信号として生成している。

ＬＳＩ１６の評価やデバッグを行うためにはこれらの内部信号を観測する必要がある。このため、従来のＬＳＩ１６では、外部からインタフェース１５を介して、たとえば、位相誤差信号をモニタするため指令がシステムコントローラ１３に入力される。システムコントローラ１３は指令に基づいて、セレクタ１０ｅの動作を選択するための値をレジスタ１１に設定する。セレクタ１０ｅはレジスタ１１に設定された値に基づき、ＰＬＬ回路１０ｄから位相誤差信号を選択し、モニタ端子１４へ出力する。モニタ信号が８ビットである場合には、たとえば、クロックを出力する端子を含めて９つの端子が設けられる。このように、従来のＬＳＩでは、信号処理回路１０の観測したい内部情報がモニタ端子１４より出力されるようにレジスタ１１を設定し、モニタ端子１４を計測器等で観測することにより、信号処理回路１０の動作確認、デバック、評価等を行っていた。

モニタ端子を設けることによる端子数の増加はＬＳＩのコストアップにつながる。そこで、多ビットで構成されるモニタ信号をパラレル−シリアル変換して出力することにより、モニタ端子の数をできるだけ少なくする技術が特許文献１に開示されている。
特開２００１−２２８２１５号公報

しかし、モニタ信号をシリアルで出力しても、モニタ専用の端子は必要であり、多少なりともＬＳＩのコストアップにつながってしまう。

また、パラレルデータをシリアルデータに変換するため、パラレルデータを複数のモニタ端子を利用して出力する場合と比べ、モニタ端子の極性が反転する間隔を短くしなければならない。これは、モニタ端子を流れる電流が頻繁に変化し、ＬＳＩのノイズを増加させることとなる。このようなノイズは、高速で動作すべきＬＳＩにおいて、誤動作の原因となるため、ＬＳＩを高速で安定して動作させるためにも、ノイズの増加を招くようなモニタ端子を形成することは好ましくない。

また、内部の情報をモニタするためにモニタ信号を出力すると、モニタ信号によるノイズのため、ＬＳＩの動作状態が通常の動作をしている場合と異なることもあり得る。つまり、モニタ信号を評価してもＬＳＩの動作を正しく評価できない可能性がある。

本発明はこのような従来の問題を解決し、内部信号をモニタすることのできる集積回路、光ディスク装置および信号モニタ方法を提供することを目的とする。

本発明の集積回路は、入力信号を受け取り、前記入力信号に所定の処理を施すことにより得られる処理情報を含む処理信号および前記所定の処理を行う途中で得られる内部情報を含む少なくとも一種類の内部信号を生成する信号処理回路と、前記処理信号の処理情報を保持するためのメモリ部と、外部機器と信号を受け渡しするインタフェースと、前記信号処理回路、前記メモリ部および前記インタフェースを制御する制御部とを備え、前記制御部は、前記インタフェースを介して前記外部機器から第１の指令を受け取った場合、前記信号処理回路から出力される前記処理信号の処理情報を前記メモリ部に保持させ、前記メモリ部に保持された前記処理情報を前記インタフフェースから外部機器へ出力するよう、前記信号処理回路および前記メモリ部を制御し、前記インタフェースを介して前記外部機器から第２の指令を受け取った場合、前記信号処理回路で生成する内部信号の内部情報を前記メモリ部に保持させ、前記メモリ部に保持された前記内部情報を前記インタフェースから外部機器へ出力するよう、前記信号処理回路および前記メモリ部を制御する。

ある好ましい実施形態において、前記信号処理回路は複数種の内部信号を生成する。

ある好ましい実施形態において、前記集積回路は、前記信号処理回路と前記メモリ部とを接続するバスをさらに備え、前記制御部は、前記外部機器から第２の指令を受け取った場合、前記信号処理回路から前記少なくとも一種または前記複数種の内部信号を前記バスを介して前記メモリ部へ直接転送する。

ある好ましい実施形態において、前記制御部は、前記外部機器から第２の指令を受け取った場合、前記複数種の内部信号を並行して信号処理回路から受け取り、受け取った複数種の内部信号を並行して前記メモリ部へ転送することにより、前記メモリ部に複数種の内部情報を保持させる。

ある好ましい実施形態において、前記信号処理回路は、前記制御部の制御に基づき、前記複数種の内部信号から一種の内部信号を選択するセレクタを含む。

ある好ましい実施形態において、前記メモリ部は第１のメモリ領域および第２のメモリ領域を含み、前記第１のメモリおよび前記第２のメモリは、前記処理情報および前記内部情報をそれぞれ保持する。

ある好ましい実施形態において、前記メモリ部は、第１のメモリ領域を含み、前記第１のメモリは、前記第１および第２の指令に基づき、前記処理情報または前記内部情報を保持する。

ある好ましい実施形態において、前記集積回路は、前記内部情報を一時的に保持するレジスタを備え、前記信号処理回路で生成した前記内部信号の内部情報は前記レジスタに逐次時保持された後、前記メモリ部へ転送される。

ある好ましい実施形態において、前記レジスタに保持される前記内部情報の更新間隔は、前記制御部の動作クロックより十分長い。

ある好ましい実施形態において、前記メモリ部はＤＲＡＭによって構成され、前記レジスタは、ＳＲＡＭによって構成されている。

ある好ましい実施形態において、前記信号処理回路は、アナログ／デジタル変換回路、ビタビ復号器、ＰＬＬ回路および復調器を含み、前記内部信号は、位相誤差信号、周波数誤差信号、多値サンプリングレベル信号および２値化信号を含む。

本発明の光ディスク装置は、情報を記録した光ディスクを回転駆動させるためのモータと、前記光ディスクに光を照射することにより得られる反射光を受光し、前記光ディスクに形成されたマークまたはピットに応じて信号レベルが変化している再生信号を出力するピックアップと、前記再生信号を入力信号として受け取り、復調信号を出力する上記いずれかに記載の集積回路とを備えている。

本発明の信号モニタ方法は、入力信号を受け取り、前記入力信号に所定の処理を施すことにより得られる処理情報を含む処理信号および前記所定の処理を行う途中で得られる内部情報を含む少なくとも一種類の内部信号を生成する信号処理回路と、前記処理情報を保持するためのメモリ部と、外部機器と信号を受け渡しするインタフェースと、前記信号処理回路、前記メモリ部および前記インタフェースを制御する制御部とを備える集積回路の内部信号をモニタする方法であって、前記信号処理回路で得られる内部情報を前記メモリ部に保持させ、前記メモリ部に保持された前記内部情報を前記インタフェースから外部機器へ出力させる。

本発明の信号処理方法は、入力信号を受け取り、前記入力信号に所定の処理を施すことにより得られる処理情報を含む処理信号および前記所定の処理を行う途中で得られる内部情報を含む少なくとも一種類の内部信号を生成するステップと、インタフェースを介して外部機器から第１の指令を受け取った場合には、前記処理情報をメモリ部に保持させ、メモリに保持された前記処理情報を前記インタフフェースから外部機器へ出力し、第２の指令を受け取った場合には、前記内部情報を前記メモリ部に保持させ、前記メモリ部に保持された前記内部情報を前記インタフェースから外部機器へ出力するステップとを包含する。

本発明によれば、専用のモニタ端子を備えていなくても集積回路の内部信号を観測し、集積回路のデバックや評価等を行うことができる。また、モニタ端子から信号を取り出さないため、内部信号がノイズとして集積回路の動作に悪影響を与えることがない。また、モニタ端子を設けないため、集積回路のコストを低減し、外形を小さくすることもできる。

（第１の実施形態）
図３は、本発明の集積回路（以下ＬＳＩと称する）の第１の実施形態を示すブロック図である。図３に示すように、ＬＳＩ２６は、信号処理回路２０と、レジスタ２１と、メモリ部であるＤＲＡＭ２２とシステムコントローラ２３と複数の端子を有するインタフェース２５とを備えている。ＬＳＩ２６全体は樹脂などでパッケージされており、チップを構成している。また、パッケージからインタフェース２５の複数の端子が外部へ出ている。

信号処理回路２０は入力信号を受け取って、所定の処理を入力信号に施すことにより処理情報を含む処理信号を生成する。また、信号処理回路２０は、所定の処理を行う途中において得られる内部情報を含んだ内部信号も生成する。信号処理回路２０が行う処理の内容は、システムコントローラ２３からレジスタ２１に設定される設定値により決定する。また、レジスタ２１には信号処理回路２０からＤＲＡＭ２２へ、所定の処理が施された処理信号を出力すべきか、内部信号を出力すべきかを決定する信号も設定される。レジスタ２１は高速で動作することが好ましく、ＳＲＡＭなどにより構成される。

ＤＲＡＭ２２は、信号処理回路２０から第１のバス２８ａを介して所定の処理が施された処理信号を受け取る。また、第２のバス２８ｂを介して信号処理回路２０から内部信号を受け取る。ＤＲＡＭ２２は、受け取った処理信号の処理情報および内部信号の内部情報を保持するために共通に用いられるメモリ領域を有する。

インタフェース２５は外部機器の要求に応じて外部機器との間で信号の受け渡しを行う。システムコントローラ２３は、外部機器からインタフェース２５を介して第１の指令を受け取った場合、信号処理回路２０が処理信号を出力するようにレジスタ２１の値を設定する。これにより、ＤＲＡＭ２２は信号処理回路２０から第１のバス２８ａを介して処理信号を順次受け取って、そのメモリ領域に処理信号の処理情報を順次保持していく。また、システムコントローラ２３はＤＲＡＭ２２に保持された処理情報を読み出して、インタフェース２５の端子から処理情報を含む信号を外部機器へ出力する。

一方、システムコントローラ２３は、外部機器からインタフェース２５を介して第２の指令を受け取った場合、信号処理回路２０が内部信号を出力するようにレジスタ２１の値を設定する。これにより、ＤＲＡＭ２２は信号処理回路２０から第２のバス２８ｂを介して内部信号を順次受け取って、そのメモリ領域に内部信号の内部情報を所定の時間間隔で順次保持していく。また、システムコントローラ２３はＤＲＡＭ２２に保持された内部情報を読み出して、インタフェース２５の端子から内部情報を含む信号を外部機器へ出力する。

なお信号処理回路から出力される内部信号のタイミングはＤＲＡＭ２２が信号を受け取るタイミングに一致している必要がある。このため、図３には明記していないが、内部信号の内部情報を一時的に保持するレジスタを信号処理回路２０は含んでおり、レジスタに保持される内部情報はＤＲＡＭ２２の動作クロックに同期して更新される。レジスタは信号処理回路２０とは独立して設けてもよい。この更新間隔は、システムコントローラ２３の動作クロックよりも十分に長くしておくことにより、内部情報が欠落することなく正しく内部信号のモニタを行うことができる。

ＬＳＩ２６によれば、信号処理回路２０より出力される内部情報を含んだ内部信号は、いったんＤＲＡＭ２２に保持され、インタフェース２５およびシステムコントローラ２３を介してＬＳＩ２６の外部へ出力される。このため、従来のように内部情報専用のモニタ端子をＬＳＩ２６に設けることなく、信号処理回路２０の観測したい内部情報を観測し、信号処理回路２０の動作確認やデバック、評価等を行うことが可能となる。また、内部情報をいったんＤＲＡＭ２２に保持するため、インタフェース２５の転送速度の上限に制限されず、信号処理回路２０やＤＲＡＭ２２の動作速度と同じ速度で内部情報をＤＲＡＭ２２に取り込むことができる。つまり、より詳しく内部情報を評価できる。内部情報の出力は処理情報の出力と同様にインタフェース２５を介して行われるため、内部情報の読み出しのための信号がノイズの原因となりＬＳＩ２６の誤動作を引き起こすという問題も発生しない。

また、ＤＲＡＭ２２に内部情報を保持させるため、内部信号をモニタするために新たなメモリなどを付加する必要がなく、ＬＳＩ２６の製造コストが上昇したり、モニタのためにチップサイズが大きくなることを防ぐことができる。

また、インタフェースを介して外部に接続されたホストコンピュータに内部情報を取り込み、ホストコンピュータ上で内部情報をグラフや数値その他、適切な表示方法によって表示させることが可能であるため、ロジックアナライザなどの専用の計測器を必要とせずに内部情報をモニタでき、ＬＳＩのコストだけでなく装置全体の評価、解析、デバッグを行うシステムを低コストで構築することが可能である。

また、ＬＳＩが正常に動作している限り、ＬＳＩの内部情報は評価する必要がないことが多い。この場合、ＬＳＩに設けられたモニタ用端子は使われることがないにもかかわらず、モニタ用端子を設けることにより、ＬＳＩの端子数が増え、パッケージサイズも大きくなる。このことは、機器の小型化を妨げることとなる。本発明のＬＳＩはモニタ用端子を備えないため、このような問題を解決し、ＬＳＩを小型化することにも寄与する。

なお、信号処理回路２０において生成する内部信号は２種類以上であってもよい。２種類以上の内部信号が生成される場合には、いずれがＤＲＡＭ２２へ出力されるべきか、レジスタ２１に設定される値によって決定し、選択した内部信号がＤＲＡＭ２２へ出力されるようにしてもよい。あるいは、２種類以上の内部信号を同時に出力できるよう第２のバス２８ｂは必要なバス幅を備えていてもよい。

また本実施形態では、内部信号を伝達する第２のバス２８ｂを処理信号が伝達する第１のバス２８ａとは別に設けているが、共通のバスを用いて内部信号および処理信号を伝達してもよい。

さらに、図４に示すように、処理情報を保持するメモリと内部情報を保持するメモリを分離してもよい。図４に示すＬＳＩ２６’は、第１のメモリ領域２２ａおよび第２のメモリ領域２２ｂを含むメモリ部２２’を備えている。第１のメモリ領域２２ａおよび第２のメモリ領域２２ｂは互いに独立しており、同時にアクセスすることができる。

信号処理回路２０から出力される処理信号は第１のバス２８ａを介して第１のメモリ領域２２ａへ送られる。また、内部信号は第２のバス２８ｂを介して第２のメモリ領域２２ｂへ送られる。第１のメモリ領域２２ａおよび第２のメモリ領域２２ｂにはそれぞれ処理情報および内部情報が保持される。システムコントローラ２３はインタフェース２５を介して外部より入力される第２の指令にしたがい、第２のメモリ領域２２ｂに保持されている内部情報を、インタフェース２５の端子を介して外部に出力する。また、インタフェース２５を介して外部より入力される第１の指令にしたがい、第１のメモリ部２２ａに保持されている処理情報を、インタフェース２５の端子を介して外部に出力する。このようにすることによって、ＬＳＩ２６の通常の動作（信号処理回路の動作）を全く阻害することなく、内部情報をモニタすることが可能となる。また、内部情報と処理情報とを同時に得ることができるため、得られた処理情報を考慮しながら内部情報を評価することにより、より詳細に信号処理回路の動作状態の評価等を行うことができる。

以下、本実施形態を光ディスク装置に適用した例を説明する。図５は、本実施形態の光ディスク装置５０を示すブロック図である。光ディスク装置５０は、スピンドルモータ５１と、ピックアップ５２と、ドライバ５３と、フロントエンドＬＳＩ５５と、バックエンドＬＳＩ５６と、ホストＣＰＵ５７とを備える。スピンドルモータ５１は、ドライバ５３の制御によって情報を記録した光ディスク５４を回転駆動させる。ピックアップ５２は、光ディスク５４に向けて光を照射する。光ディスクには、情報に基づいて形成されたピットまたはマークがトラックに沿って形成されており、ピックアップ５２はドライバ５３の制御によって、トラックを追随しながら光を光ディスク５４に照射する。ピックアップ５２は、光ディスク５４による反射光を受け取って電気信号に変換することにより、記録された情報やトラッキングエラーに応じて信号レベルが変化しているアナログ再生信号を出力する。

フロントエンドＬＳＩ５５は、ピックアップ５２からアナログ再生信号を受け取ってデジタル化し、復調、エラー訂正などの処理を施して、光ディスクに記録された情報である再生情報を含んだデジタル再生信号を出力する。バックエンドＬＳＩ５６は、ＭＰＥＧデコーダなどを含み、デジタル再生信号に含まれる情報を用途に応じて処理する。たとえば、オーディオ信号とビデオ信号に分離して出力する。ホストＣＰＵ５７は、フロントエンドＬＳＩ５５およびバックエンドＬＳＩ５６を制御する。

図６はフロントエンドＬＳＩ５５の構成を示すブロック図である。フロントエンドＬＳＩ５５は、図３に示すＬＳＩ２６と同様の構造を備えている。具体的には、フロントエンドＬＳＩ５５は、信号処理回路２０と、レジスタ２１と、ＤＲＡＭ２２と、システムコントローラ２３と、インタフェース２５とを含む。信号処理回路２０はさらに、Ａ／Ｄ変換部２０ａ、ビタビ復号器２０ｂ、復調器２０ｃ、ＰＬＬ回路２０ｄおよびセレクタ２０ｅを含んでいる。

入力信号であるアナログ再生信号は、信号処理回路２０のＡ／Ｄ変換部２０ａにおいて、多値サンプリングレベル信号に変換される。この際、ＰＬＬ回路２０ｄは多値サンプリングレベル信号に同期した同期クロック信号を生成する。ビタビ復号器２０ｂは、Ａ／Ｄ変換部２０ａから受け取る多値サンプリングレベル信号をＰＲＭＬ（Partial Response Maximum Likelihood）処理によって２値化信号に変換する。復調器２０ｃによって、２値化信号の誤り訂正およびデータの復調がなされ、アドレス情報やユーザデータなどの再生情報を含むデジタル再生信号が得られる。

ＰＬＬ回路２０ｄでは、同期クロック信号を生成する際、多値サンプリングレベル信号と同期クロック信号との間の位相誤差および周波数誤差を評価し、位相誤差情報および周波数誤差情報をそれぞれ含む位相誤差信号および周波数誤差信号が内部信号として生成している。また、多値サンプリングレベル信号および２値化信号も信号処理回路２０の処理を評価する上で重要な内部信号である。セレクタ２０ｅは、これらの内部信号から１つを選択し、バス２８ｂを介してＤＲＡＭ２２へ出力する。たとえば、レジスタに設定される値が１、２、３および４である場合、それぞれ、位相誤差信号、周波数誤差信号、多値サンプリングレベル信号および２値化信号が選択的に出力される。また、値０が設定されると、いずれの内部信号もＤＲＡＭ２２へ出力されない。

外部機器からインタフェース２５を介してシステムコントローラ２３にたとえば多値サンプリングレベル信号をモニタするよう指令が入力されると、システムコントローラ２３は、レジスタ２１に値３を設定する。セレクタ２０ｅはレジスタ２１に設定された値に基づき、内部信号として多値サンプリングレベル信号を選択する。システムコントローラ２３は、外部機器からの指令に基づく所定の回数もしくはモニタを停止する指令が外部機器から入力されるまで、割り込みが発生するたびに、バス２８ｂを介して多値サンプリングレベル信号をＤＲＡＭ２２へ出力する。これにより、ＤＲＡＭ２２に多値サンプリングレベル情報が保持される。多値サンプリングレベル情報の取得が完了すると、システムコントローラ２３は、ＤＲＡＭ２２に保持された多値サンプリングレベル情報をインタフェース２５の端子を介して外部機器へ出力する。

たとえば、光ディスクがＤＶＤであり、７ビットの多値サンプリング情報をモニタする場合、多値サンプリングレベルは信号処理回路２０の動作クロックの周期で更新される。このため、従来の方法では、８つのモニタ端子（データ７ビット＋クロック１ビット）から数十〜数百ＭＨｚの信号が出力されることとなる。また、モニタ端子を削減し、シリアル変換してモニタ情報を出力する従来の方法では、数百ＭＨｚから１ＧＨｚを超える信号が出力されることとなり、その時に発生するノイズの影響は無視できるものではない。しかし、本実施形態のＬＳＩによれば、内部情報はＤＲＡＭに保持され、信号処理された情報と同様にインタフェースの端子を介して出力される。このため、ノイズの影響を受けることなく、多値サンプリングレベルを観測することができる。

（第２の実施形態）
図７は、本発明によるＬＳＩの第２の実施形態を示すブロック図である。ＬＳＩ３６は、信号処理回路３０と、レジスタ３１と、メモリ部であるＤＲＡＭ３２と、システムコントローラ３３と、複数の端子を含むインタフェース３５とを備えている。信号処理回路３０、ＤＲＡＭ３２およびインタフェース３５は、第１の実施形態の対応する構成要素と同様の機能を備えている。

本実施形態では、信号処理回路３０において生成した内部信号は、レジスタ３１に一時的に保持され、システムコントローラ３３を介してＤＲＡＭ３２に保持される。具体的には、レジスタ３１は、信号処理回路３０の処理の内容を決定するための値が設定される第１のレジスタ部３１ａに加えて、内部信号を保持するための第２のレジスタ部３１ｂを含んでいる。信号処理回路３０で生成した内部信号はバス３８ｃを介してレジスタ３１の領域３１ｂに転送され、内部情報が一時的に保持される。保持された内部情報は、バス３８ｃおよびシステムコントローラ３３を介して順次ＤＲＡＭ３２へ転送され、ＤＲＡＭ３２において内部情報が保持される。

第２のレジスタ部３１ｂに保持される内部情報は１種類でもよいし、複数数種類でもよい。信号処理回路３０において生成する内部情報の数よりも第２のレジスタ部３１ｂにおいて保持できる内部情報のほうが少ない場合には、信号処理回路３０にセレクタを設け、第１のレジスタ部３１ａに設定する値に基づいてセレクタを動作させ、第２のレジスタ部３１ｂに保持する内部情報を選択してもよい。また、第２のレジスタ部３１ｂにおいて、すべての内部情報を一時的に保持し、セレクタなどのより選択した内部情報のみをＤＲＡＭ３２に保持させてもよい。ＤＲＡＭ３２に複数の内部情報を保持すれば、同時に複数の内部信号をモニタすることが可能となる。

システムコントローラ３３は、外部機器からインタフェース３５を介して第１の指令を受け取った場合、信号処理回路３０が処理信号を出力するようにレジスタ３１の領域３１ａの値を設定する。これにより、ＤＲＡＭ３２は信号処理回路３０からバス３８ａを介して処理信号を順次受け取って、そのメモリ領域に処理信号の処理情報を順次保持していく。また、システムコントローラ３３はＤＲＡＭ３２に保持された処理情報を読み出して、インタフェース３５の端子から処理情報を含む信号を外部機器へ出力する。

一方、システムコントローラ３３は、外部機器からインタフェース３５を介して第２の指令を受け取った場合、信号処理回路３０が内部信号を出力するようにレジスタ３１の領域３１ａの値を設定する。これにより、信号処理回路３０は、バス３８ｃを介して内部信号を第２のレジスタ部３１ｂへ出力し、内部情報を順次保持させる。システムコントローラ３３は、所定のタイミングで第２のレジスタ部３１ｂに保持された内部情報を順次読み出して、バス３８ｃを介してＤＲＡＭ３２に保持する。また、システムコントローラ３３はＤＲＡＭ３２に保持された内部情報を読み出して、インタフェース３５の端子から内部情報を含む信号を外部機器へ出力する。

なお、信号処理回路３０およびシステムコントローラ３３の動作クロックが異なる場合、第２のレジスタ部３１ｂに保持される内部情報の更新間隔は、システムコントローラ３３が正しい内部情報を読み出すことができるように、システムコントローラ３３の動作クロックの周期よりも十分に長くすることが望ましい。また、システムコントローラ３３がレジスタ３１に保持されている内部情報をＤＲＡＭ３２へ転送するタイミングは、同じモニタ情報が何度も転送されないように第２のレジスタ部３１ｂに保持されている内部情報の更新間隔と同程度か、より長い間隔であることが望ましい。

また、システムコントローラ３３がレジスタ３１に保持されている内部情報をＤＲＡＭ３２へ転送するタイミングは、一定時間ごとに行ってもよいし、信号処理回路３０が入力信号から特徴のあるパターンを検出した場合（例えば、同期信号など）としてもよい。例えば、同期信号が検出される度に更新される内部情報を観測する場合には、同期信号を検出する度にレジスタ３１に保持されている内部情報をＤＲＡＭ３２へ転送すれば、ＤＲＡＭ３２を有効に活用することができる。

さらに、図８に示すように、処理情報を保持するメモリと内部情報を保持するメモリを分離してもよい。図８に示すＬＳＩ３６’は、第１のメモリ領域３２ａおよび第２のメモリ領域３２ｂを含むメモリ部３２’を備えている。第１のメモリ領域３２ａおよび第２のメモリ領域３２ｂは互いに独立しており、同時にアクセスすることができる。

信号処理回路３０から出力される処理信号はバス３８ａを介して第１のメモリ領域３２ａへ送られる。また、内部信号はバス３８ｃおよびシステムコントローラ３３を介して第２のメモリ領域３２ｂへ送られる。第１のメモリ領域３２ａおよび第２のメモリ領域３２ｂにはそれぞれ処理情報および内部情報が保持される。システムコントローラ３３はインタフェース３５を介して外部より入力される第２の指令にしたがい、第２のメモリ領域３２ｂに保持されている内部情報を、インタフェース３５を介して外部に出力する。また、インタフェース３５を介して外部より入力される第１の指令にしたがい、第１のメモリ部３２ａに保持されている処理情報を、インタフェース３５を介して外部に出力する。このようにすることによって、ＬＳＩ３６’の通常の動作（信号処理回路の動作）を全く妨げることなく、内部情報をモニタすることが可能となる。また、内部情報と処理情報とを同時に得ることができるため、得られた処理情報を考慮しながら内部情報を評価することにより、より詳細に信号処理回路の動作状態の評価等を行うことができる。

このように、ＬＳＩ３６によれば、第１の実施形態と同様、モニタ端子を設けることなく、信号処理回路３０の観測したい内部情報を観測することができる。

図９は本実施形態を光ディスク装置のフロントエンドＬＳＩ６５に適用した例を示している。フロントエンドＬＳＩ６５は図５に示す光ディスク装置において、フロントエンドＬＳＩ５５に換えて好適に用いられる。図９に示すように、フロントエンドＬＳＩ６５は、信号処理回路３０と、レジスタ３１と、ＤＲＡＭ３２と、システムコントローラ３３と、インタフェース３５とを含む。信号処理回路３０は第１の実施形態と同様、Ａ／Ｄ変換部３０ａ、ビタビ復号器３０ｂ、復調器３０ｃおよびＰＬＬ回路３０ｄを含んでいる。

第１の実施形態と同様、信号処理回路３０では、同期クロック信号と多値サンプリングレベル信号との間の位相誤差および周波数誤差を表す位相誤差信号および周波数誤差信号が内部信号として生成している。また、多値サンプリングレベル信号および２値化信号も生成する。

レジスタ３１は、信号処理回路の動作を設定するための第１のレジスタ部３１ａおよび位相誤差信号、周波数誤差信号、多値サンプリングレベル信号および２値化信号の情報をそれぞれ一時的に保持する第２のレジスタ部３１ｂを含んでいる。

外部機器からインタフェース３５を介してシステムコントローラ３３に位相誤差信号および２値化信号をモニタするよう指令が入力されると、システムコントローラ３３は、第１のレジスタ部３１ａに所定の値を設定し、再生情報がＤＲＡＭ３２に出力されないようにする。システムコントローラ３３は、外部機器からの指令に基づく所定の回数もしくはモニタを停止する指令が外部機器から入力されるまで、割り込みが発生するたびに、位相誤差情報および２値化情報が保持された第２のレジスタ部３１ｂからこれらの情報を同時に読み出してＤＲＡＭ３２へ出力する。これにより、ＤＲＡＭ３２に位相誤差情報および２値化情報が保持される。位相誤差情報および２値化の取得が完了すると、システムコントローラ３３は、ＤＲＡＭ３２に保持された位相誤差情報および２値化情報をインタフェース３５を介して外部機器へ出力する。

このように本実施形態によれば、同時に取得された位相誤差情報および２値化情報をモニタすることができるため、たとえば、２値化情報に生じた誤りが、位相誤差に基づくものかどうかを評価することができる。さらに周波数誤差情報や多値サンプリングレベル情報を同時に取得し、ＤＲＡＭ３２に保持させれば、詳細に信号処理回路３０の動作を評価することも可能である。

上記第１および第２の実施形態では、光ディスク装置に用いられるフロントエンドＬＳＩを具体的な例として説明したが、本発明は、ハードディスク、デジタル放送などの信号処理ＬＳＩやその他の種々のＬＳＩに好適に適用することができる。ＬＳＩに入力される信号はアナログ信号である必要はなく、デジタル信号であってもよい。

また、フロントエンドＬＳＩの信号処理回路においてモニタされる内部情報は、位相誤差情報、周波数誤差情報、多値サンプリングレベル情報および２値化情報以外のものであってもよい。たとえば再生情報に含まれるアドレス情報の検出状態を示す情報をモニタしてもよい。この場合、アドレス情報の検出はアドレス同期信号が検出されるたびに更新されるため、アドレス同期信号を検出する度にレジスタ３１に保持されているアドレス情報の検出状態を示す情報をＤＲＡＭへ転送すれば、ＤＲＡＭを有効に活用することができ、長い期間のアドレス検出状態を正確に観測することが可能となる。

本発明は、内部信号をモニタすることが必要とされる種々のＬＳＩに用いることができる。

従来のＬＳＩの構成を示すブロック図である。 図１に示す従来のＬＳＩの信号処理回路の構成を示すブロック図である。 本発明による集積回路の第１の実施形態を示すブロック図である。 第１の実施形態の他の例を示すブロック図である。 本発明による光ディスク装置の第１の実施形態を示す図である。 図４に示す集積回路の具体的な構成を示すブロック図である。 本発明による集積回路の第２の実施形態を示すブロック図である。 第２の実施形態の他の例を示すブロック図である。 図７に示す集積回路の具体的な構成を示すブロック図である。

符号の説明

１０、２０、３０ 信号処理回路
１０ａ、２０ａ、３０ａ Ａ／Ｄ変換器
１０ｂ、２０ｂ、３０ｂ ビタビ復号器
１０ｃ、２０ｃ、３０ｃ 復調器
１０ｄ、２０ｄ、３０ｄ ＰＬＬ回路
１０ｅ、２０ｅ セレクタ
１１、２１、３０、３０ｅ、３０ｆ、３１ レジスタ
１２、２２、３２ ＤＲＡＭ
１３、２３、３３ システムコントローラ
１４ モニタ端子
１５、２５、３５ インタフェース
１６、２６、３６ ＬＳＩ
２８ａ、３８ａ 第１のバス
２８ｂ、３８ｂ 第２のバス

Claims (14)

1. 入力信号を受け取り、前記入力信号に所定の処理を施すことにより得られる処理情報を含む処理信号および前記所定の処理を行う途中で得られる内部情報を含む少なくとも一種類の内部信号を生成する信号処理回路と、
   前記処理信号の処理情報を保持するためのメモリ部と、
   外部機器と信号を受け渡しするインタフェースと、
   前記信号処理回路、前記メモリ部および前記インタフェースを制御する制御部と、
   を備え、
   前記制御部は、前記インタフェースを介して前記外部機器から第１の指令を受け取った場合、前記信号処理回路から出力される前記処理信号の処理情報を前記メモリ部に保持させ、前記メモリ部に保持された前記処理情報を前記インタフフェースから外部機器へ出力するよう、前記信号処理回路および前記メモリ部を制御し、
   前記インタフェースを介して前記外部機器から第２の指令を受け取った場合、前記信号処理回路で生成する内部信号の内部情報を前記メモリ部に保持させ、前記メモリ部に保持された前記内部情報を前記インタフェースから外部機器へ出力するよう、前記信号処理回路および前記メモリ部を制御する集積回路。
2. 前記信号処理回路は複数種の内部信号を生成する請求項１に記載の集積回路。
3. 前記信号処理回路と前記メモリ部とを接続するバスをさらに備え、
   前記制御部は、前記外部機器から第２の指令を受け取った場合、前記信号処理回路から前記少なくとも一種または前記複数種の内部信号を前記バスを介して前記メモリ部へ直接転送する請求項１または２に記載の集積回路。
4. 前記制御部は、前記外部機器から第２の指令を受け取った場合、前記複数種の内部信号を並行して信号処理回路から受け取り、受け取った複数種の内部信号を並行して前記メモリ部へ転送することにより、前記メモリ部に複数種の内部情報を保持させる請求項２に記載の集積回路。
5. 前記信号処理回路は、前記制御部の制御に基づき、前記複数種の内部信号から一種の内部信号を選択するセレクタを含む請求項２に記載の集積回路。
6. 前記メモリ部は第１のメモリ領域および第２のメモリ領域を含み、前記第１のメモリおよび前記第２のメモリは、前記処理情報および前記内部情報をそれぞれ保持する請求項１または２に記載の集積回路。
7. 前記メモリ部は、第１のメモリ領域を含み、前記第１のメモリは、前記第１および第２の指令に基づき、前記処理情報または前記内部情報を保持する請求項１または２に記載の集積回路。
8. 前記内部情報を一時的に保持するレジスタを備え、前記信号処理回路で生成した前記内部信号の内部情報は前記レジスタに逐次時保持された後、前記メモリ部へ転送される請求項１から７のいずれかに記載の集積回路。
9. 前記レジスタに保持される前記内部情報の更新間隔は、前記制御部の動作クロックより十分長い請求項８に記載の集積回路。
10. 前記メモリ部はＤＲＡＭによって構成され、前記レジスタは、ＳＲＡＭによって構成されている請求項９に記載の集積回路。
11. 前記信号処理回路は、アナログ／デジタル変換回路、ビタビ復号器、ＰＬＬ回路および復調器を含み、前記内部信号は、位相誤差信号、周波数誤差信号、多値サンプリングレベル信号および２値化信号を含む請求項１から１０のいずれかに記載の集積回路。
12. 情報を記録した光ディスクを回転駆動させるためのモータと、
    前記光ディスクに光を照射することにより得られる反射光を受光し、前記光ディスクに形成されたマークまたはピットに応じて信号レベルが変化している再生信号を出力するピックアップと、
    前記再生信号を入力信号として受け取り、復調信号を出力する請求項１から１１のいずれかに記載の集積回路と、
    を備えた光ディスク装置。
13. 入力信号を受け取り、前記入力信号に所定の処理を施すことにより得られる処理情報を含む処理信号および前記所定の処理を行う途中で得られる内部情報を含む少なくとも一種類の内部信号を生成する信号処理回路と、前記処理情報を保持するためのメモリ部と、外部機器と信号を受け渡しするインタフェースと、前記信号処理回路、前記メモリ部および前記インタフェースを制御する制御部とを備える集積回路の内部信号をモニタする信号モニタ方法であって、
    前記信号処理回路で得られる内部情報を前記メモリ部に保持させ、前記メモリ部に保持された前記内部情報を前記インタフェースから外部機器へ出力させる信号モニタ方法。
14. 入力信号を受け取り、前記入力信号に所定の処理を施すことにより得られる処理情報を含む処理信号および前記所定の処理を行う途中で得られる内部情報を含む少なくとも一種類の内部信号を生成するステップと、
    インタフェースを介して外部機器から第１の指令を受け取った場合には、前記処理情報をメモリ部に保持させ、メモリに保持された前記処理情報を前記インタフフェースから外部機器へ出力し、第２の指令を受け取った場合には、前記内部情報を前記メモリ部に保持させ、前記メモリ部に保持された前記内部情報を前記インタフェースから外部機器へ出力するステップと、
    を包含する信号処理方法。