JP2004325123A - プローブカードおよび検査方法 - Google Patents
プローブカードおよび検査方法 Download PDFInfo
- Publication number
- JP2004325123A JP2004325123A JP2003117038A JP2003117038A JP2004325123A JP 2004325123 A JP2004325123 A JP 2004325123A JP 2003117038 A JP2003117038 A JP 2003117038A JP 2003117038 A JP2003117038 A JP 2003117038A JP 2004325123 A JP2004325123 A JP 2004325123A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- alignment
- semiconductor device
- inspection
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】ＩＯパッドの小面積化、狭ピッチ化により発生するプローブカードのアライメント不良、プローブカードとウエーハの導通不良により生じる余分な工数を削減出来るプローブカードおよび検査方法を提供する。
【解決手段】半導体装置１０６に２つ以上のアライメント用マーク１０７を設け、先端に平坦化処理を施し、かつ、ＩＯパッド１０８と接触する他のプローブ１０３より針立て高さを低くし、半導体装置１０６に接触しないようなアライメント用プローブ１０２をアライメント用マーク１０７に対応させてプローブ支持部材１０１に設け、アライメント用マーク１０７およびアライメント用プローブ１０２によりアライメントを行う。また検査パスとなった半導体装置を基準とし、導通不良が発生した場合、基準半導体装置に対して再び検査を行い、導通不良となった半導体装置と同様の導通不良が発生した場合プローブカードを洗浄する。
【選択図】 図１
【解決手段】半導体装置１０６に２つ以上のアライメント用マーク１０７を設け、先端に平坦化処理を施し、かつ、ＩＯパッド１０８と接触する他のプローブ１０３より針立て高さを低くし、半導体装置１０６に接触しないようなアライメント用プローブ１０２をアライメント用マーク１０７に対応させてプローブ支持部材１０１に設け、アライメント用マーク１０７およびアライメント用プローブ１０２によりアライメントを行う。また検査パスとなった半導体装置を基準とし、導通不良が発生した場合、基準半導体装置に対して再び検査を行い、導通不良となった半導体装置と同様の導通不良が発生した場合プローブカードを洗浄する。
【選択図】 図１
Description
【０００１】
【発明が属する技術分野】
本発明は、プローブカードと検査対象となる半導体装置とを確実に位置合わせすることが出来るアライメント用プローブを有するプローブカードおよび半導体装置の検査方法に関するものである。
【０００２】
【従来の技術】
プローブカードは、針立て高さおよび先端形状が同一である複数のプローブにより構成されており、プロ−バ装置のヘッドプレートに装着して使用され、複数の半導体装置で形成されたウェハ上の、各半導体装置の各ＩＯパッドにプローブ先端を接触させてＬＳＩテスタと電気的に接続させて電気的特性の検査を実施する。
【０００３】
従来のプローブカードのアライメント方法と検査方法を、図４のフローチャートに従って説明する。
【０００４】
４００は、プロ−バでのウェハローディング部である。
【０００５】
まず、検査対象となるウェハの位置合わせのためにウェハ中心の検出を行う（ウェハアライメントステップ４０１）。
【０００６】
次に、プローブ先端をカメラで撮影し、画像認識によりアライメント用プローブの位置合わせを行い（カードアライメントステップ４０２）、撮影画像の画像認識による位置合わせが正常に行われたかどうかの判定を行い（結果判定ステップ４０３）、画像認識異常時は処理が終了する（異常終了ステップ４０７）。画像認識が正常に終了した場合、アライメント対象のＩＯパッドをカメラで撮影し、画像認識により位置合わせを行い（チップアライメントステップ４０４）、撮影画像の画像認識による位置合わせが正常に行われたかどうかの判定を行い（結果判定ステップ４０５）、画像認識異常時は処理が終了する。画像認識が正常に終了した場合のみウェハがローディングされ検査が可能な状態になる（ウェハローディング完了ステップ４０６）。
【０００７】
続いてテスタで半導体装置（ＬＳＩ）の検査を実施する（テスタでのＬＳＩ検査ステップ４０８）。
【０００８】
まず、半導体装置とＬＳＩテスタとの電気的接続の有無を確認する（コンタクトテストステップ４０９）。
【０００９】
続いて、電気的に接続されているかどうかの判定を行い（結果判定ステップ４１０）、接続異常の場合は検査不良となり（不良品判定ステップ４１４）、接続が正常な場合は、その他の電気的特性等の機能検査を行う（その他のテストステップ４１１）。
【００１０】
続いて上記その他のテスト結果の判定を行い（結果判定ステップ４１２）、機能異常の場合は検査不良となり（不良品判定ステップ４１４）、機能が正常な場合は検査対象となる半導体装置が最終的に良品であると判定する（良品判定ステップ４１３）。
【００１１】
以上の検査方法により、半導体装置全体が良品であるか、不良品であるかの判定が行われ、良品が選別される。
【００１２】
また、従来、アライメント用プローブに発光塗料を塗布して発光部を設けるということだけは知られている（例えば、特許文献１）。
【００１３】
【特許文献１】
特開２０００−３１２１９号公報（３頁、第２図）
【００１４】
【発明が解決しようとする課題】
近年、半導体集積回路の小面積化により、ＩＯパッドの小面積化、狭ピッチ化が進んでおり、その対策として、プローブの狭ピッチ化、プローブ先端形状の球形化等により、ＩＯパッドに接触する面積の小面積化の対応を行っている。しかし、プローブカードのアライメント工程においては、プローブ先端の撮影画像からアライメント用プローブの画像認識による検出を行う際に、アライメント用プローブとその他のプローブが同一形状であるため、アライメント用プローブとその他のプローブの識別が困難になってきており、誤ってアライメント用プローブと異なるプローブで画像認識を行う虞や、カメラでの撮影画像からアライメント用プローブの先端の検出が出来ない場合があった。
【００１５】
また、ウェハ検査においては、検査時のＩＯパッド削り屑等の付着により、コンタクトテスト不良が発生し良品を不良品と判定してしまい検査時間が増大し歩留ロスを生じるという課題を有していた。
【００１６】
本発明は、プローブカードおよび半導体装置の検査方法において、検査効率を向上させ検査時間を短縮させ、歩留ロスの低減を実現させることを目的とする。
【００１７】
【課題を解決するための手段】
請求項１記載のプローブカードは、半導体装置の電気的特性の検査を行うためのプローブカードであって、プローブ支持部材と、このプローブ支持部材に設けられて半導体装置に設けたＩＯパッドに接触させる複数のプローブと、プローブ支持部材に設けられて半導体装置に設けたアライメント用マークに対応するアライメン用プローブとを備え、アライメント用プローブが複数のプローブとの形状が異なるようにプローブ支持部材に設けられていることを特徴とするものである。
【００１８】
請求項１記載のプローブカードによれば、各プローブと各ＩＯパッドとを位置合わせするため、アライメント用マークおよびアライメント用プローブによりアライメントを行う場合、ＩＯパッドと接触するプローブと異なる形状のアライメント用プローブを設けることで画像認識の誤認識を防止し、アライメント用プローブが識別容易になり、検査効率が向上し、検査時間を短縮できる。
【００１９】
請求項２記載のプローブカードは、請求項１において、複数のプローブがＩＯパッドに接触したとき、アライメント用プローブが半導体装置に接触しないように、アライメント用プローブの針立て高さを、複数のプローブよりも低くしたものである。
【００２０】
請求項２記載のプローブカードによれば、請求項１と同様な効果のほか、針立て高さを、ＩＯパッドに接触する他のプローブよりも低くして非接触な状態とすることにより、ＩＯパッドの削り屑等の付着を防止し、異物による画像認識の誤認識を防止し検査効率を向上させることができる。
【００２１】
請求項３記載の半導体装置の検査方法は、請求項１または請求項２記載のプローブカードを用いて半導体装置の検査を行う検査方法であって、プローブカードと半導体装置のＩＯパッドとが接触した状態で電気的接続の有無を確認するコンタクトテストを行う工程と、コンタクトテスト後にその他のテストを行う工程とを含み、
コンタクトテストがパスした半導体装置を基準半導体装置とし、
コンタクトテストを行う工程において、コンタクトテストがフェイルした場合、再度、基準半導体装置のコンタクトテストを行い、そのコンタクトテストがフェイルした場合、複数のプローブの針先の洗浄を行い、洗浄後検査を再開することを特徴とするものである。
【００２２】
請求項３記載の半導体装置の検査方法によれば、例えば複数の半導体装置で構成されたウェハの検査において、コンタクトテストがパスした半導体装置を基準として、コンタクトテスト不良が発生した場合、基準半導体装置を再度検査し、その結果同様のコンタクトテスト不良が発生した場合、プローブカードを洗浄して検査を再開する工程を設けたので、ＩＯパッドに接触するプローブへの異物の付着によるコンタクトテスト不良による良品の不良品判定を防止できる。これにより検査効率を向上させ、検査時間を短縮し、歩留ロスを低減させる半導体装置の検査方法が得られる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
［実施の形態１］
図１は本発明の第１の実施の形態のプローブカードと半導体装置の構成を示す。図１（ａ）はプローブカード、図１（ｂ）は通常プローブの拡大図、図１（ｃ）はアライメント用プローブの拡大図、図１（ｄ）は半導体装置である。
【００２４】
まず、１０１はプローブ支持部材、１０２はアライメント用プローブ、１０３は通常プローブ、１０６は半導体装置、１０７はアライメント用マーク、１０８はＩＯパッドである。
【００２５】
本発明の第１の実施の形態では、通常の各プローブ１０３と各ＩＯパッド１０８との位置合わせ用のアライメント用プローブ１０２を別途プローブ支持部材１０１に設け、かつ、アライメント用プローブ１０２に対応するアライメント用マーク１０７を半導体装置１０６上に設けている。
【００２６】
この場合、図１（ｄ）に示すように、半導体装置１０６に２点以上のアライメント用マーク１０７を設け、図１（ｃ）に示すようにアライメント用マーク１０７に対応するアライメント用プローブ１０２を先端が平坦になるような加工を実施し、図１（ｂ）に示す先端面が丸まった通常プローブ１０３と先端形状を異なるものとしている。
【００２７】
これにより、カメラでプローブ先端を撮影し、撮影画像からアライメント用プローブ１０２の特定を行う際に、アライメント用プローブ１０２の検出が容易になる。このように、アライメント用プローブ１０２の先端を平坦に加工することで、先端位置の認識を容易にし、画像認識時の誤認識を防止させることができる。よって検査工程を大幅に短縮することができ、検査効率を向上させることができ、検査時間を短縮できる。
［実施の形態２］
本発明の第２の実施の形態におけるプローブカードの構成図を図２に示す。２０１はプローブ支持部材、２０２はアライメント用プローブ、２０３は通常プローブである。
【００２８】
第２の実施の形態は、アライメント用プローブ２０２の針立ての高さ（プローブ支持部材の表面からの高さＨ１）を通常プローブ２０３の針立ての高さ（プローブ支持部材の表面からの高さＨ２）よりも低い位置Ｈ１＜Ｈ２にしておくことより、アライメント用プローブ２０２が半導体装置１０６のＩＯパッド１０８と接触しないため、ＩＯパッド１０８の削り屑等の付着を防止でき、カメラでプローブ先端を撮影し、撮影画像からアライメント用プローブ１０２の特定を行う際に、異物による画像認識不良を防止し、検査効率を向上させることができる。
［実施の形態３］
図３は本発明の第３の実施の形態におけるフローチャートである。第１の実施の形態または第２の実施の形態のプローブカードアライメント方法と検査方法を示している。
【００２９】
３００は、プロ−バでのウェハローディング部である。
【００３０】
まず、検査対象となるウェハの位置合わせのためのウェハ中心の検出を行う（ウェハアライメントステップ３０１）。
【００３１】
続いて、プローブ先端をカメラで撮影し、画像認識によりプローブの位置合わせを行い（カードアライメントステップ３０２）、
上記の撮影画像の画像認識による位置合わせが正常に行われたかどうかの判定を行い（結果判定ステップ３０３）、画像認識異常時は処理が終了する（異常終了ステップ３０７）。画像認識が正常に終了した場合、アライメント対象のＩＯパッドをカメラで撮影し、画像認識により位置合わせを行い（チップアライメントステップ−３０４）、撮影画像の画像認識による位置合わせが正常に行われたかどうかの判定を行い（結果判定ステップ３０５）、画像認識異常時は処理が終了する。画像認識が正常に終了した場合のみウェハがローディングされ検査が可能な状態になる（ウェハローディング完了ステップ３０６）。
【００３２】
続いてテスタで半導体装置（ＬＳＩ）の検査を実施する（テスタでのＬＳＩ検査ステップ３０８）。
【００３３】
まず、半導体装置とＬＳＩテスタとの電気的接続の有無を確認する（コンタクトテストステップ３０９）。
【００３４】
続いて、電気的に接続されているかどうかの判定を行い（結果判定ステップ−３１０）、接続が正常な場合は、その他の電気的特性等の機能検査を行い（その他のテストステップ３１４）、接続異常の場合はコンタクトテストで良品と判定された半導体装置に対し再度コンタクトテストを行い（基準チップの検査ステップ３１１）、一度コンタクトテストがパスした基準半導体装置においてもコンタクトテストが不良であると判定された場合はプローブを洗浄し（プローブ洗浄ステップ３１２）、洗浄後不良判定されたチップへ移動し再度検査を実施する。
【００３５】
続いて上記その他のテスト結果の判定を行い（結果判定ステップ３１５）、機能異常の場合は検査不良となり（不良品判定ステップ３１７）、機能が正常な場合は検査対象となる半導体装置が最終的に良品であると判定する（良品判定ステップ３１６）。
【００３６】
以上の検査方法により、半導体装置全体が良品であるか、不良品であるかの判定が行われ、良品が選別される。
【００３７】
第３の実施の形態によれば、コンタクトテストがパスした半導体装置を基準半導体装置とし、位置を記憶させ、別の半導体装置検査時にコンタクトテストがフェイルした場合、再度、基準半導体装置の検査を行い、同様にコンタクトテストがフェイルした場合、プローブカードの洗浄を行い、洗浄後検査を再開するものであり、コンタクトテストの不良判定要因が異物の付着によるものかどうかを判別し、異物付着が要因であった場合プローブを洗浄後、検査を再開するものである。このように、プローブへの異物の付着により、コンタクトテスト不良による良品を不良品と誤判定する検査不良を低減し無くすことができ、歩留ロスを低減することができる。
【００３８】
よって出荷検査に必要な検査時間を短縮することができ、出荷に必要とされるコストを削減することができ、歩留ロスを低減することができる。
【００３９】
【発明の効果】
請求項１記載のプローブカードによれば、各プローブと各ＩＯパッドとを位置合わせするため、アライメント用マークおよびアライメント用プローブによりアライメントを行う場合、ＩＯパッドと接触するプローブと異なる形状のアライメント用プローブを設けることで画像認識の誤認識を防止し、アライメント用プローブが識別容易になり、検査効率が向上し、検査時間を短縮できる。
【００４０】
請求項２記載のプローブカードによれば、請求項１と同様な効果のほか、針立て高さを、ＩＯパッドに接触する他のプローブよりも低くして非接触な状態とすることにより、ＩＯパッドの削り屑等の付着を防止し、異物による画像認識の誤認識を防止し検査効率を向上させることができる。
【００４１】
請求項３記載の半導体装置の検査方法によれば、例えば複数の半導体装置で構成されたウェハの検査において、コンタクトテストがパスした半導体装置を基準として、コンタクトテスト不良が発生した場合、基準半導体装置を再度検査し、その結果同様のコンタクトテスト不良が発生した場合、プローブカードを洗浄して検査を再開する工程を設けたので、ＩＯパッドに接触するプローブへの異物の付着によるコンタクトテスト不良による良品の不良品判定を防止できる。これにより検査効率を向上させ、検査時間を短縮し、歩留ロスを低減させる半導体装置の検査方法が得られる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施の形態におけるプローブカードの平面図、（ｂ）は通常プローブの拡大図、（ｃ）はアライメント用プローブの拡大図、（ｄ）は半導体装置の平面図である。
【図２】本発明の第２の実施の形態におけるプローブカードの断面図である。
【図３】本発明の第３の実施の形態における半導体装置の検査フローチャートである。
【図４】従来の検査方法を示す検査フローチャートである。
【符号の説明】
１０１ プローブ支持部材
１０２ アライメント用プローブ
１０３ プローブカードのアライメント
１０６ 半導体装置
１０７ アライメント用マーク
１０８ ＩＯパット
２０１ プローブ支持部材
２０２ アライメント用プローブ
２０３ プローブ
３００ プロ−バでのウェハローディング
３０１ ウェハアライメント
３０２ カードアライメント
３０３ カードアライメントの結果判定
３０４ チップアライメント
３０５ チップアライメントの結果判定
３０６ ウェハローディング完了
３０７ 異常終了
３０８ テスタでのＬＳＩ検査
３０９ コンタクトテスト
３１０ コンタクトテストの結果判定
３１１ 基準チップの検査
３１２ ウェハ洗浄
３１３ チップ移動
３１４ その他のテスト
３１５ その他のテストの結果判定
３１６ 良品判定
３１７ 不良品判定
４００ プロ−バでのウェハローディング
４０１ ウェハアライメント
４０２ カードアライメント
４０３ カードアライメントの結果判定
４０４ チップアライメント
４０５ チップアライメントの結果判定
４０６ ウェハローディング完了
４０７ 異常終了
４０８ テスタでのＬＳＩ検査
４０９ コンタクトテスト
４１０ コンタクトテストの結果判定
４１１ その他のテスト
４１２ その他のテストの結果判定
４１３ 良品判定
４１４ 不良品判定
【発明が属する技術分野】
本発明は、プローブカードと検査対象となる半導体装置とを確実に位置合わせすることが出来るアライメント用プローブを有するプローブカードおよび半導体装置の検査方法に関するものである。
【０００２】
【従来の技術】
プローブカードは、針立て高さおよび先端形状が同一である複数のプローブにより構成されており、プロ−バ装置のヘッドプレートに装着して使用され、複数の半導体装置で形成されたウェハ上の、各半導体装置の各ＩＯパッドにプローブ先端を接触させてＬＳＩテスタと電気的に接続させて電気的特性の検査を実施する。
【０００３】
従来のプローブカードのアライメント方法と検査方法を、図４のフローチャートに従って説明する。
【０００４】
４００は、プロ−バでのウェハローディング部である。
【０００５】
まず、検査対象となるウェハの位置合わせのためにウェハ中心の検出を行う（ウェハアライメントステップ４０１）。
【０００６】
次に、プローブ先端をカメラで撮影し、画像認識によりアライメント用プローブの位置合わせを行い（カードアライメントステップ４０２）、撮影画像の画像認識による位置合わせが正常に行われたかどうかの判定を行い（結果判定ステップ４０３）、画像認識異常時は処理が終了する（異常終了ステップ４０７）。画像認識が正常に終了した場合、アライメント対象のＩＯパッドをカメラで撮影し、画像認識により位置合わせを行い（チップアライメントステップ４０４）、撮影画像の画像認識による位置合わせが正常に行われたかどうかの判定を行い（結果判定ステップ４０５）、画像認識異常時は処理が終了する。画像認識が正常に終了した場合のみウェハがローディングされ検査が可能な状態になる（ウェハローディング完了ステップ４０６）。
【０００７】
続いてテスタで半導体装置（ＬＳＩ）の検査を実施する（テスタでのＬＳＩ検査ステップ４０８）。
【０００８】
まず、半導体装置とＬＳＩテスタとの電気的接続の有無を確認する（コンタクトテストステップ４０９）。
【０００９】
続いて、電気的に接続されているかどうかの判定を行い（結果判定ステップ４１０）、接続異常の場合は検査不良となり（不良品判定ステップ４１４）、接続が正常な場合は、その他の電気的特性等の機能検査を行う（その他のテストステップ４１１）。
【００１０】
続いて上記その他のテスト結果の判定を行い（結果判定ステップ４１２）、機能異常の場合は検査不良となり（不良品判定ステップ４１４）、機能が正常な場合は検査対象となる半導体装置が最終的に良品であると判定する（良品判定ステップ４１３）。
【００１１】
以上の検査方法により、半導体装置全体が良品であるか、不良品であるかの判定が行われ、良品が選別される。
【００１２】
また、従来、アライメント用プローブに発光塗料を塗布して発光部を設けるということだけは知られている（例えば、特許文献１）。
【００１３】
【特許文献１】
特開２０００−３１２１９号公報（３頁、第２図）
【００１４】
【発明が解決しようとする課題】
近年、半導体集積回路の小面積化により、ＩＯパッドの小面積化、狭ピッチ化が進んでおり、その対策として、プローブの狭ピッチ化、プローブ先端形状の球形化等により、ＩＯパッドに接触する面積の小面積化の対応を行っている。しかし、プローブカードのアライメント工程においては、プローブ先端の撮影画像からアライメント用プローブの画像認識による検出を行う際に、アライメント用プローブとその他のプローブが同一形状であるため、アライメント用プローブとその他のプローブの識別が困難になってきており、誤ってアライメント用プローブと異なるプローブで画像認識を行う虞や、カメラでの撮影画像からアライメント用プローブの先端の検出が出来ない場合があった。
【００１５】
また、ウェハ検査においては、検査時のＩＯパッド削り屑等の付着により、コンタクトテスト不良が発生し良品を不良品と判定してしまい検査時間が増大し歩留ロスを生じるという課題を有していた。
【００１６】
本発明は、プローブカードおよび半導体装置の検査方法において、検査効率を向上させ検査時間を短縮させ、歩留ロスの低減を実現させることを目的とする。
【００１７】
【課題を解決するための手段】
請求項１記載のプローブカードは、半導体装置の電気的特性の検査を行うためのプローブカードであって、プローブ支持部材と、このプローブ支持部材に設けられて半導体装置に設けたＩＯパッドに接触させる複数のプローブと、プローブ支持部材に設けられて半導体装置に設けたアライメント用マークに対応するアライメン用プローブとを備え、アライメント用プローブが複数のプローブとの形状が異なるようにプローブ支持部材に設けられていることを特徴とするものである。
【００１８】
請求項１記載のプローブカードによれば、各プローブと各ＩＯパッドとを位置合わせするため、アライメント用マークおよびアライメント用プローブによりアライメントを行う場合、ＩＯパッドと接触するプローブと異なる形状のアライメント用プローブを設けることで画像認識の誤認識を防止し、アライメント用プローブが識別容易になり、検査効率が向上し、検査時間を短縮できる。
【００１９】
請求項２記載のプローブカードは、請求項１において、複数のプローブがＩＯパッドに接触したとき、アライメント用プローブが半導体装置に接触しないように、アライメント用プローブの針立て高さを、複数のプローブよりも低くしたものである。
【００２０】
請求項２記載のプローブカードによれば、請求項１と同様な効果のほか、針立て高さを、ＩＯパッドに接触する他のプローブよりも低くして非接触な状態とすることにより、ＩＯパッドの削り屑等の付着を防止し、異物による画像認識の誤認識を防止し検査効率を向上させることができる。
【００２１】
請求項３記載の半導体装置の検査方法は、請求項１または請求項２記載のプローブカードを用いて半導体装置の検査を行う検査方法であって、プローブカードと半導体装置のＩＯパッドとが接触した状態で電気的接続の有無を確認するコンタクトテストを行う工程と、コンタクトテスト後にその他のテストを行う工程とを含み、
コンタクトテストがパスした半導体装置を基準半導体装置とし、
コンタクトテストを行う工程において、コンタクトテストがフェイルした場合、再度、基準半導体装置のコンタクトテストを行い、そのコンタクトテストがフェイルした場合、複数のプローブの針先の洗浄を行い、洗浄後検査を再開することを特徴とするものである。
【００２２】
請求項３記載の半導体装置の検査方法によれば、例えば複数の半導体装置で構成されたウェハの検査において、コンタクトテストがパスした半導体装置を基準として、コンタクトテスト不良が発生した場合、基準半導体装置を再度検査し、その結果同様のコンタクトテスト不良が発生した場合、プローブカードを洗浄して検査を再開する工程を設けたので、ＩＯパッドに接触するプローブへの異物の付着によるコンタクトテスト不良による良品の不良品判定を防止できる。これにより検査効率を向上させ、検査時間を短縮し、歩留ロスを低減させる半導体装置の検査方法が得られる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
［実施の形態１］
図１は本発明の第１の実施の形態のプローブカードと半導体装置の構成を示す。図１（ａ）はプローブカード、図１（ｂ）は通常プローブの拡大図、図１（ｃ）はアライメント用プローブの拡大図、図１（ｄ）は半導体装置である。
【００２４】
まず、１０１はプローブ支持部材、１０２はアライメント用プローブ、１０３は通常プローブ、１０６は半導体装置、１０７はアライメント用マーク、１０８はＩＯパッドである。
【００２５】
本発明の第１の実施の形態では、通常の各プローブ１０３と各ＩＯパッド１０８との位置合わせ用のアライメント用プローブ１０２を別途プローブ支持部材１０１に設け、かつ、アライメント用プローブ１０２に対応するアライメント用マーク１０７を半導体装置１０６上に設けている。
【００２６】
この場合、図１（ｄ）に示すように、半導体装置１０６に２点以上のアライメント用マーク１０７を設け、図１（ｃ）に示すようにアライメント用マーク１０７に対応するアライメント用プローブ１０２を先端が平坦になるような加工を実施し、図１（ｂ）に示す先端面が丸まった通常プローブ１０３と先端形状を異なるものとしている。
【００２７】
これにより、カメラでプローブ先端を撮影し、撮影画像からアライメント用プローブ１０２の特定を行う際に、アライメント用プローブ１０２の検出が容易になる。このように、アライメント用プローブ１０２の先端を平坦に加工することで、先端位置の認識を容易にし、画像認識時の誤認識を防止させることができる。よって検査工程を大幅に短縮することができ、検査効率を向上させることができ、検査時間を短縮できる。
［実施の形態２］
本発明の第２の実施の形態におけるプローブカードの構成図を図２に示す。２０１はプローブ支持部材、２０２はアライメント用プローブ、２０３は通常プローブである。
【００２８】
第２の実施の形態は、アライメント用プローブ２０２の針立ての高さ（プローブ支持部材の表面からの高さＨ１）を通常プローブ２０３の針立ての高さ（プローブ支持部材の表面からの高さＨ２）よりも低い位置Ｈ１＜Ｈ２にしておくことより、アライメント用プローブ２０２が半導体装置１０６のＩＯパッド１０８と接触しないため、ＩＯパッド１０８の削り屑等の付着を防止でき、カメラでプローブ先端を撮影し、撮影画像からアライメント用プローブ１０２の特定を行う際に、異物による画像認識不良を防止し、検査効率を向上させることができる。
［実施の形態３］
図３は本発明の第３の実施の形態におけるフローチャートである。第１の実施の形態または第２の実施の形態のプローブカードアライメント方法と検査方法を示している。
【００２９】
３００は、プロ−バでのウェハローディング部である。
【００３０】
まず、検査対象となるウェハの位置合わせのためのウェハ中心の検出を行う（ウェハアライメントステップ３０１）。
【００３１】
続いて、プローブ先端をカメラで撮影し、画像認識によりプローブの位置合わせを行い（カードアライメントステップ３０２）、
上記の撮影画像の画像認識による位置合わせが正常に行われたかどうかの判定を行い（結果判定ステップ３０３）、画像認識異常時は処理が終了する（異常終了ステップ３０７）。画像認識が正常に終了した場合、アライメント対象のＩＯパッドをカメラで撮影し、画像認識により位置合わせを行い（チップアライメントステップ−３０４）、撮影画像の画像認識による位置合わせが正常に行われたかどうかの判定を行い（結果判定ステップ３０５）、画像認識異常時は処理が終了する。画像認識が正常に終了した場合のみウェハがローディングされ検査が可能な状態になる（ウェハローディング完了ステップ３０６）。
【００３２】
続いてテスタで半導体装置（ＬＳＩ）の検査を実施する（テスタでのＬＳＩ検査ステップ３０８）。
【００３３】
まず、半導体装置とＬＳＩテスタとの電気的接続の有無を確認する（コンタクトテストステップ３０９）。
【００３４】
続いて、電気的に接続されているかどうかの判定を行い（結果判定ステップ−３１０）、接続が正常な場合は、その他の電気的特性等の機能検査を行い（その他のテストステップ３１４）、接続異常の場合はコンタクトテストで良品と判定された半導体装置に対し再度コンタクトテストを行い（基準チップの検査ステップ３１１）、一度コンタクトテストがパスした基準半導体装置においてもコンタクトテストが不良であると判定された場合はプローブを洗浄し（プローブ洗浄ステップ３１２）、洗浄後不良判定されたチップへ移動し再度検査を実施する。
【００３５】
続いて上記その他のテスト結果の判定を行い（結果判定ステップ３１５）、機能異常の場合は検査不良となり（不良品判定ステップ３１７）、機能が正常な場合は検査対象となる半導体装置が最終的に良品であると判定する（良品判定ステップ３１６）。
【００３６】
以上の検査方法により、半導体装置全体が良品であるか、不良品であるかの判定が行われ、良品が選別される。
【００３７】
第３の実施の形態によれば、コンタクトテストがパスした半導体装置を基準半導体装置とし、位置を記憶させ、別の半導体装置検査時にコンタクトテストがフェイルした場合、再度、基準半導体装置の検査を行い、同様にコンタクトテストがフェイルした場合、プローブカードの洗浄を行い、洗浄後検査を再開するものであり、コンタクトテストの不良判定要因が異物の付着によるものかどうかを判別し、異物付着が要因であった場合プローブを洗浄後、検査を再開するものである。このように、プローブへの異物の付着により、コンタクトテスト不良による良品を不良品と誤判定する検査不良を低減し無くすことができ、歩留ロスを低減することができる。
【００３８】
よって出荷検査に必要な検査時間を短縮することができ、出荷に必要とされるコストを削減することができ、歩留ロスを低減することができる。
【００３９】
【発明の効果】
請求項１記載のプローブカードによれば、各プローブと各ＩＯパッドとを位置合わせするため、アライメント用マークおよびアライメント用プローブによりアライメントを行う場合、ＩＯパッドと接触するプローブと異なる形状のアライメント用プローブを設けることで画像認識の誤認識を防止し、アライメント用プローブが識別容易になり、検査効率が向上し、検査時間を短縮できる。
【００４０】
請求項２記載のプローブカードによれば、請求項１と同様な効果のほか、針立て高さを、ＩＯパッドに接触する他のプローブよりも低くして非接触な状態とすることにより、ＩＯパッドの削り屑等の付着を防止し、異物による画像認識の誤認識を防止し検査効率を向上させることができる。
【００４１】
請求項３記載の半導体装置の検査方法によれば、例えば複数の半導体装置で構成されたウェハの検査において、コンタクトテストがパスした半導体装置を基準として、コンタクトテスト不良が発生した場合、基準半導体装置を再度検査し、その結果同様のコンタクトテスト不良が発生した場合、プローブカードを洗浄して検査を再開する工程を設けたので、ＩＯパッドに接触するプローブへの異物の付着によるコンタクトテスト不良による良品の不良品判定を防止できる。これにより検査効率を向上させ、検査時間を短縮し、歩留ロスを低減させる半導体装置の検査方法が得られる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施の形態におけるプローブカードの平面図、（ｂ）は通常プローブの拡大図、（ｃ）はアライメント用プローブの拡大図、（ｄ）は半導体装置の平面図である。
【図２】本発明の第２の実施の形態におけるプローブカードの断面図である。
【図３】本発明の第３の実施の形態における半導体装置の検査フローチャートである。
【図４】従来の検査方法を示す検査フローチャートである。
【符号の説明】
１０１ プローブ支持部材
１０２ アライメント用プローブ
１０３ プローブカードのアライメント
１０６ 半導体装置
１０７ アライメント用マーク
１０８ ＩＯパット
２０１ プローブ支持部材
２０２ アライメント用プローブ
２０３ プローブ
３００ プロ−バでのウェハローディング
３０１ ウェハアライメント
３０２ カードアライメント
３０３ カードアライメントの結果判定
３０４ チップアライメント
３０５ チップアライメントの結果判定
３０６ ウェハローディング完了
３０７ 異常終了
３０８ テスタでのＬＳＩ検査
３０９ コンタクトテスト
３１０ コンタクトテストの結果判定
３１１ 基準チップの検査
３１２ ウェハ洗浄
３１３ チップ移動
３１４ その他のテスト
３１５ その他のテストの結果判定
３１６ 良品判定
３１７ 不良品判定
４００ プロ−バでのウェハローディング
４０１ ウェハアライメント
４０２ カードアライメント
４０３ カードアライメントの結果判定
４０４ チップアライメント
４０５ チップアライメントの結果判定
４０６ ウェハローディング完了
４０７ 異常終了
４０８ テスタでのＬＳＩ検査
４０９ コンタクトテスト
４１０ コンタクトテストの結果判定
４１１ その他のテスト
４１２ その他のテストの結果判定
４１３ 良品判定
４１４ 不良品判定
Claims (3)
- 半導体装置の電気的特性の検査を行うためのプローブカードであって、プローブ支持部材と、このプローブ支持部材に設けられて前記半導体装置に設けたＩＯパッドに接触させる複数のプローブと、前記プローブ支持部材に設けられて前記半導体装置に設けたアライメント用マークに対応するアライメン用プローブとを備え、前記アライメント用プローブが前記複数のプローブとの形状が異なるように前記プローブ支持部材に設けられていることを特徴とするプローブカード。
- 複数のプローブがＩＯパッドに接触したとき、アライメント用プローブが半導体装置に接触しないように、前記アライメント用プローブの針立て高さを、前記複数のプローブよりも低くした請求項１記載のプローブカード。
- 請求項１または請求項２記載のプローブカードを用いて半導体装置の検査を行う検査方法であって、前記プローブカードと前記半導体装置のＩＯパッドとが接触した状態で電気的接続の有無を確認するコンタクトテストを行う工程と、前記コンタクトテスト後にその他のテストを行う工程とを含み、
前記コンタクトテストがパスした半導体装置を基準半導体装置とし、
前記コンタクトテストを行う工程において、前記コンタクトテストがフェイルした場合、再度、前記基準半導体装置のコンタクトテストを行い、そのコンタクトテストがフェイルした場合、複数のプローブの針先の洗浄を行い、洗浄後検査を再開することを特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117038A JP2004325123A (ja) | 2003-04-22 | 2003-04-22 | プローブカードおよび検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003117038A JP2004325123A (ja) | 2003-04-22 | 2003-04-22 | プローブカードおよび検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004325123A true JP2004325123A (ja) | 2004-11-18 |
Family
ID=33497067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003117038A Pending JP2004325123A (ja) | 2003-04-22 | 2003-04-22 | プローブカードおよび検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004325123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011528107A (ja) * | 2008-07-15 | 2011-11-10 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | 測定プローブ |
-
2003
- 2003-04-22 JP JP2003117038A patent/JP2004325123A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011528107A (ja) * | 2008-07-15 | 2011-11-10 | ローゼンベルガー ホーフフレクベンツテクニーク ゲーエムベーハー ウント ツェーオー カーゲー | 測定プローブ |
| US8760184B2 (en) | 2008-07-15 | 2014-06-24 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Measuring probe for a vector network analysis system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015701A (ko) | 프로우빙 방법 및 프로우브 장치 | |
| US7477064B2 (en) | Probing apparatus and positional deviation acquiring method | |
| JPH11174118A (ja) | 集積回路チップ検査用プロブカード | |
| US7365551B2 (en) | Excess overdrive detector for probe cards | |
| JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
| US20070001707A1 (en) | Method and apparatus for electrical testing of a unit under test, as well as a method for production of a contact-making apparatus which is used for testing | |
| CN106558513B (zh) | 检测设备及其检测方法 | |
| JP4156968B2 (ja) | プローブ装置及びアライメント方法 | |
| JP2005150224A (ja) | プローブ情報を用いた半導体検査装置及び検査方法 | |
| JP2004325123A (ja) | プローブカードおよび検査方法 | |
| JP3334659B2 (ja) | プローブカード | |
| JP2004342676A (ja) | 半導体ウエハ検査方法および半導体ウエハ検査装置 | |
| JP3332001B2 (ja) | コンタクトプローブの針先認識方法 | |
| CN116046798B (zh) | 自动清针方法、自动清针系统及晶圆接受测试方法 | |
| JP2006023229A (ja) | プローブカードの品質評価方法及びその装置、プローブ検査方法 | |
| JP2002005957A (ja) | コンタクトピン | |
| KR100615086B1 (ko) | 반도체 웨이퍼 칩 검사장치 및 이를 이용한 검사방법 | |
| CN116359248A (zh) | 一种芯片功能的测试系统及方法 | |
| JPH10173014A (ja) | 固体撮像装置の検査装置及び検査方法 | |
| JPH09281142A (ja) | プローブカード検査システム | |
| JP2990134B2 (ja) | 半導体チップ、半導体試験装置及び半導体装置試験方法 | |
| JP3290760B2 (ja) | プローブテスト装置およびプローブテスト方法 | |
| JPS6218037Y2 (ja) | ||
| JP2001210684A (ja) | 半導体チップの検査方法 | |
| JP2010080742A (ja) | 半導体装置の試験方法及び半導体装置の試験装置 |