JP2004320011A - 電池搭載集積回路装置 - Google Patents

電池搭載集積回路装置 Download PDF

Info

Publication number
JP2004320011A
JP2004320011A JP2004110122A JP2004110122A JP2004320011A JP 2004320011 A JP2004320011 A JP 2004320011A JP 2004110122 A JP2004110122 A JP 2004110122A JP 2004110122 A JP2004110122 A JP 2004110122A JP 2004320011 A JP2004320011 A JP 2004320011A
Authority
JP
Japan
Prior art keywords
diffusion layer
integrated circuit
battery
type impurity
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004110122A
Other languages
English (en)
Other versions
JP3713036B2 (ja
Inventor
Tatsuji Mino
辰治 美濃
Hironori Ishii
弘徳 石井
Masaya Ugaji
正弥 宇賀治
Yasuyuki Shibano
靖幸 柴野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004110122A priority Critical patent/JP3713036B2/ja
Publication of JP2004320011A publication Critical patent/JP2004320011A/ja
Application granted granted Critical
Publication of JP3713036B2 publication Critical patent/JP3713036B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y02E60/12

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Secondary Cells (AREA)

Abstract

【課題】 多量のN型不純物を用いることなく、半導体素子の特性劣化や半導体素子の誤作動を効率的に防止することができる電池搭載集積回路装置を提供する。
【解決手段】 (1)半導体基板、(2)前記半導体基板上に搭載された固体電池、(3)前記半導体基板上に搭載された集積回路、(4)前記半導体基板の前記固体電池が搭載される領域と、前記集積回路が搭載される領域との間に形成された、N型不純物を含む第1拡散層、ならびに(5)前記半導体基板の前記固体電池が搭載された領域の下方に形成され、前記第1拡散層と互いに重なり合っている、N型不純物を含む第2拡散層を具備する電池搭載集積回路装置。ここで、前記固体電池は、正極、負極、および前記正極と前記負極との間に配置された固体電解質からなり、前記第1拡散層におけるN型不純物の濃度は、前記第2拡散層におけるN型不純物の濃度よりも高い。
【選択図】図1


Description

本発明は、集積回路と固体電池を共存させてなる電池搭載集積回路装置に関する。
近年、電子機器の小型化に伴い、半導体基板上に、半導体素子とともに、全固体電池が形成されている。このような半導体基板においては、固体電池の充放電を担うイオン、例えば、リチウムイオンが半導体基板に拡散する場合がある。このような半導体基板に拡散したイオンが、半導体素子に達すると、半導体素子の特性が劣化したり、半導体素子が誤作動を起こしたりする可能性がある。
このような半導体素子と固体電池を同一の半導体基板に形成した電池搭載集積回路装置において、固体電池の充放電を担うイオンが半導体基板に与える影響を低減する方法として、固体電池直下の半導体基板にN型の不純物をドープした拡散層を形成し、この拡散層に固体電池の正極の電位以上の高い電位を印加することが提案されている(特許文献1参照)。
固体電池の正極の電位以上の高い電位を印加された拡散層は、固体電池の充放電を担う正のイオン、例えばリチウムイオンが半導体基板へ拡散するのを防止することができる。このため、充放電を担うイオンにより、半導体素子の特性が劣化したり、半導体素子が誤作動を起こしたりすることを防止することができる。
特開2003−133420号公報
しかしながら、上記のような構成では、拡散層に固体電池の正極の電位より高い電位を印加する際、拡散層と電位印加用の電極との接触抵抗が高くなる。この接触抵抗を低減するためには、固体電池直下の拡散層内のN型不純物の濃度を高くする必要がある。
固体電池の基板上に占める面積が小さい場合には、形成すべき拡散層の領域を小さくすることができる。このため、拡散層内のN型不純物の濃度を高くするために必要なN型不純物の量は少なくて済む。しかしながら、固体電池の基板上に占める面積が大きい場合には、形成すべき拡散層の領域が大きくなる。このため、拡散層内のN型不純物の濃度を高くするために必要なN型不純物の量も多くなる。さらに、必要とされるN型不純物の量が多くなると、拡散層の形成に必要とされる時間も増大してしまう。このように、半導体基板上に形成される固体電池が大きくなるにつれて、生産効率が低下するという問題が生じる。
そこで、本発明は、多量のN型不純物を用いることなく、半導体素子の特性劣化や半導体素子の誤作動を効率的に防止することができる電池搭載集積回路装置を提供することを目的とする。
本発明は、
(1)半導体基板、
(2)前記半導体基板上に搭載された固体電池、
(3)前記半導体基板上に搭載された集積回路、
(4)前記半導体基板の前記固体電池が搭載される領域と、前記集積回路が搭載される領域との間に形成された、N型不純物を含む第1拡散層、ならびに
(5)前記半導体基板の前記固体電池が搭載される領域の下方に形成され、前記第1拡散層と互いに重なり合っている、N型不純物を含む第2拡散層を具備する電池搭載集積回路装置に関する。固体電池は、正極、負極、および正極と負極との間に配置された固体電解質からなり、第1拡散層におけるN型不純物の濃度は、第2拡散層におけるN型不純物の濃度よりも高い。
上記電池搭載集積回路装置において、第1拡散層におけるN型不純物の濃度が、1×1019atoms/cm3以上であることが好ましい。
上記電池搭載集積回路装置において、第2拡散層におけるN型不純物の濃度に対する第1拡散層におけるN型不純物の濃度の比が、1×105以下であることが好ましい。
上記電池搭載集積回路装置において、第1拡散層および第2拡散層が、正の電位を有することが好ましい。
上記正の電位は、負極に対する正極の電位以上であることがさらに好ましい。
上記電池搭載集積回路装置において、第1拡散層は、固体電池が搭載された領域を包囲することが好ましい。
上記電池搭載集積回路装置は、さらに、第1拡散層と外部とを導通する配線層を備えることが好ましい。
上記電池搭載集積回路装置は、さらに、第1拡散層および第2拡散層に与えられる電位を制御する電位制御部を備えることが好ましい。
本発明により、多量のN型不純物を用いることなく、半導体素子の特性劣化や半導体素子の誤作動を効率的に防止することができる電池搭載集積回路装置を提供することができる。
以下、本発明の電池搭載集積回路装置について、図面を参照しながら説明する。
実施の形態1
本発明の一実施形態に係る電池搭載集積回路装置を図1に示す。
図1の電池搭載集積回路装置10は、半導体基板11と、半導体基板11上に搭載された固体電池12および集積回路(図示せず)を有する。電池搭載集積回路装置10は、さらに半導体基板11の固体電池12が搭載される領域18と、集積回路が搭載される領域19との間に形成された、N型不純物を含む第1拡散層13、および半導体基板11の固体電池12が搭載された領域18の下方に形成された、N型不純物を含む第2拡散層14を有する。ここで、半導体基板11の表面には、絶縁層15が形成されている。また、半導体基板11上に形成された配線層16は、第1拡散層13に接続している。第1拡散層13と第2拡散層14とは、互いに重なっている。また、第1拡散層13は、第2拡散層14内に形成されてもよい。
固体電池12は、半導体基板11上に順次積層された、負極集電体膜121、負極膜122、固体電解質膜123、正極膜124、および正極集電体膜125からなる。また、正極と負極の位置は、逆であってもよい。
本実施形態において、固体電池12は、表面保護層17によって保護されている。
半導体基板11としては、種々のものを用いることができる。例えば、シリコン基板、サファイア基板、ならびにシリコン窒化物、アルミナ、石英などからなる基板が挙げられる。
半導体基板11の表面にある絶縁層15としては、半導体基板11と負極集電体膜121とを絶縁できるものを用いることができる。絶縁層15の例としては、シリコン酸化膜からなるもの、またはシリコン窒化物、アルミナ、石英、もしくはポリイミドのような樹脂からなるもの等が挙げられる。
例えば、シリコン基板上に絶縁層としてシリコン酸化膜を形成する場合には、プラズマCVD法を用いて、シリコン基板上にシリコン酸化膜からなる絶縁層を形成することができる。シリコン酸化膜の場合、500オングストローム程度の厚みがあれば、その絶縁性を確保することができる。
N型不純物としては、リンや砒素などの5価の元素を用いることができる。
負極集電体膜121としては、薄膜形成可能な負極集電体材料からなるものを用いることができる。その負極集電体材料の例としては、銅やニッケルなどが挙げられる。
負極膜122としては、薄膜形成可能な負極材料からなるものを用いることができる。その負極材料としては、グラファイトや金属リチウムなどが挙げられる。
正極膜124としては、薄膜形成可能な正極材料からなるものを用いることができる。その正極材料としては、LiCoO2、LiMn24などが挙げられる。
正極集電体膜125としては、薄膜形成可能な正極集電体材料からなるものを用いることができる。その正極集電体材料としては、アルミニウムやニッケルなどが挙げられる。
固体電解質膜123としては、リチウムイオン導電性固体電解質、銀イオン導電性固体電解質、銅イオン導電性固体電解質などを、電極材料に応じて用いることができる。
リチウムイオン導電性固体電解質としては、Li2S−SiS2、Li3PO4−Li2S−SiS2、LiI−Li2S−SiS2、LiI、LiI−Al23、Li3N、Li3N−LiI−LiOH、Li2O−SiO2、Li2O−B23、LiI−Li2S−P25、LiI−Li2S−B23、Li3.6Si0.60.44、LiI−Li3PO4−P25等が用いることができる。また、ポリエチレンオキサイドなどの有機ドライポリマー等も、リチウムイオン導電性固体電解質として用いることができる。
リチウムイオン導電性固体電解質を用いた場合、電極材料としては、LixCoO2、LixNiO2、LixMn24、LixTiS2、LixMoS2、LixMoO2、Lix25、Lix613、金属リチウム、Li3/4Ti5/34等、通常リチウム電池に用いられる化合物を、所望する電池電圧となるように組み合わせて用いることができる。なお、上記化合物において、0<x<2とする。
銅イオン導電性固体電解質としては、RbCu41.5Cl3.5、CuI−Cu2O−MoO3、Rb4Cu167Cl13等を用いることができる。
固体電解質に銅イオン導電体を用いた場合、電極材料としては、金属Cu、Cu2S、CuxTiS2、Cu2Mo67.8等を用いることができる。
銀イオン導電性固体電解質としては、α−AgI、Ag64WO4、C65NHAg56、AgI−Ag2O−MoO3、AgI−Ag2O−B23、AgI−Ag2O−V25等を用いることができる。
また、銀イオン導電性固体電解質を用いた場合、電極材料としては、金属Ag、Ag0.725、AgxTiS2等を用いることができる。
上記負極集電体膜、正極集電体膜、負極膜、正極膜、および固体電解質膜は、真空蒸着法、スパッタ法などで作製することができる。
配線層16としては、導電性材料からなるものを用いることができる。この導電性材料としては、アルミニウム等が挙げられる。
次に、第1拡散層13と第2拡散層14について説明する。
上記のように、第1拡散層13は半導体基板の固体電池を搭載する領域と集積回路を搭載する領域との間に配置され、第2拡散層14は固体電池を搭載する領域の下方に配置されている。また、第1拡散層13と第2拡散層14は互いに重なり合っている。このため、配線層を通して第1拡散層13に正の電位を与えると、半導体基板の固体電池を搭載する領域の下方の第2拡散層も正の電位となる。
例えば、リチウム固体電池の場合、陽イオンであるリチウムイオンが、固体電池の充放電を担う。第1拡散層13および第2拡散層14は、正の電位であるため、陽イオンであるリチウムイオンは、第1拡散層13や第2拡散層14と電気的に反発することになる。このため、リチウムイオンが、第1拡散層13や第2拡散層14を越えて、半導体基板中を拡散することを防止することができる。従って、集電体膜121や絶縁層15にピンホールやクラックなどが生じていたとしても、リチウムイオン等の充放電を担う陽イオンが、固体電池を充放電する際に固体電池から回路形成領域へと拡散するのを防ぐことが可能になる。
さらに、本発明においては、第1拡散層におけるN型不純物の濃度は、第2拡散層におけるN型不純物の濃度よりも高い。これにより、配線層16と、配線層16と導通する第1拡散層13との間の接触抵抗が低減する。このため、従来とは異なり、第1拡散層を通して、第2拡散層14に正の電位を印加することが可能となる。
このように、N型不純物の濃度が高い第1拡散層13を設けることにより、第2拡散層14におけるN型不純物の濃度を高くする必要がないため、用いるN型不純物の量を低減することができる。
また、第1拡散層におけるN型不純物の濃度は、1×1019atoms/cm3〜1×1023atoms/cm3であることが好ましく、1×1020atoms/cm3〜1×1022atoms/cm3であることがさらに好ましい。第1拡散層におけるN型不純物の濃度が、1×1019atoms/cm3以上であれば、第1拡散層における電位のふらつきを抑えることが可能となる。
一方、第1拡散層におけるN型型不純物の濃度が、1×1023atoms/cm3より大きい場合には、第2拡散層の濃度をさらに大きくする必要が生じ、用いるN型不純物の量が増加してしまう。
さらに、第2拡散層におけるN型不純物の濃度に対する第1拡散層におけるN型不純物の濃度の比が、1×101〜1×105であることが好ましく、1×102〜1×103であることがさらに好ましい。
第2拡散層におけるN型不純物の濃度に対する第1拡散層におけるN型不純物の濃度の比が、1×101以上であれば、単セルからなる固体電池を搭載した場合において、陽イオンの半導体基板への拡散を確実に防止することができ、信頼性の高い電池搭載集積回路装置とすることができる。
一方、上記濃度の比が、1×105より大きくなると、第1拡散層13または第2拡散層14のブレークダウン電圧が低下し、所望の電圧を印加することができなくなる。
第1拡散層に含まれるN型不純物と第2拡散層に含まれるN型不純物とは、同じ元素であっても、異なる元素であってもよい。また、上記のような5価の元素を複数種混合したものをN型不純物としてもよい。
上記第1拡散層13および第2拡散層14の大きさや深さは、用いられる半導体基板の大きさ、半導体基板上に搭載される固体電池の大きさ等によって、適宜決定される。
上記第1拡散層13および第2拡散層14に印加される正の電位は、負極を基準とする正極の電位以上の電位であることが好ましい。これは、正極から出る固体電池の充放電を担うイオン、例えば、Li+イオンのようなアルカリ金属イオンなどは、負極のような正極電位よりも低いところに引っ張られる傾向にあるからである。
また、負極を基準とする正極の電位以上の正の電位は、固体電池の充放電が行われているときのみに印加されてもよいし、常時印加されていてもよい。例えば、電池や半導体回路の特性に影響を与えなければ、第1拡散層13または第2拡散層14のブレークダウン電圧まで、正の電位を印加できる。
この正の電位を印加するための電源としては、上記固体電池を用いてもよいし、他の電源を用いてもよい。
また、本発明においては、単セルからなる固体電池12の代わりに、単セルを複数個積層した固体電池または単セルからなる固体電池を、直列または並列に接続したものを用いてもよい。この場合、積層数等によって固体電池の電圧が変化するので、この固体電池の電圧以上の正の電位を第1拡散層13および第2拡散層14に印加することが好ましい。
このような正の電位の制御は、電位制御部によって行われてもよい。この場合、電位制御部に、拡散層13および14に印加される正の電位の大きさを予め設定しておくことにより、正の電位の大きさを制御することができる。または、負極に対する正極の電位を検出し、その電位以上の正の電位を印加させるようにしてもよい。ここで、電位制御部は、正の電位を印加するための電源部を有していてもよい。
また、この電位制御部により、拡散層13および14に、正の電位が常時印加されるようにしてもよいし、固体電池の充放電が行われるときにのみ、拡散層13および14に正の電位が印加されるようにしてもよい。また、この電位制御部は、電池搭載集積回路装置に設けてもよいし、電池搭載集積回路装置外に設けてもよい。
次に、第1拡散層13と第2拡散層14の作製方法の一例を示す。
N型不純物を含む第1拡散層13は、例えば、半導体基板上に半導体素子からなる集積回路を形成する際に、集積回路搭載領域と固体電池搭載領域との間に、N型不純物をイオン注入することにより形成することができる。例えば、N型不純物の加速電圧40keV、ドーズ量4.0×1015/cm2の注入条件で、幅0.5mm、厚さ0.2μmの第1拡散層を形成することができる。
N型不純物を含む第2拡散層14は、例えば、以下のように形成することができる。第1拡散層を形成する前に、固体電池が形成される領域に、N型不純物をイオン注入する。このときの注入条件は、例えば、N型不純物の加速電圧100keV、ドーズ量5.0×1015/cm2とする。その後、1000℃で60分間、熱処理する。これにより、幅10mm、厚さ3μmの第2拡散層14を形成することができる。
上記のように、第2拡散層14は、熱処理を必要とすることから、第1拡散層の形成前に形成することが好ましい。
また、第1拡散層13および第2拡散層14におけるN型不純物の濃度は、第1拡散層13および第2拡散層14を形成するときの、N型不純物の加速電圧やドーズ量を調節することにより、適宜制御することができる。
実施の形態2
第1拡散層が、固体電池が搭載された領域を包囲するように形成された電池搭載集積回路装置について、図2および図3を参照しながら説明する。
図2の電池搭載集積回路装置20は、半導体基板21上に、固体電池22および集積回路(図示せず)を搭載している。図3に示されるように、半導体基板21の固体電池が搭載される領域28と、集積回路が搭載される領域29との間には、N型不純物を含む第1拡散層23が形成されている。また、半導体基板21の固体電池22が搭載される領域28の下方には、N型不純物を含む第2拡散層24が形成されている。ここで、上記実施の形態1の場合と同様に、半導体基板21の表面には、絶縁層25が形成されている。また、半導体基板21上に形成された配線層26は、第1拡散層23に接続している。第1拡散層23と第2拡散層24とは、互いに重なっている。また、第1拡散層23は、第2拡散層24内に形成されてもよい。
本実施形態においても、第1拡散層23におけるN型不純物の濃度は、第2拡散層24におけるN型不純物に濃度よりも大きい。また、第1拡散層23におけるN型不純物の濃度、ならびに第2拡散層24におけるN型不純物の濃度に対する第1拡散層23におけるN型不純物の濃度の比は、上記実施の形態1の場合と同様である。
固体電池22は、半導体基板21上に順次積層された、負極集電体膜221、負極膜222、固体電解質膜223、正極膜224、および正極集電体膜225からなる。また、正極と負極の位置は、逆であってもよい。
半導体基板21、固体電池22、N型不純物等は、上記実施の形態1と同様なものを用いることができる。
本実施形態において、第1拡散層23は、固体電池が搭載された領域を包囲するように形成されている。このため、固体電池の直下だけでなく固体電池の周囲も、負極に対する正極の電位以上の高い電位を印加することにより、正の電位にすることができる。これにより、第1拡散層23により包囲された領域からの、固体電池の充放電を担うイオンの移動をより抑制するとともに、その領域の周りに、集積回路を自在に配置することが可能となる。
また、負極に対する正極の電位以上の正の電位は、固体電池の充放電を行うときだけ印加してもよいし、常時印加してもよい。また、正の電位の制御は、上記実施の形態1と同様に、電位制御部を用いて行うことができる。
上記第1拡散層23および第2拡散層24の大きさや深さは、上記実施の形態1の場合と同様に、用いられる半導体基板の大きさ、半導体基板上に搭載される固体電池の大きさ等によって、適宜決定される。
以下、本発明を、実施例に基づいて説明する。
図4〜図7に示されるようにして、図1に示されるような電池搭載集積回路装置を作製した。図4〜図7では、第1拡散層、第2拡散層、および固体電池の作製方法を主に示している。
図4(1)に示されるシリコン基板31上に、プラズマCVD法により、厚さ1500オングストロームのシリコン酸化膜32を形成した。ここで、シリコン基板31としては、直径4インチ、厚さ525μm、P型で、比抵抗が10〜15Ω・cmのものを用いた。プラズマCVD法において、反応ガスとしてSiH4およびN2Oを用い、周波数50kHzの低周波を、4kWの出力で反応ガスに照射することにより、プラズマを発生させた。また、シリコン酸化膜32の成長温度を380℃とした。
シリコン酸化膜32の上に、感光性レジストを塗布した。この塗布には、回転数2000rpmのスピンコーターを用い、塗布した感光性レジストの厚さを3000オングストロームとした。塗布後、100℃で15分間熱処理を行い、レジスト膜33を形成した(図4(2))。
次に、図4(3)に示すように、露光装置を用いて、レジスト膜33に短波長光線(波長:436nm)を照射した。このとき、開口部35を有するようにパターニングされた石英マスク34を用いた。
その後、有機アルカリ(テトラメチルアンモニウムハイドロオキサイド)からなる現像液に浸し、レジスト膜33のパターニングを行った。
次に、RIE(Reactive Ion Etching)ドライエッチングにより、レジスト膜33により被覆されていない部分のシリコン酸化膜32をエッチングし、シリコン基板上に、レジスト膜に被覆されたシリコン酸化膜36のみを残した。
ここで、ドライエッチングには、13.56MHzの高周波、およびエッチングガスとしてCHF3を用いた。また、このとき、マスク合わせマークも形成した。以降のレジスト露光工程では、このマークを基準にしてマスク合わせを行った。これにより、後の工程で形成され、パターニングされる膜が、各々ずれないようにした。
シリコン酸化膜36上に残ったレジスト膜を、レジスト剥離液に浸漬して除去した。次に、リンを、イオン注入機を用いて、シリコン基板31のシリコン酸化膜36で被覆されていない部分にイオン注入した(図4(4))。このとき、リンの加速電圧を100KeVとし、ドーズ量を5×1012/cm2とした。
この後、炉中において、1000℃で1時間、加熱処理して、N型不純物を含む第2拡散層37を形成した(図5(5))。ここで、形成した第2拡散層37は、深さを3μmとし、面積を100mm2(10mm(縦)×10mm(横))とした。また、第2拡散層37に含まれるN型不純物濃度を、SIMS(Secondary Ion Mass Spectrometry)を用いて測定すると、その濃度は1×1016/cm3であった。
次に、シリコン酸化膜36および第2拡散層37上に、プラズマCVD法を用いて、厚さ1500オングストロームのシリコン酸化膜38を形成した(図5(6))。ここで、プラズマCVD法において、反応ガスとしてSiH4およびN2Oを用い、この反応ガスに、周波数50kHzの低周波を4kWの出力で照射することにより、プラズマを発生させた。また、シリコン酸化膜38の成長温度を380℃とした。
シリコン酸化膜38上に、感光性レジストを、厚さ3000オングストロームとなるように塗布した。この塗布には、回転数2000rpmのスピンコーターを用いた。次いで、100℃で15分間熱処理を行い、レジスト膜39を形成した(図5(7))。
開口部41を有するようにパターニングされた石英マスク40を用いて、レジスト膜39に短波長光線を照射した(図5(8))。このとき、短波長光線の照射には、露光装置を用いた。この後、有機アルカリ(テトラメチルアンモニウムハイドロオキサイド)からなる現像液に浸し、レジスト膜39のパターニングを行った。これにより、第1拡散層が形成される部分のレジスト膜39を取り除いた。
次に、レジスト膜39が取り除かれた部分のシリコン酸化膜38を、RIEドライエッチングによりエッチングして取り除いた。この除去により、第1拡散層が形成される部分のシリコン基板を露出させた。この後、残ったレジスト膜39を、レジスト剥離液に浸漬して除去した。
ここで、上記ドライエッチングには、13.56MHzの高周波、およびエッチングガスとしてCHF3を用いた。
上記ようにして形成されたシリコン基板の露出した部分に、N型不純物であるヒ素を、イオン注入機を用いてイオン注入した。このとき、ヒ素の加速電圧を40KeVとし、ドーズ量を4×1015/cm2とした(図6(9))。
これにより、N型不純物を含む第1拡散層42を形成した(図6(10))。ここで、第1拡散層42は、その深さを0.2μmとし、面積を4.75mm2(0.5mm(縦)×9.5mm(横))とした。また、第1拡散層42に含まれるN型不純物(この場合、リンおよびヒ素)の濃度を、SIMSを用いて測定した結果、不純物濃度は、1×1020/cm3であった。以上により、第2拡散層におけるN型不純物の濃度に対する第1拡散層におけるN型不純物の濃度の比は、1×104となった。
次に、フッ酸水溶液(5vol%)に10分間浸漬して、シリコン酸化膜36および38を除去した。
ここまでの工程は、集積回路(MOSトランジスタ)の形成と同時に行った。
次に、第1拡散層および第2拡散層が形成されたシリコン基板31上に、回転数1000rpmのスピンコーターを用いて、ポリイミド膜43を1μmの厚さで形成した(図6(11))。
この後、上述のようなフォトリソグラフィ技術を用いて、ポリイミド膜43を、15mm(縦)×15mm(横)(面積:225mm2)にパターニングした。これにより、第1拡散層42が形成されているシリコン基板部分を露出させた。
次いで、第1拡散層42が形成されているシリコン基板部分およびポリイミド膜43上に、チャンバ内圧が10mTorrの真空蒸着装置を用いて、厚み1μmおよび面積81mm2(9mm(縦)×9mm(横))の金属アルミニウム膜を形成した。この金属アルミニウム膜を、上述のフォトリソグラフィ技術とRIEドライエッチング装置を用いてパターニングして、正極集電体膜45と、第1拡散層42に接続された配線層44を形成した(図7(12))。
正極集電体膜45上に、RFマグネトロンスパッタ法により、LiCoO2からなる膜を形成した。このとき、厚み5μmおよび面積64mm2(8mm(縦)×8mm(横))を有するように、所定の金属マスク(SUS304製)を用いた。また、上記スパッタリングにおいて、ターゲットへの照射線の出力を200W、スパッタガスとしてArとO2との混合ガス(Ar:O2=3:1)、スパッタガスの導入量を20SCCM、チャンバ内圧を20mTorrとした。
次いで、このLiCoO2からなる膜を、400℃で2時間アニールして、正極膜46を形成した。
正極膜46上に、Li2S−SiS2−Li3PO4からなる厚さ2μmの固体電解質膜47を形成した。次いで、固体電解質膜47上に、グラファイトからなる厚さ5μmの負極膜48を形成した。固体電解質膜47および負極膜48の形成には、レーザーアブレーション法を用いた。上記レーザーアブレーション法において、チャンバ内圧を10-2Torrとし、シリコン基板31の温度を800℃とした。レーザーとしては、波長が266nmであり、エネルギー密度が2025mJ/cm2であるYAGレーザーを用いた。また、このYAGレーザーの繰り返し周波数を10Hzとし、ショット数を36000とした。
上記固体電解質膜47および負極膜48は、それぞれ、上述のフォトリソグラフィー技術とRIEドライエッチング装置とを用いて、面積が49mm2(7mm(縦)×7mm(横))となるようにパターニングした。
負極膜48上に、金属銅からなる負極集電体膜49を真空蒸着法により形成した(図7(13))。このとき、所定の形状にパターニングされた金属マスク(SUS304製)を用いて、負極集電体膜49の厚さを1μmとし、面積を49mm2(7mm(縦)×7mm(横))とした。ここで、得られた電池の容量は、300μAhであった。
固体電池が形成されたシリコン基板31上に、回転数1500rpmのスピンコーターを用いて、液状エポキシ樹脂(日立化成工業(株)製:CEL−C−1102)を、1μmの厚さで塗布した。次いで、塗布した液状エポキシ樹脂を、150℃で3時間、熱硬化することにより、表面保護層50を形成した。最後に、表面保護層50を、上述のようなフォトリソグラフィ技術およびRIEドライエッチング装置を用いて、図7(14)に示されるようにパターニングして、電池搭載集積回路装置を得た。得られた電池搭載集積回路装置を、装置1とした。
固体電池搭載領域を包囲するように、第1拡散層および配線層を形成したこと以外、実施例1と同様にして、図2に示されるような電池搭載集積回路装置を作製した。このようにして得られた電池搭載集積回路装置を装置2とした。
[評価]
上記装置1および2の第1拡散層および第2拡散層に、外部電源を用いて負極に対する正極の電位以上の正の電位(5V)を印加した状態で、固体電池の充放電を行った。このとき、隣接するP型およびN型のMOSトランジスタの基本特性の異常の有無について調べた。
基本特性として、Vd−Id特性およびオン電圧特性について調べた。
[Vd−Id特性]
まず、ゲートに、0V、1V、2V、3V、4V、または5Vの電圧を印加した状態で、N型のMOSトランジスタのドレインに0Vから5Vの電圧を連続的に印加することにより、流れるドレイン電流を測定した。
[オン電圧特性]
ドレインに5Vの電圧を印加した状態で、ゲートに印加する電圧(ゲート電圧)を増加させて、ドレイン電流が1μAとなるゲート電圧を測定した。
いずれの測定においても、5V仕様のN型MOSトランジスタの設計値通りであった。
P型のMOSトランジスタについても、上記と同様に、Vd−Id特性およびオン電圧特性について調べた。
ゲートに、0V、−1V、−2V、−3V、−4V、または−5Vの電圧を印加した状態で、ドレインに、0Vから−5Vの電圧を連続的に印加して、流れるドレイン電流を測定した。
また、ドレインに−5Vの電圧を印加した状態で、ゲートに印加する電圧(ゲート電圧)をマイナス方向に増加させて、ドレイン電流が−1μAとなるゲート電圧を測定した。
いずれの測定においても、5V仕様のP型MOSトランジスタの設計値通りであった。
このように、MOSトランジスタの基本特性に異常は見られなかった。
また、第2拡散層におけるN型不純物の濃度に対する第1拡散層におけるN型不純物の濃度の比が、1×101、1×102、1×103、または1×105となるようにしたこと以外、実施例1と同様にして、電池搭載集積回路装置を作製した。得られた装置を、それぞれ、装置3、装置4、装置5および装置6とした。なお、第1拡散層のN型不純物の濃度は、1×1019/cm3とした。
装置3〜6についても、上記と同様にして、MOSトランジスタのVd−Id特性とオン電圧特性を測定した。その結果、いずれの装置においても、MOSトランジスタの基本特性に異常は見られなかった。
以上のように、本発明の電池搭載集積回路装置は、固体電池と同一基板上に形成される集積回路が、固体電池の充放電を担うイオンにより汚染されることを効率的に防止することができる。
上記では、半導体基板上に、半導体素子からなる集積回路と固体電池を形成したものについて説明した。本発明は、半導体素子からなる集積回路を搭載した場合だけでなく、電子素子からなる集積回路が搭載されている場合にも、用いることができる。
また、本発明は、半導体基板のみではなく、リチウムイオンが拡散するすべての基板を用いる場合にも適用することができる。さらに、リチウムイオン電池のみではなく、アルカリ金属イオンが充放電を担うすべての固体電池の場合にも、本発明を適用することが可能である。
本発明により、固体電池の充放電を担うイオンが半導体基板に拡散することにより生じる半導体素子の特性劣化や半導体素子の誤作動を効率的に防止することができる電池搭載集積回路装置を提供することができる。
図1は、本発明の一実施形態にかかる電池搭載集積回路装置の要部を示す縦断面図である。 図2は、本発明の別の実施形態にかかる電池搭載集積回路装置の平面図である。 図3は、図2のIII−III線断面図である。 図4は、図1の電池搭載集積回路装置の製造工程を示す縦断面図である。 図5は、図1の電池搭載集積回路装置の製造工程を示す縦断面図である。 図6は、図1の電池搭載集積回路装置の製造工程を示す縦断面図である。 図7は、図1の電池搭載集積回路装置の製造工程を示す縦断面図である。
符号の説明
10、20 電池搭載集積回路装置
11、21 半導体基板
12、22 固体電池
121、221、49 負極集電体膜
122、222、48 負極膜
123、223、47 固体電解質
124、224、46 正極膜
125、225、45 正極集電体膜
13、23 第1拡散層
14、24 第2拡散層
15、25 絶縁層
16、26、44 配線層
17、50 表面保護層
18、28 固体電池が搭載される領域
19、29 集積回路が搭載される領域
31 シリコン基板
32、36、38 シリコン酸化膜
33、39 レジスト膜
34、40 石英マスク
35、41 石英マスクの開口部
37 第2拡散層
42 第1拡散層
43 ポリイミド膜

Claims (8)

  1. 電池搭載集積回路装置であって、
    (1)半導体基板、
    (2)前記半導体基板上に搭載された固体電池、
    (3)前記半導体基板上に搭載された集積回路、
    (4)前記半導体基板の前記固体電池が搭載される領域と、前記集積回路が搭載される領域との間に形成された、N型不純物を含む第1拡散層、ならびに
    (5)前記半導体基板の前記固体電池が搭載された領域の下方に形成され、前記第1拡散層と互いに重なり合っている、N型不純物を含む第2拡散層
    を具備し、
    前記固体電池は、正極、負極、および前記正極と前記負極との間に配置された固体電解質からなり、
    前記第1拡散層におけるN型不純物の濃度は、前記第2拡散層におけるN型不純物の濃度よりも高い
    電池搭載集積回路装置。
  2. 前記第1拡散層におけるN型不純物の濃度が、1×1019atoms/cm3以上である請求項1記載の電池搭載集積回路装置。
  3. 前記第2拡散層におけるN型不純物の濃度に対する前記第1拡散層におけるN型不純物の濃度の比が、1×105以下である請求項1記載の電池搭載集積回路装置。
  4. 前記第1拡散層および前記第2拡散層が、正の電位を有する請求項1記載の電池搭載集積回路装置。
  5. 前記正の電位が、前記負極に対する前記正極の電位以上である請求項4記載の電池搭載集積回路装置。
  6. 前記第1拡散層が、前記固体電池が搭載された領域を包囲する請求項1記載の電池搭載集積回路装置。
  7. さらに、前記第1拡散層と外部とを導通する配線層を備える請求項1記載の電池搭載集積回路装置。
  8. さらに、前記第1拡散層および前記第2拡散層に与えられる電位を制御する電位制御部を備える請求項1記載の電池搭載集積回路。
JP2004110122A 2003-04-04 2004-04-02 電池搭載集積回路装置 Expired - Fee Related JP3713036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004110122A JP3713036B2 (ja) 2003-04-04 2004-04-02 電池搭載集積回路装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003101251 2003-04-04
JP2004110122A JP3713036B2 (ja) 2003-04-04 2004-04-02 電池搭載集積回路装置

Publications (2)

Publication Number Publication Date
JP2004320011A true JP2004320011A (ja) 2004-11-11
JP3713036B2 JP3713036B2 (ja) 2005-11-02

Family

ID=33478886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110122A Expired - Fee Related JP3713036B2 (ja) 2003-04-04 2004-04-02 電池搭載集積回路装置

Country Status (1)

Country Link
JP (1) JP3713036B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099796A (ja) * 2010-10-07 2012-05-24 Semiconductor Energy Lab Co Ltd 薄膜素子の作製方法及び半導体装置の作製方法
WO2015121771A1 (en) * 2014-02-14 2015-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015129051A1 (ja) 2014-02-25 2015-09-03 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
JP2016039375A (ja) * 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 半導体装置および電子機器
WO2016176336A1 (en) * 2015-04-27 2016-11-03 Applied Materials, Inc. Printed circuit board assembly with integrated circuit chip package and solid state battery
JP2020020800A (ja) * 2006-11-16 2020-02-06 株式会社半導体エネルギー研究所 装置
US20220013846A1 (en) * 2019-03-29 2022-01-13 Murata Manufacturing Co., Ltd. Solid-state battery

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11656258B2 (en) 2006-11-16 2023-05-23 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
US11061058B2 (en) 2006-11-16 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
JP2021015807A (ja) * 2006-11-16 2021-02-12 株式会社半導体エネルギー研究所 装置
JP7009591B2 (ja) 2006-11-16 2022-01-25 株式会社半導体エネルギー研究所 装置
JP2020020800A (ja) * 2006-11-16 2020-02-06 株式会社半導体エネルギー研究所 装置
JP2012099796A (ja) * 2010-10-07 2012-05-24 Semiconductor Energy Lab Co Ltd 薄膜素子の作製方法及び半導体装置の作製方法
US9917197B2 (en) 2010-10-07 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US10290908B2 (en) 2014-02-14 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10862177B2 (en) 2014-02-14 2020-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11848429B2 (en) 2014-02-14 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015121771A1 (en) * 2014-02-14 2015-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11342599B2 (en) 2014-02-14 2022-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI603525B (zh) * 2014-02-25 2017-10-21 日本麥克隆尼股份有限公司 裝設了輔助電池的電路晶片及其製造方法
US10090507B2 (en) 2014-02-25 2018-10-02 Kabushiki Kaisha Nihon Micronics Secondary battery-mounted circuit chip and manufacturing method thereof
WO2015129051A1 (ja) 2014-02-25 2015-09-03 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
US10903206B2 (en) 2014-08-08 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11276685B2 (en) 2014-08-08 2022-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2022000908A (ja) * 2014-08-08 2022-01-04 株式会社半導体エネルギー研究所 半導体装置
JP7142135B2 (ja) 2014-08-08 2022-09-26 株式会社半導体エネルギー研究所 半導体装置
US11817453B2 (en) 2014-08-08 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2016039375A (ja) * 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 半導体装置および電子機器
WO2016176336A1 (en) * 2015-04-27 2016-11-03 Applied Materials, Inc. Printed circuit board assembly with integrated circuit chip package and solid state battery
US20220013846A1 (en) * 2019-03-29 2022-01-13 Murata Manufacturing Co., Ltd. Solid-state battery

Also Published As

Publication number Publication date
JP3713036B2 (ja) 2005-11-02

Similar Documents

Publication Publication Date Title
US7253494B2 (en) Battery mounted integrated circuit device having diffusion layers that prevent cations serving to charge and discharge battery from diffusing into the integrated circuit region
JP3708474B2 (ja) 半導体装置
US7045372B2 (en) Apparatus and method for forming a battery in an integrated circuit
US5576225A (en) Method of forming electric circuit using anodic oxidation
US20070166905A1 (en) Method of manufacturing semiconductor device with trench
DE102014101058B4 (de) Verfahren zur herstellung einer integrierten schaltung und integrierte schaltung
JP5731169B2 (ja) 薄膜リチウムイオン電池を作製する方法
KR100239414B1 (ko) 반도체 소자의 제조방법
CN110870122B (zh) 具有快速充电速度的薄膜锂离子电池
US7288792B2 (en) Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus
JP3713036B2 (ja) 電池搭載集積回路装置
KR20030086825A (ko) 트랩형 비휘발성 메모리 장치의 제조 방법
KR100549269B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의 제조방법
KR20020047230A (ko) 반사-방지 코팅으로 반도체 메모리 디바이스를 제조하는방법
KR100741882B1 (ko) 고전압 소자 및 그 제조방법
JPS61207073A (ja) アクテイブマトリクス基板の製造方法
JPS59184555A (ja) 半導体集積回路装置およびその製造方法
CN111048523A (zh) 阵列基板及其制备方法
CN113795960A (zh) 处理层状结构的方法
JPH0917867A (ja) 半導体装置におけるコンタクト部の形成方法
US3855008A (en) Mos integrated circuit process
KR0166856B1 (ko) 반도체소자 제조방법
KR100292688B1 (ko) 반도체장치의플라즈마손상완화방법
KR0122521B1 (ko) 반도체 소자 제조방법
JPS6354769A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040902

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050228

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3713036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080826

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090826

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100826

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110826

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120826

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130826

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees