JP2004311788A - Sheet module and its manufacturing method - Google Patents

Sheet module and its manufacturing method Download PDF

Info

Publication number
JP2004311788A
JP2004311788A JP2003104553A JP2003104553A JP2004311788A JP 2004311788 A JP2004311788 A JP 2004311788A JP 2003104553 A JP2003104553 A JP 2003104553A JP 2003104553 A JP2003104553 A JP 2003104553A JP 2004311788 A JP2004311788 A JP 2004311788A
Authority
JP
Japan
Prior art keywords
sheet
semiconductor
module
resin
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003104553A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Yamamoto
義之 山本
Seiichi Nakatani
誠一 中谷
Toshiyuki Kojima
俊之 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003104553A priority Critical patent/JP2004311788A/en
Publication of JP2004311788A publication Critical patent/JP2004311788A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high density semiconductor built-in module having a felexible performance with an identical material used for an underfill and an insulating layer of the semiconductor, and to provide a method for manufacturing it. <P>SOLUTION: The semiconductor built-in module has an electrically insulating layer (101) comprising a mixture of an inorganic filler and a resin, an interconnection carrier layer having at least an interonnection pattern (102) on one side of the layer (101), an interconnection pattern layer (103) on the other side, an inner via hole (104) for mutually connecting between the pattern (102) and the pattern (103), and a semiconductor (105) embedded in the electrically insulating layer, The external electrode of the semiconductor (105) is connected to the pattern (102) through a projecting electrode (106), an electrically insulating material existing between the external electrode surface of the semiconductor (105) and the interconnection carrier comprises the same material as the electrically insulating layer, and the pattern layer (103) on the layer (101) and the other side of the layer (101) forms approximately identical surface. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、高密度なモジュールの実現が可能であり、かつフレキシブル性を有する半導体内蔵モジュール及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化に伴い、半導体の高密度、高機能化が一層叫ばれている。これによりそれらを実装するため回路基板もまた小型高密度なものが望まれている。これらの要求に対し、高密度実装を実現する手段として、ＬＳＩ間や部品間の電気配線を最短距離で接続できる基板の層間の電気接続方式であるインナビアホール接続法が、最も回路の高密度配線化が図れることから各方面で開発が進められている。しかしながらこれらの方法によっても、２次元的に部品を高密度に実装することは限界に近づきつつある。
【０００３】
またこれらのインナービア構造の高密度実装基板は、樹脂系の材料で構成されるため、熱伝導度が低く、部品実装が高密度になればなる程部品からの発生する熱を放熱させることは困難となる。２０００年の予測では、ＣＰＵのクロック周波数が１ＧＨｚ程度になるといわれており、またその機能の高度化とあいまってＣＰＵの消費電力も１チップ当たり１００〜１５０Ｗに達しようとする予測もある。また高速化、高密度化に伴いノイズの影響も避けて通れなくなりつつある。従って回路基板は高密度、高機能に加え、対ノイズ、放熱性に加え部品を内蔵した３次元実装形態のモジュールの出現が期待されている。
【０００４】
このような要求に対し、多層セラミック基板を応用し内部にコンデンサや抵抗体を形成したモジュールが提案されている。このようなセラミック多層基板では、基板材料と同時焼性可能な高誘電体材料をシート状に加工し、内部に挟み込んで焼成することで得られるが、異種の材料を同時焼性する場合、焼結タイミングのずれや、焼結時の収縮率の違いにより、焼成後そりが生じたり内部の配線に剥離が生じたりすることがあり、精密な焼成条件のコントロールが必要である。またセラミック基板による部品内蔵は、先に示した通り同時焼性が基本であるため、コンデンサや抵抗体などは形成できるが、シリコンなどの半導体を同時焼性することは不可能であり内蔵することはできない。
【０００５】
一方、低温で半導体などの能動部品やコンデンサ、抵抗などの受動部品を内蔵させた回路基板の提案がなされている。下記特許文献１〜２には、プリント基板材に形成された銅配線に電子部品を搭載し、更にその上に樹脂で一面に被覆して埋め込み層を形成し、さらに接着剤で複数層接着する方法が記載されており、また下記特許文献３には貫通のスルーホール内に誘電体などの材料を埋設し、表面電極を形成してコンデンサや抵抗を内蔵する方法が記載されている。
【０００６】
また、下記特許文献４には、インナービア構成で半導体やコンデンサなどを内蔵させる方法が記載されている。
【０００７】
【特許文献１】
特開平０３−６９１９１号公報
【０００８】
【特許文献２】
特開平１１−１０３１４７号公報
【０００９】
【特許文献３】
特開平０９−２１４０９２号公報
【００１０】
【特許文献４】
特開平１１−２２０２６２号公報
【００１１】
【発明が解決しようとする課題】
しかし、上記の場合において内蔵前に部品を配線上に実装している。半導体ベアチップを内蔵する場合においてもあらかじめ半導体を実装しておく必要があるため半導体周囲には封止樹脂が存在する。そのため、上記半導体内蔵基板において半導体の近くにビアを形成することが困難である。
【００１２】
本発明は、前記従来の問題を解決するため、高密度なモジュールの実現が可能であり、かつフレキシブル性を有する半導体内蔵モジュール及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
前記目的を達成するため、本発明のシート状モジュールは、無機フィラーと樹脂の混合物を含む電気絶縁層と、前記電気絶縁層の片面に少なくとも配線パターンを有する配線キャリア層と、前記電気絶縁層の他方面に配線パターン層を備え、前記配線キャリア層の配線パターンと前記他方面の配線パターン間を相互に接続するインナービアと、前記電気絶縁層内部に埋め込まれた半導体を含むシート状モジュールであって、前記半導体の外部電極が前記配線キャリアの配線パターンと突起電極を介して電気接続し、前記半導体の外部電極面と前記配線キャリア間に存在する電気絶縁材料が、前記電気絶縁層と同一の材料であり、前記電気絶縁層及び前記電気絶縁層の他方面の前記配線パターン層とが略同一面を形成していることを特徴とする。
【００１４】
本発明のシート状モジュール第２番目の製造方法は、無機フィラーと樹脂の混合物をシート状に加工し、前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂組成物を充填し、離型フイルムの片面に配線パターンを形成し、半導体の外部電極上に導電性の突起物を形成し、配線パターンを有する配線キャリア層に前記貫通孔に導電性樹脂組成物を充填したシート状物を位置合わせして重ね、前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、前記半導体を重ねたシート状物に銅箔を重ね、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装し、加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させ、前記銅箔を加工して配線パターンを形成することを含むことを特徴とする。
【００１５】
本発明のシート状モジュール第２番目の製造方法は、無機フィラーと樹脂の混合物をシート状加工し、前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂組成物を充填し、離型フイルムの片面に配線パターンを形成し、半導体の外部電極上に導電性の突起物を形成し、配線パターンを有する配線キャリア層に前記貫通孔に導電性樹脂組成物を充填したシート状物を位置合わせして重ね、前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、前記半導体を重ねたシート状物に前記離型フイルム上に配線パターンを有する前記離型フイルムの配線パターンを内側にして位置合わせして重ね、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装し、加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させ、前記離型フイルムを剥離することを含むことを特徴とする。
【００１６】
【発明の実施の形態】
本発明のシート状モジュールは、半導体の外部電極が配線キャリアの配線パターンと突起電極を介して電気接続し、半導体の外部電極面と配線キャリア間に存在する電気絶縁材料が、電気絶縁層と同一の材料であり、電気絶縁層及び電気絶縁層の他方面の配線パターン層とが略同一面を形成していることにより、半導体近傍にビアを形成することができ、高密度なシート状モジュールを形成できる。
【００１７】
また、本構造の電気絶縁層を複数層有する多層シート状モジュールとすることでより高密度に半導体を実装したモジュールを実現できる。
【００１８】
また、前記配線層は支持体の表面に形成されていてもよい。支持体を剥離することにより、配線基板等に実装可能なパッケージが得られる。また、露出した配線パターン上に他の電気素子などが実装できる。この場合において、前記支持体が有機フイルム又は金属箔からなることが望ましい。また、配線キャリアが電気絶縁層と２層以上の配線層を有することで、多層の半導体内蔵モジュールが可能である。また前記構成においては、配線キャリアの電気絶縁層として補強材と熱硬化樹脂を用いることとで、この機械的強度を有するモジュールを実現できる。
【００１９】
配線キャリアの電気絶縁層として、熱可塑性樹脂からなるフイルム状基材を用いることで、フレキシブル性を有する多層配線構造のモジュールを実現できる。前記配線キャリアの電気絶縁層の補強材と熱硬化樹脂で構成された電気絶縁層の熱硬化樹脂が、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つであるであることが望ましい。耐熱性や電気絶縁性に優れるからである。前記配線キャリアの電気絶縁層の熱可塑性樹脂からなるフイルム状基材が、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂から選ばれる少なくとも一つであることが望ましい。
【００２０】
また前記構成において、前記電気絶縁層及び前記電気絶縁層の他方面の前記配線パターン層と前記半導体の外部電極面と反対の面とが略同一面を形成することが望ましい。これにより前記電気絶縁層の厚みが半導体の厚み程度のモジュールを実現できる。また前記に加え、半導体表面を露出させることでモジュール表面の半導体を直接冷却可能な放熱性の優れた半導体内蔵モジュールを実現できる。
【００２１】
また前記構成において、前記無機フィラーと樹脂の混合物からなる電気絶縁層の厚みが１．５倍以下であり、前記配線キャリアを含めた総厚みが２００μｍ以下で、かつ可トウ性を有することを特徴とすることが望ましい。これによってフレキシブル性を持ったモジュールを実現できる。
【００２２】
前記無機フィラーと樹脂の混合物からなる電気絶縁層の樹脂に、熱硬化性樹脂を用いることで、前記に加え前記半導体が熱硬化樹脂で封止されていて機械的強度を有するモジュールを実現できる
また前記構成において、前記無機フィラーが、ＳｉＯ２，Ａｌ２Ｏ３，ＭｇＯ，ＴｉＯ２，ＢＮ，ＡｌＮ及びＳｉ３Ｎ４から選ばれる少なくとも一つであることが望ましい。種々の性能を発揮させることができるからである。即ち，Ａｌ２Ｏ３，ＴｉＯ２，ＢＮ，ＡｌＮを用いた場合、熱伝導性に優れたモジュールとなる。また、ＭｇＯでは、熱伝導が良好になりかつ熱膨張係数を大きくすることができる。さらにＳｉＯ２（特に非結晶ＳｉＯ２）であれば、熱膨張係数が小さく、軽く、また誘電率の小さいモジュールとすることができる。
【００２３】
また前記構成において、前記インナービアを金属メッキとすることで、既存のメッキプロセスを利用してビア形成と同時に前記絶縁体表面に薄い配線層を形成できる。
【００２４】
前記インナービアを導電性樹脂組成物とすることで、多層高密度ビアがインナービア構造で形成できる。これによって薄くきわめて高密度なモジュールが実現できる。
【００２５】
また上記に加えて記載のシート状モジュールの無機フィラーと樹脂の混合物からなる電気絶縁層に、更に受動部品を内蔵することで、多様なモジュールを作製できる。
【００２６】
さらに、前記受動部品として既存のチップ部品を内蔵することで容易に特性の安定したモジュールが実現できる。
【００２７】
あるいは、前記受動部品が前記配線層のパターン間に形成された膜状受動部品であることで薄型モジュールの実現が可能である。この場合において、膜状受動部品が、薄膜もしくは無機フィラーと熱硬化樹脂の混合物よりなる抵抗、コンデンサ、インダクタからなるものが望ましい。薄膜では優れた性能の受動部品が得られるからである。また、フィラーと熱硬化性樹脂の混合物よりなる受動部品は、製造が容易で信頼性も高い。
【００２８】
本発明の第１〜２番目の製造方法によれば、簡易な工法でシート状モジュールを形成できる。また離型フイルムに配線パターンを形成したものを使用するので、エッチング後の湿式処理が不要となり、より工程を簡略化できる。
【００２９】
前記構成においては、前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂組成物を充填する工程とに代えて、加熱硬化の後、貫通孔を形成し、銅メッキによってスルーホールとすることが望ましい。従来のスルーホール技術をそのまま利用することができるので、工業上極めて有効である。
【００３０】
前記製造方法において、配線パターンを有する配線キャリア層に積層して半導体を実装したが、銅箔を積層して絶縁層の加熱硬化後に前記銅箔を加工して配線パターンを形成して配線パターンを形成することを特徴とする。この方法により、簡易な工法でシート状モジュールを形成できる。
【００３１】
前記製造方法において、前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ねる工程と前記半導体を重ねたシート状物に銅箔を重ねる工程とが、前記半導体の外部電極と反対の面を銅箔に固定する工程と前記半導体を固定した前記銅箔を前記シート状物に位置合わせして重ねる工程であることを特徴とする。この方法により、半導体内蔵と前記シート状物の硬化を同時にでき、簡易な工法でシート状モジュールを形成できる。
【００３２】
前記製造方法において、前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ねる工程と前記半導体を重ねたシート状物に銅箔を重ねる工程とが、前記半導体の外部電極と反対の面を銅箔に固定する工程と前記半導体を固定した前記銅箔を前記シート状物に位置合わせして重ねる工程であることを特徴とする。この方法により半導体内蔵と前記シート状物の硬化を同時にでき、簡易な工法でシート状モジュールを形成できる。
【００３３】
前記製造方法において、前記半導体の外部電極と反対の面を前記離型フイルムに固定が接着剤によって行われ、前記離型フイルムを剥離する工程において前記接着剤が前記半導体と一体となって剥離されることを特徴とする。この方法によって一括して位置合わせして積層できるので、簡易な工法でシート状モジュールを形成できる。
【００３４】
前記製造方法において、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程が、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程の後であることを特徴とする。この方法によって一括して位置合わせして積層できるので、簡易な工法でシート状モジュールを形成できる。
【００３５】
前記製造方法において、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程と、加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させる工程とが、加熱加圧することで同時に行われることを特徴とする。これによって簡易な工法でシート状モジュールを形成できる。
【００３６】
前記構成において、前記配線パターンを有する配線キャリア層として基板を用いることができる。これによって容易に多層の半導体内蔵モジュールを形成できる。
【００３７】
また前記構成において、半導体の外部電極上に導電性の突起物が金バンプであることが望ましい。
【００３８】
また前記構成において、加熱加圧する温度が１５０〜２６０℃の範囲であることが望ましい。
【００３９】
また前記構成において、加熱加圧する圧力が１０〜２００Ｋｇ／ｃｍ２の範囲であることが望ましい。
【００４０】
以下、図面を参照して、本発明の実施形態の一例について解説する。
【００４１】
（実施の形態１）
この実施の形態１は、本発明のシート状モジュールの一例であり、図１はこの実施形態の半導体内蔵シート状モジュールの断面図である。この実施形態の半導体内蔵シート状モジュールは、電気絶縁層１０１と、電気絶縁層１０１の片面に少なくとも形成された配線層１０２と、電気絶縁層１０１の他方面に配線パターン層１０３を有し、配線キャリア層として配線層１０２と配線パターン層１０３を電気的に接続するインナービア１０４と、電気絶縁層１０１の内部に配置された半導体１０５を含み、配線層１０２と半導体１０５との接続は、突起電極１０６を介して接続されており、配線層１０２と半導体１０５間に存在する電気材料が、電気絶縁層１０１と同一の材料よりなる。電気絶縁層１０１は、無機フィラーと樹脂とを含む混合物からなる。無機フィラーには、たとえば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮ又はＳｉＯ２などを用いることができる。無機フィラーは、混合物に対して７０重量％から９５重量％であることが好ましい。無機フィラーの平均粒子径は、０．１μｍ〜２０μｍ以下であることが好ましい。熱硬化性樹脂には、たとえば、耐熱性が高いエポキシ樹脂、フェノール樹脂又はシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。なお、混合物は、さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてもよい。
【００４２】
配線層１０２及び配線パターン層１０３は、電気導電性を有する物質からなり、たとえば、銅箔や導電性樹脂組成物からなる。配線パターンとして銅箔を用いる場合、たとえば、電解メッキにより作製された厚さ１８μｍ〜３５μｍ程度の銅箔が使用できる。銅箔は、電気絶縁層１０１との接着性を向上させるため、電気絶縁層１０１と接触する面を粗化することが望ましい。また、銅箔には、接着性及び耐酸化性向上のため、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛又はニッケルをメッキしたものを使用してもよい。また、配線層１０２及び配線パターン層１０３には、エッチング法又は打ち抜き法で形成された金属板のリードフレームを用いてもよい。以後、配線キャリア表面の配線層及び配線パターン層をまとめる場合は、「配線パターン」と表記する。
【００４３】
インナービア１０４は、たとえば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅又はニッケルなどを用いることができる。金、銀、銅又はニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂又はシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。
【００４４】
半導体１０５は、たとえば、トランジスタ、ＩＣ、ＬＳＩなどの素子が用いられる。半導体素子は、半導体ベアチップであってもよい。
【００４５】
図１に示したシート状モジュールでは、配線層と１０２と配線パターン層１０３とが、電気絶縁層１０１の貫通孔に充填されたインナービア１０４によって接続される。したがって、図１に示したシート状モジュールでは、高密度に回路部品１０３を実装することができる。
【００４６】
また、本発明のシート状モジュールでは、電気絶縁層１０１に含まれる無機フィラーによって回路部品で発生した熱が速やかに伝導される。したがって、信頼性の高いシート状モジュールが得られる。
【００４７】
また、図１に示したシート状モジュールでは、電気絶縁層１０１に用いる無機フィラーを選択することによって、電気絶縁層１０１の線膨張係数、熱伝導度、誘電率などを容易に制御することができる。電気絶縁層１０１の線膨張係数を半導体素子と略等しくすると、温度変化によるクラックの発生等を防止することができるため、信頼性の高いシート状モジュールが得られる。電気絶縁層１０１の熱伝導性を向上させると、高密度で回路部品を実装した場合にも、信頼性の高いシート状モジュールが得られる。電気絶縁層１０１の誘電率を低くすることによって、誘電損失の少ない高周波回路用モジュールが得られる。
【００４８】
また、図１に示したシート状モジュールでは、半導体１０５の背面が電気絶縁層１０１と略同一平面を形成していて、半導体１０５の背面が露出しているため、半導体を直接冷却可能である。
【００４９】
また、本発明のシート状モジュールは、電気絶縁層１０１の材料として、無機フィラーと樹脂との混合物を用いているため、セラミック基板と異なり、高温で焼成する必要がなく製造が容易である。
【００５０】
なお、図１に示したシート状モジュールでは、配線層１０２及び配線パターン層１０３は電気絶縁層１０１に埋設されている場合を示したが、配線層１０２及び配線パターン層１０３が電気絶縁層１０１に埋設されていなくもよい（図５（ｈ））。
【００５１】
また、図１に示したシート状モジュールでは配線層１０２及び配線パターン層１０３上に回路部品が実装されていない場合を示したが、キャリア層１０２及び配線パターン層１０３上の回路部品を内蔵してもよい（以下の実施形態において同様である）。
【００５２】
配線層１０２及び配線パターン層１０３上に回路部品を実装することによって、さらに高密度に回路部品を実装できる。
【００５３】
（実施の形態２）
この実施の形態２は、本発明のシート状モジュールの一例であり、図２はこの実施形態の半導体内蔵シート状モジュールの断面図である。
【００５４】
同図において、実施の形態１と同一名称の要素は、実施の形態１と同様の構成である。実施の形態２に示したシート状モジュールでは、実施の形態１のシート状モジュールに対して半導体２０５の背面が電気絶縁層２０１に内蔵されている。
【００５５】
（実施の形態３）
この実施の形態３は、本発明のシート状モジュールの一例であり、図３はこの実施形態の半導体内蔵シート状モジュールの断面図である。
【００５６】
同図において、実施の形態１と同一名称の要素は、実施の形態１と同様の構成である。
【００５７】
実施の形態３に示したシート状モジュールでは、実施の形態１のシート状モジュールに対して配線キャリア層として配線層１０２のみであったものが表層に配線層３０２を有する多層基板３０７となっている。
【００５８】
多層基板としてはガラスエポキシ基板といった樹脂基板、セラミック基板又はフレキ基板といった従来の多層基板を用いることができる。
【００５９】
（実施形態４）
この実施の形態４は、本発明のシート状モジュールの一例であり、図４はこの実施形態の半導体内蔵シート状モジュールの断面図である。
【００６０】
同図において、実施の形態３と同一名称の要素は、実施の形態３と同様の構成である。
【００６１】
実施の形態４に示したシート状モジュールでは、実施の形態４のシート状モジュールに対してインナービアに代えてスルーホール４０４を有する。なお、本実施の形態では配線キャリア層として多層基板４０７を用いる場合を示しているが、実施の形態１と同様にキャリア層が配線層のみの形態でも可能である。
【００６２】
（実施形態５）
この実施形態５では、図１に示したシート状モジュールの製造方法の一実施形態を説明する。実施形態５で用いられる材料及び半導体は、実施形態１で説明したものである。
【００６３】
図５（ａ）〜（ｈ）はシート状モジュールの製造工程の一実施形態を示す断面図である。まず、図５（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物５０１を形成する。板状の混合物５０１は、無機フィラーと未硬化状態の熱硬化性樹脂とを混合してペースト状混練物とし、そのペースト状混練物を一定厚みに成型することによって形成することができる。板状の混合物５０１を、熱硬化性樹脂の硬化温度より低い温度で熱処理をしてもよい。熱処理をすることによって、混合物５０１の可撓性を維持しながら粘着性を除去することができるため、その後の処理が容易になる。また、溶剤によって熱硬化性樹脂を溶解させた混合物では、熱処理をすることによって、溶剤の一部を除去することができる。
【００６４】
その後、図５（ｂ）に示すように、混合物５０１の所望の位置に貫通孔５０２を形成することによって、貫通孔５０２が形成された板状体を形成する。貫通孔５０２は、たとえば、レーザ加工、ドリルによる加工又は金型による加工で形成することができる。レーザ加工は、微細なピッチで貫通孔５０２を形成することができ、削り屑が発生しないため好ましい。レーザ加工では、炭酸ガスレーザやエキシマレーザを用いると加工が容易である。なお、貫通孔５０２は、ペースト状混練物を成型して板状の混合物５０１を形成する際に、同時に形成してもよい。
その後、図５（ｃ）に示すように、貫通孔５０２に導電性樹脂組成物５０３を充填することによって、貫通孔５０２に導電性樹脂組成物５０３が充填された板状体を形成する。
【００６５】
図５（ａ）〜（ｃ）の工程と平行して、半導体５０４上に突起電極５０５を形成する。
【００６６】
図５（ａ）〜（ｃ）の工程と平行して、銅箔５０６ａ及び５０６ｂを形成する。
その後、図５（ｆ）に示すように、銅箔５０６ａ、図５（ｃ）の板状体、突起電極５０５を形成した半導体５０４及び銅箔５０６ｂを重ねる。
【００６７】
その後、図５（ｇ）に示すように、位置合わせして重ねたものを加圧することによって半導体５０４を埋設させると同時に突起電極５０５によって半導体５０４を銅箔５０６ａに電気的に接続する。このようにして板状体を形成した後、これを加熱することによって、混合物５０１及び導電性樹脂組成物５０３中の熱硬化性樹脂を硬化させ、半導体５０４が埋設された板状体を形成する。加熱は、混合物５０１及び導電性樹脂組成物５０３中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、混合物５０１は電気絶縁層５０７となり、導電性樹脂組成物はインナービア５０８となる。この工程によって、銅箔５０６ａ及び５０６ｂと半導体５０４と絶縁層５０７とが機械的に強固に接着する。
【００６８】
また、インナービア５０８によって、銅箔５０６ａ及び５０６ｂが電気的に接続される。なお、加熱によって混合物５０１及び導電性樹脂組成物５０３中の熱硬化性樹脂を硬化させる際に、加熱しながら１０ｋｇ／ｃｍ２〜２００ｋｇ／ｃｍ２の圧力で加圧することによって、シート状モジュールの機械的強度を向上させることができる（以下の実施形態において同様である）。
【００６９】
その後、図５（ｈ）に示すように、銅箔５０６ａ及び５０６ｂを加工することによって配線パターン５０９ａ及び５０９ｂを形成する。
【００７０】
このようにして、実施形態１で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態１で説明したシート状モジュールを容易に製造することができる。
【００７１】
なお、実施形態５では、貫通孔５０１に充填する導電性物質として導電性樹脂組成物５０３を用いたが、熱硬化性の導電性物質であればよい（以下の実施形態において同様である）。
【００７２】
（実施形態６）
この実施形態６では、図１に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態６で用いられる材料は、実施形態１で説明したものである。
【００７３】
図６（ａ）〜（ｈ）は、実施形態６におけるシート状モジュールの製造工程を示す断面図である。まず、図６（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物６０１を形成する。この工程は図５（ａ）と同様であるため、重複する説明は省略する。
【００７４】
その後、図６（ｂ）に示すように、混合物６０１の所望の位置に、貫通孔６０２を形成する。この工程は図５（ｂ）と同様であるため、重複する説明は省略する。
【００７５】
その後、図６（ｃ）に示すように、貫通孔６０２に導電性樹脂組成物６０３を充填することによって、貫通孔６０２に導電性樹脂組成物６０３が充填された板状体を形成する。
【００７６】
図６（ａ）〜（ｃ）の工程と平行して、半導体６０４上に突起電極６０５を形成する。
図６（ａ）〜（ｃ）の工程と平行して、図６（ｅ）に示すように、離型フイルム６０７上に配線パターン６０６を形成する。離型フイルム６０７には、たとえば、ポリエチレンテレフタレートやポリフェニレンサルファイトのフイルムを用いることができる。配線パターン６０６は、たとえば、離型フイルム６０７に銅箔を接着した後フォトリソ工程及びエッチング工程を行うことによって形成できる。また、配線パターン６０６には、エッチング法又は打ち抜き法で形成された金属板のリードフレームを用いてもよい。
【００７７】
その後、図６（ｆ）に示すように、配線パターン６０６ａ及び６０６ｂと導電性物質６０３とが所望の部分で接続されるように、離型フイルム６０７ａ、図６（ｃ）の板状体及び離型フイルム６０７ｂを位置合わせして重ねる。
【００７８】
その後、図６（ｇ）に示すように、位置合わせして重ねたものを加圧し加熱することによって半導体６０４を埋設させると同時に突起電極６０５によって半導体６０４を配線パターン６０６ａに電気的に接続させ、混合物６０１及び導電性樹脂組成物６０３中の熱硬化性樹脂を硬化させ、半導体６０４ならびに配線パターン６０６ａ及び６０６ｂが埋設された板状体を形成する。加熱は、混合物６０１及び導電性樹脂組成物６０３中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、混合物６０１は電気絶縁層６０８となり、導電性樹脂組成物６０２はインナービア６０９となる。
【００７９】
その後、図６（ｈ）に示すように、離型フイルム６０６ａ及び６０６ｂを図６（ｇ）の板状体から剥離する。
【００８０】
このようにして、実施形態１で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態１で説明したシート状モジュールを容易に製造することができる。
【００８１】
なお、本方法では、あらかじめ配線パターン６０６を形成した離型フイルム６０７を用いるため、配線パターン６０６が電気絶縁層６０８に埋め込まれ表面が平坦なシート状モジュールを製造できる（以下の実施形態において離型フイルムを用いる場合は同様である）。
【００８２】
（実施の形態７）
この実施形態７では、図１に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態７で用いられる材料は、実施形態１で説明したものである。
【００８３】
図７（ａ）〜（ｈ）は、実施形態７におけるシート状モジュールの製造工程を示す断面図である。まず、図７（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物７０１を形成する。この工程は図５（ａ）と同様であるため、重複する説明は省略する。
【００８４】
その後、図７（ｂ）に示すように、混合物７０１の所望の位置に、貫通孔７０２を形成する。この工程は図５（ｂ）と同様であるため、重複する説明は省略する。
【００８５】
その後、図７（ｃ）に示すように、貫通孔７０２に導電性樹脂組成物７０３を充填することによって、貫通孔７０２に導電性樹脂組成物７０２が充填された板状体を形成する。
【００８６】
図７（ａ）〜（ｃ）の工程と平行して、図７（ｄ）に示すように、離型フイルム７０７ａ上に配線パターン７０６ａを形成する。この工程は図６（ｅ）と同様であるため、重複する説明は省略する。
【００８７】
さらに、図７（ａ）〜（ｃ）の工程と平行して、図７（ｅ）に示すように、離型フイルム７０７ｂ上に突起電極７０５を形成した半導体７０４と配線パターン７０６ｂを固定する。なお、本工程では図７（ｄ）と同様の工程で作製した配線パターン７０６ｂを有する離型フイルム７０６ｂ上に突起電極７０５を形成した半導体７０４を固定する工程にすることで容易に作製できる。
【００８８】
その後、図７（ｆ）に示すように、配線パターン７０６ａ及び７０６ｂと導電性物質７０３とが所望の部分で接続されるように、図７（ｅ）の半導体が固定された離型フイルム７０７ｂ、図７（ｃ）の板状体及び図７（ｄ）の離型フイルム７０７ｂを位置合わせして重ねる。
【００８９】
その後、図７（ｇ）に示すように、位置合わせして重ねたものを加圧し加熱することによって半導体７０４を埋設させると同時に突起電極７０５によって半導体７０４を配線パターン６０６ａに電気的に接続させ、混合物７０１及び導電性樹脂組成物７０３の熱硬化性樹脂を硬化させ、半導体７０４ならびに配線パターン７０６ａ及び７０６ｂが埋設された板状体を形成する。加熱は、混合物７０１及び導電性樹脂組成物７０３中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、混合物７０１は電気絶縁層７０８となり、導電性樹脂組成物７０２はインナービア６０９となる。
【００９０】
その後、図７（ｈ）に示すように、離型フイルム７０６ａ及び７０６ｂを図７（ｇ）の板状体から剥離する。
【００９１】
このようにして、実施形態１で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態１で説明したシート状モジュールを容易に製造することができる。
【００９２】
（実施の形態８）
この実施形態８では、図２に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態８で用いられる材料は、実施形態２で説明したものである。図８（ａ）〜（ｊ）は、実施形態８におけるシート状モジュールの製造工程を示す断面図である。まず、図８（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物８０１を形成する。この工程は図５（ａ）と同様であるため、重複する説明は省略する。
【００９３】
その後、図８（ｂ）に示すように、混合物８０１の所望の位置に、貫通孔８０２を形成する。この工程は図５（ｂ）と同様であるため、重複する説明は省略する。その後、図８（ｃ）に示すように、貫通孔８０２に導電性樹脂組成物８０３を充填することによって、貫通孔８０２に導電性樹脂組成物８０３が充填された板状体を形成する。
【００９４】
図８（ａ）〜（ｃ）の工程と平行して、半導体８０４上に突起電極８０５を形成する。また、図８（ａ）〜（ｃ）の工程と平行して、銅箔８０６を形成する。
【００９５】
その後、図８（ｆ）に示すように、銅箔８０６ａ、図８（ｃ）の板状体及び突起電極８０５を形成した半導体８０４を重ねる。
【００９６】
その後、図８（ｇ）に示すように、加圧することによって半導体８０４を埋設させると同時に突起電極８０５によって半導体８０４を銅箔８０６ａに電気的に接続させる。
【００９７】
その後、図８（ｈ）に示すように、図８（ｇ）の板状体にさらに図８（ｃ）の板状体及び銅箔８０６ｂを位置合わせして重ねる。
【００９８】
その後、図８（ｉ）に示すように、位置合わせして重ねたものを加圧し加熱することによって一体化させる。混合物８０１及び導電性樹脂組成物８０３中の熱硬化性樹脂を硬化させ、半導体８０４が埋設された板状体を形成する。加熱は、混合物８０１及び導電性樹脂組成物８０３中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、混合物８０１は電気絶縁層８０７となり、導電性樹脂組成物８０２はインナービア８０８となる。
【００９９】
その後、図８（ｊ）に示すように、銅箔８０６ａ及び８０６ｂを加工することによって配線パターン８０９ａ及び８０９ｂを形成する。
【０１００】
このようにして、実施形態２で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態１で説明したシート状モジュールを容易に製造することができる。
【０１０１】
（実施の形態９）
この実施形態９では、図２に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態９で用いられる材料は、実施形態２で説明したものである。図９（ａ）〜（ｊ）は、実施形態９におけるシート状モジュールの製造工程を示す断面図である。まず、図９（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物９０１を形成する。この工程は図５（ａ）と同様であるため、重複する説明は省略する。
【０１０２】
その後、図９（ｂ）に示すように、混合物９０１の所望の位置に、貫通孔９０２を形成する。この工程は図５（ｂ）と同様であるため、重複する説明は省略する。
【０１０３】
その後、図９（ｃ）に示すように、貫通孔９０２に導電性樹脂組成物９０３を充填することによって、貫通孔９０２に導電性樹脂組成物９０３が充填された板状体を形成する。
【０１０４】
図９（ａ）〜（ｃ）の工程と平行して、半導体９０４上に突起電極９０５を形成する。
【０１０５】
図９（ａ）〜（ｃ）の工程と平行して、図９（ｅ）に示すように、離型フイルム９０７上に配線パターン９０６を形成する。この工程は図６（ｅ）と同様であるため、重複する説明は省略する。
【０１０６】
その後、図９（ｆ）に示すように、配線パターン９０６ａ及びと導電性物質９０３とが所望の部分で接続されるように図９（ｃ）の板状体及び離型フイルム９０６７ａを位置合わせして重ね、さらに突起電極９０５を形成した半導体９０４を位置合わせして重ねる。
【０１０７】
その後、図９（ｇ）に示すように、加圧することによって半導体９０４を埋設させると同時に突起電極９０５によって半導体９０４を配線パターン９０６ａに電気的に接続させる。
【０１０８】
その後、図９（ｈ）に示すように、図９（ｇ）の板状体にさらに図９（ｃ）の板状体及び離型フイルム９０７ｂを位置合わせして重ねる。
【０１０９】
その後、図９（ｉ）に示すように、位置合わせして重ねたものを加圧し加熱することによって一体化させる。混合物９０１及び導電性樹脂組成物９０３中の熱硬化性樹脂を硬化させ、半導体９０４ならびに配線パターン９０６ａ及び９０６ｂが埋設された板状体を形成する。加熱は、混合物９０１及び導電性樹脂組成物９０３中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、混合物９０１は電気絶縁層９０８となり、導電性樹脂組成物９０２はインナービア９０９となる。
【０１１０】
その後、図９（ｊ）に示すように、離型フイルム９０７ａ及び９０７ｂを図９（ｉ）の板状体から剥離する。
【０１１１】
このようにして、実施形態１で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態１で説明したシート状モジュールを容易に製造することができる。
【０１１２】
（実施の形態１０）
この実施形態１０では、図２に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態１０で用いられる材料は、実施形態２で説明したものである。図１０（ａ）〜（ｈ）は、実施形態１０におけるシート状モジュールの製造工程を示す断面図である。まず、図１０（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物１００１を形成する。この工程は図５（ａ）と同様であるため、重複する説明は省略する。
【０１１３】
その後、図１０（ｂ）に示すように、混合物１００１の所望の位置に、貫通孔１００２を形成する。この工程は図５（ｂ）と同様であるため、重複する説明は省略する。
【０１１４】
その後、図１０（ｃ）に示すように、貫通孔１００２に導電性樹脂組成物１００３を充填することによって、貫通孔１００２に導電性樹脂組成物１００３が充填された板状体を形成する。
【０１１５】
図１０（ａ）〜（ｃ）の工程と平行して、図１０（ｄ）に示すように、銅箔１００６を形成する。さらに、図１０（ａ）〜（ｃ）の工程と平行して、図１０（ｅ）に示すように、図１０（ｄ）に示した銅箔１００６上に、突起電極１００５を形成した半導体１００４を接着層１００７を介して固定する。接着層１００６としては、熱硬化性樹脂や熱可塑性樹脂組成物を用いることができ、無機フィラーを含んでいてもよい。
【０１１６】
その後、図１０（ｆ）に示すように、銅箔１００６ａ、図１０（ｃ）の板状体、半導体１００４を固定した銅箔１００６ｂを重ねる。
【０１１７】
その後、図１０（ｇ）に示すように、位置合わせして重ねたものを加圧することによって半導体１００４を埋設させると同時に突起電極１００５によって半導体１００４を銅箔１００６ａに電気的に接続する。このようにして板状体を形成した後、これを加熱することによって、混合物１００１及び導電性樹脂組成物１００３中の熱硬化性樹脂を硬化させ、半導体１００４が埋設された板状体を形成する。加熱は、混合物１００１及び導電性樹脂組成物１００３中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、混合物１００１は電気絶縁層１００８となり、導電性樹脂組成物はインナービア１００９となる。この工程によって、銅箔１００６ａ及び１００６ｂと半導体１００４と絶縁層１００８とが機械的に強固に接着する。
【０１１８】
その後、図１０（ｈ）に示すように、銅箔１００６ａ及び１００６ｂを加工することによって配線パターン１００１０ａ及び１００１０ｂを形成する。
【０１１９】
このようにして、実施形態２で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態２で説明したシート状モジュールを容易に製造することができる。
【０１２０】
（実施の形態１１）
この実施形態１１では、図２に示したシート状モジュールの製造方法の他の一実施形態を説明する。実施形態１１で用いられる材料は、実施形態２で説明したものである。図１１（ａ）〜（ｈ）は、実施形態１１におけるシート状モジュールの製造工程を示す断面図である。まず、図１１（ａ）に示すように、無機フィラーと熱硬化性樹脂とを含む混合物を加工することによって板状の混合物１１０１を形成する。この工程は図５（ａ）と同様であるため、重複する説明は省略する。
【０１２１】
その後、図１１（ｂ）に示すように、混合物１１０１の所望の位置に、貫通孔１１０２を形成する。この工程は図５（ｂ）と同様であるため、重複する説明は省略する。
【０１２２】
その後、図１１（ｃ）に示すように、貫通孔１１０２に導電性樹脂組成物１１０３を充填することによって、貫通孔１１０２に導電性樹脂組成物１１０３が充填された板状体を形成する。
【０１２３】
図１１（ａ）〜（ｃ）の工程と平行して、図１１（ｄ）に示すように、離型フイルム１１０７上に配線パターン１１０６を形成する。この工程は図６（ｅ）と同様であるため、重複する説明は省略する。
【０１２４】
さらに、図１１（ａ）〜（ｃ）の工程と平行して、図１１（ｅ）に示すように、図１１（ｄ）に示した配線パターン１１０６を形成した離型フイルム１１０７上に突起電極１１０５を形成した半導体１１０４を接着層１１０８を介して固定する。
【０１２５】
その後、図１１（ｆ）に示すように、配線パターン１１０６ａ及び１１０６ｂと導電性物質１１０３とが所望の部分で接続されるように、半導体が固定された離型フイルム１１０７ａ、図１１（ｃ）の板状体、及び離型フイルム１１０７ｂを位置合わせして重ねる。
【０１２６】
その後、図１１（ｇ）に示すように、位置合わせして重ねたものを加圧し加熱することによって半導体１１０４を埋設させると同時に突起電極１１０５によって半導体１１０４を配線パターン１１０６ａに電気的に接続させ、混合物１１０１及び導電性樹脂組成物１１０３中の熱硬化性樹脂を硬化させ、半導体１１０４及び接着層１１０８ならびに配線パターン１１０６ａ及び１１０６ｂが埋設された板状体を形成する。加熱は、混合物１１００及び導電性樹脂組成物１１０３中の熱硬化性樹脂が硬化する温度以上の温度（たとえば１５０℃〜２６０℃）で行い、混合物１１０１は電気絶縁層１１０９となり、導電性樹脂組成物１１０２はインナービア１１１０となる。
【０１２７】
その後、図１１（ｈ）に示すように、離型フイルム１１０７ａ及び１１０７ｂを図１１（ｇ）の板状体から剥離する。この時、接着層１１０８と離型フイルム１１０７ｂで剥離して、接着層１１０８は電気絶縁層１１０９に残る。
このようにして、実施形態２で説明したシート状モジュールが形成される。上記製造方法によれば、実施形態２で説明したシート状モジュールを容易に製造することができる。
【０１２８】
【実施例】
以下具体的な実施例を詳細に解説する。
【０１２９】
（実施例１）
本発明の半導体内蔵モジュールの作製に際し、まず無機フィラーと熱硬化樹脂によるシート状物の作製方法から説明する。本実施例に使用したシート状物の作製方法は、無機フィラーと液状の熱硬化樹脂を攪拌混合機により混合した。使用した攪拌混合機は、所定の容量の容器に無機フィラーと液状の熱硬化樹脂を投入し、容器自体を回転させながら公転させるもので、比較的粘度が高くても充分な分散状態が得られるものである。実施した半導体内蔵モジュール用のシート状物の配合組成は、無機フィラーである平均粒子径２．３μｍのシリカ粉末７５重量％と、液状熱硬化樹脂であるエポキシ樹脂：日本ペルノックス（株）製（商品名“ＷＥ−２０２５”、酸無水系硬化剤含む）２４．８重量％と、添加物としてカーボンブラックを０．２重量％とした。作製方法は、上記組成で秤量・混合されたペースト状の混合物の所定量を取り、離型フイルム上に滴下させた。混合条件は、所定量の無機フィラーと前記液状エポキシ樹脂を容器に投入し、本容器ごと混練機によって混合した。混練機は、容器を公転させながら、自転させる方法により行われるもので１０分程度の短時間で混練が行われる。また離型フイルムとして厚み７５μｍの表面にシリコンによる離型処理を施されたポリエチレンテレフタレートフィルムを用いた。滴下させた離型フイルム上の混合物にさらに離型フイルムを重ね、加圧プレスで一定厚みになるようにプレスした。次に離型フイルムで挟持された混合物を離型フイルムごと加熱し、粘着性が無くなる条件下で熱処理した。熱処理条件は、温度が１２０℃で１５分間保持である。これにより前記混合物は、厚み１４０μｍの粘着性のないシート状物ができた。前記熱硬化エポキシ樹脂は、硬化開始温度が１３０℃であるため、前記熱処理条件下では、未硬化状態（Ｂステージ）であり、以降の工程で加熱により再度溶融させることができた（図５（ａ））。
【０１３０】
このようにして作製したシート状物を所定の大きさにカットし、炭酸ガスレーザを用いてピッチが０．２ｍｍ〜２ｍｍの等間隔の位置に直径０．１５ｍｍの貫通孔５０２を形成した（図５（ｂ））。この貫通孔５０２に、ビアホール充填用の導電性樹脂組成物ペーストとして、平均粒子径３．４μｍの銅の球形状の金属粒子８５重量％と、樹脂組成としてビスフェノールＡ型エポキシ樹脂（商品名“エピコート８２８”油化シェルエポキシ製）３重量％とグルシジルエステル系エポキシ樹脂（商品名“ＹＤ−１７１”東都化成製）９重量％及び硬化剤としてアミンアダクト硬化剤（商品名“ＭＹ−２４”味の素製）３重量％を三本ロールにて混練したものを、スクリーン印刷法により充填した（図５（ｃ））。次に半導体５０４の外部電極上に田中貴金属製の２５μｍ径金ワイヤーを３００℃でボンディングして５０μｍ高さの突起電極５０５を形成した（図５（ｄ））。図５（ｄ）の半導体と、図５（ｃ）のシート状物とを位置合わせして別途準備した銅箔（片面粗化処理した１８μｍ銅箔）で挟んだ（図５（ｆ））。この時、銅箔の粗化面はシート状物側になるように、半導体の突起電極はシート状物側になるように配置した。次に熱プレスを用いてプレス温度１２０℃、圧力１０ｋｇ／ｃｍ２で５分間加熱加圧した。これにより、前記シート状物５０１中の熱硬化樹脂が加熱により溶融軟化するため、半導体５０４がシート状物中に埋没し、突起電極５０５が銅箔５０６ａに電気的機械的に接続された。さらに加熱温度を上昇させ１７５℃で６０分間保持した。これによりシート状物５０１中のエポキシ樹脂及び、導電性樹脂組成物中のエポキシ樹脂が硬化し、シート状物と半導体及び銅箔が機械的に強固な接着が得られた。かつ導電性樹脂組成物５０３が前記銅箔と電気的（インナービア接続）機械的に接着したインナービア５０８を有する電気絶縁層５０７が得られた（図５（ｇ））。この半導体を埋設した電気絶縁層５０７の表面の銅箔をエッチング技術によりエッチングして、インナビアホール上に直径０．２ｍｍの電極パターン及び配線パターン５０９ａ及び５０９ｂが形成された（図５（ｈ））。
【０１３１】
この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで行った。また温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持し、２００サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることがわかる。また導電性樹脂組成物によるインナービア、半導体の接続ともにほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。
【０１３２】
（実施例２）
実施例１と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例１と同一条件で作製した貫通孔に導電性樹脂組成物６０３を充填したシート状物６０１（厚み１４０μｍ）を準備した（図６（ｃ））。次に実施例１と同様に突起電極６０５を形成した半導体６０４を準備した（図６（ｄ））。次に銅箔（７０μｍ厚み）を離型フイルムとし、さらに９μｍ厚みの銅を電解銅メッキ法で離型フイルム上に形成した。この離型フイルムを用いて、配線パターンを形成した。銅９μｍ形成した離型フイルムをフォトリソ法により、化学エッチングし配線パターン６０６を形成した（図６（ｅ））。図６（ｄ）の半導体と前記導電性樹脂組成物６０３を充填したシート状物６０１と、図６（ｅ）の転写フイルムとを位置合わせして挟んだ（図６（ｆ））。この時、配線パターンはシート状物側になるように、また、半導体の突起電極はシート状物側に配置した。これを熱プレスを用いてプレス温度１２０℃、圧力１０ｋｇ／ｃｍ２で５分間加熱加圧した。これにより、前記シート状物６０１中の熱硬化樹脂が加熱により溶融軟化するため、半導体６０４がシート状物中に埋没し、突起電極６０５が配線パターン６０６ａに電気的機械的に接続された。さらに加熱温度を上昇させ１７５℃で６０分間保持した。これによりシート状物６０１中のエポキシ樹脂、及び導電性樹脂組成物６０３中のエポキシ樹脂が硬化し、シート状物と半導体及び配線パターンが機械的に強固な接着が得られた。また、導電性樹脂組成物６０３が前記配線パターン６０６ａ及び６０６ｂと電気的、機械的に接着したインナービア６０９を有する電気絶縁層６０８が得られた（図６（ｇ））。次にこの半導体を埋設した電気絶縁層６０８の表面の離型フイルムを剥離した（図６（ｈ））。離型フイルムは光沢面を有し、かつ電解メッキにて配線層を形成してあるため、離型フイルムである銅箔だけが剥離させることができた。
【０１３３】
この方法では、あらかじめ配線パターンを形成した離型フイルムを用いるため、硬化後のモジュールは配線パターンもモジュール内に埋め込まれた平坦なモジュールとなった。このことは、モジュール表面にファインに多層配線が形成できることになる。また同様に配線パターンが埋設されることにより、表面の配線パターンの厚み分だけシート状物が圧縮される。以下の実施例において離型フイルムを用いる場合は同様である。この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで行った。また温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持し、２００サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることがわかる。また導電性樹脂組成物によるインナービア接続抵抗もほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。
【０１３４】
（実施例３）
実施例１と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例１と同一条件で作製した貫通孔に導電性樹脂組成物７０３を充填したシート状物７０１（厚み１４０μｍ）を準備した（図７（ｃ））。次に実施例２と同様に離型フイルム７０７上に配線パターン７０６を形成した（図７（ｄ））。次に実施例１と同様に突起電極７０５を形成した半導体７０４を準備し、図７（ｄ）の離型フイルム上にシリコン系の接着剤を用いて半導体７０４の背面を接着させた（図７（ｅ））。シリコン系の接着剤は被固定物の離型フイルム面内方向への位置ずれには強いが、逆に離型フイルム面の法線方向への力には弱く被固定物の離型フイルムから剥離は容易であった。別途準備した配線パターンだけを有する転写キャリア７０７ａと、前記導電性樹脂組成物７０３を充填したシート状物７０１と、図７（ｅ）の半導体を固定した離型フイルム７０７ｂとを位置合わせして重ねた（図７（ｆ））。次に実施例２と同様に加熱加圧して半導体７０４がシート状物中に埋没しパターン７０６ａに電気的機械的に接続させ、さらに加熱温度を上昇させ、インナービア７０９を有する電気絶縁層７０８が得られた（図７（ｇ））。次に実施例２と同様にこの半導体を埋設した電気絶縁層７０８の表面の離型フイルムを剥離した（図７（ｈ））。この時半導体７０４を固定していた接着剤は離型フイルムと同時に剥離した。
【０１３５】
この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで行った。また温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持し、２００サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることがわかる。また導電性樹脂組成物によるインナービア接続抵抗もほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。
【０１３６】
（実施例４）
実施例１と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例１と同一条件で作製した貫通孔に導電性樹脂組成物８０３を充填したシート状物８０１（厚み７０μｍ）を準備した（図８（ｃ））。次に実施例１と同様に突起電極８０５を形成した半導体８０４を準備した（図８（ｄ））。次に別途準備した銅箔（片面粗化処理した１８μｍ銅箔）、図８（ｃ）のシート状物、図８（ｄ）の半導体を重ねた（図８（ｆ））。この時、銅箔の粗化面はシート状物側になるように、また、半導体の突起電極はシート状物側になるように配置した。次に温度１２０℃に加熱しながら、半導体を背面から圧力１０ｋｇ／ｃｍ２で加圧し、この状態で５分間保持した。これにより、前記シート状物８０１中の熱硬化樹脂が加熱により溶融軟化するため、半導体８０４がシート状物中に埋没し、突起電極８０５が銅箔８０６ａに電気的機械的に接続された（図８（ｇ））。さらに図８（ｇ）のシート状物に図８（ｃ）のシート状物８０１（厚み７０μｍ）と、銅箔（片面粗化処理した１８μｍ銅箔）とを位置合わせして重ねた（図８（ｈ））。この時、銅箔の粗化面はシート状物側になるようにした。次に１７５℃で加熱しながら圧力１０ｋｇ／ｃｍ２で加圧して６０分間保持した。これによりシート状物８０１中のエポキシ樹脂及び、導電性樹脂組成物中のエポキシ樹脂が硬化し、シート状物と半導体及び銅箔が機械的に強固な接着が得られた。また、導電性樹脂組成物８０３が前記銅箔と電気的（インナービア接続）機械的に接着したインナービア８０８を有する電気絶縁層８０７が得られた（図８（ｉ））。この半導体を埋設した電気絶縁層８０７の表面の銅箔をエッチング技術によりエッチングして、インナビアホール上に直径０．２ｍｍの電極パターン及び配線パターン８０９ａ及び８０９ｂが形成された（図８（ｊ））。
【０１３７】
この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで行った。また温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持し、２００サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることが確認できた。また導電性樹脂組成物によるインナービア、半導体の接続ともにほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。
【０１３８】
（実施例５）
実施例１と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例１と同一条件で作製した貫通孔に導電性樹脂組成物９０３を充填したシート状物９０１（厚み７０μｍ）を準備した（図９（ｃ））。次に実施例１と同様に突起電極９０５を形成した半導体９０４を準備した（図９（ｄ））。次に実施例２と同様に離型フイルム９０７上に配線パターン９０６を形成した（図９（ｅ））。次に図９（ｅ）の離型フイルム、図９（ｃ）のシート状物、図９（ｄ）の半導体を重ねた（図９（ｆ））。このとき、配線パターン９０６ａはシート状物側になるように、また、半導体の突起電極はシート状物側になるように配置した。次に温度１２０℃に加熱しながら、半導体を背面から圧力１０ｋｇ／ｃｍ２で加圧し、５分間保持した。これにより、前記シート状物５０１中の熱硬化樹脂が加熱により溶融軟化するため、半導体９０４がシート状物中に埋没し、突起電極９０５が配線パターン９０６ａに電気的機械的に接続された（図９（ｇ））。さらに図９（ｇ）のシート状物に図９（ｃ）のシート状物９０１（厚み７０μｍ）と、図９（ｅ）の離型フイルムとを位置合わせして重ねた（図９（ｈ））。このとき、銅箔の粗化面はシート状物側になるようにした。次に１７５℃で加熱しながら、圧力１０ｋｇ／ｃｍ２で加圧して６０分間保持した。これによりシート状物９０１中のエポキシ樹脂及び、導電性樹脂組成物中のエポキシ樹脂が硬化し、シート状物と半導体及び銅箔が機械的に強固な接着が得られた。また、導電性樹脂組成物９０３が前記銅箔と電気的（インナービア接続）機械的に接着したインナービア９０８を有する電気絶縁層９０７が得られた（図９（ｉ））。次に実施例２と同様に、この半導体を埋設した電気絶縁層９０８の表面の離型フイルムを剥離した（図９（ｊ））。
【０１３９】
この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで行った。また温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持し、２００サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることが確認できた。また導電性樹脂組成物によるインナービア接続抵抗もほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。
【０１４０】
（実施例６）
実施例１と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例１と同一条件で作製した貫通孔に導電性樹脂組成物１００３を充填したシート状物１００１（厚み１４０μｍ）を準備した（図１０（ｃ））。次に実施例１と同様に突起電極１００５を形成した半導体１００４を準備し、次に銅箔（片面粗化処理した１８μｍ銅箔）上に接着材１００７を用いて半導体１００４の背面を固定した（図１０（ｅ））。その後、別途準備した銅箔１００６ａ（片面粗化処理した１８μｍ銅箔）、図１０（ｃ）のシート状物、図１０（ｅ）の半導体と接着した銅箔１００６ｂを位置合わせして重ねた（図１０（ｆ））。この時、銅箔の粗化面はシート状物側になるように配置した。これを熱プレスを用いてプレス温度１２０℃、圧力１０ｋｇ／ｃｍ２で５分間加熱加圧した。これにより、前記シート状物１００１中の熱硬化樹脂が加熱により溶融軟化するため、半導体１００４及び接着剤１００７がシート状物中に埋没し、突起電極１００５が銅箔１００６ａに電気的機械的に接続された。さらに加熱温度を上昇させ１７５℃で６０分間保持した。これによりシート状物１００１中のエポキシ樹脂及び、導電性樹脂組成物１００３中のエポキシ樹脂が硬化し、シート状物と半導体及び配線パターンが機械的に強固な接着ができた。また、導電性樹脂組成物１００３が銅箔１００６ａ及び１００６ｂと電気的、機械的に接着したインナービア１００９を有する電気絶縁層１００８が得られた（図１０（ｇ））。この半導体を埋設した電気絶縁層１００８の表面の銅箔をエッチング技術によりエッチングして、インナビアホール上に直径０．２ｍｍの電極パターン及び配線パターン１０１０ａ及び１０１０ｂが形成された（図１０（ｈ））。
【０１４１】
この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで行った。また温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持し、２００サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることが確認できた。また導電性樹脂組成物によるインナービア、半導体の接続ともにほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。
【０１４２】
（実施例７）
実施例１と同様のシート状物を用いて半導体を内蔵させたモジュールの実施例を示す。実施例１と同一条件で作製した貫通孔に導電性樹脂組成物１１０３を充填したシート状物１１０１（厚み１４０μｍ）を準備した（図１１（ｃ））。次に実施例２と同様に離型フイルム１１０７上に配線パターン１１０６を形成した（図１１（ｄ））。次に実施例１と同様に突起電極１００５を形成した半導体１００４を準備し、図１１（ｄ）の離型フイルム上に接着剤１１０８を用いて半導体１１０４の背面を接着させた（図１１（ｅ））。
【０１４３】
別途準備した配線パターンだけを有する転写キャリア１１０７ａと、前記導電性樹脂組成物１１０３を充填したシート状物１１０１と、図１１（ｅ）の半導体と接着した離型フイルム１１０７ｂとを位置合わせして重ねた（図１１（ｆ））。
これを熱プレスを用いてプレス温度１２０℃、圧力１０ｋｇ／ｃｍ２で５分間加熱加圧した。これにより、前記シート状物１１０１中の熱硬化樹脂が加熱により溶融軟化するため、半導体１１０４及び接着剤１１０８がシート状物中に埋没し、突起電極１１０５が銅箔１１０６ａに電気的機械的に接続された。さらに加熱温度を上昇させ１７５℃で６０分間保持した。これによりシート状物１１０１中のエポキシ樹脂、及び、導電性樹脂組成物１１０３中のエポキシ樹脂が硬化し、シート状物と半導体及び配線パターンが機械的に強固な接着が得られた。また、導電性樹脂組成物１１０３が前記配線パターン１１０６ａ及び１０６ｂと電気的、機械的に接着したインナービア１１１０を有する電気絶縁層１１０９が得られた（図１１（ｇ））。次にこの半導体を埋設した電気絶縁層１１０９の表面の離型フイルムを剥離した（図１１（ｈ））。離型フイルムは光沢面を有し、かつ電解メッキにて配線層を形成してあるため、離型フイルムである銅箔だけが剥離させることができた。この方法では、あらかじめ配線パターンを形成した離型フイルムを用いるため、硬化後のモジュールは配線パターンもモジュール内に埋め込まれた平坦なモジュールとなる。このことは、モジュール表面にファインに多層配線が形成できることになる。また同様に配線パターンが埋設されることにより、表面の配線パターンの厚み分だけシート状物が圧縮される。以下の実施例において離型フイルムを用いる場合は同様である。
【０１４４】
この方法によって作製された半導体内蔵モジュールの信頼性評価として、半田リフロー試験、温度サイクル試験を行った。半田リフロー試験は、最高温度が２６０℃で１０秒のベルト式リフロー試験機を用いて１０回通すことで行った。また温度サイクル試験は、高温側が１２５℃、低温側が−６０℃の温度で各３０分間保持し、２００サイクル行った。このとき半導体モジュールは形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これにより半導体とモジュールは、強固な密着が得られていることが確認できた。また導電性樹脂組成物によるインナービア接続抵抗もほとんど初期性能と変化がなかった。また、この方法によって作製された半導体内蔵モジュールフレキシブル性が確認できた。
【０１４５】
【発明の効果】
以上説明したとおり、本発明によれば、半導体のアンダーフィルと絶縁層を同一材料とすることで高密度なモジュールの実現が可能であり、かつフレキシブル性を有する半導体内蔵モジュール及びその製造方法とすることができる。
【０１４６】
【図面の簡単な説明】
【図１】本発明のシート状モジュールの一実施の形態を示す断面図である。
【図２】本発明のシート状モジュールの一実施の形態を示す断面図である。
【図３】本発明のシート状モジュールの一実施の形態を示す断面図である。
【図４】本発明のシート状モジュールの一実施の形態を示す断面図である。
【図５】本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。
【図６】本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。
【図７】本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。
【図８】本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。
【図９】本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。
【図１０】本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。
【図１１】本発明のシート状モジュールの製造方法の一実施の形態を示す断面図である。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，５０７，６０８，７０８，８０７，９０８，１００８，１１０９ 電気絶縁層
２０１，２０２，２０３，２０４ 配線層
１０３，２０３，３０３，４０３ 配線パターン層
１０４，２０４，３０４，５０８，６０９，７０９，８０８，９０９，１００９，１１１０ インナービア
４０４ スルーホール
１０５，２０５，３０５，４０５，５０４，６０４，７０４，８０４，９０４，１００４，１１０４ 半導体
１０６，２０６，３０６，４０６，５０５，６０５，７０５，８０５，９０５，１００５，１１０５ 突起電極
３０７ 多層基板
５０１，６０１，７０１，８０１，９０１，１００１，１１０１ 混合物
５０２，６０２，７０２，８０２，９０２，１００２，１１０２ 貫通孔
５０３，６０３，７０３，８０３，９０３，１００３，１１０３ 導電性樹脂組成物
５０６，５０６ａ，５０６ｂ，８０６，８０６ａ，８０６ｂ，１００６ａ，１００６ｂ 銅箔
６０６，６０６ａ，６０６ｂ，７０６，７０６ａ，７０６ｂ，９０６，９０６ａ，９０６ｂ，１１０６ａ，１１０６ｂ 配線パターン
６０７，６０７ａ，６０７ｂ，７０７，７０７ａ，７０７ｂ，９０７，９０７ａ，９０７ｂ，１１０７ａ，１１０７ｂ 離型フイルム[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor built-in module capable of realizing a high-density module and having flexibility, and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, as electronic devices have become smaller and more sophisticated, higher density and higher functionality of semiconductors have been increasingly demanded. Accordingly, a small and high-density circuit board for mounting them is also desired. To meet these demands, the inner via hole connection method, which is an electrical connection method between layers of a substrate that can connect electrical wiring between LSIs and components in the shortest distance, as a means for achieving high-density mounting, is the most high-density wiring of circuits. The development is being promoted in various fields because it can be achieved. However, even with these methods, two-dimensionally mounting components at high density is approaching its limit.
[0003]
In addition, since these high-density mounting boards with an inner via structure are made of resin-based materials, their thermal conductivity is low, and the higher the density of component mounting, the more heat generated from components can be radiated. It will be difficult. According to the prediction in 2000, it is said that the clock frequency of the CPU will be about 1 GHz, and together with the sophistication of its function, there is also a prediction that the power consumption of the CPU will reach 100 to 150 W per chip. Also, with the increase in speed and density, the influence of noise has been avoided and it is becoming impossible to pass through. Therefore, the emergence of a three-dimensional mounting type module that incorporates components in addition to high density and high function, noise immunity, and heat dissipation is expected.
[0004]
In response to such demands, a module has been proposed in which a multilayer ceramic substrate is applied and a capacitor and a resistor are formed inside. Such a ceramic multilayer substrate is obtained by processing a high-dielectric material capable of being co-fired with the substrate material into a sheet shape, and sandwiching and firing the material inside. Due to the difference in the tying timing and the difference in the shrinkage during sintering, warpage may occur after firing or peeling may occur in the internal wiring, and precise control of firing conditions is required. In addition, since built-in components using a ceramic substrate are based on simultaneous firing as shown above, capacitors and resistors can be formed, but semiconductors such as silicon cannot be fired simultaneously and should not be embedded. Can not.
[0005]
On the other hand, there has been proposed a circuit board incorporating active components such as semiconductors and passive components such as capacitors and resistors at a low temperature. In the following Patent Documents 1 and 2, an electronic component is mounted on a copper wiring formed on a printed circuit board material, and a buried layer is formed by further covering the entire surface with a resin, and further, a plurality of layers are bonded with an adhesive. A method is described, and Patent Literature 3 described below describes a method in which a material such as a dielectric is buried in a through hole, a surface electrode is formed, and a capacitor and a resistor are incorporated.
[0006]
Patent Document 4 below discloses a method of incorporating a semiconductor, a capacitor, and the like in an inner via configuration.
[0007]
[Patent Document 1]
JP 03-69191 A
[0008]
[Patent Document 2]
JP-A-11-103147
[0009]
[Patent Document 3]
JP-A-09-214092
[0010]
[Patent Document 4]
JP-A-11-220262
[0011]
[Problems to be solved by the invention]
However, in the above case, the components are mounted on the wiring before being embedded. Even when a semiconductor bare chip is built in, a sealing resin exists around the semiconductor because a semiconductor must be mounted in advance. Therefore, it is difficult to form a via near the semiconductor in the semiconductor-embedded substrate.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a module with a built-in semiconductor capable of realizing a high-density module and having flexibility, and a method of manufacturing the same in order to solve the conventional problem.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the sheet-shaped module of the present invention includes an electric insulating layer containing a mixture of an inorganic filler and a resin, a wiring carrier layer having at least a wiring pattern on one surface of the electric insulating layer, A sheet module including a wiring pattern layer on the other surface, an inner via interconnecting the wiring pattern on the wiring carrier layer and the wiring pattern on the other surface, and a semiconductor embedded in the electrical insulating layer; The external electrode of the semiconductor is electrically connected to the wiring pattern of the wiring carrier via the protruding electrode, and an electrical insulating material existing between the external electrode surface of the semiconductor and the wiring carrier is the same as the electrical insulating layer. Wherein the electrical insulating layer and the wiring pattern layer on the other surface of the electrical insulating layer form substantially the same surface.
[0014]
The second manufacturing method of the sheet-shaped module of the present invention comprises processing a mixture of an inorganic filler and a resin into a sheet, forming a through-hole in a sheet-shaped material composed of the inorganic filler and the resin, and forming a conductive hole in the through-hole. A resin composition is filled, a wiring pattern is formed on one surface of a release film, a conductive protrusion is formed on an external electrode of a semiconductor, and a conductive resin composition is formed on the wiring carrier layer having the wiring pattern in the through hole. The sheet-like material filled with the material is aligned and stacked, and the semiconductor having the conductive protrusions formed on the sheet-like material is aligned and stacked with the external electrode side facing inward, and the semiconductor is stacked. A copper foil is stacked on a product, and the semiconductor is mounted on the wiring pattern on the surface of the wiring carrier while the semiconductor is embedded and integrated in the sheet-like material, and the thermosetting resin in the sheet-like material is heated and pressed. Fine conductive resin composition is cured, characterized in that it comprises forming a processed wiring pattern the copper foil.
[0015]
The second manufacturing method of the sheet-like module of the present invention is a sheet-like processing of a mixture of an inorganic filler and a resin, forming a through-hole in a sheet-like material comprising the inorganic filler and the resin, and forming a conductive resin in the through-hole. Filling the composition, forming a wiring pattern on one surface of the release film, forming conductive protrusions on the external electrodes of the semiconductor, and forming a conductive resin composition in the through hole in a wiring carrier layer having a wiring pattern. A sheet-like material in which the semiconductor is stacked with the semiconductor having the conductive protrusions formed on the sheet-like material with the external electrode side facing inward. The release film having a wiring pattern on the release film is aligned with the wiring pattern of the release film inside, and the semiconductor is buried and integrated with the sheet-like material while the semiconductor is placed in front. Mounted on the wiring pattern of the wiring carrier surface, to cure the thermosetting resin and the conductive resin composition in the sheet by heating and pressurizing, characterized in that it comprises peeling the mold releasing film.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
In the sheet-shaped module of the present invention, the external electrodes of the semiconductor are electrically connected to the wiring pattern of the wiring carrier via the protruding electrodes, and the electrical insulating material existing between the external electrode surface of the semiconductor and the wiring carrier is the same as the electrical insulating layer. Since the electric insulating layer and the wiring pattern layer on the other surface of the electric insulating layer form substantially the same surface, vias can be formed near the semiconductor, and a high-density sheet-like module can be formed. Can be formed.
[0017]
Further, by forming a multilayer sheet-shaped module having a plurality of electric insulating layers of this structure, a module in which semiconductors are mounted at higher density can be realized.
[0018]
Further, the wiring layer may be formed on a surface of the support. By peeling the support, a package that can be mounted on a wiring board or the like is obtained. Further, other electric elements can be mounted on the exposed wiring pattern. In this case, it is desirable that the support is made of an organic film or a metal foil. Further, when the wiring carrier has an electric insulating layer and two or more wiring layers, a multilayer semiconductor built-in module can be obtained. Further, in the above configuration, a module having this mechanical strength can be realized by using a reinforcing material and a thermosetting resin as the electric insulating layer of the wiring carrier.
[0019]
By using a film-like substrate made of a thermoplastic resin as the electric insulating layer of the wiring carrier, a module having a multilayer wiring structure having flexibility can be realized. The thermosetting resin of the electric insulating layer composed of the reinforcing material of the electric insulating layer of the wiring carrier and the thermosetting resin is at least one selected from an epoxy resin, a polyimide resin, a polyphenylene ether resin, a phenol resin, a fluororesin, and an isocyanate resin. It is desirable to be one. This is because it is excellent in heat resistance and electrical insulation. A film-like substrate made of a thermoplastic resin of the electrical insulating layer of the wiring carrier, a wholly aromatic polyester, a fluorine resin, a polyphenylene oxide resin, a syndiotactic polystyrene resin, a polyimide resin, a polyamide resin, an aramid resin and a polyphenylene sulfide resin. It is desirable that at least one is selected.
[0020]
In the above configuration, it is preferable that the wiring pattern layer on the other surface of the electrical insulating layer and the electrical insulating layer and a surface opposite to an external electrode surface of the semiconductor form substantially the same surface. Thereby, a module in which the thickness of the electric insulating layer is about the thickness of the semiconductor can be realized. In addition to the above, by exposing the semiconductor surface, it is possible to realize a semiconductor built-in module having excellent heat dissipation and capable of directly cooling the semiconductor on the module surface.
[0021]
In the above structure, the thickness of the electric insulating layer made of the mixture of the inorganic filler and the resin is 1.5 times or less, the total thickness including the wiring carrier is 200 μm or less, and the material has towability. It is desirable that Thereby, a module having flexibility can be realized.
[0022]
By using a thermosetting resin for the resin of the electrical insulating layer composed of a mixture of the inorganic filler and the resin, it is possible to realize a module in which the semiconductor is additionally sealed with a thermosetting resin and has mechanical strength.
Further, in the above structure, the inorganic filler is made of SiO. 2 , Al 2 O 3 , MgO, TiO 2 , BN, AlN and Si 3 N 4 It is desirable that at least one selected from This is because various performances can be exhibited. That is, Al 2 O 3 , TiO 2 , BN, and AlN, the module has excellent thermal conductivity. In addition, MgO has good thermal conductivity and can have a large thermal expansion coefficient. Furthermore, SiO 2 (Especially amorphous SiO 2 ), A module having a small coefficient of thermal expansion, light weight, and a small dielectric constant can be obtained.
[0023]
Further, in the above configuration, by forming the inner via with metal plating, a thin wiring layer can be formed on the surface of the insulator simultaneously with the formation of the via using an existing plating process.
[0024]
By using the conductive resin composition for the inner via, a multilayer high-density via can be formed with an inner via structure. As a result, a thin and extremely high-density module can be realized.
[0025]
In addition to the above, various modules can be manufactured by further incorporating passive components in an electric insulating layer made of a mixture of an inorganic filler and a resin of the sheet-shaped module described above.
[0026]
Further, a module having stable characteristics can be easily realized by incorporating an existing chip component as the passive component.
[0027]
Alternatively, since the passive component is a film-shaped passive component formed between the patterns of the wiring layer, a thin module can be realized. In this case, the film-like passive component is preferably made of a thin film or a resistor, a capacitor, and an inductor made of a mixture of an inorganic filler and a thermosetting resin. This is because a thin film can provide a passive component having excellent performance. In addition, a passive component made of a mixture of a filler and a thermosetting resin is easy to manufacture and has high reliability.
[0028]
According to the first and second manufacturing methods of the present invention, a sheet-like module can be formed by a simple method. Further, since a release film having a wiring pattern formed thereon is used, a wet process after etching is not required, and the process can be further simplified.
[0029]
In the above-described configuration, a through-hole is formed in a sheet-like material composed of the inorganic filler and the resin, and instead of the step of filling the through-hole with a conductive resin composition, a through-hole is formed after heat curing. It is desirable to form through holes by copper plating. Since the conventional through-hole technology can be used as it is, it is extremely effective industrially.
[0030]
In the manufacturing method, the semiconductor is mounted by laminating on a wiring carrier layer having a wiring pattern, but after laminating a copper foil and heating and curing the insulating layer, processing the copper foil to form a wiring pattern and forming a wiring pattern. It is characterized by forming. According to this method, a sheet-like module can be formed by a simple method.
[0031]
In the manufacturing method, a step of aligning and stacking with the external electrode side of the semiconductor having the conductive protrusions formed on the sheet-like material inside and a step of stacking a copper foil on the sheet-like material with the semiconductor stacked thereon; However, there is a step of fixing the surface of the semiconductor opposite to the external electrode to a copper foil, and a step of aligning and stacking the copper foil to which the semiconductor is fixed on the sheet. According to this method, the built-in semiconductor and the curing of the sheet can be simultaneously performed, and the sheet module can be formed by a simple method.
[0032]
In the manufacturing method, a step of aligning and stacking with the external electrode side of the semiconductor having the conductive protrusions formed on the sheet-like material inside and a step of stacking a copper foil on the sheet-like material with the semiconductor stacked thereon; However, there is a step of fixing the surface of the semiconductor opposite to the external electrode to a copper foil, and a step of aligning and stacking the copper foil to which the semiconductor is fixed on the sheet. By this method, the built-in semiconductor and the curing of the sheet can be simultaneously performed, and the sheet module can be formed by a simple method.
[0033]
In the manufacturing method, the surface of the semiconductor opposite to the external electrode is fixed to the release film by an adhesive, and in the step of peeling the release film, the adhesive is peeled off integrally with the semiconductor. It is characterized by that. By this method, the sheets can be aligned and laminated at once, so that a sheet-like module can be formed by a simple construction method.
[0034]
In the manufacturing method, the step of mounting the semiconductor on a wiring pattern on the surface of the wiring carrier while embedding and integrating the semiconductor in the sheet-like material includes embedding the semiconductor in the sheet-like material while embedding and integrating the semiconductor in the sheet-like material. After the step of mounting on the wiring pattern on the surface of the wiring carrier. By this method, the sheets can be aligned and laminated at once, so that a sheet-like module can be formed by a simple construction method.
[0035]
In the manufacturing method, a step of mounting the semiconductor on a wiring pattern on the surface of the wiring carrier while embedding and integrating the semiconductor in the sheet-like material; and a step of applying heat and pressure to the thermosetting resin and the conductive material in the sheet-like material. The step of curing the conductive resin composition is performed simultaneously by applying heat and pressure. Thereby, a sheet-like module can be formed by a simple construction method.
[0036]
In the above configuration, a substrate can be used as a wiring carrier layer having the wiring pattern. Thereby, a multilayer semiconductor built-in module can be easily formed.
[0037]
In the above structure, it is preferable that the conductive protrusion on the external electrode of the semiconductor is a gold bump.
[0038]
In the above configuration, it is preferable that the temperature for heating and pressing be in the range of 150 to 260 ° C.
[0039]
In the above structure, the pressure for heating and pressurizing is 10 to 200 kg / cm. 2 Is desirably within the range.
[0040]
Hereinafter, an example of an embodiment of the present invention will be described with reference to the drawings.
[0041]
(Embodiment 1)
The first embodiment is an example of the sheet module of the present invention, and FIG. 1 is a cross-sectional view of the sheet module with a built-in semiconductor according to the first embodiment. The sheet module with a built-in semiconductor according to this embodiment has an electric insulating layer 101, a wiring layer 102 formed at least on one surface of the electric insulating layer 101, and a wiring pattern layer 103 on the other surface of the electric insulating layer 101. The semiconductor device includes an inner via 104 electrically connecting the wiring layer 102 and the wiring pattern layer 103 as a carrier layer, and a semiconductor 105 disposed inside the electrical insulating layer 101. The connection between the wiring layer 102 and the semiconductor 105 is made by a bump electrode The electrical material that is connected via the wiring 106 and exists between the wiring layer 102 and the semiconductor 105 is made of the same material as the electrical insulating layer 101. The electric insulating layer 101 is made of a mixture containing an inorganic filler and a resin. As the inorganic filler, for example, Al 2 O 3 , MgO, BN, AlN or SiO 2 Etc. can be used. Preferably, the inorganic filler is from 70% to 95% by weight of the mixture. The average particle diameter of the inorganic filler is preferably 0.1 μm to 20 μm or less. As the thermosetting resin, for example, an epoxy resin, a phenol resin or a cyanate resin having high heat resistance is preferable. Epoxy resins are particularly preferred because of their particularly high heat resistance. Note that the mixture may further contain a dispersant, a colorant, a coupling agent, or a release agent.
[0042]
The wiring layer 102 and the wiring pattern layer 103 are made of a substance having electric conductivity, for example, a copper foil or a conductive resin composition. When a copper foil is used as the wiring pattern, for example, a copper foil having a thickness of about 18 μm to 35 μm produced by electrolytic plating can be used. The copper foil desirably has a roughened surface in contact with the electrical insulating layer 101 in order to improve the adhesiveness with the electrical insulating layer 101. Further, as the copper foil, a copper foil surface which has been subjected to a coupling treatment or a copper foil surface which is plated with tin, zinc or nickel may be used in order to improve adhesion and oxidation resistance. Further, for the wiring layer 102 and the wiring pattern layer 103, a lead frame of a metal plate formed by an etching method or a punching method may be used. Hereinafter, when the wiring layer and the wiring pattern layer on the surface of the wiring carrier are put together, they are described as “wiring pattern”.
[0043]
The inner via 104 is made of, for example, a thermosetting conductive material. As the thermosetting conductive material, for example, a conductive resin composition obtained by mixing metal particles and a thermosetting resin can be used. As the metal particles, gold, silver, copper, nickel, or the like can be used. Gold, silver, copper or nickel is preferable because of high conductivity, and copper is particularly preferable because of high conductivity and low migration. As the thermosetting resin, for example, an epoxy resin, a phenol resin or a cyanate resin can be used. Epoxy resins are particularly preferred because of their high heat resistance.
[0044]
As the semiconductor 105, for example, an element such as a transistor, an IC, or an LSI is used. The semiconductor element may be a semiconductor bare chip.
[0045]
In the sheet-like module shown in FIG. 1, the wiring layer 102 and the wiring pattern layer 103 are connected by the inner via 104 filled in the through hole of the electric insulating layer 101. Therefore, in the sheet-shaped module shown in FIG. 1, the circuit components 103 can be mounted at a high density.
[0046]
Further, in the sheet-shaped module of the present invention, the heat generated in the circuit component is quickly conducted by the inorganic filler contained in the electric insulating layer 101. Therefore, a highly reliable sheet module can be obtained.
[0047]
In the sheet-shaped module shown in FIG. 1, the linear expansion coefficient, the thermal conductivity, the dielectric constant, and the like of the electric insulating layer 101 can be easily controlled by selecting the inorganic filler used for the electric insulating layer 101. . When the coefficient of linear expansion of the electrical insulating layer 101 is substantially equal to that of the semiconductor element, generation of cracks due to temperature change and the like can be prevented, and a highly reliable sheet module can be obtained. When the thermal conductivity of the electrical insulating layer 101 is improved, a highly reliable sheet module can be obtained even when circuit components are mounted at high density. By reducing the dielectric constant of the electrical insulating layer 101, a high-frequency circuit module with a small dielectric loss can be obtained.
[0048]
Further, in the sheet-shaped module shown in FIG. 1, the back surface of the semiconductor 105 forms substantially the same plane as the electric insulating layer 101 and the back surface of the semiconductor 105 is exposed, so that the semiconductor can be directly cooled.
[0049]
Further, since the sheet-shaped module of the present invention uses a mixture of an inorganic filler and a resin as a material of the electric insulating layer 101, unlike the ceramic substrate, it does not need to be fired at a high temperature and is easy to manufacture.
[0050]
Although the wiring module 102 and the wiring pattern layer 103 are buried in the electric insulating layer 101 in the sheet-shaped module shown in FIG. 1, the wiring layer 102 and the wiring pattern layer 103 are embedded in the electric insulating layer 101. It may not be buried (FIG. 5 (h)).
[0051]
Further, in the sheet-like module shown in FIG. 1, the case where no circuit components are mounted on the wiring layer 102 and the wiring pattern layer 103 is shown, but the circuit components on the carrier layer 102 and the wiring pattern layer 103 are embedded. (The same applies to the following embodiments).
[0052]
By mounting the circuit components on the wiring layer 102 and the wiring pattern layer 103, the circuit components can be mounted at a higher density.
[0053]
(Embodiment 2)
Embodiment 2 is an example of the sheet module of the present invention, and FIG. 2 is a cross-sectional view of the semiconductor-embedded sheet module of this embodiment.
[0054]
In the figure, elements having the same names as in the first embodiment have the same configuration as in the first embodiment. In the sheet-shaped module described in the second embodiment, the back surface of the semiconductor 205 is built in the electric insulating layer 201 with respect to the sheet-shaped module in the first embodiment.
[0055]
(Embodiment 3)
The third embodiment is an example of the sheet module of the present invention, and FIG. 3 is a cross-sectional view of the sheet module with a built-in semiconductor according to the third embodiment.
[0056]
In the figure, elements having the same names as in the first embodiment have the same configuration as in the first embodiment.
[0057]
In the sheet-shaped module shown in the third embodiment, the multilayer substrate 307 having the wiring layer 302 in the surface layer is different from the sheet-shaped module in the first embodiment in that only the wiring layer 102 is used as the wiring carrier layer. .
[0058]
As the multilayer substrate, a resin substrate such as a glass epoxy substrate, a conventional multilayer substrate such as a ceramic substrate or a flexible substrate can be used.
[0059]
(Embodiment 4)
Embodiment 4 is an example of the sheet module of the present invention, and FIG. 4 is a cross-sectional view of the semiconductor-embedded sheet module of this embodiment.
[0060]
In the figure, elements having the same names as those of the third embodiment have the same configuration as that of the third embodiment.
[0061]
The sheet-shaped module according to the fourth embodiment has through holes 404 instead of the inner vias in the sheet-shaped module according to the fourth embodiment. Note that, in this embodiment mode, a case where the multilayer substrate 407 is used as a wiring carrier layer is shown; however, as in Embodiment Mode 1, a configuration in which the carrier layer is only a wiring layer is possible.
[0062]
(Embodiment 5)
In the fifth embodiment, one embodiment of a method for manufacturing the sheet module shown in FIG. 1 will be described. The materials and semiconductors used in the fifth embodiment are the same as those described in the first embodiment.
[0063]
5A to 5H are cross-sectional views showing one embodiment of a manufacturing process of the sheet-like module. First, as shown in FIG. 5A, a plate-like mixture 501 is formed by processing a mixture containing an inorganic filler and a thermosetting resin. The plate-like mixture 501 can be formed by mixing an inorganic filler and an uncured thermosetting resin to form a paste-like kneaded material, and molding the paste-like kneaded material to a certain thickness. The plate-shaped mixture 501 may be heat-treated at a temperature lower than the curing temperature of the thermosetting resin. By performing the heat treatment, the tackiness can be removed while maintaining the flexibility of the mixture 501, so that the subsequent processing is facilitated. In a mixture in which a thermosetting resin is dissolved by a solvent, a part of the solvent can be removed by heat treatment.
[0064]
Thereafter, as shown in FIG. 5B, a through-hole 502 is formed at a desired position of the mixture 501, thereby forming a plate-like body having the through-hole 502 formed therein. The through-hole 502 can be formed by, for example, laser processing, processing by a drill, or processing by a mold. Laser processing is preferable because the through holes 502 can be formed at a fine pitch and shavings are not generated. In laser processing, processing is easy if a carbon dioxide gas laser or an excimer laser is used. The through-hole 502 may be formed at the same time when the paste-like kneaded material is molded to form the plate-like mixture 501.
After that, as shown in FIG. 5C, the through-hole 502 is filled with the conductive resin composition 503 to form a plate-like body in which the through-hole 502 is filled with the conductive resin composition 503.
[0065]
A protruding electrode 505 is formed on the semiconductor 504 in parallel with the steps of FIGS.
[0066]
In parallel with the steps of FIGS. 5A to 5C, copper foils 506a and 506b are formed.
Thereafter, as shown in FIG. 5 (f), the copper foil 506a, the plate-like body of FIG. 5 (c), the semiconductor 504 on which the bump electrode 505 is formed, and the copper foil 506b are stacked.
[0067]
Thereafter, as shown in FIG. 5G, the semiconductor 504 is buried by pressing the aligned and superposed ones, and at the same time, the semiconductor 504 is electrically connected to the copper foil 506a by the protruding electrodes 505. After the plate-like body is formed in this manner, the mixture is heated to cure the thermosetting resin in the mixture 501 and the conductive resin composition 503, thereby forming a plate-like body in which the semiconductor 504 is embedded. . Heating is performed at a temperature (for example, 150 ° C. to 260 ° C.) that is higher than the temperature at which the thermosetting resin in the mixture 501 and the conductive resin composition 503 is cured, and the mixture 501 becomes the electric insulating layer 507, and the conductive resin composition Is the inner via 508. By this step, the copper foils 506a and 506b, the semiconductor 504, and the insulating layer 507 are mechanically and strongly bonded.
[0068]
The copper foils 506a and 506b are electrically connected by the inner via 508. When the thermosetting resin in the mixture 501 and the conductive resin composition 503 is cured by heating, 10 kg / cm 2 ~ 200kg / cm 2 By applying a pressure of (1), the mechanical strength of the sheet-like module can be improved (the same applies to the following embodiments).
[0069]
Thereafter, as shown in FIG. 5H, wiring patterns 509a and 509b are formed by processing the copper foils 506a and 506b.
[0070]
Thus, the sheet-shaped module described in the first embodiment is formed. According to the above manufacturing method, the sheet module described in the first embodiment can be easily manufactured.
[0071]
In the fifth embodiment, the conductive resin composition 503 is used as the conductive material to be filled in the through-hole 501. However, any conductive material may be used as long as it is a thermosetting conductive material (the same applies to the following embodiments).
[0072]
(Embodiment 6)
In Embodiment 6, another embodiment of the method for manufacturing the sheet-like module shown in FIG. 1 will be described. The materials used in the sixth embodiment are the same as those described in the first embodiment.
[0073]
FIGS. 6A to 6H are cross-sectional views illustrating a manufacturing process of the sheet-shaped module according to the sixth embodiment. First, as shown in FIG. 6A, a plate-like mixture 601 is formed by processing a mixture containing an inorganic filler and a thermosetting resin. Since this step is the same as that in FIG. 5A, the duplicate description will be omitted.
[0074]
Thereafter, as shown in FIG. 6B, through holes 602 are formed at desired positions of the mixture 601. Since this step is the same as that in FIG. 5B, the duplicate description will be omitted.
[0075]
After that, as shown in FIG. 6C, the through-hole 602 is filled with the conductive resin composition 603, whereby a plate-like body in which the through-hole 602 is filled with the conductive resin composition 603 is formed.
[0076]
In parallel with the steps of FIGS. 6A to 6C, a bump electrode 605 is formed on the semiconductor 604.
As shown in FIG. 6E, a wiring pattern 606 is formed on the release film 607 in parallel with the steps of FIGS. 6A to 6C. As the release film 607, for example, a film of polyethylene terephthalate or polyphenylene sulphite can be used. The wiring pattern 606 can be formed, for example, by bonding a copper foil to the release film 607 and then performing a photolithography process and an etching process. Further, as the wiring pattern 606, a lead frame of a metal plate formed by an etching method or a punching method may be used.
[0077]
Thereafter, as shown in FIG. 6 (f), the release film 607a, the plate-like member and the release member of FIG. 6 (c) are connected so that the wiring patterns 606a and 606b and the conductive material 603 are connected at a desired portion. The mold films 607b are aligned and stacked.
[0078]
Then, as shown in FIG. 6G, the semiconductor 604 is buried by pressing and heating the aligned and superposed ones, and at the same time, the semiconductor 604 is electrically connected to the wiring pattern 606a by the protruding electrode 605. The thermosetting resin in the mixture 601 and the conductive resin composition 603 is cured to form a plate in which the semiconductor 604 and the wiring patterns 606a and 606b are embedded. The heating is performed at a temperature (for example, 150 ° C. to 260 ° C.) or higher at which the thermosetting resin in the mixture 601 and the conductive resin composition 603 is cured, and the mixture 601 becomes the electric insulating layer 608 and the conductive resin composition 602 is an inner via 609.
[0079]
Thereafter, as shown in FIG. 6 (h), the release films 606a and 606b are peeled off from the plate-like body of FIG. 6 (g).
[0080]
Thus, the sheet-shaped module described in the first embodiment is formed. According to the above manufacturing method, the sheet module described in the first embodiment can be easily manufactured.
[0081]
In this method, since the release film 607 on which the wiring pattern 606 is formed in advance is used, the wiring pattern 606 is embedded in the electric insulating layer 608, and a sheet-like module having a flat surface can be manufactured (the release in the following embodiment). The same applies when a film is used.)
[0082]
(Embodiment 7)
In Embodiment 7, another embodiment of the method for manufacturing the sheet-like module shown in FIG. 1 will be described. The materials used in the seventh embodiment are the same as those described in the first embodiment.
[0083]
FIGS. 7A to 7H are cross-sectional views illustrating a manufacturing process of the sheet-shaped module according to the seventh embodiment. First, as shown in FIG. 7A, a plate-shaped mixture 701 is formed by processing a mixture containing an inorganic filler and a thermosetting resin. Since this step is the same as that in FIG. 5A, the duplicate description will be omitted.
[0084]
Thereafter, as shown in FIG. 7B, through holes 702 are formed at desired positions of the mixture 701. Since this step is the same as that in FIG. 5B, the duplicate description will be omitted.
[0085]
Thereafter, as shown in FIG. 7C, the through-hole 702 is filled with the conductive resin composition 703 to form a plate-like body in which the through-hole 702 is filled with the conductive resin composition 702.
[0086]
In parallel with the steps of FIGS. 7A to 7C, as shown in FIG. 7D, a wiring pattern 706a is formed on the release film 707a. Since this step is the same as that in FIG. 6E, the duplicate description will be omitted.
[0087]
Further, in parallel with the steps of FIGS. 7A to 7C, as shown in FIG. 7E, a semiconductor 704 having a projecting electrode 705 formed on a release film 707b and a wiring pattern 706b are fixed. In this step, the semiconductor device can be easily manufactured by fixing the semiconductor 704 on which the protruding electrode 705 is formed on the release film 706b having the wiring pattern 706b manufactured in the same step as FIG. 7D.
[0088]
Thereafter, as shown in FIG. 7F, the release film 707b to which the semiconductor of FIG. 7E is fixed so that the wiring patterns 706a and 706b and the conductive material 703 are connected at a desired portion. The plate-like body in FIG. 7C and the release film 707b in FIG. 7D are aligned and overlapped.
[0089]
Thereafter, as shown in FIG. 7 (g), the semiconductor 704 is buried by pressing and heating the aligned and superposed ones, and at the same time, the semiconductor 704 is electrically connected to the wiring pattern 606a by the protruding electrode 705. The thermosetting resin of the mixture 701 and the conductive resin composition 703 is cured to form a plate in which the semiconductor 704 and the wiring patterns 706a and 706b are embedded. The heating is performed at a temperature equal to or higher than the temperature at which the thermosetting resin in the mixture 701 and the conductive resin composition 703 is cured (for example, 150 ° C. to 260 ° C.), and the mixture 701 becomes the electric insulating layer 708 and the conductive resin composition 702 is an inner via 609.
[0090]
Thereafter, as shown in FIG. 7 (h), the release films 706a and 706b are peeled off from the plate-like body of FIG. 7 (g).
[0091]
Thus, the sheet-shaped module described in the first embodiment is formed. According to the above manufacturing method, the sheet module described in the first embodiment can be easily manufactured.
[0092]
(Embodiment 8)
In the eighth embodiment, another embodiment of the method for manufacturing the sheet module shown in FIG. 2 will be described. The materials used in the eighth embodiment are the same as those described in the second embodiment. FIGS. 8A to 8J are cross-sectional views illustrating a manufacturing process of the sheet-shaped module according to the eighth embodiment. First, as shown in FIG. 8A, a plate-like mixture 801 is formed by processing a mixture containing an inorganic filler and a thermosetting resin. Since this step is the same as that in FIG. 5A, the duplicate description will be omitted.
[0093]
Thereafter, as shown in FIG. 8B, through holes 802 are formed at desired positions of the mixture 801. Since this step is the same as that in FIG. 5B, the duplicate description will be omitted. After that, as shown in FIG. 8C, the through-hole 802 is filled with the conductive resin composition 803 to form a plate-like body in which the through-hole 802 is filled with the conductive resin composition 803.
[0094]
8A to 8C, a bump electrode 805 is formed on the semiconductor 804. Also, a copper foil 806 is formed in parallel with the steps of FIGS.
[0095]
Thereafter, as shown in FIG. 8F, the copper foil 806a, the plate-like body of FIG. 8C and the semiconductor 804 on which the protruding electrodes 805 are formed are stacked.
[0096]
Thereafter, as shown in FIG. 8G, the semiconductor 804 is buried by applying pressure, and at the same time, the semiconductor 804 is electrically connected to the copper foil 806a by the protruding electrode 805.
[0097]
After that, as shown in FIG. 8H, the plate of FIG. 8C and the copper foil 806b are further aligned and superimposed on the plate of FIG. 8G.
[0098]
Thereafter, as shown in FIG. 8 (i), the aligned and superposed products are integrated by pressing and heating. The thermosetting resin in the mixture 801 and the conductive resin composition 803 is cured to form a plate in which the semiconductor 804 is embedded. The heating is performed at a temperature equal to or higher than the temperature at which the thermosetting resin in the mixture 801 and the conductive resin composition 803 is cured (for example, 150 ° C. to 260 ° C.), and the mixture 801 becomes the electric insulating layer 807 and the conductive resin composition Reference numeral 802 denotes an inner via 808.
[0099]
Thereafter, as shown in FIG. 8 (j), wiring patterns 809a and 809b are formed by processing the copper foils 806a and 806b.
[0100]
Thus, the sheet-shaped module described in the second embodiment is formed. According to the above manufacturing method, the sheet module described in the first embodiment can be easily manufactured.
[0101]
(Embodiment 9)
In the ninth embodiment, another embodiment of the method for manufacturing the sheet-like module shown in FIG. 2 will be described. The materials used in the ninth embodiment are the same as those described in the second embodiment. FIGS. 9A to 9J are cross-sectional views illustrating a manufacturing process of the sheet-shaped module according to the ninth embodiment. First, as shown in FIG. 9A, a plate-like mixture 901 is formed by processing a mixture containing an inorganic filler and a thermosetting resin. Since this step is the same as that in FIG. 5A, the duplicate description will be omitted.
[0102]
Thereafter, as shown in FIG. 9B, through holes 902 are formed at desired positions of the mixture 901. Since this step is the same as that in FIG. 5B, the duplicate description will be omitted.
[0103]
After that, as shown in FIG. 9C, the through-hole 902 is filled with the conductive resin composition 903, thereby forming a plate-like body in which the through-hole 902 is filled with the conductive resin composition 903.
[0104]
In parallel with the steps shown in FIGS. 9A to 9C, a bump electrode 905 is formed on the semiconductor 904.
[0105]
In parallel with the steps of FIGS. 9A to 9C, a wiring pattern 906 is formed on the release film 907 as shown in FIG. 9E. Since this step is the same as that in FIG. 6E, the duplicate description will be omitted.
[0106]
Thereafter, as shown in FIG. 9F, the plate-like body and the release film 9067a of FIG. 9C are aligned so that the wiring pattern 906a and the conductive substance 903 are connected at desired portions. The semiconductor 904 on which the protruding electrodes 905 are formed is aligned and overlapped.
[0107]
Thereafter, as shown in FIG. 9G, the semiconductor 904 is buried by applying pressure, and at the same time, the semiconductor 904 is electrically connected to the wiring pattern 906 a by the protruding electrode 905.
[0108]
Thereafter, as shown in FIG. 9 (h), the plate of FIG. 9 (c) and the release film 907b are further positioned and superimposed on the plate of FIG. 9 (g).
[0109]
Thereafter, as shown in FIG. 9 (i), the aligned and superposed products are integrated by applying pressure and heating. The thermosetting resin in the mixture 901 and the conductive resin composition 903 is cured to form a plate in which the semiconductor 904 and the wiring patterns 906a and 906b are embedded. The heating is performed at a temperature (for example, 150 ° C. to 260 ° C.) or higher at which the thermosetting resin in the mixture 901 and the conductive resin composition 903 cures, and the mixture 901 becomes the electric insulating layer 908 and the conductive resin composition Reference numeral 902 denotes an inner via 909.
[0110]
Thereafter, as shown in FIG. 9 (j), the release films 907a and 907b are peeled off from the plate of FIG. 9 (i).
[0111]
Thus, the sheet-shaped module described in the first embodiment is formed. According to the above manufacturing method, the sheet module described in the first embodiment can be easily manufactured.
[0112]
(Embodiment 10)
In the tenth embodiment, another embodiment of the method for manufacturing the sheet module shown in FIG. 2 will be described. The materials used in the tenth embodiment are the same as those described in the second embodiment. FIGS. 10A to 10H are cross-sectional views illustrating a manufacturing process of the sheet-shaped module according to the tenth embodiment. First, as shown in FIG. 10A, a plate-like mixture 1001 is formed by processing a mixture containing an inorganic filler and a thermosetting resin. Since this step is the same as that in FIG. 5A, the duplicate description will be omitted.
[0113]
Thereafter, as shown in FIG. 10B, through holes 1002 are formed at desired positions of the mixture 1001. Since this step is the same as that in FIG. 5B, the duplicate description will be omitted.
[0114]
After that, as shown in FIG. 10C, the through-hole 1002 is filled with the conductive resin composition 1003 to form a plate-like body in which the through-hole 1002 is filled with the conductive resin composition 1003.
[0115]
In parallel with the steps of FIGS. 10A to 10C, a copper foil 1006 is formed as shown in FIG. Further, in parallel with the steps of FIGS. 10A to 10C, as shown in FIG. 10E, a semiconductor 1004 in which a bump electrode 1005 is formed on the copper foil 1006 shown in FIG. Is fixed via an adhesive layer 1007. As the adhesive layer 1006, a thermosetting resin or a thermoplastic resin composition can be used, and may include an inorganic filler.
[0116]
Thereafter, as shown in FIG. 10F, the copper foil 1006a, the plate-like body of FIG. 10C, and the copper foil 1006b to which the semiconductor 1004 is fixed are stacked.
[0117]
Thereafter, as shown in FIG. 10G, the semiconductor 1004 is buried by pressing the aligned and superposed ones, and at the same time, the semiconductor 1004 is electrically connected to the copper foil 1006 a by the protruding electrode 1005. After the plate-like body is formed in this manner, the mixture is heated to cure the thermosetting resin in the mixture 1001 and the conductive resin composition 1003, thereby forming a plate-like body in which the semiconductor 1004 is embedded. . The heating is performed at a temperature equal to or higher than the temperature at which the thermosetting resin in the mixture 1001 and the conductive resin composition 1003 cures (for example, 150 ° C. to 260 ° C.), and the mixture 1001 becomes the electric insulating layer 1008, and the conductive resin composition Becomes the inner via 1009. By this step, the copper foils 1006a and 1006b, the semiconductor 1004, and the insulating layer 1008 are mechanically and strongly bonded.
[0118]
Thereafter, as shown in FIG. 10H, wiring patterns 10010a and 10010b are formed by processing the copper foils 1006a and 1006b.
[0119]
Thus, the sheet-shaped module described in the second embodiment is formed. According to the above manufacturing method, the sheet module described in the second embodiment can be easily manufactured.
[0120]
(Embodiment 11)
In Embodiment 11, another embodiment of the method for manufacturing the sheet-like module shown in FIG. 2 will be described. The materials used in the eleventh embodiment are the same as those described in the second embodiment. 11A to 11H are cross-sectional views illustrating a manufacturing process of the sheet-shaped module according to the eleventh embodiment. First, as shown in FIG. 11A, a plate-like mixture 1101 is formed by processing a mixture containing an inorganic filler and a thermosetting resin. Since this step is the same as that in FIG. 5A, the duplicate description will be omitted.
[0121]
Thereafter, as shown in FIG. 11B, a through hole 1102 is formed at a desired position of the mixture 1101. Since this step is the same as that in FIG. 5B, the duplicate description will be omitted.
[0122]
After that, as shown in FIG. 11C, the through-hole 1102 is filled with the conductive resin composition 1103 to form a plate-like body in which the through-hole 1102 is filled with the conductive resin composition 1103.
[0123]
In parallel with the steps of FIGS. 11A to 11C, as shown in FIG. 11D, a wiring pattern 1106 is formed on the release film 1107. Since this step is the same as that in FIG. 6E, the duplicate description will be omitted.
[0124]
Further, in parallel with the steps of FIGS. 11 (a) to 11 (c), as shown in FIG. 11 (e), a projecting electrode is formed on the release film 1107 on which the wiring pattern 1106 shown in FIG. 11 (d) is formed. The semiconductor 1104 on which 1105 is formed is fixed via an adhesive layer 1108.
[0125]
After that, as shown in FIG. 11F, the release film 1107a to which the semiconductor is fixed so that the wiring patterns 1106a and 1106b and the conductive substance 1103 are connected at a desired portion, as shown in FIG. The plate-like body and the release film 1107b are aligned and stacked.
[0126]
Thereafter, as shown in FIG. 11 (g), the semiconductor 1104 is buried by pressing and heating the aligned and superposed ones, and at the same time, the semiconductor 1104 is electrically connected to the wiring pattern 1106a by the protruding electrode 1105. The thermosetting resin in the mixture 1101 and the conductive resin composition 1103 is cured to form a plate in which the semiconductor 1104, the adhesive layer 1108, and the wiring patterns 1106a and 1106b are embedded. Heating is performed at a temperature higher than the temperature at which the thermosetting resin in the mixture 1100 and the conductive resin composition 1103 cures (for example, 150 ° C. to 260 ° C.), and the mixture 1101 becomes the electric insulating layer 1109, and the conductive resin composition 1102 becomes the inner via 1110.
[0127]
Thereafter, as shown in FIG. 11 (h), the release films 1107a and 1107b are peeled from the plate-like body of FIG. 11 (g). At this time, the adhesive layer 1108 and the release film 1107b are peeled off, and the adhesive layer 1108 remains on the electric insulating layer 1109.
Thus, the sheet-shaped module described in the second embodiment is formed. According to the above manufacturing method, the sheet module described in the second embodiment can be easily manufactured.
[0128]
【Example】
Hereinafter, specific examples will be described in detail.
[0129]
(Example 1)
When manufacturing the semiconductor built-in module of the present invention, a method for manufacturing a sheet-like material using an inorganic filler and a thermosetting resin will be described first. In the method for producing a sheet-like material used in this example, an inorganic filler and a liquid thermosetting resin were mixed by a stirring mixer. The stirring mixer used is a device in which an inorganic filler and a liquid thermosetting resin are charged into a container having a predetermined capacity and revolved while rotating the container itself, so that a sufficiently dispersed state can be obtained even if the viscosity is relatively high. Things. The composition of the sheet material for the built-in semiconductor module was as follows: 75% by weight of silica powder having an average particle diameter of 2.3 μm as an inorganic filler and epoxy resin as a liquid thermosetting resin: manufactured by Nippon Pernox Co., Ltd. (Name: “WE-2025”, containing an acid anhydride-based curing agent) 24.8% by weight, and carbon black as an additive was 0.2% by weight. The preparation method was such that a predetermined amount of a paste-like mixture weighed and mixed with the above composition was taken and dropped on a release film. As for the mixing conditions, a predetermined amount of the inorganic filler and the liquid epoxy resin were charged into a container, and the container and the container were mixed by a kneader. The kneading machine is performed by a method of rotating the container while revolving the container, and kneading is performed in a short time of about 10 minutes. In addition, a polyethylene terephthalate film having a surface having a thickness of 75 μm and subjected to a release treatment with silicon was used as a release film. The release film was further superimposed on the mixture on the release film that had been dropped, and pressed to a constant thickness by a pressure press. Next, the mixture held by the release film was heated together with the release film, and heat-treated under the condition that the tackiness was lost. The heat treatment is performed at a temperature of 120 ° C. for 15 minutes. As a result, the mixture was formed into a 140 μm-thick non-sticky sheet. Since the thermosetting epoxy resin has a curing start temperature of 130 ° C., it is in an uncured state (B stage) under the heat treatment conditions, and could be melted again by heating in the subsequent steps (FIG. 5 ( a)).
[0130]
The sheet thus produced was cut into a predetermined size, and through holes 502 having a diameter of 0.15 mm were formed at evenly spaced positions with a pitch of 0.2 mm to 2 mm using a carbon dioxide gas laser (FIG. 5). (B)). In this through-hole 502, 85% by weight of copper spherical metal particles having an average particle diameter of 3.4 μm as a conductive resin composition paste for filling a via hole, and a bisphenol A type epoxy resin (trade name “Epicoat”) as a resin composition 828 "oily shell epoxy 3% by weight, glycidyl ester epoxy resin (trade name" YD-171 "manufactured by Toto Kasei) 9% by weight, and amine adduct curing agent (trade name" MY-24 "Ajinomoto) Kneaded with 3 rolls was filled by screen printing (FIG. 5 (c)). Next, a 25 μm diameter gold wire made of Tanaka precious metal was bonded on the external electrode of the semiconductor 504 at 300 ° C. to form a projection electrode 505 having a height of 50 μm (FIG. 5D). The semiconductor of FIG. 5 (d) and the sheet-like material of FIG. 5 (c) were positioned and sandwiched between separately prepared copper foils (18 μm copper foil subjected to single-side roughening treatment) (FIG. 5 (f)). At this time, the roughened surface of the copper foil was arranged so as to be on the sheet-like material side, and the bumps of the semiconductor were arranged so as to be on the sheet-like material side. Next, using a hot press, press temperature 120 ° C, pressure 10kg / cm 2 For 5 minutes. As a result, the thermosetting resin in the sheet 501 was melted and softened by heating, so that the semiconductor 504 was embedded in the sheet, and the protruding electrodes 505 were electrically and mechanically connected to the copper foil 506a. The heating temperature was further increased and maintained at 175 ° C. for 60 minutes. As a result, the epoxy resin in the sheet 501 and the epoxy resin in the conductive resin composition were cured, and mechanically strong adhesion between the sheet and the semiconductor and the copper foil was obtained. In addition, an electrical insulating layer 507 having an inner via 508 in which the conductive resin composition 503 was electrically (inner via connected) mechanically bonded to the copper foil was obtained (FIG. 5 (g)). The copper foil on the surface of the electric insulating layer 507 in which the semiconductor was buried was etched by an etching technique to form electrode patterns and wiring patterns 509a and 509b having a diameter of 0.2 mm on the inner via holes (FIG. 5 (h)). .
[0131]
As a reliability evaluation of the module with a built-in semiconductor manufactured by this method, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by using a belt-type reflow tester having a maximum temperature of 260 ° C. for 10 seconds and passing the test 10 times. The temperature cycle test was carried out at a temperature of 125 ° C. on the high-temperature side and at −60 ° C. on the low-temperature side for 30 minutes for each of 200 cycles. At this time, no crack was generated in the semiconductor module in terms of shape, and no particular abnormality was recognized in the ultrasonic flaw detector. This shows that the semiconductor and the module have firm adhesion. In addition, the connection between the inner via and the semiconductor by the conductive resin composition hardly changed from the initial performance. In addition, the flexibility of the module with a built-in semiconductor manufactured by this method was confirmed.
[0132]
(Example 2)
An embodiment of a module incorporating a semiconductor using the same sheet-like material as in the first embodiment will be described. A sheet-like material 601 (140 μm in thickness) was prepared in which the conductive resin composition 603 was filled in the through holes produced under the same conditions as in Example 1 (FIG. 6C). Next, a semiconductor 604 on which the bump electrode 605 was formed was prepared in the same manner as in Example 1 (FIG. 6D). Next, a copper foil (thickness of 70 μm) was used as a release film, and copper having a thickness of 9 μm was formed on the release film by electrolytic copper plating. Using this release film, a wiring pattern was formed. The release film formed with copper 9 μm was chemically etched by photolithography to form a wiring pattern 606 (FIG. 6E). The sheet 601 filled with the semiconductor and the conductive resin composition 603 in FIG. 6D and the transfer film in FIG. 6E were positioned and sandwiched (FIG. 6F). At this time, the wiring pattern was arranged on the sheet-like material side, and the bumps of the semiconductor were arranged on the sheet-like material side. This was pressed using a hot press at a press temperature of 120 ° C. and a pressure of 10 kg / cm. 2 For 5 minutes. As a result, the thermosetting resin in the sheet 601 was melted and softened by heating, so that the semiconductor 604 was buried in the sheet and the protruding electrode 605 was electrically and mechanically connected to the wiring pattern 606a. The heating temperature was further increased and maintained at 175 ° C. for 60 minutes. As a result, the epoxy resin in the sheet 601 and the epoxy resin in the conductive resin composition 603 were cured, and mechanically strong adhesion between the sheet and the semiconductor and the wiring pattern was obtained. Further, an electrical insulating layer 608 having an inner via 609 in which the conductive resin composition 603 was electrically and mechanically bonded to the wiring patterns 606a and 606b was obtained (FIG. 6 (g)). Next, the release film on the surface of the electric insulating layer 608 in which the semiconductor was embedded was peeled off (FIG. 6 (h)). Since the release film had a glossy surface and a wiring layer was formed by electrolytic plating, only the copper foil as the release film could be peeled off.
[0133]
In this method, since a release film in which a wiring pattern is formed in advance is used, the cured module is a flat module in which the wiring pattern is embedded in the module. This means that a multilayer wiring can be formed finely on the module surface. Similarly, by embedding the wiring pattern, the sheet is compressed by the thickness of the wiring pattern on the surface. The same applies when a release film is used in the following embodiments. As a reliability evaluation of the module with a built-in semiconductor manufactured by this method, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by using a belt-type reflow tester having a maximum temperature of 260 ° C. for 10 seconds and passing the test 10 times. The temperature cycle test was carried out at a temperature of 125 ° C. on the high-temperature side and at −60 ° C. on the low-temperature side for 30 minutes for each of 200 cycles. At this time, no crack was generated in the semiconductor module in terms of shape, and no particular abnormality was recognized in the ultrasonic flaw detector. This shows that the semiconductor and the module have firm adhesion. Also, the inner via connection resistance due to the conductive resin composition hardly changed from the initial performance. In addition, the flexibility of the module with a built-in semiconductor manufactured by this method was confirmed.
[0134]
(Example 3)
An embodiment of a module incorporating a semiconductor using the same sheet-like material as in the first embodiment will be described. A sheet-like material 701 (140 μm in thickness) was prepared in which the conductive resin composition 703 was filled in the through holes produced under the same conditions as in Example 1 (FIG. 7C). Next, a wiring pattern 706 was formed on the release film 707 in the same manner as in Example 2 (FIG. 7D). Next, a semiconductor 704 on which the protruding electrode 705 was formed was prepared in the same manner as in Example 1, and the back surface of the semiconductor 704 was bonded to the release film of FIG. 7D using a silicon-based adhesive (FIG. 7). (E)). Silicone adhesive is strong against displacement of the object in the release film surface direction, but weak on the normal direction of the release film surface, and peels off from the release film on the object. Was easy. A transfer carrier 707a having only a separately prepared wiring pattern, a sheet 701 filled with the conductive resin composition 703, and a release film 707b to which the semiconductor of FIG. (FIG. 7 (f)). Next, the semiconductor 704 is buried in the sheet-like material and electrically and mechanically connected to the pattern 706a in the same manner as in the second embodiment, and the heating temperature is further increased, so that the electric insulating layer 708 having the inner via 709 is formed. (FIG. 7 (g)). Next, in the same manner as in Example 2, the release film on the surface of the electric insulating layer 708 in which the semiconductor was embedded was peeled off (FIG. 7 (h)). At this time, the adhesive fixing the semiconductor 704 was peeled off simultaneously with the release film.
[0135]
As a reliability evaluation of the module with a built-in semiconductor manufactured by this method, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by using a belt-type reflow tester having a maximum temperature of 260 ° C. for 10 seconds and passing the test 10 times. The temperature cycle test was carried out at a temperature of 125 ° C. on the high-temperature side and at −60 ° C. on the low-temperature side for 30 minutes for each of 200 cycles. At this time, no crack was generated in the semiconductor module in terms of shape, and no particular abnormality was recognized in the ultrasonic flaw detector. This shows that the semiconductor and the module have firm adhesion. Also, the inner via connection resistance due to the conductive resin composition hardly changed from the initial performance. In addition, the flexibility of the module with a built-in semiconductor manufactured by this method was confirmed.
[0136]
(Example 4)
An embodiment of a module incorporating a semiconductor using the same sheet-like material as in the first embodiment will be described. A sheet-like material 801 (thickness: 70 μm) was prepared in which the conductive resin composition 803 was filled in the through holes produced under the same conditions as in Example 1 (FIG. 8C). Next, a semiconductor 804 on which a protruding electrode 805 was formed in the same manner as in Example 1 was prepared (FIG. 8D). Next, a separately prepared copper foil (18 μm copper foil subjected to one-side roughening treatment), the sheet-like material of FIG. 8C, and the semiconductor of FIG. 8D were overlaid (FIG. 8F). At this time, the roughened surface of the copper foil was arranged on the sheet-like material side, and the bumps of the semiconductor were arranged on the sheet-like material side. Next, while heating to a temperature of 120 ° C., the semiconductor was pressured from the backside at a pressure of 10 kg / cm. 2 And kept in this state for 5 minutes. As a result, the thermosetting resin in the sheet-like material 801 is melted and softened by heating, so that the semiconductor 804 is embedded in the sheet-like material, and the bump electrodes 805 are electrically and mechanically connected to the copper foil 806a (FIG. 8 (g)). Further, the sheet-like object 801 (thickness: 70 μm) of FIG. 8C and the copper foil (18 μm copper foil subjected to one-side roughening treatment) are aligned and superposed on the sheet-like article of FIG. 8G (FIG. 8). (H)). At this time, the roughened surface of the copper foil was set to the sheet-like material side. Next, while heating at 175 ° C., the pressure is 10 kg / cm. 2 And maintained for 60 minutes. As a result, the epoxy resin in the sheet material 801 and the epoxy resin in the conductive resin composition were cured, and mechanically strong adhesion between the sheet material and the semiconductor and copper foil was obtained. Further, an electrical insulating layer 807 having an inner via 808 in which the conductive resin composition 803 was electrically (inner via connected) mechanically bonded to the copper foil was obtained (FIG. 8 (i)). The copper foil on the surface of the electrical insulating layer 807 in which the semiconductor was buried was etched by an etching technique to form electrode patterns and wiring patterns 809a and 809b having a diameter of 0.2 mm on the inner via holes (FIG. 8 (j)). .
[0137]
As a reliability evaluation of the module with a built-in semiconductor manufactured by this method, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by using a belt-type reflow tester having a maximum temperature of 260 ° C. for 10 seconds and passing the test 10 times. The temperature cycle test was carried out at a temperature of 125 ° C. on the high-temperature side and at −60 ° C. on the low-temperature side for 30 minutes for each of 200 cycles. At this time, no crack was generated in the semiconductor module in terms of shape, and no particular abnormality was recognized in the ultrasonic flaw detector. Thereby, it was confirmed that the semiconductor and the module had strong adhesion. In addition, the connection between the inner via and the semiconductor by the conductive resin composition hardly changed from the initial performance. In addition, the flexibility of the module with a built-in semiconductor manufactured by this method was confirmed.
[0138]
(Example 5)
An embodiment of a module incorporating a semiconductor using the same sheet-like material as in the first embodiment will be described. A sheet-like material 901 (thickness: 70 μm) in which the conductive resin composition 903 was filled in the through-holes manufactured under the same conditions as in Example 1 was prepared (FIG. 9C). Next, a semiconductor 904 having a bump electrode 905 formed thereon was prepared in the same manner as in Example 1 (FIG. 9D). Next, a wiring pattern 906 was formed on the release film 907 in the same manner as in Example 2 (FIG. 9E). Next, the release film of FIG. 9E, the sheet of FIG. 9C, and the semiconductor of FIG. 9D were stacked (FIG. 9F). At this time, the wiring pattern 906a was arranged so as to be on the sheet-like material side, and the bumps of the semiconductor were arranged so as to be on the sheet-like material side. Next, while heating to a temperature of 120 ° C., the semiconductor was pressured from the backside at a pressure of 10 kg / cm. 2 And kept for 5 minutes. As a result, the thermosetting resin in the sheet 501 is melted and softened by heating, so that the semiconductor 904 is buried in the sheet, and the protruding electrodes 905 are electrically and mechanically connected to the wiring pattern 906a (FIG. 9 (g)). Further, the sheet-like material 901 (thickness: 70 μm) of FIG. 9C and the release film of FIG. 9E are aligned and superimposed on the sheet-like material of FIG. 9G (FIG. 9H). ). At this time, the roughened surface of the copper foil was set to the sheet-like material side. Next, while heating at 175 ° C., the pressure is 10 kg / cm. 2 And maintained for 60 minutes. As a result, the epoxy resin in the sheet-like material 901 and the epoxy resin in the conductive resin composition were cured, and mechanically strong adhesion between the sheet-like material, the semiconductor, and the copper foil was obtained. Further, an electrical insulating layer 907 having an inner via 908 in which the conductive resin composition 903 was electrically (inner via connected) mechanically bonded to the copper foil was obtained (FIG. 9 (i)). Next, in the same manner as in Example 2, the release film on the surface of the electric insulating layer 908 in which the semiconductor was buried was peeled (FIG. 9 (j)).
[0139]
As a reliability evaluation of the module with a built-in semiconductor manufactured by this method, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by using a belt-type reflow tester having a maximum temperature of 260 ° C. for 10 seconds and passing the test 10 times. The temperature cycle test was carried out at a temperature of 125 ° C. on the high-temperature side and at −60 ° C. on the low-temperature side for 30 minutes for each of 200 cycles. At this time, no crack was generated in the semiconductor module in terms of shape, and no particular abnormality was recognized in the ultrasonic flaw detector. Thereby, it was confirmed that the semiconductor and the module had strong adhesion. Also, the inner via connection resistance due to the conductive resin composition hardly changed from the initial performance. In addition, the flexibility of the module with a built-in semiconductor manufactured by this method was confirmed.
[0140]
(Example 6)
An embodiment of a module incorporating a semiconductor using the same sheet-like material as in the first embodiment will be described. A sheet 1001 (140 μm in thickness) was prepared in which the conductive resin composition 1003 was filled in the through holes produced under the same conditions as in Example 1 (FIG. 10C). Next, a semiconductor 1004 on which the protruding electrode 1005 was formed was prepared in the same manner as in Example 1, and then the back surface of the semiconductor 1004 was fixed on a copper foil (18 μm copper foil subjected to single-side roughening treatment) using an adhesive 1007 ( FIG. 10 (e). Thereafter, a separately prepared copper foil 1006a (18 μm copper foil subjected to one-side roughening treatment), the sheet-like material in FIG. 10C, and the copper foil 1006b bonded to the semiconductor in FIG. FIG. 10 (f)). At this time, the copper foil was arranged so that the roughened surface was on the sheet-like material side. This was pressed using a hot press at a press temperature of 120 ° C. and a pressure of 10 kg / cm. 2 For 5 minutes. Accordingly, the thermosetting resin in the sheet 1001 is melted and softened by heating, so that the semiconductor 1004 and the adhesive 1007 are buried in the sheet, and the protruding electrodes 1005 are electrically and mechanically connected to the copper foil 1006a. Was done. The heating temperature was further increased and maintained at 175 ° C. for 60 minutes. As a result, the epoxy resin in the sheet-like material 1001 and the epoxy resin in the conductive resin composition 1003 were cured, and the sheet-like material, the semiconductor, and the wiring pattern were mechanically strongly bonded. Further, an electrical insulating layer 1008 having an inner via 1009 in which the conductive resin composition 1003 was electrically and mechanically bonded to the copper foils 1006a and 1006b was obtained (FIG. 10G). The copper foil on the surface of the electrical insulating layer 1008 in which the semiconductor was buried was etched by an etching technique to form electrode patterns and wiring patterns 1010a and 1010b having a diameter of 0.2 mm on the inner via holes (FIG. 10 (h)). .
[0141]
As a reliability evaluation of the module with a built-in semiconductor manufactured by this method, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by using a belt-type reflow tester having a maximum temperature of 260 ° C. for 10 seconds and passing the test 10 times. The temperature cycle test was carried out at a temperature of 125 ° C. on the high-temperature side and at −60 ° C. on the low-temperature side for 30 minutes for each of 200 cycles. At this time, no crack was generated in the semiconductor module in terms of shape, and no particular abnormality was recognized in the ultrasonic flaw detector. Thereby, it was confirmed that the semiconductor and the module had strong adhesion. In addition, the connection between the inner via and the semiconductor by the conductive resin composition hardly changed from the initial performance. In addition, the flexibility of the module with a built-in semiconductor manufactured by this method was confirmed.
[0142]
(Example 7)
An embodiment of a module incorporating a semiconductor using the same sheet-like material as in the first embodiment will be described. A sheet 1101 (140 μm in thickness) was prepared in which the conductive resin composition 1103 was filled in the through holes produced under the same conditions as in Example 1 (FIG. 11C). Next, a wiring pattern 1106 was formed on the release film 1107 in the same manner as in Example 2 (FIG. 11D). Next, a semiconductor 1004 on which a protruding electrode 1005 was formed was prepared in the same manner as in Example 1, and the back surface of the semiconductor 1104 was adhered to the release film of FIG. 11D using an adhesive 1108 (FIG. 11E )).
[0143]
A transfer carrier 1107a having only a separately prepared wiring pattern, a sheet 1101 filled with the conductive resin composition 1103, and a release film 1107b adhered to the semiconductor shown in FIG. (FIG. 11F).
This was pressed using a hot press at a press temperature of 120 ° C. and a pressure of 10 kg / cm. 2 For 5 minutes. As a result, the thermosetting resin in the sheet 1101 is melted and softened by heating, so that the semiconductor 1104 and the adhesive 1108 are buried in the sheet, and the bump electrodes 1105 are electrically and mechanically connected to the copper foil 1106a. Was done. The heating temperature was further increased and maintained at 175 ° C. for 60 minutes. As a result, the epoxy resin in the sheet 1101 and the epoxy resin in the conductive resin composition 1103 were cured, and mechanically strong adhesion between the sheet and the semiconductor and the wiring pattern was obtained. Further, an electrical insulating layer 1109 having an inner via 1110 in which the conductive resin composition 1103 was electrically and mechanically bonded to the wiring patterns 1106a and 106b was obtained (FIG. 11G). Next, the release film on the surface of the electric insulating layer 1109 in which the semiconductor was embedded was peeled off (FIG. 11H). Since the release film had a glossy surface and a wiring layer was formed by electrolytic plating, only the copper foil as the release film could be peeled off. In this method, since a release film in which a wiring pattern is formed in advance is used, the cured module becomes a flat module in which the wiring pattern is embedded in the module. This means that a multilayer wiring can be formed finely on the module surface. Similarly, by embedding the wiring pattern, the sheet is compressed by the thickness of the wiring pattern on the surface. The same applies to the case where a release film is used in the following embodiments.
[0144]
As a reliability evaluation of the module with a built-in semiconductor manufactured by this method, a solder reflow test and a temperature cycle test were performed. The solder reflow test was performed by using a belt-type reflow tester having a maximum temperature of 260 ° C. for 10 seconds and passing the test 10 times. The temperature cycle test was carried out at a temperature of 125 ° C. on the high-temperature side and at −60 ° C. on the low-temperature side for 30 minutes for each of 200 cycles. At this time, no crack was generated in the semiconductor module in terms of shape, and no particular abnormality was recognized in the ultrasonic flaw detector. Thereby, it was confirmed that the semiconductor and the module had strong adhesion. Also, the inner via connection resistance due to the conductive resin composition hardly changed from the initial performance. In addition, the flexibility of the module with a built-in semiconductor manufactured by this method was confirmed.
[0145]
【The invention's effect】
As described above, according to the present invention, a high-density module can be realized by using the same material for the semiconductor underfill and the insulating layer, and a flexible semiconductor built-in module and a manufacturing method thereof are provided. be able to.
[0146]
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing one embodiment of a sheet-shaped module of the present invention.
FIG. 2 is a cross-sectional view showing one embodiment of the sheet-shaped module of the present invention.
FIG. 3 is a cross-sectional view showing one embodiment of the sheet-shaped module of the present invention.
FIG. 4 is a cross-sectional view showing one embodiment of the sheet module of the present invention.
FIG. 5 is a cross-sectional view showing one embodiment of the method for manufacturing a sheet-shaped module of the present invention.
FIG. 6 is a cross-sectional view showing one embodiment of the method for manufacturing a sheet-shaped module of the present invention.
FIG. 7 is a cross-sectional view showing one embodiment of the method for manufacturing a sheet-shaped module of the present invention.
FIG. 8 is a cross-sectional view showing one embodiment of a method for manufacturing a sheet-shaped module of the present invention.
FIG. 9 is a cross-sectional view showing one embodiment of the method for manufacturing a sheet-shaped module of the present invention.
FIG. 10 is a cross-sectional view showing one embodiment of the method for manufacturing a sheet-shaped module of the present invention.
FIG. 11 is a cross-sectional view showing one embodiment of the method for manufacturing a sheet-shaped module of the present invention.
[Explanation of symbols]
101, 201, 301, 401, 501, 507, 608, 708, 807, 908, 1008, 1109 Electric insulating layer
201, 202, 203, 204 Wiring layer
103, 203, 303, 403 Wiring pattern layer
104, 204, 304, 508, 609, 709, 808, 909, 1009, 1110 Inner via
404 Through hole
105, 205, 305, 405, 504, 604, 704, 804, 904, 1004, 1104 Semiconductor
106, 206, 306, 406, 505, 605, 705, 805, 905, 1005, 1105 Projecting electrode
307 Multi-layer substrate
501,601,701,801,901,1001,1101 mixture
502,602,702,802,902,1002,1102 Through hole
503, 603, 703, 803, 903, 1003, 1103 Conductive resin composition
506, 506a, 506b, 806, 806a, 806b, 1006a, 1006b Copper foil
606, 606a, 606b, 706, 706a, 706b, 906, 906a, 906b, 1106a, 1106b Wiring pattern
607, 607a, 607b, 707, 707a, 707b, 907, 907a, 907b, 1107a, 1107b Release film

Claims (32)

無機フィラーと樹脂の混合物を含む電気絶縁層と、
前記電気絶縁層の片面に少なくとも配線パターンを有する配線キャリア層と、
前記電気絶縁層の他方面に配線パターン層を備え、
前記配線キャリア層の配線パターンと前記他方面の配線パターン間を相互に接続するインナービアと、
前記電気絶縁層内部に埋め込まれた半導体を含むシート状モジュールであって、
前記半導体の外部電極が前記配線キャリアの配線パターンと突起電極を介して電気接続し、
前記半導体の外部電極面と前記配線キャリア間に存在する電気絶縁材料が、前記電気絶縁層と同一の材料であり、
前記電気絶縁層及び前記電気絶縁層の他方面の前記配線パターン層とが略同一面を形成していることを特徴とするシート状モジュール。An electrical insulating layer containing a mixture of an inorganic filler and a resin,
A wiring carrier layer having at least a wiring pattern on one surface of the electrical insulating layer,
A wiring pattern layer is provided on the other surface of the electric insulating layer,
An inner via interconnecting the wiring pattern of the wiring carrier layer and the wiring pattern on the other surface;
A sheet-like module including a semiconductor embedded inside the electric insulating layer,
The external electrode of the semiconductor is electrically connected to the wiring pattern of the wiring carrier via a projecting electrode,
An electrical insulating material present between the external electrode surface of the semiconductor and the wiring carrier is the same material as the electrical insulating layer,
A sheet-like module, wherein the electric insulating layer and the wiring pattern layer on the other surface of the electric insulating layer form substantially the same surface. 前記シート状モジュールが、複数層積層されている請求項１に記載のシート状モジュール。The sheet module according to claim 1, wherein the sheet module has a plurality of layers. 前記配線キャリアが、電気絶縁層と２層以上の配線層を有する多層基板である請求項１に記載のシート状モジュール。The sheet-shaped module according to claim 1, wherein the wiring carrier is a multilayer substrate having an electrical insulating layer and two or more wiring layers. 前記配線キャリア層が、支持体の表面に形成されている請求項１に記載のシート状モジュール。The sheet module according to claim 1, wherein the wiring carrier layer is formed on a surface of a support. 前記配線キャリアの電気絶縁層が、補強材と熱硬化樹脂からなる請求項３に記載のシート状モジュール。The sheet module according to claim 3, wherein the electrical insulating layer of the wiring carrier is made of a reinforcing material and a thermosetting resin. 前記配線キャリアの電気絶縁層が、熱可塑性樹脂からなるフイルム状基材である請求項３に記載のシート状モジュール。The sheet-like module according to claim 3, wherein the electric insulating layer of the wiring carrier is a film-like base made of a thermoplastic resin. 前記熱硬化樹脂が、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つである請求項５に記載のシート状モジュール。The sheet module according to claim 5, wherein the thermosetting resin is at least one selected from an epoxy resin, a polyimide resin, a polyphenylene ether resin, a phenol resin, a fluororesin, and an isocyanate resin. 前記フイルム状基材が、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂から選ばれる少なくとも一つである請求項６に記載のシート状モジュール。The film-like substrate is at least one selected from a wholly aromatic polyester, a fluororesin, a polyphenylene oxide resin, a syndiotactic polystyrene resin, a polyimide resin, a polyamide resin, an aramid resin and a polyphenylene sulfide resin. Sheet module. 前記電気絶縁層及び前記電気絶縁層の他方面の前記配線パターン層と、前記半導体の外部電極面と反対の面とが略同一面を形成している請求項１に記載のシート状モジュール。2. The sheet-like module according to claim 1, wherein the electric insulating layer and the wiring pattern layer on the other surface of the electric insulating layer and a surface of the semiconductor opposite to an external electrode surface form substantially the same surface. 3. 前記シート状モジュールに埋め込まれた前記半導体の厚みに対し、前記無機フィラーと樹脂の混合物からなる電気絶縁層の厚みが１．５倍以下であり、前記配線キャリアを含めた総厚みが２００μｍ以下で、かつ可撓性を有する請求項１に記載のシート状モジュール。The thickness of the electrical insulating layer made of a mixture of the inorganic filler and the resin is 1.5 times or less with respect to the thickness of the semiconductor embedded in the sheet-shaped module, and the total thickness including the wiring carrier is 200 μm or less. The sheet-like module according to claim 1, which is flexible. 前記無機フィラーと樹脂の混合物からなる電気絶縁層の樹脂が、熱硬化性樹脂である請求項１に記載のシート状モジュール。The sheet module according to claim 1, wherein the resin of the electric insulating layer made of a mixture of the inorganic filler and the resin is a thermosetting resin. 前記無機フィラーが、ＳｉＯ２，Ａｌ２Ｏ３，ＭｇＯ，ＴｉＯ２，ＢＮ，ＡｌＮ及びＳｉ３Ｎ４から選ばれる少なくとも一つである請求項１に記載のシート状モジュール。Wherein the inorganic filler is sheet-shaped module of claim 1 is at least one selected from SiO 2, Al 2 O 3, MgO, TiO 2, BN, AlN and Si 3 N 4. 前記熱硬化樹脂が、エポキシ樹脂、ポリイミド、ポリフェニレンエーテル、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つである請求項１０に記載のシート状モジュール。The sheet module according to claim 10, wherein the thermosetting resin is at least one selected from an epoxy resin, a polyimide, a polyphenylene ether, a phenol resin, a fluororesin, and an isocyanate resin. 前記インアービアが、金属メッキである請求項１に記載のシート状モジュール。The sheet module according to claim 1, wherein the in-via is metal-plated. 前記インナービアが、導電性樹脂組成物である請求項１に記載のシート状モジュール。The sheet module according to claim 1, wherein the inner via is a conductive resin composition. 前記シート状モジュールの無機フィラーと樹脂の混合物からなる電気絶縁層に、さらに受動部品が内蔵された請求項１に記載のシート状モジュール。The sheet-like module according to claim 1, wherein a passive component is further incorporated in the electric insulating layer made of a mixture of the inorganic filler and the resin of the sheet-like module. 前記受動部品がチップ部品である請求項１５に記載のシート状モジュール。The sheet module according to claim 15, wherein the passive component is a chip component. 前記受動部品が前記配線層のパターン間に形成された膜状受動部品である請求項１５に記載のシート状モジュール。The sheet-like module according to claim 15, wherein the passive component is a film-like passive component formed between patterns of the wiring layer. 膜状受動部品が、薄膜もしくは無機フィラーと熱硬化樹脂の混合物よりなる抵抗、コンデンサ及びインダクタから選ばれた少なくとも一つである請求項１８に記載のシート状モジュール。19. The sheet-like module according to claim 18, wherein the film-like passive component is at least one selected from a resistor, a capacitor, and an inductor made of a thin film or a mixture of an inorganic filler and a thermosetting resin. 無機フィラーと樹脂の混合物をシート状に加工し、
前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、
前記貫通孔に導電性樹脂組成物を充填し、
離型フイルムの片面に配線パターンを形成し、
半導体の外部電極上に導電性の突起物を形成し、
配線パターンを有する配線キャリア層に前記貫通孔に導電性樹脂組成物を充填したシート状物を位置合わせして重ね、
前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、
前記半導体を重ねたシート状物に銅箔を重ね、
前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装し、
加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させ、
前記銅箔を加工して配線パターンを形成することを含むシート状モジュールの製造方法。Processing a mixture of inorganic filler and resin into a sheet,
Forming a through-hole in the sheet-like material composed of the inorganic filler and the resin,
Filling the through hole with a conductive resin composition,
Form a wiring pattern on one side of the release film,
Form conductive protrusions on the external electrodes of the semiconductor,
A sheet-like material filled with a conductive resin composition in the through-hole is positioned and overlapped on a wiring carrier layer having a wiring pattern,
Positioning and overlapping the external electrode side of the semiconductor on which the conductive protrusions are formed on the sheet-like object,
Laminating a copper foil on the sheet-like material on which the semiconductor is laminated,
Mounting the semiconductor on a wiring pattern on the surface of the wiring carrier while embedding and integrating the semiconductor in the sheet-like material;
By heating and pressurizing, the thermosetting resin and the conductive resin composition in the sheet material are cured,
A method for manufacturing a sheet-like module, comprising forming a wiring pattern by processing the copper foil. 無機フィラーと樹脂の混合物をシート状加工し、
前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、
前記貫通孔に導電性樹脂組成物を充填し、
離型フイルムの片面に配線パターンを形成し、
半導体の外部電極上に導電性の突起物を形成し、
配線パターンを有する配線キャリア層に前記貫通孔に導電性樹脂組成物を充填したシート状物を位置合わせして重ね、
前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、
前記半導体を重ねたシート状物に前記離型フイルム上に配線パターンを有する前記離型フイルムの配線パターンを内側にして位置合わせして重ね、
前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装し、
加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させ、
前記離型フイルムを剥離することを含むシート状モジュールの製造方法。Process the mixture of inorganic filler and resin into a sheet,
Forming a through-hole in the sheet-like material composed of the inorganic filler and the resin,
Filling the through hole with a conductive resin composition,
Form a wiring pattern on one side of the release film,
Form conductive protrusions on the external electrodes of the semiconductor,
A sheet-like material filled with a conductive resin composition in the through-hole is positioned and overlapped on a wiring carrier layer having a wiring pattern,
Positioning and overlapping the external electrode side of the semiconductor on which the conductive protrusions are formed on the sheet-like object,
The semiconductor film is superimposed on a sheet-like material with the wiring pattern of the release film having a wiring pattern on the release film positioned inside on the release film;
Mounting the semiconductor on a wiring pattern on the surface of the wiring carrier while embedding and integrating the semiconductor in the sheet-like material;
By heating and pressurizing, the thermosetting resin and the conductive resin composition in the sheet material are cured,
A method for manufacturing a sheet-like module, comprising peeling off the release film. 前記無機フィラーと樹脂からなるシート状物に貫通孔を形成し、前記貫通孔に導電性樹脂組成物を充填することに代えて、加熱硬化の後、貫通孔を形成し、銅メッキによってスルーホールとする請求項２０または２１に記載のシート状モジュールの製造方法。Instead of forming a through hole in the sheet-like material comprising the inorganic filler and the resin and filling the through hole with a conductive resin composition, after heat curing, a through hole is formed, and the through hole is formed by copper plating. The method for manufacturing a sheet-like module according to claim 20. 配線パターンを有する配線キャリア層に代えて銅箔と前記シート状物を位置合わせして重ね、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を実装するに際し、半導体を銅箔に実装し、加熱硬化後に前記銅箔を加工して配線パターンを形成する請求項２０〜２２のいずれかに記載のモジュールの製造方法。In place of the wiring carrier layer having a wiring pattern, the copper foil and the sheet-like object are aligned and overlapped, and the semiconductor is mounted on the copper foil when the semiconductor is mounted while being buried and integrated with the sheet-like material. 23. The method for manufacturing a module according to claim 20, wherein the wiring pattern is formed by processing the copper foil after heat curing. 前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、及び前記半導体を重ねたシート状物に銅箔を重ねる際、
前記半導体の外部電極と反対の面を銅箔に固定し、前記半導体を固定した前記銅箔を前記シート状物に位置合わせして重ねる請求項２０または２１に記載のシート状モジュールの製造方法。When the sheet-shaped material is formed with the conductive protrusions formed thereon, the external electrode side of the semiconductor is aligned inside with the external electrode side inward, and when the copper foil is stacked on the sheet-shaped material on which the semiconductor is stacked,
22. The method for manufacturing a sheet-like module according to claim 20, wherein the surface of the semiconductor opposite to the external electrode is fixed to a copper foil, and the copper foil to which the semiconductor is fixed is aligned with and overlapped with the sheet-like material. 前記シート状物に前記導電性の突起物を形成した半導体の外部電極側を内側にして位置合わせして重ね、前記半導体を重ねたシート状物に前記離型フイルム上に配線パターンを有する前記離型フイルムの配線パターンを内側にして位置合わせして重ねる際、
前記半導体の外部電極と反対の面を前記離型フイルムに固定し、前記半導体を固定した前記離型フイルムを前記シート状物に位置合わせして重ねる請求項２０または２１に記載のシート状モジュールの製造方法。The semiconductor in which the conductive protrusions are formed on the sheet-like material is overlapped with the external electrode side facing inward, and the semiconductor-laminated sheet-like material is provided with a wiring pattern on the release film. When aligning the film with the wiring pattern of the mold film inside,
22. The sheet-like module according to claim 20, wherein a surface of the semiconductor module opposite to the external electrode is fixed to the release film, and the release film to which the semiconductor is fixed is aligned with and overlapped with the sheet. Production method. 前記半導体の外部電極と反対の面を前記離型フイルムに固定を接着剤によって行い、前記離型フイルムを剥離する際において前記接着剤を前記半導体と一体となって剥離する請求項２４に記載のシート状モジュールの製造方法。25. The method according to claim 24, wherein the surface of the semiconductor opposite to the external electrode is fixed to the release film with an adhesive, and the adhesive is peeled off integrally with the semiconductor when the release film is peeled. A method for manufacturing a sheet-like module. 前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程が、前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程の後に行う請求項２０〜２２のいずれかにに記載のシート状モジュールの製造方法。The step of mounting the semiconductor on the wiring pattern on the surface of the wiring carrier while burying and integrating the semiconductor in the sheet-like material includes the step of mounting the semiconductor on the wiring carrier surface while burying and integrating the semiconductor in the sheet-like material. The method for manufacturing a sheet-like module according to any one of claims 20 to 22, which is performed after the step of mounting on a wiring pattern. 前記半導体を前記シート状物に埋没一体化させつつ前記半導体を前記配線キャリア表面の配線パターンに実装する工程と、加熱加圧することで前記シート状物中の熱硬化樹脂及び導電性樹脂組成物を硬化させる工程とが、加熱加圧することで同時に行われる請求項２０〜２２のいずれかに記載のシート状モジュールの製造方法。A step of mounting the semiconductor on the wiring pattern on the wiring carrier surface while embedding and integrating the semiconductor in the sheet-like material; The method of manufacturing a sheet-shaped module according to any one of claims 20 to 22, wherein the curing step is performed simultaneously by heating and pressing. 配線パターンを有する配線キャリア層が多層基基板である請求項２０〜２２のいずれかに記載のシート状モジュールの製造方法。The method for manufacturing a sheet-like module according to any one of claims 20 to 22, wherein the wiring carrier layer having the wiring pattern is a multilayer substrate. 半導体の外部電極上に導電性の突起物が金バンプである請求項２０〜２８のいずれかに記載のシート状モジュールの製造方法。The method for manufacturing a sheet-like module according to any one of claims 20 to 28, wherein the conductive protrusions on the external electrodes of the semiconductor are gold bumps. 加熱加圧する温度が１５０〜２６０℃の範囲である請求項２０〜２８のいずれかに記載のシート状モジュールの製造方法。The method for producing a sheet-like module according to any one of claims 20 to 28, wherein the temperature for heating and pressurizing is in the range of 150 to 260 ° C. 加熱加圧する圧力が１０〜２００ｋｇ／ｃｍ２の範囲である請求項２０〜２８のいずれかに記載のシート状モジュールの製造方法。Method for producing a sheet-like module according to any one of heating and pressurizing pressure claims 20 to 28 in the range of 10 to 200 / cm 2.
JP2003104553A 2003-04-08 2003-04-08 Sheet module and its manufacturing method Withdrawn JP2004311788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003104553A JP2004311788A (en) 2003-04-08 2003-04-08 Sheet module and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003104553A JP2004311788A (en) 2003-04-08 2003-04-08 Sheet module and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004311788A true JP2004311788A (en) 2004-11-04

Family

ID=33467344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003104553A Withdrawn JP2004311788A (en) 2003-04-08 2003-04-08 Sheet module and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2004311788A (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034231A1 (en) * 2003-10-06 2005-04-14 Nec Corporation Electronic device and its manufacturing method
JP2007012762A (en) * 2005-06-29 2007-01-18 Tdk Corp Substrate with built-in semiconductor ic and its manufacturing method
JP2008078207A (en) * 2006-09-19 2008-04-03 Shinko Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2008545265A (en) * 2005-07-07 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Package, method of manufacturing the package, and use of the method
US7521283B2 (en) 2004-12-07 2009-04-21 Shinko Electric Industries Co., Ltd. Manufacturing method of chip integrated substrate
JP2011176317A (en) * 2010-02-25 2011-09-08 Samsung Electronics Co Ltd Printed circuit board, semiconductor package including the same and manufacturing method of them, and electric and electronic device including semiconductor package
JP2013511145A (en) * 2009-11-17 2013-03-28 オーツェー・エリコン・バルザース・アーゲー Substrate processing apparatus and method
CN107622951A (en) * 2016-07-14 2018-01-23 住友电木株式会社 The manufacture method of semiconductor device
US10886232B2 (en) 2019-05-10 2021-01-05 Applied Materials, Inc. Package structure and fabrication methods
US10937726B1 (en) 2019-11-27 2021-03-02 Applied Materials, Inc. Package structure with embedded core
US11063169B2 (en) 2019-05-10 2021-07-13 Applied Materials, Inc. Substrate structuring methods
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035202B2 (en) 2003-10-06 2011-10-11 Nec Corporation Electronic device having a wiring substrate
WO2005034231A1 (en) * 2003-10-06 2005-04-14 Nec Corporation Electronic device and its manufacturing method
US7521283B2 (en) 2004-12-07 2009-04-21 Shinko Electric Industries Co., Ltd. Manufacturing method of chip integrated substrate
JP2007012762A (en) * 2005-06-29 2007-01-18 Tdk Corp Substrate with built-in semiconductor ic and its manufacturing method
JP2008545265A (en) * 2005-07-07 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Package, method of manufacturing the package, and use of the method
JP2008078207A (en) * 2006-09-19 2008-04-03 Shinko Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2013511145A (en) * 2009-11-17 2013-03-28 オーツェー・エリコン・バルザース・アーゲー Substrate processing apparatus and method
JP2011176317A (en) * 2010-02-25 2011-09-08 Samsung Electronics Co Ltd Printed circuit board, semiconductor package including the same and manufacturing method of them, and electric and electronic device including semiconductor package
CN107622951A (en) * 2016-07-14 2018-01-23 住友电木株式会社 The manufacture method of semiconductor device
JP2018019071A (en) * 2016-07-14 2018-02-01 住友ベークライト株式会社 Semiconductor device manufacturing method
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US11362235B2 (en) 2019-05-10 2022-06-14 Applied Materials, Inc. Substrate structuring methods
US11476202B2 (en) 2019-05-10 2022-10-18 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11887934B2 (en) 2019-05-10 2024-01-30 Applied Materials, Inc. Package structure and fabrication methods
US11715700B2 (en) 2019-05-10 2023-08-01 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11264331B2 (en) 2019-05-10 2022-03-01 Applied Materials, Inc. Package structure and fabrication methods
US11264333B2 (en) 2019-05-10 2022-03-01 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11521935B2 (en) 2019-05-10 2022-12-06 Applied Materials, Inc. Package structure and fabrication methods
US10886232B2 (en) 2019-05-10 2021-01-05 Applied Materials, Inc. Package structure and fabrication methods
US11398433B2 (en) 2019-05-10 2022-07-26 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11063169B2 (en) 2019-05-10 2021-07-13 Applied Materials, Inc. Substrate structuring methods
US11417605B2 (en) 2019-05-10 2022-08-16 Applied Materials, Inc. Reconstituted substrate for radio frequency applications
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US10937726B1 (en) 2019-11-27 2021-03-02 Applied Materials, Inc. Package structure with embedded core
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11881447B2 (en) 2019-11-27 2024-01-23 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11742330B2 (en) 2020-03-10 2023-08-29 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11927885B2 (en) 2020-04-15 2024-03-12 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Similar Documents

Publication Publication Date Title
JP3547423B2 (en) Component built-in module and manufacturing method thereof
JP3375555B2 (en) Circuit component built-in module and method of manufacturing the same
JP2004311788A (en) Sheet module and its manufacturing method
JP4145730B2 (en) Module with built-in semiconductor
TW511405B (en) Device built-in module and manufacturing method thereof
JP4279893B2 (en) Manufacturing method of circuit component built-in module
TW550997B (en) Module with built-in components and the manufacturing method thereof
US6489685B2 (en) Component built-in module and method of manufacturing the same
JP3553043B2 (en) Component built-in module and manufacturing method thereof
JP2010114434A (en) Component built-in wiring board and method of manufacturing the same
JP2003068923A (en) Semiconductor package, its manufacturing method and semiconductor device
JPH10173097A (en) Sheetlike substance for heat conductive substrate, its manufacture, heat conductive substrate using it and its manufacture
JP2002170921A (en) Semiconductor device and its manufacturing method
TW200300991A (en) Metal wiring substrate, semiconductor device and the manufacturing method thereof
JP2003188340A (en) Part incorporating module and its manufacturing method
JP4606685B2 (en) Module with built-in circuit components
JP2008103640A (en) Multilayer wiring board
US20040226744A1 (en) Module with built-in circuit component and method for producing the same
JP2001237586A (en) Circuit board, module incorporating circuit part, and manufacturing method thereof
KR20180090941A (en) Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives
JP2011233915A (en) Composite wiring board, manufacturing method thereof, mounting body of electronic component, and manufacturing method of electronic component
JP2004055967A (en) Manufacturing method of board with built-in electronic component
JP2004363566A (en) Electronic-component mounting body and method of manufacturing the same
JP2010021368A (en) Wiring board with built-in component and manufacturing method thereof
JP2007194516A (en) Compound wiring board and its manufacturing method, mounted shape of electronic component, and manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704