JP2010021368A - Wiring board with built-in component and manufacturing method thereof - Google Patents

Wiring board with built-in component and manufacturing method thereof Download PDF

Info

Publication number
JP2010021368A
JP2010021368A JP2008180661A JP2008180661A JP2010021368A JP 2010021368 A JP2010021368 A JP 2010021368A JP 2008180661 A JP2008180661 A JP 2008180661A JP 2008180661 A JP2008180661 A JP 2008180661A JP 2010021368 A JP2010021368 A JP 2010021368A
Authority
JP
Japan
Prior art keywords
component
conductor
resin
back surface
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008180661A
Other languages
Japanese (ja)
Other versions
JP5221228B2 (en
Inventor
Atsushi Otsuka
淳 大塚
Manabu Sato
学 佐藤
Motohiko Sato
元彦 佐藤
Satoshi Hirano
訓 平野
Masahiko Okuyama
雅彦 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008180661A priority Critical patent/JP5221228B2/en
Publication of JP2010021368A publication Critical patent/JP2010021368A/en
Application granted granted Critical
Publication of JP5221228B2 publication Critical patent/JP5221228B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a wiring board with a built-in component capable of unfailingly connecting the built-in component to a conductor layer and improving connection reliability, and to provide the wiring board with the built-in component. <P>SOLUTION: The manufacturing method is provided with: a protruding conductor forming step of forming a protruding conductor 51 by bonding a bonding portion in a metal member equipped with a wire and the bonding portion to external electrodes 121, 122 and then separating the wire; a housing step of housing a capacitor 101 into a housing hole 90 of a core substrate 11; a resin filling/sealing step of filling and sealing a gap in the housing hole 90 of the core substrate 11 in which the capacitor 101 is housed, with an insulative resin (being a resin filling portion 92). Preferably, after the resin filling/sealing step, the manufacturing method is provided with a height aligning step of aligning the height so that tops of a plurality of protruding conductors 51 and a core rear surface 13 of the core substrate 11 may be included in one planar surface. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、内部にキャパシタなどの部品が収容されている部品内蔵配線基板及びその製造方法に関する。更に詳しくは、本発明は、不良品の発生を防止することができ、且つ信頼性を向上させることができる部品内蔵配線基板の製造方法及びその方法により製造された部品内蔵配線基板に関する。   The present invention relates to a component built-in wiring board in which components such as capacitors are accommodated and a method for manufacturing the same. More specifically, the present invention relates to a method of manufacturing a component-embedded wiring board that can prevent the occurrence of defective products and improve reliability, and a component-embedded wiring substrate manufactured by the method.

コンピュータのマイクロプロセッサ等として用いられる半導体集積回路素子(ICチップ)は、近年、ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。但し、ICチップ側の端子群とマザーボード側の端子群とは、端子間ピッチに大きな差があるため、ICチップをマザーボードに直接接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板に搭載してなるパッケージを作製し、そのパッケージをマザーボードに搭載するという手法が採られる。この種のパッケージを構成するICチップ搭載用配線基板においては、ICチップのスイッチングノイズの低減及び電源電圧の安定化を図るため、キャパシタを設けることが提案されている。その一例として、高分子材料製のコア基板内にチップ状のキャパシタを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が提案されている(例えば、特許文献1参照。)。   In recent years, semiconductor integrated circuit elements (IC chips) used as computer microprocessors and the like have become increasingly faster and more functional, with an accompanying increase in the number of terminals and a tendency to narrow the pitch between terminals. . In general, a large number of terminals are densely arranged on the bottom surface of an IC chip, and such a terminal group is connected to a terminal group on the motherboard side in the form of a flip chip. However, since the terminal group on the IC chip side and the terminal group on the motherboard side have a large difference in the pitch between terminals, it is difficult to directly connect the IC chip to the motherboard. Therefore, a method is usually employed in which a package is prepared by mounting an IC chip on an IC chip mounting wiring board, and the package is mounted on a motherboard. In a wiring board for mounting an IC chip constituting this type of package, it has been proposed to provide a capacitor in order to reduce switching noise of the IC chip and stabilize the power supply voltage. As an example, a wiring board is proposed in which chip-shaped capacitors are embedded in a core substrate made of a polymer material, and build-up layers are formed on the front surface and the back surface of the core substrate (for example, see Patent Document 1). ).

上記従来の配線基板の製造方法の一例を以下に説明する。
先ず、コア主面201及びコア裏面202の両面に開口する収容孔部203を有する高分子材料製のコア基板204(図27参照)を準備する。併せて、キャパシタ主面205及びキャパシタ裏面206に、それぞれ複数の表面電極207が突設されたキャパシタ208(図27参照)を準備する。その後、コア裏面202側に粘着テープ209を貼着し、収容孔部203のコア裏面202側の開口をあらかじめ塞いでおく。次いで、収容孔部203内にキャパシタ208を収容し、キャパシタ裏面206を粘着テープ209の粘着面に貼着して仮固定する(図27参照)。
An example of the conventional method for manufacturing a wiring board will be described below.
First, a core substrate 204 (see FIG. 27) made of a polymer material having accommodation holes 203 opened on both the core main surface 201 and the core back surface 202 is prepared. In addition, a capacitor 208 (see FIG. 27) is prepared in which a plurality of surface electrodes 207 protrude from the capacitor main surface 205 and the capacitor back surface 206, respectively. Then, the adhesive tape 209 is stuck on the core back surface 202 side, and the opening on the core back surface 202 side of the accommodation hole 203 is closed in advance. Next, the capacitor 208 is accommodated in the accommodation hole 203, and the capacitor back surface 206 is attached to the adhesive surface of the adhesive tape 209 and temporarily fixed (see FIG. 27).

その後、コア主面201及びキャパシタ主面205に高分子材料を主体とする樹脂絶縁層210を形成する(図28参照)。併せて、樹脂絶縁層210の一部により、収容孔部203の内壁面とキャパシタ208の側面との間隙を埋めて、キャパシタ208を固定する(図28参照)。この時点で粘着テープ209を剥離する。次いで、コア裏面202及びキャパシタ裏面206に高分子材料を主体とする樹脂絶縁層211を形成する(図29参照)。更に、レーザー孔開け加工により、樹脂絶縁層210、211をそれぞれ貫通するビア孔を複数箇所に形成し、表面電極207を露出させる。その後、樹脂絶縁層210、211及びビア孔の内面に無電解銅めっきを施し、次いで、エッチングレジストを形成し、その後、電解銅めっきを施す。更に、エッチングレジストを除去してソフトエッチングすることで、樹脂絶縁層210、211上に導体層213がパターン形成されるとともに、各々のビア孔の内部にビア導体212が形成される(図29参照)。次いで、樹脂絶縁層210,211上に、樹脂絶縁層及び導体層を交互に設けることで、ビルドアップ層を形成する。このようにして、所定の構造を有する配線基板を製造することができる。   Thereafter, a resin insulating layer 210 mainly composed of a polymer material is formed on the core main surface 201 and the capacitor main surface 205 (see FIG. 28). At the same time, the gap between the inner wall surface of the accommodation hole 203 and the side surface of the capacitor 208 is filled with a part of the resin insulating layer 210 to fix the capacitor 208 (see FIG. 28). At this point, the adhesive tape 209 is peeled off. Next, a resin insulating layer 211 mainly composed of a polymer material is formed on the core back surface 202 and the capacitor back surface 206 (see FIG. 29). Further, via holes penetrating the resin insulating layers 210 and 211 are formed at a plurality of locations by laser drilling, and the surface electrode 207 is exposed. Thereafter, electroless copper plating is performed on the resin insulating layers 210 and 211 and the inner surfaces of the via holes, then an etching resist is formed, and then electrolytic copper plating is performed. Furthermore, by removing the etching resist and performing soft etching, the conductor layer 213 is patterned on the resin insulating layers 210 and 211, and the via conductor 212 is formed inside each via hole (see FIG. 29). ). Next, a buildup layer is formed by alternately providing a resin insulation layer and a conductor layer on the resin insulation layers 210 and 211. In this way, a wiring board having a predetermined structure can be manufactured.

特開2006−351782号公報(図1等)Japanese Patent Laying-Open No. 2006-351882 (FIG. 1 etc.)

しかし、上記の製造方法では、コア基板204及びキャパシタ208に、形成時に生じる反りなどに起因する厚さのばらつきが生じ易く、また、キャパシタ208は、通常、コア基板204より薄いため、コア主面201とキャパシタ主面205との間に段差が生じる。そのため、コア基板204上及びキャパシタ208上に形成された樹脂絶縁層210、211の厚さ、及び樹脂絶縁層210、211に形成されたビア孔の深さにもばらつきが発生する。従って、レーザー孔開け加工によりビア孔を複数箇所に形成するときに、レーザーの出力調節が容易ではない。即ち、樹脂絶縁層210、211の相対的に薄い部分にビア孔を形成する場合、樹脂絶縁層210、211を通過したレーザー光は、出力が高いまま表面電極207に照射されるため、条件によっては表面電極207が発熱して溶融してしまう可能性がある。一方、樹脂絶縁層210、211の相対的に厚い部分(例えば、樹脂絶縁層210のキャパシタ主面205上の部分)にビア孔を形成する場合、樹脂絶縁層210、211を通過するレーザー光が表面電極207まで到達せず、表面電極207の上面に樹脂が残留して表面電極207を十分に露出させることができない可能性がある。また、樹脂絶縁層210、211の相対的に厚い部分にビア孔を形成すると、ビア孔が深くなるため、ビア孔のアスペクト比(ビア孔の深さ/直径)が大きくなって細長くなる。そのため、ビア孔内にビア導体用ペーストを完全に充填することが容易ではなく、完全に充填しようとすれば生産性が低下する。また、形成されたビア導体212の端部と表面電極207とを確実に接続させて導通を図ることが困難になる場合もある。   However, in the manufacturing method described above, the core substrate 204 and the capacitor 208 are likely to have thickness variations due to warpage or the like that occurs during formation, and since the capacitor 208 is usually thinner than the core substrate 204, the core main surface A step is formed between 201 and the capacitor main surface 205. Therefore, variations also occur in the thickness of the resin insulating layers 210 and 211 formed on the core substrate 204 and the capacitor 208 and the depth of the via hole formed in the resin insulating layers 210 and 211. Therefore, when forming via holes at a plurality of locations by laser drilling, laser output adjustment is not easy. That is, when a via hole is formed in a relatively thin portion of the resin insulating layers 210 and 211, the laser light that has passed through the resin insulating layers 210 and 211 is irradiated to the surface electrode 207 with a high output. May cause the surface electrode 207 to generate heat and melt. On the other hand, when a via hole is formed in a relatively thick portion of the resin insulating layers 210 and 211 (for example, a portion on the capacitor main surface 205 of the resin insulating layer 210), the laser light passing through the resin insulating layers 210 and 211 There is a possibility that the resin does not reach the surface electrode 207 and the resin remains on the upper surface of the surface electrode 207 so that the surface electrode 207 cannot be sufficiently exposed. In addition, when a via hole is formed in a relatively thick portion of the resin insulating layers 210 and 211, the via hole becomes deep, so that the aspect ratio of the via hole (via hole depth / diameter) increases and becomes elongated. For this reason, it is not easy to completely fill the via hole with the via conductor paste, and if it is to be completely filled, the productivity is lowered. Further, it may be difficult to connect the end portion of the formed via conductor 212 and the surface electrode 207 with certainty.

本発明は、上記の従来の状況に鑑みてなされたものであり、部品とコア基板とを確実に接続することにより、不良品の発生を防止することができ、且つ信頼性を向上させることができる部品内蔵配線基板の製造方法を提供することを目的とする。また、本発明の方法により製造され、信頼性の高い部品内蔵配線基板を提供することを目的とする。   The present invention has been made in view of the above-described conventional situation, and by reliably connecting the component and the core substrate, the occurrence of defective products can be prevented and the reliability can be improved. An object of the present invention is to provide a method for manufacturing a component-embedded wiring board that can be used. It is another object of the present invention to provide a highly reliable component built-in wiring board manufactured by the method of the present invention.

本発明は以下のとおりである。
1.コア主面及びコア裏面を有し、少なくとも該コア裏面に開口した収容孔部を有するコア基板と、部品主面及び部品裏面を有し、該部品裏面に形成された複数の外部電極を有し、且つ上記収容孔部内に収容された部品と、上記部品が収容された上記収容孔部内の間隙を充塞した絶縁性樹脂と、上記外部電極から突設されると共に、該外部電極を上記コア裏面又は該コア裏面に積層されたビルドアップ絶縁層の表面へ導出する複数の突設導体と、を備える部品内蔵配線基板の製造方法であって、ワイヤ部と接合部とを備える金属部材のうちの該接合部を、上記外部電極に接合した後、該ワイヤ部を切り離して上記突設導体を形成する突設導体形成工程と、上記部品の上記部品裏面と上記コア裏面とを同じ側に向けた状態で、該部品を上記収容孔部に収容する収容工程と、上記部品が収容された上記収容孔部内の間隙を絶縁性樹脂で充塞する樹脂充塞工程と、を備えることを特徴とする部品内蔵配線基板の製造方法。
2.上記接合部が略球状である上記1.に記載の部品内蔵配線基板の製造方法。
3.上記樹脂充塞工程の後に、上記複数の突設導体の頂部と、上記コア裏面又は上記ビルドアップ絶縁層の上記表面と、が1つの平坦面に含まれるように高さを合わせる高さ合わせ工程を備える上記1.又は2.に記載の部品内蔵配線基板の製造方法。
4.上記突設導体は、裾窄まりの形状である上記1.乃至3.のうちのいずれかに記載の部品内蔵配線基板の製造方法。
5.上記突設導体は、上記外部電極との接合径をSとし、該突設導体の最大径をRとした場合に、1<R/S<5である上記4.に記載の部品内蔵配線基板の製造方法。
6.上記突設導体は、銅が主成分である上記1.乃至5.のうちのいずれかに記載の部品内蔵配線基板の製造方法。
7.上記突設導体形成工程における上記接合は、上記部品の温度を400℃以下に保持しながら超音波接合により行う上記1.乃至6.のうちのいずれかに記載の部品内蔵配線基板の製造方法。
8.上記部品は、ビアアレイキャパシタである上記1.乃至7.のうちのいずれかに記載の部品内蔵配線基板の製造方法。
9.上記突設導体形成工程と上記樹脂充塞工程とをこの順に行い、更に、該突設導体形成工程と該樹脂充塞工程との間に、上記突設導体の表面を粗化する突設導体粗化工程を備える上記1.乃至8.のうちのいずれかに記載の部品内蔵配線基板の製造方法。
10.上記突設導体をプレスして該突設導体の形状を調整するプレス工程を備える上記1.乃至9.のうちのいずれかに記載の部品内蔵配線基板の製造方法。
11.上記1.乃至10.のうちのいずれかに記載の部品内蔵配線基板の製造方法により得られたことを特徴とする部品内蔵配線基板。
The present invention is as follows.
1. A core substrate having a core main surface and a core back surface, and having at least an accommodation hole opening in the core back surface; a component main surface and a component back surface; and a plurality of external electrodes formed on the component back surface And a component housed in the housing hole, an insulating resin filling the gap in the housing hole in which the component is housed, and the external electrode projecting from the external electrode, and the external electrode is connected to the back surface of the core Or a method of manufacturing a component-embedded wiring board comprising a plurality of projecting conductors led out to the surface of the buildup insulating layer laminated on the back surface of the core, the metal member comprising a wire part and a joint part After the joining portion is joined to the external electrode, the projecting conductor forming step of separating the wire portion to form the projecting conductor, and the component back surface and the core back surface of the component are directed to the same side. In the state, the component is And accommodation step for accommodating manufacturing method of wiring board with a built-in component, characterized in that it comprises a resin being filled step of being filled with an insulating resin to a gap in the accommodation hole portion which the component is accommodated.
2. The above 1. in which the joint portion is substantially spherical. A method for manufacturing a component-embedded wiring board as described in 1.
3. After the resin filling step, a height adjusting step for adjusting the height so that the top portions of the plurality of protruding conductors and the core back surface or the surface of the build-up insulating layer are included in one flat surface. Provided above 1. Or 2. A method for manufacturing a component-embedded wiring board as described in 1.
4). The projecting conductor has a shape of a skirt. To 3. The manufacturing method of the component built-in wiring board in any one of these.
5). The above-mentioned projecting conductor is 1 <R / S <5, where S is the joint diameter with the external electrode and R is the maximum diameter of the projecting conductor. A method for manufacturing a component-embedded wiring board as described in 1.
6). The protruding conductor is composed of copper as a main component. To 5. The manufacturing method of the component built-in wiring board in any one of these.
7). The joining in the projecting conductor forming step is performed by ultrasonic joining while maintaining the temperature of the component at 400 ° C. or lower. To 6. The manufacturing method of the component built-in wiring board in any one of these.
8). The component is a via array capacitor. To 7. The manufacturing method of the component built-in wiring board in any one of these.
9. The protruding conductor forming step and the resin filling step are performed in this order, and the protruding conductor roughening is performed to roughen the surface of the protruding conductor between the protruding conductor forming step and the resin filling step. The above-mentioned 1. comprising the steps. To 8. The manufacturing method of the component built-in wiring board in any one of these.
10. 1. A pressing process for pressing the protruding conductor to adjust the shape of the protruding conductor. Thru 9. The manufacturing method of the component built-in wiring board in any one of these.
11. Above 1. To 10. A wiring board with a built-in component obtained by the method for manufacturing a wiring board with a built-in component according to any one of the above.

本発明の部品内蔵配線基板の製造方法によれば、樹脂充塞部の形成によってコア基板のコア裏面側が平坦になるため、コア裏面上に裏面側ビルドアップ層を形成したときに、その表面に形成される接続端子部(即ち、BGA用パッド)の高さが一定になる。そのため、配線基板を確実にマザーボード上に実装することができ、配線基板の信頼性が向上する。また、部品、例えば、ビアアレイキャパシタがICチップ搭載領域に搭載されたICチップの直下に配置されるため、ビアアレイキャパシタとICチップとを繋ぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、ビアアレイキャパシタによるICチップのスイッチングノイズを低減することができるとともに、電源電圧の安定化を図ることができる。更に、ICチップとビアアレイキャパシタとの間で、侵入するノイズを極めて小さく抑えることができるため、誤動作等を生じることもなく、高い信頼性を得ることができる。また、ICチップ搭載領域がビアアレイキャパシタの真上の領域内に位置しているため、ICチップ搭載領域に搭載されるICチップは、高剛性で熱膨張率が小さいビアアレイキャパシタによって支持される。そのため、ICチップ搭載領域において、ビルドアップ層が変形し難くなり、ICチップを安定して支持することができる。従って、大きな熱応力に起因するICチップの亀裂発生、及び接続不良等を防止することができる。これにより、熱膨張差による応力歪が大きくなり、且つ発熱量が大きく、使用時の熱衝撃が大きい10mm角以上の大型のICチップ、及びLow−k(低誘電率)の脆いICチップをも用いることができる。   According to the method of manufacturing a component-embedded wiring board of the present invention, the core back surface side of the core substrate is flattened by forming the resin filling portion. Therefore, when the back surface side build-up layer is formed on the core back surface, the surface is formed on the surface. The height of the connecting terminal portion (that is, the BGA pad) is constant. Therefore, the wiring board can be reliably mounted on the mother board, and the reliability of the wiring board is improved. In addition, since the component, for example, the via array capacitor is arranged directly under the IC chip mounted in the IC chip mounting area, the wiring connecting the via array capacitor and the IC chip is shortened, and an increase in the inductance component of the wiring is prevented. Is done. Therefore, the switching noise of the IC chip due to the via array capacitor can be reduced, and the power supply voltage can be stabilized. Furthermore, since the noise that enters between the IC chip and the via array capacitor can be suppressed to a very low level, high reliability can be obtained without causing a malfunction or the like. In addition, since the IC chip mounting area is located in the area directly above the via array capacitor, the IC chip mounted on the IC chip mounting area is supported by the via array capacitor having high rigidity and low thermal expansion coefficient. . Therefore, in the IC chip mounting region, the buildup layer is difficult to be deformed, and the IC chip can be stably supported. Accordingly, it is possible to prevent cracking of the IC chip due to a large thermal stress, poor connection, and the like. As a result, a large IC chip of 10 mm square or more and a low-k (low dielectric constant) brittle IC chip that have a large stress strain due to a difference in thermal expansion, a large calorific value, and a large thermal shock during use. Can be used.

また、接合部が略球状である場合は、樹脂充塞部を形成するための樹脂を円滑に流入させることができ、樹脂を充塞する際の、部品の位置ずれを防止することもできる。   Moreover, when a junction part is substantially spherical shape, the resin for forming a resin filling part can be made to flow in smoothly, and the position shift of components at the time of filling resin can also be prevented.

更に、樹脂充塞工程の後に、複数の突設導体の頂部と、コア裏面又はビルドアップ絶縁層の表面と、が1つの平坦面に含まれるように高さを合わせる高さ合わせ工程を備える場合は、複数の突設導体の頂部の表面と、コア裏面に形成されたコア裏面側導体層の表面とが同じ高さになり、厚さのばらつきの小さい裏面側樹脂絶縁層を形成することができる。そのため、ビア孔形成時に裏面側樹脂絶縁層を貫通するビア孔を複数形成する際に、レーザー光の出力を一定とし、深さのばらつきが小さいビア孔を容易、且つ確実に形成することができる。しかも、各々のビア孔内にビア導体を確実に形成することができる。その結果、突設導体とビア導体とを確実に導通させることができ、不良品の発生が防止され、信頼性の高い配線基板を製造することができる。また、高さ合わせ工程では、キャパシタ裏面を覆う樹脂充塞部を、それぞれの突設導体の側面間に配置させた状態で、高さ合わせ前の頂部を研磨している。このようにすれば、各々の突設導体が樹脂充塞部によって固定されるため、高さ合わせ工程の際に突設導体に大きな力が加わったとしても、突設導体の破損を防止することができる。更に、樹脂充塞部をそれぞれの突設導体の側面間に配置することにより、突設導体間の凹部が埋められて平坦になるため、頂部の表面及び樹脂充塞部の研磨時に生じる研磨粉が残留し難くなる。また、高さ合わせ工程において、突設導体の頂部及びコア裏面側導体層の両方を除去しているため、頂部の平坦化が図られるのみでなく、樹脂充塞部から露出したコア裏面側導体層の表面の平坦化も図られる。従って、突設導体及びコア裏面側導体層の表面に形成される裏面側樹脂絶縁層の厚さのばらつきもより小さくなる。これにより、裏面側樹脂絶縁層にビア孔を複数形成したときに、ビア孔の深さのばらつきがより小さくなり、各々のビア孔内にビア導体をより確実に形成することができ、突設導体とビア導体とをより確実に導通させることができ、信頼性を向上させることができる。
また、突設導体が、裾窄まりの形状である場合は、突設導体と樹脂充塞部との嵌合性が高められ、樹脂充塞部と部品裏面との剥離が防止される。
更に、突設導体の、外部電極との接合径をSとし、突設導体の最大径をRとした場合に、1<R/S<5であるときも、突設導体と樹脂充塞部との嵌合性が高められ、樹脂充塞部と部品裏面との剥離が防止される。
また、突設導体が、銅が主成分である場合は、低抵抗であり、且つ安価な突設導体とすることができ、表面粗化も容易であって、工程面でも有利である。
更に、突設導体形成工程における接合を、部品の温度を400℃以下に保持しながら超音波接合により行う場合は、突設導体と外部電極とを高い強度で接合することができる。
また、部品が、ビアアレイキャパシタである場合は、搭載されるICチップが、高分子材料に比較して高剛性で熱膨張率が小さいビアアレイキャパシタによって支持されるため、ICチップ搭載領域においてビルドアップ層が変形し難くなり、ICチップが安定して支持され、大きな熱応力に起因するICチップの亀裂発生、及び接続不良等を防止することができる。
更に、突設導体形成工程と樹脂充塞工程とをこの順に行い、更に、突設導体形成工程と樹脂充塞工程との間に、突設導体の表面を粗化する突設導体粗化工程を備える場合は、突設導体と樹脂充塞部とをより確実に密着させることができる。
また、突設導体をプレスして突設導体の形状を調整するプレス工程を備える場合は、突設導体の形状を調整することができ、その高さのばらつきを小さくすることもでき、且つ突設導体と外部電極との接合強度を高めることもできる。
Further, after the resin filling step, when a height adjusting step for adjusting the height so that the tops of the plurality of protruding conductors and the back surface of the core or the surface of the buildup insulating layer are included in one flat surface is provided. The top surface of the plurality of protruding conductors and the surface of the core back side conductor layer formed on the core back surface have the same height, and a back side resin insulation layer with small thickness variation can be formed. . Therefore, when forming a plurality of via holes penetrating the back surface side resin insulation layer when forming the via hole, it is possible to easily and reliably form a via hole with a constant laser beam output and a small variation in depth. . In addition, a via conductor can be reliably formed in each via hole. As a result, the projecting conductor and the via conductor can be reliably conducted, the occurrence of defective products can be prevented, and a highly reliable wiring board can be manufactured. Further, in the height adjusting step, the top portion before the height adjustment is polished in a state where the resin filling portion covering the back surface of the capacitor is disposed between the side surfaces of the respective protruding conductors. In this way, since each protruding conductor is fixed by the resin filling portion, even if a large force is applied to the protruding conductor during the height adjustment process, the protruding conductor can be prevented from being damaged. it can. Furthermore, since the resin-filled portions are arranged between the side surfaces of the respective protruding conductors, the recesses between the protruding conductors are filled and flattened, so that the polishing powder generated during polishing of the top surface and the resin-filled portion remains. It becomes difficult to do. In addition, since both the top portion of the protruding conductor and the core back side conductor layer are removed in the height adjusting step, the top portion is not only flattened but also the core back side conductor layer exposed from the resin filling portion. The surface of the substrate can be flattened. Therefore, the variation in the thickness of the backside resin insulation layer formed on the surface of the protruding conductor and the core backside conductor layer is further reduced. As a result, when a plurality of via holes are formed in the back surface side resin insulation layer, the variation in the depth of the via holes becomes smaller, and via conductors can be more reliably formed in each via hole. The conductor and the via conductor can be more reliably conducted, and the reliability can be improved.
Further, when the protruding conductor has a squinted shape, the fitting property between the protruding conductor and the resin filling portion is improved, and peeling between the resin filling portion and the component back surface is prevented.
Further, when the joint diameter of the projecting conductor with the external electrode is S and the maximum diameter of the projecting conductor is R, even when 1 <R / S <5, Is improved, and peeling between the resin filling portion and the back of the component is prevented.
Further, when the projecting conductor is mainly composed of copper, the projecting conductor has a low resistance and can be inexpensive, and the surface can be easily roughened, which is advantageous in terms of the process.
Further, when the joining in the projecting conductor forming step is performed by ultrasonic joining while maintaining the temperature of the component at 400 ° C. or less, the projecting conductor and the external electrode can be joined with high strength.
Also, if the component is a via array capacitor, the IC chip to be mounted is supported by a via array capacitor that is higher in rigidity and has a lower coefficient of thermal expansion than a polymer material. The up layer is difficult to deform, the IC chip is stably supported, and the occurrence of cracks in the IC chip due to large thermal stress, poor connection, and the like can be prevented.
Furthermore, a protruding conductor forming step and a resin filling step are performed in this order, and a protruding conductor roughening step for roughening the surface of the protruding conductor is further provided between the protruding conductor forming step and the resin filling step. In this case, the protruding conductor and the resin filling portion can be more reliably brought into close contact with each other.
In addition, when a pressing process for pressing the projecting conductor to adjust the shape of the projecting conductor is provided, the shape of the projecting conductor can be adjusted, the variation in height can be reduced, and the projecting conductor can be reduced. It is also possible to increase the bonding strength between the conductor and the external electrode.

本発明の部品内蔵配線基板によれば、コア裏面上に形成された裏面側ビルドアップ層の表面に形成された接続端子部(即ち、BGA用パッド)の高さが一定になるため、配線基板を確実にマザーボード上に実装することができ、配線基板の信頼性が向上する。また、部品とICチップとの間で、侵入するノイズを極めて小さく抑えることができ、誤動作等を生じることもないため、高い信頼性を得ることができる。更に、ICチップが、高剛性で熱膨張率が小さい部品によって支持されるため、ICチップ搭載領域において、ビルドアップ層が変形し難くなり、ICチップが安定して支持される。従って、大きな熱応力に起因するICチップの亀裂発生、及び接続不良等を防止することもできる。   According to the component built-in wiring board of the present invention, the height of the connection terminal portion (that is, the BGA pad) formed on the surface of the back-side buildup layer formed on the back surface of the core is constant. Can be reliably mounted on the mother board, and the reliability of the wiring board is improved. In addition, intrusion noise between the component and the IC chip can be suppressed to an extremely low level, and no malfunction or the like can occur. Therefore, high reliability can be obtained. Furthermore, since the IC chip is supported by a part having high rigidity and a low coefficient of thermal expansion, the build-up layer is hardly deformed in the IC chip mounting region, and the IC chip is stably supported. Accordingly, it is possible to prevent the occurrence of cracks in the IC chip due to a large thermal stress, poor connection, and the like.

以下本発明を詳しく説明する。
部品内蔵配線基板を構成するコア基板は、公知の方法により作製することができる。このコア基板は、例えば、コア主面及びその反対面のコア裏面を有する板状体であり、部品を収容するための収容孔部を有している。収容孔部は、コア裏面側のみに開口する有底孔であってもよく、コア主面側及びコア裏面側の両方に開口する貫通孔であってもよい。
The present invention will be described in detail below.
The core substrate constituting the component built-in wiring board can be manufactured by a known method. The core substrate is, for example, a plate-like body having a core main surface and a core back surface opposite to the core main surface, and has an accommodating hole for accommodating components. The accommodation hole portion may be a bottomed hole that opens only on the core back surface side, or may be a through hole that opens on both the core main surface side and the core back surface side.

コア基板の材質は特に限定されないが、高分子材料を主成分とするコア基板が好ましい。コア基板の形成に用いる高分子材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等が挙げられる。その他、これらの樹脂と、ガラス繊維等の無機繊維、及びポリアミド繊維等の有機繊維との複合材料を用いることもできる。   Although the material of a core board | substrate is not specifically limited, The core board | substrate which has a polymeric material as a main component is preferable. Examples of the polymer material used for forming the core substrate include an epoxy resin, a polyimide resin, a bismaleimide / triazine resin, and a polyphenylene ether resin. In addition, composite materials of these resins and inorganic fibers such as glass fibers and organic fibers such as polyamide fibers can be used.

部品も、公知の方法により作製することができる。この部品は、部品主面、部品裏面及び部品側面を有する部品本体を備え、本発明では、部品裏面の外部電極上に突設導体が設けられている。部品の形状は特に限定されず、例えば、部品主面の面積が部品側面の面積より大きい板状体等とすることができる。また、部品の平面形状は多角形であることが好ましく、この多角形としては、例えば、四角形、三角形、六角形等が挙げられ、特に四角形であることが好ましい。
尚、多角形とは、正確な多角形状ばかりでなく、角部が面取りされた形状、及び辺の一部が曲線になっている形状も意味するものとする。
Parts can also be produced by known methods. This component includes a component main body having a component main surface, a component back surface, and a component side surface. In the present invention, a protruding conductor is provided on an external electrode on the component back surface. The shape of the component is not particularly limited, and for example, a plate-like body in which the area of the component main surface is larger than the area of the side surface of the component can be used. The planar shape of the component is preferably a polygon, and examples of the polygon include a quadrangle, a triangle, a hexagon, and the like, and a quadrangle is particularly preferable.
In addition, a polygon means not only an exact polygon shape but the shape where the corner | angular part was chamfered, and the shape where a part of edge | side is a curve.

具体的な部品としては、例えば、キャパシタ、ICチップ、半導体製造プロセスで製造されたMEMS(Micro Electro Mechanical Systems)素子等が挙げられる。ここで、「ICチップ」とは、主としてコンピュータのマイクロプロセッサ等として用いられる素子をいう。   Specific components include, for example, capacitors, IC chips, MEMS (Micro Electro Mechanical Systems) elements manufactured by a semiconductor manufacturing process, and the like. Here, the “IC chip” refers to an element mainly used as a microprocessor of a computer.

また、キャパシタとしては、チップキャパシタ、並びに誘電体層を介して複数の内部電極層が積層配置された構造を有するキャパシタ本体、複数の内部電極層に接続された複数のキャパシタ内ビア導体、複数のキャパシタ内ビア導体の少なくとも部品裏面側の端部に接続された複数の外部電極を備えるキャパシタ等が挙げられる。この特定の構造を有するキャパシタとしては、ビアアレイキャパシタが挙げられる。ビアアレイキャパシタでは、インダクタンスの低減化が図られ、且つノイズ吸収及び電源変動平滑化のための高速電力供給が可能となる。更に、キャパシタ全体の小型化が容易であり、その結果、部品内蔵配線基板全体の小型化も容易となる。しかも、小型であるにもかかわらず静電容量を大きくすることができ、より安定した電力供給が可能となる。   The capacitor includes a chip capacitor, a capacitor main body having a structure in which a plurality of internal electrode layers are stacked via a dielectric layer, a plurality of via conductors in the capacitor connected to the plurality of internal electrode layers, a plurality of For example, a capacitor having a plurality of external electrodes connected to at least an end portion on the component back side of the via conductor in the capacitor may be used. An example of the capacitor having this specific structure is a via array capacitor. In the via array capacitor, inductance can be reduced, and high-speed power supply for noise absorption and power supply fluctuation smoothing can be performed. Further, the entire capacitor can be easily downsized, and as a result, the entire component-embedded wiring board can be easily downsized. In addition, the capacitance can be increased despite the small size, and more stable power supply can be achieved.

キャパシタの誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック・樹脂複合材料からなる誘電体層等が挙げられる。これらのうちでは、高剛性で熱膨張率が小さいキャパシタとすることができるセラミック誘電体層が好ましい。このセラミック誘電体層としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム灯の高誘電率セラミックの焼結体を用いた誘電体層が、静電容量の大きなキャパシタとすることができ、好ましい。目的によっては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素等のセラミックの中でも特に高剛性、低熱膨張率のセラミック焼結体を用いてもよい。また、ホウケイ酸系ガラス、ホウケイ酸鉛系ガラスに、アルミナ等の無機フィラーを配合したガラスセラミックのような低温焼成可能なセラミックの焼結体を用いることもできる。更に、樹脂誘電体層としては、エポキシ樹脂、接着剤を含有する四フッ化エチレン樹脂等の樹脂を用いた誘電体層が好ましい。また、セラミック・樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム等を使用し、樹脂として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂等の熱硬化性樹脂、及びポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂等の熱可塑性樹脂を用いることができる。更に、これらの樹脂と、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴム等のゴムとを併用することもできる。   Examples of the dielectric layer of the capacitor include a ceramic dielectric layer, a resin dielectric layer, and a dielectric layer made of a ceramic / resin composite material. Among these, a ceramic dielectric layer that can be a capacitor having high rigidity and a low coefficient of thermal expansion is preferable. As this ceramic dielectric layer, a dielectric layer using a high dielectric constant ceramic sintered body of barium titanate, lead titanate, and strontium titanate lamps can be used as a capacitor having a large capacitance. . Depending on the purpose, among ceramics such as alumina, aluminum nitride, boron nitride, silicon carbide, and silicon nitride, a ceramic sintered body having particularly high rigidity and low thermal expansion coefficient may be used. In addition, a sintered body of a ceramic that can be fired at a low temperature such as a glass ceramic in which an inorganic filler such as alumina is blended with borosilicate glass or lead borosilicate glass can also be used. Furthermore, as the resin dielectric layer, a dielectric layer using a resin such as an epoxy resin or a tetrafluoroethylene resin containing an adhesive is preferable. In addition, as the dielectric layer made of ceramic / resin composite material, barium titanate, lead titanate, strontium titanate, etc. are used as ceramic, and epoxy resin, phenol resin, urethane resin, silicone resin, polyimide are used as resin. Thermosetting resins such as resins and unsaturated polyester resins, and thermoplastic resins such as polycarbonate resins, acrylic resins, polyacetal resins, and polypropylene resins can be used. Furthermore, these resins can be used in combination with rubbers such as nitrile butadiene rubber, styrene butadiene rubber, and fluorine rubber.

内部電極層、キャパシタ内ビア導体、外部電極も特に限定されないが、例えば、誘電体層がセラミック誘電体層である場合は、メタライズ導体であることが好ましい。このメタライズ導体は、金属粉末を含有する導体ペーストを公知の方法、例えば、メタライズ印刷法により塗布した後、焼成して形成することができる。セラミック誘電体層とメタライズ導体とを同時焼成により形成することもでき、この場合、導体ペーストに含有される金属粉末の融点は、未焼成セラミックの焼成温度より高温であることが好ましい。例えば、セラミック誘電体層がアルミナ等の焼結温度の高いセラミックである場合は、金属粉末としてニッケル、タングステン、モリブデン、マンガン等、及びそれらの合金の粉末を用いることができる。また、セラミック誘電体層がガラスセラミック等の焼結温度の低いセラミックである場合は、金属粉末として銅、銀等、及びそれらの合金の粉末を用いることができる。   The internal electrode layer, the via conductor in the capacitor, and the external electrode are not particularly limited. For example, when the dielectric layer is a ceramic dielectric layer, it is preferably a metallized conductor. This metallized conductor can be formed by applying a conductive paste containing a metal powder by a known method, for example, a metallized printing method, followed by firing. The ceramic dielectric layer and the metallized conductor can be formed by simultaneous firing. In this case, the melting point of the metal powder contained in the conductor paste is preferably higher than the firing temperature of the unfired ceramic. For example, when the ceramic dielectric layer is a ceramic having a high sintering temperature such as alumina, powders of nickel, tungsten, molybdenum, manganese, etc., and alloys thereof can be used as the metal powder. Further, when the ceramic dielectric layer is a ceramic having a low sintering temperature such as glass ceramic, copper, silver or the like, or a powder of an alloy thereof can be used as the metal powder.

複数の突設導体は、部品裏面に突設されている。複数の突設導体は、部品裏面の他、部品主面に突設されていてもよい(以下、突設導体が部品裏面に突設されている態様について詳述するが、突設導体が部品主面に形成されている態様の場合も同様である。)。更に、複数の突設導体は、部品裏面等に配置された複数の外部電極上に突設されている。尚、突設導体は、導電性の金属材料によって形成することができる。突設導体を構成する金属材料としては、例えば、銅、金、アルニウム等が挙げられる。   The plurality of projecting conductors project from the rear surface of the component. The plurality of projecting conductors may be projected on the component main surface in addition to the component back surface (hereinafter, the projecting conductor is projected on the component back surface will be described in detail. The same applies to the case where the main surface is formed.) Furthermore, the plurality of projecting conductors project on a plurality of external electrodes disposed on the back surface of the component. The protruding conductor can be formed of a conductive metal material. Examples of the metal material constituting the protruding conductor include copper, gold, and aluminum.

突設導体は、ワイヤ部と接合部とを備える金属部材のうちの接合部を、外部電極に接合した後、ワイヤ部を切り離して形成することができる。また、突設導体は外部電極より厚いことが好ましく、高さ合わせ工程前の突設導体の厚さは、50〜300μm、特に100〜200μmであることが好ましい。突設導体の厚さが50μm未満であると、収容孔部に部品を収容した際に、突設導体がコア裏面から突出し難くなるため、突設導体の頂部を除去して頂部の表面と導体層の表面とを同じ高さに合わせることが困難になる。一方、突設導体の厚さが300μmを越えると、研磨等による突設導体の頂部側の除去に長時間を必要とし、部品の生産性が低下する。   The protruding conductor can be formed by separating the wire portion after joining the joint portion of the metal member including the wire portion and the joint portion to the external electrode. The protruding conductor is preferably thicker than the external electrode, and the thickness of the protruding conductor before the height matching step is preferably 50 to 300 μm, particularly preferably 100 to 200 μm. When the thickness of the projecting conductor is less than 50 μm, the projecting conductor is difficult to protrude from the back of the core when a component is accommodated in the housing hole. Therefore, the top of the projecting conductor is removed and the top surface and the conductor are removed. It becomes difficult to match the surface of the layer to the same height. On the other hand, when the thickness of the projecting conductor exceeds 300 μm, it takes a long time to remove the top side of the projecting conductor by polishing or the like, and the productivity of the parts decreases.

更に、部品裏面に配置された複数の外部電極上に形成された突設導体の直径は、外部電極の直径と等しいことが好ましい。このようにすれば、突設導体の直径が外部電極の直径より小さい場合に比べて、突設導体の断面積が大きくなるため、突設導体の低抵抗化を図ることができるとともに、突設導体の導電性が向上するだけでなく、その後に形成されるビア電極との接続性にも有利である。また、突設導体の直径が表面電極の直径と等しいため、通常、互いに間隙を有して配置される複数の外部電極上に、各々の突設導体を突設した場合に、隣接する突設導体同士が必ず間隙を有して配置されることになり、突設導体同士の接触による短絡を防止することができる。   Furthermore, it is preferable that the diameter of the protruding conductor formed on the plurality of external electrodes disposed on the back surface of the component is equal to the diameter of the external electrode. In this way, since the cross-sectional area of the projecting conductor is larger than when the diameter of the projecting conductor is smaller than the diameter of the external electrode, the resistance of the projecting conductor can be reduced, and Not only is the conductivity of the conductor improved, it is also advantageous for the connectivity with the via electrode formed thereafter. In addition, since the diameter of the projecting conductor is equal to the diameter of the surface electrode, when each projecting conductor is projected on a plurality of external electrodes that are usually arranged with a gap between them, adjacent projecting The conductors are always arranged with a gap, and a short circuit due to contact between the protruding conductors can be prevented.

部品が収容される収容孔部内の間隙を充塞する樹脂充塞部の材質も特に限定されず、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。この樹脂充塞部の形成に用いる高分子材料としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂等の熱硬化性樹脂、及びポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂等の熱可塑性樹脂などが挙げられる。この高分子材料としては熱可塑性樹脂が好ましい。その他、これらの樹脂にガラスフィラー等の無機フィラーを配合した材料を用いてもよい。   The material of the resin filling portion that fills the gap in the accommodation hole portion in which the part is accommodated is not particularly limited, and can be appropriately selected in consideration of insulation, heat resistance, moisture resistance, and the like. Examples of the polymer material used for forming the resin-filled portion include thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, and polyimide resin, and heat such as polycarbonate resin, acrylic resin, polyacetal resin, and polypropylene resin. Examples thereof include a plastic resin. As this polymer material, a thermoplastic resin is preferable. In addition, you may use the material which mix | blended inorganic fillers, such as a glass filler, with these resin.

部品裏面を覆う樹脂充塞部の高さ合わせ前の厚さは、突設導体の厚さ以上であることが好ましい。即ち、高さ合わせ前の突設導体の頂部の表面は、樹脂充塞部の表面に露出していてもよいが、樹脂充塞部によって覆われていることが好ましい。部品裏面を覆う樹脂充塞部が突設導体より薄いと、樹脂充塞部の表面から突設導体の頂部が突出してしまうことになり、高さ合わせ工程において突設導体に大きな力が加わった際に、突設導体が破損し易くなる。尚、部品裏面を覆う樹脂充塞部が突設導体より過度に厚いと、研磨等による樹脂充塞部の除去に長時間を必要とし、部品の生産性が低下する。   It is preferable that the thickness of the resin-filled portion covering the back of the component before the height adjustment is equal to or greater than the thickness of the protruding conductor. That is, the surface of the top portion of the protruding conductor before height adjustment may be exposed on the surface of the resin filling portion, but is preferably covered with the resin filling portion. If the resin-covered part that covers the back of the component is thinner than the protruding conductor, the top of the protruding conductor will protrude from the surface of the resin-covered part, and when a large force is applied to the protruding conductor in the height adjustment process The projecting conductor is easily damaged. If the resin-covered portion that covers the back surface of the component is excessively thicker than the protruding conductor, it takes a long time to remove the resin-covered portion by polishing or the like, and the productivity of the component is reduced.

また、樹脂充塞部は、少なくとも、部品裏面及び部品側面を覆っており、樹脂充塞部が部品裏面の他、部品側面をも覆っているため、収容孔部の内面と部品との間に間隙がなく、高さ合わせ工程において部品に大きな力が加わったとしても、部品の破損を防止することができる。尚、「覆う」とは、全面を覆う場合のみでなく、例えば、突設導体が覆われていない等、部分的に覆うときも含むものとする。   In addition, since the resin filling portion covers at least the component back surface and the component side surface, and the resin filling portion covers the component side surface in addition to the component back surface, there is a gap between the inner surface of the housing hole and the component. Even if a large force is applied to the component in the height matching process, the component can be prevented from being damaged. Note that “covering” includes not only the case where the entire surface is covered, but also the case where the covering conductor is partially covered, for example, the protruding conductor is not covered.

収容工程では、コア裏面と部品裏面とを同じ側に向けた状態で、収容孔部内に部品を収容する。部品は、完全に埋設された状態で収容孔部に収容されていなければならない。更に、収容孔部がコア主面側及びコア裏面側の両方に開口する貫通孔である場合は、収容工程を、コア主面及びコア裏面の両方に開口する収容孔部のコア主面側の開口部を粘着テープの粘着面で塞いだ状態で実施し、高さ合わせ工程後に粘着テープを除去してもよい。   In the housing step, the component is housed in the housing hole with the core back surface and the component back surface facing the same side. The parts must be housed in the housing holes in a completely embedded state. Furthermore, when the accommodation hole is a through hole that opens on both the core main surface side and the core back surface side, the housing step is performed on the core main surface side of the housing hole that opens on both the core main surface and the core back surface. The opening may be carried out with the adhesive surface of the adhesive tape being closed, and the adhesive tape may be removed after the height adjustment step.

収容工程後、且つ高さ合わせ工程前に、コア裏面及び部品裏面に樹脂充塞部を形成するとともに、この樹脂充塞部の一部で収容孔部の内壁面と部品側面との間隙を埋める樹脂充塞工程を実施し、部品を固定する。また、高さ合わせ工程では、突設導体の頂部の表面を研磨すると同時に樹脂充塞部を研磨することが好ましい。このように同時に研磨しても、高さ合わせ工程前に予め樹脂充塞部によって部品が固定されているため、高さ合わせ工程の際に、部品に大きな力が加わったとしても、部品の破損を防止することができる。しかも、樹脂充塞部により収容孔部の底部まで間隙を埋めることができ、ボイド等の発生を防止することもできる。そのため、信頼性に優れた部品内蔵配線基板を製造することができる。更に、高さ合わせ工程では、突設導体の頂部の表面の研磨と同時に、樹脂充塞部の研磨が行われるため、高さ合わせ工程が簡略化され、部品内蔵配線基板を容易に製造できるとともに、低コスト化することができる。   Resin-filling that forms a resin-filled portion on the back surface of the core and the back surface of the component after the housing step and before the height adjusting step, and fills the gap between the inner wall surface of the housing hole portion and the side surface of the component with a part of the resin-filled portion Perform the process and fix the parts. Further, in the height matching step, it is preferable to polish the surface of the top portion of the protruding conductor and simultaneously polish the resin filling portion. Even if polishing is performed at the same time, the parts are fixed in advance by the resin filling part before the height adjustment process, so even if a large force is applied to the parts during the height adjustment process, the parts may be damaged. Can be prevented. In addition, the gap can be filled up to the bottom of the accommodation hole by the resin filling portion, and generation of voids and the like can be prevented. Therefore, a component built-in wiring board with excellent reliability can be manufactured. Furthermore, in the height alignment process, since the resin filling portion is polished simultaneously with the polishing of the top surface of the protruding conductor, the height alignment process is simplified, and the component built-in wiring board can be easily manufactured, Cost can be reduced.

樹脂充塞部を形成する方法としては、コア裏面及び部品裏面に高分子材料を含有するペースト等を塗布し、間隙に流入させ、その後、乾燥、加熱して形成する方法、及びコア裏面及び部品裏面のうちの樹脂充塞部が形成されることになる位置に貫通孔を有するマスクを積層配置した後、マスクを介して高分子材料を含有するペースト等を印刷し、間隙に流入させ、その後、乾燥、加熱して形成する方法等が挙げられる。   As a method for forming the resin-filled portion, a method of forming a paste containing a polymer material on the core back surface and the component back surface, allowing the paste to flow into the gap, then drying and heating, and the core back surface and the component back surface After laminating and arranging a mask having a through hole at a position where a resin-filled portion is to be formed, a paste containing a polymer material is printed through the mask, and flows into the gap, and then dried. And a method of forming by heating.

部品は、高分子材料の一部により間隙を埋めた状態で、高分子材料を硬化又は固化させて樹脂充塞部を形成し、固定することができる。高分子材料が熱硬化性樹脂である場合は、高分子材料を硬化させる方法としては、未硬化の高分子材料を加熱する方法等が挙げられる。また、高分子材料が熱可塑性樹脂である場合は、加熱された高分子材料を冷却し、固化させる方法等が挙げられる。尚、熱硬化性樹脂の未硬化の状態としては、例えば、完全硬化に至る中間硬化状態であるBステージ等が挙げられる。   The component can be fixed by forming a resin filling portion by curing or solidifying the polymer material in a state where the gap is filled with a part of the polymer material. When the polymer material is a thermosetting resin, examples of the method of curing the polymer material include a method of heating an uncured polymer material. In addition, when the polymer material is a thermoplastic resin, a method of cooling and solidifying the heated polymer material can be used. In addition, as an uncured state of a thermosetting resin, the B stage etc. which are the intermediate | middle cured states which reach complete curing are mentioned, for example.

高さ合わせ工程では、突設導体の頂部の表面と、コア裏面に形成された導体層の表面とを同じ高さに合わせる。その後、コア主面に主面側配線積層部を形成したり、コア裏面に裏面側配線積層部を形成したりすれば、部品内蔵配線基板が完成する。   In the height matching step, the top surface of the projecting conductor and the surface of the conductor layer formed on the back surface of the core are matched to the same height. Thereafter, if the main surface side wiring laminated portion is formed on the core main surface or the back surface side wiring laminated portion is formed on the back surface of the core, the component built-in wiring board is completed.

高さ合わせ工程において、突設導体の頂部の表面と、コア裏面に形成された導体層の表面とを同じ高さに合わせる方法としては、突設導体を低くすることにより頂部の表面と導体層の表面とを同じ高さに合わせる方法、導体層を薄くすることにより頂部の表面と導体層の表面とを同じ高さに合わせる方法、突設導体を高くすることにより頂部の表面と導体層の表面とを同じ高さに合わせる方法、及び導体層を厚くすることにより頂部の表面と導体層の表面とを同じ高さに合わせる方法等が挙げられる。これらの方法のうちでは、突設導体を低くすることにより頂部の表面と導体層の表面とを同じ高さに合わせる方法が好ましい。導体層を薄くすることにより頂部の表面と導体層の表面とを同じ高さに合わせる方法では、元々薄い導体層を更に薄くしなければならず、導体層を薄くしたとしても、頂部の表面と導体層の表面とを同じ高さに合わせることができない可能性がある。また、突設導体を高くしたり、導体層を厚くしたりすることにより、頂部の表面と導体層の表面とを同じ高さに合わせる方法では、突設導体の頂部の表面及び導体層の表面に導体ペーストを印刷するなどの工程が必要となり、部品内蔵配線基板の製造が複雑になるとともに、製造コストが上昇する。尚、突設導体を低くすることにより頂部の表面と導体層の表面とを同じ高さに合わせる方法では、部品はコア基板よりも薄く形成し、且つ突設導体は収容孔部内に部品が収容された状態でコア裏面から少し突出する程度の厚さとすることが好ましい。このようにすれば、研磨等により突設導体を確実に低くすることができる。   In the height adjustment process, as a method of matching the top surface of the protruding conductor and the surface of the conductor layer formed on the back surface of the core to the same height, the top surface and the conductor layer can be reduced by lowering the protruding conductor. The surface of the top and the conductor layer are adjusted to the same height by thinning the conductor layer, the surface of the top and the surface of the conductor layer are adjusted to the same height. Examples thereof include a method of adjusting the surface to the same height, and a method of adjusting the surface of the top and the surface of the conductor layer to the same height by increasing the thickness of the conductor layer. Among these methods, a method of matching the surface of the top portion and the surface of the conductor layer to the same height by lowering the protruding conductor is preferable. In the method of adjusting the top surface and the surface of the conductor layer to the same height by thinning the conductor layer, the originally thin conductor layer must be further thinned, and even if the conductor layer is thinned, the top surface and There is a possibility that the surface of the conductor layer cannot be adjusted to the same height. Also, in the method of adjusting the top surface and the surface of the conductor layer to the same height by increasing the protruding conductor or increasing the thickness of the conductor layer, the top surface of the protruding conductor and the surface of the conductor layer A process such as printing a conductor paste on the substrate is required, which complicates the manufacture of the component built-in wiring board and increases the manufacturing cost. In the method in which the surface of the top and the surface of the conductor layer are adjusted to the same height by lowering the protruding conductor, the component is formed thinner than the core substrate, and the protruding conductor is accommodated in the accommodating hole. It is preferable that the thickness is such that it slightly protrudes from the back surface of the core in the state where it is formed. In this way, the protruding conductor can be reliably lowered by polishing or the like.

また、突設導体を低くしたり、導体層を薄くしたりするなどして、頂部の表面と導体層の表面とを同じ高さに合わせる方法としては、頂部及び導体層の少なくとも一方を機械的に除去する方法、及び頂部及び導体層の少なくとも一方を化学的に除去する方法などが挙げられる。しかし、高さ合わせ工程では、頂部及び導体層の少なくとも一方を機械的に除去することが好ましい。このようにすれば、頂部及び導体層の少なくとも一方を化学的に除去する場合に比べて、低コスト、且つ簡便に高さ合わせすることができる。   In addition, as a method of adjusting the top surface and the surface of the conductor layer to the same height by lowering the protruding conductor or making the conductor layer thin, at least one of the top portion and the conductor layer is mechanically And a method of chemically removing at least one of the top and the conductor layer. However, in the height matching step, it is preferable to mechanically remove at least one of the top portion and the conductor layer. In this way, the height can be easily adjusted at a lower cost than when chemically removing at least one of the top and the conductor layer.

突設導体の頂部及び導体層の少なくとも一方を機械的に除去する方法としては、頂部の一部及び導体層の一部の少なくとも一方を切断する方法、頂部の表面及び導体層の表面の少なくとも一方を研磨する方法等が挙げられる。頂部の表面及び導体層の表面の少なくとも一方を研磨する方法としては、サンドペーパーを取り付けたベルトサンダー装置による研磨、円板状の不織布などの外周面に研磨剤を塗布し、回転させながら頂部の表面や導体層の表面に押し当てるバフ研磨等が挙げられる。尚、サンドペーパーの研磨面の算術平均粗さ、及び研磨剤の粒径は、頂部の表面及び導体層の表面の研磨後の算術平均粗さと等しいことが好ましい。一方、頂部及び導体層の少なくとも一方を化学的に除去する方法としては、頂部の一部及び導体層の一部の少なくとも一方を、エッチング液によって除去する方法等が挙げられる。   As a method for mechanically removing at least one of the top of the protruding conductor and the conductor layer, a method of cutting at least one of a part of the top and a part of the conductor layer, at least one of the surface of the top and the surface of the conductor layer And a method of polishing the surface. As a method of polishing at least one of the top surface and the surface of the conductor layer, polishing with a belt sander device attached with sandpaper, applying an abrasive to the outer peripheral surface of a disk-shaped nonwoven fabric, and rotating the top portion while rotating Examples thereof include buffing that is pressed against the surface or the surface of the conductor layer. The arithmetic average roughness of the sandpaper polishing surface and the particle size of the abrasive are preferably equal to the arithmetic average roughness after polishing of the top surface and the surface of the conductor layer. On the other hand, examples of the method of chemically removing at least one of the top and the conductor layer include a method of removing at least one of the top and part of the conductor layer with an etching solution.

高さ合わせ工程で、突設導体の頂部を研磨する場合、硬化又は固化した樹脂が複数の突設導体の側面間に配置された状態で、頂部の表面を研磨することが好ましい。このようにすれば、突設導体が硬化又は固化した樹脂によって固定されるため、高さ合わせ工程の際に突設導体に大きな力が加わったとしても、突設導体の破損を防止することができる。ここで、樹脂は、部品裏面を覆う樹脂充塞部を構成する樹脂である。   When the top portion of the protruding conductor is polished in the height adjusting step, it is preferable to polish the surface of the top portion in a state where the cured or solidified resin is disposed between the side surfaces of the plurality of protruding conductors. In this way, since the protruding conductor is fixed by the cured or solidified resin, even if a large force is applied to the protruding conductor during the height adjustment process, the protruding conductor can be prevented from being damaged. it can. Here, resin is resin which comprises the resin filling part which covers a component back surface.

高さ合わせ工程後に、コア裏面及び部品裏面に裏面側層間絶縁層を形成し、その後、レーザー孔開け加工をし、裏面側層間絶縁層を貫通するビア孔を形成して突設導体の頂部の表面を露出させ、次いで、ビア孔の内部にビア導体を形成することができる。このようにすれば、高さ合わせ工程において平坦化されたコア裏面及び部品裏面に形成される裏面側層間絶縁層の厚さのばらつきが小さくなり、ビア孔の深さのばらつきも小さくなる。そのため、ビア孔内にビア導体を確実に形成することができ、突設導体とビア導体とを確実に導通させることができる。従って、不良品の発生を防止することができ、且つ信頼性の高い部品内蔵配線基板とすることができる。   After the height adjustment process, a back surface side interlayer insulating layer is formed on the core back surface and the component back surface, and then a laser drilling process is performed to form a via hole penetrating the back surface side interlayer insulating layer to form the top of the protruding conductor. The surface can be exposed and then a via conductor can be formed inside the via hole. In this way, the variation in the thickness of the back surface side interlayer insulating layer formed on the back surface of the core and the back surface of the component flattened in the height matching process is reduced, and the variation in the depth of the via hole is also reduced. Therefore, the via conductor can be reliably formed in the via hole, and the protruding conductor and the via conductor can be reliably conducted. Therefore, the generation of defective products can be prevented, and a highly reliable component built-in wiring board can be obtained.

また、樹脂充塞部と、裏面側層間絶縁層とは同材質であってもよく、材質が異なっていてもよいが、同材質であることが好ましい。これにより、樹脂充塞部の形成に際し、裏面側層間絶縁層の形成とは異なる他の材料を準備する必要がない。従って、部品内蔵配線基板の製造に必要な原材料の種類が低減され、部品内蔵配線基板の低コスト化が可能となる。尚、「同材質」とは、同種の高分子材料であって、熱膨張係数に大差のない材料であることを意味する。熱膨張係数に大差がなければ、樹脂充塞部と、裏面側層間絶縁層との間での剥離を防止することができ、信頼性の高い部品内蔵配線基板とすることができる。尚、この熱膨張係数は、厚さ方向に対して垂直な方向、即ち、平面方向の熱膨張係数であり、熱機械分析装置にて測定した0〜100℃の間の値である。   Further, the resin filling portion and the back surface side interlayer insulating layer may be made of the same material or different materials, but are preferably made of the same material. Thereby, it is not necessary to prepare another material different from the formation of the back surface side interlayer insulating layer in forming the resin filling portion. Therefore, the types of raw materials necessary for manufacturing the component built-in wiring board are reduced, and the cost of the component built-in wiring board can be reduced. The “same material” means a polymer material of the same kind and a material having a large difference in thermal expansion coefficient. If there is no great difference in thermal expansion coefficient, peeling between the resin filling portion and the back surface side interlayer insulating layer can be prevented, and a highly reliable wiring board with built-in components can be obtained. The thermal expansion coefficient is a thermal expansion coefficient in a direction perpendicular to the thickness direction, that is, in the plane direction, and is a value between 0 and 100 ° C. measured by a thermomechanical analyzer.

本発明の部品内蔵配線基板は、コア基板と、部品と、主面側層間絶縁層及び主面側導体層をコア主面上にて積層した構造を有するとともに、ICチップを搭載可能な半導体集積回路素子搭載領域が表面に設定された主面側配線積層部と、裏面側層間絶縁層及び裏面側導体層をコア裏面上にて積層した構造を有し、マザーボードに接続可能な接続端子部が表面に形成された裏面側配線積層部と、を備える部品内蔵配線基板とすることができ、コア裏面側導体層の表面及び複数の突設導体の頂部が同一平面上に位置するとともに、コア裏面側導体層の表面及び突設導体の表面、特に頂部が粗化され、その算術平均粗さが、コア主面側導体層の表面の算術平均粗さよりも粗くなっていることが好ましく、また、コア裏面側導体層は、コア主面側導体層よりも薄くなっている態様とすることができる。尚、上記「算術平均粗さ」は、JIS B0601で定義されている算術平均粗さRaである。この算術平均粗さRaはJIS B0651に準じて測定した値である。   The component built-in wiring board of the present invention has a structure in which a core substrate, a component, a main surface side interlayer insulating layer and a main surface side conductor layer are stacked on the core main surface, and a semiconductor integrated circuit on which an IC chip can be mounted. The main surface side wiring laminated portion with the circuit element mounting area set on the front surface, and the connection terminal portion that can be connected to the motherboard has a structure in which the back surface side interlayer insulating layer and the back surface side conductor layer are laminated on the core back surface. A wiring board with a built-in component including a back surface side wiring laminated portion formed on the surface, and the surface of the core back surface side conductor layer and the tops of the plurality of protruding conductors are located on the same plane, and the core back surface It is preferable that the surface of the side conductor layer and the surface of the protruding conductor, particularly the top portion thereof are roughened, and the arithmetic average roughness thereof is rougher than the arithmetic average roughness of the surface of the core main surface side conductor layer. The core back side conductor layer is the core main surface side conductor It can be an aspect that is thinner than. The “arithmetic average roughness” is the arithmetic average roughness Ra defined in JIS B0601. This arithmetic average roughness Ra is a value measured according to JIS B0651.

この態様では、樹脂充塞前の突設導体の表面、特に頂部が粗化されておれば、突設導体と樹脂充塞部とを密着させることができる。その結果、高さ合わせ工程において突設導体及び部品を安定して固定することができ、大きな力が加わったとしても、突設導体及び部品の破損を防止することができる。更に、この態様では、コア裏面側導体層の表面及び突設導体の頂部の表面が同一平面上に位置しているため、コア裏面上に形成される裏面側層間絶縁層の厚さのばらつきを小さくすることができる。従って、裏面側層間絶縁層に複数のビア導体を形成する場合、ビア孔の深さのばらつきが小さいため、ビア導体の形成が容易であり、その結果、突設導体とビア導体とを確実に導通させることができる。従って、不良品の発生を防止することができ、信頼性の高い部品内蔵配線基板とすることができる。   In this aspect, if the surface of the protruding conductor before resin filling, particularly the top, is roughened, the protruding conductor and the resin filling portion can be brought into close contact with each other. As a result, the protruding conductor and the component can be stably fixed in the height adjusting process, and even if a large force is applied, the protruding conductor and the component can be prevented from being damaged. Furthermore, in this aspect, since the surface of the core back surface side conductor layer and the top surface of the projecting conductor are located on the same plane, variations in the thickness of the back surface side interlayer insulating layer formed on the core back surface are reduced. Can be small. Therefore, when a plurality of via conductors are formed in the back surface side interlayer insulating layer, since the variation in the depth of the via hole is small, it is easy to form the via conductor, and as a result, the projecting conductor and the via conductor can be securely connected. It can be made conductive. Therefore, the occurrence of defective products can be prevented, and a component built-in wiring board with high reliability can be obtained.

更に、最もコア裏面側に位置する裏面側層間絶縁層は、厚さのばらつきが5μm以下、特に2μm以下であることが好ましい。このように厚さのばらつきが小さければ、ビア導体の形成が容易であり、その結果、突設導体とビア導体とを確実に導通させることができる。従って、不良品の発生を防止することができ、信頼性の高い部品内蔵配線基板とすることができる。厚さのばらつきが5μmを越えると、ビア孔を形成した場合に、ビア孔の深さもばらつき、突設導体とビア導体とを確実に導通させることができず、不良品が発生することがあり、部品内蔵配線基板の信頼性も低下する傾向がある。   Furthermore, the back surface side interlayer insulating layer located closest to the core back surface preferably has a thickness variation of 5 μm or less, particularly 2 μm or less. If the variation in thickness is small, the via conductor can be easily formed, and as a result, the protruding conductor and the via conductor can be reliably conducted. Therefore, the occurrence of defective products can be prevented, and a component built-in wiring board with high reliability can be obtained. If the thickness variation exceeds 5 μm, the via hole depth also varies when the via hole is formed, and the projecting conductor and the via conductor cannot be reliably connected to each other, resulting in a defective product. Also, the reliability of the component built-in wiring board tends to decrease.

主面側配線積層部を構成する主面側層間絶縁層、及び裏面側配線積層部を構成する裏面側層間絶縁層の材質は特に限定されず、これらの絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。主面側層間絶縁層及び裏面側層間絶縁層を形成するための高分子材料としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂等の熱硬化性樹脂、及びポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂等の熱可塑性樹脂などが挙げられる。その他、これらの樹脂にガラスフィラー等の無機フィラー、ポリアミド繊維等の有機繊維を配合した材料を用いてもよい。更に、多孔質PTFE等の三次元網目構造を有するフッ素系樹脂基材に、エポキシ樹脂等の熱硬化性樹脂を含浸させた樹脂・樹脂複合材料などを用いることもできる。   The material of the main surface side interlayer insulating layer constituting the main surface side wiring laminated portion and the back surface side interlayer insulating layer constituting the back surface side wiring laminated portion is not particularly limited, and these insulating layers are insulating, heat resistant, It can be appropriately selected in consideration of moisture resistance and the like. Polymer materials for forming the main surface side interlayer insulating layer and the back surface side interlayer insulating layer include thermosetting resins such as epoxy resins, phenol resins, urethane resins, silicone resins, polyimide resins, polycarbonate resins, and acrylic resins. And thermoplastic resins such as polyacetal resin and polypropylene resin. In addition, you may use the material which mix | blended organic fibers, such as inorganic fillers, such as a glass filler, and a polyamide fiber, with these resin. Furthermore, a resin / resin composite material obtained by impregnating a thermosetting resin such as an epoxy resin with a fluororesin base material having a three-dimensional network structure such as porous PTFE can also be used.

以下、本発明の部品内蔵配線基板の一実施形態を図面を参照しながら詳しく説明する。
図1のように、本実施形態の部品内蔵配線基板(以下、「配線基板」という。)10はICチップ搭載用の配線基板である。配線基板10は、平面形状が略矩形の板状体であるコア基板11と、コア基板11のコア主面12(図1では上面)に形成された主面側ビルドアップ層31(主面側配線積層部)と、コア基板11のコア裏面13(図1では下面)上に形成された裏面側ビルドアップ層32(裏面側配線積層部)とを備える。
Hereinafter, an embodiment of a component built-in wiring board according to the present invention will be described in detail with reference to the drawings.
As shown in FIG. 1, a component built-in wiring board (hereinafter referred to as “wiring board”) 10 of this embodiment is a wiring board for mounting an IC chip. The wiring substrate 10 includes a core substrate 11 that is a plate having a substantially rectangular planar shape, and a main surface side buildup layer 31 (main surface side) formed on the core main surface 12 (upper surface in FIG. 1) of the core substrate 11. Wiring laminated portion) and a back side buildup layer 32 (back side wiring laminated portion) formed on the core back surface 13 (lower surface in FIG. 1) of the core substrate 11.

コア基板11のコア主面12に形成された主面側ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂等)からなる2層の主面側樹脂絶縁層33、35(所謂、主面側層間絶縁層)と、銅からなる主面側導体層41とを交互に積層した構造を有している。第2層の主面側樹脂絶縁層35の表面における複数箇所には、端子パッド44がアレイ状に形成されている。更に、主面側樹脂絶縁層35の表面は、ソルダーレジスト37によって、ほぼ全面が覆われており、ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。また、端子パッド44の表面には、複数のはんだバンプ45が配設されている。各々のはんだバンプ45は、平面形状が矩形で、平板状のICチップ21の面接続端子22に電気的に接続されている。尚、それぞれの端子パッド44及びはんだバンプ45からなる領域は、ICチップ21を搭載可能なICチップ搭載領域23(半導体集積回路素子搭載領域)であり、このICチップ搭載領域23は、主面側ビルドアップ層31の表面39に設定されている。更に、第2層の主面側樹脂絶縁層35内における複数箇所にはビア導体43が形成されている。各々のビア導体43の下端となる箇所は、主面側樹脂絶縁層33の表面に形成された主面側導体層41に接続されており、それぞれのビア導体43の上端となる箇所は、主面側樹脂絶縁層35の表面に形成された端子パッド44に接続されている。このビア導体43は、主面側導体層41及び端子パッド44を相互に電気的に接続している。   The main surface side buildup layer 31 formed on the core main surface 12 of the core substrate 11 is composed of two main surface side resin insulation layers 33 and 35 (so-called main surface side) made of thermosetting resin (epoxy resin or the like). Interlayer insulation layer) and main surface side conductor layers 41 made of copper are alternately laminated. Terminal pads 44 are formed in an array at a plurality of locations on the surface of the second-layer main-surface-side resin insulation layer 35. Further, the surface of the main surface side resin insulation layer 35 is almost entirely covered with a solder resist 37, and an opening 46 for exposing the terminal pad 44 is formed at a predetermined position of the solder resist 37. A plurality of solder bumps 45 are provided on the surface of the terminal pad 44. Each solder bump 45 has a rectangular planar shape and is electrically connected to the surface connection terminal 22 of the flat-plate IC chip 21. An area formed by each terminal pad 44 and solder bump 45 is an IC chip mounting area 23 (semiconductor integrated circuit element mounting area) on which the IC chip 21 can be mounted. The IC chip mounting area 23 is on the main surface side. It is set on the surface 39 of the buildup layer 31. Furthermore, via conductors 43 are formed at a plurality of locations in the second-layer main-surface-side resin insulation layer 35. The lower end of each via conductor 43 is connected to the main surface side conductor layer 41 formed on the surface of the main surface side resin insulation layer 33, and the upper end of each via conductor 43 is the main end. It is connected to a terminal pad 44 formed on the surface of the surface side resin insulation layer 35. The via conductor 43 electrically connects the main surface side conductor layer 41 and the terminal pad 44 to each other.

また、図1のように、コア基板11のコア裏面13に形成された裏面側ビルドアップ層32は、上記の主面側ビルドアップ層31とほぼ同じ構造を備える。即ち、裏面側ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂等)からなる2層の裏面側樹脂絶縁層34、36(所謂、裏面側層間絶縁層)と、裏面側導体層42とを交互に積層した構造を有している。第1層の裏面側樹脂絶縁層34内における複数箇所にはビア導体47が形成されており、各々のビア導体47の下端となる箇所は、裏面側樹脂絶縁層34の表面に形成された裏面側導体層42に接続されている。また、第2層の裏面側樹脂絶縁層36内における複数箇所にはビア導体43が形成されており、裏面側樹脂絶縁層36の下面において各々のビア導体43の下端となる箇所には、ビア導体43を介して裏面側導体層42に電気的に接続されるBGA用パッド48が格子状に形成されている。更に、裏面側樹脂絶縁層36の下面は、ソルダーレジスト38によって、ほぼ全面が覆われており、ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。また、BGA用パッド48の表面には、マザーボード(図示せず)に対して電気的に接続可能な複数のはんだバンプ49が配設されている。即ち、BGA用パッド48及びはんだバンプ49は、裏面側ビルドアップ層32の表面に形成された接続端子部50を構成している。そして、それぞれのはんだバンプ49により、図1の配線基板10はマザーボード上に実装される。   As shown in FIG. 1, the back side buildup layer 32 formed on the core back side 13 of the core substrate 11 has substantially the same structure as the main surface side buildup layer 31. That is, the back-side buildup layer 32 includes two back-side resin insulation layers 34 and 36 (so-called back-side interlayer insulation layers) made of a thermosetting resin (epoxy resin or the like) and the back-side conductor layer 42. It has an alternately stacked structure. Via conductors 47 are formed at a plurality of positions in the first-layer backside resin insulation layer 34, and the lower end of each via conductor 47 is a backside formed on the surface of the backside resin insulation layer 34. The side conductor layer 42 is connected. In addition, via conductors 43 are formed at a plurality of locations in the second-layer back-side resin insulation layer 36, and vias are provided at the bottom surfaces of the respective via conductors 43 on the bottom surface of the back-side resin insulation layer 36. BGA pads 48 that are electrically connected to the back-side conductor layer 42 via the conductors 43 are formed in a lattice shape. Further, the lower surface of the back side resin insulation layer 36 is almost entirely covered with a solder resist 38, and an opening 40 for exposing the BGA pad 48 is formed at a predetermined position of the solder resist 38. A plurality of solder bumps 49 that can be electrically connected to a mother board (not shown) are disposed on the surface of the BGA pad 48. That is, the BGA pad 48 and the solder bump 49 constitute a connection terminal portion 50 formed on the surface of the back surface side buildup layer 32. 1 is mounted on the mother board by each solder bump 49.

図1の本実施形態のコア基板11は、縦25mm×横25mm×厚さ0.9mmの平面形状が矩形の板状体である。このコア基板11は、ガラスエポキシからなる基材161と、基材161の上面及び下面に形成され、シリカフィラーなどの無機フィラーを配合したエポキシ樹脂からなるサブ基材164と、同じく基材161の上面及び下面に形成された銅からなる導体層163と、により構成されている。また、コア基板11には、複数のスルーホール導体16が、コア主面12、コア裏面13及び導体層163を貫通するように形成されている。このスルーホール導体16は、コア基板11のコア主面12側とコア裏面13側とを接続導通させるとともに、導体層163に電気的に接続されている。尚、スルーホール導体16の内部は、例えば、エポキシ樹脂などの閉塞体17で埋められている。更に、スルーホール導体16の上端は、主面側樹脂絶縁層33の表面にある主面側導体層41の一部に電気的に接続されており、スルーホール導体16の下端は、裏面側樹脂絶縁層34の下面にある裏面側導体層42の一部に電気的に接続されている。   The core substrate 11 of the present embodiment in FIG. 1 is a plate-like body having a rectangular shape of 25 mm long × 25 mm wide × 0.9 mm thick. The core substrate 11 includes a base material 161 made of glass epoxy, a sub-base material 164 formed on an upper surface and a lower surface of the base material 161 and made of an epoxy resin blended with an inorganic filler such as silica filler, and the base material 161. And a conductor layer 163 made of copper formed on the upper and lower surfaces. In the core substrate 11, a plurality of through-hole conductors 16 are formed so as to penetrate the core main surface 12, the core back surface 13, and the conductor layer 163. The through-hole conductor 16 connects and conducts the core main surface 12 side and the core back surface 13 side of the core substrate 11 and is electrically connected to the conductor layer 163. Note that the inside of the through-hole conductor 16 is filled with a closing body 17 such as an epoxy resin. Furthermore, the upper end of the through hole conductor 16 is electrically connected to a part of the main surface side conductor layer 41 on the surface of the main surface side resin insulation layer 33, and the lower end of the through hole conductor 16 is connected to the back surface side resin. It is electrically connected to a part of the back side conductor layer 42 on the lower surface of the insulating layer 34.

また、コア基板11のコア主面12には、銅からなるコア主面側導体層61がパターン形成されており、各々のコア主面側導体層61は、スルーホール導体16に電気的に接続されている。同様に、コア基板11のコア裏面13には、銅からなるコア裏面側導体層62がパターン形成されており、各々のコア裏面側導体層62は、スルーホール導体16に電気的に接続されている。更に、コア裏面側導体層62は、コア主面側導体層61(厚さ75μm)より薄く形成されており、本実施形態では65μmである。また、コア裏面側導体層62の表面及び突設導体51の頂部52の表面の算術平均粗さRaは、コア主面側導体層61の表面の算術平均粗さRa(本実施形態では0.5μm)より粗くなっており、具体的には、0.8μmに設定されている。   In addition, a core main surface side conductor layer 61 made of copper is patterned on the core main surface 12 of the core substrate 11, and each core main surface side conductor layer 61 is electrically connected to the through-hole conductor 16. Has been. Similarly, a core back side conductor layer 62 made of copper is patterned on the core back side 13 of the core substrate 11, and each core back side conductor layer 62 is electrically connected to the through-hole conductor 16. Yes. Furthermore, the core back surface side conductor layer 62 is formed thinner than the core main surface side conductor layer 61 (thickness 75 μm), and is 65 μm in this embodiment. In addition, the arithmetic average roughness Ra of the surface of the core back surface side conductor layer 62 and the surface of the top portion 52 of the protruding conductor 51 is the arithmetic average roughness Ra of the surface of the core main surface side conductor layer 61 (0. 5 μm), specifically, 0.8 μm.

更に、コア基板11は、コア主面12の中央部及びコア裏面13の中央部に開口する平面形状が矩形の収容孔部90を1個有している。即ち、収容孔部90は貫通孔である。そして、収容孔部90には、図1のように、ビアアレイキャパシタ101(部品)が、埋め込まれて収容されている。このキャパシタ101は、キャパシタ裏面103をコア基板11のコア裏面13と同じ側に向けた状態で収容されている。本実施形態のキャパシタ101は、縦10.0mm×横10.0mm×厚さ0.8mmの平面形状が矩形の板状体である。即ち、キャパシタ101はコア基板11よりも薄く形成されている。また、キャパシタ101は、コア基板11においてICチップ搭載領域23の直下の領域に配置されている。尚、ICチップ搭載領域23の面積(ICチップ21において面接続端子22が形成される面の面積)は、キャパシタ101のキャパシタ主面102の面積よりも小さくなるように設定されており、キャパシタ101の厚さ方向からみた場合、キャパシタ101のキャパシタ主面102内に位置している。   Furthermore, the core substrate 11 has one accommodation hole 90 having a rectangular planar shape that opens at the center of the core main surface 12 and the center of the core back surface 13. That is, the accommodation hole 90 is a through hole. As shown in FIG. 1, the via array capacitor 101 (component) is embedded and accommodated in the accommodation hole 90. The capacitor 101 is accommodated with the capacitor back surface 103 facing the same side as the core back surface 13 of the core substrate 11. The capacitor 101 of the present embodiment is a plate-like body having a rectangular shape of 10.0 mm in length, 10.0 mm in width, and 0.8 mm in thickness. That is, the capacitor 101 is formed thinner than the core substrate 11. In addition, the capacitor 101 is disposed in a region immediately below the IC chip mounting region 23 in the core substrate 11. The area of the IC chip mounting region 23 (the area of the surface on which the surface connection terminals 22 are formed in the IC chip 21) is set to be smaller than the area of the capacitor main surface 102 of the capacitor 101. When viewed from the thickness direction, the capacitor 101 is located in the capacitor main surface 102.

図1、2及び9等のように、本実施形態のキャパシタ101は、所謂、ビアアレイタイプのキャパシタである。キャパシタ101を構成するセラミック焼結体104(部品本体)は、部品主面である1個のキャパシタ主面102(図1では上面)、部品裏面である1個のキャパシタ裏面103(図1では下面)、及び部品側面である4個のキャパシタ側面106(図1では左面、右面)を有する板状体である。   As shown in FIGS. 1, 2, and 9, the capacitor 101 of this embodiment is a so-called via array type capacitor. The ceramic sintered body 104 (component main body) constituting the capacitor 101 has one capacitor main surface 102 (upper surface in FIG. 1) as a component main surface and one capacitor rear surface 103 (lower surface in FIG. 1) as a component back surface. ) And four capacitor side surfaces 106 (left surface and right surface in FIG. 1) which are component side surfaces.

図2のように、セラミック焼結体104(部品本体)は、セラミック誘電体層105を介して電源用内部電極層141とグランド用内部電極層142とを交互に積層配置した構造を有している。また、セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極層141及びグランド用内部電極層142間の誘電体(絶縁体)として機能する。電源用内部電極層141及びグランド用内部電極層142は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体104の内部において一層おきに配置されている。   As shown in FIG. 2, the ceramic sintered body 104 (component main body) has a structure in which power supply internal electrode layers 141 and ground internal electrode layers 142 are alternately stacked via ceramic dielectric layers 105. Yes. The ceramic dielectric layer 105 is made of a sintered body of barium titanate, which is a kind of high dielectric constant ceramic, and functions as a dielectric (insulator) between the power internal electrode layer 141 and the ground internal electrode layer 142. To do. Each of the power supply internal electrode layer 141 and the ground internal electrode layer 142 is a layer formed mainly of nickel, and is disposed in every other layer in the ceramic sintered body 104.

図2及び9等のように、セラミック焼結体104には、多数のビア孔130が形成されている。これらのビア孔130は、セラミック焼結体104を厚さ方向に貫通するとともに、セラミック焼結体104の全面に渡ってアレイ状に配置されている。各々のビア孔130には、セラミック焼結体104のキャパシタ主面102及びキャパシタ裏面103間を連通する複数のキャパシタ内ビア導体131、132が、ニッケルを主材として形成されている(図2、4及び9参照)。また、本実施形態では、ビア孔130の直径は約100μmに設定されているため、キャパシタ内ビア導体131、132の直径も約100μmとなる。各々の電源用キャパシタ内ビア導体131は、それぞれの電源用内部電極層141を貫通しており、これらを互いに電気的に接続している。更に、各々のグランド用キャパシタ内ビア導体132は、それぞれのグランド用内部電極層142を貫通しており、これらを互いに電気的に接続している。電源用キャパシタ内ビア導体131及びグランド用キャパシタ内ビア導体132は、全体としてアレイ状に配置されており、本実施形態では、説明の便宜上、キャパシタ内ビア導体131、132を5列×5列で図示したが、実際にはより多くの列が存在している。   As shown in FIGS. 2 and 9 and the like, a large number of via holes 130 are formed in the ceramic sintered body 104. These via holes 130 penetrate the ceramic sintered body 104 in the thickness direction and are arranged in an array over the entire surface of the ceramic sintered body 104. In each via hole 130, a plurality of in-capacitor via conductors 131 and 132 communicating between the capacitor main surface 102 and the capacitor back surface 103 of the ceramic sintered body 104 are formed using nickel as a main material (FIG. 2). 4 and 9). In the present embodiment, since the via hole 130 has a diameter of about 100 μm, the via conductors 131 and 132 in the capacitor also have a diameter of about 100 μm. Each power supply capacitor internal via conductor 131 passes through each power supply internal electrode layer 141 and electrically connects them. Further, each via-capacitor via conductor 132 passes through each ground internal electrode layer 142 and is electrically connected to each other. The capacitor via conductors 131 for power supply and the via conductors 132 for ground capacitor are arranged in an array as a whole. In this embodiment, for convenience of explanation, the via conductors 131 and 132 in capacitors are arranged in 5 columns × 5 columns. Although illustrated, there are actually more columns.

また、図2等のように、セラミック焼結体104のキャパシタ主面102には、複数の主面側電源用電極111(外部電極)と複数の主面側グランド用電極112(外部電極)とが突設されている。各々の主面側グランド用電極112は、キャパシタ主面102において個別に形成されているが、一体に形成されていてもよい。この主面側電源用電極111は、複数の電源用キャパシタ内ビア導体131のキャパシタ主面102側の端面に直接接続されており、主面側グランド用電極112は、複数のグランド用キャパシタ内ビア導体132のキャパシタ主面102側の端面に直接接続されている。   Further, as shown in FIG. 2 and the like, the capacitor main surface 102 of the ceramic sintered body 104 includes a plurality of main surface side power supply electrodes 111 (external electrodes) and a plurality of main surface side ground electrodes 112 (external electrodes). Is protruding. Each main surface side ground electrode 112 is individually formed on the capacitor main surface 102, but may be formed integrally. The main surface side power supply electrode 111 is directly connected to the end surface of the plurality of power supply capacitor inner via conductors 131 on the capacitor main surface 102 side, and the main surface side ground electrode 112 is connected to a plurality of ground capacitor inner vias. The conductor 132 is directly connected to the end surface of the capacitor main surface 102 side.

更に、セラミック焼結体104のキャパシタ裏面103には、複数の裏面側電源用電極121(外部電極)と、複数の裏面側グランド用電極122(外部電極)とが突設されている。各々の裏面側グランド用電極122は、キャパシタ裏面103において個別に形成されているが、一体に形成されていてもよい。また、裏面側電源用電極121は、複数の電源用キャパシタ内ビア導体131のキャパシタ裏面103側の端面に直接接続されており、裏面側グランド用電極122は、複数のグランド用キャパシタ内ビア導体132のキャパシタ裏面103側の端面に直接接続されている。これにより、電源用電極111、121は電源用キャパシタ内ビア導体131及び電源用内部電極層141に導通し、グランド用電極112、122はグランド用キャパシタ内ビア導体132及びグランド用内部電極層142に導通することになる。   Furthermore, a plurality of back surface side power supply electrodes 121 (external electrodes) and a plurality of back surface side ground electrodes 122 (external electrodes) protrude from the capacitor back surface 103 of the ceramic sintered body 104. Each back surface side ground electrode 122 is individually formed on the capacitor back surface 103, but may be formed integrally. Further, the back surface side power supply electrode 121 is directly connected to the end surface on the capacitor back surface 103 side of the plurality of power supply capacitor internal via conductors 131, and the back surface side ground electrode 122 is connected to the plurality of ground internal capacitor capacitor via conductors 132. Is directly connected to the end surface of the capacitor back surface 103 side. Accordingly, the power supply electrodes 111 and 121 are electrically connected to the power supply capacitor internal via conductor 131 and the power supply internal electrode layer 141, and the ground electrodes 112 and 122 are connected to the ground capacitor internal via conductor 132 and the ground internal electrode layer 142. It will be conducted.

また、外部電極111、112、121、122は、ニッケルを主材として形成され、表面が銅めっき層(図示せず)によって全体に被覆されている。本実施形態の電極111、112、121、122は、直径が約500μm、厚さが約50μmであり、ピッチの最小長さは約580μmに設定されている。   The external electrodes 111, 112, 121, and 122 are made of nickel as a main material, and the surface is entirely covered with a copper plating layer (not shown). The electrodes 111, 112, 121, and 122 of this embodiment have a diameter of about 500 μm, a thickness of about 50 μm, and a minimum pitch length of about 580 μm.

図1及び2のように、各々の裏面側電源用電極121及び裏面側グランド用電極122には、それぞれ突設導体51が突設されている。本実施形態の突設導体51は、銅ワイヤを用いて形成された導体(銅ポスト)である。また、各々の突設導体51は、断面円形であり、突設導体51の中心軸線は、外部電極121、122の中心と一致している。それぞれの突設導体51の頂部52の表面は円形であり、頂部52の表面はキャパシタ主面102と平行になっている。また、突設導体51の直径は、電極121、122の直径と等しく、且つキャパシタ内ビア導体131、132の直径(約100μm)よりも大きくなっており、本実施形態では200〜250μmである。更に、配線基板10が完成した状態での各々の突設導体51の厚さは、本実施形態では100μmである。即ち、突設導体51は電極121、122より厚く形成されている。また、突設導体51の頂部52の表面は、コア裏面側導体層62の表面と同一平面上に位置している。そして、突設導体51は、最もコア裏面13側に位置する裏面側樹脂絶縁層34内における複数箇所に形成されたビア導体47に接続されている。本実施形態では、裏面側樹脂絶縁層34の厚さは約50μmであり、厚さのバラツキは5μmである。   As shown in FIGS. 1 and 2, projecting conductors 51 project from the back-side power supply electrode 121 and the back-side ground electrode 122, respectively. The protruding conductor 51 of the present embodiment is a conductor (copper post) formed using a copper wire. Each protruding conductor 51 has a circular cross section, and the central axis of the protruding conductor 51 coincides with the center of the external electrodes 121 and 122. The surface of the top portion 52 of each protruding conductor 51 is circular, and the surface of the top portion 52 is parallel to the capacitor main surface 102. The diameter of the protruding conductor 51 is equal to the diameter of the electrodes 121 and 122, and is larger than the diameter (about 100 μm) of the capacitor via conductors 131 and 132, and is 200 to 250 μm in this embodiment. Furthermore, the thickness of each protruding conductor 51 in a state where the wiring board 10 is completed is 100 μm in the present embodiment. That is, the protruding conductor 51 is formed thicker than the electrodes 121 and 122. Further, the surface of the top portion 52 of the protruding conductor 51 is located on the same plane as the surface of the core back surface side conductor layer 62. The protruding conductors 51 are connected to via conductors 47 formed at a plurality of locations in the back surface side resin insulation layer 34 located closest to the core back surface 13 side. In this embodiment, the thickness of the back surface side resin insulation layer 34 is about 50 μm, and the thickness variation is 5 μm.

更に、図1等のように、セラミック焼結体104(部品本体)は樹脂充塞部92によって覆われている。樹脂充塞部92は、1個のキャパシタ主面102と、1個のキャパシタ裏面103と、4個のキャパシタ側面106とを覆っている。キャパシタ101が配線基板10に内蔵された状態において、キャパシタ主面102を覆う樹脂充塞部92は、キャパシタ主面102の全面を覆ってはおらず、電極111、112が露出した状態になっている。同様に、キャパシタ裏面103を覆う樹脂充塞部92は、キャパシタ裏面103の全面を覆ってはおらず、電極121、122上に突設された突設導体51の頂部52の表面が露出した状態になっている。尚、キャパシタ主面102を覆う樹脂充塞部92の厚さは50μmであり、キャパシタ裏面103を覆う樹脂充塞部92の高さ合わせ前の厚さは150μmである。このように、キャパシタ裏面103を覆う樹脂充塞部92は、各々の突設導体51より厚く形成されており、高さ合わせ前は、突設導体51の頂部52の表面は、樹脂充塞部92によって覆われている。また、樹脂充塞部92は、樹脂絶縁層33〜36と同じ材料(即ち、熱硬化性樹脂であるエポキシ樹脂等)によって形成されている。これにより、樹脂充塞部92の熱膨張係数も、樹脂絶縁層33〜36の熱膨張係数と同じ値となり、10〜60ppm/℃程度(具体的には、20ppm/℃程度)に設定されている。また、樹脂充塞部92の熱膨張係数は、セラミック焼結体104の熱膨張係数よりも大きい値に設定されている。   Further, as shown in FIG. 1 and the like, the ceramic sintered body 104 (component main body) is covered with a resin filling portion 92. The resin filling portion 92 covers one capacitor main surface 102, one capacitor back surface 103, and four capacitor side surfaces 106. In a state where the capacitor 101 is built in the wiring substrate 10, the resin filling portion 92 covering the capacitor main surface 102 does not cover the entire surface of the capacitor main surface 102, and the electrodes 111 and 112 are exposed. Similarly, the resin filling portion 92 that covers the capacitor back surface 103 does not cover the entire surface of the capacitor back surface 103, and the surface of the top portion 52 of the protruding conductor 51 that protrudes on the electrodes 121 and 122 is exposed. ing. The thickness of the resin filling portion 92 that covers the capacitor main surface 102 is 50 μm, and the thickness of the resin filling portion 92 that covers the capacitor back surface 103 is 150 μm before height adjustment. Thus, the resin filling portion 92 covering the capacitor back surface 103 is formed thicker than each protruding conductor 51, and the surface of the top portion 52 of the protruding conductor 51 is formed by the resin filling portion 92 before the height adjustment. Covered. The resin filling portion 92 is formed of the same material as the resin insulating layers 33 to 36 (that is, an epoxy resin that is a thermosetting resin). Thereby, the thermal expansion coefficient of the resin filling part 92 also becomes the same value as the thermal expansion coefficient of the resin insulating layers 33 to 36, and is set to about 10 to 60 ppm / ° C. (specifically, about 20 ppm / ° C.). . Further, the thermal expansion coefficient of the resin filling portion 92 is set to a value larger than the thermal expansion coefficient of the ceramic sintered body 104.

図1等のように、収容孔部90の内壁面91と、キャパシタ101のキャパシタ側面106との間隙は、樹脂充塞部92の一部によって埋められている。即ち、4個のキャパシタ側面106は、樹脂充塞部92により覆われている。この樹脂充塞部92は、キャパシタ101をコア基板11に固定する機能を有している。尚、キャパシタ101は、平面形状が正方形であり、四隅に面取り寸法0.55mm以上(本実施形態では面取り寸法0.6mm)の面取り部を有している。これにより、温度変化に伴う樹脂充塞部92の変形時において、キャパシタ101の角部への応力集中を緩和することができ、樹脂充塞部92のクラック発生を防止することができる。   As shown in FIG. 1 and the like, the gap between the inner wall surface 91 of the accommodation hole 90 and the capacitor side surface 106 of the capacitor 101 is filled with a part of the resin filling portion 92. That is, the four capacitor side surfaces 106 are covered with the resin filling portion 92. The resin filling portion 92 has a function of fixing the capacitor 101 to the core substrate 11. Note that the capacitor 101 has a square shape in plan, and has chamfered portions with chamfering dimensions of 0.55 mm or more (in this embodiment, chamfering dimensions of 0.6 mm) at the four corners. Thereby, when the resin filling portion 92 is deformed due to a temperature change, the stress concentration on the corner portion of the capacitor 101 can be relaxed, and the occurrence of cracks in the resin filling portion 92 can be prevented.

以上、詳述したように、本実施形態の部品内蔵配線基板では、図1のように、キャパシタ主面102側にある外部電極111、112は、ビア導体47、主面側導体層41、ビア導体43、端子パッド44、はんだバンプ45及びICチップ21の面接続端子22を介して、ICチップ21に電気的に接続される。一方、キャパシタ裏面103側にある外部電極121、122は、突設導体51、ビア導体47、裏面側導体層42、ビア導体43、BGA用パッド48及びはんだバンプ49を介して、マザーボード(図示せず)が有する電極に電気的に接続される。   As described above in detail, in the component built-in wiring board of this embodiment, the external electrodes 111 and 112 on the capacitor main surface 102 side are connected to the via conductor 47, the main surface side conductor layer 41, and the via as shown in FIG. It is electrically connected to the IC chip 21 through the conductor 43, the terminal pad 44, the solder bump 45, and the surface connection terminal 22 of the IC chip 21. On the other hand, the external electrodes 121 and 122 on the capacitor back surface 103 side are connected to the mother board (not shown) via the protruding conductor 51, the via conductor 47, the back surface side conductor layer 42, the via conductor 43, the BGA pad 48 and the solder bump 49. Are electrically connected to the electrodes of

また、マザーボード側から電極121、122を介して通電し、電源用内部電極層141とグランド用内部電極層142との間に電圧を加えると、例えば、電源用内部電極層141にプラスの電荷が蓄積し、グランド用内部電極層142にマイナスの電荷が蓄積される。その結果、キャパシタ101がキャパシタとして機能する。また、キャパシタ101では、電源用キャパシタ内ビア導体131及びグランド用キャパシタ内ビア導体132が、それぞれ交互に隣接して配置され、且つ電源用キャパシタ内ビア導体131及びグランド用キャパシタ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られる。   Further, when a current is applied from the motherboard side through the electrodes 121 and 122 and a voltage is applied between the power supply internal electrode layer 141 and the ground internal electrode layer 142, for example, positive charges are generated in the power supply internal electrode layer 141. Accumulating, and negative charges are accumulated in the ground internal electrode layer 142. As a result, the capacitor 101 functions as a capacitor. Further, in the capacitor 101, the power supply capacitor internal via conductor 131 and the ground capacitor internal via conductor 132 are alternately arranged adjacent to each other, and flow through the power supply capacitor internal via conductor 131 and the ground capacitor internal via conductor 132. The current directions are set to be opposite to each other. Thereby, the inductance component can be reduced.

以下、本実施形態の配線基板10の製造方法を詳しく説明する。
コア基板11の中間製品を公知の方法により以下のようにして予め作製する。
先ず、縦350mm×横375mm×厚さ0.6mmの基材161の両面に、銅箔162が貼着された銅張積層板(図5参照)を準備する。その後、この銅張積層板の両面の銅箔162をエッチングし、導体層163を、例えば、サブトラクティブ法によってパターニングする(図6参照)。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。更に、ドライフィルムをラミネートし、このドライフィルムに露光及び現像を施し、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔162をエッチングにより除去し、ドライフィルムを剥離する。次いで、基材161の上面及び下面と導体層163とを粗化した後、基材161の上面及び下面に、無機フィラーが配合されたエポキシ樹脂フィルム(厚さ80μm)を熱圧着してサブ基材164を形成する(図7参照)。
Hereinafter, the manufacturing method of the wiring board 10 of this embodiment is demonstrated in detail.
An intermediate product of the core substrate 11 is prepared in advance by a known method as follows.
First, the copper clad laminated board (refer FIG. 5) by which the copper foil 162 was stuck on both surfaces of the base material 161 of length 350mm * width 375mm * thickness 0.6mm is prepared. Thereafter, the copper foils 162 on both sides of the copper-clad laminate are etched, and the conductor layer 163 is patterned by, for example, a subtractive method (see FIG. 6). Specifically, after the electroless copper plating, electrolytic copper plating is performed using the electroless copper plating layer as a common electrode. Further, a dry film is laminated, the dry film is exposed and developed, and the dry film is formed into a predetermined pattern. In this state, unnecessary electrolytic copper plating layer, electroless copper plating layer and copper foil 162 are removed by etching, and the dry film is peeled off. Next, after roughening the upper and lower surfaces of the substrate 161 and the conductor layer 163, an epoxy resin film (thickness of 80 μm) containing an inorganic filler is thermocompression bonded to the upper and lower surfaces of the substrate 161 to form a sub-group. A material 164 is formed (see FIG. 7).

その後、上側のサブ基材164の上面にコア裏面側導体層62(厚さ75μm)をパターン形成するとともに、下側のサブ基材164の下面にコア主面側導体層61(厚さ50μm)をパターン形成する。具体的には、上側のサブ基材164の上面及び下側のサブ基材164の下面に対する無電解銅めっきを施した後、エッチングレジストを形成し、次いで、電解銅めっきを施す。更に、エッチングレジストを除去してソフトエッチングをする。その後、基材161及びサブ基材164からなる積層体に対してルータを用いて孔開け加工をし、収容孔部90となる貫通孔を所定位置に形成し、コア基板11の中間製品を作製する(図8参照)。なお、コア基板11の中間製品とは、コア基板11となるべき領域を平面方向に縦横に複数配列した構造の多数個取り用コア基板である。   Thereafter, the core back surface side conductor layer 62 (thickness: 75 μm) is patterned on the upper surface of the upper sub base material 164, and the core main surface side conductor layer 61 (thickness: 50 μm) is formed on the lower surface of the lower sub base material 164. The pattern is formed. Specifically, after performing electroless copper plating on the upper surface of the upper sub-base material 164 and the lower surface of the lower sub-base material 164, an etching resist is formed, and then electrolytic copper plating is performed. Further, the etching resist is removed and soft etching is performed. Thereafter, the laminated body composed of the base material 161 and the sub-base material 164 is drilled using a router to form through holes to be the accommodation hole portions 90 at predetermined positions, thereby producing an intermediate product of the core substrate 11. (See FIG. 8). The intermediate product of the core substrate 11 is a multi-piece core substrate having a structure in which a plurality of regions to be the core substrate 11 are arranged vertically and horizontally in the plane direction.

また、部品としては、突設導体51を有するビアアレイキャパシタ101を、公知の方法により以下のようにして予め作製する。
先ず、セラミックグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後工程で、電源用内部電極層141となる電源用内部電極部と、グランド用内部電極層142となるグランド用内部電極部とが形成される。その後、電源用内部電極部が形成されたグリーンシートとグランド用内部電極部が形成されたグリーンシートとを交互に積層し、積層方向に押圧することにより、各々のグリーンシートを一体化してグリーンシート積層体を形成する。
In addition, as a component, the via array capacitor 101 having the protruding conductors 51 is prepared in advance by a known method as follows.
First, a ceramic green sheet is formed, and nickel paste for internal electrode layers is screen printed on the green sheet and dried. As a result, in a subsequent process, a power supply internal electrode portion that becomes the power supply internal electrode layer 141 and a ground internal electrode portion that becomes the ground internal electrode layer 142 are formed. After that, the green sheets with the power supply internal electrode portions and the green sheets with the ground internal electrode portions formed are alternately stacked and pressed in the stacking direction to integrate the green sheets. A laminate is formed.

次いで、レーザー加工機を用いてグリーンシート積層体にビア孔130を多数個貫通形成し、ペースト圧入充填装置(図示せず)を用いて、ビア導体用ニッケルペーストをビア孔130内に充填する。その後、グリーンシート積層体の上面に上記ペーストを印刷し、グリーンシート積層体の上面側にてビア孔130内に充填されたペーストの上端面を覆うように裏面側電源用電極121及び裏面側グランド用電極122となる導電塗膜を形成する。次いで、グリーンシート積層体の下面に上記ペーストを印刷し、グリーンシート積層体の下面側にてビア孔130内に充填されたペーストの下端面を覆うように主面側電源用電極111及び主面側グランド用電極112となる導電塗膜を形成する。   Next, a large number of via holes 130 are formed through the green sheet laminate using a laser processing machine, and via paste 130 is filled with a via conductor nickel paste using a paste press-fitting and filling device (not shown). Thereafter, the paste is printed on the upper surface of the green sheet laminate, and the back-side power electrode 121 and the back-side ground are covered on the upper surface side of the green sheet laminate so as to cover the upper end surface of the paste filled in the via hole 130. A conductive coating film to be the electrode 122 is formed. Subsequently, the paste is printed on the lower surface of the green sheet laminate, and the main surface side power supply electrode 111 and the main surface are covered so as to cover the lower end surface of the paste filled in the via hole 130 on the lower surface side of the green sheet laminate. A conductive coating film to be the side ground electrode 112 is formed.

その後、グリーンシート積層体の上下面に形成した外部電極111、112、121、122となる導電塗膜を乾燥させる(図9参照)。次いで、グリーンシート積層体を脱脂し、所定温度で所定時間焼成する。その結果、チタン酸バリウム及びペーストに含有されるニッケルが同時焼成され、導体層が内蔵され、且つ表面に外部電極となる電極を有するセラミック焼結体104が形成される。その後、セラミック焼結体104が有する電極に無電解銅めっき(厚さ10μm程度)を施す。その結果、上面に銅めっきが施された直径500μm、厚さ50μmの外部電極111、112、121、122が形成される。   Then, the conductive coating film which becomes the external electrodes 111, 112, 121, 122 formed on the upper and lower surfaces of the green sheet laminate is dried (see FIG. 9). Next, the green sheet laminate is degreased and fired at a predetermined temperature for a predetermined time. As a result, barium titanate and nickel contained in the paste are simultaneously fired, and a sintered ceramic body 104 having a conductor layer and having an electrode serving as an external electrode on the surface is formed. Thereafter, the electrode of the ceramic sintered body 104 is subjected to electroless copper plating (thickness of about 10 μm). As a result, external electrodes 111, 112, 121, and 122 having a diameter of 500 μm and a thickness of 50 μm with copper plating on the upper surface are formed.

次いで、外部電極121、122の上面に形成された銅めっき層の表面に突設導体51を形成する(図10参照)。この突設導体形成工程では、突設導体51は、電極121、122を上に向けてキャパシタ101を所定位置に保持し、この状態で、超音波ボンディング装置(キャピラリ8のみを図示)を用いて形成することができる。この超音波ボンディング装置は、CCDカメラを用いた位置合わせ機構を備えており、これにより、キャピラリ8と電極121、122との位置合わせをする。また、外部電極121、122の銅めっき層及び金属部材7が有する接合部72の表面が酸化されないように、微量の水素を混合した窒素ガスを吹き付けながらボンディングする。尚、酸化防止のために、真空チャンバー内でボンディングをしてもよい。より具体的には、超音波ボンディング装置のキャピラリ8に挿通されている金属部材7のワイヤ部71をキャピラリ8の下端面から引き出し、放電による熱エネルギーにより先端部に略球状形の接合部72を形成する(図11参照)。この際、外部電極121、122は所定温度(400℃以下が好ましい。)に加熱しておく。この加熱温度が400℃以下であれば、突設導体51と外部電極121、122とを高い強度で接合することができるとともに、キャピラリ8等の超音波ボンディング装置に対する熱的負荷を軽減することもできる。尚、本実施形態では、金属部材7として直径75μmの銅ワイヤーを用いており、接合部72は直径約200μmの大きさに形成されている。また、接合部72は電気トーチなど他の加熱手段を用いて形成することもできる。   Next, the protruding conductor 51 is formed on the surface of the copper plating layer formed on the upper surfaces of the external electrodes 121 and 122 (see FIG. 10). In this projecting conductor forming step, the projecting conductor 51 holds the capacitor 101 in a predetermined position with the electrodes 121 and 122 facing upward, and in this state, an ultrasonic bonding apparatus (only the capillary 8 is shown) is used. Can be formed. This ultrasonic bonding apparatus includes an alignment mechanism using a CCD camera, and thereby aligns the capillary 8 and the electrodes 121 and 122. Further, bonding is performed while blowing nitrogen gas mixed with a small amount of hydrogen so that the copper plating layers of the external electrodes 121 and 122 and the surface of the joint portion 72 of the metal member 7 are not oxidized. In order to prevent oxidation, bonding may be performed in a vacuum chamber. More specifically, the wire portion 71 of the metal member 7 inserted through the capillary 8 of the ultrasonic bonding apparatus is pulled out from the lower end surface of the capillary 8, and a substantially spherical joint portion 72 is formed at the distal end portion by thermal energy due to discharge. Form (see FIG. 11). At this time, the external electrodes 121 and 122 are heated to a predetermined temperature (400 ° C. or lower is preferable). If the heating temperature is 400 ° C. or lower, the protruding conductor 51 and the external electrodes 121 and 122 can be bonded with high strength, and the thermal load on the ultrasonic bonding apparatus such as the capillary 8 can be reduced. it can. In the present embodiment, a copper wire having a diameter of 75 μm is used as the metal member 7, and the joint portion 72 is formed to have a diameter of about 200 μm. The joint 72 can also be formed using other heating means such as an electric torch.

金属部材7の接合部72が形成されたら、キャピラリ8を下降させ、キャピラリ8の下端面で金属部材7の接合部72を押圧し、超音波エネルギーを加えて、接合部72を、所定温度に加熱されているキャパシタ101の外部電極121、122に接合する(図12参照)。その後、カットクランプ(図示せず)を閉じ、ワイヤ部71を挟持した状態でキャピラリ8を上昇させ、接合部72からワイヤ部71を切断する(図13参照)。この際、キャピラリ8を上昇させると、ワイヤ部71は、そのものの強度より接合強度のほうが大きければ、引きちぎられるようにして切断されるが、金属部材7の線径及び接合条件等によっては、キャピラリ8を横方向にスライドさせたり、横方向と上方向とを組み合わせて移動させたりすることにより切断することもできる。   When the joining portion 72 of the metal member 7 is formed, the capillary 8 is lowered, the joining portion 72 of the metal member 7 is pressed by the lower end surface of the capillary 8, and ultrasonic energy is applied to bring the joining portion 72 to a predetermined temperature. Bonded to the external electrodes 121 and 122 of the heated capacitor 101 (see FIG. 12). Thereafter, the cut clamp (not shown) is closed, the capillary 8 is raised in a state where the wire portion 71 is sandwiched, and the wire portion 71 is cut from the joint portion 72 (see FIG. 13). At this time, when the capillary 8 is raised, the wire portion 71 is cut so as to be torn off if the bonding strength is larger than its own strength. However, depending on the wire diameter of the metal member 7 and the bonding conditions, the capillary portion 71 is cut. It can also cut | disconnect by sliding 8 to a horizontal direction or moving combining a horizontal direction and an upward direction.

以下、図11〜13の操作を繰り返すことにより、突設導体51となる接合部72をキャパシタ101の全ての外部電極121、122上に形成する。これにより、電極121、122上に、接合径Sが約200μm、最大径Rが約250μm、高さが約120μmの突設導体51が形成される(図10及び14参照)。突設導体51の高さは、後述する収容工程において、キャパシタ101をコア基板11の収容孔部90に収容した状態で、少なくとも突設導体51の高さ合わせ前の頂部52がコア基板11の上面より僅かに上方に突出する高さにすることが必要である。尚、金属部材7の材質、ワイヤ部71の線径、接合部72の直径及びボンディング条件等は、形成される突設導体51の大きさ、形状等に対応して適宜選択することができる。   Thereafter, by repeating the operations of FIGS. 11 to 13, the joint portion 72 to be the protruding conductor 51 is formed on all the external electrodes 121 and 122 of the capacitor 101. As a result, a protruding conductor 51 having a bonding diameter S of about 200 μm, a maximum diameter R of about 250 μm, and a height of about 120 μm is formed on the electrodes 121 and 122 (see FIGS. 10 and 14). The height of the protruding conductor 51 is such that at least the top portion 52 of the protruding conductor 51 before the height adjustment is in the state of accommodating the capacitor 101 in the accommodating hole 90 of the core substrate 11 in the accommodating step described later. It is necessary to have a height that protrudes slightly above the top surface. The material of the metal member 7, the wire diameter of the wire portion 71, the diameter of the joint portion 72, bonding conditions, and the like can be appropriately selected according to the size, shape, and the like of the protruding conductor 51 to be formed.

ここで、キャパシタ101の外部電極121、122上に形成される突設導体51の形状について詳述する。
突設導体51は、横断面が長楕円形となるように形成することができる(図14参照)。また、頂端が尖った形状(図15参照)、2度打ちによりボンディングし、長楕円形が2個重なった形状(図16参照)、2度打ちによりボンディングし、長楕円形の下段部と頂端が尖った形状の上段部とが重なった形状(図17参照)、及び半楕円形状(図18参照)等の形状とすることができる。図16〜17の突設導体51では、2度打ちにより高さを大きくすることができる。また、図14〜17の突設導体51は、いずれも頂端と接合端との間に最大径を有しており、図18の突設導体51は最大径が接合端に存在し、後述する接合径Sが最大径Rとなっている。
Here, the shape of the protruding conductor 51 formed on the external electrodes 121 and 122 of the capacitor 101 will be described in detail.
The protruding conductor 51 can be formed so that the cross section is oblong (see FIG. 14). In addition, a shape with a sharp top (see Fig. 15), bonding by double punching, a shape with two long ellipses overlapped (see Fig. 16), a bonding by double punching, and the lower elliptical step and the top The shape can be a shape such as a shape (see FIG. 17) that is overlapped with an upper step portion having a sharp point, a semi-elliptical shape (see FIG. 18), or the like. In the protruding conductor 51 of FIGS. 16 to 17, the height can be increased by hitting twice. 14 to 17 has a maximum diameter between the top end and the joining end, and the projecting conductor 51 in FIG. 18 has a maximum diameter at the joining end, which will be described later. The joining diameter S is the maximum diameter R.

図14〜18の突設導体51は、最大径部から頂端に向かって径が小さくなるように形成されているので、樹脂充塞工程において、樹脂充塞部92の形成に用いる樹脂が頂端から最大径部に向かって流動し易い。また、流動抵抗が小さく、樹脂が円滑に流入することにより、樹脂を充塞する際に、キャパシタ101が位置ずれするのを防止することができ、頂端と最大径部との間に空隙が生ずるのを防止することもできる。特に、図15、17の突設導体51は頂部が先窄まりに尖っているので、樹脂をより円滑に流入させることができる。尚、図15、17の突設導体51の頂部は尖っているが、後述する高さ合わせ工程で頂部は研磨除去されるので、不具合を生じることはない。更に、図14〜17の突設導体51は、最大径部から接合部に向かって径が小さく形成されている、即ち、裾窄まりになっているため、樹脂充塞部92との嵌合性を向上させることができる。また、接合径が小さいため、電極121、122と突設導体51との位置合わせが容易である。   The projecting conductors 51 of FIGS. 14 to 18 are formed so that the diameter decreases from the maximum diameter portion toward the top end, so that in the resin filling step, the resin used for forming the resin filling portion 92 has a maximum diameter from the top end. It tends to flow toward the part. Further, since the flow resistance is small and the resin smoothly flows in, the capacitor 101 can be prevented from being displaced when the resin is filled, and a gap is generated between the top end and the maximum diameter portion. Can also be prevented. In particular, the protruding conductor 51 in FIGS. 15 and 17 has a sharp pointed top, so that the resin can flow more smoothly. In addition, although the top part of the protruding conductor 51 of FIGS. 15 and 17 is pointed, since the top part is removed by polishing in the height adjusting process to be described later, there is no problem. Furthermore, since the protruding conductor 51 of FIGS. 14 to 17 is formed so that the diameter decreases from the maximum diameter portion toward the joint portion, that is, it is squeezed, it can be fitted to the resin filling portion 92. Can be improved. In addition, since the bonding diameter is small, it is easy to align the electrodes 121 and 122 and the protruding conductor 51.

更に、突設導体51は、接合径が最大径の1倍以下、即ち、最大径R/接合径S>1であることが好ましい(R及びSについては図14〜17参照)。R/S>1であれば、この裾窄まり形状の突設導体51と樹脂充塞部92との嵌合性が向上する。尚、最大径とは接合部を除く他部における最大径部の直径の意味である。一方、R/S>5であると、接合面積が小さくなって外部電極121、122との接続信頼性が低下することがある。また、所要の接合径を確保したうえで、R/S>5としたときは、隣接する突設導体51との間隔を狭めることができず、ピッチを小さくすることができない。従って、1<R/S<5の突設導体51とすることが好ましい。   Furthermore, it is preferable that the protruding conductor 51 has a bonding diameter that is equal to or less than one times the maximum diameter, that is, the maximum diameter R / the bonding diameter S> 1 (see FIGS. 14 to 17 for R and S). If R / S> 1, the fitting property between the narrowed protruding conductor 51 and the resin filling portion 92 is improved. In addition, the maximum diameter means the diameter of the maximum diameter part in the other part excluding the joint part. On the other hand, if R / S> 5, the bonding area may be reduced, and the connection reliability with the external electrodes 121 and 122 may be reduced. Further, when R / S> 5 after ensuring the required joint diameter, the interval between the adjacent protruding conductors 51 cannot be reduced, and the pitch cannot be reduced. Therefore, it is preferable that the protruding conductor 51 has 1 <R / S <5.

形成された突設導体51は、プレス工程で形状調整することができる。即ち、キャパシタ101を支持台に載置し、保持した状態でキャパシタ101の上方からプレス型(図示せず)を下降させて押し当て、突設導体51をプレスすることができる。これにより、突設導体51の形状を調整することができ、その高さのばらつきを小さくすることもできる。更に、突設導体51と外部電極121、122との接合強度を高めることもできる。尚、このプレス工程は必須ではなく、突設導体51の形状を目視等で確認し、必要に応じて実施すればよい。プレスを実施した場合、プレス後の各突設導体51の厚さは、120μm程度に設定することができ、収容孔部90にキャパシタ101が収容された状態(図19〜20参照)で、コア裏面13から突出する程度の厚さに形成することが好ましい。   The formed projecting conductor 51 can be adjusted in shape by a pressing process. That is, the protruding conductor 51 can be pressed by lowering and pressing a press die (not shown) from above the capacitor 101 while the capacitor 101 is placed on and held on the support base. Thereby, the shape of the protruding conductor 51 can be adjusted, and the variation in the height can also be reduced. Further, the bonding strength between the protruding conductor 51 and the external electrodes 121 and 122 can be increased. This pressing step is not essential, and the shape of the protruding conductor 51 may be confirmed visually or the like, and may be performed as necessary. When the pressing is performed, the thickness of each protruding conductor 51 after pressing can be set to about 120 μm, and the core 101 is stored in the storage hole 90 (see FIGS. 19 to 20). It is preferable to form it so as to protrude from the back surface 13.

収容工程では、マウント装置(ヤマハ発動機株式会社製、図示せず)を用いて、コア裏面13とキャパシタ裏面103とを同じ側に向けた状態で収容孔部90内にキャパシタ101を収容する(図19参照)。この状態で、突設導体51の高さ合わせ前の頂部52の表面は、コア裏面側導体層62の表面よりも上方に位置している。更に、収容孔部90のコア主面12側の開口部は、剥離可能な粘着テープ171で閉止されており、この粘着テープ171は、支持台(図示せず)によって支持されている。この粘着テープ171の粘着面には、キャパシタ101が貼着されて仮固定されており、キャパシタ101がコア基板11よりも薄いため、コア裏面13とキャパシタ裏面103との間には段差が生じている。   In the housing step, the capacitor 101 is housed in the housing hole 90 with the mounting surface (manufactured by Yamaha Motor Co., Ltd., not shown) with the core back surface 13 and the capacitor back surface 103 facing the same side ( (See FIG. 19). In this state, the surface of the top portion 52 before the height adjustment of the protruding conductor 51 is located above the surface of the core back-side conductor layer 62. Further, the opening on the core main surface 12 side of the accommodation hole 90 is closed with a peelable adhesive tape 171, and this adhesive tape 171 is supported by a support base (not shown). On the adhesive surface of the adhesive tape 171, the capacitor 101 is attached and temporarily fixed. Since the capacitor 101 is thinner than the core substrate 11, there is a step between the core back surface 13 and the capacitor back surface 103. Yes.

樹脂充塞工程では、コア裏面13及びキャパシタ裏面103に、樹脂充塞部92となる未硬化の樹脂シート176(厚さ200μm)をラミネートする(図20〜21参照)。併せて、樹脂充塞部92となる未硬化樹脂の一部で、収容孔部90の内壁面91とキャパシタ側面106との間隙を埋める。また、未硬化樹脂を充塞後、加熱処理により未硬化樹脂を硬化させて樹脂充塞部92とし、キャパシタ101をコア基板11に固定する。   In the resin filling step, an uncured resin sheet 176 (thickness: 200 μm) to be the resin filling portion 92 is laminated on the core back surface 13 and the capacitor back surface 103 (see FIGS. 20 to 21). In addition, the gap between the inner wall surface 91 of the accommodation hole 90 and the capacitor side surface 106 is filled with a part of the uncured resin that becomes the resin filling portion 92. Further, after filling the uncured resin, the uncured resin is cured by heat treatment to form the resin filled portion 92, and the capacitor 101 is fixed to the core substrate 11.

高さ合わせ工程では、各々の突設導体51の頂部52の表面と、コア裏面側導体層62の表面とを同じ高さに合わせる(図22参照)。具体的には、ベルトサンダー装置等を用いて、コア裏面側導体層62の表面よりも上方に位置している突設導体51の頂部側を研磨して突設導体51を低くすると同時に、キャパシタ裏面103を覆う樹脂充塞部92を研磨する。更に、樹脂充塞部92の研磨によって露出したコア裏面側導体層62の表面も研磨する。その結果、突設導体51の頂部52の一部及びコア裏面側導体層62の一部が機械的に除去され、突設導体51の厚さが100μmとなり、コア裏面側導体層62の厚さが65μmとなる。尚、ベルトサンダー装置に取り付けられたサンドペーパーの研磨面の算術平均粗さRaは、突設導体51の頂部52及びコア裏面側導体層62の表面の研磨後における算術平均粗さRaと等しくなっており、具体的には、0.8μmに設定されている。また、この時点で、粘着テープ171を剥離する。尚、外部電極111、112の表面及びコア主面側導体層61の表面は、粘着テープ171に接触しているために、研磨しなくても同じ高さに位置している。   In the height adjusting step, the surface of the top portion 52 of each protruding conductor 51 and the surface of the core back side conductor layer 62 are adjusted to the same height (see FIG. 22). Specifically, by using a belt sander device or the like, the protruding conductor 51 is lowered by polishing the top side of the protruding conductor 51 positioned above the surface of the core back-side conductor layer 62, and at the same time, the capacitor The resin filling portion 92 covering the back surface 103 is polished. Further, the surface of the core back side conductor layer 62 exposed by polishing the resin filling portion 92 is also polished. As a result, a part of the top portion 52 of the protruding conductor 51 and a part of the core back side conductor layer 62 are mechanically removed, the thickness of the protruding conductor 51 becomes 100 μm, and the thickness of the core back side conductor layer 62 is increased. Is 65 μm. The arithmetic average roughness Ra of the polished surface of the sandpaper attached to the belt sander device is equal to the arithmetic average roughness Ra after polishing the top portion 52 of the protruding conductor 51 and the surface of the core back side conductor layer 62. Specifically, it is set to 0.8 μm. At this time, the adhesive tape 171 is peeled off. Note that the surfaces of the external electrodes 111 and 112 and the surface of the core main surface side conductor layer 61 are in contact with the adhesive tape 171, and therefore are positioned at the same height without being polished.

次いで、公知の方法によって、コア主面12に主面側ビルドアップ層31を形成するとともに、コア裏面13に裏面側ビルドアップ層32を形成する。具体的には、コア主面12及びキャパシタ主面102に感光性エポキシ樹脂を被着させ、その後、露光及び現像を施すことにより、下層の主面側樹脂絶縁層33を形成する(図24参照)。尚、被着させる樹脂としては、液晶ポリマー等の他の樹脂を用いることもできる。また、コア裏面13及びキャパシタ裏面103に感光性エポキシ樹脂を被着し、露光及び現像を施すことにより、下層の裏面側樹脂絶縁層34を形成する(図23参照)。尚、被着させる樹脂としては、液晶ポリマー等の他の樹脂を用いることもできる。   Next, the main surface side buildup layer 31 is formed on the core main surface 12 and the back surface side buildup layer 32 is formed on the core back surface 13 by a known method. Specifically, a photosensitive epoxy resin is applied to the core main surface 12 and the capacitor main surface 102, and then exposed and developed to form the lower main surface side resin insulation layer 33 (see FIG. 24). ). In addition, as resin to adhere, other resin, such as a liquid crystal polymer, can also be used. Further, a photosensitive epoxy resin is applied to the core back surface 13 and the capacitor back surface 103, and exposure and development are performed, thereby forming a lower back side resin insulation layer 34 (see FIG. 23). In addition, as resin to adhere, other resin, such as a liquid crystal polymer, can also be used.

具体的には、先ず、YAGレーザー又は炭酸ガスレーザー等を用いてレーザー孔開け加工をし、ビア導体47が形成される位置にビア孔181、182を形成する(図24参照)。即ち、主面側樹脂絶縁層33を貫通するビア孔181を形成し、主面側電源用電極111及び主面側グランド用電極112を露出させる。また、裏面側樹脂絶縁層34を貫通するビア孔182を形成し、裏面側電源用電極121上に突設された突設導体51の頂部52の表面と、裏面側グランド用電極122上に突設された突設導体51の頂部52の表面とを露出させる(図24参照)。   Specifically, first, laser drilling is performed using a YAG laser, a carbon dioxide gas laser, or the like to form via holes 181 and 182 at positions where the via conductors 47 are formed (see FIG. 24). That is, a via hole 181 penetrating the main surface side resin insulation layer 33 is formed, and the main surface side power supply electrode 111 and the main surface side ground electrode 112 are exposed. Also, a via hole 182 that penetrates the back surface side resin insulation layer 34 is formed, and protrudes on the surface of the top portion 52 of the protruding conductor 51 protruding on the back surface side power supply electrode 121 and on the back surface ground electrode 122. The surface of the top portion 52 of the protruding conductor 51 provided is exposed (see FIG. 24).

更に、ドリル機を用いて孔開け加工をし、コア基板11及び樹脂絶縁層33、34を貫通するスルーホール191を所定位置に予め形成しておく(図24参照)。そして、樹脂絶縁層33、34の表面、ビア孔181、182の内面、及びスルーホール191の内面に無電解銅めっきを施した後、エッチングレジストを形成し、次いで、電解銅めっきを施し、その後、エッチングレジストを除去してソフトエッチングを施す。これにより、主面側樹脂絶縁層33に主面側導体層41が形成されるとともに、裏面側樹脂絶縁層34に裏面側導体層42がパターン形成される(図25参照)。これと同時に、スルーホール191内にスルーホール導体16が形成されるとともに、ビア孔181、182の内部にビア導体47が形成される。次いで、スルーホール導体16の空洞部を絶縁樹脂材料(エポキシ樹脂)で孔埋めし、閉塞体17を形成する(図26参照)。   Further, drilling is performed using a drill machine, and a through hole 191 penetrating the core substrate 11 and the resin insulating layers 33 and 34 is formed in advance at a predetermined position (see FIG. 24). Then, after applying electroless copper plating to the surfaces of the resin insulating layers 33 and 34, the inner surfaces of the via holes 181 and 182 and the inner surfaces of the through holes 191, an etching resist is formed, and then electrolytic copper plating is applied. Then, the etching resist is removed and soft etching is performed. Thereby, the main surface side conductor layer 41 is formed on the main surface side resin insulation layer 33, and the back surface side conductor layer 42 is patterned on the back surface side resin insulation layer 34 (see FIG. 25). At the same time, the through-hole conductor 16 is formed in the through-hole 191 and the via conductor 47 is formed in the via holes 181 and 182. Next, the cavity of the through-hole conductor 16 is filled with an insulating resin material (epoxy resin) to form a closing body 17 (see FIG. 26).

その後、樹脂絶縁層33、34に感光性エポキシ樹脂等を被着し、露光及び現像を施し、次いで、ビア導体43(図1参照)が形成されるべき位置にビア孔183、184を有する樹脂絶縁層35、36を形成する(図26参照)。尚、被着させる樹脂としては、液晶ポリマー等の他の樹脂を用いることもできる。この場合、レーザー加工機などにより、ビア導体43が形成されるべき位置にビア孔183、184を形成し、次いで、公知の方法によって電解銅めっきを施し、ビア孔183、184の内部にビア導体43を形成するとともに、主面側樹脂絶縁層35に端子パッド44を形成し、裏面側樹脂絶縁層36にBGA用パッド48を形成する(図1参照)。   Thereafter, a photosensitive epoxy resin or the like is applied to the resin insulating layers 33 and 34, exposed and developed, and then a resin having via holes 183 and 184 at positions where via conductors 43 (see FIG. 1) are to be formed. Insulating layers 35 and 36 are formed (see FIG. 26). In addition, as resin to adhere, other resin, such as a liquid crystal polymer, can also be used. In this case, via holes 183 and 184 are formed at positions where the via conductors 43 are to be formed by a laser processing machine or the like, then electrolytic copper plating is performed by a known method, and via conductors are formed inside the via holes 183 and 184. 43, terminal pads 44 are formed on the main surface side resin insulation layer 35, and BGA pads 48 are formed on the back surface side resin insulation layer 36 (see FIG. 1).

その後、樹脂絶縁層35、36に感光性エポキシ樹脂等を塗布して硬化させることにより、ソルダーレジスト37、38を形成する。次いで、所定のマスクを配置した状態で露光及び現像を施し、ソルダーレジスト37、38に開口部40、46をパターニングする。更に、端子パッド44上にはんだバンプ45を形成し、且つBGA用パッド48上にはんだバンプ49を形成する(図1参照)。尚、この状態のものは、配線基板10となるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用配線基板であると把握することができる。更に、多数個取り用配線基板を分割すると、個々の製品である多数の配線基板10を同時に製造することができる。   Thereafter, solder resists 37 and 38 are formed by applying and curing a photosensitive epoxy resin or the like on the resin insulating layers 35 and 36. Next, exposure and development are performed in a state where a predetermined mask is arranged, and the openings 40 and 46 are patterned in the solder resists 37 and 38. Further, solder bumps 45 are formed on the terminal pads 44, and solder bumps 49 are formed on the BGA pads 48 (see FIG. 1). In addition, it can be grasped that the product in this state is a multi-cavity wiring board in which a plurality of product regions to be the wiring board 10 are arranged vertically and horizontally along the plane direction. Furthermore, when the multi-cavity wiring board is divided, a large number of wiring boards 10 which are individual products can be manufactured simultaneously.

尚、本発明においては、上記の実施形態に限られず、目的、用途等によって、本発明の範囲内において種々変更した実施形態とすることができる。例えば、セラミック焼結体104のキャパシタ裏面103に配置された外部電極121、122上に、突設導体51が形成されるとともに、キャパシタ主面102上に配置された外部電極111、112上に、突設導体51が形成されていてもよい。このようにすれば、電極121、122及び裏面側樹脂絶縁層34内のビア導体47を、突設導体51を介して確実に接続することができるだけでなく、電極111、112及び主面側樹脂絶縁層33内のビア導体47も、突設導体51を介して確実に接続することができ、より信頼性の高い配線基板10とすることができる。しかし、コスト低減の観点では、高さ合わせ工程において粘着テープ171に接触するため、元々コア主面側導体層61と同じ高さにある電極111、112上には突設導体51を形成せず、電極121、122上のみに突設導体51を形成することが好ましい。   In the present invention, the present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the present invention depending on the purpose and application. For example, the protruding conductor 51 is formed on the external electrodes 121 and 122 disposed on the capacitor back surface 103 of the ceramic sintered body 104, and on the external electrodes 111 and 112 disposed on the capacitor main surface 102, The protruding conductor 51 may be formed. In this way, not only can the electrodes 121 and 122 and the via conductors 47 in the back surface side resin insulation layer 34 be reliably connected via the protruding conductors 51, but also the electrodes 111 and 112 and the main surface side resin. The via conductors 47 in the insulating layer 33 can also be reliably connected via the protruding conductors 51, and the wiring board 10 with higher reliability can be obtained. However, from the viewpoint of cost reduction, the protruding conductor 51 is not formed on the electrodes 111 and 112 that are originally at the same height as the core main surface side conductor layer 61 because the adhesive tape 171 is contacted in the height adjusting step. The projecting conductor 51 is preferably formed only on the electrodes 121 and 122.

更に、主面側ビルドアップ層31とは別に設けられた樹脂充塞部92の一部によって、収容孔部90の内壁面91とキャパシタ側面106との間隙を埋めているが、主面側ビルドアップ層31を構成する裏面側樹脂絶縁層34の一部によって、収容孔部90の内壁面91とキャパシタ側面106との間隙を埋めてもよい。このようにすれば、樹脂充塞部形成工程を実施する必要がなく、配線基板10の製造に必要な工数を低減させることができ、配線基板10を容易に、且つ低コストで形成することができる。   Further, the gap between the inner wall surface 91 of the housing hole 90 and the capacitor side surface 106 is filled by a part of the resin filling portion 92 provided separately from the main surface side buildup layer 31. The gap between the inner wall surface 91 of the accommodation hole 90 and the capacitor side surface 106 may be filled with a part of the back surface side resin insulation layer 34 constituting the layer 31. In this way, it is not necessary to perform the resin filling portion forming step, the number of man-hours required for manufacturing the wiring board 10 can be reduced, and the wiring board 10 can be formed easily and at low cost. .

本発明を具体化した一実施形態の配線基板の概略断面図である。It is a schematic sectional drawing of the wiring board of one Embodiment which actualized this invention. ビアアレイキャパシタの概略断面図である。It is a schematic sectional drawing of a via array capacitor. ビアアレイキャパシタの内層における接続を説明するための概略説明図である。It is a schematic explanatory drawing for demonstrating the connection in the inner layer of a via array capacitor. ビアアレイキャパシタの内層における接続を説明するための概略説明図である。It is a schematic explanatory drawing for demonstrating the connection in the inner layer of a via array capacitor. コア基板の作製に用いる銅張積層板の模式的な断面図である。It is typical sectional drawing of the copper clad laminated board used for preparation of a core board | substrate. 導体層がパターニングされたコア基板中間品の模式的な断面図である。It is typical sectional drawing of the core board intermediate goods by which the conductor layer was patterned. 導体層がパターン形成されたサブ基材が積層されたコア基板中間品の模式的な断面図である。It is typical sectional drawing of the core substrate intermediate | middle product on which the sub-base material in which the conductor layer was patterned was laminated | stacked. 収容孔部が形成されたコア基板の模式的な断面図である。It is typical sectional drawing of the core board | substrate with which the accommodation hole part was formed. ビアアレイキャパシタの模式的な断面図である。It is a typical sectional view of a via array capacitor. 外部電極上に突設導体が形成されたビアアレイキャパシタの模式的な断面図である。FIG. 5 is a schematic cross-sectional view of a via array capacitor in which a protruding conductor is formed on an external electrode. 接合部が形成された金属部材を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the metal member in which the junction part was formed. 接合部を外部電極に接触させた状態を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the state which made the junction part contact the external electrode. ワイヤ部を接合部から切断し、キャピラリを上昇させた状態を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the state which cut | disconnected the wire part from the junction part and raised the capillary. 突設導体の形状の一例の模式的な断面図である。It is typical sectional drawing of an example of the shape of a protruding conductor. 突設導体の形状の他例の模式的な断面図である。It is typical sectional drawing of the other example of the shape of a protruding conductor. 突設導体の形状の他例の模式的な断面図である。It is typical sectional drawing of the other example of the shape of a protruding conductor. 突設導体の形状の他例の模式的な断面図である。It is typical sectional drawing of the other example of the shape of a protruding conductor. 突設導体の形状の他例の模式的な断面図である。It is typical sectional drawing of the other example of the shape of a protruding conductor. コア基板の収容孔部にビアアレイキャパシタが収容された状態を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the state by which the via array capacitor was accommodated in the accommodation hole part of the core board | substrate. 樹脂充塞部を形成するための未硬化の樹脂シートを上方に準備した様子を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating a mode that the uncured resin sheet for forming a resin filling part was prepared upward. 樹脂充塞部が形成された状態を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the state in which the resin filling part was formed. コア裏面導体層と突設導体との高さ合わせをした後の状態を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the state after matching the height of a core back surface conductor layer and a protruding conductor. コア基板の両面に主面側及び裏面側樹脂絶縁層が形成された状態を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the state by which the main surface side and the back surface side resin insulation layer were formed in both surfaces of the core board | substrate. 樹脂絶縁層にビア孔が形成され、更に全厚さに渡るビア孔が形成された状態を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the state by which the via hole was formed in the resin insulating layer, and the via hole over the full thickness was further formed. 樹脂絶縁層の表面に導体層が形成され、且つビア孔にビア導体が形成された状態を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the state by which the conductor layer was formed in the surface of the resin insulating layer, and the via conductor was formed in the via hole. 配線基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of a wiring board. 従来技術における配線基板の製造方法の一例を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating an example of the manufacturing method of the wiring board in a prior art. 図27の製造方法の後工程を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the post process of the manufacturing method of FIG. 図28の製造方法の後工程を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the post process of the manufacturing method of FIG.

符号の説明Explanation of symbols

10;部品内蔵配線基板(配線基板)、11;コア基板、12;コア主面、13;コア裏面、21;半導体集積回路素子としてのICチップ、23;半導体集積回路素子搭載領域としてのICチップ搭載領域、31;主面側配線積層部としての主面側ビルドアップ層、32;裏面側配線積層部としての裏面側ビルドアップ層、33、35;主面側層間絶縁層としての主面側樹脂絶縁層、34、36;裏面側層間絶縁層としての裏面側樹脂絶縁層、39;主面側配線積層部の表面、41;主面側導体層、42;裏面側導体層、47;ビア導体、50;接続端子部、51;突設導体、52;頂部、61;コア主面側導体層、62;コア裏面上に形成された導体層としてのコア裏面側導体層、90;収容孔部、91;内壁面、92;樹脂充塞部、101;部品としてのビアアレイキャパシタ、102;部品主面としてのキャパシタ主面、103;部品裏面としてのキャパシタ裏面、104;部品本体としてのセラミック焼結体、106;部品側面としてのキャパシタ側面、121;表面電極としての裏面側電源用電極、122;表面電極としての裏面側グランド用電極、182;ビア孔。   DESCRIPTION OF SYMBOLS 10; Component built-in wiring board (wiring board), 11; Core board | substrate, 12; Core main surface, 13; Core back surface, 21; IC chip as a semiconductor integrated circuit element, 23; IC chip as a semiconductor integrated circuit element mounting area Mounting area, 31; main surface side buildup layer as main surface side wiring laminated portion, 32; back surface side buildup layer as rear surface side wiring laminated portion, 33, 35; main surface side as main surface side interlayer insulating layer Resin insulation layers 34, 36; back side resin insulation layers as back side interlayer insulation layers, 39; surfaces of main surface side wiring laminates, 41; main surface side conductor layers, 42; back surface side conductor layers, 47; vias Conductor, 50; connection terminal portion, 51; protruding conductor, 52; top, 61; core main surface side conductor layer, 62; core back surface side conductor layer as a conductor layer formed on the core back surface, 90; accommodation hole Part, 91; inner wall surface, 92; resin filling part, 1 DESCRIPTION OF SYMBOLS 1; Via array capacitor as components, 102; Capacitor main surface as component main surface, 103; Capacitor back surface as component back surface, 104: Ceramic sintered body as component main body, 106; Capacitor side surface as component side surface, 121 A back-side power supply electrode as a surface electrode; 122; a back-side ground electrode as a surface electrode; 182; a via hole.

Claims (11)

コア主面及びコア裏面を有し、少なくとも該コア裏面に開口した収容孔部を有するコア基板と、
部品主面及び部品裏面を有し、該部品裏面に形成された複数の外部電極を有し、且つ上記収容孔部内に収容された部品と、
上記部品が収容された上記収容孔部内の間隙を充塞した絶縁性樹脂と、
上記外部電極から突設されると共に、該外部電極を上記コア裏面又は該コア裏面に積層されたビルドアップ絶縁層の表面へ導出する複数の突設導体と、を備える部品内蔵配線基板の製造方法であって、
ワイヤ部と接合部とを備える金属部材のうちの該接合部を、上記外部電極に接合した後、該ワイヤ部を切り離して上記突設導体を形成する突設導体形成工程と、
上記部品の上記部品裏面と上記コア裏面とを同じ側に向けた状態で、該部品を上記収容孔部に収容する収容工程と、
上記部品が収容された上記収容孔部内の間隙を絶縁性樹脂で充塞する樹脂充塞工程と、を備えることを特徴とする部品内蔵配線基板の製造方法。
A core substrate having a core main surface and a core back surface, and having at least an accommodation hole opening in the core back surface;
A component having a component main surface and a component back surface, having a plurality of external electrodes formed on the component back surface, and being housed in the housing hole;
An insulating resin that fills the gap in the housing hole in which the component is housed; and
A method of manufacturing a component built-in wiring board comprising: a plurality of projecting conductors that project from the external electrode and lead out the external electrode to the core back surface or the surface of a build-up insulating layer laminated on the core back surface Because
A protruding conductor forming step of forming the protruding conductor by cutting the wire portion after bonding the bonding portion of the metal member including the wire portion and the bonding portion to the external electrode;
A housing step of housing the component in the housing hole with the component back surface and the core back surface of the component facing the same side;
And a resin filling step of filling a gap in the housing hole in which the component is housed with an insulating resin.
上記接合部が略球状である請求項1に記載の部品内蔵配線基板の製造方法。   The method of manufacturing a component built-in wiring board according to claim 1, wherein the joint portion is substantially spherical. 上記樹脂充塞工程の後に、上記複数の突設導体の頂部と、上記コア裏面又は上記ビルドアップ絶縁層の上記表面と、が1つの平坦面に含まれるように高さを合わせる高さ合わせ工程を備える請求項1又は2に記載の部品内蔵配線基板の製造方法。   After the resin filling step, a height adjusting step for adjusting the height so that the top portions of the plurality of protruding conductors and the core back surface or the surface of the build-up insulating layer are included in one flat surface. The manufacturing method of the component built-in wiring board of Claim 1 or 2 provided. 上記突設導体は、裾窄まりの形状である請求項1乃至3のうちのいずれかに記載の部品内蔵配線基板の製造方法。   The method of manufacturing a component built-in wiring board according to claim 1, wherein the protruding conductor has a squinted shape. 上記突設導体は、上記外部電極との接合径をSとし、該突設導体の最大径をRとした場合に、1<R/S<5である請求項4に記載の部品内蔵配線基板の製造方法。   5. The component built-in wiring board according to claim 4, wherein the protruding conductor has 1 <R / S <5, where S is a bonding diameter with the external electrode and R is a maximum diameter of the protruding conductor. Manufacturing method. 上記突設導体は、銅が主成分である請求項1乃至5のうちのいずれかに記載の部品内蔵配線基板の製造方法。   The method for manufacturing a component built-in wiring board according to claim 1, wherein the protruding conductor is mainly composed of copper. 上記突設導体形成工程における上記接合は、上記部品の温度を400℃以下に保持しながら超音波接合により行う請求項1乃至6のうちのいずれかに記載の部品内蔵配線基板の製造方法。   The method for manufacturing a component built-in wiring board according to claim 1, wherein the joining in the projecting conductor forming step is performed by ultrasonic joining while maintaining a temperature of the component at 400 ° C. or lower. 上記部品は、ビアアレイキャパシタである請求項1乃至7のうちのいずれかに記載の部品内蔵配線基板の製造方法。   The method of manufacturing a component built-in wiring board according to claim 1, wherein the component is a via array capacitor. 上記突設導体形成工程と上記樹脂充塞工程とをこの順に行い、更に、該突設導体形成工程と該樹脂充塞工程との間に、上記突設導体の表面を粗化する突設導体粗化工程を備える請求項1乃至8のうちのいずれかに記載の部品内蔵配線基板の製造方法。   The protruding conductor forming step and the resin filling step are performed in this order, and the protruding conductor roughening is performed to roughen the surface of the protruding conductor between the protruding conductor forming step and the resin filling step. The manufacturing method of the component built-in wiring board in any one of Claims 1 thru | or 8 provided with a process. 上記突設導体をプレスして該突設導体の形状を調整するプレス工程を備える請求項1乃至9のうちのいずれかに記載の部品内蔵配線基板の製造方法。   The method for manufacturing a component built-in wiring board according to claim 1, further comprising a pressing step of pressing the protruding conductor to adjust a shape of the protruding conductor. 請求項1乃至10のうちのいずれかに記載の部品内蔵配線基板の製造方法により得られたことを特徴とする部品内蔵配線基板。   A wiring board with a built-in component obtained by the method for manufacturing a wiring board with a built-in component according to any one of claims 1 to 10.
JP2008180661A 2008-07-10 2008-07-10 Component built-in wiring board and manufacturing method thereof Expired - Fee Related JP5221228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008180661A JP5221228B2 (en) 2008-07-10 2008-07-10 Component built-in wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008180661A JP5221228B2 (en) 2008-07-10 2008-07-10 Component built-in wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010021368A true JP2010021368A (en) 2010-01-28
JP5221228B2 JP5221228B2 (en) 2013-06-26

Family

ID=41705971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008180661A Expired - Fee Related JP5221228B2 (en) 2008-07-10 2008-07-10 Component built-in wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5221228B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114774A1 (en) * 2010-03-18 2011-09-22 日本電気株式会社 Substrate having integrated semiconductor element, and manufacturing method for same
JP2011210892A (en) * 2010-03-29 2011-10-20 Ngk Spark Plug Co Ltd Manufacturing method of wiring board
WO2012137626A1 (en) * 2011-04-01 2012-10-11 株式会社村田製作所 Resin substrate having built-in component and method for producing same
WO2013047520A1 (en) * 2011-09-30 2013-04-04 株式会社フジクラ Component embedded substrate mounting body, method for manufacturing same and component embedded substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101963283B1 (en) * 2017-02-10 2019-03-28 삼성전기주식회사 Capacitor Component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142488A (en) * 1993-11-15 1995-06-02 Nec Corp Bump structure, formation thereof and flip-chip mounting structure
JP2000261124A (en) * 1999-03-05 2000-09-22 Ngk Spark Plug Co Ltd Wiring board, core board including capacitor, core board main body, capacitor, manufacture of core board main body and manufacture of core board including capacitor
JP2001077483A (en) * 1999-07-06 2001-03-23 Ngk Spark Plug Co Ltd Wiring substrate and manufacture thereof
JP2005243850A (en) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd Multilayer printed wiring board and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142488A (en) * 1993-11-15 1995-06-02 Nec Corp Bump structure, formation thereof and flip-chip mounting structure
JP2000261124A (en) * 1999-03-05 2000-09-22 Ngk Spark Plug Co Ltd Wiring board, core board including capacitor, core board main body, capacitor, manufacture of core board main body and manufacture of core board including capacitor
JP2001077483A (en) * 1999-07-06 2001-03-23 Ngk Spark Plug Co Ltd Wiring substrate and manufacture thereof
JP2005243850A (en) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd Multilayer printed wiring board and its manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114774A1 (en) * 2010-03-18 2011-09-22 日本電気株式会社 Substrate having integrated semiconductor element, and manufacturing method for same
JP5423874B2 (en) * 2010-03-18 2014-02-19 日本電気株式会社 Semiconductor element-embedded substrate and manufacturing method thereof
US8810008B2 (en) 2010-03-18 2014-08-19 Nec Corporation Semiconductor element-embedded substrate, and method of manufacturing the substrate
JP2011210892A (en) * 2010-03-29 2011-10-20 Ngk Spark Plug Co Ltd Manufacturing method of wiring board
WO2012137626A1 (en) * 2011-04-01 2012-10-11 株式会社村田製作所 Resin substrate having built-in component and method for producing same
CN103460821A (en) * 2011-04-01 2013-12-18 株式会社村田制作所 Resin substrate having built-in component and method for producing same
US20140030471A1 (en) * 2011-04-01 2014-01-30 Murata Manufacturing Co., Ltd. Component-embedded resin substrate and method for manufacturing same
US10555421B2 (en) 2011-04-01 2020-02-04 Murata Manufacturing Co., Ltd. Component-embedded resin substrate and method for manufacturing same
WO2013047520A1 (en) * 2011-09-30 2013-04-04 株式会社フジクラ Component embedded substrate mounting body, method for manufacturing same and component embedded substrate
US9635763B2 (en) 2011-09-30 2017-04-25 Fujikura Ltd. Component built-in board mounting body and method of manufacturing the same, and component built-in board

Also Published As

Publication number Publication date
JP5221228B2 (en) 2013-06-26

Similar Documents

Publication Publication Date Title
JP5129645B2 (en) Manufacturing method of wiring board with built-in components
KR100488412B1 (en) Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4208631B2 (en) Manufacturing method of semiconductor device
JP5089880B2 (en) Capacitor for wiring board built-in, wiring board with built-in capacitor and manufacturing method thereof
JP2013074178A (en) Method for manufacturing wiring board with built-in component
JP2010171413A (en) Method of manufacturing wiring board with built-in component
JP2010171414A (en) Method of manufacturing wiring board with built-in component
JP4954824B2 (en) Wiring board with built-in components, capacitor for wiring board
JP5179856B2 (en) Wiring board built-in component and manufacturing method thereof, wiring board
JP5221228B2 (en) Component built-in wiring board and manufacturing method thereof
JP2007067369A (en) Wiring board and method of manufacturing the same, and ceramic chip for embedment
JP5192865B2 (en) Manufacturing method of wiring board with built-in components
JP2009105344A (en) Wiring substrate with built-in plate-like component, and manufacturing method therefor
JP2012151154A (en) Method for manufacturing component built-in wiring substrate
JP5192864B2 (en) Manufacturing method of wiring board with built-in components
JP2009152415A (en) Method of manufacturing ceramic component
JP2015109346A (en) Component incorporated wiring board and manufacturing method thereof
JP2008244029A (en) Wiring board with built-in component, and component used therefor
JP4814129B2 (en) Wiring board with built-in components, Wiring board built-in components
JP2009147177A (en) Capacitor incorporated in wiring board, and wiring board
JP4668822B2 (en) Wiring board manufacturing method
JP2010153721A (en) Manufacturing method of wiring board with built-in parts
JP2010021369A (en) Wiring board with built-in component and manufacturing method thereof
JP4841234B2 (en) Manufacturing method of wiring substrate with built-in via array capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees