KR20180090941A - Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives - Google Patents

Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives Download PDF

Info

Publication number
KR20180090941A
KR20180090941A KR1020170015864A KR20170015864A KR20180090941A KR 20180090941 A KR20180090941 A KR 20180090941A KR 1020170015864 A KR1020170015864 A KR 1020170015864A KR 20170015864 A KR20170015864 A KR 20170015864A KR 20180090941 A KR20180090941 A KR 20180090941A
Authority
KR
South Korea
Prior art keywords
conductive pattern
pattern layer
flexible substrate
layer
conductive
Prior art date
Application number
KR1020170015864A
Other languages
Korean (ko)
Inventor
강원구
박만진
권오성
Original Assignee
재단법인 한국전자기계융합기술원
강원구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자기계융합기술원, 강원구 filed Critical 재단법인 한국전자기계융합기술원
Priority to KR1020170015864A priority Critical patent/KR20180090941A/en
Publication of KR20180090941A publication Critical patent/KR20180090941A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Abstract

According to the present invention, a flexible printed circuit board forms a flexible board having an electric element embedded therein so that one surface of an electrode pad is exposed by temporary bonding and debonding the electrode pad of the electric element to a temporary bonding and debonding adhesive and directly stacks a conductive pattern layer on the exposed electrode pattern, so the number of insulating layers is reduced, thereby reducing the thickness of a multilayer flexible circuit board and improving the flexuosity. Further, a distance between the electronic device and a wiring pattern is reduced, thereby improving RLC characteristics of a board. In addition, the reliability of a joint unit is improved by directly printing and stacking a conductive paste or a conductive ink, and a process is simplified because an additional process related to a via hole is not necessary.

Description

가고정형 접착소재를 이용한 연성 회로기판의 제조 방법{Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a flexible printed circuit board (PCB)

본 발명은 연성 회로기판의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a flexible circuit board.

이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this section merely provide background information on the present embodiment and do not constitute the prior art.

연성 인쇄 회로기판은 다양한 전자 장치들에서 이용될 수 있는 얇은 절곡 가능한 회로기판들이다. 이동 전화들, 소형 이동 단말들, 디지털 카메라들 등의 전자 장치들의 크기 감소 및 성능 향상을 위해 더 높은 배선 밀도 및 두께 감소에 대한 요구가 증가하고 있다. 연성 회로기판이 얇을수록 굴곡성이 좋아지며 고밀도의 3차원 실장 설계가 용이해진다. Flexible printed circuit boards are thin foldable circuit boards that can be used in a variety of electronic devices. There is an increasing demand for higher wire density and thickness reduction to reduce size and improve performance of electronic devices such as mobile phones, handheld mobile terminals, digital cameras, and the like. The thinner the flexible circuit board, the better the bendability and the higher density three-dimensional mounting design becomes easier.

특히, 웨이퍼 상태의 패키징 되지 않은 칩(chip) 전자소자를 연성 회로기판에 매립하여 시스템의 고밀도화 및 소형화를 구현하려는 경향도 증가 추세이다. 종래는 내층 코어 기판을 패터닝한 후, 코어 기판에 칩을 접착한다. 그 위에 절연층 및 동박층을 접합하고 각 패턴층의 전기 접속을 위한 비아홀 및 패턴층의 배선 패턴을 형성하여 다층 연성 회로기판이 제조된다. 이 경우 칩의 두께로 인해 상위 층의 평면도가 저하되고, 열압착 방식을 이용하는 동박층 접합 과정은 칩에도 열이 가해지므로 칩 손상의 가능성이 높아지는 단점이 있다. Particularly, there is an increasing tendency to embody semiconductor electronic devices into a flexible circuit board to realize high-density and miniaturization of a semiconductor device. Conventionally, after patterning the inner layer core substrate, the chip is bonded to the core substrate. A multilayer flexible circuit board is manufactured by bonding an insulating layer and a copper foil layer thereon and forming wiring patterns of via holes and pattern layers for electrical connection of the respective pattern layers. In this case, the planarity of the upper layer is lowered due to the thickness of the chip, and in the process of bonding the copper foil layer using the thermocompression bonding method, heat is applied to the chip, which increases the possibility of chip damage.

본 발명은 전자소자를 연성기판에 매립한 후, 전극 패드만 노출된 일면에 직접 도선 패턴층을 적층함으로써 전자소자 배치를 위한 통상의 절연층을 생략하고, 도전 패턴층을 직접 인쇄 방식으로 형성함으로써, 제조 공정을 축소하고, 다층 연성 회로기판의 두께를 낮춰 굴곡성을 향상시키는데 주된 목적이 있다. The present invention is characterized in that after the electronic element is embedded in the flexible substrate, the conductive pattern layer is directly laminated on one surface exposed only the electrode pad to omit the normal insulating layer for the electronic element arrangement and the conductive pattern layer is formed by direct printing , The manufacturing process is reduced, and the thickness of the multi-layer flexible circuit board is reduced to improve the flexibility.

상기와 같은 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 연성 회로기판은, 적어도 하나의 전극패드를 포함하는 적어도 하나의 전자소자; 전자소자의 적어도 일부가 매립되는 연성기판; 연성기판의 일면 상에 적층되며 적어도 하나의 전극패드와 전기적으로 연결되는 제1도전 패턴층; 하나 이상의 비아홀을 포함하며 제1도전 패턴층 상에 적층되는 제1절연층; 제1절연층 상에 적층되며 비아홀을 통해 제1도전 패턴층에 전기적으로 연결되는 제2도전 패턴층; 및 제2도전 패턴층 상에 적층되는 외부 보호층을 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a flexible printed circuit board comprising: at least one electronic device including at least one electrode pad; A flexible substrate on which at least a part of the electronic device is embedded; A first conductive pattern layer stacked on one surface of the flexible substrate and electrically connected to at least one electrode pad; A first insulating layer including at least one via hole and stacked on the first conductive pattern layer; A second conductive pattern layer stacked on the first insulating layer and electrically connected to the first conductive pattern layer via a via hole; And an outer protective layer laminated on the second conductive pattern layer.

또한, 제2도전 패턴층과 외부 보호층 사이에 추가로 절연층 및 도전 패턴층이 차례로 적층되는 것을 특징으로 한다. In addition, an insulating layer and a conductive pattern layer are sequentially stacked between the second conductive pattern layer and the external protection layer.

또한, 비아홀 내에 배치되며 제1도전 패턴층 및 제2도전 패턴층을 연결하는 도전성 브릿지를 포함하는 것을 특징으로 한다. And a conductive bridge disposed in the via hole and connecting the first conductive pattern layer and the second conductive pattern layer.

또한, 도전성 브릿지는 제2도전 패턴층과 일체로 형성되는 것을 특징으로 한다. Further, the conductive bridge is characterized by being formed integrally with the second conductive pattern layer.

또한, 전극 패드와 제1도전 패턴층이 전기적으로 연결되는 전극면은, 연성기판의 일면과 하나의 평면에 포함되는 것을 특징으로 한다. In addition, the electrode surface on which the electrode pad and the first conductive pattern layer are electrically connected is included in one plane and one plane of the flexible substrate.

또한, 전자소자는 제1도전 패턴층과 전기적으로 연결되는 전극 패드의 전극면을 제외한 나머지 부분이 연성기판 내에 매립되는 것을 특징으로 한다. The electronic device is characterized in that the remaining portion of the electrode pad, which is electrically connected to the first conductive pattern layer, except for the electrode surface, is embedded in the flexible substrate.

또한, 연성기판은 폴리이미드 수지로 이루어지되, 폴리이미드 전구체(precursor)인 PAA(polyacrylic acid)로부터 몰딩으로 성형되는 것을 특징으로 한다. The flexible substrate is formed of a polyimide resin and is molded from polyacrylic acid (PAA), which is a precursor of polyimide.

또한, 제1절연층은 폴리이미드, 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리염화비닐, 폴리스티렌 수지 및 PDMS(polydimethylsiloxane) 수지 중 어느 하나의 수지로 이루어지는 것을 특징으로 한다.The first insulating layer is characterized by being made of any one of polyimide, polyester, polyethylene, polypropylene, polyvinyl chloride, polystyrene resin and PDMS (polydimethylsiloxane) resin.

또한, 연성기판은 추가로 고 굴곡부를 포함하되, 고 굴곡부는 연성기판의 타 부분 보다 얇은 두께를 갖는 것을 특징으로 한다. The flexible substrate further includes a high flexion portion, wherein the high flexion portion is thinner than the other portions of the flexible substrate.

또한, 본 발명의 일 실시예에 따른 다층 연성 회로기판의 제조 방법에 있어서, 베이스기판의 일면 상에 배치된 가고정형 접착소재 상에 전자소자의 전극 패드 중 하나 이상을 부착하는 과정; 전자소자를 수지 전구체로 매립하는 과정; 수지 전구체를 경화시켜 연성기판을 성형하는 과정; 연성기판과 가고정형 접착소재를 분리하는 과정; 연성기판 및 전자소자의 전극 패드 상에 제1도전 패턴층을 적층하는 과정; 제1도전 패턴층에 제1절연층을 적층하는 과정; 제1절연층의 비아홀을 전도성 물질로 충전하는 과정; 제1절연층 및 상기 비아홀의 전도성 물질 상에 제2도전 패턴층을 적층하는 과정; 및 제2도전 패턴층에 외부 보호층을 적층하는 과정을 포함하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a multilayer flexible circuit board, the method comprising: attaching at least one electrode pad of an electronic device on a temporarily fixed adhesive material disposed on one surface of a base substrate; A process of embedding an electronic device with a resin precursor; A process of forming a flexible substrate by curing a resin precursor; Separating the flexible substrate and the temporarily fixed adhesive material; Stacking a first conductive pattern layer on the flexible substrate and the electrode pad of the electronic device; Depositing a first insulating layer on the first conductive pattern layer; Filling the via hole of the first insulating layer with a conductive material; Stacking a second conductive pattern layer on the first insulating layer and the conductive material of the via hole; And laminating an outer protective layer on the second conductive pattern layer.

또한, 가고정형 접착소재는 열을 가하면 접착력이 감소하는 가열 분리 방식의 소재인 것을 특징으로 한다. Further, the temporarily fixing adhesive material is characterized by being a material of a heat separation method in which the adhesive force is reduced when heat is applied.

또한, 가고정형 접착소재는 UV(ultraviolet light)를 조사하면 소재가 경화되어 접착력이 감소하는 UV 조사 분리 방식의 소재인 것을 특징으로 한다. Further, the temporarily fixing adhesive material is characterized by being a UV irradiation separation type material in which the material is cured when the UV (ultraviolet light) is irradiated to decrease the adhesive force.

또한, 연성기판을 성형하는 과정은 베이스기판; 및 가고정형 접착소재에 가고정된 전자소자 및 연성기판을 둘러싸는 몰드틀을 포함하는 연성기판 성형부에 의해 성형되는 것을 특징으로 한다.Further, the process of forming the flexible substrate includes: a base substrate; And a soft substrate forming part including a mold frame surrounding the flexible substrate and the fixed electronic element to the temporarily fixed adhesive material.

또한, 연성기판을 성형하는 과정은, 화학적 이미드화 방법 또는 이소시아네이트법 중 어느 하나의 방법으로 폴리이미드 전구체를 이미드화하여 폴리이미드를 성형하는 과정을 포함하는 것을 특징으로 한다. The process for forming the flexible substrate includes a step of forming a polyimide by imidizing the polyimide precursor by any one of the chemical imidization method and the isocyanate method.

또한, 제1도전 패턴층 및 제2도전 패턴층을 형성하는 과정은, 전도성 잉크를 이용하여 잉크젯 프린팅, 스크린 프린팅 및 그라비아 프린팅 중 어느 하나의 프린팅 방식으로 적층되는 방법을 포함하는 것을 특징으로 한다.In addition, the process of forming the first conductive pattern layer and the second conductive pattern layer may include a method of printing using any one of inkjet printing, screen printing, and gravure printing using a conductive ink.

또한, 제1도전 패턴층 및 제2도전 패턴층을 형성하는 과정은, 전도성 페이스트를 이용하여 직접 프린팅 방식으로 적층되는 방법을 포함하는 것을 특징으로 한다.In addition, the process of forming the first conductive pattern layer and the second conductive pattern layer includes a method of directly printing using a conductive paste.

또한, 연성기판을 성형하는 과정은, 몰드틀에 설치되어 고 굴곡부를 성형하도록 연성기판을 국부적으로 얇게 성형하는 크기를 갖는 몰드인서트를 추가로 포함하는 것을 특징으로 한다.In addition, the process of forming the flexible substrate further includes a mold insert provided in the mold frame, the mold insert having a size to locally thinly mold the flexible substrate so as to form a high flexion portion.

본 발명은 연성 회로기판을 배선하기 전에 전자소자를 먼저 연성기판에 매립하여 배치하고 전자소자의 전극패턴에 직접 도전 패턴층을 적층함으로써 절연층의 개수가 줄어 다층 연성 회로기판의 두께가 감소되고 굴곡성이 향상되는 효과가 있다. The present invention reduces the number of insulating layers and reduces the thickness of the multilayer flexible circuit board by burying the electronic elements first in the flexible substrate before wiring the flexible circuit boards and laminating the conductive pattern layers directly on the electrode patterns of the electronic elements, Is improved.

또한, 전자소자와 배선 패턴의 거리가 축소됨으로써 기판의 RLC 특성이 개선되고 고주파 특성이 개선되는 효과가 있다. 또한, 직접 패터닝에 의해 전기 배선이 연결됨으로써 접합부의 신뢰성이 향상되고, 공정 중 비아홀 가공이 필요 없어 공정이 간소화되는 효과가 있다. Further, the distance between the electronic device and the wiring pattern is reduced, thereby improving the RLC characteristics of the substrate and improving the high-frequency characteristics. Further, since the electrical wiring is connected by direct patterning, the reliability of the joint is improved, and there is an effect that the process is simplified since a via hole is not required in the process.

도 1은 본 발명의 일 실시예에 따른 연성 회로기판의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 가고정형 접착소재층이 적층된 베이스기판의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 베이스기판의 가고정형 접착소재층에 전자소자가 부착된 상태의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 전자소자가 부착된 베이스기판 위에 연성기판을 성형하기 위한 몰드틀(molding frame)이 설치된 상태의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 전자소자가 부착된 베이스기판 위에 연성기판의 소재가 성형을 위해 몰드틀(molding frame)에 채워진 상태의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 연성기판이 성형된 상태의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 연성기판의 성형 과정에서 몰드인서트(mold insert)가 추가로 포함된 상태의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 연성기판에 고 굴곡부가 추가로 포함되어 성형된 연성기판의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 제1도전 패턴층이 적층된 상태의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 제1절연층이 적층된 상태의 단면도이다.
도 11은 본 발명의 일 실시예에 따른 제2도전 패턴층이 적층된 상태의 단면도이다.1 is a cross-sectional view illustrating a structure of a flexible circuit board according to an embodiment of the present invention.
2 is a cross-sectional view of a base substrate on which a temporarily fixing adhesive material layer according to an embodiment of the present invention is laminated.
3 is a cross-sectional view of a base substrate according to an embodiment of the present invention in which an electronic device is attached to a temporarily fixing adhesive material layer.
4 is a cross-sectional view of a state where a molding frame for molding a flexible substrate is mounted on a base substrate to which an electronic device according to an embodiment of the present invention is attached.
FIG. 5 is a cross-sectional view of a base substrate on which an electronic device is mounted according to an exemplary embodiment of the present invention, in which a molding material for a flexible substrate is filled in a molding frame.
6 is a cross-sectional view of a flexible substrate according to an embodiment of the present invention.
7 is a cross-sectional view of a state where a mold insert is additionally included in the process of forming a flexible substrate according to an embodiment of the present invention.
8 is a cross-sectional view of a flexible substrate formed by further including a high bent portion on a flexible substrate according to an embodiment of the present invention.
9 is a cross-sectional view illustrating a state in which first conductive pattern layers are stacked according to an embodiment of the present invention.
10 is a cross-sectional view of a first insulating layer stacked according to an embodiment of the present invention.
11 is a cross-sectional view illustrating a state in which second conductive pattern layers are stacked according to an embodiment of the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. It should be noted that, in adding reference numerals to the constituent elements of the drawings, the same constituent elements are denoted by the same reference symbols as possible even if they are shown in different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 '포함', '구비'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 '…부', '모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the constituent elements from other constituent elements, and the terms do not limit the nature, order or order of the constituent elements. Throughout the specification, when an element is referred to as being "comprising" or "comprising", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise . In addition, '... Quot ;, " module ", and " module " refer to a unit that processes at least one function or operation, and may be implemented by hardware or software or a combination of hardware and software.

도 1은 본 발명의 일 실시예에 따른 연성 회로기판의 구조를 나타내는 단면도이다. 1 is a cross-sectional view illustrating a structure of a flexible circuit board according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 가공정형 접착소재(TBDB: temporary bonding and de-bonding, 20, 이하 TBDB라 한다)를 이용한 2층 연성 회로기판은 연성기판(flexible substrate, 40), 전자소자(IC chip, 30), 제1도전 패턴층(50), 제1절연층(60), 비아홀(via hole, 62), 제2도전 패턴층(70) 및 외부 보호층(80)을 포함한다. Referring to FIG. 1, a two-layer flexible circuit board using temporary bonding and de-bonding (TBDB) according to an embodiment of the present invention includes a flexible substrate 40 A first conductive layer 50, a first insulating layer 60, a via hole 62, a second conductive pattern layer 70, and an outer protective layer 80 ).

본 발명의 일 실시예에 따른 연성 회로기판은 전자소자(30)가 매립된 연성기판(40)을 성형하는 과정에서 TBDB(20)가 일면에 부착된 베이스기판(base substrate, 10)이 사용된다. The flexible circuit board according to the embodiment of the present invention uses a base substrate 10 having a TBDB 20 attached on one surface thereof in the process of molding the soft substrate 40 in which the electronic device 30 is embedded .

전자소자(30)는 바닥 면에 전극패드가 형성된 웨이퍼 형태의 칩(chip) 전자소자, SMD(surface mount device) 소자, BGA(ball gate array) 소자 등 액티브 소자 및 저항, 인덕터, 커패시터 등 패시브 소자를 포함할 수 있다. The electronic device 30 includes an active device such as a chip type electronic device, an SMD (surface mount device) device, a BGA (ball gate array) device, and a passive device such as a resistor, an inductor, . ≪ / RTI >

베이스기판(10)은 폴리머 수지 또는 유리일 수 있으며, 온도에 의한 변형이 적고 편평도 및 평행도가 확보되고 제조 공정 중에 휘어짐이 없는 소재라면 어떠한 소재라도 무방하다. 베이스기판(10)은 일면에 가열 또는 UV 조사에 의해 점착력이 감소하는 TBDB(20)층을 포함한다.The base substrate 10 may be made of polymer resin or glass, and may be any material as long as it is less deformed by temperature, has a flatness and parallelism, and is free from warping during the manufacturing process. The base substrate 10 includes a TBDB layer 20 whose adhesion is reduced by heating or UV irradiation on one surface.

본 발명의 일 실시예에 따르면, 베이스기판(10)은 TBDB(20)층이 위로 오도록 배치된 후 전자소자(30)가 TBDB(20)층 위에 가고정된다. 전자소자(30)를 덮는 형태로 TBDB(20)층 상에 연성기판(40)이 성형된 후 TBDB(20)층은 베이스기판(10)과 함께 분리된다. According to one embodiment of the present invention, the base substrate 10 is disposed such that the TBDB 20 layer is on top, and then the electronic device 30 is fixed on the TBDB 20 layer. After the soft substrate 40 is formed on the TBDB 20 layer to cover the electronic device 30, the TBDB 20 layer is separated together with the base substrate 10.

전자소자(30)가 매립된 연성기판(40)은 TBDB(20)층 및 베이스기판(10)이 분리된 후 노출된 전자소자(30)의 전극패드(32)가 위로 오도록 뒤집어 배치된다. 전극패드(32)가 노출되어 있는 연성기판(40)의 일면 상에 제1도전 패턴층(50)이 적층되어 전극패드(32) 사이에 전기적인 연결이 이루어진다. The flexible substrate 40 in which the electronic device 30 is buried is turned upside down with the electrode pad 32 of the exposed electronic device 30 facing upward after the TBDB 20 layer and the base substrate 10 are separated. The first conductive pattern layer 50 is laminated on one side of the flexible substrate 40 on which the electrode pad 32 is exposed to electrically connect the electrode pads 32.

제1절연층(60)은 폴리이미드 수지로 이루어질 수 있다. 제1절연층(60)은 제1도전 패턴층(50)과 제2도전 패턴층(70)을 전기적으로 연결하는 비아홀(62)이 사전에 레이저 가공 등으로 형성된 시트 형태일 수 있으며, 제1절연층(60)의 일면에는 제1도전 패턴층(50)에 접착되기 위한 접착층이 포함될 수 있다. The first insulating layer 60 may be made of polyimide resin. The first insulating layer 60 may be a sheet in which a via hole 62 for electrically connecting the first conductive pattern layer 50 and the second conductive pattern layer 70 is formed in advance by laser processing, One side of the insulating layer 60 may include an adhesive layer for adhering to the first conductive pattern layer 50.

다층 연성 회로기판을 성형하는 경우, 제1절연층(60) 상에 다시 제2도전 패턴층(70)이 형성될 수 있다. 비아홀(62)은 제2도전 패턴층(70)을 적층하는 과정에서 전도성 페이스트 또는 전도성 잉크로 채워져 형성된 도전성 브릿지(72)에 의해 제1도전 패턴층(50)과 제2도전 패턴층(70)이 비아홀(62)에서 전기적으로 연결될 수 있다. When forming a multilayer flexible circuit board, the second conductive pattern layer 70 may be formed on the first insulating layer 60 again. The via hole 62 may be formed in the first conductive pattern layer 50 and the second conductive pattern layer 70 by the conductive bridge 72 formed by filling the conductive paste or the conductive ink in the process of laminating the second conductive pattern layer 70. [ And can be electrically connected at the via hole 62.

일 실시예는 2층 연성 회로기판을 개시한 것이고, 추가 도전 패턴층을 형성할 경우 도전 패턴층 및 절연층을 반복하여 적층할 수 있다. 최종 도전 패턴층 상에 외부 보호층(80)을 적층함으로써 연성 회로기판이 완성된다. 외부 보호층(80)은 실리콘 엘라스토머(silicone elastomer) 소재로 이루어질 수 있다. One embodiment discloses a two-layer flexible circuit board. When forming the additional conductive pattern layer, the conductive pattern layer and the insulating layer can be repeatedly laminated. The flexible circuit board is completed by laminating the outer protective layer 80 on the final conductive pattern layer. The outer protective layer 80 may be made of a silicone elastomer material.

본 발명의 일 실시예에 따른 연성 회로기판의 제조 과정은 다음과 같다. A manufacturing process of a flexible circuit board according to an embodiment of the present invention is as follows.

도 2는 본 발명의 일 실시예에 따른 가고정형 접착소재층이 적층된 베이스기판의 단면도이다. 2 is a cross-sectional view of a base substrate on which a temporarily fixing adhesive material layer according to an embodiment of the present invention is laminated.

도 3은 본 발명의 일 실시예에 따른 베이스기판의 가고정형 접착소재층에 전자소자가 부착된 상태의 단면도이다. 3 is a cross-sectional view of a base substrate according to an embodiment of the present invention in which an electronic device is attached to a temporarily fixing adhesive material layer.

도 2 및 도 3을 참조하면, 베이스기판(10)은 일면에 TBDB(20)가 부착되고, TBDB(20)가 위로 오도록 배치된다. 전자소자(30)는 예컨대 칩 마운터(chip mounter) 등의 장비(미도시)를 이용하여 TBDB(20)층 상에 가고정될 수 있다. 2 and 3, the base substrate 10 is disposed such that the TBDB 20 is attached on one side and the TBDB 20 is on the top. The electronic device 30 may be temporarily fixed on the TBDB 20 layer using equipment such as a chip mounter (not shown).

TBDB(20)는 직접 분리, 가열 분리 및 UV 조사 분리 방식 중 어느 하나의 방법으로 분리할 수 있다. 가열 분리 방식의 TBDB(20)가 사용되는 경우, 베이스기판(10)은 온도 변화에 따른 치수정밀도가 높은 소재가 바람직하다. UV 조사 분리 방식의 TBDB(20)가 사용되는 경우, 베이스기판(10)은 UV투과가 가능한 소재로 이루어지는 것이 바람직하다. The TBDB 20 can be separated by any of the direct separation, heat separation, and UV irradiation separation methods. When the TBDB 20 of the heat separation type is used, the base substrate 10 is preferably a material having a high dimensional accuracy in accordance with a change in temperature. When the UV irradiation separation type TBDB 20 is used, it is preferable that the base substrate 10 is made of a material capable of UV transmission.

직접 분리 방식은 점착력이 100 g/25mm 이하로 낮은 아크릴 계열 점착제를 이용한다. 점착층 분리 시 부가적으로 열을 가함으로써 분리를 용이하게 할 수도 있다. 그러나 본 발명의 일 실시예에 따른 연성기판(40) 성형 단계에서는, 전자소자(30)의 위치 정밀도를 확보하고 신뢰성을 높이기 위해서 점착력이 낮은 직접 분리 방식보다 가열 분리 또는 UV 조사 분리 방식 중 어느 하나의 방법인 것이 바람직하다. The direct separation method uses an acrylic-based pressure-sensitive adhesive having an adhesive strength of 100 g / 25 mm or less. When the adhesive layer is separated, the separation may be facilitated by additionally applying heat. However, in the step of forming the flexible substrate 40 according to the embodiment of the present invention, in order to secure the positional accuracy of the electronic device 30 and to improve the reliability, any one of heat separation or UV irradiation separation methods Is preferred.

가열 분리 방식은 점착성을 부여하기 위한 점착제 및 열박리성을 부여하기 위한 열팽창성 미소구를 함유한 열박리성 점착층을 이용한다. 열박리성 점착층은 15~40 μm의 두께가 바람직하며 기판 박리를 위해 가열을 하면 열팽창성 미소구가 팽창됨으로써 피착제와의 접촉 면적이 감소하여 피착제가 박리된다. 예컨대, 기판을 핫 플레이트 상에서 100 ℃ 온도에서 1분 혹은 180 ℃ 온도에서 약 0.2초 가열하면 점착력이 급속히 감소하며 연성기판(40)이 TBDB(20)로부터 박리된다. The heat separation method uses a pressure-sensitive adhesive for imparting tackiness and a heat-peelable pressure-sensitive adhesive layer containing heat-expandable microspheres for imparting heat releasability. The heat-peelable pressure-sensitive adhesive layer preferably has a thickness of 15 to 40 탆. When the heat-peelable microspheres are heated to exfoliate the substrate, the contact area with the adherend decreases and the adherend peels off. For example, if the substrate is heated on a hot plate at a temperature of 100 占 폚 for one minute or at a temperature of 180 占 폚 for about 0.2 seconds, the adhesive force rapidly decreases and the flexible substrate 40 is peeled off from the TBDB 20.

UV 조사 분리 방식은 UV에 의해 경화되는 점착소재를 이용한 것으로서, 경화 전에는 높은 점착력을 가지지만 UV를 조사하면 소재가 경화되면서 예컨대 300 g/25mm에서 20 g/25mm로 점착력이 10 % 미만으로 감소하는 성질을 이용한다. 베이스기판(10) 측에서 UV를 조사함으로써 연성기판(40)이 TBDB(20)로부터 박리된다. The UV irradiation separation method uses an adhesive material which is cured by UV, and has a high adhesive force before curing. When UV irradiation is applied, the material is cured and the adhesive force is reduced to less than 10% from, for example, 300 g / 25 mm to 20 g / 25 mm Property. The flexible substrate 40 is peeled from the TBDB 20 by irradiating UV light from the base substrate 10 side.

도 4는 본 발명의 일 실시예에 따른 전자소자가 부착된 베이스기판 위에 연성기판을 성형하기 위한 몰드틀(molding frame)이 설치된 상태의 단면도이다.4 is a cross-sectional view of a state where a molding frame for molding a flexible substrate is mounted on a base substrate to which an electronic device according to an embodiment of the present invention is attached.

도 4를 참조하면, 전자소자(30)가 TBDB(20)에 의해 가고정된 베이스기판(10) 위에 연성 회로기판 모양을 성형하기 위한 몰드틀(90)을 설치한다. 다음 공정인 연성기판(40) 성형 공정에서 전자소자(30)의 전극패드(32)는 바닥면(322)이 TBDB(20)층에 밀착되어 있는 상태이다. 몰드틀(90)의 높이는 전자소자(30)의 최대 높이 보다 높을 수 있다. TBDB(20)층 위에 성형되는 연성기판(40)의 소재는 폴리이미드, PDMS 및 실리콘 엘라스토머 중 어느 하나일 수 있으나, 굴곡성, 절연성 및 열전도성 등 연성 회로기판의 소재로서 이용 가능한 소재라면 다른 소재도 사용 가능하다. Referring to FIG. 4, a mold frame 90 for forming a flexible circuit board shape is provided on a base substrate 10 to which the electronic device 30 is temporarily fixed by the TBDB 20. The electrode pad 32 of the electronic device 30 is in a state in which the bottom surface 322 is in close contact with the TBDB 20 layer in the process of forming the flexible substrate 40 which will be the next process. The height of the mold frame 90 may be higher than the maximum height of the electronic device 30. [ The material of the flexible substrate 40 to be formed on the TBDB layer 20 may be any one of polyimide, PDMS, and silicone elastomer. However, if the material is usable as a material of the flexible circuit board such as flexibility, insulation and thermal conductivity, Available.

가고정된 베이스기판(10)을 이동하거나 뒤집지 않고 가고정된 상태에서 연성기판(40) 몰딩 공정을 수행함으로써 전자소자(30)의 정렬 및 부착 상태가 그대로 유지될 수 있다. The alignment and attachment state of the electronic device 30 can be maintained as it is by performing the molding process of the flexible substrate 40 in a fixed state without moving or reversing the fixed base substrate 10.

도 5는 본 발명의 일 실시예에 따른 전자소자가 부착된 베이스기판 위에 연성기판(40)의 소재가 성형을 위해 몰드틀에 채워진 상태의 단면도이다. FIG. 5 is a cross-sectional view of a base substrate on which an electronic device is mounted according to an embodiment of the present invention, in which the mold of the flexible substrate 40 is filled with a mold.

일 실시예에서는 연성 회로기판 소재로 대표적인 폴리이미드 소재로 연성기판(40)을 형성한다. 폴리이미드는 안정적인 미세회로 형성을 위한 접착력, 치수안정성이 높고, 에칭 및 세정 공정에 필요한 산, 알칼리에 대한 내화학성이 우수하다. 특히 450 ℃ 이상의 고온에서 열분해가 시작되며, 용융점이 존재하지 않는 내열성이 우수한 소재이다. 폴리이미드는 전구체(precursor)인 PAA(polyacrylic acid)를 이미드화(imidization)하여 얻어진다. In one embodiment, the flexible substrate 40 is formed of a typical polyimide material as a material of the flexible circuit substrate. Polyimide has high adhesion and dimensional stability for stable microcircuit formation, and is excellent in acid and alkali resistance to etching and cleaning. Particularly, pyrolysis starts at a high temperature of 450 ° C or higher, and is a material having excellent heat resistance without melting point. Polyimide is obtained by imidizing polyacrylic acid (PAA), which is a precursor.

대표적인 이미드화법으로 화학적, 열적 방법 및 이소시아네이트(Isocynate)법이 있다. 화학적 이미드화법은 Acetic anhydride/pyridine 등의 탈수 촉매를 이용하여 화학적으로 이미드화 반응을 얻는 방법이다. 열적 이미드화 방법은 PAA용액을 150~200 ℃로 가열하여 열적으로 이미드화하는 방법으로 공정이 간단하지만 본 발명에 따른 일 실시예에 적용하기에는 공정 온도가 높다는 단점이 있다. 이소시아네이트법은 PAA 제조단계에서 diamine 대신 diiocynate를 단량체로 사용하며, 단량체 혼합물을 120 ℃ 이상의 온도로 가열하면 CO2 가스가 발생하면서 폴리이미드를 얻는 방법이다. Representative imidization methods include chemical, thermal and isocynate methods. The chemical imidization method is a chemical imidization reaction using a dehydration catalyst such as acetic anhydride / pyridine. The thermal imidation method has a disadvantage in that the process is simple by heating the PAA solution to 150 to 200 ° C and thermally imidizing it, but the process temperature is high for applying to the embodiment of the present invention. In the isocyanate method, diiocynate is used instead of diamine as a monomer in the PAA production step. When the monomer mixture is heated to a temperature of 120 ° C or more, CO 2 gas is generated to obtain polyimide.

한편, 폴리이미드를 성형하기 위해 열적 이미드화법을 사용하면 PAA 가열 온도가 높아 TBDB(20) 층의 전자소자(30) 고정이 문제가 될 수 있다. 가열 분리 방식의 점착제를 사용한 경우에는 몰딩이 완료되기 전, 전자소자(30)의 점착부위가 떨어지거나 위치가 틀어질 수 있다. 또한, UV 조사 분리형 점착제도 150 ℃ 이상에서는 점착력이 감소하기 때문에 같은 문제가 발생할 수 있다. 따라서, 폴리이미드의 몰딩 과정에서 열적 이미드화법은 부적합하다. On the other hand, if the thermal imidization method is used to form the polyimide, the heating temperature of the PAA is high, and the fixing of the electronic device 30 in the TBDB (20) layer may become a problem. In the case of using the pressure-sensitive adhesive of the heat separation type, the adhesive portion of the electronic element 30 may be deteriorated or the position may be distorted before the molding is completed. In addition, the same problem may occur in the case of the UV irradiation separation type pressure-sensitive adhesive as the adhesive strength decreases at 150 캜 or higher. Therefore, the thermal imidation process is inadequate during the molding process of polyimide.

따라서, TBDB(20)층의 특성을 고려하면, 폴리이미드의 이미드화법은 화학적 이미드화법 또는 이소시아네이트법 중 하나인 것이 바람직하다. 두 공정 모두 이미드화 과정에서 탈수 혹은 CO2 가스 등이 방출될 수 있는 개방된 표면의 확보가 필요하므로 도 4와 같이 상부가 개방된 형태의 몰드틀(90)을 사용하는 것이 바람직하다. Therefore, in consideration of the characteristics of the TBDB (20) layer, it is preferable that the imidization method of the polyimide is one of a chemical imidization method and an isocyanate method. It is preferable to use the mold frame 90 having an open top shape as shown in FIG. 4 because it is necessary to secure the open surface where dehydration or CO 2 gas can be released in the imidization process.

또한, 라이네이팅 혹은 성형되는 연성기판(40)과 전자소자(30)의 접착력을 높이고, 전자소자(30)와 TBDB(20)층 사이의 틈새 기포 등에 의한 비몰딩 영역의 발생을 회피하기 위해 폴리이미드 성형 과정은 진공탈포 공정을 포함하여 이루어지는 것이 바람직하다. In order to increase the adhesion between the flexible substrate 40 to be lynated or molded and the electronic device 30 and to avoid the occurrence of unmolded areas due to crevice bubbles between the electronic device 30 and the TBDB 20, The molding process preferably includes a vacuum degassing process.

연성기판(40)은 비전도 소재이며 열전도도가 우수한 AlO2 또는 SiO2 등의 미세 분말 형태의 입자가 추가로 함침 될 수 있으며, 이를 통해 전자소자(30)의 발열을 효과적으로 연성 회로기판 외부로 발산시킬 수 있다. The soft substrate 40 may be further impregnated with particles of fine powder form such as AlO 2 or SiO 2 which are nonconductive materials and have excellent thermal conductivity and through which the heat generated by the electronic device 30 can be efficiently transferred to the outside of the flexible circuit board Can be diverted.

도 6는 본 발명의 일 실시예에 따른 연성기판이 성형된 상태의 단면도이다. 6 is a cross-sectional view of a flexible substrate according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 일 실시예에 따른 폴리이미드 소재의 연성기판(40)의 몰딩이 완료된 후에는 몰딩틀(90)을 탈거한다. 그 다음 본 발명의 일 실시예에 따른 TBDB(20)층의 가열 분리 방식에 의하면, 베이스기판(10)을 핫 플레이트 상에서 100 ℃ 온도에서 1분 혹은 180 ℃ 온도에서 약 0.2초 가열함으로써 TBDB(20)층과 성형된 연성기판(40)이 분리된다. UV 조사 분리 방식의 TBDB(20)를 이용하는 경우라면 베이스기판(10) 측에서 UV를 조사하여 TBDB(20)층을 경화시킴으로써 점착력을 낮춰 TBDB(20)층으로부터 성형된 연성기판(40)이 분리된다.Referring to FIG. 6, after the molding of the flexible substrate 40 of the polyimide material according to an embodiment of the present invention is completed, the molding frame 90 is removed. Then, the base substrate 10 is heated on a hot plate at a temperature of 100 ° C. for one minute or at a temperature of 180 ° C. for a period of about 0.2 second, and then the TBDB 20 ) Layer and the molded flexible substrate 40 are separated. In the case of using the UV irradiation separation type TBDB 20, UV irradiation is performed on the base substrate 10 side to cure the TBDB layer 20, thereby lowering the adhesive force and separating the flexible substrate 40 formed from the TBDB 20 layer do.

도 7은 본 발명의 일 실시예에 따른 연성기판의 성형 과정에서 몰드인서트(mold insert)가 추가로 포함된 상태의 단면도이다. 7 is a cross-sectional view of a state where a mold insert is additionally included in the process of forming a flexible substrate according to an embodiment of the present invention.

도 8은 본 발명의 일 실시예에 따른 연성기판에 고 굴곡부가 추가로 포함되어 성형된 연성기판의 단면도이다. 8 is a cross-sectional view of a flexible substrate formed by further including a high bent portion on a flexible substrate according to an embodiment of the present invention.

도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 연성기판(40)은 국부적으로 굴곡성이 더 높은 고 굴곡부(44)를 추가로 포함할 수 있다. 고 굴곡부(44)는 연성기판(40)의 성형과정에서 몰드인서트(mold insert, 92)를 추가로 사용함으로써 형성된다. Referring to FIGS. 7 and 8, the flexible substrate 40 according to an embodiment of the present invention may further include a high-flexion portion 44 having locally higher flexibility. The high bent portion 44 is formed by further using a mold insert 92 in the molding process of the flexible substrate 40.

몰드틀(90)은 몰드틀(90) 위쪽에서 삽입되어 배치되는 몰드인서트(92)를 더 포함할 수 있다. 몰드인서트(92)는 전자소자(30)가 배치되지 않는 영역에 배치되는 것이 바람직하며, 고 굴곡부(44)를 형성할 위치에 배치되어 연성기판(40)을 국부적으로 더 얇게 성형한다. 단면도인 도 7에는 몰드인서트(92)가 몰드틀(90)을 밀폐하는 것처럼 도시되었으나, 몰드인서트(92)는 상부가 개방된 형태일 수 있다. The mold frame 90 may further include a mold insert 92 inserted and disposed above the mold frame 90. The mold insert 92 is preferably disposed in an area where the electronic device 30 is not disposed and locates at a position where the high flexion part 44 is to be formed so as to locally thinly form the flexible substrate 40. [ Although FIG. 7, which is a cross-sectional view, shows the mold insert 92 sealing the mold frame 90, the mold insert 92 may be in the open top configuration.

도 9는 본 발명의 일 실시예에 따른 제1도전 패턴층이 적층된 상태의 단면도이다.9 is a cross-sectional view illustrating a state in which first conductive pattern layers are stacked according to an embodiment of the present invention.

도 9를 참조하면, 전자소자(30)가 내부에 몰딩된 연성기판(40)은 일면에 전자소자(30)의 전극패드(32)가 노출된 상태이다. 연성기판(40)은 전극패드(32)의 바닥면(322)이 노출되어 위로 오도록 배치되고, 연성기판(40)의 위로 배치된 일면 상에 제1도전 패턴층(50)이 형성된다. Referring to FIG. 9, the flexible substrate 40, in which the electronic device 30 is molded, is in a state in which the electrode pad 32 of the electronic device 30 is exposed on one side. The flexible substrate 40 is disposed such that the bottom surface 322 of the electrode pad 32 is exposed and the first conductive pattern layer 50 is formed on one surface of the flexible substrate 40.

제1도전 패턴층(50)의 전극 배선 패턴은 전도성 페이스트를 이용한 직접 프린팅, 전도성 잉크를 사용한 잉크젯 프린팅, 스크린 프린팅 및 그라비아 프린팅 중의 하나의 방식에 의해 형성될 수 있다. The electrode wiring pattern of the first conductive pattern layer 50 can be formed by one of direct printing using a conductive paste, inkjet printing using a conductive ink, screen printing, and gravure printing.

패턴층을 형성함에 있어 전도성 페이스트 또는 전도성 잉크를 사용함으로써 복잡한 반도체 식각 공정에 비해 공정이 단순하고 다양한 패턴을 빠르게 형성할 수 있는 장점이 있다. The conductive paste or the conductive ink is used to form the pattern layer, which is advantageous in that the process can be simplified and various patterns can be formed quickly in comparison with a complicated semiconductor etching process.

또한, 다층 연성 기판의 경우, 상위 도전 패턴층을 프린팅하는 과정에서 하위 도전 패턴층과 연결되는 비아홀(62)을 전도성 페이스트 또는 전도성 잉크로 채워지도록 프린팅할 수 있어 공정을 간소화할 수 있다. 비아홀(62)에 채워진 전도성 페이스트 또는 전도성 잉크는 상위 도전 패턴층과 하위 도전 패턴층을 전기적으로 연결하는 도전성 브릿지(72)로 정의될 수 있다. In the case of a multilayer flexible substrate, the via hole 62 connected to the lower conductive pattern layer may be printed so as to be filled with conductive paste or conductive ink in the process of printing the upper conductive pattern layer, thereby simplifying the process. The conductive paste or conductive ink filled in the via hole 62 may be defined as a conductive bridge 72 for electrically connecting the upper conductive pattern layer and the lower conductive pattern layer.

반면, 반도체 식각 및 금속 스퍼터링에 의해 도전 패턴층을 적층하는 경우에는 패턴의 두께를 국부적으로 두껍게 할 수가 없다. 이 때문에 비아홀(62)은 별도의 공정을 통해 인접한 도전 패턴층이 전기적인 연결이 되도록 하여야 한다. 또한, 비아홀(62)의 계단층 상단 모서리는 비아홀(62) 구간을 패터닝하는 경우 단선될 확률이 높은 영역이다. 비아홀(62)을 무전해 도금 후 전해 도금하고, 전도체로 비아홀(62)을 사전에 채우는 별도의 공정이 요구된다. On the other hand, when the conductive pattern layers are laminated by semiconductor etching and metal sputtering, the thickness of the pattern can not be locally thickened. Therefore, the via holes 62 should be electrically connected to adjacent conductive pattern layers through separate processes. The top edge of the stepped layer of the via hole 62 is a region having a high probability of disconnection when the via hole 62 is patterned. A separate step of electrolytically plating the via hole 62 after electroless plating and filling the via hole 62 with a conductor is required in advance.

본 발명의 일 실시예에 따르면, 비아홀(62)은 상위 도전 패턴층이 프린팅될 때 동시에 매립되어 하위 도전 패턴층과 전기적으로 연결된다. According to one embodiment of the present invention, the via hole 62 is buried at the same time when the upper conductive pattern layer is printed and electrically connected to the lower conductive pattern layer.

도 10은 본 발명의 일 실시예에 따른 제1절연층이 형성된 상태의 단면도이다.10 is a cross-sectional view illustrating a state in which a first insulating layer is formed according to an embodiment of the present invention.

도 10을 참조하면, 제1도전 패턴층(50)은 제1절연층(60)에 의해 절연된다. 제1절연층(60)은 폴리이미드, 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리염화비닐, 폴리스티렌 수지 및 PDMS(polydimethylsiloxane) 소재 중 어느 하나의 소재로 이루어질 수 있고, 제1도전 패턴층(50) 상에 적층된다. 제1절연층(60)은 접합 시트 형태일 수 있고, 제1도전 패턴층(50)과 제2도전 패턴층(70)의 층간 회로 패턴을 전기적 연결하기 위한 비아홀(62) 영역이 사전에 예컨대 레이저 패터닝으로 형성된 것일 수 있다. 접합 시트의 접합은 열압착 방식으로 이루질 수 있다. Referring to FIG. 10, the first conductive pattern layer 50 is insulated by the first insulating layer 60. The first insulating layer 60 may be made of any one material selected from the group consisting of polyimide, polyester, polyethylene, polypropylene, polyvinyl chloride, polystyrene resin and polydimethylsiloxane (PDMS) Respectively. The first insulating layer 60 may be in the form of a laminated sheet and the via hole 62 region for electrically connecting the interlayer circuit patterns of the first conductive pattern layer 50 and the second conductive pattern layer 70 may be pre- Or may be formed by laser patterning. The joining of the joining sheet can be made by a thermocompression bonding method.

도 11은 본 발명의 일 실시예에 따른 제2도전 패턴층이 적층된 상태의 단면도이다.11 is a cross-sectional view illustrating a state in which second conductive pattern layers are stacked according to an embodiment of the present invention.

도 11을 참조하면, 다층 연성 회로기판을 성형하는 경우, 제1절연층(60) 상에 제1도전 패턴층(50)을 형성한 동일한 방법으로 제2도전 패턴층(70)을 형성할 수 있다. 제1절연층(60)에 형성된 비아홀(62)은 상술한 바와 같이 제2도전 패턴층(70)이 프린팅될 때 동시에 매립되어 하위의 제1도전 패턴층(50)과 전기적으로 연결된다. 11, the second conductive pattern layer 70 can be formed by the same method as forming the first conductive pattern layer 50 on the first insulating layer 60 in the case of forming the multilayer flexible circuit board have. The via hole 62 formed in the first insulating layer 60 is buried at the same time when the second conductive pattern layer 70 is printed and electrically connected to the lower first conductive pattern layer 50 as described above.

본 발명에 따른 일 실시예에서는 2층 연성 회로기판의 경우에 관해서만 서술하고 있으나, 2층 기판에 한정하는 것은 아니며, 3층 이상이 적층된 연성 회로기판의 경우도 본 발명의 범위에 포함될 수 있다. 2층 이상의 다층 연성 기판은 외부 보호층(80)을 형성하기 전 중간 절연층과 중간 패턴층을 반복하여 적층하여 제작할 수 있다. In the embodiment according to the present invention, only the case of the two-layer flexible circuit board is described, but the present invention is not limited to the two-layer board, and the case of the flexible circuit board in which three or more layers are laminated may also be included in the scope of the present invention. have. The multilayer flexible substrate having two or more layers can be manufactured by repeatedly laminating the intermediate insulating layer and the intermediate pattern layer before forming the outer protective layer 80. [

연성 회로기판의 외부와의 전기적 접속을 위하여 최상위 도전 패턴층의 일부에는 이방성 도전막(ACF: anisotropic conductive film, 미도시)이 접착될 수 있다. An anisotropic conductive film (ACF: not shown) may be adhered to a part of the uppermost conductive pattern layer for electrical connection with the outside of the flexible circuit board.

도 1을 다시 참조하면, 본 발명의 일 실시예에 따른 다층 연성 기판은 최종적으로 외부 보호층(80)을 형성하여 완성된다. 외부 보호층(80)은 폴리이미드, 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리염화비닐, 폴리스티렌 수지 및 PDMS(polydimethylsiloxane) 소재 중 어느 하나의 소재로 이루어질 수 있다. Referring again to FIG. 1, the multilayer flexible substrate according to an embodiment of the present invention is finally formed by forming an outer protective layer 80. The outer protective layer 80 may be made of any one of polyimide, polyester, polyethylene, polypropylene, polyvinyl chloride, polystyrene resin, and PDMS (polydimethylsiloxane).

본 발명의 일 실시예에 따르면, 도전 패턴층 적층 방식은 전도성 페이스트 또는 전도성 잉크를 사용한 프링팅 방식만 기술하였고, 절연층은 사전에 비아홀(62) 영역이 형성된 시트의 접합 방식을 개시하였다. 그러나 본 발명의 일 실시예에 따른 가고정형 접착제를 이용한 연성 회로기판의 제작 방식은 도전 패턴층과 절연층의 형성 방식에 있어서, 통상의 반도체 식각 공정 및 레이저 가공에 의한 비아홀(62) 형성 방식도 포함할 수 있음은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게는 자명할 것이다. According to one embodiment of the present invention, the conductive pattern layering method only describes a baking method using conductive paste or conductive ink, and the insulating layer discloses a method of joining sheets in which a via hole 62 region is formed in advance. However, in the method of fabricating a flexible circuit board using a temporary fixing adhesive according to an embodiment of the present invention, in the method of forming the conductive pattern layer and the insulating layer, a method of forming a via hole 62 by a conventional semiconductor etching process and laser processing It will be apparent to those skilled in the art that the present invention may be embodied.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present embodiment, and various modifications and changes may be made to those skilled in the art without departing from the essential characteristics of the embodiments. Therefore, the present embodiments are to be construed as illustrative rather than restrictive, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.

Claims (17)

적어도 하나의 전극패드를 포함하는 적어도 하나의 전자소자;
상기 전자소자의 적어도 일부가 매립되는 연성기판;
상기 연성기판의 일면 상에 적층되며 적어도 하나의 상기 전극패드와 전기적으로 연결되는 제1도전 패턴층;
하나 이상의 비아홀을 포함하며 상기 제1도전 패턴층 상에 적층되는 제1절연층;
상기 제1절연층 상에 적층되며 상기 비아홀을 통해 상기 제1도전 패턴층에 전기적으로 연결되는 제2도전 패턴층; 및
상기 제2도전 패턴층 상에 적층되는 외부 보호층
을 포함하는 다층 연성 회로기판.At least one electronic device comprising at least one electrode pad;
A flexible substrate on which at least a part of the electronic device is embedded;
A first conductive pattern layer stacked on one surface of the flexible substrate and electrically connected to at least one of the electrode pads;
A first insulating layer including at least one via hole and stacked on the first conductive pattern layer;
A second conductive pattern layer stacked on the first insulating layer and electrically connected to the first conductive pattern layer via the via hole; And
And a second conductive pattern layer
And a flexible printed circuit board. 제 1항에 있어서,
상기 제2도전 패턴층과 상기 외부 보호층 사이에 추가로 절연층 및 도전 패턴층이 차례로 적층되는 다층 연성 회로기판.The method according to claim 1,
Wherein an insulating layer and a conductive pattern layer are sequentially stacked between the second conductive pattern layer and the outer protective layer. 제 1항에 있어서,
상기 비아홀 내에 배치되며 상기 제1도전 패턴층 및 제2도전 패턴층을 연결하는 도전성 브릿지를 포함하는 다층 연성 회로기판.The method according to claim 1,
And a conductive bridge disposed in the via hole and connecting the first conductive pattern layer and the second conductive pattern layer. 제 3항에 있어서,
상기 도전성 브릿지는 상기 제2도전 패턴층과 일체로 형성되는 다층 연성 회로기판.The method of claim 3,
Wherein the conductive bridge is formed integrally with the second conductive pattern layer. 제 1항에 있어서,
상기 전극 패드와 상기 제1도전 패턴층이 전기적으로 연결되는 전극면은, 상기 연성기판의 일면과 동일한 평면에 포함되는 다층 연성 회로기판.The method according to claim 1,
Wherein the electrode surface to which the electrode pad and the first conductive pattern layer are electrically connected is included in the same plane as one surface of the flexible substrate. 제 1항에 있어서,
상기 전자소자는,
상기 제1도전 패턴층과 전기적으로 연결되는 상기 전극 패드의 전극면을 제외한 나머지 부분이 상기 연성기판 내에 매립되는 다층 연성 회로기판.The method according to claim 1,
The electronic device includes:
And a remaining portion of the electrode pad electrically connected to the first conductive pattern layer is embedded in the flexible substrate. 제 1항에 있어서,
상기 연성기판은 폴리이미드 수지로 이루어지되,
폴리이미드 전구체(precursor)인 PAA(polyacrylic acid)로부터 몰딩으로 성형되는 다층 연성 회로기판.The method according to claim 1,
Wherein the flexible substrate is made of polyimide resin,
Multilayer flexible circuit board molded from polyacrylic acid (PAA) as a polyimide precursor. 제 1항에 있어서,
상기 제1절연층은 폴리이미드, 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리염화비닐, 폴리스티렌 수지 및 PDMS(polydimethylsiloxane) 수지 중 어느 하나의 수지로 이루어지는 다층 연성 회로기판.The method according to claim 1,
Wherein the first insulating layer is made of one of polyimide, polyester, polyethylene, polypropylene, polyvinyl chloride, polystyrene resin, and PDMS (polydimethylsiloxane) resin. 제 1항에 있어서,
상기 연성기판은 추가로 고 굴곡부를 포함하되,
상기 고 굴곡부는 상기 연성기판의 타 부분 보다 얇은 두께를 갖는 것을 특징으로 하는 다층 연성 회로기판.The method according to claim 1,
The flexible substrate further includes a high flexion portion,
Wherein the high flexion portion has a thickness thinner than the other portion of the flexible substrate. 베이스기판의 일면 상에 배치된 가고정형 접착소재 상에 전자소자의 전극 패드 중 하나 이상을 부착하는 과정;
상기 전자소자를 수지 전구체로 매립하는 과정;
상기 수지 전구체를 경화시켜 연성기판을 성형하는 과정;
상기 연성기판과 상기 가고정형 접착소재를 분리하는 과정;
상기 연성기판 및 상기 전자소자의 전극 패드 상에 제1도전 패턴층을 적층하는 과정;
상기 제1도전 패턴층에 제1절연층을 적층하는 과정;
상기 제1절연층의 비아홀을 전도성 물질로 충전하는 과정;
상기 제1절연층 및 상기 비아홀의 상기 전도성 물질 상에 제2도전 패턴층을 적층하는 과정; 및
상기 제2도전 패턴층에 외부 보호층을 적층하는 과정
을 포함하는 것을 특징으로 하는 다층 연성 회로기판의 제조 방법.Attaching one or more of the electrode pads of the electronic device on the temporarily fixed adhesive material disposed on one side of the base substrate;
Filling the electronic device with a resin precursor;
Forming a soft substrate by curing the resin precursor;
Separating the flexible substrate and the temporarily fixed adhesive material;
Depositing a first conductive pattern layer on the flexible substrate and the electrode pad of the electronic device;
Depositing a first insulating layer on the first conductive pattern layer;
Filling the via hole of the first insulating layer with a conductive material;
Stacking a second conductive pattern layer on the conductive material of the first insulating layer and the via hole; And
The step of laminating the outer protective layer on the second conductive pattern layer
Wherein the flexible printed circuit board includes a plurality of flexible printed circuit boards. 제 10항에 있어서,
상기 가고정형 접착소재는 열을 가하면 접착력이 감소하는 가열 분리 방식의 소재인 것을 특징으로 하는 다층 연성 회로기판의 제조 방법.11. The method of claim 10,
Wherein the temporarily fixing adhesive material is a material of a heat separation type in which adhesion is reduced when heat is applied. 제 10항에 있어서,
상기 가고정형 접착소재는 UV(ultraviolet light)를 조사하면 소재가 경화되어 접착력이 감소하는 UV 조사 분리 방식의 소재인 것을 특징으로 하는 다층 연성 회로기판의 제조 방법.11. The method of claim 10,
Wherein the temporarily fixing adhesive material is a material of a UV irradiation separation method in which the material is cured when UV (ultraviolet light) is irradiated to decrease the adhesive force. 제 10항에 있어서,
상기 연성기판을 성형하는 과정은,
상기 베이스기판; 및
상기 가고정형 접착소재에 가고정된 상기 전자소자 및 상기 연성기판을 둘러싸는 몰드틀
을 포함하는 연성기판 성형부에 의해 성형되는 것을 특징으로 하는 다층 연성 회로기판의 제조 방법.11. The method of claim 10,
The process of forming the flexible substrate includes:
The base substrate; And
And a mold frame surrounding the electronic device and the flexible substrate fixed to the temporarily fixed adhesive material
Wherein the flexible substrate forming portion is formed by a flexible substrate forming portion including the flexible substrate forming portion. 제 10항에 있어서,
상기 연성기판을 성형하는 과정은,
화학적 이미드화 방법 또는 이소시아네이트법 중 어느 하나의 방법으로 폴리이미드 전구체를 이미드화하여 폴리이미드를 성형하는 과정을 포함하는 것을 특징으로 하는 다층 연성 회로기판의 제조 방법.11. The method of claim 10,
The process of forming the flexible substrate includes:
Forming a polyimide by imidizing a polyimide precursor by any one of a chemical imidization method and an isocyanate method. 제 10항에 있어서,
상기 제1도전 패턴층 및 상기 제2도전 패턴층을 형성하는 과정은,
전도성 잉크를 이용하여 잉크젯 프린팅, 스크린 프린팅 및 그라비아 프린팅 중 어느 하나의 프린팅 방식으로 적층되는 방법을 포함하는 것을 특징으로 하는 다층 연성 회로기판의 제조 방법.11. The method of claim 10,
The forming of the first conductive pattern layer and the second conductive pattern layer may include:
Wherein the conductive layer is formed by a printing method such as inkjet printing, screen printing, and gravure printing using a conductive ink. 제 10항에 있어서,
상기 제1도전 패턴층 및 상기 제2도전 패턴층을 형성하는 과정은,
전도성 페이스트를 이용하여 직접 프린팅 방식으로 적층되는 방법을 포함하는 것을 특징으로 하는 다층 연성 회로기판의 제조 방법.11. The method of claim 10,
The forming of the first conductive pattern layer and the second conductive pattern layer may include:
Wherein the conductive paste is laminated by a direct printing method using a conductive paste. 제 13항에 있어서,
상기 연성기판을 성형하는 과정은,
상기 몰드틀에 설치되어 고 굴곡부를 성형하도록 상기 연성기판을 국부적으로 얇게 성형하는 크기를 갖는 몰드인서트를 추가로 포함하는 것을 특징으로 하는 다층 연성 회로기판의 제조 방법.
14. The method of claim 13,
The process of forming the flexible substrate includes:
Further comprising: a mold insert provided on the mold frame and sized to locally thinly shape the flexible substrate to form a high flexion portion.
KR1020170015864A 2017-02-03 2017-02-03 Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives KR20180090941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170015864A KR20180090941A (en) 2017-02-03 2017-02-03 Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170015864A KR20180090941A (en) 2017-02-03 2017-02-03 Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives

Publications (1)

Publication Number Publication Date
KR20180090941A true KR20180090941A (en) 2018-08-14

Family

ID=63230365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170015864A KR20180090941A (en) 2017-02-03 2017-02-03 Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives

Country Status (1)

Country Link
KR (1) KR20180090941A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020141407A1 (en) * 2018-12-31 2020-07-09 3M Innovative Properties Company Flexible circuits on soft substrates
WO2020222060A1 (en) * 2019-04-29 2020-11-05 3M Innovative Properties Company Methods for registration of circuit dies and electrical interconnects
WO2021059092A1 (en) * 2019-09-24 2021-04-01 3M Innovative Properties Company Methods and devices using microchannels for interconnections
CN114373816A (en) * 2021-12-28 2022-04-19 北京博瑞原子空间能源科技有限公司 Solar array and preparation method and application thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020141407A1 (en) * 2018-12-31 2020-07-09 3M Innovative Properties Company Flexible circuits on soft substrates
EP3906759A4 (en) * 2018-12-31 2022-10-12 3M Innovative Properties Company Flexible circuits on soft substrates
WO2020222060A1 (en) * 2019-04-29 2020-11-05 3M Innovative Properties Company Methods for registration of circuit dies and electrical interconnects
WO2021059092A1 (en) * 2019-09-24 2021-04-01 3M Innovative Properties Company Methods and devices using microchannels for interconnections
CN114373816A (en) * 2021-12-28 2022-04-19 北京博瑞原子空间能源科技有限公司 Solar array and preparation method and application thereof
CN114373816B (en) * 2021-12-28 2022-07-26 北京博瑞原子空间能源科技有限公司 Solar array and preparation method and application thereof

Similar Documents

Publication Publication Date Title
KR100584962B1 (en) Rigid-flexible PCB having a coverlay made from Liquid Crystal Polymer and manufacturing method thereof
US9502340B2 (en) Method for manufacturing wiring board
KR20090130727A (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
CN103383927A (en) Semiconductor encapsulation and forming method thereof
KR20180090941A (en) Manufacturing Method of Flexible Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives
TW201251556A (en) Printed circuit board and method for manufacturing the same
TW201044941A (en) Manufacturing method for circuit board, and circuit board
US10743422B2 (en) Embedding a component in a core on conductive foil
JP2008288298A (en) Method for manufacturing printed-wiring board with built-in electronic part
WO2014125973A1 (en) Resin multi-layer substrate with built-in component, and resin multi-layer substrate
JP2013115345A (en) Component built-in substrate, manufacturing method of the same, and component built-in substrate packaging body
CN102119588A (en) Method for manufacturing module with built-in component, and module with built-in component
JP2004311788A (en) Sheet module and its manufacturing method
JP2003017859A (en) Manufacturing method of printed circuit board and printed circuit board formed thereby
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
WO2012120995A1 (en) Multilayer substrate having built-in electric element, and method for manufacturing multilayer substrate having built-in electric element
JP2008153360A (en) Adhesive sheet for capacitor and method of manufacturing built-in capacitor printed wiring board using same
CN103037619B (en) Printed circuit-board assembly
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
JP2010021368A (en) Wiring board with built-in component and manufacturing method thereof
JP4349270B2 (en) Wiring board and manufacturing method thereof
KR102002002B1 (en) Manufacturing Method of Transfer Printed Circuit Board Using Temporary Bonding and De-bonding Adhesives
JP2004153000A (en) Method of manufacturing printed board, and printed board manufactured thereby
KR20130033851A (en) Multi layer pcb and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application