KR20130033851A - Multi layer pcb and manufacturing method thereof - Google Patents

Multi layer pcb and manufacturing method thereof Download PDF

Info

Publication number
KR20130033851A
KR20130033851A KR1020110097785A KR20110097785A KR20130033851A KR 20130033851 A KR20130033851 A KR 20130033851A KR 1020110097785 A KR1020110097785 A KR 1020110097785A KR 20110097785 A KR20110097785 A KR 20110097785A KR 20130033851 A KR20130033851 A KR 20130033851A
Authority
KR
South Korea
Prior art keywords
conductive pattern
conductive
pattern
adhesive sheet
region
Prior art date
Application number
KR1020110097785A
Other languages
Korean (ko)
Inventor
이영일
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020110097785A priority Critical patent/KR20130033851A/en
Publication of KR20130033851A publication Critical patent/KR20130033851A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

PURPOSE: A multilayer printed circuit board and a manufacturing method thereof are provided to form a thin multilayer structure by forming a first conductive pattern and a second conductive pattern at the both sides of a contacting sheet using a transferring method. CONSTITUTION: A first hardness PCB domain(100) comprises a single PCB(40) laminated with a plurality of layers and an adhering layer(42) adhering a space between the single PCB laminated with a plurality of layers and a single PCB. The single PCB comprises an adhering sheet(10), a first conductive pattern(20) transferred to one side of the adhering sheet, and a second conductive pattern(30) transferred to the other side of the adhering sheet. A FPCB(Flexible Printed Circuit Board) domain(200) is integrally connected to the first hardness PCB domain and has malleability. The FPCB domain is formed at one among the multiple single PCBs. A second hardness PCB domain(300) is integrally connected to the other side of the FPCB domain.

Description

다층 인쇄회로기판 및 그 제조방법{MULTI LAYER PCB AND MANUFACTURING METHOD THEREOF} Multilayer printed circuit board and its manufacturing method {MULTI LAYER PCB AND MANUFACTURING METHOD THEREOF}

본 발명은 다층 인쇄회로기판(Printed Circuit Board)에 관한 것으로, 보다 상세하게는 전사방법을 이용하여 다수로 적층되고, 연성 인쇄회로기판(FPCB) 영역이 일체로 형성되는 다층 인쇄회로기판 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed circuit board, and more particularly, to a multilayer printed circuit board in which a plurality of layers are stacked by a transfer method, and a flexible printed circuit board (FPCB) region is integrally formed. It is about a method.

최근, 전자 부품과 부품 내장 기술의 발달과 더불어 회로 도체를 중첩하는 다층 인쇄회로기판이 지속적으로 개발되고 있다. 전자 산업 기술 분야에서 반도체 집적회로의 집적도의 급속한 발전으로 소형 칩과 그 부품을 직접 탑재하는 표면 실장 기술의 발전에 따라 전자 부품들이 두께가 얇아지고 사이즈가 작아짐에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있다. Recently, with the development of electronic components and component embedding technology, multilayer printed circuit boards which overlap circuit conductors have been continuously developed. The rapid development of semiconductor integrated circuits in the electronics industry has led to the development of surface-mounting technology that directly mounts small chips and their components. As electronic components become thinner and smaller, they are embedded in more complex and narrow spaces. It is necessary to make this easy.

이러한 요구에 부응하여 PCB가 개발되고 있다. 특히, 적층이 용이하고 사용도가 높은 다층 구조의 PCB의 경우, 카메라, 휴대폰 배터리, 프린터, 디스크 드라이브, 소형 계측기, LCD 및 의료 기기 등의 기술적 발전으로 인하여 그 사용량이 급격히 증가하면서 그에 대한 기술 개발과 요구는 더욱 늘어가고 있는 실정이다.PCBs are being developed to meet these demands. In particular, in the case of multi-layer PCB which is easy to laminate and high in use, due to the technological development of cameras, mobile phone batteries, printers, disk drives, small measuring instruments, LCDs, and medical devices, the use of the PCB increases rapidly and the technology development for the PCB And demands are increasing.

종래의 다층 인쇄회로기판 및 제조방법이 등록특허공보 10-1051491(2011년 07월 18일)에 개시되어 있다. Conventional multilayer printed circuit boards and manufacturing methods are disclosed in Korean Patent Publication No. 10-1051491 (July 18, 2011).

종래의 다층 인쇄회로기판은 플렉서블 영역과 리지드 영역을 포함하며, 플렉서블 영역은 굴곡부가 형성되는 연성 재료로 형성된 영역이고, 리지드 영역은 경성 재료로 형성된다. 플렉서블 영역은 적어도 일면에 제1 회로패턴이 형성된 적어도 하나의 연성 필름을 포함하며, 제1 회로패턴의 적어도 일면에 레이저 차단층과, 레이저 차단층 상에 전자파를 차단할 수 있는 전자파 차폐층이 형성된다. 그리고, 리지드 영역은 플렉서블 영역과 인접하여 형성되며 적어도 하나의 연성 필름의 연장부의 적어도 일면에 다수의 패턴층을 포함한다. The conventional multilayer printed circuit board includes a flexible region and a rigid region, the flexible region is a region formed of a flexible material in which the bent portion is formed, and the rigid region is formed of a hard material. The flexible region includes at least one flexible film having a first circuit pattern formed on at least one surface, and a laser blocking layer is formed on at least one surface of the first circuit pattern, and an electromagnetic shielding layer capable of blocking electromagnetic waves on the laser blocking layer. . The rigid region is formed adjacent to the flexible region and includes a plurality of pattern layers on at least one surface of an extension of the at least one flexible film.

이와 같은 종래의 다층 인쇄회로기판은 기판에 회로패턴들이 동도금 및 식각 공정을 통해 형성되기 때문에 제조공정이 복잡해지고 다층 기판의 두께가 두꺼워지는 문제가 있다. Such a conventional multilayer printed circuit board has a problem in that the manufacturing process is complicated and the thickness of the multilayer substrate is thick because circuit patterns are formed on the substrate through copper plating and etching processes.

등록특허공보 10-1051491(2011년 07월 18일)Patent Publication 10-1051491 (July 18, 2011)

본 발명의 목적은 전사 방식을 이용하여 도전패턴을 형성함에 의해 제조공정을 단순화하고, 두께가 얇은 다층 구조를 만들 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer printed circuit board and a method of manufacturing the same, which can simplify the manufacturing process by forming a conductive pattern using a transfer method and make a thin multilayered structure.

본 발명의 다른 목적은 두 강성 인쇄회로기판 영역 사이를 상호 연결하는 연성 인쇄회로기판(FPCB) 영역이 강성 인쇄회로기판을 제조할 때 일체로 제조되므로 제조공정을 단순화하고, 제조비용을 줄일 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다. Another object of the present invention is to simplify the manufacturing process and reduce the manufacturing cost because the flexible printed circuit board (FPCB) area interconnecting between the two rigid printed circuit board areas are manufactured integrally when manufacturing the rigid printed circuit board A multilayer printed circuit board and a method of manufacturing the same are provided.

본 발명의 다른 목적은 잉크젯 패터닝을 수행하여 금속 나노 입자의 사용량을 최소화할 수 있어 제조비용을 줄일 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다. Another object of the present invention is to provide a multilayer printed circuit board and a method for manufacturing the same, which can minimize the amount of metal nanoparticles by performing inkjet patterning, thereby reducing manufacturing costs.

본 발명의 다른 목적은 Ag 페이스트를 도전물질로 하여 스크린 프린팅 인쇄방법이나 그라이비아 인쇄방법으로 도전패턴을 형성하여 신뢰성을 향상시킬 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공하는 것이다. Another object of the present invention is to provide a multilayer printed circuit board and a method of manufacturing the same, which can improve reliability by forming a conductive pattern by screen printing printing method or gravure printing method using Ag paste as a conductive material.

본 발명이 해결하려는 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. It is to be understood that both the foregoing general description and the following detailed description of the present invention are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. .

상기 목적을 달성하기 위하여, 본 발명의 다층 인쇄회로기판은 단일 PCB가 다수로 적층되는 제1강성 PCB 영역과, 상기 제1강성 PCB 영역에 일체로 연결되고 플랙시블한 연성을 갖는 FPCB 영역과, 상기 FPCB 영역의 다른 쪽에 일체로 연결되는 제2강성 PCB 영역을 포함하고, 상기 FPCB 영역은 상기 복수의 단일 PCB 중 하나에 형성되는 것을 특징으로 한다.In order to achieve the above object, the multilayer printed circuit board of the present invention includes a first rigid PCB region in which a single PCB is stacked in plurality, an FPCB region integrally connected to the first rigid PCB region and having flexible flexibility; And a second rigid PCB region integrally connected to the other side of the FPCB region, wherein the FPCB region is formed on one of the plurality of single PCBs.

본 발명의 단일 PCB는 접착시트와, 상기 접착시트의 일면에 전사되는 제1도전패턴과, 상기 접착시트의 타면에 전사되는 제2도전패턴을 포함하는 것을 특징으로 한다.The single PCB of the present invention is characterized in that it comprises an adhesive sheet, a first conductive pattern transferred to one surface of the adhesive sheet, and a second conductive pattern transferred to the other surface of the adhesive sheet.

본 발명의 접착시트의 표면에는 접착층이 부착되어 상기 단일 PCB 사이를 적층하는 것을 특징으로 한다. The adhesive sheet is attached to the surface of the adhesive sheet of the present invention is characterized in that the stacking between the single PCB.

본 발명의 제1도전패턴과 제2도전패턴은 기판의 표면에 인쇄되는 시드층; 및 상기 시드층의 표면에 도금되는 도금층을 포함하는 것을 특징으로 한다.The first conductive pattern and the second conductive pattern of the present invention are seed layers printed on the surface of the substrate; And a plating layer plated on the surface of the seed layer.

본 발명의 시드층은 도전성 잉크를 사용하는 잉크젯 인쇄방법, 도전성 페이스트를 사용하는 스크린 프린팅 인쇄방법 및 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 한다.The seed layer of the present invention is characterized by being formed by any one of an inkjet printing method using a conductive ink, a screen printing printing method using a conductive paste, and a gravure printing method.

본 발명의 제2강성 PCB 영역은 상기 제1강성 PCB 영역과 일체로 형성되는 것을 특징으로 한다.The second rigid PCB region of the present invention is formed integrally with the first rigid PCB region.

본 발명의 FPCB 영역은 접착시트와, 접착시트의 일면에 전사되어 제1도전패턴 사이를 전기적으로 연결하는 제1연결패턴과, 상기 접착시트의 타면에 전사되어 제2도전패턴 사이를 전기적으로 연결하는 제2연결패턴을 포함하는 것을 특징으로 한다.The FPCB region of the present invention is an adhesive sheet, a first connection pattern transferred to one surface of the adhesive sheet and electrically connected between the first conductive pattern, and electrically connected between the second conductive pattern transferred to the other surface of the adhesive sheet. It characterized in that it comprises a second connection pattern.

본 발명의 제1연결패턴의 표면 및 제2연결패턴의 표면에는 제1연결패턴의 표면 및 제2연결패턴을 보호하는 접착층을 부착되는 것을 특징으로 한다.An adhesive layer for protecting the surface of the first connection pattern and the second connection pattern may be attached to the surface of the first connection pattern and the surface of the second connection pattern of the present invention.

본 발명의 접착시트에는 비아 홀이 형성되고, 상기 비아 홀에는 상기 제1도전패턴과 제2도전패턴 사이를 전기적으로 연결하는 도전성 연결부가 충진되고, 상기 제1도전패턴 및 제2도전패턴의 도전성 연결부와 접합되는 접합 부위에는 상기 도전성 연결부의 경화시 발생되는 가스를 배출시키고 상기 도전성 연결부가 채워져 접촉면적을 증대시키는 배출홀이 형성되는 것을 특징으로 한다.In the adhesive sheet of the present invention, a via hole is formed, and the via hole is filled with a conductive connection for electrically connecting the first conductive pattern and the second conductive pattern, and the conductivity of the first conductive pattern and the second conductive pattern is filled. The junction portion to be bonded to the connection portion is characterized in that the discharge hole for discharging the gas generated during the curing of the conductive connection portion and the conductive connection portion is filled to increase the contact area.

본 발명의 도전성 연결부는 Ag 페이스트, 나노 페이스트(Nano Paste) 및 Sn 솔더 페이스트(Sn Solder Paste) 중 어느 하나가 사용되는 것을 특징으로 한다.The conductive connection of the present invention is characterized in that any one of Ag paste, Nano Paste and Sn Solder Paste is used.

본 발명의 Ag 페이스트는 Ag 분말과, 상기 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지를 포함하는 것을 특징으로 한다.Ag paste of the present invention is characterized in that it comprises an Ag powder and a thermosetting resin or ultraviolet curable resin that binds the Ag powder.

본 발명의 나노 페이스트(Nano Paste)는 나노 도전성 잉크와 도전성 파우더를 혼합하여 형성되고, 상기 나노 도전성 잉크는 나노 Ag 잉크 또는 나노 Cu 잉크가 사용되고, 도전성 파우더는 Ag 파우더 또는 Cu 파우더가 사용되는 것을 특징으로 한다.Nano paste (Nano Paste) of the present invention is formed by mixing a nano conductive ink and a conductive powder, the nano conductive ink is a nano Ag ink or nano Cu ink is used, the conductive powder is characterized in that the Ag powder or Cu powder is used It is done.

본 발명의 Sn 솔더 페이스트(Sn Solder Paste)는 Cu, Sn 솔더 및 레진을 혼합하여 형성되거나, Ag, Sn 솔더 및 레진을 혼합하여 형성되는 것을 특징으로 한다.Sn solder paste (Sn Solder Paste) of the present invention is characterized by being formed by mixing Cu, Sn solder and resin, or by mixing Ag, Sn solder and resin.

본 발명의 제1도전패턴 및 제2도전패턴의 표면에 형성되어 상기 도전성 연결부와의 접촉면적을 증대시키는 요철을 더 포함한다.It further comprises an unevenness formed on the surface of the first conductive pattern and the second conductive pattern of the present invention to increase the contact area with the conductive connecting portion.

본 발명의 요철은 상기 제1도전패턴 및 제2도전패턴의 표면을 에칭 처리하여 형성하는 것을 특징으로 한다.The unevenness of the present invention is formed by etching the surfaces of the first conductive pattern and the second conductive pattern.

본 발명의 다층 인쇄회로기판 제조방법은 FPCB 영역을 갖는 단일 PCB를 제조하는 단계와, 제1강성 PCB 영역과 제2강성 PCB 영역을 갖는 복수의 단일 PCB를 제조하는 단계와, 상기 FPCB 영역을 갖는 단일 PCB에 제1강성 PCB 영역과 제2강성 PCB 영역을 갖는 복수의 단일 PCB를 적층하는 단계를 포함한다.The method of manufacturing a multilayer printed circuit board of the present invention includes the steps of manufacturing a single PCB having an FPCB region, manufacturing a plurality of single PCBs having a first rigid PCB region and a second rigid PCB region, and having the FPCB region. Stacking a plurality of single PCBs having a first rigid PCB region and a second rigid PCB region on a single PCB.

본 발명의 단일 PCB를 제조하는 단계는 전도성 연결부가 충진된 비아 홀을 갖는 접착시트를 준비하는 단계와, 상기 접착시트의 일면에 제1도전패턴을 전사하는 단계와, 상기 접착시트의 타면에 제2도전패턴을 전사하는 단계를 포함하는 것을 특징으로 한다. The step of manufacturing a single PCB of the present invention comprises the steps of preparing an adhesive sheet having a via hole filled with a conductive connection, transferring the first conductive pattern on one surface of the adhesive sheet, and the other surface of the adhesive sheet It characterized in that it comprises a step of transferring the two conductive patterns.

본 발명의 도전성 연결부는 Ag 분말과, 상기 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지를 혼합한 Ag 페이스트가 사용되는 것을 특징으로 한다. The conductive connection of the present invention is characterized in that the Ag paste mixed with the Ag powder and a thermosetting resin or an ultraviolet curable resin for binding the Ag powder is used.

본 발명의 도전성 연결부는 나노 Ag 잉크 또는 나노 Cu 잉크와, Ag 파우더 또는 Cu 파우더를 혼합한 나노 페이스트가 사용되는 것을 특징으로 한다. The conductive connection of the present invention is characterized in that a nano paste in which a nano Ag ink or a nano Cu ink is mixed with an Ag powder or a Cu powder is used.

본 발명의 도전성 연결부는 Cu 또는 Ag와, Sn 솔더와, 레진을 혼합한 Sn 솔더 페이스트가 사용되는 것을 특징으로 한다. The conductive connection of the present invention is characterized in that Cu or Ag, Sn solder, and a Sn solder paste mixed with a resin are used.

본 발명의 제1도전패턴 및 제2도전패턴을 전사하는 단계는 기판의 표면에 제1도전패턴 및 제2도전패턴을 형성하는 단계와, 상기 제1도전패턴 및 제2도전패턴를 상기 접착시트의 양면에 접착시키는 단계와, 상기 제1도전패턴 및 제2도전패턴과 기판 사이를 분리하는 단계를 포함하는 것을 특징으로 한다.Transferring the first conductive pattern and the second conductive pattern of the present invention comprises the steps of forming a first conductive pattern and a second conductive pattern on the surface of the substrate, and the first conductive pattern and the second conductive pattern of the adhesive sheet Adhering to both surfaces, and separating the first conductive pattern and the second conductive pattern from the substrate.

본 발명의 기판에 제1도전패턴 및 제2도전패턴을 형성하는 단계는 기판의 표면에 시드층을 인쇄하는 단계; 및 상기 시드층의 표면에 도금층을 도금하는 단계를 포함하고, 상기 시드층은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 한다. Forming the first conductive pattern and the second conductive pattern on the substrate of the present invention includes the steps of printing a seed layer on the surface of the substrate; And plating a plating layer on a surface of the seed layer, wherein the seed layer is formed by any one of an inkjet printing method, a screen printing printing method, and a gravure printing method.

본 발명의 제1도전패턴 및 제2도전패턴의 상기 도전성 연결부와 접합되는 접합 부위에 배출홀을 형성하는 단계를 더 포함한다. The method may further include forming a discharge hole in a junction portion that is joined to the conductive connection portion of the first conductive pattern and the second conductive pattern of the present invention.

본 발명의 다층 인쇄회로기판 제조방법은 제1도전패턴 및 제2도전패턴의 접합 부위에 배출홀을 형성한 후 제1도전패턴 및 제2도전패턴의 표면을 에칭 처리하여 요철을 형성하는 단계를 더 포함한다. In the method of manufacturing a multilayer printed circuit board of the present invention, after forming a discharge hole at a junction portion of the first conductive pattern and the second conductive pattern, etching of the surfaces of the first conductive pattern and the second conductive pattern is performed to form irregularities. It includes more.

본 발명의 FPCB 영역을 갖는 단일 PCB를 제조하는 단계는 접착시트의 일면에 제1도전패턴과, 상기 제1도전패턴들 사이를 연결하는 제1연결패턴을 형성하는 단계와, 상기 접착시트의 타면에 제2도전패턴과, 상기 제2도전패턴들 사이를 연결하는 제2연결패턴을 형성하는 단계와, 상기 접착시트의 양면에 접착층을 형성하는 단계를 포함한다. The manufacturing of a single PCB having an FPCB region of the present invention may include forming a first conductive pattern on one surface of the adhesive sheet, a first connection pattern connecting the first conductive patterns, and the other surface of the adhesive sheet. Forming a second conductive pattern and a second connection pattern connecting the second conductive patterns to each other, and forming an adhesive layer on both surfaces of the adhesive sheet.

상기한 바와 같이, 본 발명의 다층 인쇄회로기판은 전사 방식을 이용하여 접착시트의 양면에 제1도전패턴 및 제2도전패턴을 형성함에 의해 제조공정을 단순화하고, 두께가 얇은 다층 구조를 만들 수 있다. As described above, the multilayer printed circuit board of the present invention simplifies the manufacturing process by forming the first conductive pattern and the second conductive pattern on both sides of the adhesive sheet by using a transfer method, and can make a thin multilayer structure. have.

또한, 본 발명의 다층 인쇄회로기판은 강성 PCB 영역과, 강성 PCB 영역을 전기적으로 연결하는 FPCB 영역이 일체로 제조되도록 하여 제조공정을 단순화하고, 제조비용을 줄일 수 있다. In addition, the multilayer printed circuit board of the present invention can simplify the manufacturing process and reduce the manufacturing cost by allowing the rigid PCB region and the FPCB region electrically connecting the rigid PCB region to be integrally manufactured.

또한, 본 발명의 다층 인쇄회로기판은 잉크젯 패터닝을 수행하여 금속 나노 입자의 사용량을 최소화할 수 있어 제조비용을 줄일 수 있다. In addition, the multilayer printed circuit board of the present invention can minimize the amount of metal nanoparticles by performing inkjet patterning can reduce the manufacturing cost.

또한, 본 발명은 다층 인쇄회로기판은 Ag 페이스트를 도전물질로 하여 스크린 프린팅 인쇄방법이나 그라이비아 인쇄방법으로 도전패턴을 형성하여 신뢰성을 향상시킬 수 있다.In addition, the present invention can improve the reliability by forming a conductive pattern by a screen printing printing method or a gravure printing method using Ag paste as a conductive material.

도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 단면도이다.
도 2는 도 1 A부의 확대도이다.
도 3은 도 1 B부의 확대도이다.
도 4는 도 1 C부의 확대도이다.
도 5는 본 발명의 일 실시예에 따른 도전패턴 접합 부위의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 도전패턴 접합 부위의 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 도전패턴과 도전성 연결부의 접합구조를 나타낸 도 1 A부의 확대도이다.
도 8 내지 도 15는 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조공정을 순서대로 나타낸 단면도들이다.
1 is a cross-sectional view of a multilayer printed circuit board according to an exemplary embodiment of the present invention.
FIG. 2 is an enlarged view of the portion A of FIG. 1.
3 is an enlarged view of a portion B of FIG. 1.
4 is an enlarged view of a portion 1C.
5 is a plan view of a conductive pattern bonding portion according to an embodiment of the present invention.
6 is a plan view of a conductive pattern bonding portion according to another exemplary embodiment of the present invention.
7 is an enlarged view of a portion A of FIG. 1 illustrating a junction structure of a conductive pattern and a conductive connection portion according to another exemplary embodiment of the present invention.
8 to 15 are cross-sectional views sequentially illustrating a manufacturing process of a multilayer printed circuit board according to an exemplary embodiment.

이하, 첨부된 도면들을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The sizes and shapes of the components shown in the drawings may be exaggerated for clarity and convenience. In addition, terms defined in consideration of the configuration and operation of the present invention may be changed according to the intention or custom of the user, the operator. Definitions of these terms should be based on the content of this specification.

도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 단면도이다. 1 is a cross-sectional view of a multilayer printed circuit board according to an exemplary embodiment of the present invention.

도 1을 참조하면, 일 실시예에 따른 다층 인쇄회로기판은 다수로 적층되고 강성을 갖는 제1강성 PCB 영역(100)과, 제1강성 PCB 영역(100)에 일체로 연결되고 플랙시블한 연성을 갖는 FPCB 영역(200)과, FPCB 영역(200)의 다른 쪽에 일체로 연결되는 제2강성 PCB 영역(300)을 포함한다. Referring to FIG. 1, a multilayer printed circuit board according to an exemplary embodiment may include a plurality of first rigid PCB regions 100 stacked and rigid, and a flexible flexible body integrally connected to the first rigid PCB region 100. The FPCB region 200 includes a second rigid PCB region 300 integrally connected to the other side of the FPCB region 200.

제1강성 PCB 영역(100)은 복수로 적층되는 단일 PCB(40)와, 단일 PCB(40) 사이를 적층하기 위해 접착시키는 접착층(42)을 포함한다. The first rigid PCB region 100 includes a single PCB 40 that is stacked in plurality and an adhesive layer 42 that bonds to stack between the single PCBs 40.

일 예로 도 1에 도시된 바와 같이, 다층 인쇄회로기판이 10층 구조일 경우 5개의 단일 PCB(40)가 적층되고, 5 개의 단일 PCB(40) 사이는 접착층(42)에 의해 접착된다. As an example, as shown in FIG. 1, when a multilayer printed circuit board has a 10-layer structure, five single PCBs 40 are stacked, and the five single PCBs 40 are bonded by an adhesive layer 42.

단일 PCB(40)는 접착시트(10)와, 접착시트(10)의 일면에 전사되는 제도전패턴(20)과, 접착시트(10)의 타면에 전사되는 제2도전패턴(30)을 포함한다. The single PCB 40 includes an adhesive sheet 10, a draft pattern 20 transferred to one surface of the adhesive sheet 10, and a second conductive pattern 30 transferred to the other surface of the adhesive sheet 10. do.

접착시트(10)는 열 경화성 수지인 본딩 시트(Bonding Sheet)나 프리프레그(Pre-Preg)가 사용되는 것이 바람직하다. As for the adhesive sheet 10, a bonding sheet or a pre-preg, which is a thermosetting resin, is preferably used.

제1도전패턴(20) 및 제2도전패턴(30)은 도 2 및 도 3에 도시된 바와 같이, 기판의 표면에 인쇄되는 시드층(22,32)과, 시드층(22,32)의 표면에 도금되는 도금층(24,34)을 포함한다. As shown in FIGS. 2 and 3, the first conductive pattern 20 and the second conductive pattern 30 are formed of the seed layers 22 and 32 printed on the surface of the substrate and the seed layers 22 and 32. Plating layers 24 and 34 plated on the surface.

시드층(22,32)을 인쇄하는 방법은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 그라비아 인쇄방법이 사용된다. As the printing method of the seed layers 22 and 32, an inkjet printing method, a screen printing printing method, and a gravure printing method are used.

잉크젯 인쇄방법의 경우 전도성 잉크가 사용되고, 스크린 프린팅 인쇄방법 및 그라비아 인쇄방법의 경우 전도성 페이스트가 사용된다. 전도성 페이스트는 Ag 페이스트나 Cu 페이스트가 적용될 수 있다. Conductive ink is used for the inkjet printing method, and conductive paste is used for the screen printing printing method and the gravure printing method. As the conductive paste, Ag paste or Cu paste may be applied.

여기에서, 시드층(22,32)의 두께는 잉크젯 인쇄방법을 사용할 경우 1㎛ 이하의 얇은 두께로 할 수 있고, 스크린 프린팅 인쇄방법 및 그라비아 인쇄방법을 사용할 경우 10㎛ 이하의 두께를 갖는다. Here, the thicknesses of the seed layers 22 and 32 may be as thin as 1 μm or less when using the inkjet printing method, and have a thickness of 10 μm or less when using the screen printing printing method and the gravure printing method.

그리고, 도금층(24)은 구리 이외에 Au, Ag, Al, Ni, Sn 등의 도전성 금속 중 어느 하나를 사용할 수 있으며, 도금방식을 습식 도금으로 진행된다. In addition to the copper, the plating layer 24 may use any one of conductive metals such as Au, Ag, Al, Ni, and Sn, and the plating method is performed by wet plating.

제2도전패턴(30)은 도 3에 도시된 바와 같이, 잉크젯 패터닝 방법으로 전도성 잉크가 기판의 표면에 패터닝되는 시드층(32)과, 시드층(32)의 표면에 도금되는 도금층(34)을 포함한다. As shown in FIG. 3, the second conductive pattern 30 includes a seed layer 32 in which conductive ink is patterned on a surface of a substrate by an inkjet patterning method, and a plating layer 34 plated on a surface of the seed layer 32. It includes.

적층된 단일 PCB(40)의 양쪽 면에는 절연 재질의 커버필름(44)이 부착된다. The cover film 44 of an insulating material is attached to both sides of the stacked single PCB 40.

그리고, 단일 PCB(40) 사이는 접착층(42)이 형성되어, 단일 PCB(42) 사이를 상호 접착하여 단일 PCB(40)가 복수로 적층되도록 한다. In addition, an adhesive layer 42 is formed between the single PCBs 40 so as to bond each other between the single PCBs 42 so that a plurality of single PCBs 40 are stacked.

접착시트(10)에는 도 4에 도시된 바와 같이, 제1도전패턴(20)과 제2도전패턴(30) 사이를 전기적으로 연결하기 위해 도전성 연결부(62)가 충진되는 비아 홀(60)이 형성된다. As shown in FIG. 4, the adhesive sheet 10 includes a via hole 60 filled with a conductive connection 62 to electrically connect the first conductive pattern 20 and the second conductive pattern 30. Is formed.

도전성 연결부(62)는 도전성 연결부(2)는 Ag 페이스트, 나노 페이스트(Nano Paste) 또는 Sn 솔더 페이스트(Sn Solder Paste)가 사용될 수 있다. The conductive connector 62 may be formed of Ag paste, nano paste, or Sn solder paste.

Ag 페이스트는 Ag 분말 및 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지로 구성된다. 상기 열경화성 수지 또는 자외선 경화성 수지는 상온에서 액체 상태를 유지하고 있다가 열 또는 자외선이 가해지면 경화되는 수지로서, 에폭시 수지, 폴리에스터 수지, 아크릴 수지, 크실렌 수지, 폴리우레탄 수지, 우레아 수지, 아미노 수지, 알키드 수지 등이 사용될 수 있다. Ag paste is composed of a thermosetting resin or an ultraviolet curable resin that binds the Ag powder and the Ag powder. The thermosetting resin or the ultraviolet curable resin is a resin which is maintained in a liquid state at room temperature and then cured when heat or ultraviolet rays are applied. , Alkyd resins and the like can be used.

나노 페이스트(Nano Paste)는 나노 도전성 잉크와 도전성 파우더를 혼합하여 형성된다. 여기에서, 나노 도전성 잉크는 나노 사이즈의 Ag 입자가 포함된 잉크나 나노 사이즈의 Cu 입자가 포함된 잉크가 사용되고, 도전성 파우더는 Ag 파우더나 Cu 파우더가 사용된다. Nano paste is formed by mixing nano conductive ink and conductive powder. Here, the ink containing nano size Ag particle | grains or the ink containing nano size Cu particle | grains is used for nano conductive ink, Ag powder or Cu powder is used for electroconductive powder.

이때, 나노 페이스트의 Ag나 Cu 함량은 75~80% 정도이고, 파우더 사이즈는 10~200㎚ 정도이다. 그리고, 나노 페이스트(Nano Paste)의 점도는 50000~200000cps 정도가 사용되고, 소결 온도는 150℃~180℃에서 1시간 이내로 한다. At this time, the Ag or Cu content of the nano paste is about 75 to 80%, the powder size is about 10 ~ 200nm. The viscosity of the nano paste is about 50000 to 200,000 cps, and the sintering temperature is set within 150 hours at 150 ° C to 180 ° C.

구체적으로, 나노 페이스트(Nano Paste)는 나노 Ag 잉크와 Ag 파우더를 혼합하여 형성될 수 있고, 나노 Ag 잉크와 Cu 파우더를 혼합하여 형성될 수 있고, 나노 Cu 잉크와 Ag 파우더를 혼합하여 형성될 수 있고, 나노 Cu 잉크와 Cu 파우더를 혼합하여 형성될 수 있다. Specifically, the nano paste may be formed by mixing nano Ag ink and Ag powder, may be formed by mixing nano Ag ink and Cu powder, and may be formed by mixing nano Cu ink and Ag powder. And, it may be formed by mixing the nano Cu ink and Cu powder.

Sn 솔더 페이스트는 Cu, Sn 솔더 및 레진(Resin)을 혼합하여 형성되거나, Ag, Sn 솔더 및 레진(Resin)을 혼합하여 형성된다. Sn solder paste is formed by mixing Cu, Sn solder and resin, or Ag, Sn solder and resin (Resin).

그리고, 단일 PCB(40) 사이를 상호 접착시키는 접착층(42)에도 비아 홀(66)이 형성되고, 이 비아 홀(66)에는 도전성 연결부(62)가 충진되어 단일 PCB(40)의 도전패턴과 이웃하여 적층되는 단일 PCB의 도전패턴 사이를 전기적으로 연결한다. In addition, a via hole 66 is also formed in the adhesive layer 42 that bonds the single PCB 40 to each other, and the conductive hole 62 is filled in the via hole 66 to form a conductive pattern of the single PCB 40. Electrically connect the conductive patterns of a single PCB stacked next to each other.

여기에서, 제1도전패턴(20) 및 제2도전패턴(30)과 도전성 연결부(62) 사이는 적층하는 과정에서 박리현상이 발생되어 접합 불량을 초래하는 문제가 발생 될 수 있고, 도전성 연결부(62) 경화시 발생된 가스가 빠져나가지 못하고 비아 홀(60) 내부에 포집되어 도전패턴과 도전성 연결부의 접합면의 접합을 방해할 우려가 있다. Here, the first conductive pattern 20 and the second conductive pattern 30 and the conductive connecting portion 62, the peeling phenomenon occurs in the stacking process may cause a problem that causes a poor bonding, the conductive connecting portion ( 62) There is a fear that the gas generated during curing does not escape and is trapped inside the via hole 60 to prevent the bonding between the conductive pattern and the bonding surface of the conductive connection portion.

따라서, 이러한 문제를 해결하고자 도 4 및 도 5에 도시된 바와 같이, 제1도전패턴(20)과 제2도전패턴(30)의 도전성 연결부(62)와 접합되는 접합 부위에 복수의 배출홀(70)을 형성한다. Therefore, as shown in FIGS. 4 and 5 to solve this problem, a plurality of discharge holes are formed at the junction where the conductive connection portion 62 of the first conductive pattern 20 and the second conductive pattern 30 is joined. 70).

여기에서, 배출홀(70)의 형태는 도 5에 도시된 바와 같이, 복수의 일자형 패턴 형태로 형성될 수 있고, 도 6에 도시된 바와 같이, 복수의 다각형 구멍으로 형성될 수 있다. Here, the shape of the discharge hole 70 may be formed in the form of a plurality of straight pattern, as shown in Figure 5, it may be formed of a plurality of polygonal holes, as shown in FIG.

이와 같이, 도전성 연결부(62)의 접합 부위에 복수의 배출홀(70)이 형성되어, 이 배출홀(70)을 통해 도전성 연결부(62)의 경화시 발생되는 가스가 배출될 수 있도록 함과 아울러 배출홀(70)에 도전성 연결부(62)가 충진된 상태로 되어 접합면의 접촉 면적을 극대화시킬 수 있게 된다. As described above, a plurality of discharge holes 70 are formed at the junctions of the conductive connection parts 62 so that the gas generated during curing of the conductive connection parts 62 is discharged through the discharge holes 70. The conductive connection portion 62 is filled in the discharge hole 70 to maximize the contact area of the joint surface.

제1도전패턴(20)과 제2도전패턴(30)에 배출홀(70)을 형성하는 공정은 전도성 잉크를 기판의 표면에 패턴닝할 때 배출홀이 형성되는 마스크를 기판 위에 덮어서 형성할 수 있고, 잉크젯 프린터로 패터닝시 배출홀을 갖는 패턴으로 직접 형성될 수 있다. The process of forming the discharge hole 70 in the first conductive pattern 20 and the second conductive pattern 30 may be formed by covering the mask on which the discharge hole is formed when the conductive ink is patterned on the surface of the substrate. And may be directly formed into a pattern having discharge holes during patterning with an ink jet printer.

도 7은 본 발명의 다른 실시예에 따른 도전성 연결부의 접합부를 나타낸 도 1 A부의 확대도이다. 7 is an enlarged view of a portion of FIG. 1A showing a junction of a conductive connection portion according to another embodiment of the present invention.

다른 실시예에 따른 도전성 연결부의 접합부는 위의 일 실시예에서 설명한 접합부의 구조에 제1도전패턴(20)과 제2도전패턴(30)의 접합면에 요철(72)을 형성하여 제1도전패턴(20)가 제2도전패턴(30)의 접합면과 도전성 연결부의 접합면 사이의 접촉 면적을 증대시킴과 아울러 앵커(anchor) 효과를 발생시켜 접합면이 박리되는 것을 방지한다. According to another embodiment of the present invention, the junction of the conductive connection part is formed by forming the concave-convex 72 on the junction surface of the first conductive pattern 20 and the second conductive pattern 30 in the structure of the junction part described in the above embodiment. The pattern 20 increases the contact area between the joining surface of the second conductive pattern 30 and the joining surface of the conductive connection portion and generates an anchor effect to prevent the joining surface from peeling off.

여기에서, 제1도전패턴(20)과 제2도전패턴(30)의 접합면에 요철(72)을 형성하는 방법은 제1도전패턴(20)과 제2도전패턴(30)을 기판의 표면에 패턴닝한 후 제1도전패턴(20)과 제2도전패턴(30)의 접합면을 에칭 처리하여 요철을 형성한다. Here, in the method of forming the concave-convex 72 on the joining surface of the first conductive pattern 20 and the second conductive pattern 30, the first conductive pattern 20 and the second conductive pattern 30 may be formed on the surface of the substrate. After patterning, the joint surfaces of the first conductive pattern 20 and the second conductive pattern 30 are etched to form irregularities.

제1도전패턴(20)과 제2도전패턴(30)의 접합면을 에칭 처리하는 방법 이외에 제1도전패턴(20)과 제2도전패턴(30)의 접합면에 요철(72)을 형성할 수 있는 어떠한 방법도 적용이 가능하다. In addition to the method of etching the bonding surface of the first conductive pattern 20 and the second conductive pattern 30, the uneven surface 72 may be formed on the bonding surface of the first conductive pattern 20 and the second conductive pattern 30. Any method that can be applied is applicable.

제2강성 PCB 영역(300)은 위에서 설명한 제1강성 PCB 영역(100)을 제조하기 위해 단일 PCB를 복수로 적층할 때 같이 적층되어 형성된다. The second rigid PCB region 300 is formed by stacking together when a plurality of single PCBs are stacked to manufacture the first rigid PCB region 100 described above.

FPCB 영역(200)은 제1강성 PCB 영역(100)의 도전패턴과 제2강성 PCB 영역(300)의 도전패턴 사이를 전기적으로 연결하기 위한 것으로, 변형이 가능하도록 플랙시블한 형태를 갖는다. The FPCB region 200 is for electrically connecting between the conductive pattern of the first rigid PCB region 100 and the conductive pattern of the second rigid PCB region 300 and has a flexible shape so as to be deformable.

이러한 FPCB 영역(200)은 다층으로 적층되는 단일 PCB 중 중앙에 위치되는 단일 PCB와 일체로 형성된다. 일 예로, 단일 PCB(40)가 10층 적층구조일 경우 5장의 접착시트(10)가 적층되는데, 3번째 위치된 접착시트에 일체로 형성된다. The FPCB region 200 is integrally formed with a single PCB positioned in the center of a single PCB stacked in multiple layers. For example, when a single PCB 40 is a 10-layer laminated structure, five adhesive sheets 10 are stacked, and are integrally formed on the third adhesive sheet.

FPCB 영역(200)은 접착시트(80)와, 접착시트(80)의 일면에 전사되어 제1강성 PCB 영역(100)과 제2강성 PCB 영역(300)의 제1도전패턴들(20) 사이를 전기적으로 연결하는 제1연결패턴(82)과, 접착시트(80)의 타면에 전사되어 제1강성 PCB 영역(100)과 제2강성 PCB 영역(300)의 제2도전패턴들(30) 사이를 연결하는 제2연결패턴(84)을 포함한다. The FPCB region 200 is transferred to the adhesive sheet 80 and one surface of the adhesive sheet 80 to between the first conductive patterns 20 of the first rigid PCB region 100 and the second rigid PCB region 300. The first connection pattern 82 electrically connecting the second connection patterns 82 and the second conductive patterns 30 of the first rigid PCB region 100 and the second rigid PCB region 300 to be transferred to the other surface of the adhesive sheet 80. It includes a second connection pattern 84 for connecting between.

그리고, 제1연결패턴(82)과 제2연결패턴(84)의 표면에는 제1연결패턴(82)과 제2연결패턴(84)을 보호하는 접착층(86)이 부착된다. The adhesive layer 86 protecting the first connection pattern 82 and the second connection pattern 84 is attached to surfaces of the first connection pattern 82 and the second connection pattern 84.

여기에서, 접착시트(80)는 3 번째 단일 PCB의 접착시트(10)와 일체로 형성되고, 제1연결패턴(82)은 제1도전패턴(20)과 일체로 형성되고, 제2연결패턴(84)은 제2도전패턴(30)과 일체로 형성된다. 그리고, 접착층(86) 역시 단일 PCB(40)의 접착층(42)을 형성할 때 일체로 형성된다. Here, the adhesive sheet 80 is formed integrally with the adhesive sheet 10 of the third single PCB, the first connection pattern 82 is formed integrally with the first conductive pattern 20, the second connection pattern 84 is integrally formed with the second conductive pattern 30. In addition, the adhesive layer 86 is also integrally formed when forming the adhesive layer 42 of the single PCB 40.

이와 같이, FPCB 영역(200)은 제1강성 PCB 영역(100)과, 제2강성 PCB 영역(300)을 형성할 때 일체로 형성되므로 별도의 공정을 불필요하여 제조공정을 단축할 수 있다. As such, since the FPCB region 200 is integrally formed when the first rigid PCB region 100 and the second rigid PCB region 300 are formed, a separate process may be unnecessary, thereby shortening the manufacturing process.

그리고, FPBC 영역(200)은 도 1의 도면상 중앙에 위치되는 단일 PCB와 일체로 형성되지만, 이에 한정되지 않고, 다른 단일 PCB와 일체로 형성되는 것도 가능하다. In addition, the FPBC region 200 is integrally formed with a single PCB positioned in the center of FIG. 1, but is not limited thereto, and may be formed integrally with another single PCB.

도 8 내지 도 15는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 공정을 순서대로 나타낸 단면도들이다. 8 to 15 are cross-sectional views sequentially illustrating a manufacturing process of a multilayer printed circuit board according to an exemplary embodiment of the present invention.

먼저, 단일 PCB 제조공정을 설명한다. First, a single PCB manufacturing process will be described.

단일 PCB 제조공정을 살펴보면, 도 8에 도시된 바와 같이, 양면에 접착성을 갖는 양면 접착시트(10)를 준비한다. 그리고, 접착시트(10)를 드릴링하여 비아 홀(60)을 형성한다. Looking at a single PCB manufacturing process, as shown in Figure 8, to prepare a double-sided adhesive sheet 10 having an adhesive on both sides. In addition, the via sheet 60 is formed by drilling the adhesive sheet 10.

그리고, 비아 홀(60)에 도전성 연결부(62)를 충진한다. The conductive hole 62 is filled in the via hole 60.

도전성 연결부(2)는 Ag 페이스트, 나노 페이스트(Nano Paste) 또는 Sn 솔더 페이스트(Sn Solder Paste) 중 어느 하나가 사용된다. The conductive connecting portion 2 may be any one of an Ag paste, a nano paste, or a Sn solder paste.

Ag 페이스트는 Ag 분말 및 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지로 구성된다. 상기 열경화성 수지 또는 자외선 경화성 수지는 상온에서 액체 상태를 유지하고 있다가 열 또는 자외선이 가해지면 경화되는 수지로서, 에폭시 수지, 폴리에스터 수지, 아크릴 수지, 크실렌 수지, 폴리우레탄 수지, 우레아 수지, 아미노 수지, 알키드 수지 등이 사용될 수 있다. Ag paste is composed of a thermosetting resin or an ultraviolet curable resin that binds the Ag powder and the Ag powder. The thermosetting resin or the ultraviolet curable resin is a resin which is maintained in a liquid state at room temperature and then cured when heat or ultraviolet rays are applied. , Alkyd resins and the like can be used.

나노 페이스트(Nano Paste)는 나노 도전성 잉크와 도전성 파우더를 분산을 통해 형성되고 저온 소결하여 도전성 연결부를 형성된다. 여기에서, 나노 도전성 잉크는 나노 사이즈의 Ag 입자가 포함된 잉크나 나노 사이즈의 Cu 입자가 포함된 잉크가 사용되고, 도전성 파우더는 Ag 파우더나 Cu 파우더가 사용된다. Nano paste is formed by dispersing nano conductive ink and conductive powder and sintering at low temperature to form a conductive connection portion. Here, the ink containing nano size Ag particle | grains or the ink containing nano size Cu particle | grains is used for nano conductive ink, Ag powder or Cu powder is used for electroconductive powder.

이때, 나노 페이스트(Nano Paste)의 Ag나 Cu 함량은 75~80% 정도이고, 도전성 파우더 사이즈는 10~200㎚ 정도이다. 그리고, 나노 페이스트(Nano Paste)의 점도는 50000~200000cps 정도가 사용되고, 소결 온도는 150℃~180℃에서 1시간 이내로 한다. At this time, the Ag or Cu content of the nano paste (Nano Paste) is about 75 ~ 80%, the conductive powder size is about 10 ~ 200nm. The viscosity of the nano paste is about 50000 to 200,000 cps, and the sintering temperature is set within 150 hours at 150 ° C to 180 ° C.

구체적으로, 나노 페이스트(Nano Paste)는 나노 Ag 잉크와 Ag 파우더를 분산을 통해 형성될 수 있고, 나노 Ag 잉크와 Cu 파우더를 분산을 통해 형성될 수 있고, 나노 Cu 잉크와 Ag 파우더를 분산을 통해 형성될 수 있고, 나노 Cu 잉크와 Cu 파우더를 분산을 통해 형성될 수 있다. Specifically, the nano paste may be formed by dispersing the nano Ag ink and Ag powder, and may be formed by dispersing the nano Ag ink and Cu powder, and dispersing the nano Cu ink and Ag powder. It can be formed, and the nano Cu ink and the Cu powder can be formed through dispersion.

Sn 솔더 페이스트는 Cu, Sn 솔더 및 레진(Resin)을 혼합하여 형성되거나, Ag, Sn 솔더 및 레진(Resin)을 혼합하여 형성된다. Sn solder paste is formed by mixing Cu, Sn solder and resin, or Ag, Sn solder and resin (Resin).

이와 같이, 접착시트(10)의 비아 홀(60)에 도전성 연결부(62)를 충진하는 공정이 완료되면, 접착시트(10)에 제1도전패턴(20) 및 제2도전패턴(30)을 형성하는 공정을 수행한다. As such, when the process of filling the conductive connecting portion 62 in the via hole 60 of the adhesive sheet 10 is completed, the first conductive pattern 20 and the second conductive pattern 30 are applied to the adhesive sheet 10. Perform the process of forming.

제1도전패턴(20)을 형성하는 공정을 살펴보면, 먼저, 기판(50)에 제1도전패턴(20)을 형성한다. Referring to the process of forming the first conductive pattern 20, first, the first conductive pattern 20 is formed on the substrate 50.

기판(50)은 투명한 유리 기판이나 플렉시블(flexible)한 플라스틱 기판 또는 불투명한 절연 기판 예를 들면, 폴리아미드 필름(polyimide film) 등으로 형성된다. 여기서, 기판(50)의 두께는 8㎛ ~ 1mm가 바람직하다. The substrate 50 is formed of a transparent glass substrate, a flexible plastic substrate, or an opaque insulating substrate, for example, a polyimide film. Here, the thickness of the substrate 50 is preferably 8 μm to 1 mm.

제1도전패턴(20)은 기판(50)의 표면에 인쇄되는 시드층(22)과, 시드층(22)의 표면에 도금되는 도금층(24)을 포함한다. The first conductive pattern 20 includes a seed layer 22 printed on the surface of the substrate 50 and a plating layer 24 plated on the surface of the seed layer 22.

시드층(22)을 인쇄하는 방법은 시드층(22)을 형성하는 방법은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 비아그라 인쇄방법 중 어느 한 방법이 적용된다. The seed layer 22 may be printed by any of inkjet printing, screen printing, and viagra printing.

일 예로, 잉크젯 인쇄방법의 경우, 도 9에 도시된 바와 같이, 기판(50) 위에 금속 나노 입자 일 예로, 은 나노 입자로 이루어진 도전성 잉크(52)가 인쇄 헤드(54)의 노즐에서 배출되어 기판(50)상에 소정의 패턴으로 적층되어 잉크젯 패터닝이 이루어진다. 여기서, 시드층(22)의 두께는 1㎛ 이하의 얇은 두께이면 충분하다.For example, in the case of the inkjet printing method, as shown in FIG. 9, the conductive ink 52 made of metal nanoparticles, for example, silver nanoparticles, is discharged from the nozzle of the print head 54 on the substrate 50. The inkjet patterning is carried out by stacking on the 50 in a predetermined pattern. Here, the thickness of the seed layer 22 is sufficient to be a thin thickness of 1 μm or less.

그리고, 스크린 인쇄방법 및 비아그라 인쇄방법의 경우 도전성 페이스트를 도전물질로 이용하여 시드층(22)을 형성한다. 이때 시드층(22)의 두께는 10㎛ 이하가 된다. 여기서, 도전성 페이스트는 Ag 페이스트나 Cu 페이스트가 사용될 수 있다. In the screen printing method and the viagra printing method, the seed layer 22 is formed using the conductive paste as the conductive material. At this time, the thickness of the seed layer 22 is 10 μm or less. Here, Ag paste or Cu paste may be used as the conductive paste.

도금층(24)은 도 10에 도시된 바와 같이, 시드층(22)의 표면에 감싸지게 도금된다. 즉, 시드층(22)은 기판(50)의 부착된 일면을 제외한 양측면 및 상면이 도금층으로 감싸지게 된다. The plating layer 24 is plated to be wrapped around the surface of the seed layer 22, as shown in FIG. That is, the seed layer 22 is surrounded by the plating layer on both sides and the top surface except for one surface of the substrate 50 attached.

도금층(24)은 예를 들면, 구리 도금층으로 형성된다. 여기에서, 도금층(24)은 구리 이외에도 Au, Ag, Al, Ni, Sn 등의 도전성 금속중 어느 하나를 사용할 수 있으며, 도금방식은 습식 도금으로 진행된다. The plating layer 24 is formed of a copper plating layer, for example. Here, in addition to copper, the plating layer 24 may use any one of conductive metals such as Au, Ag, Al, Ni, and Sn, and the plating method is performed by wet plating.

또한, 시드층(22)을 형성한 후에 시드층(22)들 사이에 포토레지스트와 같은 감광막을 패터닝하여도 된다. 감광막은 보다 정밀한 패턴 구현을 위해 도금층(24)이 시드층(22) 상에서 옆으로 성장하는 것을 방지하기 위한 것이다. 따라서, 감광막의 두께는 시드층(22)의 두께보다 두껍고 도금층(24)의 두께보다 두껍거나 같게 하는 것이 바람직하다. After the seed layer 22 is formed, a photosensitive film such as a photoresist may be patterned between the seed layers 22. The photoresist film is to prevent the plating layer 24 from growing laterally on the seed layer 22 to realize a more precise pattern. Therefore, the thickness of the photoresist film is preferably made thicker than or equal to the thickness of the seed layer 22 and thicker than or equal to the thickness of the plating layer 24.

그리고, 감광막 영역을 제외한 시드층(22)의 표면에 도금층(24)을 소정 두께 및 크기로 도금한 후에 감광막을 제거하면 된다. Then, after plating the plating layer 24 to a predetermined thickness and size on the surface of the seed layer 22 except for the photoresist region, the photoresist layer may be removed.

여기에서, 기판(50)의 표면에 제1도전패턴(20)을 형성할 때 도 11에 도시된 바와 같이, 도전성 연결부(2)와 접합되는 접합면에 복수의 배출홀(70)을 형성한다. 여기에서, 배출홀(70)은 기판(50)의 표면에 도금층(24)을 도금할 때 도금층(24)의 패턴 형태를 배출홀(70)을 갖도록 동 도금을 하여 형성될 수 있고, 기판(50)의 표면에 배출홀(70)이 형성된 마스크를 배치한 후 동 도금을 실시하여 형성될 수 있다. Here, when the first conductive pattern 20 is formed on the surface of the substrate 50, as shown in FIG. 11, a plurality of discharge holes 70 are formed in the bonding surface that is joined to the conductive connecting portion 2. . Here, the discharge hole 70 may be formed by copper plating to have the discharge hole 70 in the pattern form of the plating layer 24 when plating the plating layer 24 on the surface of the substrate 50, the substrate ( 50 may be formed by disposing a mask on which the discharge hole 70 is formed on the surface of the substrate 50 and then performing copper plating.

그리고, 제1도전패턴(20)의 접합면에 요철(72)을 형성할 경우, 도 12에 도시된 바와 같이, 제1도전패턴(20)의 접합면을 에칭 처리하여 요철(72)을 형성한다. In addition, when the uneven surface 72 is formed on the bonding surface of the first conductive pattern 20, as illustrated in FIG. 12, the uneven surface 72 is formed by etching the bonding surface of the first conductive pattern 20. do.

그리고, 제1도전패턴(20)을 만드는 방법과 동일한 방법으로, 기판(50)에 제2도전패턴(30)을 형성한다. 즉, 도 13에 도시된 바와 같이, 기판(50)의 표면에 시드층(32)을 인쇄하고 시드층(32)의 표면에 도금층(34)을 도금하여 기판(50)의 표면에 제2도전패턴(30)을 형성한다. The second conductive pattern 30 is formed on the substrate 50 in the same manner as the method of making the first conductive pattern 20. That is, as shown in FIG. 13, the seed layer 32 is printed on the surface of the substrate 50 and the plating layer 34 is plated on the surface of the seed layer 32 to form a second conductive layer on the surface of the substrate 50. The pattern 30 is formed.

그리고, 제2도전패턴(30)의 전도성 연결부(62)와 접합되는 접합면에 배출홀(70)을 형성하고, 제2도전패턴(30)의 표면을 에칭 처리하여 요철(72)을 형성한다. In addition, the discharge hole 70 is formed in the joint surface that is joined to the conductive connecting portion 62 of the second conductive pattern 30, and the surface of the second conductive pattern 30 is etched to form the unevenness 72. .

기판(50)에 제1도전패턴(20)과 제2도전패턴(30)을 형성하는 과정이 완료되면, 접착시트(10)의 일면에 제1도전패턴(20)을 전사시키고, 접착시트(10)의 타면에 제2도전패턴을 전사시키는 공정을 수행한다. When the process of forming the first conductive pattern 20 and the second conductive pattern 30 on the substrate 50 is completed, the first conductive pattern 20 is transferred to one surface of the adhesive sheet 10, and the adhesive sheet ( A process of transferring the second conductive pattern to the other surface of 10) is performed.

즉, 도 14에 도시된 바와 같이, 접착시트(10)의 일면에 제1도전패턴(20)을 위치시키고, 접착시트(10)의 타면에 제2도전패턴(30)을 위치시킨 후, 접착시트(10)의 일면에 제1도전패턴(20)을 접촉시키고 접착시트(10)의 타면에 제2도전패턴(30)를 접촉시킨다. That is, as shown in FIG. 14, the first conductive pattern 20 is positioned on one surface of the adhesive sheet 10, the second conductive pattern 30 is positioned on the other surface of the adhesive sheet 10, and then the adhesive is bonded. The first conductive pattern 20 is in contact with one surface of the sheet 10, and the second conductive pattern 30 is in contact with the other surface of the adhesive sheet 10.

이때, 도전성 연결부(62)는 액체 상태이기 때문에 제1도전패턴(20)에 형성된 배출홀(70)에 삽입됨과 아울러 제2도전패턴(30)에 형성된 배출홀(70)에 충진된다. 그러면, 제1도전패턴(20) 및 제2도전패턴(30)과 도전성 연결부(62) 사이의 접촉면적을 증대시킨다.At this time, since the conductive connection portion 62 is in a liquid state, the conductive connection portion 62 is inserted into the discharge hole 70 formed in the first conductive pattern 20 and filled in the discharge hole 70 formed in the second conductive pattern 30. Then, the contact area between the first conductive pattern 20 and the second conductive pattern 30 and the conductive connecting portion 62 is increased.

그리고, 도전성 연결부(62)는 제1도전패턴(20) 및 제2도전패턴(30)에 형성된 요철(72)에 삽입되어 접촉면적을 증가시킴과 아울러 앵커효과를 발휘하게 된다. 이러한 상태에서, 일정 정도의 열을 정해진 시간 동안 가해주면 접착시트(10)의 일면에 제1도전패턴(20)이 접착되고, 접착시트(10)의 타면에 제2도전패턴(30)이 접착된다. The conductive connecting portion 62 is inserted into the unevenness 72 formed in the first conductive pattern 20 and the second conductive pattern 30 to increase the contact area and to exhibit an anchor effect. In this state, when a predetermined amount of heat is applied for a predetermined time, the first conductive pattern 20 is adhered to one surface of the adhesive sheet 10, and the second conductive pattern 30 is adhered to the other surface of the adhesive sheet 10. do.

그리고, 일정 정도의 열 또는 자외선을 정해진 시간 동안 가해주면 도전성 연결부(62)가 경화되고, 도전성 연결부(62)가 경화되는 과정에서 발생되는 가스는 배출홀(70)을 통해 외부로 배출된다. In addition, when a predetermined amount of heat or ultraviolet light is applied for a predetermined time, the conductive connection portion 62 is cured, and the gas generated in the process of curing the conductive connection portion 62 is discharged to the outside through the discharge hole 70.

그리고, 기판(50)을 분리하면 도 15에 도시된 바와 같이, 제1도전패턴(20)이 접착시트(10)의 일면에 전사되고, 제2도전패턴(30)이 접착시트(10)의 타면에 전사된다. When the substrate 50 is separated, as shown in FIG. 15, the first conductive pattern 20 is transferred to one surface of the adhesive sheet 10, and the second conductive pattern 30 is formed of the adhesive sheet 10. It is transferred to the other side.

이때, 제1도전패턴(20)과 제2도전패턴(30)은 도전성 연결부(62)에 의해 상호 전기적으로 연결된 상태가 된다. In this case, the first conductive pattern 20 and the second conductive pattern 30 are electrically connected to each other by the conductive connection portion 62.

이와 같은 공정을 수행하여 단일 PCB(40)가 제조되면, 단일 PCB(40) 사이에 접착층(44)을 부착하여 단일 PCB(40)를 복수로 적층한다. When a single PCB 40 is manufactured by performing such a process, the adhesive layer 44 is attached between the single PCB 40 to stack a plurality of single PCBs 40.

여기에서, 단일 PCB(40)는 제1강성 PCB 영역(100)과 제2강성 PCB 영역(300)이 일체로 형성되는 구조를 갖는다. 즉, 제1강성 PCB 영역(100)의 접착시트(10)와 제2강성 PCB 영역(300)의 접착시트(10)가 서로 분리된 상태로 형성된다. Here, the single PCB 40 has a structure in which the first rigid PCB region 100 and the second rigid PCB region 300 are integrally formed. That is, the adhesive sheet 10 of the first rigid PCB region 100 and the adhesive sheet 10 of the second rigid PCB region 300 are separated from each other.

그리고, 복수의 단일 PCB 중 하나는 FPCB 영역(200)이 일체로 형성된 구조를 갖는다. 즉, FPCB 영역(200)을 갖는 단일 PCB(40)는 접착시트(10)가 제1강성 PCB 영역(100)과 제2강성 PCB 영역(300)을 서로 연결하도록 한 장으로 형성되고, 제1강성 PCB 영역(100) 및 제2강성 PCB 영역(300)에 위치된 접착시트(80)의 양면에는 제1도전패턴(20)과 제2도전패턴(30)이 형성되고, FPCB 영역(200)에 위치된 접착시트(80)의 양면에는 제1연결패턴(82) 및 제2연결패턴(84)이 형성된다. In addition, one of the plurality of single PCBs has a structure in which the FPCB region 200 is integrally formed. That is, the single PCB 40 having the FPCB region 200 is formed in one sheet such that the adhesive sheet 10 connects the first rigid PCB region 100 and the second rigid PCB region 300 to each other. The first conductive pattern 20 and the second conductive pattern 30 are formed on both surfaces of the adhesive sheet 80 positioned in the rigid PCB region 100 and the second rigid PCB region 300, and the FPCB region 200 is formed. The first connection pattern 82 and the second connection pattern 84 are formed on both surfaces of the adhesive sheet 80 positioned at the.

이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limited to the embodiments set forth herein. Various changes and modifications may be made by those skilled in the art.

10: 접착시트 20: 제1도전패턴
22: 시드층 24: 도금층
30: 제2도전패턴 42: 접착층
44: 커버필름 50: 기판
60: 비아 홀 62: 도전성 연결부
70: 배출홀 72: 요철
80: 접착시트 82: 제1연결패턴
84: 제2연결패턴 86: 접착층
100: 제1강성 PCB 영역 200: FPCB 영역
300: 제2강성 PCB 영역
10: adhesive sheet 20: first conductive pattern
22: seed layer 24: plating layer
30: second conductive pattern 42: adhesive layer
44: cover film 50: substrate
60: via hole 62: conductive connection
70: discharge hole 72: irregularities
80: adhesive sheet 82: first connection pattern
84: second connection pattern 86: adhesive layer
100: first rigid PCB area 200: FPCB area
300: second rigid PCB area

Claims (25)

단일 PCB가 다수로 적층되는 제1강성 PCB 영역과, 상기 제1강성 PCB 영역에 일체로 연결되고 플랙시블한 연성을 갖는 FPCB 영역과, 상기 FPCB 영역의 다른 쪽에 일체로 연결되는 제2강성 PCB 영역을 포함하고,
상기 FPCB 영역은 상기 복수의 단일 PCB 중 하나에 형성되는 것을 특징으로 하는 다층 인쇄회로기판.
A first rigid PCB region in which a single PCB is stacked in a plurality; a FPCB region integrally connected to the first rigid PCB region and having a flexible ductility; and a second rigid PCB region integrally connected to the other side of the FPCB region. Including,
Wherein said FPCB region is formed in one of said plurality of single PCBs.
제1항에 있어서,
상기 단일 PCB는 접착시트;
상기 접착시트의 일면에 전사되는 제1도전패턴; 및
상기 접착시트의 타면에 전사되는 제2도전패턴을 포함하는 다층 인쇄회로기판.
The method of claim 1,
The single PCB is an adhesive sheet;
A first conductive pattern transferred to one surface of the adhesive sheet; And
A multilayer printed circuit board comprising a second conductive pattern transferred to the other surface of the adhesive sheet.
제2항에 있어서,
상기 접착시트의 표면에는 접착층이 부착되어 상기 단일 PCB 사이를 적층하는 것을 특징으로 하는 다층 인쇄회로기판.
The method of claim 2,
A multilayer printed circuit board, characterized in that the adhesive layer is attached to the surface of the adhesive sheet laminated between the single PCB.
제2항에 있어서,
상기 제1도전패턴과 제2도전패턴은 기판의 표면에 인쇄되는 시드층; 및
상기 시드층의 표면에 도금되는 도금층을 포함하는 다층 인쇄회로기판.
The method of claim 2,
The first conductive pattern and the second conductive pattern may include a seed layer printed on a surface of the substrate; And
And a plating layer plated on a surface of the seed layer.
제4항에 있어서,
상기 시드층은 도전성 잉크를 사용하는 잉크젯 인쇄방법, 도전성 페이스트를 사용하는 스크린 프린팅 인쇄방법 및 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 하는 다층 인쇄회로기판.
5. The method of claim 4,
The seed layer is a multilayer printed circuit board, characterized in that formed by any one of an inkjet printing method using a conductive ink, a screen printing printing method using a conductive paste and a gravure printing method.
제1항에 있어서,
상기 제2강성 PCB 영역은 상기 제1강성 PCB 영역과 일체로 형성되는 것을 특징으로 하는 다층 인쇄회로기판.
The method of claim 1,
And the second rigid PCB region is integrally formed with the first rigid PCB region.
제2항에 있어서,
상기 FPCB 영역은 접착시트와, 접착시트의 일면에 전사되어 제1도전패턴 사이를 전기적으로 연결하는 제1연결패턴과, 상기 접착시트의 타면에 전사되어 제2도전패턴 사이를 전기적으로 연결하는 제2연결패턴을 포함하는 다층 인쇄회로기판.
The method of claim 2,
The FPCB region may include an adhesive sheet, a first connection pattern transferred to one surface of the adhesive sheet to electrically connect the first conductive pattern, and a second connection pattern transferred to the other surface of the adhesive sheet to electrically connect the second conductive pattern. Multi-layer printed circuit board comprising a connection pattern.
제7항에 있어서,
상기 제1연결패턴의 표면 및 제2연결패턴의 표면에는 제1연결패턴의 표면 및 제2연결패턴을 보호하는 접착층을 부착되는 것을 특징으로 하는 다층 인쇄회로기판.
The method of claim 7, wherein
And a bonding layer for protecting the surface of the first connection pattern and the second connection pattern on the surface of the first connection pattern and the surface of the second connection pattern.
제2항에 있어서,
상기 접착시트에는 비아 홀이 형성되고, 상기 비아 홀에는 상기 제1도전패턴과 제2도전패턴 사이를 전기적으로 연결하는 도전성 연결부가 충진되고,
상기 제1도전패턴 및 제2도전패턴의 도전성 연결부와 접합되는 접합 부위에는 상기 도전성 연결부의 경화시 발생되는 가스를 배출시키고 상기 도전성 연결부가 채워져 접촉면적을 증대시키는 배출홀이 형성되는 것을 특징으로 하는 다층 인쇄회로기판.
The method of claim 2,
A via hole is formed in the adhesive sheet, and the via hole is filled with a conductive connection part for electrically connecting the first conductive pattern and the second conductive pattern.
Wherein the junction portion bonded to the conductive connection portion of the first conductive pattern and the second conductive pattern is characterized in that the discharge hole for discharging the gas generated during the curing of the conductive connection portion and the conductive connection portion is filled to increase the contact area Multilayer printed circuit boards.
제9항에 있어서,
상기 도전성 연결부는 Ag 페이스트, 나노 페이스트(Nano Paste) 및 Sn 솔더 페이스트(Sn Solder Paste) 중 어느 하나가 사용되는 것을 특징으로 하는 다층 인쇄회로기판.
10. The method of claim 9,
The conductive connection portion is a multilayer printed circuit board, characterized in that any one of Ag paste, nano paste (Nano Paste) and Sn solder paste (Sn Solder Paste) is used.
제10항에 있어서,
상기 Ag 페이스트는 Ag 분말과, 상기 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지를 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
The method of claim 10,
The Ag paste includes a Ag powder and a thermosetting resin or an ultraviolet curable resin that binds the Ag powder.
제10항에 있어서,
상기 나노 페이스트(Nano Paste)는 나노 도전성 잉크와 도전성 파우더가 혼합되어 형성되고,
상기 나노 도전성 잉크는 나노 Ag 잉크나 나노 Cu 잉크가 사용되고, 도전성 파우더는 Ag 파우더나 Cu 파우더가 사용되는 것을 특징으로 하는 다층 인쇄회로기판.
The method of claim 10,
The nano paste is formed by mixing a nano conductive ink and a conductive powder,
The nano conductive ink is a nano Ag ink or nano Cu ink is used, the conductive powder is a multilayer printed circuit board, characterized in that the Ag powder or Cu powder is used.
제10항에 있어서,
상기 Sn 솔더 페이스트(Sn Solder Paste)는 Cu, Sn 솔더 및 레진을 혼합하여 형성되거나, Ag, Sn 솔더 및 레진을 혼합하여 형성되는 것을 특징으로 하는 다층 인쇄회로기판.
The method of claim 10,
The Sn solder paste (Sn Solder Paste) is formed by mixing Cu, Sn solder and resin, or a multilayer printed circuit board, characterized in that formed by mixing Ag, Sn solder and resin.
제9항에 있어서,
상기 제1도전패턴 및 제2도전패턴의 표면에 형성되어 상기 도전성 연결부와의 접촉면적을 증대시키는 요철을 더 포함하는 다층 인쇄회로기판.
10. The method of claim 9,
And a concave-convex shape formed on surfaces of the first conductive pattern and the second conductive pattern to increase a contact area with the conductive connecting portion.
제14항에 있어서,
상기 요철은 상기 제1도전패턴 및 제2도전패턴의 표면을 에칭 처리하여 형성하는 것을 특징으로 하는 다층 인쇄회로기판.
15. The method of claim 14,
The irregularities are formed by etching the surfaces of the first conductive pattern and the second conductive pattern.
FPCB 영역을 갖는 단일 PCB를 제조하는 단계;
제1강성 PCB 영역과 제2강성 PCB 영역을 갖는 복수의 단일 PCB를 제조하는 단계;
상기 FPCB 영역을 갖는 단일 PCB에 제1강성 PCB 영역과 제2강성 PCB 영역을 갖는 복수의 단일 PCB를 적층하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
Fabricating a single PCB having an FPCB region;
Fabricating a plurality of single PCBs having a first rigid PCB region and a second rigid PCB region;
Stacking a plurality of single PCBs having a first rigid PCB region and a second rigid PCB region on a single PCB having the FPCB region.
제16항에 있어서,
상기 단일 PCB를 제조하는 단계는 전도성 연결부가 충진된 비아 홀을 갖는 접착시트를 준비하는 단계;
상기 접착시트의 일면에 제1도전패턴을 전사하는 단계; 및
상기 접착시트의 타면에 제2도전패턴을 전사하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
17. The method of claim 16,
The manufacturing of the single PCB may include preparing an adhesive sheet having via holes filled with conductive connections;
Transferring a first conductive pattern to one surface of the adhesive sheet; And
And transferring the second conductive pattern to the other surface of the adhesive sheet.
제17항에 있어서,
상기 도전성 연결부는 Ag 분말과, 상기 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지를 혼합한 Ag 페이스트가 사용되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
18. The method of claim 17,
Wherein the conductive connecting portion Ag powder, and the Ag paste mixed with a thermosetting resin or ultraviolet curable resin that binds the Ag powder is used, characterized in that the printed circuit board manufacturing method.
제17항에 있어서,
상기 도전성 연결부는 나노 Ag 잉크 또는 나노 Cu 잉크와, Ag 파우더 또는 Cu 파우더를 혼합하여 형성되는 나노 페이스트가 사용되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
18. The method of claim 17,
The conductive connecting portion is a nano paste or nano Cu ink, and a nano paste formed by mixing Ag powder or Cu powder is used.
제17항에 있어서,
상기 도전성 연결부는 Cu 또는 Ag와, Sn 솔더와, 레진을 혼합한 Sn 솔더 페이스트가 사용되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
18. The method of claim 17,
Wherein the conductive connection portion Cu or Ag, Sn solder, and a method of manufacturing a multilayer printed circuit board, characterized in that Sn solder paste mixed with a resin is used.
제17항에 있어서,
상기 제1도전패턴 및 제2도전패턴을 전사하는 단계는 기판의 표면에 제1도전패턴 및 제2도전패턴을 형성하는 단계;
상기 제1도전패턴 및 제2도전패턴를 상기 접착시트의 양면에 접착시키는 단계; 및
상기 제1도전패턴 및 제2도전패턴과 기판 사이를 분리하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
18. The method of claim 17,
The transferring of the first conductive pattern and the second conductive pattern may include forming a first conductive pattern and a second conductive pattern on a surface of the substrate;
Bonding the first conductive pattern and the second conductive pattern to both surfaces of the adhesive sheet; And
Method of manufacturing a multilayer printed circuit board comprising the step of separating between the first conductive pattern and the second conductive pattern and the substrate.
제21항에 있어서,
상기 기판에 제1도전패턴 및 제2도전패턴을 형성하는 단계는 기판의 표면에 시드층을 인쇄하는 단계; 및 상기 시드층의 표면에 도금층을 도금하는 단계를 포함하고,
상기 시드층은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
The method of claim 21,
Forming a first conductive pattern and a second conductive pattern on the substrate may include printing a seed layer on a surface of the substrate; And plating a plating layer on a surface of the seed layer,
The seed layer is a multi-layer printed circuit board manufacturing method, characterized in that formed by any one of the inkjet printing method, screen printing printing method, gravure printing method.
제21항에 있어서,
상기 제1도전패턴 및 제2도전패턴의 상기 도전성 연결부와 접합되는 접합 부위에 배출홀을 형성하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.
The method of claim 21,
The method of claim 1, further comprising forming a discharge hole in a junction portion of the first conductive pattern and the second conductive pattern that is joined to the conductive connection portion.
제21항에 있어서,
상기 제1도전패턴 및 제2도전패턴의 접합 부위에 배출홀을 형성한 후 제1도전패턴 및 제2도전패턴의 표면을 에칭 처리하여 요철을 형성하는 단계를 더 포함하는 다층 인쇄회로기판 제조방법.
The method of claim 21,
After forming the discharge hole in the junction portion of the first conductive pattern and the second conductive pattern and etching the surface of the first conductive pattern and the second conductive pattern further comprises the step of forming irregularities. .
제16항에 있어서,
상기 FPCB 영역을 갖는 단일 PCB를 제조하는 단계는 접착시트의 일면에 제1도전패턴과, 상기 제1도전패턴들 사이를 연결하는 제1연결패턴을 형성하는 단계;
상기 접착시트의 타면에 제2도전패턴과, 상기 제2도전패턴들 사이를 연결하는 제2연결패턴을 형성하는 단계; 및
상기 접착시트의 양면에 접착층을 형성하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
17. The method of claim 16,
The manufacturing of a single PCB having the FPCB region may include forming a first conductive pattern on one surface of an adhesive sheet and a first connection pattern connecting the first conductive patterns to each other;
Forming a second conductive pattern and a second connection pattern connecting the second conductive patterns to the other surface of the adhesive sheet; And
Method of manufacturing a multilayer printed circuit board comprising the step of forming an adhesive layer on both sides of the adhesive sheet.
KR1020110097785A 2011-09-27 2011-09-27 Multi layer pcb and manufacturing method thereof KR20130033851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110097785A KR20130033851A (en) 2011-09-27 2011-09-27 Multi layer pcb and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097785A KR20130033851A (en) 2011-09-27 2011-09-27 Multi layer pcb and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20130033851A true KR20130033851A (en) 2013-04-04

Family

ID=48436147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097785A KR20130033851A (en) 2011-09-27 2011-09-27 Multi layer pcb and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20130033851A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3911129A1 (en) * 2014-07-01 2021-11-17 Isola USA Corp. Prepregs and laminates having a uv curable resin layer
CN114900970A (en) * 2022-06-01 2022-08-12 深圳市深联电路有限公司 Manufacturing method of blood gas analysis and test medical board, PCB and terminal equipment
US11558962B2 (en) 2014-07-01 2023-01-17 Isola Usa Corp. Prepregs and laminates having a UV curable resin layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3911129A1 (en) * 2014-07-01 2021-11-17 Isola USA Corp. Prepregs and laminates having a uv curable resin layer
US11558962B2 (en) 2014-07-01 2023-01-17 Isola Usa Corp. Prepregs and laminates having a UV curable resin layer
CN114900970A (en) * 2022-06-01 2022-08-12 深圳市深联电路有限公司 Manufacturing method of blood gas analysis and test medical board, PCB and terminal equipment

Similar Documents

Publication Publication Date Title
TWI621388B (en) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
JP4061318B2 (en) Chip-embedded printed circuit board by plating and manufacturing method thereof
TWI225762B (en) Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP4876272B2 (en) Printed circuit board and manufacturing method thereof
TWI507096B (en) Multilayer printed circuit board and method for manufacturing same
JP5997260B2 (en) Printed circuit board and manufacturing method thereof
WO2007126090A1 (en) Circuit board, electronic device and method for manufacturing circuit board
KR101155624B1 (en) Embedded pcb and manufacturing method for the same
KR20090130727A (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
TWI463928B (en) Package substrate, package structure and methods for manufacturing same
TWI414217B (en) Embedded multilayer printed circuit board and method for manufacturing same
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP5075568B2 (en) Shielded circuit wiring board and method for manufacturing the same
KR20130033851A (en) Multi layer pcb and manufacturing method thereof
KR100716809B1 (en) A PCB using the ACF and manufacturing method thereof
KR20120130640A (en) Double layer fpcb and manufacting method thereof
KR20120061756A (en) Fpcb and manufacting method thereof
KR20120130639A (en) Double layer fpcb and manufacting method thereof
KR101376750B1 (en) Fpcb and manufacturing method thereof
JP2012169486A (en) Base material, wiring board, production method of base material and production method of wiring board
WO2011024469A1 (en) Substrate producing method and resin substrate
WO2018030262A1 (en) Method for manufacturing module component
TWI448229B (en) Rigid-flexible printed circuit board and method for manufacturing same
KR101313155B1 (en) Plating Method for PCB and Method for Manufacturing Flexible PCB Using the Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application