JP2012169486A - Base material, wiring board, production method of base material and production method of wiring board - Google Patents

Base material, wiring board, production method of base material and production method of wiring board Download PDF

Info

Publication number
JP2012169486A
JP2012169486A JP2011029899A JP2011029899A JP2012169486A JP 2012169486 A JP2012169486 A JP 2012169486A JP 2011029899 A JP2011029899 A JP 2011029899A JP 2011029899 A JP2011029899 A JP 2011029899A JP 2012169486 A JP2012169486 A JP 2012169486A
Authority
JP
Japan
Prior art keywords
resin layer
layer
wiring
base material
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011029899A
Other languages
Japanese (ja)
Inventor
Koji Honto
孝治 本戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2011029899A priority Critical patent/JP2012169486A/en
Publication of JP2012169486A publication Critical patent/JP2012169486A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a base material ensuring strong bonding of vias and a wiring board when multilayered, and to provide a wiring board, a production method of a base material, and a production method of a wiring board.SOLUTION: The substrate includes a resin layer 100, wiring layers 101-107 buried in the upper surface of the resin layer 100, and semi-cured vias 108, 109 having a sintering temperature equal to or lower than the softening temperature of the resin layer 100, and having one end in contact with the wiring layers 102, 106 and the other end exposed from the lower surface of the resin layer 100.

Description

本発明は、電子部品を実装するための基材、配線板、基材の製造方法及び配線板の製造方法に関する。   The present invention relates to a base material for mounting electronic components, a wiring board, a manufacturing method of the base material, and a manufacturing method of the wiring board.

電子機器の小型化、薄型化及び高機能化に伴って、電子機器に組み込まれる電子部品も小型化が進み、電子部品を実装する配線板(プリント配線板)の配線も微細化されてきている。同時に、情報関連機器では、信号周波数の広帯域化に対応して、部品間を連結する配線の短距離化が求められている。このため、高密度、高性能を達成するための配線板の多層化が必要不可欠となっている。   As electronic devices become smaller, thinner, and more functional, electronic components built into electronic devices are also becoming smaller, and the wiring of printed circuit boards (printed wiring boards) on which electronic components are mounted has become finer. . At the same time, information-related equipment is required to reduce the distance between wirings that connect components in response to a wider band of signal frequencies. For this reason, multilayering of wiring boards to achieve high density and high performance is indispensable.

配線の微細化のために、樹脂の射出成形により溝を有する基材を得て、同溝を導電性ペーストで充填させた片面基板及び両面基板を積層させた多層基板が知られている(例えば、特許文献1参照。)。   For miniaturization of wiring, a substrate having grooves by injection molding of resin is obtained, and a single-sided substrate in which the grooves are filled with a conductive paste and a multilayer substrate in which double-sided substrates are laminated (for example, , See Patent Document 1).

また、金型を用いて樹脂に凹型パターンを転写し、導電材料で同溝を充填しパターニングすることで配線パターンを得る手法が知られている(例えば、特許文献2参照。)。   In addition, a technique is known in which a concave pattern is transferred to a resin using a mold, and the groove is filled with a conductive material and patterned to obtain a wiring pattern (see, for example, Patent Document 2).

また、配線形成用の凸型パターンとビア形成用の凸型パターンを積み重ねた二段形状を有する金型を用いて樹脂に凹型パターンを転写し、導電材料で同溝を充填し、パターニングする手法が知られている(例えば、特許文献3参照。)。   Also, a method of patterning by transferring a concave pattern to a resin using a mold having a two-stage shape in which a convex pattern for wiring formation and a convex pattern for via formation are stacked, and filling the groove with a conductive material Is known (for example, see Patent Document 3).

また、パターン形成板を用いて金属薄膜を絶縁層に転写した後、レーザーによりビアホールを形成し、めっきにて充填する手法が知られている(例えば、特許文献4参照。)。   Further, a technique is known in which a metal thin film is transferred to an insulating layer using a pattern forming plate, and then a via hole is formed by laser and filled by plating (for example, see Patent Document 4).

また、導体パターンを絶縁層の両面に埋め込み、その後にビアホールを形成しめっきにて充填する手法が知られている(例えば、特許文献5参照。)。   In addition, a technique is known in which a conductor pattern is embedded on both surfaces of an insulating layer, and then a via hole is formed and filled by plating (see, for example, Patent Document 5).

特開2001−244609号公報JP 2001-244609 A 特開2001−320150号公報JP 2001-320150 A 特開2005−108924号公報JP 2005-108924 A 特開2006−196768号公報JP 2006-196768 A 特開2008−277737号公報JP 2008-277737 A

しかしながら、配線層が埋設された複数の基材を積層して多層化させた際に、ビアと配線層とを強固に接合することができないという問題があった。   However, when a plurality of base materials in which wiring layers are embedded are laminated to form a multilayer, there has been a problem that the vias and the wiring layers cannot be firmly bonded.

上記問題点を鑑み、本発明は、多層化した際にビアと配線層とを強固に接合することができる基材、配線板、基材の製造方法及び配線板の製造方法を提供することを目的とする。   In view of the above problems, the present invention provides a base material, a wiring board, a manufacturing method of the base material, and a manufacturing method of the wiring board that can firmly bond the via and the wiring layer when multilayered. Objective.

本発明の一態様によれば、樹脂層と、樹脂層の上面に埋設された配線層と、樹脂層の軟化温度以下の焼結温度を有し、配線層に一端が接触し且つ樹脂層の下面から他端が露出した半硬化状態のビアとを備える基材が提供される。   According to one aspect of the present invention, the resin layer, the wiring layer embedded in the upper surface of the resin layer, and a sintering temperature that is equal to or lower than the softening temperature of the resin layer, one end of which is in contact with the wiring layer and the resin layer A base material is provided comprising a semi-cured via with the other end exposed from the lower surface.

本発明の一態様に係る基材において、配線層の材料とビアの材料とが異なっていても良い。   In the substrate according to one embodiment of the present invention, the wiring layer material and the via material may be different.

本発明の一態様に係る基材において、配線層とビアとの間に形成された合金層を更に備えていても良い。   The base material according to one embodiment of the present invention may further include an alloy layer formed between the wiring layer and the via.

本発明の一態様に係る基材において、配線層のビアと接合する表面の算術平均粗さが1μm以下であっても良い。   In the base material according to one embodiment of the present invention, the arithmetic average roughness of the surface bonded to the via of the wiring layer may be 1 μm or less.

本発明の一態様に係る基材において、樹脂層の下面に配置された接着層を更に備えていても良い。   The base material according to one embodiment of the present invention may further include an adhesive layer disposed on the lower surface of the resin layer.

本発明の他の一態様によれば、複数の基材を積層した配線板であって、複数の基材の少なくとも一つが、樹脂層と、樹脂層の上面に埋設された配線層と、樹脂層の軟化温度以下の焼結温度を有し、配線層に一端が接合され、樹脂層の下面側に積層された他の基材の配線層に他端が接合されたビアとを備える配線板が提供される。   According to another aspect of the present invention, a wiring board in which a plurality of base materials are laminated, wherein at least one of the plurality of base materials is a resin layer, a wiring layer embedded in an upper surface of the resin layer, and a resin A wiring board having a sintering temperature equal to or lower than the softening temperature of the layer, one end joined to the wiring layer, and a via joined to the wiring layer of another substrate laminated on the lower surface side of the resin layer Is provided.

本発明の他の一態様に係る配線板において、複数の基材の間にそれぞれ配置された接着層を更に備えていても良い。   The wiring board according to another embodiment of the present invention may further include an adhesive layer disposed between each of the plurality of base materials.

本発明の更に他の一態様によれば、凸部を有する金型と樹脂層を用意する工程と、凸部を樹脂層の上面に圧入し、樹脂層に凹部を形成する工程と、金型を樹脂層から離型する工程と、凹部に導電材料を充填及び焼結することにより樹脂層の上面に配線層を埋設する工程と、樹脂層の下面に、配線層の一部が露出するように開口部を形成する工程と、開口部に、樹脂層の軟化温度以下の焼結温度を有する導電材料を充填し、半硬化状態のビアを形成する工程とを含む基材の製造方法が提供される。   According to still another aspect of the present invention, a step of preparing a mold having a convex portion and a resin layer, a step of press-fitting the convex portion into the upper surface of the resin layer, and forming a concave portion in the resin layer, a mold, The step of releasing the resin layer from the resin layer, the step of embedding the wiring layer in the upper surface of the resin layer by filling and sintering the conductive material in the recesses, and a portion of the wiring layer exposed on the lower surface of the resin layer A method for manufacturing a base material is provided, which includes a step of forming an opening in the substrate, and a step of filling the opening with a conductive material having a sintering temperature equal to or lower than the softening temperature of the resin layer to form a semi-cured via. Is done.

本発明の更に他の一態様に係る基材の製造方法において、半硬化状態の導電材料を充填する工程は、樹脂層の下面から導電材料の先端を突出させることを含んでいても良い。   In the base material manufacturing method according to yet another aspect of the present invention, the step of filling the semi-cured conductive material may include projecting the tip of the conductive material from the lower surface of the resin layer.

本発明の更に他の一態様に係る基材の製造方法において、配線層を埋設する工程において導電材料の余剰部分が形成された場合、配線層を埋設する工程の後に、余剰部分を除去する工程を更に含んでいても良い。   In the method for manufacturing a base material according to still another aspect of the present invention, when the surplus portion of the conductive material is formed in the step of embedding the wiring layer, the step of removing the surplus portion after the step of embedding the wiring layer. May further be included.

本発明の更に他の一態様によれば、凸部を有する金型と樹脂層を用意する段階と、凸部を樹脂層の上面に圧入し、樹脂層に凹部を形成する段階と、金型を樹脂層から離型する段階と、凹部に導電材料を充填及び焼結することにより樹脂層の上面に配線層を埋設する段階と、樹脂層の下面に、配線層の一部が露出するように開口部を形成する段階と、開口部に、樹脂層の軟化温度以下の焼結温度を有する導電材料を充填し、半硬化状態のビアを形成する段階により、基材を作製する工程と、基材を少なくとも一つ含む複数の基材を積層する工程と、軟化温度以上の温度で複数の基材を加熱しながら複数の基材を圧着するとともに、半硬化状態のビアを硬化させ、配線層と接合させる工程とを含む配線板の製造方法が提供される。   According to still another aspect of the present invention, a step of preparing a mold having a convex portion and a resin layer, a step of press-fitting the convex portion into the upper surface of the resin layer, and forming a concave portion in the resin layer, a mold, The step of releasing the resin layer from the resin layer, the step of embedding the wiring layer on the upper surface of the resin layer by filling and sintering the conductive material in the recesses, and a portion of the wiring layer exposed on the lower surface of the resin layer A step of forming a base material by the step of forming an opening in the step, and filling the opening with a conductive material having a sintering temperature equal to or lower than the softening temperature of the resin layer to form a semi-cured via; Laminating a plurality of substrates including at least one substrate, crimping the plurality of substrates while heating the plurality of substrates at a temperature equal to or higher than the softening temperature, curing the semi-cured via, and wiring There is provided a method of manufacturing a wiring board including a step of bonding to a layer.

本発明の更に他の一態様に係る配線板の製造方法において、複数の基材を圧着する工程は、配線層とビアとの間に合金層を形成しても良い。   In the method for manufacturing a wiring board according to still another aspect of the present invention, the step of crimping the plurality of base materials may form an alloy layer between the wiring layer and the via.

本発明の更に他の一態様に係る配線板の製造方法において、配線層を埋設する工程と、開口部を形成する工程の間に、樹脂層の下面に接着層を形成する工程を更に含んでいても良い。   In the method for manufacturing a wiring board according to still another aspect of the present invention, the method further includes the step of forming an adhesive layer on the lower surface of the resin layer between the step of burying the wiring layer and the step of forming the opening. May be.

本発明によれば、多層化した際にビアと配線層とを強固に接合することができる基材、配線板、基材の製造方法及び配線板の製造方法を提供することができる。   According to the present invention, it is possible to provide a base material, a wiring board, a manufacturing method of the base material, and a manufacturing method of the wiring board that can firmly bond the via and the wiring layer when multilayered.

本発明の実施の形態に係る基材の一例を示す断面図である。It is sectional drawing which shows an example of the base material which concerns on embodiment of this invention. 本発明の実施の形態に係る基材の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the base material which concerns on embodiment of this invention. 本発明の実施の形態に係る基材の製造方法の一例を説明するための図2に引き続く工程断面図である。It is process sectional drawing following FIG. 2 for demonstrating an example of the manufacturing method of the base material which concerns on embodiment of this invention. 本発明の実施の形態に係る基材の製造方法の一例を説明するための図3に引き続く工程断面図である。It is process sectional drawing following FIG. 3 for demonstrating an example of the manufacturing method of the base material which concerns on embodiment of this invention. 本発明の実施の形態に係る基材の製造方法の一例を説明するための図4に引き続く工程断面図である。It is process sectional drawing following FIG. 4 for demonstrating an example of the manufacturing method of the base material which concerns on embodiment of this invention. 本発明の実施の形態に係る基材の製造方法の一例を説明するための図5に引き続く工程断面図である。It is process sectional drawing following FIG. 5 for demonstrating an example of the manufacturing method of the base material which concerns on embodiment of this invention. 本発明の実施の形態に係る基材の製造方法の一例を説明するための図6に引き続く工程断面図である。FIG. 7 is a process cross-sectional view subsequent to FIG. 6 for describing an example of a method for manufacturing a base material according to an embodiment of the present invention. 本発明の実施の形態に係る配線板の一例を示す断面図である。It is sectional drawing which shows an example of the wiring board which concerns on embodiment of this invention. 本発明の実施の形態に係る配線板の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the wiring board which concerns on embodiment of this invention. 本発明の実施の形態の第1の変形例に係る基材の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the base material which concerns on the 1st modification of embodiment of this invention. 本発明の実施の形態の第1の変形例に係る基材の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the base material which concerns on the 1st modification of embodiment of this invention. 本発明の実施の形態の第1の変形例に係る基材の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the base material which concerns on the 1st modification of embodiment of this invention. 本発明の実施の形態の第2の変形例に係る配線板の一例を示す断面図である。It is sectional drawing which shows an example of the wiring board which concerns on the 2nd modification of embodiment of this invention. 本発明の実施の形態の第2の変形例に係る配線板の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the wiring board which concerns on the 2nd modification of embodiment of this invention. 本発明の実施の形態の第3の変形例に係る配線板の一例を示す断面図である。It is sectional drawing which shows an example of the wiring board which concerns on the 3rd modification of embodiment of this invention. 本発明の実施の形態の第3の変形例に係る配線板の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the wiring board which concerns on the 3rd modification of embodiment of this invention. 本発明の実施の形態の第4の変形例に係る基材の一例を示す断面図である。It is sectional drawing which shows an example of the base material which concerns on the 4th modification of embodiment of this invention. 本発明の実施の形態の第4の変形例に係る基材の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the base material which concerns on the 4th modification of embodiment of this invention. 本発明の実施の形態の第4の変形例に係る基材の製造方法の一例を説明するための図18に引き続く工程断面図である。It is process sectional drawing following FIG. 18 for demonstrating an example of the manufacturing method of the base material which concerns on the 4th modification of embodiment of this invention. 本発明の実施の形態の第4の変形例に係る基材の製造方法の一例を説明するための図19に引き続く工程断面図である。It is process sectional drawing following FIG. 19 for demonstrating an example of the manufacturing method of the base material which concerns on the 4th modification of embodiment of this invention. 本発明の実施の形態の第5の変形例に係る配線板の一例を示す断面図である。It is sectional drawing which shows an example of the wiring board which concerns on the 5th modification of embodiment of this invention. 本発明の実施の形態の第5の変形例に係る配線板の製造方法の一例を説明するための工程断面図である。It is process sectional drawing for demonstrating an example of the manufacturing method of the wiring board which concerns on the 5th modification of embodiment of this invention.

次に、図面を参照して、本発明の実施の形態及び第1〜第5の変形例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   Next, with reference to the drawings, embodiments of the present invention and first to fifth modifications will be described. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

また、以下に示す実施の形態及び第1〜第5の変形例は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。   The following embodiments and first to fifth modifications are examples of devices and methods for embodying the technical idea of the present invention, and the technical idea of the present invention is as follows. The material, shape, structure, arrangement, etc. of the component parts are not specified as follows. The technical idea of the present invention can be variously modified within the scope of the claims.

(基材の構造)
本発明の実施の形態に係る基材は、図1に示すように、樹脂層100と、樹脂層100の上面に埋設された配線層101〜107と、樹脂層100の軟化温度以下の焼結温度を有し、配線層102,106に一端がそれぞれ接触し、樹脂層100の下面から他端がそれぞれ露出した半硬化状態のビア108,109とを備える。
(Base material structure)
As shown in FIG. 1, the base material according to the embodiment of the present invention includes a resin layer 100, wiring layers 101 to 107 embedded in the upper surface of the resin layer 100, and a sintering temperature equal to or lower than the softening temperature of the resin layer 100. Semi-cured vias 108 and 109 having a temperature and having one end in contact with the wiring layers 102 and 106 and the other end exposed from the lower surface of the resin layer 100 are provided.

ここで、樹脂層100の軟化温度とは、樹脂層100が軟化し始める温度である熱変形温度又はガラス転移温度を意味する。熱変形温度とは、試験法規格で規定された荷重を与えた状態で、試料の温度を上げていき、たわみの大きさが一定の値になる温度をいう。ガラス転移温度とは、物質が温度の降下により急激にその粘度を増し、ほとんど流動性を失って非晶質固体となる変化をするときの温度をいう。軟化温度として熱変形温度又はガラス転移温度のいずれを採用するかは適宜選択可能である。   Here, the softening temperature of the resin layer 100 means a heat deformation temperature or a glass transition temperature which is a temperature at which the resin layer 100 starts to soften. The heat distortion temperature is a temperature at which the magnitude of the deflection becomes a constant value by raising the temperature of the sample in a state where a load specified by the test method standard is applied. The glass transition temperature refers to the temperature at which a substance rapidly changes its viscosity due to a decrease in temperature and almost loses its fluidity and changes to an amorphous solid. It is possible to appropriately select which of the heat distortion temperature and the glass transition temperature is used as the softening temperature.

ビア108,109は直径30μm程度、高さ15μm程度である。配線層101〜107のラインパターン部分の線幅は1μm〜10μm程度、高さは3μm〜10μm程度である。樹脂層100の厚さは、10μm〜25μm程度である。   The vias 108 and 109 have a diameter of about 30 μm and a height of about 15 μm. The line width of the line pattern portion of the wiring layers 101 to 107 is about 1 μm to 10 μm, and the height is about 3 μm to 10 μm. The thickness of the resin layer 100 is about 10 μm to 25 μm.

樹脂層100の材料としては、エポキシ樹脂等の熱硬化前の半硬化状態の熱硬化性樹脂、又は熱可塑性ポリイミド、ポリオレフィン若しくは液晶ポリマー等の熱可塑性樹脂が使用可能である。樹脂層100の軟化温度は、例えば240℃〜300℃程度である。   As a material of the resin layer 100, a semi-cured thermosetting resin such as an epoxy resin, or a thermoplastic resin such as thermoplastic polyimide, polyolefin, or liquid crystal polymer can be used. The softening temperature of the resin layer 100 is, for example, about 240 ° C to 300 ° C.

ビア108,109の材料としては、導電性ペースト又は導電性インク等の導電材料が使用可能である。導電性ペーストとしては、例えばニッケル(Ni)、金(Au)、銀(Ag)、銅(Cu)、亜鉛(Zn)、アルミニウム(Al)、鉄(Fe)、タングステン(W)等から選択される少なくとも1種類の低電気抵抗の金属粒子と、ビスマス(Bi)、インジウム(In)、鉛(Pb)から選択される少なくとも1種類の低融点金属粒子を含み、更に錫(Sn)を成分として含有し、エポキシ、アクリル又はウレタン等を主成分とするバインダ成分を混合したペースト(メタライズペースト)が使用可能である。この導電性ペーストは、常温で半硬化(未硬化を含む。)の軟質状態にあり、熱処理等により完全に硬化するとともに接着機能を果たす。この導電性ペーストは、錫(Sn)と低融点金属が200℃以下で溶融し合金を形成することができる。特に、銅(Cu)や銀(Ag)等とは金属間化合物を形成する。   As the material of the vias 108 and 109, a conductive material such as a conductive paste or a conductive ink can be used. The conductive paste is selected from, for example, nickel (Ni), gold (Au), silver (Ag), copper (Cu), zinc (Zn), aluminum (Al), iron (Fe), tungsten (W), etc. At least one kind of low electric resistance metal particles, and at least one kind of low melting point metal particles selected from bismuth (Bi), indium (In), and lead (Pb), and tin (Sn) as a component. A paste (metallized paste) containing a binder component containing epoxy, acrylic or urethane as a main component can be used. This conductive paste is in a soft state that is semi-cured (including uncured) at room temperature, and is completely cured by a heat treatment or the like and performs an adhesive function. In this conductive paste, tin (Sn) and a low melting point metal can be melted at 200 ° C. or less to form an alloy. In particular, copper (Cu), silver (Ag), and the like form an intermetallic compound.

更に、ビア108,109の材料として、粒子径がナノレベルの金(Au)、銀(Ag)、銅(Cu)又はニッケル(Ni)等のフィラーが、エポキシ、アクリル又はウレタン等を主成分とするバインダ成分に混合されたナノペーストが使用可能である。   Furthermore, as a material for the vias 108 and 109, a filler such as gold (Au), silver (Ag), copper (Cu), or nickel (Ni) having a particle size of nano level is mainly composed of epoxy, acrylic, urethane, or the like. Nanopaste mixed with the binder component to be used can be used.

更に、ビア108,109の材料として、銀(Ag)、銅(Cu)又はニッケル(Ni)等の粒子が、エポキシ、アクリル又はウレタン等を主成分とするバインダ成分に混合されたペースト(粉体接触型ペースト)を用いることもできる。このペーストは、金属粒子同士が接触することで電気的接続をする。   Furthermore, as a material for the vias 108 and 109, a paste (powder) in which particles such as silver (Ag), copper (Cu), or nickel (Ni) are mixed with a binder component mainly composed of epoxy, acrylic, urethane, or the like. A contact-type paste) can also be used. This paste is electrically connected by contacting metal particles.

ビア108,109は焼結していない半硬化状態を有する。ビア108,109の焼結温度は、樹脂層100の軟化温度以下であり、例えば180℃〜240℃程度である。   The vias 108 and 109 have a semi-cured state that is not sintered. The sintering temperature of the vias 108 and 109 is equal to or lower than the softening temperature of the resin layer 100, for example, about 180 ° C. to 240 ° C.

配線層101〜107の材料としては、上述したビア108,109の材料と同様の材料が使用可能である。配線層101〜107の焼結温度は、樹脂層100の軟化温度以下であり、例えば180℃〜240℃程度である。配線層102,106のビア108,109と接する下面の算術平均粗さRaは、1.0μm以下程度が好ましく、0.1μm以下程度がより好ましい。   As the material of the wiring layers 101 to 107, the same material as that of the vias 108 and 109 described above can be used. The sintering temperature of the wiring layers 101 to 107 is not higher than the softening temperature of the resin layer 100, and is, for example, about 180 ° C to 240 ° C. The arithmetic average roughness Ra of the lower surfaces of the wiring layers 102 and 106 in contact with the vias 108 and 109 is preferably about 1.0 μm or less, and more preferably about 0.1 μm or less.

ビア108,109及び配線層101〜107は、互いに同じ材料を用いても良く、互いに異なる材料を用いても良い。例えば、ビア108,109として銅(Cu)を含有するナノペーストを使用し、配線層101〜107として錫(Sn)を含有するペーストを使用した場合、ビア108,109と配線層102,106との間にCuSn又はCuSn等の組成からなる合金層(金属間化合物層)がそれぞれ形成される。これにより、ビア108,109と配線層102,106とをそれぞれ強固に接合することができる。 The vias 108 and 109 and the wiring layers 101 to 107 may use the same material or different materials. For example, when a nano paste containing copper (Cu) is used as the vias 108 and 109 and a paste containing tin (Sn) is used as the wiring layers 101 to 107, the vias 108 and 109 and the wiring layers 102 and 106 In between, an alloy layer (intermetallic compound layer) having a composition such as Cu 3 Sn or Cu 6 Sn is formed. As a result, the vias 108 and 109 and the wiring layers 102 and 106 can be firmly bonded to each other.

本発明の実施の形態に係る基材によれば、図1に示した基材を少なくとも一つ含む複数の基材を積層し多層化する際に、配線層102,106とビア108,109との間、及びビア108,109と下層の基材の配線層との間をそれぞれ強固に接合することができる。   According to the base material according to the embodiment of the present invention, when a plurality of base materials including at least one base material shown in FIG. 1 are laminated and multilayered, the wiring layers 102 and 106 and the vias 108 and 109 And between the vias 108 and 109 and the wiring layer of the underlying substrate can be firmly bonded.

更に、配線層101〜107の上面の高さが、樹脂層100の上面の高さと略一致しているので、多層化した際に平坦に積層することができる。   Furthermore, since the height of the upper surface of the wiring layers 101 to 107 is substantially the same as the height of the upper surface of the resin layer 100, the wiring layers 101 to 107 can be laminated flatly when being multilayered.

(基材の製造方法)
次に、本発明の実施の形態に係る基材の製造方法の一例を、図2〜図7を用いて説明する。なお、以下に示す製造方法は一例であり特に限定されるものではなく、種々の製造方法により製造することが可能である。
(Manufacturing method of substrate)
Next, an example of the manufacturing method of the base material which concerns on embodiment of this invention is demonstrated using FIGS. In addition, the manufacturing method shown below is an example, and it is not specifically limited, It can manufacture with various manufacturing methods.

(イ)図2に示すように、金型(モールド)5及び樹脂層100を用意する。金型5は、支持部50と、支持部50に設けられ、配線層101〜107を形成するための凸部51〜57を有する。凸部51〜57のパターンのピッチや材質は必要に応じて適宜変更することが可能である。金型5の材料としては、シリコン(Si)、ニッケル(Ni)、銅(Cu)、ダイヤモンドライクカーボン(DLC)等が使用可能である。また、金型5の表面には市販のフッ素系シランカップリング剤等の離型剤で離型処理を施しておいてもよい。本発明の実施の形態では、最小ライン/スペースが5μm/5μm、高さ5μmのパターンを有し、シリコン(Si)からなる金型5を用意した。一方、樹脂層100の材料としては、エポキシ樹脂等の半硬化状態の熱硬化性樹脂、又は熱可塑性ポリイミド、ポリオレフィン若しくは液晶ポリマー等の熱可塑性樹脂等が使用可能である。本発明の実施の形態においては、厚さ25μmの熱可塑性ポリイミドからなる樹脂フィルムを用意した。   (A) As shown in FIG. 2, a mold (mold) 5 and a resin layer 100 are prepared. The mold 5 includes a support portion 50 and convex portions 51 to 57 provided on the support portion 50 for forming the wiring layers 101 to 107. The pitch and material of the pattern of the convex portions 51 to 57 can be appropriately changed as necessary. As a material for the mold 5, silicon (Si), nickel (Ni), copper (Cu), diamond-like carbon (DLC), or the like can be used. Further, the surface of the mold 5 may be subjected to a release treatment with a release agent such as a commercially available fluorine-based silane coupling agent. In the embodiment of the present invention, a mold 5 made of silicon (Si) having a pattern with a minimum line / space of 5 μm / 5 μm and a height of 5 μm was prepared. On the other hand, as the material of the resin layer 100, a semi-cured thermosetting resin such as an epoxy resin, or a thermoplastic resin such as thermoplastic polyimide, polyolefin, or liquid crystal polymer can be used. In the embodiment of the present invention, a resin film made of thermoplastic polyimide having a thickness of 25 μm was prepared.

(ロ)図3に示すように、樹脂層100の軟化温度以上の温度(例えば240℃〜300℃程度)で樹脂層100を加熱して金型5を樹脂層100に圧入する。これにより、樹脂層100の上面に凸部51〜57が転写され、凹部61〜67が形成される。その後、樹脂層100が軟化する温度以下に冷却し、図4に示すように樹脂層100から金型5を離型する。   (B) As shown in FIG. 3, the resin layer 100 is heated at a temperature equal to or higher than the softening temperature of the resin layer 100 (for example, about 240 ° C. to 300 ° C.) to press-fit the mold 5 into the resin layer 100. Thereby, the convex parts 51-57 are transcribe | transferred on the upper surface of the resin layer 100, and the recessed parts 61-67 are formed. Thereafter, the resin layer 100 is cooled below the softening temperature, and the mold 5 is released from the resin layer 100 as shown in FIG.

(ハ)図5に示すように凹部61〜67にスパッタや無電解めっきにてシード層を形成し、シード層に給電して電解めっきにより凹部61〜67に導電材料を充填することにより、配線層101〜107を形成する。なお、導電性ペーストを印刷することで導電材料を充填し、導電材料の焼結温度以上の温度(例えば180℃〜240℃程度)で焼結することにより配線層101〜107を形成してもよい。   (C) As shown in FIG. 5, a wiring layer is formed by forming a seed layer in the recesses 61 to 67 by sputtering or electroless plating, supplying power to the seed layer, and filling the recesses 61 to 67 with a conductive material by electrolytic plating. Layers 101-107 are formed. The wiring layers 101 to 107 may be formed by filling a conductive material by printing a conductive paste and sintering at a temperature higher than the sintering temperature of the conductive material (for example, about 180 ° C. to 240 ° C.). Good.

(ニ)図5に示すように凹部61〜67からはみ出し樹脂層100の表面を覆うような導電材料の余剰部分110がある場合、この余剰部分110を研磨又はエッチング等により除去する。この結果、図6に示すように配線層101〜107が埋設された樹脂層100が得られる。なお、導電材料の充填条件を最適化する等により、余剰部分110が形成されない場合、この工程を省略することができる。   (D) As shown in FIG. 5, when there is an excess portion 110 of the conductive material that protrudes from the recesses 61 to 67 and covers the surface of the resin layer 100, the excess portion 110 is removed by polishing or etching. As a result, the resin layer 100 in which the wiring layers 101 to 107 are embedded as shown in FIG. 6 is obtained. Note that this step can be omitted when the surplus portion 110 is not formed, for example, by optimizing the filling conditions of the conductive material.

(ホ)図7に示すように、樹脂層100の下面の所定の位置にレーザーにより開口部(ビアホール)68,69を形成する。レーザーとしては、エキシマレーザー、炭酸(CO)レーザー、UVレーザー等を用いることができる。本発明の実施の形態では、紫外線(UV)レーザーにより直径30μmの開口部68,69を形成した。レーザー加工によりスミアが発生する場合は、薬液によるウェットデスミアやCFプラズマ等によるドライデスミアを実施しても良い。なお、レーザー加工の代わりに、ドリルやエッチングにより開口部68,69を形成しても良い。 (E) As shown in FIG. 7, openings (via holes) 68 and 69 are formed by laser at predetermined positions on the lower surface of the resin layer 100. As the laser, an excimer laser, a carbonic acid (CO 2 ) laser, a UV laser, or the like can be used. In the embodiment of the present invention, the openings 68 and 69 having a diameter of 30 μm are formed by an ultraviolet (UV) laser. When smear is generated by laser processing, wet desmear with a chemical solution or dry desmear with CF 4 plasma or the like may be performed. The openings 68 and 69 may be formed by drilling or etching instead of laser processing.

(ヘ)スクリーン印刷やインクジェット工法により、樹脂層100の軟化温度(例えば240℃〜300℃程度)以下の焼結温度(例えば180℃〜240℃程度)を有する半硬化状態の導電材料を開口部68,69に充填することにより、図1に示すように配線層102,106にそれぞれ接触する半硬化状態のビア108,109をそれぞれ形成する。この結果、図1に示した基材が得られる。   (F) Opening a semi-cured conductive material having a sintering temperature (for example, about 180 ° C. to 240 ° C.) below the softening temperature (for example, about 240 ° C. to 300 ° C.) of the resin layer 100 by screen printing or an inkjet method. By filling 68 and 69, semi-cured vias 108 and 109 that respectively contact the wiring layers 102 and 106 are formed as shown in FIG. 1. As a result, the base material shown in FIG. 1 is obtained.

本発明の実施の形態に係る基材の製造方法によれば、複数の基材を積層して多層化する際に、ビア108,109と配線層102,106との間及びビア108,109と下層の基材の配線層との間をそれぞれ強固に接合することができる基材を製造することが可能となる。   According to the base material manufacturing method according to the embodiment of the present invention, when a plurality of base materials are stacked to form a multilayer, the vias 108 and 109 and the wiring layers 102 and 106 and the vias 108 and 109 It becomes possible to manufacture a base material that can be firmly bonded to the wiring layer of the lower base material.

(配線板の構造)
本発明の実施の形態に係る配線板は、図8に示すように、第1〜第4の基材1〜4を備える。
(Structure of wiring board)
The wiring board which concerns on embodiment of this invention is equipped with the 1st-4th base materials 1-4 as shown in FIG.

第1の基材1は、第1の樹脂層10と、第1の樹脂層10の上面に埋設された第1の配線層11〜17を備える。   The first substrate 1 includes a first resin layer 10 and first wiring layers 11 to 17 embedded in the upper surface of the first resin layer 10.

第2の基材2は、第1の樹脂層10上に配置された第2の樹脂層20と、第2の樹脂層20の上面に埋設された第2の配線層21〜27と、第2の樹脂層20を貫通し、第1の配線層12,16及び第2の配線層22,26にそれぞれ接合された第1のビア28,29を備える。   The second substrate 2 includes a second resin layer 20 disposed on the first resin layer 10, second wiring layers 21 to 27 embedded in the upper surface of the second resin layer 20, The first vias 28 and 29 penetrate through the two resin layers 20 and are joined to the first wiring layers 12 and 16 and the second wiring layers 22 and 26, respectively.

第3の基材3は、第2の樹脂層20上に配置された第3の樹脂層30と、第3の樹脂層30の上面に埋設された第3の配線層31〜37と、第3の樹脂層30を貫通し、第2の配線層22,26及び第3の配線層32,36にそれぞれ接合された第2のビア38,39を備える。   The third substrate 3 includes a third resin layer 30 disposed on the second resin layer 20, third wiring layers 31 to 37 embedded in the upper surface of the third resin layer 30, 3 via the third resin layer 30 and having second vias 38 and 39 joined to the second wiring layers 22 and 26 and the third wiring layers 32 and 36, respectively.

第4の基材4は、第3の樹脂層30上に配置された第4の樹脂層40と、第4の樹脂層40の上面に埋設された第4の配線層41〜47と、第4の樹脂層40を貫通し、第4の配線層42,46及び第3の配線層32,36にそれぞれ接合された第3のビア48,49を備える。   The fourth substrate 4 includes a fourth resin layer 40 disposed on the third resin layer 30, fourth wiring layers 41 to 47 embedded in the upper surface of the fourth resin layer 40, 4 via the fourth resin layer 40, and third vias 48 and 49 joined to the fourth wiring layers 42 and 46 and the third wiring layers 32 and 36, respectively.

第1のビア28,29と第1の配線層12,16及び第2の配線層22,26との間、第2のビア38,39と第2の配線層22,26及び第3の配線層32,36の間、並びに第3のビア48,49と第3の配線層32,36及び第4の配線層42,46の間には合金層(金属間化合物層)がそれぞれ形成され、互いに強固に接合されている。   Between the first vias 28 and 29 and the first wiring layers 12 and 16 and the second wiring layers 22 and 26, the second vias 38 and 39, the second wiring layers 22 and 26, and the third wiring An alloy layer (intermetallic compound layer) is formed between the layers 32 and 36 and between the third vias 48 and 49 and the third wiring layers 32 and 36 and the fourth wiring layers 42 and 46, respectively. They are firmly joined together.

第1〜第4の樹脂層10,20,30,40としては、図1に示した樹脂層100と同様の材料が使用可能である。第1〜第4の樹脂層10,20,30,40は、互いに同じ材料を用いても良く、互いに異なる材料を用いても良い。   As the first to fourth resin layers 10, 20, 30, and 40, the same material as that of the resin layer 100 shown in FIG. 1 can be used. The first to fourth resin layers 10, 20, 30, and 40 may be made of the same material or different materials.

第1〜第3のビア28,29,38,39,48,49は、焼結により完全に硬化した導電材料からなる。第1〜第3のビア28,29,38,39,48,49の材料としては、図1に示したビア108,109と同様の材料が使用可能である。第1〜第3のビア28,29,38,39,48,49は、層毎に同じ材料を用いても良く、互いに異なる材料を用いても良い。更に、第1〜第3のビア28,29,38,39,48,49は、同一層内においても、同じ材料を用いても良く、互いに異なる材料を用いても良い。   The first to third vias 28, 29, 38, 39, 48, 49 are made of a conductive material that is completely cured by sintering. As materials for the first to third vias 28, 29, 38, 39, 48, and 49, the same materials as those for the vias 108 and 109 shown in FIG. 1 can be used. The first to third vias 28, 29, 38, 39, 48, and 49 may use the same material for each layer, or may use different materials. Further, the first to third vias 28, 29, 38, 39, 48, and 49 may be made of the same material or different materials in the same layer.

第1〜第4の配線層11〜17,21〜27,31〜37,41〜47としては、図1に示した配線層101〜107と同様の材料が使用可能である。第1〜第4の配線層11〜17,21〜27,31〜37,41〜47は、層毎に同じ材料を用いても良く、互いに異なる材料を用いても良い。更に、第1〜第4の配線層11〜17,21〜27,31〜37,41〜47は、同一層内においても、同じ材料を用いても良く、互いに異なる材料を用いても良い。   As the first to fourth wiring layers 11 to 17, 21 to 27, 31 to 37, and 41 to 47, the same material as the wiring layers 101 to 107 shown in FIG. 1 can be used. The first to fourth wiring layers 11 to 17, 21 to 27, 31 to 37, and 41 to 47 may use the same material for each layer or may use different materials. Further, the first to fourth wiring layers 11 to 17, 21 to 27, 31 to 37, and 41 to 47 may be made of the same material or different materials in the same layer.

第1〜第3のビア28,29,38,39,48,49及び第1〜第4の配線層11〜17,21〜27,31〜37,41〜47は、互いに同じ材料を用いても良く、互いに異なる材料を用いても良い。   The first to third vias 28, 29, 38, 39, 48, 49 and the first to fourth wiring layers 11-17, 21-27, 31-37, 41-47 are made of the same material. Alternatively, different materials may be used.

本発明の実施の形態に係る配線板によれば、第1〜第4の配線層11〜17,21〜27,31〜37,41〜47が第1〜第4の樹脂層10,20,30,40の上面に埋設されているので、良好な平坦性を維持することができる。   According to the wiring board which concerns on embodiment of this invention, the 1st-4th wiring layers 11-17, 21-27, 31-37, 41-47 are the 1st-4th resin layers 10, 20, Since it is embed | buried under the upper surface of 30,40, favorable flatness can be maintained.

(配線板の製造方法)
次に、本発明の実施の形態に係る配線板の製造方法の一例を説明する。なお、以下に示す製造方法は一例であり特に限定されるものではなく、種々の製造方法により製造することが可能である。
(Manufacturing method of wiring board)
Next, an example of a method for manufacturing a wiring board according to an embodiment of the present invention will be described. In addition, the manufacturing method shown below is an example, and it is not specifically limited, It can manufacture with various manufacturing methods.

(イ)図9に示すように、第1〜第4の基材1〜4を用意する。第1の基材1は、図2〜図6に示した工程と同様の工程を経ることにより作製することが可能である。第2〜第4の基材2〜4は、図2〜図8に示した工程と同様の工程を経ることにより作製することが可能である。画像認識機能付きのアライメント装置等により、第1〜第4の基材1〜4を位置あわせし、積層する。   (A) As shown in FIG. 9, the 1st-4th base materials 1-4 are prepared. The 1st base material 1 can be produced by passing through the process similar to the process shown in FIGS. The 2nd-4th base materials 2-4 can be produced by passing through the process similar to the process shown in FIGS. The first to fourth base materials 1 to 4 are aligned and stacked by an alignment device with an image recognition function or the like.

(ロ)真空加熱圧着装置等を用いて、第1〜第4の樹脂層10,20,30,40の軟化温度以上の温度(例えば240℃〜300℃程度)で加熱して第1〜第4の樹脂層10,20,30,40を軟化させ、第1〜第4の樹脂層10,20,30,40の接着力を利用して第1〜第4の基材1〜4を積層方向に圧着するとともに、半硬化状態の第1〜第3のビア28,29,38,39,48,49を硬化させる。第1〜第4の樹脂層10,20,30,40が熱硬化性樹脂からなる場合、熱硬化性樹脂と半硬化状態の導電材料が完全に硬化するまで加熱圧着し続けても良く、又は熱硬化性樹脂が軟化し第1〜第4の基材1〜4同士が接着する状態になったら冷却し、別途オーブンにて熱硬化性樹脂と半硬化状態の導電材料とを完全に硬化させても良い。一方、第1〜第4の樹脂層10,20,30,40が熱可塑性樹脂からなる場合、半硬化状態の導電材料が完全に硬化するまで加熱圧着し続けても良く、又は熱可塑性樹脂が軟化し第1〜第4の基材1〜4同士が接着する状態になったら冷却し、別途オーブンにて半硬化状態の導電材料を完全に硬化させても良い。この結果、図8に示した配線板が得られる。   (B) Using a vacuum thermocompression bonding apparatus or the like, the first to fourth resin layers 10, 20, 30, 40 are heated at a temperature equal to or higher than the softening temperature (for example, about 240 ° C. to 300 ° C.). 4 resin layers 10, 20, 30, and 40 are softened, and the first to fourth base materials 1 to 4 are laminated using the adhesive force of the first to fourth resin layers 10, 20, 30, and 40. The first to third vias 28, 29, 38, 39, 48, 49 in a semi-cured state are cured while being pressed in the direction. When the first to fourth resin layers 10, 20, 30, 40 are made of a thermosetting resin, the thermosetting resin and the semi-cured conductive material may be continuously heat-bonded until completely cured, or When the thermosetting resin is softened and the first to fourth base materials 1 to 4 are bonded to each other, they are cooled, and the thermosetting resin and the semi-cured conductive material are completely cured in a separate oven. May be. On the other hand, when the first to fourth resin layers 10, 20, 30, and 40 are made of a thermoplastic resin, they may be continuously heat-bonded until the semi-cured conductive material is completely cured, or the thermoplastic resin It may be cooled when softened and the first to fourth substrates 1 to 4 are bonded to each other, and the semi-cured conductive material may be completely cured separately in an oven. As a result, the wiring board shown in FIG. 8 is obtained.

本発明の実施の形態に係る配線板の製造方法によれば、半硬化状態の第1のビア28,29、第2のビア38,39及び第3のビア48,49を、第1の配線層12,16、第2の配線層22,26、第3の配線層32,36及び第4の配線層42,46とそれぞれ接触させて硬化させるので、第1のビア28,29と第1の配線層12,16及び第2の配線層22,26との間、第2のビア38,39と第2の配線層22,26及び第3の配線層32,36の間、並びに第3のビア48,49と第3の配線層32,36及び第4の配線層42,46の間をそれぞれ強固に接合することができる。   According to the method for manufacturing a wiring board according to the embodiment of the present invention, the first vias 28 and 29, the second vias 38 and 39, and the third vias 48 and 49 in a semi-cured state are connected to the first wiring. Since the layers 12, 16, the second wiring layers 22, 26, the third wiring layers 32, 36, and the fourth wiring layers 42, 46 are brought into contact with each other and cured, the first vias 28, 29 and the first wiring layers Between the second wiring layers 22, 16 and the second wiring layers 22, 26, between the second vias 38, 39 and the second wiring layers 22, 26, the third wiring layers 32, 36, and the third. The vias 48 and 49 and the third wiring layers 32 and 36 and the fourth wiring layers 42 and 46 can be firmly bonded to each other.

更に、一括積層法により複数(第1〜第4)の基材1〜4を積層するので、1回の熱履歴で済む。このため、ビルドアップ工法により一層ずつ積層した場合と比較して下層の変形を抑制することができる。特に、第1〜第4の樹脂層10,20,30,40が熱可塑性樹脂の場合に、下層から順次歪むことを防止できるので有効である。   Furthermore, since a plurality of (first to fourth) base materials 1 to 4 are laminated by the collective laminating method, only one heat history is required. For this reason, the deformation of the lower layer can be suppressed as compared with the case where the layers are laminated one by one by the buildup method. In particular, when the first to fourth resin layers 10, 20, 30, and 40 are thermoplastic resins, it is effective because they can be prevented from being sequentially distorted from the lower layer.

更に、第1〜第4の樹脂層10,20,30,40として熱可塑性樹脂や半硬化状態の熱硬化性樹脂等の接着機能を有する材料を使用するので、別途接着剤を使うことなく多層化が可能となる。   Furthermore, since materials having an adhesive function such as a thermoplastic resin or a semi-cured thermosetting resin are used as the first to fourth resin layers 10, 20, 30, and 40, multiple layers without using an adhesive separately. Can be realized.

更に、第1〜第4の配線層11〜17,21〜27,31〜37,41〜47と第1のビア28,29、第2のビア38,39及び第3のビア48,49とを別途形成しているので、それぞれの材料に応じて、互いに独立した加熱温度で焼結し硬化させることができる。例えば、第1〜第4の配線層11〜17,21〜27,31〜37,41〜47を焼結し硬化させるときの温度が、第1のビア28,29、第2のビア38,39及び第3のビア48,49を焼結し硬化させるときの温度より高温でも良く、又は低温でも良い。   Furthermore, the first to fourth wiring layers 11 to 17, 21 to 27, 31 to 37, and 41 to 47, the first vias 28 and 29, the second vias 38 and 39, and the third vias 48 and 49, Are separately formed, and can be sintered and cured at heating temperatures independent of each other according to the respective materials. For example, when the first to fourth wiring layers 11 to 17, 21 to 27, 31 to 37, and 41 to 47 are sintered and cured, the temperatures of the first vias 28 and 29, the second vias 38, The temperature may be higher or lower than the temperature at which the 39 and the third vias 48 and 49 are sintered and cured.

(第1の変形例)
本発明の実施の形態の第1の変形例として、基材の製造方法の他の一例を説明する。
(First modification)
As a first modification of the embodiment of the present invention, another example of the substrate manufacturing method will be described.

(イ)図2〜図7に示した工程と同様の工程を経て、図7に示した片面回路である基材を用意する。引き続き、図10に示すように基材の配線層101〜107が設けられた面と反対側の面にマスク層60を形成する。マスク層60としては、例えば、ポリエチレンテレフタレート(PET)フィルムが使用可能であり、これを熱ラミネートで貼り付ける。   (A) A substrate that is the single-sided circuit shown in FIG. 7 is prepared through the same steps as those shown in FIGS. Subsequently, as shown in FIG. 10, a mask layer 60 is formed on the surface opposite to the surface on which the wiring layers 101 to 107 of the substrate are provided. As the mask layer 60, for example, a polyethylene terephthalate (PET) film can be used, and this is attached by thermal lamination.

(ロ)レーザーによりマスク層60及び樹脂層100の一部を除去する。この結果、マスク層60及び樹脂層100を貫通し、配線層102,106まで達する開口部68,69が形成される。   (B) The mask layer 60 and a part of the resin layer 100 are removed by a laser. As a result, openings 68 and 69 that penetrate the mask layer 60 and the resin layer 100 and reach the wiring layers 102 and 106 are formed.

(ハ)その後、スクリーン印刷を行い、マスク層60をマスクとして用い、スキージ59を用いて導電性ペースト等の導電材料58を開口部68,69に充填する。この結果、図11に示すように半硬化状態のビア108,109が形成される。ビア108,109の露出した上面は、マスク層60の上面の高さと略一致する。   (C) Thereafter, screen printing is performed, and the openings 68 and 69 are filled with a conductive material 58 such as a conductive paste using a squeegee 59 using the mask layer 60 as a mask. As a result, semi-cured vias 108 and 109 are formed as shown in FIG. The exposed upper surfaces of the vias 108 and 109 substantially coincide with the height of the upper surface of the mask layer 60.

(ニ)その後、図11に示したマスク層60を図12に示すように除去する。この結果、樹脂層100の上面からビア108,109の先端が突出する。   (D) Thereafter, the mask layer 60 shown in FIG. 11 is removed as shown in FIG. As a result, the tips of the vias 108 and 109 protrude from the upper surface of the resin layer 100.

本発明の実施の形態の第1の変形例に係る基材の製造方法によれば、導電性ペーストの直接印刷の代わりにスクリーン印刷を行うことにより、樹脂層100の上面からビア108,109の先端が突出した基材を作製することができる。ビア108,109の先端が突出しているので、複数の基材の加熱圧着時にビア108,109と下層の基材の配線層との接触を確実にし、ビア108,109の接続信頼性を向上させることができる。   According to the manufacturing method of the base material according to the first modification of the embodiment of the present invention, the vias 108 and 109 are formed from the upper surface of the resin layer 100 by performing screen printing instead of direct printing of the conductive paste. A base material with a protruding tip can be produced. Since the tips of the vias 108 and 109 protrude, the contact between the vias 108 and 109 and the wiring layer of the lower base material is ensured at the time of thermocompression bonding of a plurality of base materials, and the connection reliability of the vias 108 and 109 is improved. be able to.

更に、図10に示すように樹脂層100の上面をマスク層60でマスクして導電性ペーストを充填するので、樹脂層100の上面に対する導電性ペーストによる汚染を防止することが可能となる。   Furthermore, as shown in FIG. 10, the upper surface of the resin layer 100 is masked with the mask layer 60 and filled with the conductive paste, so that the upper surface of the resin layer 100 can be prevented from being contaminated by the conductive paste.

なお、インクジェット工法では、スクリーン印刷のようにマスクを使用せずに直接ビア108,109を形成することもできる。   In the ink jet method, the vias 108 and 109 can be directly formed without using a mask as in screen printing.

(第2の変形例)
本発明の実施の形態の第2の変形例として、配線板の他の一例を説明する。本発明の実施の形態の第2の変形例に係る配線板は、図13に示すように、第1の基材7として、フレキシブルプリント基板(FPC)の片面基板を用いている点が、図8に示した配線板と異なる。第1の基材7は、第1の樹脂層70と、第1の樹脂層70の上面に配置された第1の配線層71〜74と、第1の樹脂層70の下面に配置された下層配線層75〜77とを備える。第1の配線層71,74は、第1のビア28,29にそれぞれ接合されている。下層配線層75,77は、第1の樹脂層70の開口部を介して延伸し第1の配線層71,74にそれぞれ接合されている。他の構成は、図8に示した配線板と実質的に同様であるので、重複した説明を省略する。
(Second modification)
Another example of the wiring board will be described as a second modification of the embodiment of the present invention. As shown in FIG. 13, the wiring board according to the second modification of the embodiment of the present invention uses a single-sided substrate of a flexible printed circuit board (FPC) as the first base material 7. Different from the wiring board shown in FIG. The first substrate 7 is disposed on the first resin layer 70, the first wiring layers 71 to 74 disposed on the upper surface of the first resin layer 70, and the lower surface of the first resin layer 70. Lower wiring layers 75 to 77 are provided. The first wiring layers 71 and 74 are joined to the first vias 28 and 29, respectively. The lower wiring layers 75 and 77 extend through the opening of the first resin layer 70 and are joined to the first wiring layers 71 and 74, respectively. Other configurations are substantially the same as those of the wiring board shown in FIG.

本発明の実施の形態の第2の変形例に係る配線板によれば、FPCである第1の基材7の片面側を多層化することもできる。   According to the wiring board according to the second modification of the embodiment of the present invention, one side of the first base material 7 that is an FPC can be multilayered.

本発明の実施の形態の第2の変形例に係る配線板は、図14に示すように、第1の基材7及び第2〜第4の基材2〜4を用意する。第1の基材7は、通常のFPCの作製方法により作製可能である。第2〜第4の基材2〜4は、図2〜図8に示した工程と同様の工程を経ることにより作製することが可能である。画像認識機能付きのアライメント装置等により、第1の基材7及び第2〜第4の基材2〜4を位置あわせし、図9に示した工程と同様に一括積層することで製造することが可能である。   As shown in FIG. 14, the wiring board according to the second modification of the embodiment of the present invention prepares a first base material 7 and second to fourth base materials 2 to 4. The first substrate 7 can be manufactured by a normal FPC manufacturing method. The 2nd-4th base materials 2-4 can be produced by passing through the process similar to the process shown in FIGS. The first base material 7 and the second to fourth base materials 2 to 4 are aligned by an alignment device with an image recognition function, etc., and manufactured by batch stacking in the same manner as the process shown in FIG. Is possible.

(第3の変形例)
本発明の実施の形態の第3の変形例として、配線板の他の一例を説明する。本発明の実施の形態の第3の変形例に係る配線板は、図15に示すように、FPCである第1の基材7の下面に第5の基材8が更に配置されている点が、図13に示した配線板と異なる。第5の基材8は、第5の樹脂層80と、第5の樹脂層80の下面に埋設された第5の配線層81〜85と、下層配線層76及び第5の配線層83に接合された第4のビア86を備える。他の構成は、図13に示した配線板と実質的に同様であるので、重複した説明を省略する。
(Third Modification)
Another example of the wiring board will be described as a third modification of the embodiment of the present invention. In the wiring board according to the third modification of the embodiment of the present invention, as shown in FIG. 15, a fifth base material 8 is further arranged on the lower surface of the first base material 7 which is an FPC. However, it is different from the wiring board shown in FIG. The fifth substrate 8 includes a fifth resin layer 80, fifth wiring layers 81 to 85 embedded in the lower surface of the fifth resin layer 80, a lower wiring layer 76, and a fifth wiring layer 83. A fourth via 86 joined is provided. Other configurations are substantially the same as those of the wiring board shown in FIG.

本発明の実施の形態の第3の変形例に係る配線板によれば、FPCである第1の基材7の両面側を多層化することもできる。   According to the wiring board according to the third modification of the embodiment of the present invention, both surfaces of the first base material 7 that is an FPC can be multilayered.

本発明の実施の形態の第3の変形例に係る配線板は、図16に示すように、第1の基材7、第2〜第4の基材2〜4及び第5の基材8を用意する。第1の基材7は、通常のFPCの作製方法により作製可能である。第2〜第4の基材2〜4及び第5の基材8は、図2〜図8に示した工程と同様の工程を経ることにより作製することが可能である。画像認識機能付きのアライメント装置等により、第1の基材7、第2〜第4の基材2〜4及び第5の基材8を位置あわせし、図9に示した工程と同様に一括積層することで製造することが可能である。   As shown in FIG. 16, the wiring board according to the third modification of the embodiment of the present invention includes a first base material 7, second to fourth base materials 2 to 4, and a fifth base material 8. Prepare. The first substrate 7 can be manufactured by a normal FPC manufacturing method. The 2nd-4th base materials 2-4 and the 5th base material 8 are producible by passing through the process similar to the process shown in FIGS. The first base material 7, the second to fourth base materials 2 to 4 and the fifth base material 8 are aligned by an alignment apparatus with an image recognition function or the like, and the same process as shown in FIG. It can be manufactured by stacking.

(第4の変形例)
本発明の実施の形態の第4の変形例として、基材の他の一例を説明する。本発明の実施の形態の第4の変形例に係る基材は、図17に示すように、樹脂層100の下面に配置された接着層90を更に備える点が、図1に示した基材と異なる。接着層90の材料としては、エポキシ樹脂等の熱可塑性樹脂、又は熱硬化性樹脂からなるフィルムやワニス等が使用可能である。接着層90が接着機能を発揮できる温度(接着可能温度)は、ビア108,109の焼結温度以上であり、例えば100℃〜240℃程度である。
(Fourth modification)
Another example of the base material will be described as a fourth modification of the embodiment of the present invention. The base material according to the fourth modification of the embodiment of the present invention is that the base material shown in FIG. 1 is further provided with an adhesive layer 90 arranged on the lower surface of the resin layer 100 as shown in FIG. And different. As a material for the adhesive layer 90, a thermoplastic resin such as an epoxy resin, or a film or varnish made of a thermosetting resin can be used. The temperature at which the adhesive layer 90 can exhibit the adhesive function (adhesive temperature) is equal to or higher than the sintering temperature of the vias 108 and 109, and is, for example, about 100 ° C. to 240 ° C.

樹脂層100の材料としては、エポキシ樹脂等の熱硬化前の半硬化状態の熱硬化性樹脂、又はポリオレフィン若しくは液晶ポリマー等の熱可塑性樹脂の他、接着機能を有さない熱硬化後の完全に硬化した熱硬化性樹脂も使用可能である。他の構成は、図1に示した基材と実質的に同様であるので、重複した説明を省略する。   As a material of the resin layer 100, a semi-cured thermosetting resin such as an epoxy resin or a thermoplastic resin such as a polyolefin or a liquid crystal polymer, or a completely cured thermosetting resin that does not have an adhesive function. A cured thermosetting resin can also be used. Other configurations are substantially the same as those of the substrate shown in FIG.

本発明の実施の形態の第4の変形例に係る基材によれば、複数の基材を積層する際に、接着層90を介して基材間を接着するとともに、配線層102,106とビア108,109との間、及びビア108,109と下層の基材の配線層との間を強固に接合することができる。   According to the base material according to the fourth modification of the embodiment of the present invention, when a plurality of base materials are laminated, the base materials are bonded together via the adhesive layer 90, and the wiring layers 102 and 106 It is possible to firmly bond between the vias 108 and 109 and between the vias 108 and 109 and the underlying wiring layer.

次に、本発明の実施の形態の第4の変形例に係る基材の製造方法の一例を説明する。図2〜図5に示した工程と同様の工程を経ることにより、図18に示すように、片面回路である基材を作製する。図19に示すように、樹脂層100の下面に接着層90を形成する。図20に示すように、レーザー加工により、接着層90及び樹脂層100を貫通し、配線層102,106まで達する開口部68,69を形成する。その後、開口部68,69に導電性ペーストを充填することにより、半硬化状のビア108,109を形成することができ、図17に示した基材が完成する。   Next, an example of the manufacturing method of the base material which concerns on the 4th modification of embodiment of this invention is demonstrated. A base material which is a single-sided circuit is produced by performing the same steps as those shown in FIGS. 2 to 5 as shown in FIG. As shown in FIG. 19, an adhesive layer 90 is formed on the lower surface of the resin layer 100. As shown in FIG. 20, openings 68 and 69 that penetrate through the adhesive layer 90 and the resin layer 100 and reach the wiring layers 102 and 106 are formed by laser processing. Thereafter, by filling the openings 68 and 69 with a conductive paste, semi-cured vias 108 and 109 can be formed, and the substrate shown in FIG. 17 is completed.

(第5の変形例)
本発明の実施の形態の第5の変形例として、配線板の他の一例を説明する。本発明の実施の形態に係る配線板は、図21に示すように、第2〜第4の基材2〜4のそれぞれが、第1〜第3の接着層91〜93のそれぞれを更に備える点が、図8に示した配線板と異なる。第1の基材1は、図1に示した基材と実質的に同様であり、第2〜第4の基材2〜4は、図17に示した基材と実質的に同様であるので、重複した説明を省略する。
(Fifth modification)
Another example of the wiring board will be described as a fifth modification of the embodiment of the present invention. In the wiring board according to the embodiment of the present invention, as shown in FIG. 21, each of the second to fourth substrates 2 to 4 further includes each of first to third adhesive layers 91 to 93. This is different from the wiring board shown in FIG. The first base 1 is substantially the same as the base shown in FIG. 1, and the second to fourth bases 2 to 4 are substantially the same as the base shown in FIG. Therefore, a duplicate description is omitted.

次に、本発明の実施の形態の第5の変形例に係る配線板の製造方法を説明する。図22に示すように、図2〜図5に示した工程と同様の工程を経ることにより、第1の基材1を形成する。また、図17に示した基材と同様の第2〜第4の基材2〜4を作製する。第1〜第4の基材1〜4の位置あわせを行い、積層する。第1〜第3の接着層91〜93の接着可能温度以上の温度(例えば100℃〜240℃程度)で加熱しながら第1〜第4の基材1〜4を第1〜第3の接着層91〜93をそれぞれ介して接着させるとともに、半硬化状態の第1〜第3のビア28,29,38,39,48,49を硬化させる。   Next, a method for manufacturing a wiring board according to a fifth modification of the embodiment of the present invention will be described. As shown in FIG. 22, the 1st base material 1 is formed through the process similar to the process shown in FIGS. Moreover, the 2nd-4th base materials 2-4 similar to the base material shown in FIG. 17 are produced. The first to fourth base materials 1 to 4 are aligned and laminated. The first to fourth substrates 1 to 4 are bonded to the first to third substrates while being heated at a temperature equal to or higher than the bonding possible temperature of the first to third bonding layers 91 to 93 (for example, about 100 ° C. to 240 ° C.). The first to third vias 28, 29, 38, 39, 48, and 49 in a semi-cured state are cured while being bonded through the layers 91 to 93, respectively.

本発明の実施の形態の第5の変形例によれば、第1〜第3の接着層91〜93の接着可能温度が、樹脂層100同士が貼り合わされる温度よりも低い場合には、樹脂層100同士が貼り合わされる温度よりも低い温度で圧着することができる。よって、接着層を用いず樹脂層100同士を貼りあわせる場合と比較して低温で積層することができ、歪みを抑制することが可能となる。   According to the fifth modification of the embodiment of the present invention, when the bonding possible temperature of the first to third adhesive layers 91 to 93 is lower than the temperature at which the resin layers 100 are bonded to each other, the resin The bonding can be performed at a temperature lower than the temperature at which the layers 100 are bonded to each other. Therefore, compared with the case where the resin layers 100 are bonded to each other without using an adhesive layer, the layers can be laminated at a lower temperature, and distortion can be suppressed.

(その他の実施の形態)
上記のように、本発明は実施の形態及び第1〜第5の変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described by the embodiment and the first to fifth modifications. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. . From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、複数の基材を多層化する際に、複数の基材のうち少なくとも1つが本発明の実施の形態に係る基材の構造を有していれば良い。   For example, when multilayering a plurality of substrates, at least one of the plurality of substrates may have the structure of the substrate according to the embodiment of the present invention.

また、本発明の実施の形態及び第1〜第5の変形例に係る構造、材料、配置及び製造方法等を相互に適用し、又は組み合わせることができる。   In addition, the structures, materials, arrangements, manufacturing methods, and the like according to the embodiments of the present invention and the first to fifth modifications can be mutually applied or combined.

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

1,7…第1の基材
2…第2の基材
3…第3の基材
4…第4の基材
5…金型
8…第5の基材
10,70…第1の樹脂層
11〜17,71〜74…第1の配線層
20…第2の樹脂層
21〜27…第2の配線層
28,29…第1のビア
30…第3の樹脂層
31〜37…第3の配線層
38,39…第2のビア
40…第4の樹脂層
41〜47…第4の配線層
48,49…第3のビア
50…支持部
51〜57…凸部
58…導電材料
59…スキージ
60…マスク層
61〜67…凹部
68,69…開口部
75〜77…下層配線層
80…第5の樹脂層
81〜85…第5の配線層
86…第4のビア
90…接着層
91…第1の接着層
92…第2の接着層
93…第3の接着層
100…樹脂層
101〜107…配線層
108,109…ビア
110…余剰部分
DESCRIPTION OF SYMBOLS 1,7 ... 1st base material 2 ... 2nd base material 3 ... 3rd base material 4 ... 4th base material 5 ... Mold 8 ... 5th base material 10,70 ... 1st resin layer 11-17, 71-74 ... 1st wiring layer 20 ... 2nd resin layer 21-27 ... 2nd wiring layer 28, 29 ... 1st via 30 ... 3rd resin layer 31-37 ... 3rd Wiring layer 38, 39 ... second via 40 ... fourth resin layer 41-47 ... fourth wiring layer 48, 49 ... third via 50 ... support portion 51-57 ... convex portion 58 ... conductive material 59 ... Squeegee 60 ... Mask layer 61-67 ... Recess 68, 69 ... Opening 75-77 ... Lower layer wiring layer 80 ... Fifth resin layer 81-85 ... Fifth wiring layer 86 ... Fourth via 90 ... Adhesive layer DESCRIPTION OF SYMBOLS 91 ... 1st contact bonding layer 92 ... 2nd contact bonding layer 93 ... 3rd contact bonding layer 100 ... Resin layer 101-107 ... Wiring layer 108,109 ... Via 1 0 ... the excess portion

Claims (13)

樹脂層と、
前記樹脂層の上面に埋設された配線層と、
前記樹脂層の軟化温度以下の焼結温度を有し、前記配線層に一端が接触し且つ前記樹脂層の下面から他端が露出した半硬化状態のビア
とを備えることを特徴とする基材。
A resin layer;
A wiring layer embedded in the upper surface of the resin layer;
A semi-cured via having a sintering temperature equal to or lower than a softening temperature of the resin layer, one end contacting the wiring layer and the other end exposed from the lower surface of the resin layer .
前記配線層の材料と前記ビアの材料とが異なることを特徴とする請求項1に記載の基材。   The base material according to claim 1, wherein a material of the wiring layer is different from a material of the via. 前記配線層と前記ビアとの間に形成された合金層を更に備えることを特徴とする請求項1又は2に記載の基材。   The base material according to claim 1, further comprising an alloy layer formed between the wiring layer and the via. 前記配線層の前記ビアと接合する表面の算術平均粗さが1μm以下であることを特徴とする請求項1〜3のいずれか1項に記載の基材。   The base material according to any one of claims 1 to 3, wherein an arithmetic average roughness of a surface of the wiring layer to be joined to the via is 1 µm or less. 前記樹脂層の下面に配置された接着層を更に備えることを特徴とする請求項1〜4のいずれか1項に記載の基材。   The base material according to claim 1, further comprising an adhesive layer disposed on a lower surface of the resin layer. 複数の基材を積層した配線板であって、
前記複数の基材の少なくとも一つが、
樹脂層と、
前記樹脂層の上面に埋設された配線層と、
前記樹脂層の軟化温度以下の焼結温度を有し、前記配線層に一端が接合され、前記樹脂層の下面側に積層された他の基材の配線層に他端が接合されたビア
とを備えることを特徴とする配線板。
A wiring board in which a plurality of base materials are laminated,
At least one of the plurality of substrates is
A resin layer;
A wiring layer embedded in the upper surface of the resin layer;
A via having a sintering temperature equal to or lower than the softening temperature of the resin layer, one end bonded to the wiring layer, and the other end bonded to a wiring layer of another substrate laminated on the lower surface side of the resin layer; A wiring board comprising:
前記複数の基材の間にそれぞれ配置された接着層を更に備えることを特徴とする請求項6に記載の配線板。   The wiring board according to claim 6, further comprising an adhesive layer disposed between the plurality of base materials. 凸部を有する金型と樹脂層を用意する工程と、
前記凸部を前記樹脂層の上面に圧入し、前記樹脂層に凹部を形成する工程と、
前記金型を前記樹脂層から離型する工程と、
前記凹部に導電材料を充填及び焼結することにより前記樹脂層の上面に配線層を埋設する工程と、
前記樹脂層の下面に、前記配線層の一部が露出するように開口部を形成する工程と、
前記開口部に、前記樹脂層の軟化温度以下の焼結温度を有する導電材料を充填し、半硬化状態のビアを形成する工程
とを含むことを特徴とする基材の製造方法。
Preparing a mold having a convex portion and a resin layer;
Press-fitting the convex portion into the upper surface of the resin layer, and forming a concave portion in the resin layer;
Releasing the mold from the resin layer;
Burying a wiring layer on the upper surface of the resin layer by filling and sintering the recess with a conductive material;
Forming an opening on the lower surface of the resin layer so that a part of the wiring layer is exposed;
Filling the opening with a conductive material having a sintering temperature equal to or lower than the softening temperature of the resin layer, and forming a semi-cured via.
前記半硬化状態の導電材料を充填する工程は、前記樹脂層の下面から前記導電材料の先端を突出させることを含むことを特徴とする請求項8に記載の基材の製造方法。   The method of manufacturing a base material according to claim 8, wherein the step of filling the semi-cured conductive material includes projecting a tip of the conductive material from a lower surface of the resin layer. 前記配線層を埋設する工程において前記導電材料の余剰部分が形成された場合、前記配線層を埋設する工程の後に、前記余剰部分を除去する工程を更に含むことを特徴とする請求項8又は9に記載の基材の製造方法。   10. The method according to claim 8, further comprising the step of removing the surplus portion after the step of embedding the wiring layer when the surplus portion of the conductive material is formed in the step of embedding the wiring layer. The manufacturing method of the base material as described in any one of. 凸部を有する金型と樹脂層を用意する段階と、前記凸部を前記樹脂層の上面に圧入し、前記樹脂層に凹部を形成する段階と、前記金型を前記樹脂層から離型する段階と、前記凹部に導電材料を充填及び焼結することにより前記樹脂層の上面に配線層を埋設する段階と、前記樹脂層の下面に、前記配線層の一部が露出するように開口部を形成する段階と、前記開口部に、前記樹脂層の軟化温度以下の焼結温度を有する導電材料を充填し、半硬化状態のビアを形成する段階により、基材を作製する工程と、
前記基材を少なくとも一つ含む複数の基材を積層する工程と、
前記軟化温度以上の温度で前記複数の基材を加熱しながら前記複数の基材を圧着するとともに、前記半硬化状態のビアを硬化させ、前記配線層と接合させる工程
とを含むことを特徴とする配線板の製造方法。
Providing a mold having a convex portion and a resin layer, pressing the convex portion into an upper surface of the resin layer, forming a concave portion in the resin layer, and releasing the mold from the resin layer; Burying a wiring layer on the upper surface of the resin layer by filling and sintering the conductive material in the concave portion, and opening portions so that a part of the wiring layer is exposed on the lower surface of the resin layer Forming a base material by filling the opening with a conductive material having a sintering temperature equal to or lower than the softening temperature of the resin layer and forming a semi-cured via; and
Laminating a plurality of substrates including at least one of the substrates;
A step of crimping the plurality of base materials while heating the plurality of base materials at a temperature equal to or higher than the softening temperature, curing the semi-cured via, and bonding the wiring layer to the wiring layer. A method for manufacturing a wiring board.
前記複数の基材を圧着する工程は、前記配線層と前記ビアとの間に合金層を形成することを含むことを特徴とする請求項11に記載の配線板の製造方法。   The method for manufacturing a wiring board according to claim 11, wherein the step of pressure bonding the plurality of base materials includes forming an alloy layer between the wiring layer and the via. 前記配線層を埋設する工程と、前記開口部を形成する工程の間に、前記樹脂層の下面に接着層を形成する工程を更に含むことを特徴とする請求項11又は12に記載の配線板の製造方法。   The wiring board according to claim 11, further comprising a step of forming an adhesive layer on a lower surface of the resin layer between the step of burying the wiring layer and the step of forming the opening. Manufacturing method.
JP2011029899A 2011-02-15 2011-02-15 Base material, wiring board, production method of base material and production method of wiring board Pending JP2012169486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011029899A JP2012169486A (en) 2011-02-15 2011-02-15 Base material, wiring board, production method of base material and production method of wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011029899A JP2012169486A (en) 2011-02-15 2011-02-15 Base material, wiring board, production method of base material and production method of wiring board

Publications (1)

Publication Number Publication Date
JP2012169486A true JP2012169486A (en) 2012-09-06

Family

ID=46973354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011029899A Pending JP2012169486A (en) 2011-02-15 2011-02-15 Base material, wiring board, production method of base material and production method of wiring board

Country Status (1)

Country Link
JP (1) JP2012169486A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114501779A (en) * 2021-12-29 2022-05-13 华为技术有限公司 Substrate, packaging structure, board level framework and manufacturing method of substrate
CN115427159A (en) * 2020-04-02 2022-12-02 新烯科技有限公司 Method for manufacturing electronic component
US11699688B2 (en) 2019-12-03 2023-07-11 Nichia Corporation Surface-emitting light source and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101219A (en) * 2001-09-27 2003-04-04 Kyocera Corp Circuit board and its manufacturing method
JPWO2008143099A1 (en) * 2007-05-17 2010-08-05 株式会社フジクラ Multilayer wiring board and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101219A (en) * 2001-09-27 2003-04-04 Kyocera Corp Circuit board and its manufacturing method
JPWO2008143099A1 (en) * 2007-05-17 2010-08-05 株式会社フジクラ Multilayer wiring board and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11699688B2 (en) 2019-12-03 2023-07-11 Nichia Corporation Surface-emitting light source and method of manufacturing the same
CN115427159A (en) * 2020-04-02 2022-12-02 新烯科技有限公司 Method for manufacturing electronic component
CN115427159B (en) * 2020-04-02 2023-08-29 新烯科技有限公司 Method and apparatus for manufacturing electronic component
CN114501779A (en) * 2021-12-29 2022-05-13 华为技术有限公司 Substrate, packaging structure, board level framework and manufacturing method of substrate
WO2023124883A1 (en) * 2021-12-29 2023-07-06 华为技术有限公司 Substrate, packaging structure, board-level architecture, and substrate manufacturing method

Similar Documents

Publication Publication Date Title
JP5326281B2 (en) Semiconductor mounting wiring board, manufacturing method thereof, and semiconductor package
TWI386140B (en) Flexible multilayer circuit board
JP4055717B2 (en) Semiconductor device and manufacturing method thereof
JP4073945B1 (en) Manufacturing method of multilayer wiring board
JP5647724B2 (en) Wiring board and manufacturing method thereof
JPWO2007046459A1 (en) Multilayer printed wiring board and manufacturing method thereof
KR101868680B1 (en) Circuit board, production method of circuit board, and electronic equipment
WO2013027718A1 (en) Component-mounting printed circuit board and manufacturing method for same
JP2007266196A (en) Multilayer printed-wiring board and manufacturing method thereof
US8161634B2 (en) Method of fabricating a printed circuit board
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP2008263188A (en) Circuit substrate manufacturing method
JP4694007B2 (en) Manufacturing method of three-dimensional mounting package
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JP2012169486A (en) Base material, wiring board, production method of base material and production method of wiring board
JP2007173477A (en) Flexible printed wiring board
JP4598140B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JPH0714628A (en) Interconnector and wiring board
JP5439165B2 (en) Multilayer wiring board and manufacturing method thereof
KR20120130639A (en) Double layer fpcb and manufacting method thereof
JP5947595B2 (en) Circuit board, multilayer circuit board, and manufacturing method thereof
US9673063B2 (en) Terminations
JP2012028462A (en) Wiring board manufacturing method
JP4407609B2 (en) Electronic circuit equipment
JP2011018728A (en) Laminated wiring board, and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104