JP4694007B2 - Manufacturing method of three-dimensional mounting package - Google Patents

Manufacturing method of three-dimensional mounting package Download PDF

Info

Publication number
JP4694007B2
JP4694007B2 JP2001037127A JP2001037127A JP4694007B2 JP 4694007 B2 JP4694007 B2 JP 4694007B2 JP 2001037127 A JP2001037127 A JP 2001037127A JP 2001037127 A JP2001037127 A JP 2001037127A JP 4694007 B2 JP4694007 B2 JP 4694007B2
Authority
JP
Japan
Prior art keywords
package
resin
adhesive layer
circuit board
dimensional mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001037127A
Other languages
Japanese (ja)
Other versions
JP2002246536A (en
Inventor
輝正 二の丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001037127A priority Critical patent/JP4694007B2/en
Publication of JP2002246536A publication Critical patent/JP2002246536A/en
Application granted granted Critical
Publication of JP4694007B2 publication Critical patent/JP4694007B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、三次元実装パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
近年、ＩＣチップの高容量化・高密度化の進展に伴い、携帯電話や次世代携帯情報端末等のような携帯機器の小型化・高機能化が進んでいる。このため、携帯機器に用いられるＩＣチップをよりいっそう高密度に実装可能なパッケージング構造が求められている。現状における高密度パッケージング構造としては、いわゆるＣＳＰ（チップサイズパッケージ）が知られている。しかし、ＣＳＰの場合、最低でもチップサイズと同程度の実装面積が必要になる。ゆえに、今後さらに実装密度を上げていくためには、従来の平面構造ではなく三次元的に半導体チップを実装することが必須となる。このような事情のもと、最近では三次元実装パッケージと呼ばれるパッケージング構造が提案されるに至っている。
【０００３】
この種のパッケージは、薄型基材に薄型ＩＣチップを搭載したもの（即ちパッケージモジュール）をプリプレグを介して複数枚積層するとともに、各基材の導体層間をスルーホールやバイアホールを介して電気的に接続した構造を有している。ここで、従来における三次元実装パッケージの製造方法の一例を簡単に説明する。
【０００４】
まず、導体層を有する回路基板を作製するとともに、回路基板上におけるチップ搭載エリアに薄型ＩＣチップをバンプ等を用いて接合することにより、パッケージモジュールを得る。次いで、得られた複数枚のパッケージモジュールをプリプレグとともに積層し、この状態で積層体に対する加熱プレスを行う。その結果、プリプレグ中に含浸されていた未硬化の樹脂が硬化し、その硬化した樹脂を介して各層が接着される。次いで、各層が一体化した積層体にスルーホールを形成し、外形加工等を行うことにより、所望の三次元実装パッケージが完成するようになっている。
【０００５】
【発明が解決しようとする課題】
ところが、従来技術においてパッケージモジュール及びプリプレグの積層体に対して加熱プレスを行うと、プリプレグ中に含浸されていた未硬化の樹脂が無秩序に流動しやすく、積層体における各層が位置ズレを起こしやすい。ゆえに、製品に高い寸法精度を確保することが難しく、歩留まり低下を来すおそれがある。
【０００６】
また、このような流動が起こった場合、樹脂の偏在によって樹脂量に過不足が生じ、接着部位に高い信頼性を確保することが難しくなる。
本発明は上記の課題に鑑みてなされたものであり、その目的は、信頼性に優れた三次元実装パッケージを比較的簡単にかつ確実に得ることができる三次元実装パッケージの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明では、回路基板上に半導体チップが搭載された複数枚のパッケージモジュールを積層して接着するとともに、各回路基板の導体層間をスルーホールまたはバイアホールを介して電気的に接続した構造の三次元実装パッケージを製造する方法において、前記パッケージモジュールにおける少なくとも片側面に半硬化状態の樹脂からなる接着層を形成する工程と、前記接着層が形成されたパッケージモジュール間に、半導体チップを収容するデバイスホールが透設されてなるシート状のスペーサ用基材を介在させて積層し、この状態で加熱プレスを行う工程とを含み、前記接着層を構成する樹脂、前記回路基板の絶縁部分を構成する樹脂及び前記スペーサ用基材を構成する樹脂は、同種のものであることを特徴とする三次元実装パッケージの製造方法をその要旨とする。
【０００９】
請求項２に記載の発明は、請求項１において、前記接着層の厚さは５μｍ〜５０μｍであるとした。
【００１１】
以下、本発明の「作用」について説明する。
請求項１に記載の発明によると、加熱プレスを行うことにより、パッケージモジュールとスペーサ用基材とが接着層を介して接着される。この場合、モジュール表面に形成された接着層を構成している樹脂が溶解したとしても、当該樹脂は層方向に秩序をもって流動する。従って、無秩序な樹脂流動に起因した各層の位置ズレが起こりにくくなり、寸法精度に優れた製品を得ることができる。また、このような形で樹脂の流動が起こったとしても、樹脂が偏在するようなことはなく、樹脂量に過不足が生じにくい。しかも、樹脂を含浸してなるプリプレグが不要になるため、未含浸の単なるスペーサ用基材のみをパッケージモジュール間に介在させておけば足りることとなる。加えて、上記各部分を構成する樹脂が同種のものであれば、熱膨張係数等の観点から互いのマッチングが良くなり、接着強度の向上を図ることができる。従って、製品の信頼性をよりいっそう向上させることができる。
【００１２】
請求項２に記載の発明によると、接着層の厚さを５μｍ〜５０μｍという好適範囲内にて設定している。接着層の厚さが５μｍ未満であると、接着のために最低限必要な樹脂量が確保されなくなる結果、十分な接着強度が得られなくなり、信頼性の向上を図ることが困難になるおそれがある。逆に、接着層の厚さが５０μｍを超えると、最終的に肉薄な三次元実装パッケージを得るうえで不利になるおそれがある。
【００１４】
【発明の実施の形態】
［第１の実施形態］
以下、本発明を具体化した一実施形態の三次元実装パッケージ及びその製造方法を図１〜図４に基づき詳細に説明する。
【００１５】
図１には、本実施形態の三次元実装パッケージ１が示されている。このパッケージ１は、回路基板２とスペーサ用基材３とを交互に積層して接着した構造を備えている。より具体的にいうと、本実施形態では、３枚の回路基板２と２枚のスペーサ用基材３とを用いた構造が採用されている。２枚の回路基板２についてはその上面中央部にＩＣチップ４が搭載され、これによりいわゆるパッケージモジュール５が構成されている。
【００１６】
このパッケージ１の全体の厚さは０．２ｍｍ以下と極めて肉薄になっている。各回路基板２の導体層（導体パターン６や接続用パッド７）間は、パッケージ１の表裏を貫通するめっきスルーホール８を介して電気的に接続されている。同パッケージ１の表裏両面にはソルダーレジスト９が形成されている。パッケージ１の片側面においてソルダーレジスト９が形成されていない部分にある導体層（即ち接続用パッド７）上には、複数の外部接続端子１０が設けられている。なお、外部接続端子１０の形態としては図１に示すようなバンプが採用可能であるほか、例えばピン等が採用可能である。
【００１７】
パッケージモジュール５を構成する回路基板２としては、例えば片側面または両側面に導体パターン６を備えるプリント配線板（即ち片面板や両面板）等が用いられる。導体パターン６の外端部には、めっきスルーホール８との導通を図るためのランド部６ａが形成されている。導体パターン６の内端部には、ＩＣチップ４を実装するためのパッド部６ｂが形成されている。そして、ＩＣチップ４の下面側に形成された外部接続端子と前記パッド部６ｂとが、それぞれバンプ１１を介して接合されている。
【００１８】
回路基板２は薄型であることがよく、本実施形態においては０．１ｍｍ〜０．１５ｍｍ程度の厚さを有する樹脂フィルムに導体層を形成したものが用いられている。このような回路基板２を選択することは、最終的に肉薄な三次元実装パッケージ１を得るうえで有利だからである。樹脂フィルムの材料としては、例えばエポキシ、ポリイミド、ポリプロピレン等が挙げられる。同様の理由によりＩＣチップ４も２００μｍ厚以下の薄型であることがよい。具体的にいうと、本実施形態では５０μｍ厚程度の薄型ＩＣチップ４が用いられている。薄型ＩＣチップ４は、いわゆるフェースダウン方式にて搭載されている。
【００１９】
このパッケージ１に用いられるスペーサ用基材３はシート状であって、回路基板２と同じ外形や寸法を有している。スペーサ用基材３の中央部には、薄型ＩＣチップ４の大きさよりも一回り大きい矩形状のデバイスホール１２が透設されている。即ち、このスペーサ用基材３は、薄型ＩＣチップ４の厚さ分の空間を確保するためのスペーサとしての役割を果たしている。スペーサ用基材３の厚さは０．１ｍｍ〜０．１５ｍｍ程度であることが好ましい。このようなスペーサ用基材３を選択することは、最終的に肉薄な三次元実装パッケージ１を得るうえで有利だからである。なお、スペーサ用基材３の製造用の材料としては、回路基板２と同様の樹脂材料、即ちエポキシ、ポリイミド、ポリプロピレン等の樹脂フィルムが使用可能である。なお、通常よく用いられるプリプレグとは異なり、このスペーサ用基材３には未硬化の樹脂は含浸されていない。
【００２０】
図１等に示されるように、本実施形態にて用いられる回路基板２の片側面または両側面の表層には、接着層１３が形成されている。より具体的にいうと、ＩＣチップ４が搭載されている面側については、実装チップ搭載エリアを除く箇所に接着層１３が形成されている。ＩＣチップ４が搭載されていない面側については、その全域に接着層１３が形成されている。
【００２１】
接着層１３の厚さは５μｍ〜５０μｍであることがよく、さらには１０μｍ〜４０μｍであることがよく、特には１５μｍ〜２５μｍであることがよい。接着層１３の厚さが５μｍ未満であると、接着のために最低限必要な樹脂量が確保されなくなる。この結果、十分な接着強度が得られなくなり、信頼性の向上を図ることが困難になるおそれがある。逆に、接着層１３の厚さが５０μｍを超えると、回路基板２の肉薄化が図りにくくなることが考えられ、その場合には最終的に肉薄な三次元実装パッケージ１を得るうえで不利になる。
【００２２】
接着層１３を構成する樹脂としては、例えばエポキシ、ポリイミド、ポリプロピレン等が挙げられる。この場合、接着層１３を構成する樹脂、回路基板２の絶縁部分を構成する樹脂及びスペーサ用基材３を構成する樹脂として、同種のもの同士を選択することが好ましい。その理由は、同種のものを選択した場合、三者の熱膨張係数差が極めて小さくなるため、熱応力が発生しにくくなり、接着強度が向上するからである。なお、接着層１３を構成する樹脂中には、シリカガラス等の無機物からなるフィラー等が含まれていても構わない。
【００２３】
次に、上記三次元実装パッケージ１の製造手順を図２〜図４に基づいて説明する。
まず、ＩＣチップ４が搭載された２枚の回路基板２（即ち２個のパッケージモジュール５）と、２枚のスペーサ用基材３とをあらかじめ用意する。
【００２４】
パッケージモジュール５は、例えば以下のような手順で作製される。まず、図２（ａ）に示すように、樹脂フィルム等の絶縁材１６の片側面または両側面に銅箔１５を貼着した銅張積層板１４を用意する。これを出発材料として用いて、導電性ペーストの印刷または銅めっき等を行うことにより、所定箇所にバンプ１１を形成する。次いで、バンプ１１が形成された銅箔１５上に、エッチングレジスト１７を形成する。このエッチングレジスト１７には開口部１７ａを設けておく（図２（b）参照）。次いで、開口部１７ａから露出している部分の銅箔１５をエッチングすることによって導体パターン６を形成した後、不要になったエッチングレジスト１７を剥離する（図２（c）参照）。次に、導体パターン６のパッド部６ｂに対しＩＣチップ４をボンディングし、必要に応じてチップ搭載エリアの樹脂封止を行う（図２（d）参照）。そして最後に、回路基板２の片側面または両側面の表層に、例えばエポキシ樹脂等の熱硬化性樹脂を塗布する（図２（e）参照）。この場合、チップ搭載面についてはマスクを形成しておいてもよい。塗布された未硬化状態の樹脂は、さらに加熱等の硬化処理を経ることにより、半硬化の状態（例えばＢステージ状態）とされる。その結果、回路基板２の片面側または両側面の表層に所定厚さ（ここでは約２０μm）の接着層１３が形成され、２個のパッケージモジュール５を得ることができる。
【００２５】
なお、接着層１３を形成する方法として、上記のような未硬化樹脂を塗布してから若干硬化させるという手法のほか、例えば半硬化樹脂からなるシート材を貼着するという手法を採用してもよい。接着層１３を形成する工程は、上記のようにＩＣチップ４の搭載後に行われてもよいほか、搭載前に行われてもよい。また、回路基板２における回路形成方法としては、エッチングを利用したサブトラクティブ法のほか、例えばアディティブ法や印刷法などを採用することも可能である。
【００２６】
また、スペーサ用基材３は、例えば樹脂フィルム等を材料として用いるとともに、その中央部にデバイスホール１２を加工形成することにより作製される。ここではエポキシ樹脂からなる樹脂フィルムを用いている。
【００２７】
そして、パッケージモジュール５とスペーサ用基材３とを交互に２枚ずつ積層するとともに、後に回路基板２となる銅張積層板１４を最上層に配置する。この銅張積層板１４を構成する絶縁材１６の上側面には銅箔１５が貼着され、下側面には半硬化状態の樹脂からなる接着層１３が形成されている。
【００２８】
このような状態の積層体をプレス装置にセットし、加熱下において積層方向（即ち図３の上下方向）に所定の押圧力を与える。すると、樹脂がいったん溶融して流動することにより、回路基板２とスペーサ用基材３との間の隙間や、銅張積層板１４とスペーサ用基材３との間の隙間を埋める。そして、時間の経過に伴って次第に前記樹脂が硬化する。その結果、半硬化状態であった接着層１３がやがて完全硬化状態となり、その完全硬化した接着層１３を介して、回路基板２とスペーサ用基材３とが一体化し、銅張積層板１４とスペーサ用基材３とが一体化する。ただし、このときの樹脂流動は、プリプレグを用いたときのような無秩序なものではなく、回路基板２の層方向に沿ってのみ起こるものとなる。即ち、厚さ方向への樹脂流動が起こらないことから、樹脂がある程度秩序を持って流動する。その理由は、そもそも前記接着層１３は完全硬化体の表層に形成された状態にあるからである。なお、このような形で樹脂の流動が起こったとしても、樹脂が偏在するようなことはなく、樹脂量に過不足が生じにくい。
【００２９】
次いで、一体化した積層体をプレス装置から取り外した後、ランド部６ａに対応する箇所を穿孔することにより、スルーホール形成用孔１８の穴あけを行う（図４参照）。さらに、デスミア処理を行ってスルーホール形成用孔１８内のスミアを除去した後、従来公知の手法に従ってパネルめっきを行う。その結果、スルーホール形成用孔１８内に無電解銅めっきを析出させ、めっきスルーホール８を形成する。この後、積層体の表裏両面にレジストを設けて銅箔１５のエッチングを行うことにより、最外層に導体層をパターン形成する。次いで、前記導体層を保護するためのソルダーレジスト９を形成した後、ソルダーレジスト９の非形成部分から露出する接続用パッド７に対して金めっき等を施す。そして、所定位置にて積層体を打ち抜くことにより外形加工を行い、必要でない部分を除去する。そして、最後に検査を行い、本実施形態の三次元実装パッケージ１を完成させる。
【００３０】
従って、本実施形態によれば以下のような効果を得ることができる。
（１）本実施形態では、回路基板２における少なくとも片側面に半硬化状態の樹脂からなる接着層１３が形成されたパッケージモジュール５を用いてパッケージ１が製造される。そして、上記パッケージモジュール５間にスペーサ用基材３を介在させて積層した状態で加熱プレスを行うことにより、パッケージモジュール５とスペーサ用基材３とが接着層１３を介して接着される。
【００３１】
この場合においても、パッケージモジュール５の表層に存在する樹脂は、無秩序に流動するようなことはなく、層方向に沿ってある程度秩序をもって流動する。ゆえに、樹脂流動に起因した積層体各層の位置ズレが起こりにくくなる。よって、このパッケージモジュール５を用いて製造された三次元実装パッケージ１は、製品の寸法精度に優れたものとなる。このため、良品率が高くなり、歩留まりの向上を図ることができる。また、上記のような形で樹脂の流動が起こったとしても、樹脂が偏在するようなことはなく、樹脂量に過不足が生じにくい。このため、接着部位に高い信頼性を確保することでき、もって信頼性に優れた三次元実装パッケージ１を得ることができる。
【００３２】
（２）上記のようなパッケージモジュール５を用いる本実施形態の製造方法によれば、パッケージ１の製造にあたって、樹脂を含浸してなるプリプレグが不要になる。このため、未含浸の単なるスペーサ用基材３のみをパッケージモジュール５間に介在させておけば足りることとなる。
【００３３】
（３）加熱プレス時に各層の位置ズレが起こりにくい本実施形態によれば、加熱プレス時に位置決め用治具を用いる必要がなくなることに加え、積層体にあらかじめ位置決め穴を透設しておくことも不要になる。従って、高コスト化を回避しつつパッケージ１を比較的簡単に製造することが可能である。
【００３４】
（４）この三次元実装パッケージ１では、接着層１３の厚さを５μｍ〜５０μｍという好適範囲内にて設定している。従って、十分な接着強度が得られることにより信頼性が確実に向上するとともに、全体の肉薄化が図られることにより肉薄な三次元実装パッケージ１を得るのに好都合となる。
【００３５】
（５）この三次元実装パッケージ１では、接着層１３を構成する樹脂、回路基板２の絶縁部分を構成する樹脂及びスペーサ用基材３を構成する樹脂がともにエポキシ樹脂である。即ち、前記三者において同種の樹脂が用いられている。ゆえに、熱膨張係数等の観点から三者のマッチングが良く、接着強度の向上を図ることができる。このことは製品の信頼性向上に寄与している。
［第２の実施形態］
次に、本発明を具体化した実施形態２の三次元実装パッケージ２１及びその製造方法を図５，図６に基づいて説明する。ここでは実施形態１と相違する点を主に述べ、共通する点については同一部材番号を付すのみとしてその説明を省略する。
【００３６】
図６に示される第２実施形態の三次元実装パッケージ２１においても、３枚の回路基板２と２枚のスペーサ用基材３Ａとを用いた構造が採用されている。３枚の回路基板２のうち２枚については下面側中央部にＩＣチップ４が搭載され、これによりいわゆるパッケージモジュール５が構成されている。ただし、このパッケージ２１の場合、めっきスルーホール８の代わりに各層のバイアホール２２を介して層間の接続が図られている。パッケージモジュール５及びスペーサ用基材３Ａのバイアホール２２は、同一直線上において積み重なるように配置された状態で互いに電気的に接続されている。また、本実施形態のパッケージ２１に用いられるスペーサ用基材３Ａは、層間接続のためのバイアホール２２を備えている。
【００３７】
次に、本実施形態の三次元実装パッケージ２１の製造手順を簡単に説明する。
まず、ＩＣチップ４が搭載された２枚の回路基板２（即ち２個のパッケージモジュール５）と、２枚のスペーサ用基材３Ａとをあらかじめ用意する。
【００３８】
スペーサ用基材３Ａには、印刷用マスクの配設、穴あけ、及び導電性金属ペーストの印刷等を行って、バイアホール２２を形成しておく。回路基板２に対しても、基本的には同様の手法によりバイアホール２２を形成することができる。なお、パッケージモジュール５を構成している回路基板２については、接着層１３においてバイアホール２２の端面に対応する箇所に開口部１３ａを設けておくことが望ましい。これは、異なる層に属するバイアホール２２間の導通を確実に図るためである。
【００３９】
次いで、パッケージモジュール５とスペーサ用基材３とを交互に２枚ずつ積層するとともに、バイアホール２２を備える回路基板２を最下層に配置する。このような状態の積層体を加熱プレスして各層を一体化させた後、外形加工や検査等を行い、本実施形態の三次元実装パッケージ２１を完成させる。
【００４０】
そして、この三次元実装パッケージ２１も、半硬化状態の樹脂からなる接着層１３を備えるパッケージモジュール５間にスペーサ用基材３Ａを積層し、この状態で加熱プレスすることにより、製造されたものである。従って、実施形態１のときと同じく歩留まり及び信頼性に優れたパッケージ２１とすることができる。また、本実施形態によれば、加熱プレス後にめっきスルーホール８を形成する工程を行うことなくパッケージ２１を完成させることができる。
【００４１】
なお、本発明の実施形態は以下のように変更してもよい。
・ デバイスホール１２は、前記実施形態のような貫通孔であってもよいほか、非貫通孔であってもよい。また、デバイスホール１２を省略した構成を採用することも可能である。ただし、デバイスホール１２を備える構造のほうが装置全体の肉薄化に都合がよい。
【００４２】
・ パッケージ１，２１おけるパッケージモジュール５及びスペーサ用基材３，３Ａの使用枚数は、前記実施形態に限定されることはなく、それぞれ任意に変更することが可能である。例えば、パッケージモジュール５及びスペーサ用基材３，３Ａを３枚ずつ使用したり、４枚ずつ使用したりすること等が可能である。勿論、それ以上の枚数を使用し、さらなる多層かつ高密度のパッケージ１，２１を構成することも可能である。
【００４３】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
（１） 回路基板上に半導体チップが搭載された複数枚のパッケージモジュールを積層して接着した構造の三次元実装パッケージを製造する方法において、
前記パッケージモジュールにおける少なくとも片側面に半硬化状態の熱硬化性樹脂からなる接着層を形成する工程と、前記接着層が形成されたパッケージモジュール間にスペーサ用基材を介在させて積層し、この状態で加熱プレスを行って前記半硬化状態の熱硬化性樹脂からなる接着層をさらに硬化させる工程とを含むことを特徴とする三次元実装パッケージの製造方法。
【００４４】
（２） バイアホールを備える回路基板における少なくとも片側面に半硬化状態の樹脂からなる接着層が形成されている三次元実装パッケージ製造用のパッケージモジュール。従って、この技術的思想２に記載の発明によると、異なるパッケージモジュールにおける導体層同士をバイアホールを介して層間接続することができる。よって、加熱プレス後に層間接続のためのめっきスルーホールを形成する工程を行う必要がなくなる。
【００４５】
（３） バイアホールを備える回路基板における少なくとも片側面に半硬化状態の樹脂からなる接着層が形成され、前記接着層において前記バイアホールの端面に対応する箇所に開口部が設けられている三次元実装パッケージ製造用のパッケージモジュール。従って、この技術的思想３に記載の発明によると、技術的思想２の作用効果に加え、確実な層間接続を図ることができ、信頼性の向上が達成される。
【００４６】
【発明の効果】
以上詳述したように、請求項１、２に記載の発明によれば、信頼性に優れた三次元実装パッケージを比較的簡単にかつ確実に得ることができる三次元実装パッケージの製造方法、及び三次元実装パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明を具体化した第１実施形態の三次元実装パッケージの概略断面図。
【図２】（ａ）〜（ｅ）は、第１実施形態のパッケージの製造手順を説明するための概略断面図。
【図３】第１実施形態のパッケージの製造手順を説明するための概略断面図。
【図４】第１実施形態のパッケージの製造手順を説明するための概略断面図。
【図５】第２実施形態のパッケージの製造手順を説明するための概略断面図。
【図６】第２実施形態のパッケージの概略断面図。
【符号の説明】
１，２１…三次元実装パッケージ、２…回路基板、３，３Ａ…スペーサ用基材、４…半導体チップとしてのＩＣチップ、５…パッケージモジュール、１３…接着層。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to the production how the three-dimensional mounting package.
[0002]
[Prior art]
In recent years, along with the progress of higher capacity and higher density of IC chips, portable devices such as mobile phones and next-generation portable information terminals are becoming smaller and more functional. For this reason, a packaging structure capable of mounting an IC chip used for a portable device at a higher density is required. A so-called CSP (chip size package) is known as a high-density packaging structure at present. However, in the case of a CSP, at least a mounting area equivalent to the chip size is required. Therefore, in order to further increase the mounting density in the future, it is essential to mount the semiconductor chip three-dimensionally instead of the conventional planar structure. Under such circumstances, a packaging structure called a three-dimensional mounting package has recently been proposed.
[0003]
In this type of package, a plurality of thin substrates mounted with thin IC chips (that is, package modules) are stacked through prepregs, and the conductive layers of each substrate are electrically connected through through holes and via holes. It has the structure connected to. Here, an example of a conventional method for manufacturing a three-dimensional mounting package will be briefly described.
[0004]
First, a circuit board having a conductor layer is manufactured, and a thin IC chip is bonded to a chip mounting area on the circuit board by using bumps or the like to obtain a package module. Subsequently, the obtained plurality of package modules are laminated together with the prepreg, and in this state, the laminated body is heated and pressed. As a result, the uncured resin impregnated in the prepreg is cured, and the layers are bonded through the cured resin. Next, through holes are formed in the laminated body in which the layers are integrated, and external processing or the like is performed, whereby a desired three-dimensional mounting package is completed.
[0005]
[Problems to be solved by the invention]
However, when heat pressing is performed on the laminate of the package module and the prepreg in the prior art, the uncured resin impregnated in the prepreg tends to flow randomly, and each layer in the laminate is likely to be misaligned. Therefore, it is difficult to ensure high dimensional accuracy in the product, and there is a risk that the yield will be reduced.
[0006]
Further, when such a flow occurs, the resin amount becomes excessive and insufficient due to the uneven distribution of the resin, and it becomes difficult to ensure high reliability at the adhesion site.
The present invention has been made in view of the above problems, and its object is provide a manufacturing how the three-dimensional mounting package that can obtain a three-dimensional mounting package having excellent reliability relatively easily and reliably There is to do.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, in the invention according to claim 1, a plurality of package modules each having a semiconductor chip mounted thereon are laminated and bonded to each other on the circuit board, and through holes are formed between the conductor layers of each circuit board. Alternatively, in a method of manufacturing a three-dimensional mounting package having a structure electrically connected through a via hole, a step of forming an adhesive layer made of a semi-cured resin on at least one side surface of the package module; and between the formed package module, device hole for accommodating the semiconductor chips are stacked by interposing a sheet-like spacer base material formed by Toru設, seen including a step of performing a heat press in this state, the adhesive The resin constituting the layer, the resin constituting the insulating part of the circuit board and the resin constituting the spacer base material are of the same type The method for producing a three-dimensional mounting package, characterized in that the gist thereof.
[0009]
According to a second aspect of the present invention, in the first aspect, the thickness of the adhesive layer is 5 μm to 50 μm .
[0011]
The “action” of the present invention will be described below.
According to the first aspect of the present invention, the package module and the spacer base material are bonded to each other through the adhesive layer by performing the heat press. In this case, even if the resin constituting the adhesive layer formed on the module surface is dissolved, the resin flows in order in the layer direction. Therefore, positional displacement of each layer due to disordered resin flow hardly occurs, and a product with excellent dimensional accuracy can be obtained. Further, even if the resin flows in such a form, the resin is not unevenly distributed, and the amount of the resin is not easily excessive or insufficient. In addition, since a prepreg impregnated with resin is not required, it is sufficient to interpose only a non-impregnated spacer base material between the package modules. In addition, if the resins constituting the respective parts are of the same type, matching with each other is improved from the viewpoint of the thermal expansion coefficient and the like, and the adhesive strength can be improved. Therefore, the reliability of the product can be further improved.
[0012]
According to the invention described in claim 2, the thickness of the adhesive layer is set within a preferable range of 5 μm to 50 μm. If the thickness of the adhesive layer is less than 5 μm, the minimum amount of resin required for adhesion cannot be secured, and as a result, sufficient adhesive strength cannot be obtained and it may be difficult to improve reliability. is there. On the other hand, if the thickness of the adhesive layer exceeds 50 μm, it may be disadvantageous in finally obtaining a thin three-dimensional mounting package.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
Hereinafter, a three-dimensional mounting package and a method for manufacturing the same according to an embodiment of the present invention will be described in detail with reference to FIGS.
[0015]
FIG. 1 shows a three-dimensional mounting package 1 of the present embodiment. The package 1 has a structure in which circuit boards 2 and spacer base materials 3 are alternately laminated and bonded. More specifically, in this embodiment, a structure using three circuit boards 2 and two spacer base materials 3 is employed. An IC chip 4 is mounted on the center of the upper surface of the two circuit boards 2, thereby forming a so-called package module 5.
[0016]
The total thickness of the package 1 is as thin as 0.2 mm or less. The conductor layers (conductor pattern 6 and connection pads 7) of each circuit board 2 are electrically connected through plated through holes 8 penetrating the front and back of the package 1. Solder resists 9 are formed on both front and back surfaces of the package 1. A plurality of external connection terminals 10 are provided on the conductor layer (that is, the connection pad 7) in the portion where the solder resist 9 is not formed on one side surface of the package 1. In addition, as a form of the external connection terminal 10, a bump as shown in FIG. 1 can be adopted, and for example, a pin or the like can be adopted.
[0017]
As the circuit board 2 constituting the package module 5, for example, a printed wiring board (that is, a single-sided board or a double-sided board) provided with a conductor pattern 6 on one or both sides is used. A land portion 6 a is formed at the outer end portion of the conductor pattern 6 for connection with the plated through hole 8. A pad portion 6 b for mounting the IC chip 4 is formed on the inner end portion of the conductor pattern 6. The external connection terminals formed on the lower surface side of the IC chip 4 and the pad portion 6b are joined via the bumps 11, respectively.
[0018]
The circuit board 2 is preferably thin, and in this embodiment, a resin film having a thickness of about 0.1 mm to 0.15 mm formed with a conductor layer is used. This is because selecting such a circuit board 2 is advantageous in finally obtaining a thin three-dimensional mounting package 1. Examples of the material for the resin film include epoxy, polyimide, and polypropylene. For the same reason, the IC chip 4 is preferably thin with a thickness of 200 μm or less. Specifically, in this embodiment, a thin IC chip 4 having a thickness of about 50 μm is used. The thin IC chip 4 is mounted by a so-called face-down method.
[0019]
The spacer base material 3 used in the package 1 has a sheet shape and has the same outer shape and dimensions as the circuit board 2. A rectangular device hole 12 that is slightly larger than the size of the thin IC chip 4 is provided in the center of the spacer base material 3. That is, the spacer base material 3 serves as a spacer for securing a space corresponding to the thickness of the thin IC chip 4. The thickness of the spacer substrate 3 is preferably about 0.1 mm to 0.15 mm. This is because the selection of the spacer base 3 is advantageous in finally obtaining the thin three-dimensional mounting package 1. In addition, as a material for manufacturing the base material 3 for spacers, the resin material similar to the circuit board 2, ie, resin films, such as an epoxy, a polyimide, a polypropylene, can be used. In addition, unlike the prepreg normally used, this base material 3 for spacers is not impregnated with uncured resin.
[0020]
As shown in FIG. 1 and the like, an adhesive layer 13 is formed on the surface layer of one side surface or both side surfaces of the circuit board 2 used in the present embodiment. More specifically, the adhesive layer 13 is formed on the surface side on which the IC chip 4 is mounted, except for the mounting chip mounting area. On the surface side where the IC chip 4 is not mounted, an adhesive layer 13 is formed over the entire area.
[0021]
The thickness of the adhesive layer 13 is preferably 5 μm to 50 μm, more preferably 10 μm to 40 μm, and particularly preferably 15 μm to 25 μm. If the thickness of the adhesive layer 13 is less than 5 μm, the minimum amount of resin required for adhesion cannot be secured. As a result, sufficient adhesive strength cannot be obtained, and it may be difficult to improve reliability. On the other hand, if the thickness of the adhesive layer 13 exceeds 50 μm, it is considered that it is difficult to reduce the thickness of the circuit board 2, and in that case, it is disadvantageous in obtaining the finally thin three-dimensional mounting package 1. Become.
[0022]
Examples of the resin constituting the adhesive layer 13 include epoxy, polyimide, and polypropylene. In this case, it is preferable to select the same type as the resin constituting the adhesive layer 13, the resin constituting the insulating portion of the circuit board 2, and the resin constituting the spacer base material 3. The reason for this is that when the same type is selected, the difference between the three thermal expansion coefficients becomes extremely small, so that thermal stress is hardly generated and the adhesive strength is improved. The resin constituting the adhesive layer 13 may contain a filler made of an inorganic material such as silica glass.
[0023]
Next, the manufacturing procedure of the three-dimensional mounting package 1 will be described with reference to FIGS.
First, two circuit boards 2 (that is, two package modules 5) on which IC chips 4 are mounted and two spacer base materials 3 are prepared in advance.
[0024]
The package module 5 is produced by the following procedure, for example. First, as shown to Fig.2 (a), the copper clad laminated board 14 which affixed the copper foil 15 on the one side or both sides | surfaces of the insulating materials 16, such as a resin film, is prepared. By using this as a starting material, bumps 11 are formed at predetermined locations by conducting conductive paste printing or copper plating. Next, an etching resist 17 is formed on the copper foil 15 on which the bumps 11 are formed. An opening 17a is provided in the etching resist 17 (see FIG. 2B). Next, the conductive pattern 6 is formed by etching the portion of the copper foil 15 exposed from the opening 17a, and then the etching resist 17 that is no longer needed is removed (see FIG. 2C). Next, the IC chip 4 is bonded to the pad portion 6b of the conductor pattern 6, and the chip mounting area is resin-sealed as necessary (see FIG. 2D). Finally, a thermosetting resin such as an epoxy resin is applied to the surface layer on one or both sides of the circuit board 2 (see FIG. 2 (e)). In this case, a mask may be formed on the chip mounting surface. The applied uncured resin is further subjected to a curing process such as heating to be in a semi-cured state (for example, a B stage state). As a result, the adhesive layer 13 having a predetermined thickness (here, about 20 μm) is formed on the surface layer of one side or both sides of the circuit board 2, and two package modules 5 can be obtained.
[0025]
In addition, as a method of forming the adhesive layer 13, in addition to the method of applying the uncured resin as described above and then slightly curing it, for example, a method of attaching a sheet material made of a semi-cured resin may be adopted. Good. The step of forming the adhesive layer 13 may be performed after the IC chip 4 is mounted as described above, or may be performed before the mounting. In addition to the subtractive method using etching, for example, an additive method or a printing method can be employed as a circuit formation method on the circuit board 2.
[0026]
In addition, the spacer base material 3 is produced by, for example, using a resin film or the like as a material, and processing and forming a device hole 12 in the central portion thereof. Here, a resin film made of an epoxy resin is used.
[0027]
Then, the package module 5 and the spacer base material 3 are alternately laminated two by two, and the copper clad laminate 14 to be the circuit board 2 later is disposed in the uppermost layer. A copper foil 15 is adhered to the upper side surface of the insulating material 16 constituting the copper clad laminate 14, and an adhesive layer 13 made of a semi-cured resin is formed on the lower side surface.
[0028]
The laminated body in such a state is set in a press apparatus, and a predetermined pressing force is applied in the laminating direction (that is, the vertical direction in FIG. 3) under heating. Then, the resin once melts and flows, thereby filling a gap between the circuit board 2 and the spacer base 3 and a gap between the copper clad laminate 14 and the spacer base 3. And the said resin hardens | cures gradually with progress of time. As a result, the adhesive layer 13 that was in a semi-cured state eventually becomes a completely cured state, and the circuit board 2 and the spacer base material 3 are integrated via the completely cured adhesive layer 13, and the copper-clad laminate 14 The spacer substrate 3 is integrated. However, the resin flow at this time is not disordered as in the case of using the prepreg, and occurs only along the layer direction of the circuit board 2. That is, since the resin does not flow in the thickness direction, the resin flows with some order. The reason is that the adhesive layer 13 is in the state of being formed on the surface layer of the completely cured body. Even if the resin flows in such a form, the resin is not unevenly distributed and the amount of the resin is less likely to be excessive or insufficient.
[0029]
Next, after the integrated laminated body is removed from the press device, a hole corresponding to the land portion 6a is drilled to drill the through-hole forming hole 18 (see FIG. 4). Further, desmear treatment is performed to remove smear in the through-hole forming hole 18, and then panel plating is performed according to a conventionally known method. As a result, electroless copper plating is deposited in the through hole forming hole 18 to form the plated through hole 8. Then, a conductor layer is patterned on the outermost layer by providing a resist on both the front and back surfaces of the laminate and etching the copper foil 15. Next, after forming the solder resist 9 for protecting the conductor layer, the connection pad 7 exposed from the non-formed portion of the solder resist 9 is subjected to gold plating or the like. Then, the outer shape is processed by punching the laminate at a predetermined position, and unnecessary portions are removed. Finally, an inspection is performed to complete the three-dimensional mounting package 1 of the present embodiment.
[0030]
Therefore, according to the present embodiment, the following effects can be obtained.
(1) In this embodiment, the package 1 is manufactured using the package module 5 in which the adhesive layer 13 made of a semi-cured resin is formed on at least one side surface of the circuit board 2. The package module 5 and the spacer substrate 3 are bonded to each other through the adhesive layer 13 by performing a heat press in a state where the spacer substrate 3 is interposed between the package modules 5 and laminated.
[0031]
Even in this case, the resin present on the surface layer of the package module 5 does not flow randomly, but flows with some degree of order along the layer direction. Therefore, positional deviation of each layer of the laminate due to resin flow is less likely to occur. Therefore, the three-dimensional mounting package 1 manufactured using the package module 5 is excellent in product dimensional accuracy. For this reason, the yield rate is increased, and the yield can be improved. Further, even if the resin flows in the above-described manner, the resin is not unevenly distributed, and the resin amount is hardly excessive or insufficient. For this reason, high reliability can be ensured at the bonding site, and thus the three-dimensional mounting package 1 excellent in reliability can be obtained.
[0032]
(2) According to the manufacturing method of the present embodiment using the package module 5 as described above, the prepreg impregnated with the resin is not necessary when the package 1 is manufactured. For this reason, it is sufficient that only the unimpregnated spacer base material 3 is interposed between the package modules 5.
[0033]
(3) According to the present embodiment, in which misalignment of each layer is unlikely to occur at the time of heating press, it is not necessary to use a positioning jig at the time of heating pressing, and a positioning hole may be provided in advance in the laminate. It becomes unnecessary. Therefore, the package 1 can be manufactured relatively easily while avoiding an increase in cost.
[0034]
(4) In the three-dimensional mounting package 1, the thickness of the adhesive layer 13 is set within a preferable range of 5 μm to 50 μm. Therefore, it is convenient to obtain the thin three-dimensional mounting package 1 by reliably improving the reliability by obtaining sufficient adhesive strength and by reducing the overall thickness.
[0035]
(5) In this three-dimensional mounting package 1, the resin constituting the adhesive layer 13, the resin constituting the insulating portion of the circuit board 2, and the resin constituting the spacer base material 3 are all epoxy resins. That is, the same kind of resin is used in the above three parties. Therefore, the matching between the three is good from the viewpoint of the thermal expansion coefficient and the like, and the adhesive strength can be improved. This contributes to the improvement of product reliability.
[Second Embodiment]
Next, the three-dimensional mounting package 21 and the manufacturing method thereof according to the second embodiment embodying the present invention will be described with reference to FIGS. Here, the points different from the first embodiment will be mainly described, and the common points are only given the same member numbers, and the description thereof will be omitted.
[0036]
Also in the three-dimensional mounting package 21 of the second embodiment shown in FIG. 6, a structure using three circuit boards 2 and two spacer base materials 3A is employed. Two of the three circuit boards 2 have the IC chip 4 mounted at the center on the lower surface side, thereby forming a so-called package module 5. However, in the case of this package 21, the connection between the layers is achieved through via holes 22 in each layer instead of the plated through hole 8. The via holes 22 of the package module 5 and the spacer base material 3A are electrically connected to each other in a state of being arranged so as to be stacked on the same straight line. In addition, the spacer base material 3 </ b> A used in the package 21 of this embodiment includes a via hole 22 for interlayer connection.
[0037]
Next, the manufacturing procedure of the three-dimensional mounting package 21 of this embodiment will be briefly described.
First, two circuit boards 2 on which IC chips 4 are mounted (that is, two package modules 5) and two spacer base materials 3A are prepared in advance.
[0038]
Via holes 22 are formed in the spacer base material 3A by arranging a printing mask, drilling holes, and printing a conductive metal paste. The via hole 22 can be formed on the circuit board 2 basically by the same method. For the circuit board 2 constituting the package module 5, it is desirable to provide an opening 13 a at a location corresponding to the end face of the via hole 22 in the adhesive layer 13. This is to ensure conduction between via holes 22 belonging to different layers.
[0039]
Next, the package module 5 and the spacer base material 3 are alternately stacked two by two, and the circuit board 2 including the via hole 22 is disposed in the lowermost layer. After the laminated body in such a state is heated and pressed to integrate the layers, external processing and inspection are performed, and the three-dimensional mounting package 21 of the present embodiment is completed.
[0040]
The three-dimensional mounting package 21 is also manufactured by laminating the spacer base material 3A between the package modules 5 including the adhesive layer 13 made of a semi-cured resin, and performing heat pressing in this state. is there. Therefore, it is possible to obtain the package 21 having excellent yield and reliability as in the first embodiment. Moreover, according to this embodiment, the package 21 can be completed without performing the process of forming the plated through hole 8 after the hot pressing.
[0041]
In addition, you may change embodiment of this invention as follows.
The device hole 12 may be a through hole as in the above embodiment or a non-through hole. It is also possible to adopt a configuration in which the device hole 12 is omitted. However, the structure including the device hole 12 is more convenient for thinning the entire apparatus.
[0042]
The number of package modules 5 and spacer base materials 3 and 3A used in the packages 1 and 21 is not limited to the above-described embodiment, and can be arbitrarily changed. For example, the package module 5 and the spacer base materials 3 and 3A can be used three by three, or four by four. Of course, it is also possible to construct more multi-layer and high-density packages 1 and 21 by using a larger number.
[0043]
Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the embodiment described above are listed below.
(1) In a method of manufacturing a three-dimensional mounting package having a structure in which a plurality of package modules each having a semiconductor chip mounted on a circuit board are laminated and bonded.
A step of forming an adhesive layer made of a thermosetting resin in a semi-cured state on at least one side surface of the package module, and laminating with a spacer base material interposed between the package modules formed with the adhesive layer, and this state And a step of further curing the adhesive layer made of the thermosetting resin in a semi-cured state by performing a heat press at a step of manufacturing a three-dimensional mounting package.
[0044]
(2) A package module for manufacturing a three-dimensional mounting package, in which an adhesive layer made of a semi-cured resin is formed on at least one side surface of a circuit board having a via hole. Therefore, according to the invention described in the technical idea 2, conductor layers in different package modules can be connected to each other through via holes. Therefore, it is not necessary to perform a step of forming a plated through hole for interlayer connection after hot pressing.
[0045]
(3) A three-dimensional structure in which an adhesive layer made of a semi-cured resin is formed on at least one side surface of a circuit board including a via hole, and an opening is provided at a position corresponding to the end surface of the via hole in the adhesive layer. Package module for mounting package manufacturing. Therefore, according to the invention described in the technical idea 3, in addition to the operational effect of the technical idea 2, a reliable interlayer connection can be achieved, and an improvement in reliability is achieved.
[0046]
【The invention's effect】
As described in detail above, according to the first and second aspects of the invention, a method of manufacturing a three-dimensional mounting package capable of relatively easily and reliably obtaining a three-dimensional mounting package excellent in reliability, and A three-dimensional mounting package can be provided.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a three-dimensional mounting package according to a first embodiment embodying the present invention.
FIGS. 2A to 2E are schematic cross-sectional views for explaining a package manufacturing procedure according to the first embodiment;
FIG. 3 is a schematic cross-sectional view for explaining a manufacturing procedure of the package of the first embodiment.
FIG. 4 is a schematic cross-sectional view for explaining a manufacturing procedure of the package of the first embodiment.
FIG. 5 is a schematic cross-sectional view for explaining a manufacturing procedure of the package of the second embodiment.
FIG. 6 is a schematic cross-sectional view of a package according to a second embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,21 ... Three-dimensional mounting package, 2 ... Circuit board, 3, 3A ... Base material for spacers, 4 ... IC chip as a semiconductor chip, 5 ... Package module, 13 ... Adhesive layer.

Claims (2)

回路基板上に半導体チップが搭載された複数枚のパッケージモジュールを積層して接着するとともに、各回路基板の導体層間をスルーホールまたはバイアホールを介して電気的に接続した構造の三次元実装パッケージを製造する方法において、
前記パッケージモジュールにおける少なくとも片側面に半硬化状態の樹脂からなる接着層を形成する工程と、前記接着層が形成されたパッケージモジュール間に、半導体チップを収容するデバイスホールが透設されてなるシート状のスペーサ用基材を介在させて積層し、この状態で加熱プレスを行う工程とを含み、
前記接着層を構成する樹脂、前記回路基板の絶縁部分を構成する樹脂及び前記スペーサ用基材を構成する樹脂は、同種のものであることを特徴とする三次元実装パッケージの製造方法。A three-dimensional mounting package with a structure in which a plurality of package modules with semiconductor chips mounted on a circuit board are stacked and bonded, and the conductive layers of each circuit board are electrically connected via through holes or via holes. In the manufacturing method,
A sheet-like structure in which an adhesive layer made of a semi-cured resin is formed on at least one side of the package module, and a device hole for housing a semiconductor chip is provided between the package module on which the adhesive layer is formed by interposing a spacer base material are laminated, seen including a step of performing a heat press in this state,
The method of manufacturing a three-dimensional mounting package , wherein the resin constituting the adhesive layer, the resin constituting the insulating portion of the circuit board, and the resin constituting the spacer base material are of the same type . 前記接着層の厚さは５μｍ〜５０μｍであることを特徴とする請求項１に記載の三次元実装パッケージの製造方法。 2. The method of manufacturing a three-dimensional package according to claim 1, wherein the adhesive layer has a thickness of 5 to 50 [mu] m .
JP2001037127A 2001-02-14 2001-02-14 Manufacturing method of three-dimensional mounting package Expired - Fee Related JP4694007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001037127A JP4694007B2 (en) 2001-02-14 2001-02-14 Manufacturing method of three-dimensional mounting package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001037127A JP4694007B2 (en) 2001-02-14 2001-02-14 Manufacturing method of three-dimensional mounting package

Publications (2)

Publication Number Publication Date
JP2002246536A JP2002246536A (en) 2002-08-30
JP4694007B2 true JP4694007B2 (en) 2011-06-01

Family

ID=18900303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001037127A Expired - Fee Related JP4694007B2 (en) 2001-02-14 2001-02-14 Manufacturing method of three-dimensional mounting package

Country Status (1)

Country Link
JP (1) JP4694007B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20030293A (en) * 2003-02-26 2004-08-27 Imbera Electronics Oy Method for manufacturing an electronic module and an electronic module
FI119583B (en) 2003-02-26 2008-12-31 Imbera Electronics Oy Procedure for manufacturing an electronics module
WO2005071742A1 (en) * 2004-01-27 2005-08-04 Murata Manufacturing Co., Ltd. Multilayer electronic component manufacturing method
JP4504798B2 (en) * 2004-12-16 2010-07-14 パナソニック株式会社 Multistage semiconductor module
JP2007329147A (en) * 2006-06-06 2007-12-20 Shindo Denshi Kogyo Kk Multilayer printed-wiring board, and method of manufacturing the same
JP5040345B2 (en) * 2007-02-15 2012-10-03 パナソニック株式会社 Circuit joining method, circuit board laminate, and memory card
JP2009135398A (en) * 2007-11-29 2009-06-18 Ibiden Co Ltd Combination substrate
KR100997793B1 (en) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 Semiconductor pacakge and method of manufacturing thereof
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US8658473B2 (en) 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
JP2015065553A (en) 2013-09-25 2015-04-09 株式会社東芝 Connection member, semiconductor device, and laminate structure
US11545436B2 (en) 2018-03-06 2023-01-03 King Abdullah University Of Science And Technology Flexible three-dimensional electronic device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198737A (en) * 1992-01-20 1993-08-06 Hitachi Ltd Laminated multichip semiconductor device ant its manufacture
JPH05206373A (en) * 1992-01-28 1993-08-13 Nec Kyushu Ltd Semiconductor integrated circuit device
JPH08274250A (en) * 1995-03-30 1996-10-18 Mitsui High Tec Inc Semiconductor device
JPH11145624A (en) * 1997-11-06 1999-05-28 Hitachi Chem Co Ltd Multistage connection structure of circuit component and connection thereof
JP2000204248A (en) * 1999-01-11 2000-07-25 Tomoegawa Paper Co Ltd Circuit laminating material
JP2000245103A (en) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd Brushless vibrating motor
JP2001085603A (en) * 1999-09-13 2001-03-30 Toshiba Corp Semiconductor device
JP2001111232A (en) * 1999-10-06 2001-04-20 Sony Corp Electronic component mounting multilayer board and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198737A (en) * 1992-01-20 1993-08-06 Hitachi Ltd Laminated multichip semiconductor device ant its manufacture
JPH05206373A (en) * 1992-01-28 1993-08-13 Nec Kyushu Ltd Semiconductor integrated circuit device
JPH08274250A (en) * 1995-03-30 1996-10-18 Mitsui High Tec Inc Semiconductor device
JPH11145624A (en) * 1997-11-06 1999-05-28 Hitachi Chem Co Ltd Multistage connection structure of circuit component and connection thereof
JP2000204248A (en) * 1999-01-11 2000-07-25 Tomoegawa Paper Co Ltd Circuit laminating material
JP2000245103A (en) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd Brushless vibrating motor
JP2001085603A (en) * 1999-09-13 2001-03-30 Toshiba Corp Semiconductor device
JP2001111232A (en) * 1999-10-06 2001-04-20 Sony Corp Electronic component mounting multilayer board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2002246536A (en) 2002-08-30

Similar Documents

Publication Publication Date Title
JP3889856B2 (en) Method for manufacturing printed wiring board with protruding electrodes
JP5411362B2 (en) Multilayer wiring board and manufacturing method thereof
JP5129645B2 (en) Manufacturing method of wiring board with built-in components
JP3429734B2 (en) Wiring board, multilayer wiring board, circuit component package, and method of manufacturing wiring board
TWI396493B (en) Multi-layer wiring board and method of manufacturing the same
JP4073945B1 (en) Manufacturing method of multilayer wiring board
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
KR102032171B1 (en) Electronic component built-in substrate and method of manufacturing the same
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
WO2007126090A1 (en) Circuit board, electronic device and method for manufacturing circuit board
JPH05267402A (en) Thin film multilayer printed circuit board and its manufacture
KR20110045098A (en) Electronic component built-in wiring board and its manufacturing method
KR20090038290A (en) Electronic chip embedded circuit board and method of manufacturing the same
JP4694007B2 (en) Manufacturing method of three-dimensional mounting package
KR101231286B1 (en) Printed circuit board embedded chip and it&#39;s manufacturing method
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
JP5340622B2 (en) Multilayer wiring board
JP2002246745A (en) Three-dimensional mounting package and its manufacturing method, and adhesive therefor
KR100895241B1 (en) Method for manufacturing substrate for package
KR101003640B1 (en) Chip embedded printed circuit board and manufacturing method thereof
JP4899409B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP4892924B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3922350B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2007115952A (en) Interposer substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4694007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees