KR100895241B1 - Method for manufacturing substrate for package - Google Patents
Method for manufacturing substrate for package Download PDFInfo
- Publication number
- KR100895241B1 KR100895241B1 KR1020070091731A KR20070091731A KR100895241B1 KR 100895241 B1 KR100895241 B1 KR 100895241B1 KR 1020070091731 A KR1020070091731 A KR 1020070091731A KR 20070091731 A KR20070091731 A KR 20070091731A KR 100895241 B1 KR100895241 B1 KR 100895241B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- cavity
- manufacturing
- package
- forming
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
패키지용 기판 제조방법이 개시된다. 제1 기판에 캐비티(cavity)를 형성하는 단계, 제1 기판과 제2 기판을 서로 적층하는 단계 및 제1 기판과 제2 기판을 압착하는 단계를 포함하는 패키지용 기판 제조방법은, 캐비티 형성을 위한 단차 라우팅(routing) 공정을 생략하여 제조원가를 절감하고 제조공정을 단순화할 수 있다.Disclosed is a method for manufacturing a substrate for a package. A method of manufacturing a substrate for a package including forming a cavity in a first substrate, laminating a first substrate and a second substrate with each other, and compressing the first substrate and the second substrate may include forming a cavity. By eliminating the step routing process, the manufacturing cost can be reduced and the manufacturing process can be simplified.
패키지, 기판, 캐비티, 단차, 라우팅, 범프 Package, Board, Cavity, Step, Routing, Bump
Description
본 발명은 패키지용 기판 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a substrate for a package.
전자제품의 소형화 추세에 맞추어 패키지용 기판도 크기의 감소와 다양한 기능이 요구되고 있다. 이에 대응하기 위해 인쇄회로기판에 캐비티(cavity)를 형성하여 전자소자를 내장하는 기술이 적용되고 있는데, 이러한 캐비티 인쇄회로기판(cavity printed circuit board)은 완성부품의 두께를 줄일 수 있는 방법의 하나로 현재 사용되고 있다. In accordance with the trend of miniaturization of electronic products, package substrates also require reduction in size and various functions. To cope with this, a technology of embedding electronic devices by forming a cavity in a printed circuit board is applied. Such a cavity printed circuit board is one of the ways to reduce the thickness of the finished part. It is used.
도 1내지 도 3은 종래기술에 따른 패키지용 기판 제조방법을 나타낸 단면도이다. 도 1을 참고하면, 베이스 기판(10)의 내층에는 회로패턴(미도시)과 본딩패드(bonding pad, 14)가 형성되어 있다. 여기에 캐비티(22)가 형성된 동박적층판(16), 본딩시트(18) 및 캐비티 기판(20)을 적층하여 압착한다. 1 to 3 are cross-sectional views showing a method for manufacturing a substrate for a package according to the prior art. Referring to FIG. 1, a circuit pattern (not shown) and a
다음으로, 도 2와 도 3을 참고하면, 적층된 패키지용 기판의 비아(via, 24)를 형성하고 최외층에 회로패턴(26)을 형성한다. 그리고, 캐비티(22)가 형성된 위 치에 캐비티 기판(20)을 드릴(28)로 절단하는 캐비티 라우팅(cavity routing)공정을 거쳐 작업을 완료한다. Next, referring to FIGS. 2 and 3,
종래방법에 의할 경우, 패키지용 기판의 화학적 처리 공정에서 본딩패드가 손상되는 것을 방지하기 위해 제작완료단계에서 단차 캐비티를 가공하게 되어 가공시간이 길고, 가공 시 단차 형성을 위한 특수장비를 필요로 하는 어려움이 있었다. According to the conventional method, in order to prevent the bonding pads from being damaged in the chemical treatment process of the substrate for the package, the step cavity is processed at the manufacturing completion stage, which requires a long processing time and requires special equipment for forming the step during processing. There was a difficulty.
본 발명은 캐비티 형성을 위한 단차 routing 공정을 생략하여 제조공정의 단순화와 제조원가를 절감할 수 있는 패키지용 기판 제조방법을 제공하는 것이다.The present invention provides a method for manufacturing a substrate for a package that can simplify the manufacturing process and reduce manufacturing costs by omitting the step routing process for forming the cavity.
본 발명의 일 측면에 따르면, 제1 기판에 캐비티(cavity)를 형성하는 단계, 제1 기판과 제2 기판을 서로 적층하는 단계 및 제1 기판과 제2 기판을 압착하는 단계를 포함하는 패키지용 기판 제조방법이 제공된다.According to an aspect of the present invention, a package for a package comprising the steps of forming a cavity (cavity) in the first substrate, the step of laminating the first substrate and the second substrate to each other and pressing the first substrate and the second substrate A substrate manufacturing method is provided.
이 때, 캐비티를 형성하는 단계 이전에, 제1 기판의 일면에 도전성 범프를 형성하는 단계 및 도전성 범프가 돌출되도록 제1 기판에 접착필름을 적층하는 단계를 더 포함할 수 있다. 여기서, 접착필름은 열경화성 수지로 이루어지면, 압착하는 단계는 열경화성 수지를 가열하여 제1 기판과 제2 기판을 압착할 수 있다.In this case, before forming the cavity, the method may further include forming a conductive bump on one surface of the first substrate and stacking an adhesive film on the first substrate to protrude the conductive bump. Here, when the adhesive film is made of a thermosetting resin, the pressing may include pressing the first substrate and the second substrate by heating the thermosetting resin.
한편, 적층하는 단계 이전에, 제1 기판과 제2 기판의 서로 대향하는 면 가운 데 어느 한 면에 솔더 페이스트 범프(solder paste bump)를 형성하는 단계를 더 포함하고, 솔더 페이스트 범프를 가열하여 제1 기판과 제2 기판을 압착할 수 있다. 여기서 압착하는 단계 이후에, 제1 기판과 제2 기판 사이에 보강재를 충전하는 단계를 더 포함할 수 있다. Meanwhile, before the laminating, the method may further include forming a solder paste bump on one surface of the first and second substrates facing each other, and heating the solder paste bumps to form a solder paste bump. The first substrate and the second substrate can be crimped. After the pressing step, the method may further include filling a reinforcing material between the first substrate and the second substrate.
상술한 바와 같이 본 발명에 따르면, 패키지용 기판을 제조하는데 있어서 캐비티 형성을 위한 단차 routing 공정을 생략하여 제조원가를 절감하고, 제조공정을 단순화할 수 있다.As described above, according to the present invention, the manufacturing cost can be reduced and the manufacturing process can be simplified by omitting the step routing process for cavity formation in manufacturing the package substrate.
본 발명의 특징, 이점이 이하의 도면과 발명의 상세한 설명으로부터 명확해질 것이다.The features and advantages of the present invention will become apparent from the following drawings and detailed description of the invention.
이하, 본 발명에 따른 패키지용 기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a method for manufacturing a substrate for a package according to the present invention will be described in detail with reference to the accompanying drawings, and in describing with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Duplicate explanations will be omitted.
도 4는 본 발명의 일 실시예에 따른 패키지용 기판 제조방법을 나타낸 순서도이고, 도 5내지 도 9는 본 발명의 일 실시예에 따른 패키지용 기판 제조방법을 나타낸 단면도이다. 도 5내지 도 9를 참고하면, 제1 기판(500), 제1 비아(502), 도 전성범프(504), 열경화성 접착필름(600), 캐비티(700), 드릴(702), 제2 기판(800), 제2 비아(802), 본딩패드(804), 제2 회로패턴(806, 808)이 도시되어 있다. 4 is a flowchart illustrating a method of manufacturing a substrate for a package according to an embodiment of the present invention, and FIGS. 5 to 9 are cross-sectional views illustrating a method of manufacturing a substrate for a package according to an embodiment of the present invention. 5 to 9, the
본 발명의 일 실시예에 따른 패키지용 기판 제조방법은, 제1 기판(500)에 캐비티(700)(cavity)를 형성하는 단계, 제1 기판(500)과 제2 기판(800)을 서로 적층하는 단계 및 제1 기판(500)과 제2 기판(800)을 압착하는 단계를 포함하는 패키지용 기판 제조방법으로써, 캐비티(700) 형성을 위한 단차 라우팅(routing) 공정을 생략하여 제조원가를 절감하고 제조공정을 단순화할 수 있다. In the method of manufacturing a substrate for a package according to an embodiment of the present invention, forming a
본 실시예에 따른 패키지용 기판을 제조하기 위해 제1 기판(500)과 제2 기판(800)을 제조한다. 도 7에 도시된 바와 같이, 제1 기판(500)은 회로패턴을 형성하기 위한 가공처리가 완료된 후, 캐비티(700)가 형성되어 전자소자(미도시)가 실장 될 수 있는 공간이 마련되는 기판이다. 제1 기판(500)을 제조하기 위해 양면동박적층판에 비아 홀(via hole)을 천공한다. In order to manufacture the package substrate according to the present embodiment, the
다음으로 비아 홀에 구리(Cu)도금을 형성하여 제1 비아(via, 502)를 형성한다. 제1 기판(500)에 제1 비아(502)를 형성하여 제1 기판(500)의 양면에 형성될 제1 회로패턴(미도시)의 전기적 연결을 제공한다. 다음으로 외층의 동박층에 제1 회로패턴을 형성한다. 제1 회로패턴은 예를 들면 subtractive방식으로 형성할 수 있다. Next, copper (Cu) plating is formed in the via hole to form a first via 502. A
한편, 제1 기판(500)의 양면에 제1 회로패턴을 형성한 후, 절연층을 적층하고 절연층 위에 도전층을 형성하여 다층으로 형성할 수 있다. 또한, 제1 기판(500)은 절연층 상에 제1 회로패턴을 형성하는 다른 방법으로도 형성될 수 있다. On the other hand, after the first circuit pattern is formed on both surfaces of the
다음으로 제2 기판(800)을 형성한다. 도 9에 도시된 바와 같이, 제2 기판(800)은 회로패턴과 본딩패드(804)가 형성되기 위한 가공처리가 완료되어, 제1 기판(500)의 캐비티(700)에 실장되는 전자소자가 안착될 수 있는 베이스가 되는 기판이다. 따라서 제2 기판(800)은 양면에 제2 회로패턴(806, 808)이 형성되고 전자소자가 안착되는 부분에 본딩패드(bonding pad, 804)가 형성된다. 제2 기판(800)을 형성하기 위해 먼저 양면동박적층판에 비아 홀을 천공한다. Next, the
다음으로 비아 홀에 구리도금을 형성하여 제2 비아(802)를 마련하여 제2 기판(800)의 양면에 형성될 제2 회로패턴(806, 808)에 전기적 연결을 제공하다. 다음으로, 예를 들면 subtractive방식 등으로 제2 회로패턴(806, 808)을 형성한다. 제2 기판(800)도 제1 기판(500)과 마찬가지로 제2 회로패턴(806, 808) 상에 절연층을 적층한 후, 절연층 상에 회로패턴을 형성하여 다층으로 형성할 수 있다. Next, copper plating is formed in the via hole to provide the second via 802 to provide electrical connection to the
다음으로, 본딩패드(804)를 형성한다. 본딩패드(804)는 실장되는 전자소자에 따라 와이어 본딩 패드(804) 또는 솔더 볼 패드가 형성될 수 있다. 다음으로, 제2 기판(800)에 PSR(photo imageable solder resist ink)를 도포한다. Next, a
본 실시예의 패키지용 기판을 제조하기 위해, 먼저 도 5에 도시된 바와 같이,제1 기판(500)의 일면에 도전성 범프(504)를 형성한다. (S410) 제1 회로패턴(미도시)이 형성된 제1 기판(500)의 미리 설정된 위치에 도전성 페이스트(paste)도포한다. 도전성 페이스트를 경화시켜 도전성 범프(504)를 형성한다. In order to manufacture the package substrate of the present embodiment, first, as shown in FIG. 5, a
다음으로, 도 6에 도시된 바와 같이, 도전성 범프(504)가 돌출되도록 제1 기판(500)에 열경화성 접착필름(600)을 적층한다. (S420) 열경화성 접착필름(600)은 제1 기판(500)과 제2 기판(800) 사이에 개재되어 제1 기판(500)과 제2 기판(800)을 결합시킨다. 열경화성 접착필름(600)을 적층할 때 도전성 범프(504)가 돌출되도록 적층하여, 제1 기판(500)과 제2 기판(800)을 적층하여 압착할 때 제1 기판(500)과 제2 기판(800) 사이에 전기적 연결을 제공할 수 있도록 한다. Next, as shown in FIG. 6, the thermosetting
다음으로, 제1 기판(500)에 캐비티(700)를 형성한다. (S430) 캐비티(700)는 패키지용 기판에 전자소자가 실장 될 수 있는 공간을 제공한다. 캐비티(700)는 제2 기판(800)의 본딩패드(804)가 형성된 위치에 상응하여 제1 기판(500)에 형성된다. 도 7에 도시된 바와 같이, 캐비티(700)는 드릴(702)을 이용하여 천공된다. 드릴링은 기계적 드릴 또는 레이저 드릴 등을 이용하여 수행될 수 있다. Next, the
제1 기판(500)에 열경화성 접착필름(600)이 적층된 상태에서 드릴링을 하여 캐비티(700)를 형성함으로써, 제1 기판(500)과 열경화성 필름을 일괄적으로 천공하여 제조공정이 단축된다. 그리고, 종래의 캐비티(700) 형성을 위한 단차 라우팅(routing)공정을 생략할 수 있게 되고 단차 캐비티(700) 가공용 라우팅 설비가 생략될 수 있어 제조원가가 절감될 수 있다. 또한, 제1 기판(500)을 관통하도록 캐비티(700)를 형성함으로 캐비티(700)의 깊이가 일정하게 유지될 수 있다. By drilling in the state in which the thermosetting
한편, 제1 기판(500)을 다층으로 형성하는 경우에도 여러 층의 제1 기판(500)을 도전성 범프(504)와 열경화성 접착필름(600)을 이용하여 전기적, 물리적으로 결합시킨 후, 일괄적으로 캐비티(700)를 천공하여 제조공정을 단순화 할 수 있다. Meanwhile, even when the
다음으로, 도 8에 도시된 바와 같이, 제1 기판(500)과 제2 기판(800)을 서로 적층한다. (S440) 제1 기판(500)과 제2 기판(800)이 미리 설정된 위치에 배치되도록 정렬하여 적층한다. 이 때, 캐비티(700)를 통하여 제2 기판(800)의 본딩패드(804)가 노출된다. Next, as shown in FIG. 8, the
다음으로, 도 9에 도시된 바와 같이, 열경화성 절연층을 가열하여 제1 기판(500)과 제2 기판(800)을 압착한다. (S450) 열경화성 접착필름(600)이 접착력을 확보할 수 있는 온도로 가열한 상태에서 제1 기판(500)과 제2 기판(800)에 압력을 가하여 물리적, 전기적 연결을 형성한다. Next, as shown in FIG. 9, the thermosetting insulating layer is heated to compress the
상술한 바와 같이, 본 실시예에 따른 패키지용 기판 제조방법은 별도로 제작된 제1 기판(500)과 제2 기판(800)을 이용하여 제1 기판(500)에 도전성 범프(504)와 열경화성 절연층으로 전기적, 물리적 층간 연결층을 형성한 후, 일괄적으로 캐비티(700)를 천공하여 종래의 단차 캐비티(700) 라우팅 공정을 생략할 수 있게 된다. As described above, in the method for manufacturing a package substrate according to the present embodiment, the
도 10은 본 발명의 다른 실시예에 따른 패키지용 기판 제조방법을 나타낸 순서도이고, 도 11내지 도 15는 본 발명의 다른 실시예에 따른 패키지용 기판 제조방법을 나타낸 단면도이다. 도 11내지 도 15를 참고하면, 제1 기판(500), 제1 비아(502), 캐비티(700), 드릴(702), 제2 기판(800), 제2 비아(802), 제2 회로패턴(806, 808), 솔더 페이스트 범프(1200), 보강재(1500)가 도시되어 있다. 10 is a flowchart illustrating a method for manufacturing a substrate for a package according to another embodiment of the present invention, and FIGS. 11 to 15 are cross-sectional views illustrating a method for manufacturing a substrate for a package according to another embodiment of the present invention. 11 to 15, a
본 실시예에 따른 패키지용 기판 제조방법은 제2 기판(800)에 솔더 페이스트 범프(1200)를 인쇄한 후, 제1 기판(500)을 표면실장기술(surface mount technology, SMT)을 이용하여 제2 기판(800)에 실장하고 reflow를 통해 솔더 조인트(solder joint)를 형성하여 제1 기판(500)과 제2 기판(800)을 하나의 패키지용 기판으로 완성한다. In the method of manufacturing a substrate for a package according to the present exemplary embodiment, after the
본 실시예에서 사용되는 제1 기판(500)과 제2 기판(800)은 상술한 일 실시예에서 사용된 제1 기판(500)과 제2 기판(800)과 동일한 기판으로 사용될 수 있고, 그 제조과정은 상술한 바와 동일함을 밝힌다. The
본 실시예에 따른 패키지용 기판을 제조하기 위해, 먼저 제1 기판(500)에 캐비티(700)를 형성한다. (S1010) 캐비티(700)는 제2 기판(800)의 본딩패드(804)가 형성된 위치에 상응하여 제1 기판(500)에 형성된다. 도 11에 도시된 바와 같이, 캐비티(700)는 드릴(702)을 이용하여 천공되고, 드릴링은 기계적 드릴 또는 레이저 드릴 등을 이용하여 수행 될 수 있다. In order to manufacture the package substrate according to the present embodiment, first, a
한편, 여러 층의 제1 기판(500)이 적층된 경우에도 드릴(702)을 이용하여 일괄적으로 캐비티(700)를 형성함으로써, 제조공정의 단순화와 생산효율을 도모할 수 있다. Meanwhile, even when several layers of the
제1 기판(500)에 제1 회로패턴이 형성된 상태에서 캐비티(700)를 형성하여, 종래의 캐비티(700) 형성을 위한 단차 라우팅(routing)공정을 생략할 수 있게 되고 단차 캐비티(700) 가공용 라우팅 설비가 생략될 수 있어 제조원가가 절감될 수 있다. 또한, 제1 기판(500)을 관통하도록 캐비티(700)를 형성함으로 캐비티(700)의 깊이가 일정하게 유지될 수 있다. By forming the
다음으로, 제2 기판(800)에 솔더 페이스트 범프(1200)를 형성한다. (S1020) 도 12에 도시된 바와 같이, 제2 기판(800)에서 제1 기판(500)과 전기적 연결이 필요한 위치에 솔더 페이스트 범프(1200)를 인쇄한다. 솔더 페이스트 범프(1200)는 제1 기판(500)과 제2 기판(800)의 전기적 연결을 제공할 뿐만 아니라 제1 기판(500)과 제2 기판(800)을 물리적으로 결합시키는 기능까지 수행하게 된다. Next, the
한편, 솔더 페이스트 범프(1200)는 제1 기판(500)과 제2 기판(800)의 서로 대향하는 면 가운데 어느 한 면에 형성될 수 있다. 본 실시예에서는 제2 기판(800)에 솔더 페이스트 범프(1200)를 형성하였으나, 제1 기판(500)의 제2 기판(800)과 대향하는 면에 솔더 페이스트 범프(1200)를 형성할 수도 있다. Meanwhile, the
다음으로, 제1 기판(500)과 제2 기판(800)을 서로 적층한다. (S1030) 도 13에 도시된 바와 같이, 제1 기판(500)과 제2 기판(800)을 미리 설정된 위치에 배치되도록 정렬하여 캐비티(700)를 통하여 제2 기판(800)의 본딩패드(804)가 노출되도록 한다. Next, the
다음으로, 솔더 페이스트 범프(1200)를 가열하여 제1 기판(500)과 제2 기판(800)을 압착한다. (S1040) reflow soldering방식을 이용하여 솔더 페이스트 범프(1200)로 솔더 조인트를 형성한다. 도 15에 도시된 바와 같이, 솔더 페이스트 범프(1200)가 냉각되어 솔더 조인트를 형성함으로써, 제1 기판(500)과 제2 기판(800)을 물리적, 전기적으로 결합한다. Next, the
다음으로, 제1 기판(500)과 제2 기판(800) 사이에 보강재(1500)를 충전한다. (S1050) 제1 기판(500)과 제2 기판(800)의 물리적 결합을 강화시키기 위해, 제1 기판(500)과 제2 기판(800) 사이에 보강재(1500)를 충전할 수 있다. 보강재(1500)를 충전하는 경우, 제1 기판(500)과 제2 기판(800)을 압착하는 단계에서 보강재(1500)가 충전될 수 있는 간격을 확보하여 제1 기판(500)과 제2 기판(800)을 압착할 수 있다. 보강재(1500)는 예를 들면, 에폭시 수지일 수 있다. Next, the reinforcing
상술한 바와 같이, 본 실시예에 따른 패키지용 기판 제조방법은 별도로 제작된 제1 기판(500)과 제2 기판(800)을 이용하여, 제1 기판(500)에 캐비티(700)를 형성한 후 솔더 페이스트 범프(1200)로 전기적, 물리적 층간 연결층을 형성하여 종래의 단차 캐비티(700) 라우팅 공정을 생략할 수 있게 된다.As described above, in the method for manufacturing a package substrate according to the present embodiment, the
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.
도 1내지 도 3은 종래기술에 따른 패키지용 기판 제조방법을 나타낸 단면도.1 to 3 is a cross-sectional view showing a substrate manufacturing method for a package according to the prior art.
도 4는 본 발명의 일 실시예에 따른 패키지용 기판 제조방법을 나타낸 순서도.Figure 4 is a flow chart showing a method for manufacturing a substrate for a package according to an embodiment of the present invention.
도 5내지 도 9는 본 발명의 일 실시예에 따른 패키지용 기판 제조방법을 나타낸 단면도.5 to 9 are cross-sectional views showing a method for manufacturing a substrate for a package according to an embodiment of the present invention.
도 10은 본 발명의 다른 실시예에 따른 패키지용 기판 제조방법을 나타낸 순서도.10 is a flowchart showing a method for manufacturing a substrate for a package according to another embodiment of the present invention.
도 11내지 도 15는 본 발명의 다른 실시예에 따른 패키지용 기판 제조방법을 나타낸 단면도.11 to 15 are cross-sectional views showing a method for manufacturing a substrate for a package according to another embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
500 : 제1 기판 502 : 제1 비아500: first substrate 502: first via
504 : 도전성 범프 600 : 열경화성 접착필름504: conductive bump 600: thermosetting adhesive film
700 : 캐비티 702 : 드릴700: cavity 702: drill
800 : 제2 기판 802 : 제2 비아800: second substrate 802: second via
804 : 본딩패드 1200 : 솔더 페이스트 범프804: bonding pad 1200: solder paste bump
1500 : 보강재1500: reinforcement
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070091731A KR100895241B1 (en) | 2007-09-10 | 2007-09-10 | Method for manufacturing substrate for package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070091731A KR100895241B1 (en) | 2007-09-10 | 2007-09-10 | Method for manufacturing substrate for package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090026631A KR20090026631A (en) | 2009-03-13 |
KR100895241B1 true KR100895241B1 (en) | 2009-04-28 |
Family
ID=40694543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070091731A KR100895241B1 (en) | 2007-09-10 | 2007-09-10 | Method for manufacturing substrate for package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100895241B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101136396B1 (en) * | 2010-05-28 | 2012-04-18 | 엘지이노텍 주식회사 | PCB within cavity and Fabricaring method of the same |
CN103857209A (en) * | 2012-11-28 | 2014-06-11 | 宏启胜精密电子(秦皇岛)有限公司 | Multi-layer circuit board and manufacture method for the same |
KR101548799B1 (en) | 2013-06-24 | 2015-08-31 | 삼성전기주식회사 | Electric component module and manufacturing method threrof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715098A (en) * | 1993-06-22 | 1995-01-17 | Nec Corp | Printed wiring board and production thereof |
JP2004319848A (en) | 2003-04-17 | 2004-11-11 | Nippon Micron Kk | Semiconductor device and its manufacturing process |
KR100633855B1 (en) * | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | Method for manufacturing a substrate with cavity |
-
2007
- 2007-09-10 KR KR1020070091731A patent/KR100895241B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715098A (en) * | 1993-06-22 | 1995-01-17 | Nec Corp | Printed wiring board and production thereof |
JP2004319848A (en) | 2003-04-17 | 2004-11-11 | Nippon Micron Kk | Semiconductor device and its manufacturing process |
KR100633855B1 (en) * | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | Method for manufacturing a substrate with cavity |
Also Published As
Publication number | Publication date |
---|---|
KR20090026631A (en) | 2009-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5101542B2 (en) | Chip built-in printed circuit board and manufacturing method thereof | |
KR102032171B1 (en) | Electronic component built-in substrate and method of manufacturing the same | |
WO1997048260A1 (en) | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method for its production | |
WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
WO2011155162A1 (en) | Multilayer wiring substrate, and manufacturing method for multilayer wiring substrate | |
KR100747022B1 (en) | Imbedded circuit board and fabricating method therefore | |
JP3492467B2 (en) | Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same | |
JP4694007B2 (en) | Manufacturing method of three-dimensional mounting package | |
JP6669330B2 (en) | Printed circuit board with built-in electronic components and method of manufacturing the same | |
JPH0936551A (en) | Single-sided circuit board for multilayer printed wiring board use, multilayer printed wiring board and manufacture thereof | |
KR100895241B1 (en) | Method for manufacturing substrate for package | |
JPH10200258A (en) | Manufacture of mulitlayer printed wiring board | |
KR100704922B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
JPH1041631A (en) | Manufacturing method of chip-buried structure high density mounting board | |
CN114342574B (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
JP4206545B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP5385699B2 (en) | Manufacturing method of multilayer wiring board | |
JP2005302991A (en) | Manufacturing method of multi-layered wiring substrate | |
JP2002198652A (en) | Multilayer printed wiring board, method of manufacturing the same and single-sided circuit board therefor | |
KR100771319B1 (en) | Embedded chip printed circuit board and fabricating method of the same | |
JP2002246745A (en) | Three-dimensional mounting package and its manufacturing method, and adhesive therefor | |
KR101887754B1 (en) | Rigid flexible circuit board manufacturing method | |
JP3922350B2 (en) | Multilayer printed wiring board and method for producing multilayer printed wiring board | |
JP2007115952A (en) | Interposer substrate and manufacturing method thereof | |
KR100797693B1 (en) | Fabricating Method of Embedded Chip Printed Circuit Board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |