JP2004302191A - 光制御素子 - Google Patents
光制御素子 Download PDFInfo
- Publication number
- JP2004302191A JP2004302191A JP2003095658A JP2003095658A JP2004302191A JP 2004302191 A JP2004302191 A JP 2004302191A JP 2003095658 A JP2003095658 A JP 2003095658A JP 2003095658 A JP2003095658 A JP 2003095658A JP 2004302191 A JP2004302191 A JP 2004302191A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light control
- control element
- drift
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
- G02F1/035—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
- G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
- G02F2201/063—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide ridge; rib; strip loaded
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/21—Thermal instability, i.e. DC drift, of an optical modulator; Arrangements or methods for the reduction thereof
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】リッジ構造を有する光制御素子におけるＤＣドリフト現象を抑制すると共に、広帯域においても駆動安定性の高い光制御素子を提供すること。
【解決手段】電気光学効果を有する基板と、該基板上に形成された光導波路と変調用電極とを備え、該基板がリッジ構造を有する光制御素子において、前記光導波路を形成する基板表面に、ＤＣドリフト防止層を設けると共に、リッジ加工後にアニール処理を施すことを特徴とする。
【選択図】なし
【解決手段】電気光学効果を有する基板と、該基板上に形成された光導波路と変調用電極とを備え、該基板がリッジ構造を有する光制御素子において、前記光導波路を形成する基板表面に、ＤＣドリフト防止層を設けると共に、リッジ加工後にアニール処理を施すことを特徴とする。
【選択図】なし
Description
【０００１】
【発明の属する技術分野】
本発明は、光制御素子に関し、特に、電気光学効果を有する基板に、光導波路及び変調用電極を備えると共に、該基板表面にリッジ構造を形成した光制御素子に関する。
【０００２】
【従来の技術】
光通信、光計測などの技術分野においては、光スイッチや光位相変調器、光強度変調器などの光制御素子が多用されている。
光制御素子としては、駆動電圧が小さく、高速動作が可能なものが有用であり、特に、ＬｉＮｂＯ３（以下、ＬＮという）などの電気光学効果を有する基板に、光導波路及び変調用電極を形成した光制御素子が注目されている。
また、このような光制御素子においては、変調用電極により発生した電界が、効率良く光導波路に印加されることが必要であり、このための工夫として、例えば特許公報第２５５０６０６号公報、特開２００１−３５００５０号公報のように、基板表面のリッジ部又はリッジ間に光導波路を形成することが行なわれている。
【０００３】
しかしながら、ＬＮ変調器のような電気光学効果を有する基板を利用した光制御素子では、該光制御素子に印加される直流電圧、温度変化及び経時変化などにより、該光制御素子に印加される変調電圧のバイアス点が徐々に適正値からずれる現象が生じる。これはＤＣドリフト現象と呼ばれているものであり、特に、近年の光通信における広帯域化、高速化に伴ない、４０ＧＨｚにも達する光変調を行なった場合、非常に大きなＤＣドリフト現象が発生している。
しかも、光制御素子においてリッジ構造を有するものほど、ＤＣドリフトが生じやすく、光制御素子の駆動安定化のためには、このＤＣドリフト現象を抑制することが不可欠になっている。
【０００４】
ＤＣドリフト現象を抑制する方法として、特公平５−７８０１６号公報には、電極間に導電膜を設ける方法が開示されている。これは、基板の温度変動により基板内の分極状態が変化するため、駆動電圧の動作点が変化するのを抑制するものである。
また、本出願人による先の出願である特願２０００−３９９９２７号（特開２００２−２０２４８３号公報）では、製造工程中で基板を酸素含有雰囲気中でアニーリングする方法を提案している。これは、基板上に形成したバッファ層に開口を形成する際に、非反応性ドライエッチングを利用するため、バッファ層のオーバーエッチングにより基板内の酸素が欠乏状態となることに起因してＤＣドリフト現象が発生するのを抑制するものである。
【０００５】
【発明が解決しようとする課題】
しかし、上述したＤＣドリフト現象の抑制方法では、リッジ構造を有する光制御素子において、ＤＣドリフト現象を十分に抑制することができず、特に、広帯域で使用する際には、大きな問題となっていた。
本発明の目的は、上述した問題を解決し、リッジ構造を有する光制御素子におけるＤＣドリフト現象を抑制すると共に、広帯域においても駆動安定性の高い光制御素子を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る発明では、電気光学効果を有する基板と、該基板上に形成された光導波路と変調用電極とを備え、該基板がリッジ構造を有する光制御素子において、前記光導波路を形成する基板表面に、ＤＣドリフト防止層を設けると共に、リッジ加工後にアニール処理を施すことことを特徴とする。
そして、請求項２に係る発明のように、該ＤＣドリフト防止層は、該基板表面よりドリフト防止材料をドープして形成されることを特徴とする。
【０００７】
さらに、請求項３に係る発明のように、該ドリフト防止材料としては、ＭｇＯ又はＺｎＯからなること、また、請求項４に係る発明のように、該ドリフト防止材料のドープ量は、該基板中０．５〜７重量％であること、そして、請求項５に係る発明のように、該ＤＣドリフト防止層の厚さは、基板表面より基板内部に向かって０．５μｍ以上であることを特徴とする。
【０００８】
本発明者らは、リッジ構造を有する光制御素子において、ＤＣドリフト現象が発生する原因は、基板にリッジ部を形成する際のドライエッチングにより、ＬＮ基板を構成するＬｉが拡散し（Ｌｉ欠損）、基板表面抵抗が変化することが主因であることを見出した。
そして、請求項１に係る発明のように、基板表面にＤＣドリフト防止層を形成し、併せてリッジ加工後の基板を、アニール処理することにより、基板内のＬｉ欠損部が回復し、ＤＣドリフト現象が改善されることが判明した。
【０００９】
特に、請求項２〜５に係る発明のように、ドリフト防止材料としてＭｇＯ又はＺｎＯを選択し、基板にドープすることによりＤＣドリフト防止層を形成する場合が最も効果的であることが判明した。しかも、ＭｇＯは基板表面抵抗の改善に、特に効果があり、ＤＣドリフトに対する長期安定性が優れている。
【００１０】
ＤＣドリフト防止層の条件としては、基板表面濃度が、０．５〜７重量％となるようにドープすることが好ましく、さらに１〜３重量％の場合、特に良好な結果が得られる。基板表面濃度が０．５重量％未満の場合には、ＤＣドリフト防止効果が希薄となり、７重量％より高濃度の場合には、基板が失透し、光導波路を伝播する光の伝播損失が大きくなる。
【００１１】
また、ＤＣドリフト防止層の厚さは、基板表面より基板内部に向かって０．５μｍ以上であることが好ましい。防止層の厚さが０．５μｍ未満の場合には、ＤＣドリフト防止効果が希薄となる。
【００１２】
【発明の実施の形態】
以下、本発明を好適例を用いて詳細に説明する。
光制御素子を構成する基板としては、電気光学効果を有する材料、例えば、ニオブ酸リチウム（ＬｉＮｂＯ３；以下、ＬＮという）、タンタル酸リチウム（ＬｉＴａＯ３）、ＰＬＺＴ（ジルコン酸チタン酸鉛ランタン）から構成され、特に、光導波路デバイスとして構成しやすく、かつ異方性が大きいという理由から、ＬｉＮｂＯ３結晶、ＬｉＴａＯ３結晶、又はＬｉＮｂＯ３及びＬｉＴａＯ３からなる固溶体結晶を用いることが好ましい。本実施例では、ニオブ酸リチウム（ＬＮ）を用いた例を中心に説明する。
【００１３】
光制御素子は、次のように製造する。
まず、基板表面に光導波路を形成する。光導波路は、Ｔｉ熱拡散法、エピタキシャル成長法、及びイオン注入法などいずれの方法をも用いることができる。通常、線幅０．３〜１０μｍ、深さ２〜１０μｍの光導波路を基板上に形成する。
【００１４】
次に、光導波路中の光の伝播損失を低減させるために、基板上に誘電体ＳｉＯ２等のバッファ層を設ける。バッファ層は、ＳｉＯ２などの公知の材料から、蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ法など公知の成膜法により、厚さ０．２〜２．０μｍに形成することができる。
【００１５】
さらにその上に、信号電極及び接地電極からなる変調用電極を、Ａｕなどの導電性材料から蒸着法並びにメッキ法、又は両者を併用することにより、厚さ１５〜３０μｍに形成する。
なお、上記バッファ層を設けずに、基板上に電極を直接形成する方法などもある。
そして、一枚の基板ウェハに複数の光制御素子を作り込み、最後に個々の光変調器のチップに切り離すことにより、光制御素子が製造される。
【００１６】
リッジ構造を有する光制御素子の製造方法としては、上記光制御素子の製造工程中に、基板表面に複数本の溝を形成する工程を組み込むことにより、溝で挟まれたリッジ部を形成している。ただし、リッジ部の形成工程が全体の製造工程中のどの過程に組み込まれるかは、光導波路とリッジ部との位置関係に依存する。例えば、光導波路をリッジ部内に形成する場合には、光導波路又はバッファ層を形成した後にリッジ部の形成工程を行い、リッジ間に光導波路を形成する場合には、光導波路形成前にリッジ部の形成工程が組み込まれる。
【００１７】
リッジ部の形成方法としては、ウエット又はドライエッチングのように化学的反応を用いる方法や、サンドブラストなどのように機械的切削による方法があるが、本発明に係る課題である、Ｌｉ欠損は、特にドライエッチングにより発生する。
ドライエッチングには、プラズマ放電中で発生する活性ラジカルを用いたプラズマエッチングと、プラズマエッチングにスパッタリング効果を加えた反応性イオンエッチングがあるが、本発明では、非反応性ドライエッチングにより、リッジ部を形成する。具体的には、バッファ層又は基板上に、クロムマスクを蒸着法などにより、例えば、厚さ０．３〜２．１μｍに形成する。その後、該クロムマスク上にフォトレジストを厚さ０．７〜１．０μｍに形成した後、フォトリソグラフィによって、前記フォトレジストをパターニングする。次いで、前記クロムマスクのリッジ部に対応する溝の部分を、ケミカルエッチングによって除去し、残ったフォトレジストは、有機溶剤により除去する。
【００１８】
その後、例えば、ＥＣＲプラズマ源を用いたドライエッチング装置内に前記クロムマスクを有する基板を設置し、リッジ部に対応する溝部を、深さ１〜２０μｍまでドライエッチングを行う。残ったクロムマスクは、ケミカルエッチングなどにより除去される。
【００１９】
非反応性ドライエッチングに用いることのできるエッチングガスは、非反応性のプラズマイオン種を形成するものであれば特に限定されない。しかしながら、エッチングレートが比較的高いこと、及び化学的に安定で取り扱い易いことから、不活性ガスを用いることが好ましい。特に、入手しやすく価格が安いこと、エッチングレートの制御が容易であることの観点から、アルゴンガスを用いることが好ましい。
【００２０】
本発明に係る特徴の一つとしては、ＭｇＯ又はＺｎＯを基板表面にドープすることによりＤＣドリフト防止層を形成する。
ＤＣドリフト防止層の形成時期は、光制御素子の製造工程中におけるバッファ層又は変調用電極を形成する前であるなら、いずれのタイミングでも組み込み可能である。例えば、光導波路の形成前後、又はリッジ部の形成前後のいずれであっても、ＤＣドリフト防止層が形成可能である。
【００２１】
ドリフト防止材料であるＭｇＯ又はＺｎＯのドープ方法としては、熱拡散法、プロトン交換法、エピタキシャル成長法、及びイオン注入法などいずれの方法をも用いることができる。
ＤＣドリフト防止層の条件としては、基板表面濃度が、０．５〜７重量％となるようにドープすることが好ましく、さらに１〜３重量％の場合、特に良好な結果が得られる。基板表面濃度が０．５重量％未満の場合には、ＤＣドリフト防止効果が希薄となり、７重量％より高濃度の場合には、基板が失透し、光導波路を伝播する光の伝播損失が大きくなる。
【００２２】
また、ＤＣドリフト防止層の厚さは、基板表面より基板内部に向かって０．５μｍ以上であることが好ましい。防止層の厚さが０．５μｍ未満の場合には、ＤＣドリフト防止効果が希薄となる。
【００２３】
本発明に係る他の特徴としては、基板上にリッジ部をドライエッチングにより形成した後に、該基板をアニール処理する。具体的には、基板を管状炉などの電気炉内に設置し、ＭｇＯの場合には９５０〜１１００℃、ＺｎＯの場合には５００〜８００℃、各々５〜１２時間の加熱処理を行う。アニール処理の条件としては、より好ましい処理温度は、ＭｇＯの場合９８０〜１０３０℃、ＺｎＯの場合６００〜７００℃であり、より好ましい処理時間は８〜１０時間である。このアニール処理により、ドライエッチング時に生じた基板表面のＬｉ欠損部は、ある程度回復し、ＤＣドリフト現象の発生を抑制することが可能となる。そして、先のＤＣドリフト防止層による効果と相まって、優れたＤＣドリフト防止効果を実現することが可能となる。
アニール処理における加熱温度が、ＭｇＯの場合で９５０℃未満，ＺｎＯの場合で５００℃未満となる場合には、Ｌｉ欠損の回復が不充分であり、１１００℃を超えると基板からのＬｉの外拡散が発生し、好ましくない。
また、加熱時間が、５時間未満である場合には、Ｌｉ欠損の回復が不充分であり、１２時間を超えると、光導波路を形成するＴｉの拡散による光導波路の形状へ変化や光伝播損失の増大、また、ドリフト防止材料であるＭｇＯ又はＺｎＯの外拡散や基板からのＬｉの外拡散などによるＤＣドリフト防止効果の低下が生じる。
【００２４】
【実施例】
以下、実施例により、本発明を具体的に説明する。
（実施例）
実施例においては、上述した光制御素子の製造方法に基づき、図１に示す用なマッハツェンダー型光変調器を形成した。図２は、図１の光変調器の一点鎖線Ａで切断した場合の断面図を示す。
基板には、Ｚカット（基板表面に垂直な方向の電界に対して、電気光学効果を最も効果的に発揮するもの）のＬＮ基板を利用した。
【００２５】
ＭｇＯを基板表面に塗布し、８５０℃で５時間、加熱処理することにより、基板内にＭｇを熱拡散させ、Ｍｇドープ層１０を形成した。次に、該基板内にＴｉ熱拡散法により、線幅７μｍ、深さ５μｍの光導波路２を形成した。（図３参照）
さらに、基板上に、蒸着法によりＳｉＯ２からなるバッファ層５を厚さ０．５μｍに形成した。
【００２６】
次に、ＥＣＲプラズマ源を備えるドライエッチング装置を用いると共に、エッチングガスとしてアルゴンガスを用い、上述した方法により、リッジ部に対応する深さ３μｍの溝部分６を形成した。
そして、該基板１を、電気炉内に設置し、加熱温度１０００℃、加熱時間９時間のアニール処理を実施した。
【００２７】
その後、バッファ層上に下地層としてＴｉ層及びＡｕ層を蒸着法により、形成した後、電極層としてＡｕ層をメッキ法により厚く形成した。さらに、前記Ｔｉ層及びＡｕ層にケミカルエッチングを行うことによって分離し、信号電極３及び接地電極４を厚さ２０μｍに形成した。
【００２８】
ＤＣドリフト量の計測方法は、上記光変調器に光ファイバを接続し、レーザ光（波長；１５５０ｎｍ）を該光変調器に入力する。信号電極に、４０ＧＨｚの変調信号を入力すると共に、所定のＤＣバイアス電圧を印加しながら、該光変調器からの出射光を光パワーメーターで観測した。
該光変調器を、８５℃に保持し２４時間の連続駆動を行い、その間、光変調器からの出射光が最適変調状態となるように、ＤＣバイアス電圧を調整を行い、該ＤＣバイアス電圧の調整量を、ＤＣドリフト量として調べた。
図４に、測定結果のグラフを示す。
【００２９】
（比較例）
上述した実施例におけるＭｇＯドープ、及びアニール処理以外は、全て同様に光変調器を製作し、実施例に示した条件で、ＤＣドリフト量を計測した。その結果を図５のグラフに示す。
【００３０】
実施例と比較例とに係るＤＣドリフト量の変化を比較検討すると、２４時間後のＤＣドリフト量は、実施例では０．５Ｖであるのに対し、比較例では、１．２Ｖとなっており、特に、本実施例においては、駆動後８時間以上経過した後は、殆どＤＣドリフトが発生しておらず、ＤＣドリフト現象が効果的に抑制されていることが理解される。
また、本実施例のＭｇＯドープの代わりに、ＺｎＯをドープしても、ＭｇＯの場合と同様に、ＤＣドリフト現象が効果的に抑制されることを確認した。
さらに、上記実施例等では、リッジ部を有する光変調器を中心に説明したが、本発明に係るＭｇＯ又はＺｎＯのドープによるＤＣドリフトの抑制効果は、リッジ部を有しない光変調器などの光制御素子においても、有効に機能することも確認している。
【００３１】
【発明の効果】
以上、説明したように、本発明の光制御素子によれば、リッジ構造を有する光制御素子におけるＤＣドリフト現象を抑制すると共に、広帯域においても駆動安定性の高い光制御素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の光制御素子の一例として利用する光変調器の概略図
【図２】図１の一点鎖線Ａにおける断面図
【図３】本発明に係るＤＣドリフト防止材料をドープした状態を示す図
【図４】実施例に係るＤＣドリフト量を示すグラフ
【図５】比較例に係るＤＣドリフト量を示すグラフ
【符号の説明】
１ ＬＮ基板
２ 光導波路
３ 信号電極
４ 接地電極
５ バッファ層
６ リッジ部に対応する溝
１０ ＤＣドリフト防止層
【発明の属する技術分野】
本発明は、光制御素子に関し、特に、電気光学効果を有する基板に、光導波路及び変調用電極を備えると共に、該基板表面にリッジ構造を形成した光制御素子に関する。
【０００２】
【従来の技術】
光通信、光計測などの技術分野においては、光スイッチや光位相変調器、光強度変調器などの光制御素子が多用されている。
光制御素子としては、駆動電圧が小さく、高速動作が可能なものが有用であり、特に、ＬｉＮｂＯ３（以下、ＬＮという）などの電気光学効果を有する基板に、光導波路及び変調用電極を形成した光制御素子が注目されている。
また、このような光制御素子においては、変調用電極により発生した電界が、効率良く光導波路に印加されることが必要であり、このための工夫として、例えば特許公報第２５５０６０６号公報、特開２００１−３５００５０号公報のように、基板表面のリッジ部又はリッジ間に光導波路を形成することが行なわれている。
【０００３】
しかしながら、ＬＮ変調器のような電気光学効果を有する基板を利用した光制御素子では、該光制御素子に印加される直流電圧、温度変化及び経時変化などにより、該光制御素子に印加される変調電圧のバイアス点が徐々に適正値からずれる現象が生じる。これはＤＣドリフト現象と呼ばれているものであり、特に、近年の光通信における広帯域化、高速化に伴ない、４０ＧＨｚにも達する光変調を行なった場合、非常に大きなＤＣドリフト現象が発生している。
しかも、光制御素子においてリッジ構造を有するものほど、ＤＣドリフトが生じやすく、光制御素子の駆動安定化のためには、このＤＣドリフト現象を抑制することが不可欠になっている。
【０００４】
ＤＣドリフト現象を抑制する方法として、特公平５−７８０１６号公報には、電極間に導電膜を設ける方法が開示されている。これは、基板の温度変動により基板内の分極状態が変化するため、駆動電圧の動作点が変化するのを抑制するものである。
また、本出願人による先の出願である特願２０００−３９９９２７号（特開２００２−２０２４８３号公報）では、製造工程中で基板を酸素含有雰囲気中でアニーリングする方法を提案している。これは、基板上に形成したバッファ層に開口を形成する際に、非反応性ドライエッチングを利用するため、バッファ層のオーバーエッチングにより基板内の酸素が欠乏状態となることに起因してＤＣドリフト現象が発生するのを抑制するものである。
【０００５】
【発明が解決しようとする課題】
しかし、上述したＤＣドリフト現象の抑制方法では、リッジ構造を有する光制御素子において、ＤＣドリフト現象を十分に抑制することができず、特に、広帯域で使用する際には、大きな問題となっていた。
本発明の目的は、上述した問題を解決し、リッジ構造を有する光制御素子におけるＤＣドリフト現象を抑制すると共に、広帯域においても駆動安定性の高い光制御素子を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る発明では、電気光学効果を有する基板と、該基板上に形成された光導波路と変調用電極とを備え、該基板がリッジ構造を有する光制御素子において、前記光導波路を形成する基板表面に、ＤＣドリフト防止層を設けると共に、リッジ加工後にアニール処理を施すことことを特徴とする。
そして、請求項２に係る発明のように、該ＤＣドリフト防止層は、該基板表面よりドリフト防止材料をドープして形成されることを特徴とする。
【０００７】
さらに、請求項３に係る発明のように、該ドリフト防止材料としては、ＭｇＯ又はＺｎＯからなること、また、請求項４に係る発明のように、該ドリフト防止材料のドープ量は、該基板中０．５〜７重量％であること、そして、請求項５に係る発明のように、該ＤＣドリフト防止層の厚さは、基板表面より基板内部に向かって０．５μｍ以上であることを特徴とする。
【０００８】
本発明者らは、リッジ構造を有する光制御素子において、ＤＣドリフト現象が発生する原因は、基板にリッジ部を形成する際のドライエッチングにより、ＬＮ基板を構成するＬｉが拡散し（Ｌｉ欠損）、基板表面抵抗が変化することが主因であることを見出した。
そして、請求項１に係る発明のように、基板表面にＤＣドリフト防止層を形成し、併せてリッジ加工後の基板を、アニール処理することにより、基板内のＬｉ欠損部が回復し、ＤＣドリフト現象が改善されることが判明した。
【０００９】
特に、請求項２〜５に係る発明のように、ドリフト防止材料としてＭｇＯ又はＺｎＯを選択し、基板にドープすることによりＤＣドリフト防止層を形成する場合が最も効果的であることが判明した。しかも、ＭｇＯは基板表面抵抗の改善に、特に効果があり、ＤＣドリフトに対する長期安定性が優れている。
【００１０】
ＤＣドリフト防止層の条件としては、基板表面濃度が、０．５〜７重量％となるようにドープすることが好ましく、さらに１〜３重量％の場合、特に良好な結果が得られる。基板表面濃度が０．５重量％未満の場合には、ＤＣドリフト防止効果が希薄となり、７重量％より高濃度の場合には、基板が失透し、光導波路を伝播する光の伝播損失が大きくなる。
【００１１】
また、ＤＣドリフト防止層の厚さは、基板表面より基板内部に向かって０．５μｍ以上であることが好ましい。防止層の厚さが０．５μｍ未満の場合には、ＤＣドリフト防止効果が希薄となる。
【００１２】
【発明の実施の形態】
以下、本発明を好適例を用いて詳細に説明する。
光制御素子を構成する基板としては、電気光学効果を有する材料、例えば、ニオブ酸リチウム（ＬｉＮｂＯ３；以下、ＬＮという）、タンタル酸リチウム（ＬｉＴａＯ３）、ＰＬＺＴ（ジルコン酸チタン酸鉛ランタン）から構成され、特に、光導波路デバイスとして構成しやすく、かつ異方性が大きいという理由から、ＬｉＮｂＯ３結晶、ＬｉＴａＯ３結晶、又はＬｉＮｂＯ３及びＬｉＴａＯ３からなる固溶体結晶を用いることが好ましい。本実施例では、ニオブ酸リチウム（ＬＮ）を用いた例を中心に説明する。
【００１３】
光制御素子は、次のように製造する。
まず、基板表面に光導波路を形成する。光導波路は、Ｔｉ熱拡散法、エピタキシャル成長法、及びイオン注入法などいずれの方法をも用いることができる。通常、線幅０．３〜１０μｍ、深さ２〜１０μｍの光導波路を基板上に形成する。
【００１４】
次に、光導波路中の光の伝播損失を低減させるために、基板上に誘電体ＳｉＯ２等のバッファ層を設ける。バッファ層は、ＳｉＯ２などの公知の材料から、蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ法など公知の成膜法により、厚さ０．２〜２．０μｍに形成することができる。
【００１５】
さらにその上に、信号電極及び接地電極からなる変調用電極を、Ａｕなどの導電性材料から蒸着法並びにメッキ法、又は両者を併用することにより、厚さ１５〜３０μｍに形成する。
なお、上記バッファ層を設けずに、基板上に電極を直接形成する方法などもある。
そして、一枚の基板ウェハに複数の光制御素子を作り込み、最後に個々の光変調器のチップに切り離すことにより、光制御素子が製造される。
【００１６】
リッジ構造を有する光制御素子の製造方法としては、上記光制御素子の製造工程中に、基板表面に複数本の溝を形成する工程を組み込むことにより、溝で挟まれたリッジ部を形成している。ただし、リッジ部の形成工程が全体の製造工程中のどの過程に組み込まれるかは、光導波路とリッジ部との位置関係に依存する。例えば、光導波路をリッジ部内に形成する場合には、光導波路又はバッファ層を形成した後にリッジ部の形成工程を行い、リッジ間に光導波路を形成する場合には、光導波路形成前にリッジ部の形成工程が組み込まれる。
【００１７】
リッジ部の形成方法としては、ウエット又はドライエッチングのように化学的反応を用いる方法や、サンドブラストなどのように機械的切削による方法があるが、本発明に係る課題である、Ｌｉ欠損は、特にドライエッチングにより発生する。
ドライエッチングには、プラズマ放電中で発生する活性ラジカルを用いたプラズマエッチングと、プラズマエッチングにスパッタリング効果を加えた反応性イオンエッチングがあるが、本発明では、非反応性ドライエッチングにより、リッジ部を形成する。具体的には、バッファ層又は基板上に、クロムマスクを蒸着法などにより、例えば、厚さ０．３〜２．１μｍに形成する。その後、該クロムマスク上にフォトレジストを厚さ０．７〜１．０μｍに形成した後、フォトリソグラフィによって、前記フォトレジストをパターニングする。次いで、前記クロムマスクのリッジ部に対応する溝の部分を、ケミカルエッチングによって除去し、残ったフォトレジストは、有機溶剤により除去する。
【００１８】
その後、例えば、ＥＣＲプラズマ源を用いたドライエッチング装置内に前記クロムマスクを有する基板を設置し、リッジ部に対応する溝部を、深さ１〜２０μｍまでドライエッチングを行う。残ったクロムマスクは、ケミカルエッチングなどにより除去される。
【００１９】
非反応性ドライエッチングに用いることのできるエッチングガスは、非反応性のプラズマイオン種を形成するものであれば特に限定されない。しかしながら、エッチングレートが比較的高いこと、及び化学的に安定で取り扱い易いことから、不活性ガスを用いることが好ましい。特に、入手しやすく価格が安いこと、エッチングレートの制御が容易であることの観点から、アルゴンガスを用いることが好ましい。
【００２０】
本発明に係る特徴の一つとしては、ＭｇＯ又はＺｎＯを基板表面にドープすることによりＤＣドリフト防止層を形成する。
ＤＣドリフト防止層の形成時期は、光制御素子の製造工程中におけるバッファ層又は変調用電極を形成する前であるなら、いずれのタイミングでも組み込み可能である。例えば、光導波路の形成前後、又はリッジ部の形成前後のいずれであっても、ＤＣドリフト防止層が形成可能である。
【００２１】
ドリフト防止材料であるＭｇＯ又はＺｎＯのドープ方法としては、熱拡散法、プロトン交換法、エピタキシャル成長法、及びイオン注入法などいずれの方法をも用いることができる。
ＤＣドリフト防止層の条件としては、基板表面濃度が、０．５〜７重量％となるようにドープすることが好ましく、さらに１〜３重量％の場合、特に良好な結果が得られる。基板表面濃度が０．５重量％未満の場合には、ＤＣドリフト防止効果が希薄となり、７重量％より高濃度の場合には、基板が失透し、光導波路を伝播する光の伝播損失が大きくなる。
【００２２】
また、ＤＣドリフト防止層の厚さは、基板表面より基板内部に向かって０．５μｍ以上であることが好ましい。防止層の厚さが０．５μｍ未満の場合には、ＤＣドリフト防止効果が希薄となる。
【００２３】
本発明に係る他の特徴としては、基板上にリッジ部をドライエッチングにより形成した後に、該基板をアニール処理する。具体的には、基板を管状炉などの電気炉内に設置し、ＭｇＯの場合には９５０〜１１００℃、ＺｎＯの場合には５００〜８００℃、各々５〜１２時間の加熱処理を行う。アニール処理の条件としては、より好ましい処理温度は、ＭｇＯの場合９８０〜１０３０℃、ＺｎＯの場合６００〜７００℃であり、より好ましい処理時間は８〜１０時間である。このアニール処理により、ドライエッチング時に生じた基板表面のＬｉ欠損部は、ある程度回復し、ＤＣドリフト現象の発生を抑制することが可能となる。そして、先のＤＣドリフト防止層による効果と相まって、優れたＤＣドリフト防止効果を実現することが可能となる。
アニール処理における加熱温度が、ＭｇＯの場合で９５０℃未満，ＺｎＯの場合で５００℃未満となる場合には、Ｌｉ欠損の回復が不充分であり、１１００℃を超えると基板からのＬｉの外拡散が発生し、好ましくない。
また、加熱時間が、５時間未満である場合には、Ｌｉ欠損の回復が不充分であり、１２時間を超えると、光導波路を形成するＴｉの拡散による光導波路の形状へ変化や光伝播損失の増大、また、ドリフト防止材料であるＭｇＯ又はＺｎＯの外拡散や基板からのＬｉの外拡散などによるＤＣドリフト防止効果の低下が生じる。
【００２４】
【実施例】
以下、実施例により、本発明を具体的に説明する。
（実施例）
実施例においては、上述した光制御素子の製造方法に基づき、図１に示す用なマッハツェンダー型光変調器を形成した。図２は、図１の光変調器の一点鎖線Ａで切断した場合の断面図を示す。
基板には、Ｚカット（基板表面に垂直な方向の電界に対して、電気光学効果を最も効果的に発揮するもの）のＬＮ基板を利用した。
【００２５】
ＭｇＯを基板表面に塗布し、８５０℃で５時間、加熱処理することにより、基板内にＭｇを熱拡散させ、Ｍｇドープ層１０を形成した。次に、該基板内にＴｉ熱拡散法により、線幅７μｍ、深さ５μｍの光導波路２を形成した。（図３参照）
さらに、基板上に、蒸着法によりＳｉＯ２からなるバッファ層５を厚さ０．５μｍに形成した。
【００２６】
次に、ＥＣＲプラズマ源を備えるドライエッチング装置を用いると共に、エッチングガスとしてアルゴンガスを用い、上述した方法により、リッジ部に対応する深さ３μｍの溝部分６を形成した。
そして、該基板１を、電気炉内に設置し、加熱温度１０００℃、加熱時間９時間のアニール処理を実施した。
【００２７】
その後、バッファ層上に下地層としてＴｉ層及びＡｕ層を蒸着法により、形成した後、電極層としてＡｕ層をメッキ法により厚く形成した。さらに、前記Ｔｉ層及びＡｕ層にケミカルエッチングを行うことによって分離し、信号電極３及び接地電極４を厚さ２０μｍに形成した。
【００２８】
ＤＣドリフト量の計測方法は、上記光変調器に光ファイバを接続し、レーザ光（波長；１５５０ｎｍ）を該光変調器に入力する。信号電極に、４０ＧＨｚの変調信号を入力すると共に、所定のＤＣバイアス電圧を印加しながら、該光変調器からの出射光を光パワーメーターで観測した。
該光変調器を、８５℃に保持し２４時間の連続駆動を行い、その間、光変調器からの出射光が最適変調状態となるように、ＤＣバイアス電圧を調整を行い、該ＤＣバイアス電圧の調整量を、ＤＣドリフト量として調べた。
図４に、測定結果のグラフを示す。
【００２９】
（比較例）
上述した実施例におけるＭｇＯドープ、及びアニール処理以外は、全て同様に光変調器を製作し、実施例に示した条件で、ＤＣドリフト量を計測した。その結果を図５のグラフに示す。
【００３０】
実施例と比較例とに係るＤＣドリフト量の変化を比較検討すると、２４時間後のＤＣドリフト量は、実施例では０．５Ｖであるのに対し、比較例では、１．２Ｖとなっており、特に、本実施例においては、駆動後８時間以上経過した後は、殆どＤＣドリフトが発生しておらず、ＤＣドリフト現象が効果的に抑制されていることが理解される。
また、本実施例のＭｇＯドープの代わりに、ＺｎＯをドープしても、ＭｇＯの場合と同様に、ＤＣドリフト現象が効果的に抑制されることを確認した。
さらに、上記実施例等では、リッジ部を有する光変調器を中心に説明したが、本発明に係るＭｇＯ又はＺｎＯのドープによるＤＣドリフトの抑制効果は、リッジ部を有しない光変調器などの光制御素子においても、有効に機能することも確認している。
【００３１】
【発明の効果】
以上、説明したように、本発明の光制御素子によれば、リッジ構造を有する光制御素子におけるＤＣドリフト現象を抑制すると共に、広帯域においても駆動安定性の高い光制御素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の光制御素子の一例として利用する光変調器の概略図
【図２】図１の一点鎖線Ａにおける断面図
【図３】本発明に係るＤＣドリフト防止材料をドープした状態を示す図
【図４】実施例に係るＤＣドリフト量を示すグラフ
【図５】比較例に係るＤＣドリフト量を示すグラフ
【符号の説明】
１ ＬＮ基板
２ 光導波路
３ 信号電極
４ 接地電極
５ バッファ層
６ リッジ部に対応する溝
１０ ＤＣドリフト防止層
Claims (5)
- 電気光学効果を有する基板と、該基板上に形成された光導波路と変調用電極とを備え、該基板がリッジ構造を有する光制御素子において、
前記光導波路を形成する基板表面に、ＤＣドリフト防止層を設けると共に、リッジ加工後にアニール処理を施すことを特徴とする光制御素子。 - 請求項１に記載の光制御素子において、該ＤＣドリフト防止層は、該基板表面よりドリフト防止材料をドープして形成されることを特徴とする光制御素子。
- 請求項２に記載の光制御素子において、該ドリフト防止材料は、ＭｇＯ又はＺｎＯからなることを特徴とする光制御素子。
- 請求項２又は３に記載の光制御素子において、該ドリフト防止材料のドープ量は、該基板中０．５〜７重量％であることを特徴とする光制御素子。
- 請求項１乃至４のいずれかに記載の光制御素子において、該ＤＣドリフト防止層の厚さは、基板表面より基板内部に向かって０．５μｍ以上であることを特徴とする光制御素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095658A JP4137680B2 (ja) | 2003-03-31 | 2003-03-31 | 光制御素子の製造方法 |
| US10/809,053 US7009758B2 (en) | 2003-03-31 | 2004-03-25 | Light control element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095658A JP4137680B2 (ja) | 2003-03-31 | 2003-03-31 | 光制御素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004302191A true JP2004302191A (ja) | 2004-10-28 |
| JP4137680B2 JP4137680B2 (ja) | 2008-08-20 |
Family
ID=33407935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003095658A Expired - Fee Related JP4137680B2 (ja) | 2003-03-31 | 2003-03-31 | 光制御素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7009758B2 (ja) |
| JP (1) | JP4137680B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006048918A1 (en) * | 2004-11-08 | 2006-05-11 | Carlo Gavazzi Space Spa | Integrated micro-interferometer and method of making the same |
| JP2006284964A (ja) * | 2005-03-31 | 2006-10-19 | Sumitomo Osaka Cement Co Ltd | 光学素子の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4110182B2 (ja) * | 2006-09-30 | 2008-07-02 | 住友大阪セメント株式会社 | 光制御素子 |
| WO2013012023A1 (ja) * | 2011-07-19 | 2013-01-24 | 住友大阪セメント株式会社 | 光導波路素子及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504772A (en) * | 1994-09-09 | 1996-04-02 | Deacon Research | Laser with electrically-controlled grating reflector |
| US6198855B1 (en) * | 1996-07-19 | 2001-03-06 | Jds Uniphase Corporation | Velocity-matched, traveling-wave electro-optical devices using non-conductive and conductive polymer buffer layers |
| US6654512B2 (en) * | 2002-01-04 | 2003-11-25 | Codeon Corporation | Buffer layer structures for stabilization of a lithium niobate device |
| US20030133638A1 (en) * | 2002-01-16 | 2003-07-17 | Sungho Jin | Ion implanted lithium niobate modulator with reduced drift |
-
2003
- 2003-03-31 JP JP2003095658A patent/JP4137680B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-25 US US10/809,053 patent/US7009758B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006048918A1 (en) * | 2004-11-08 | 2006-05-11 | Carlo Gavazzi Space Spa | Integrated micro-interferometer and method of making the same |
| JP2006284964A (ja) * | 2005-03-31 | 2006-10-19 | Sumitomo Osaka Cement Co Ltd | 光学素子の製造方法 |
| JP4667933B2 (ja) * | 2005-03-31 | 2011-04-13 | 住友大阪セメント株式会社 | 光学素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040252365A1 (en) | 2004-12-16 |
| US7009758B2 (en) | 2006-03-07 |
| JP4137680B2 (ja) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001066652A (ja) | 分極反転構造の形成方法並びにそれを利用した波長変換素子の製造方法 | |
| JP6136666B2 (ja) | 光導波路および電気光学デバイス | |
| JP5502867B2 (ja) | Ｄｃバイアス変動を低減するためのドープ半導体−金属コンタクトベースのバイアス電極を有する電気光学変調器 | |
| US6195191B1 (en) | Optical devices having improved temperature stability | |
| WO2002023261A1 (fr) | Modulateur optique de type guide d'onde optique et son procede de production | |
| EP1043617B1 (en) | Optical waveguide device with enhanced stability | |
| JP4137680B2 (ja) | 光制御素子の製造方法 | |
| JPH05196972A (ja) | 導波路型光方向性結合器 | |
| US6806113B2 (en) | Optical waveguide device and method for forming optical waveguide device | |
| JP2963989B1 (ja) | 光変調器 | |
| JP6015749B2 (ja) | 光導波路素子及び光導波路素子の製造方法 | |
| JPH10246900A (ja) | 強誘電体単結晶基板の微小構造の製造方法 | |
| JP3932242B2 (ja) | 光導波路素子の形成方法 | |
| JP2003295242A (ja) | 光波長変換素子 | |
| WO2013015294A1 (ja) | 光導波路素子 | |
| JP2502818B2 (ja) | 光波長変換素子 | |
| JP2002202483A (ja) | 光導波路素子の作製方法 | |
| JP2002196381A (ja) | 光波長変換素子およびその製造方法 | |
| JP3222092B2 (ja) | リッジ構造光導波路の製造方法 | |
| JP5282809B2 (ja) | 光導波路素子及びその製造方法 | |
| JP3050202B2 (ja) | 光導波路デバイスおよびその製造方法 | |
| JPH1114850A (ja) | 光学素子の製造方法 | |
| JP2006133594A (ja) | 周期分極反転構造の形成方法及び周期分極反転構造 | |
| JP2003066257A (ja) | 光導波路型素子及びその製造方法 | |
| JPH06289345A (ja) | 光導波路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4137680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140613 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |