JP2004297088A

JP2004297088A - Ｍｏｓトランジスタ

Info

Publication number: JP2004297088A
Application number: JP2004181539A
Authority: JP
Inventors: Tomohiro Yamashita; 朋弘山下; Satoru Shimizu; 悟清水
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-06-18
Filing date: 2004-06-18
Publication date: 2004-10-21
Anticipated expiration: 2023-07-16
Also published as: JP4118255B2

Abstract

【課題】ホットキャリア耐性が向上したＭＯＳトランジスタを得る。
【解決手段】ゲート電極８の側面とゲート絶縁膜７の側面と半導体基板１の一主面に接して形成されるサイドウォール９を有したものにおいて、サイドウォール９を、半導体基板１の一主面に垂直な方向の断面における濃度分布がゲート電極８の側面との界面にピークを有するとともに、層間絶縁膜１０との界面にさらに濃度のピークを有するように、窒素がサイドウォール９となる酸化膜に導入されている。
【選択図】図１５

Description

この発明は、特に、微細化に適したＭＯＳトランジスタに関するものである。

従来、半導体装置に搭載されたＮチャネル型ＭＯＳトランジスタとして、図６７に示すものが一般的に知られている。図６７において、１はＰ型のシリコン（Ｓi）基板である半導体基板、２はこの半導体基板の一主面にＮチャネル型ＭＯＳトランジスタを形成するためのＮチャネル型ＭＯＳトランジスタ形成領域を囲んで、隣接して形成される素子と電気的に絶縁するための素子分離酸化膜である。

３はこの素子分離酸化膜の下に形成されたＰ（＋）型の不純物領域からなるチャネルストッパ領域、４及び５は上記半導体基板の一主面にチャネル領域６を挟んで形成された一対のソース／ドレイン領域、７はこれら一対のソース／ドレイン領域４及び５の間に位置する上記半導体基板１の一主面上にゲート絶縁膜７を介して形成されるゲート電極である。そして、一対のソース／ドレイン領域４及び５とゲート電極７とによってＮチャネル型ＭＯＳトランジスタを構成しているものである。

しかるに、このように構成されたＮチャネル型ＭＯＳトランジスタにあっては、微細化されるに従って次のような問題が生じた。すなわち、Ｎチャネル型ＭＯＳトランジスタが非導通状態の時に、一対のソース／ドレイン領域４及び５のうちドレインとして機能する一方のソース／ドレイン領域（以下、ドレイン領域４と一義的に定義し、他方のソース／ドレイン領域を一義的にソース領域５と定義する。）のチャネル領域６に接する端部に生ずる高電界によってホットキャリアが発生し、この発生されたホットキャリアがゲート絶縁膜７に注入される。このゲート絶縁膜７に注入され、捕獲されたホットキャリアによってトランジスタのしきい値電圧の変化やドレイン電流の低下などのトランジスタ特性の経時劣化、いわゆるホットキャリア劣化を生じさせるものであった。

つまり、上記したホットキャリア劣化は、チャネル領域６内の電子がチャネルに沿った方向の電界からエネルギーを得て、ホットになり、半導体基板１とゲート絶縁膜７との界面のエネルギー障壁の高さより大きなエネルギーを持つに至ったホットエレクトロンがエネルギー障壁を越えてゲート絶縁膜７中に注入される現象であるチャネルホットエレクトロン（ＣＨＥ）注入、あるいは、ドレイン領域４近傍の大きな電界によって高いエネルギーを得たチャネル領域６内の電子が格子との電離衝突またはアバランシェ増倍によって電子−正孔対を生成し、この電子または正孔または両者がホットになってゲート絶縁膜７に注入される現象であるドレインアバランシェホットキャリア（ＤＡＨＣ）注入により、電子または正孔が、ドレイン領域４近傍の半導体基板１とゲート絶縁膜７との界面及びその近傍のゲート絶縁膜７中の界面準位またはトラップに捕獲され、あるいは界面準位を発生させ、その結果、トランジスタ特性（しきい値電圧の変化やドレイン電流の低下など）が劣化する現象である。

このような問題を緩和する一つの方策として、図６７に示す、いわゆるＬＤＤ構造といわれるＭＯＳトランジスタが知られている。図６７において、図６６に示したものと同一符号は同一または相当部分を示すものであり、４及び５は上記半導体基板の一主面にチャネル領域６を挟んで形成された一対のソース／ドレイン領域で、それぞれは上記チャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、上記チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成される高濃度拡散領域４ｂ及び５ｂとからなるものである。９はゲート電極８の側面とゲート絶縁膜７の側面と半導体基板の一主面、つまり、ソース／ドレイン領域４及び５に接して形成される酸化膜からなるサイドウォールである。そして、一対のソース／ドレイン領域４及び５とゲート電極７とサイドウォールとによってＮチャネル型ＭＯＳトランジスタを構成しているものである。

このように構成されるＮチャネル型ＭＯＳトランジスタは次のようにして製造されるものである。まず、半導体基板１の一主面上にゲート絶縁膜７及びゲート電極８を形成し、ゲート電極８をマスクの一部として、半導体基板１の一主面に、Ｎ型導電型の不純物を注入して一対の低濃度拡散領域４ａ及び５ａを形成する。次に、ゲート電極８の表面上及び上記一対の低濃度拡散領域４ａ及び５ａ上にＣＶＤ法によって酸化膜層を形成し、この酸化膜層を異方性エッチングによりエッチングしてゲート電極８の側面とゲート絶縁膜７の側面と一対の低濃度拡散領域４ａ及び５ａに接したサイドウォール９を形成する。

そして、図６８に示すように、ゲート電極８及びサイドウォール９をマスクの一部として、半導体基板１の一主面に、Ｎ型導電型の不純物を注入して高濃度拡散領域４ｂ及び５ｂを形成してＮチャネル型ＭＯＳトランジスタを得ているものである。つまり、サイドウォール９は一対のソース／ドレイン領域４及び５の高濃度領域４ｂ及び５ｂを自己整合的に形成するためのマスクとして機能させるものである。

しかるに、このように構成されたＮチャネル型ＭＯＳトランジスタにあっては、ドレイン領域４（一義的に定義する）のチャネル領域６と接する端部が低濃度領域４ａであるため、ドレイン領域４ａの端部の電界が緩和されてゲート絶縁膜７中へのホットキャリアの注入が抑制され、信頼性が向上したものの、さらに微細化を進めていくにつれ、ＬＤＤ構造とするために必要なサイドウォール９中へホットキャリアが注入され、サイドウォール９中に捕獲されたホットキャリアによってサイドウォール９と半導体基板１（ソース／ドレイン領域４及び５）との界面での界面準位発生によるモビリティ低下に起因するドレイン電流の劣化が生じてくるものであった。

この発明は上記した点に鑑みてなされたものであり、サイドウォールを有したものにおいて、微細化されてもサイドウォールと半導体基板との界面での界面準位が抑制され、発生されるホットキャリアが界面準位に捕獲される確率が減少して、ホットキャリア劣化が起こりにくい、つまり、ホットキャリア耐性が向上したＭＯＳトランジスタを得ることを目的とするものである。

この発明の第１の発明に係わるＭＯＳトランジスタは、ゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接して形成されるサイドウォールを有したものにおいて、サイドウォールを、半導体基板の一主面に垂直な方向の断面における濃度分布が半導体基板の一主面との界面にピークを有するように窒素が導入された酸化膜からなるものとしたものである。

この発明の第２の発明に係わるＭＯＳトランジスタは、ゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接して形成されるサイドウォールを有したものにおいて、サイドウォールを、ゲート電極の側面及びゲート絶縁膜の側面に接する垂直部と半導体基板の一主面に接する底部とを有する縦断面が略Ｌ字状をなした酸化膜と、この酸化膜の垂直部と底部とに接して形成されるともに、窒素が導入されたポリシリコンとを有したものとしたものである。

この発明の第３の発明に係わるＭＯＳトランジスタは、ゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接して形成されるサイドウォールを有したものにおいて、ゲート電極を窒素が導入されたものとするとともに、サイドウォールを窒素が導入された酸化膜を有するものとしたものである。

この発明の第４の発明に係わる半導体装置は、サイドウォールを備えたＮチャネル型ＭＯＳトランジスタとサイドウォールを備えたＰチャネル型ＭＯＳトランジスタとを備えたものにおいて、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタのサイドウォールそれぞれを、窒素が導入された酸化膜からなるものとしたものである。

この発明の第５の発明に係わる半導体装置は、サイドウォールを備えたＮチャネル型ＭＯＳトランジスタとサイドウォールを備えたＰチャネル型ＭＯＳトランジスタとを備えたものにおいて、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタのサイドウォールそれぞれを、窒素が導入された酸化膜からなるものとし、Ｎチャネル型ＭＯＳトランジスタのゲート電極上及び一対のソース／ドレイン領域上に金属シリサイド層が形成されているとともに、Ｐチャネル型ＭＯＳトランジスタのゲート電極上及び一対のソース／ドレイン領域上に金属シリサイド層が形成されているものである。

この発明の第６の発明に係わるＭＯＳトランジスタの製造方法は、ゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接したサイドウォールを形成する工程とを設けたものである。

この発明の第７の発明に係わるＭＯＳトランジスタの製造方法は、ゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上にポリシリコン層を形成する工程と、ポリシリコン層の表面上から窒素イオンをポリシリコン層に注入する工程と、ポリシリコン層に注入された窒素を酸化膜層に拡散する工程と、ポリシリコン層を除去し、窒素が注入された酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接したサイドウォールを形成する工程とを設けたものである。

この発明の第８の発明に係わるＭＯＳトランジスタの製造方法は、ゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上にポリシリコン層を形成する工程と、ポリシリコン層の表面上から窒素イオンをポリシリコン層に注入する工程と、窒素が注入されたポリシリコン層をエッチングするとともに、酸化膜層をエッチングし、ゲート電極の側面及びゲート絶縁膜の側面に接する垂直部と半導体基板の一主面に接する底部とを有する縦断面が略Ｌ字状をなした酸化膜と、この酸化膜の垂直部と底部とに接して形成されるともに、窒素が導入されたポリシリコンとを有したサイドウォールを形成する工程とを設けたものである。

この発明の第９の発明に係わるＭＯＳトランジスタの製造方法は、ゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを、酸化膜層の少なくともゲート電極の側面及びゲート酸化膜の側面に接する内部領域と、ゲート電極及び半導体基板の露出面が位置する半導体基板の一主面に注入する工程と、酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接した窒素が導入された酸化膜を有するサイドウォールを形成する工程とを備えたものである。

この発明の第１０の発明にＮチャネル型ＭＯＳトランジスタの製造方法は、ゲート電極をマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の低濃度拡散領域を形成する工程と、ゲート電極の表面上及び一対のソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と一対のソース／ドレイン領域の低濃度拡散領域に接したサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の高濃度拡散領域を形成する工程とを設けたものである。

この発明の第１１の発明に係わるＮチャネル型ＭＯＳトランジスタの製造方法は、ゲート電極をマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の低濃度拡散領域を形成する工程と、ゲート電極の表面上及び一対のソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上にポリシリコン層を形成する工程と、ポリシリコン層の表面上から窒素イオンをポリシリコン層に注入する工程と、ポリシリコン層に注入された窒素を酸化膜層に拡散する工程と、ポリシリコン層を除去し、窒素が注入された酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と一対のソース／ドレイン領域の低濃度拡散領域に接したサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して上記一対のソース／ドレイン領域の高濃度拡散領域を形成する工程とを設けたものである。

この発明の第１２の発明に係わるＮチャネル型ＭＯＳトランジスタの製造方法は、ゲート電極をマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の低濃度拡散領域を形成する工程と、ゲート電極の表面上及び一対のソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上にポリシリコン層を形成する工程と、ポリシリコン層の表面上から窒素イオンをポリシリコン層に注入する工程と、窒素が注入されたポリシリコン層をエッチングするとともに、酸化膜層をエッチングし、ゲート電極の側面及びゲート絶縁膜の側面に接する垂直部と一対のソース／ドレイン領域の低濃度拡散領域に接する底部とを有する縦断面が略Ｌ字状をなした酸化膜と、この酸化膜の垂直部と底部とに接して形成されるともに、窒素が導入されたポリシリコンとを有したサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の高濃度拡散領域を形成する工程とを設けたものである。

この発明の第１３の発明に係わるＮチャネル型ＭＯＳトランジスタの製造方法は、ゲート電極をマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の低濃度拡散領域を形成する工程と、ゲート電極の表面上及び一対のソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを、酸化膜層の少なくともゲート電極の側面及びゲート酸化膜の側面に接する内部領域と、ゲート電極と、一対のソース／ドレイン領域の低濃度拡散領域に注入する工程と、酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と一対のソース／ドレイン領域の低濃度拡散領域に接した窒素が導入された酸化膜を有するサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の高濃度拡散領域を形成する工程とを設けたものである。

この発明の第１４の発明に係わる半導体装置の製造方法は、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層の表面を覆い、Ｎチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層の表面上から窒素イオンを、酸化膜層に注入する工程と、窒素が注入されたＮチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層をエッチングして第１のゲート電極の側面と第１のゲート絶縁膜の側面と半導体基板の一主面に接したＮチャネル型ＭＯＳトランジスタのサイドウォールを形成する工程とを設けたものである。

この発明の第１５の発明に係わる半導体装置の製造方法は、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングして、第１のゲート電極の側面と第１のゲート絶縁膜の側面と半導体基板の一主面に接したＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、第２のゲート電極の側面と第２のゲート絶縁膜の側面と半導体基板の一主面に接したＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成する工程とを設けたものである。

この発明の第１６の発明に係わる半導体装置の製造方法は、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極をマスクの一部として、Ｎ型導電型の不純物を注入してＮチャネル型ＭＯＳトランジスタの一対の第１のソース／ドレイン領域の低濃度拡散領域を形成する工程と、第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層の表面を覆い、Ｎチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入されたＮチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層をエッチングして第１のゲート電極の側面と第１のゲート絶縁膜の側面と一対の第１のソース／ドレイン領域の低濃度拡散領域に接したＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、Ｐチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層をエッチングして第２のゲート電極の側面と第２のゲート絶縁膜の側面と半導体基板の露出面に接したＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、第１のゲート電極及び第１のサイドウォールをマスクの一部として、Ｎ型導電型の不純物を注入して一対の第１のソース／ドレイン領域の高濃度拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトランジスタ形成領域を覆い、第２のゲート電極及び第２のサイドウォールをマスクの一部として、半導体基板の一主面に、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯＳトランジスタの一対の第２のソース／ドレイン領域を形成する工程とを設けたものである。

この発明の第１７の発明に係わる半導体装置の製造方法は、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極をマスクの一部としてＮ型導電型の不純物を注入してＮチャネル型ＭＯＳトランジスタの一対の第１のソース／ドレイン領域の低濃度拡散領域を形成する工程と、第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングして、第１のゲート電極の側面と第１のゲート絶縁膜の側面と一対の第１のソース／ドレイン領域の低濃度拡散領域に接したＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、第２のゲート電極の側面と第２のゲート絶縁膜の側面と半導体基板の一主面に接したＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、第１のゲート電極及び第１のサイドウォールをマスクの一部として、Ｎ型導電型の不純物を注入して一対の第１のソース／ドレイン領域の高濃度拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトランジスタ形成領域を覆い、第２のゲート電極及び第２のサイドウォールをマスクの一部として、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯＳトランジスタの一対の第２のソース／ドレイン領域を形成する工程とを設けたものである。

この発明の第１８の発明に係わる半導体装置の製造方法は、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極をマスクの一部としてＮ型導電型の不純物を注入してＮチャネル型ＭＯＳトランジスタの一対の第１のソース／ドレイン領域の低濃度拡散領域を形成する工程と、第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングして、第１のゲート電極の側面と第１のゲート絶縁膜の側面と一対の第１のソース／ドレイン領域の低濃度拡散領域に接したＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、第２のゲート電極の側面と第２のゲート絶縁膜の側面と半導体基板の一主面に接したＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、第１のゲート電極及び第１のサイドウォールをマスクの一部として、Ｎ型導電型の不純物を注入して一対の第１のソース／ドレイン領域の高濃度拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトランジスタ形成領域を覆い、第２のゲート電極及び第２のサイドウォールをマスクの一部として、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯＳトランジスタの一対の第２のソース／ドレイン領域を形成する工程と、第１のゲート電極の表面、第２のゲート電極の表面、第１のソース／ドレイン領域の表面、及び第２のソース／ドレイン領域の表面に金属シリサイド層を形成する工程とを設けたものである。

（作用）
この発明の第１の発明にあっては、サイドウォールに導入された、半導体基板との界面にピークを有する窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめる。

この発明の第２の発明にあっては、サイドウォールを構成するポリシリコンに導入された、半導体基板との界面にピークを有する窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめる。

この発明の第３の発明にあっては、ゲート電極に導入された窒素が、ゲート電極に低抵抗化のために導入された不純物の拡散を抑制し、サイドウォールに導入された窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめる。

この発明の第４の発明にあっては、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタのサイドウォールそれぞれに導入された窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめる。

この発明の第５の発明に係わる半導体装置は、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタのサイドウォールそれぞれに導入された窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめる。

この発明の第６の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層に窒素イオンを注入した後、窒素が注入された酸化膜層をエッチングしてサイドウォールを形成するため、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第７の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層の表面上にポリシリコン層を形成し、このポリシリコン層に窒素イオン注入してポリシリコン層に注入された窒素を酸化膜層に拡散した後、窒素が注入された酸化膜層をエッチングしてサイドウォールを形成するため、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第８の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層の表面上にポリシリコン層を形成し、このポリシリコン層に窒素イオンを注入した後、窒素が注入されたポリシリコン層と酸化膜層をエッチングしてサイドウォールを形成するため、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第９の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層に窒素イオンを注入した後、この酸化膜層をエッチングしてサイドウォールを形成するため、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１０の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層に窒素イオンを注入し、窒素が注入された酸化膜層をエッチングしてサイドウォールを形成するため、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１１の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層の表面上にポリシリコン層を形成し、このポリシリコン層に窒素イオンを注入し、ポリシリコン層に注入された窒素を酸化膜層に拡散した後、窒素が注入された酸化膜層をエッチングしてサイドウォールを形成するため、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１２の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層の表面上にポリシリコン層を形成し、このポリシリコン層に窒素イオンを注入し、窒素が注入されたポリシリコン層及び酸化膜層をエッチングしてサイドウォールを形成するため、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１３の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層に窒素イオンを注入した後、この酸化膜層をエッチングしてサイドウォールを形成するため、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１４の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、Ｎチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層に窒素イオンを注入した後、この窒素が注入された酸化膜層をエッチングしてＮチャネル型ＭＯＳトランジスタのサイドウォールを形成するため、Ｎチャネル型ＭＯＳトランジスタのサイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１５の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層に窒素イオンを注入した後、窒素が注入された酸化膜層をエッチングして、Ｎチャネル型ＭＯＳトランジスタの第１のサイドウォール及びＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成するため、それぞれのサイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１６の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、Ｎチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層に窒素イオンを注入した後、この窒素が注入された酸化膜層をエッチングしてＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、Ｐチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成するため、Ｎチャネル型ＭＯＳトランジスタのサイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１７の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層に窒素イオンを注入した後、窒素が注入された酸化膜層をエッチングして、Ｎチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、Ｐチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成するため、それぞれのサイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

この発明の第１８の発明にあっては、ＣＶＤ法によって酸化膜層を形成し、この酸化膜層に窒素イオンを注入した後、窒素が注入された酸化膜層をエッチングしてＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、Ｐチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成するため、それぞれのサイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できる。

実施例１．
以下にこの発明の実施例１を図１ないし図１２に基づいて説明する。図１は微細化に適したＮチャネル型ＭＯＳトランジスタが搭載された半導体装置のＮチャネル型ＭＯＳトランジスタの部分を示す断面図であり、図１において、１はＰ型のシリコン（Ｓi）基板である半導体基板、２はこの半導体基板の一主面にＮチャネル型ＭＯＳトランジスタを形成するためのＮチャネル型ＭＯＳトランジスタ形成領域を囲んで、隣接して形成される素子と電気的に絶縁するための素子分離酸化膜である。

３はこの素子分離酸化膜の下に形成されたＰ⁺型の不純物領域からなるチャネルストッパ領域、４及び５は上記半導体基板（１）の一主面にチャネル領域６を挟んで形成された一対のソース／ドレイン領域で、それぞれは上記チャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、上記チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成される高濃度拡散領域４ｂ及び５ｂとからなるものである。８はこれら一対のソース／ドレイン領域４及び５の間に位置する上記半導体基板１の一主面上にゲート絶縁膜７を介して形成されるゲート電極である。

９はゲート電極８の側面とゲート絶縁膜７の側面と半導体基板の一主面、つまり、ソース／ドレイン領域４及び５に接して形成され、窒素が導入された酸化膜からなるサイドウォールで、この実施例１に示したものにおいては、上記半導体基板１の一主面に垂直な方向の断面、つまり図示Ｉ−Ｉ断面における窒素の濃度分布が図２に示すように半導体基板１の一主面との界面にピークを有するとともに、このピークの位置より上の位置で一主面より若干下の位置にさらに濃度のピークを有するように窒素がサイドウォール９となる酸化膜に導入されているものである。そして、一対のソース／ドレイン領域４及び５とゲート電極８とサイドウォール９とによってＮチャネル型ＭＯＳトランジスタを構成しているものである。

なお、上記サイドウォール９と上記半導体基板１の一主面との界面に位置するピークの窒素濃度は、〜１０¹⁹／ｃｍ³から〜１０²¹／ｃｍ³の範囲に設定するのが望ましく、〜１０¹⁹／ｃｍ³よりも低くすると、上記サイドウォール９と上記半導体基板１の一主面との界面での界面準位をあまり抑制できず、ホットキャリア劣化が起こりやすく、〜１０²¹／ｃｍ³よりも高くなると、チャネル電子の移動度が劣化する、あるいは上記ソース／ドレイン領域４及び５の不純物の活性化率が低下してソース／ドレイン領域４及び５の抵抗が上昇するなどのトランジスタ特性が劣化するものであった。

１０は上記半導体基板１の一主面上、つまり、上記素子分離酸化膜２、上記一対のソース／ドレイン領域４及び５、上記ゲート電極８と上記サイドウォール９それぞれの上に形成され、上記一対のソース／ドレイン領域４及び５それぞれの位置にコンタクトホール１０ａ及び１０ｂが形成されている層間絶縁層、１１はこの層間絶縁層のコンタクトホール１０ａを介してソース／ドレイン領域４に電気的に接続され、上記層間絶縁層１０上に形成された配線層で、例えばアルミニウムやポリシリコン等の導電体によって形成されているものである。１２は上記層間絶縁層のコンタクトホール１０ｂを介してソース／ドレイン領域５に電気的に接続され、上記層間絶縁層１０上に形成された配線層で、例えばアルミニウムやポリシリコン等の導電体によって形成されているものである。

次に、このように構成された半導体装置の製造方法を図３ないし図１２に基づいて説明する。まず、図３に示すように、半導体基板１の一主面のＮチャネル型ＭＯＳトランジスタ形成領域を取り囲むように、通常の技術を用いて素子分離酸化膜２を形成するとともに、この素子分離酸化膜２の下にイオン注入を行うことによってＰ⁺型の不純物領域からなるチャネルストッパ領域３を形成した後、半導体基板１の一主面全面上に、例えば１００Å程度の厚みを有するゲート絶縁膜７の形成のための酸化膜層１０７を形成する。

次に、図４に示すように、酸化膜層１０７の上面全面にゲート電極８の形成のためのポリシリコン層１０８を、例えば１０００Å程度の厚みに形成する。このポリシリコン層１０８上にフォトレジストからなるレジストパターン１３を形成し、このレジストパターン１３をマスクとしてポリシリコン層１０８を異方性エッチングし、ゲート電極８を形成し、酸化膜層１０７をさらにエッチングすることによってゲート絶縁膜７を形成する。その後、レジストパターン１３を除去する。

そして、図５に示すように、ゲート電極８をマスクの一部として、半導体基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例えば５０ＫｅＶ、５×１０13／ｃｍ²の条件でイオン注入して一対の低濃度拡散領域１０４ａ及び１０５ａを形成する。次に、図６に示すように、ゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが１０００Å程度の酸化膜層１０９を形成する。

その後、図７に示すように、酸化膜層１０９の表面上から酸化膜層１０９の内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺ ）を３０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件で酸化膜層１０９にイオン注入を行う。この時の酸化膜層１０９内の窒素の濃度分布は図８ないし図１０に示すようになっている。図８は図７に示すＩ−Ｉ断面における濃度分布、図９は図７に示すII−II断面における濃度分布、図１０は図７に示すIII −III 断面における濃度分布を示している。この時の窒素イオンの飛程中心、つまり、図８に示すピークが、結果として図２に示したサイドウォール９の表面側に位置するピークとなっているものである。

そして、図１１に示すように、窒素が注入された酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングしてゲート電極８の側面とゲート絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び１０５ａに接したサイドウォール９を形成する。

その後、図１２に示すように、ゲート電極８及びサイドウォール９をマスクの一部として、半導体基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例えば５０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でイオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成する。そして、８５０度、２０分程度の熱処理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イオンを活性化することにより、チャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対のソース／ドレイン領域４及び５が形成されることになる。

この時の熱処理によって、サイドウォール９内の窒素は拡散し、サイドウォール９と半導体基板１の一主面との界面に窒素が偏析し、図２に示したようにサイドウォール９と半導体基板１の一主面との界面にピークを有した窒素の濃度分布になるものである。このようにして、一対のソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入されたサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得ているものである。

その後、半導体基板１の一主面上全面に、層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタクトホール１０ａ及び１０ｂを形成し、コンタクトホール１０ａを介してソース／ドレイン領域４に電気的に接続され、層間絶縁層１０上に形成された配線層１１と、層間絶縁層１０のコンタクトホール１０ｂを介してソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１２を形成し図１に示した半導体装置を得ているものである。

このように構成されたＮチャネル型ＭＯＳトランジスタを有した半導体装置にあっては、サイドウォール９内にイオン注入によって窒素が注入され、その後の熱処理によってサイドウォール９と半導体基板１の一主面との界面に窒素が偏析した濃度分布、つまり、サイドウォール９と半導体基板１の一主面との界面にピークを有した窒素の濃度分布としているため、Ｎチャネル型ＭＯＳトランジスタが非導通状態の時に、ドレイン領域４（一義的に定義）近傍の半導体基板１とゲート絶縁膜７との界面近傍のゲート絶縁膜７中の界面準位の発生が抑制されるので、高電界によって発生したホットキャリアがゲート絶縁膜７中に捕獲されることが抑制され、ホットキャリア耐性が向上するものである。すなわち、ホットキャリアがゲート絶縁膜７中に捕獲されることにより、Ｎチャネル型ＭＯＳトランジスタのしきい値電圧の変化やドレイン電流の低下などのトランジスタ特性の経時劣化、いわゆるホットキャリア劣化が抑制できるものである。

さらに、この実施例１にあっては、サイドウォール９内への窒素の注入をイオン注入によって行っているため、例えば窒素雰囲気中（Ｎ₂ＯやＮＨ₃などの窒素を含む雰囲気中）でアニール処理を施して注入する方法に対して、サイドウォール９中の窒素ドーピングの深さや濃度の最適化が容易であり、しかも、窒素のドーピング領域の選択性が高く、余分な熱処理も不要であるという利点を有するものである。

実施例２．
図１３及び図１４はこの発明の実施例２を示すものであり、上記実施例１に示したものに対して、サイドウォール９に窒素を注入する方法が実施例１に示したものはサイドウォール９を形成するための酸化膜層１０９に垂直にイオン注入をおこなっていたものに対して、この実施例２に示すものは酸化膜層１０９に回転斜めイオン注入によって行っている点だけが異なるものであり、その他の点については実施例１と同じである。

すなわち、この実施例２に示したものは、以下のようにして製造されるものである。まず、図３ないし図６に示したものと同様にして、ゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成し、これらゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが１０００Å程度の酸化膜層１０９を形成する。

その後、図１３に示すように、酸化膜層１０９の表面上から酸化膜層１０９の内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺ ）を４０ＫｅＶ、５．６×１０¹⁵／ｃｍ²の条件で酸化膜層１０９に４５°回転斜めイオン注入を行う。この時の酸化膜層１０９内の図１３に示すＩ−Ｉ断面における窒素の濃度分布は図１４に示すようになっている。なお、図７に示すII−II断面及びIII −III断面に相当する部分の濃度分布は、実施例１に示したものと同様にそれぞれ図１０及び図１１に示した濃度部分と同じ濃度分布を示すようになっている。

図１４と図８とを比較することから明らかなように、この実施例２のものにあっては、実施例１のものに対して、Ｉ−Ｉ断面における酸化膜層１０９と半導体基板１の一主面との界面近傍、つまり、ゲート絶縁膜７の端部近傍における窒素の濃度が高くなっているものである。

その後は実施例１と同様に、つまり、図１１及び図１２に示したものと同様にして、窒素が注入された酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングしてゲート電極８の側面とゲート絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び１０５ａに接したサイドウォール９を形成し、ゲート電極８及びサイドウォール９をマスクの一部として、Ｎ型導電型の不純物イオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成し、熱処理を加えてチャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対のソース／ドレイン領域４及び５を形成するとともに、サイドウォール９内の窒素を拡散させてサイドウォール９と半導体基板１の一主面との界面にピークを有した窒素の濃度分布になるようにして、一対のソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入されたサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得、その後、層間絶縁膜１０と配線層１１及び１２を形成し、半導体装置を得ているものである。

このように構成された実施例２のものにあっても、実施例１と同様の効果を奏する他、窒素が注入されたサイドウォール９を得るために、酸化膜層１０９に回転斜めイオン注入によって行っているので、ゲート絶縁膜７の端部に近い酸化膜層１０９内に注入される窒素の濃度も高く注入でき、その後、熱処理によってサイドウォール９と半導体基板１の一主面との界面に窒素が偏析してできる濃度のピークも実施例１に示したものと比べて高くなるため、さらなるホットキャリア耐性が向上するものである。

実施例３．
図１５ないし図２７はこの発明の実施例３を示すものであり、上記実施例１に示したものに対して、サイドウォール９に窒素を注入する方法が実施例１と異なるものであり、その結果としてサイドウォール９内の窒素の濃度分布が異なるものであり、その他の点については実施例１と同じである。

図１５において、９はゲート電極８の側面とゲート絶縁膜７の側面と半導体基板の一主面、つまり、ソース／ドレイン領域４及び５に接して形成され、窒素が導入された酸化膜からなるサイドウォールで、この実施例３に示したものにおいては、半導体基板１の一主面に垂直な方向の断面、つまり図示Ｉ−Ｉ断面における窒素の濃度分布が図１６に示すように半導体基板１の一主面との界面にピークを有するとともに、このピークの位置より上の位置で一主面の表面にさらに濃度のピークを有するように、また、半導体基板１の一主面に平行な方向の断面、つまり図示IV−IV断面における窒素の濃度分布が図１７に示すようにゲート電極８の側面との界面にピークを有するとともに、表面、つまり、層間絶縁膜９との界面にさらに濃度のピークを有するように、窒素がサイドウォール９となる酸化膜に導入されているものである。

なお、上記サイドウォール９と上記半導体基板１の一主面との界面に位置するピークの窒素濃度は、実施例１と同様に〜１０¹⁹／ｃｍ³から〜１０²¹／ｃｍ³の範囲に設定するのが望ましい。その他、実施例１として示した図１のものと同一符号は同一又は相当部分を示しているものである。

次に、このように構成された半導体装置の製造方法を図１８ないし図２７に基づいて説明する。まず、実施例１に示したものと同様に図３ないし図５に示したものに基づいて、ゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成する。その後、図１８に示すように、ゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが８００Å程度の酸化膜層１０９を形成し、この酸化膜層１０９の表面全面にＣＶＤ法によって例えば厚みが１０００Å程度のポリシリコン層１４を形成する。

その後、図１９に示すように、ポリシリコン層１４の表面上からポリシリコン層１４の内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺）を３０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でポリシリコン層１４にイオン注入を行う。この時のポリシリコン層１４内の窒素の濃度分布は図２０及び図２１に示すようになっている。図２０は図１９に示すＶ−Ｖ断面における濃度分布、図２１は図１９に示すII−II断面及びIII−III断面における濃度分布を示している。

そして、８５０度、２０分程度の熱処理を加え、ポリシリコン層１４に注入された窒素イオンを酸化膜層１０９に拡散させる。その後、図２２に示すように、ポリシリコン層１４を全面エッチングして除去する。この時の酸化膜層１０９内の窒素の濃度分布は図２３ないし図２５に示すようになっている。図２３は図２２に示すＩ−Ｉ断面における濃度分布、図２４は図２２に示すII−II断面における濃度分布、図２５は図２２に示すIII−III断面における濃度分布を示している。

すなわち、酸化膜層１０９と半導体基板１の一主面との界面、酸化膜層１０９とゲート電極８との界面、及び酸化膜層１０９とポリシリコン層１４との界面に窒素が偏析することによって、それぞれの界面に窒素の濃度のピークが生じているものである。その結果、サイドウォール９が形成されると、図２３に示した図２２のＩ−Ｉ断面における窒素の濃度分布から明らかなようにサイドウォール９と半導体基板１の一主面との界面にピークを有するとともに、このピークの位置より上の位置で一主面の表面にさらに濃度のピークを有するようになるものである。

次に、図２６に示すように、窒素が注入された酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングしてゲート電極８の側面とゲート絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び１０５ａに接したサイドウォール９を形成する。

その後、図２７に示すように、ゲート電極８及びサイドウォール９をマスクの一部として、半導体基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例えば５０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でイオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成する。そして、８５０度、２０分程度の熱処理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イオンを活性化することにより、チャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対のソース／ドレイン領域４及び５が形成されることになる。

このようにして、一対のソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入されたサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得ているものである。

その後、半導体基板１の一主面上全面に、層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタクトホール１０ａ及び１０ｂを形成し、コンタクトホール１０ａを介してソース／ドレイン領域４に電気的に接続され、層間絶縁層１０上に形成された配線層１１と、層間絶縁層１０のコンタクトホール１０ｂを介してソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１２を形成し図１５に示した半導体装置を得ているものである。このように構成された実施例３のものにあっても、実施例１と同様な効果を奏しているものである。

実施例４．
図２８及び図２９はこの発明の実施例４を示すものであり、上記実施例３に示したものに対して、サイドウォール９に窒素を注入する方法が実施例３に示したものはポリシリコン層１４に垂直にイオン注入を行った後に熱処理によってサイドウォール９を形成するための酸化膜層１０９に導入していたものに対して、この実施例４に示すものはポリシリコン層１４に回転斜めイオン注入によって行った後に熱処理によって酸化膜層１０９に導入している点だけが異なるものであり、その他の点については実施例３と同じである。

すなわち、この実施例４に示したものは、以下のようにして製造されるものである。まず、図３ないし図５に示したものと同様にして、ゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成し、図１８に示すようにこれらゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが２００Å程度の酸化膜層１０９を形成し、この酸化膜層１０９の表面全面にＣＶＤ法によって例えば厚みが１０００Å程度のポリシリコン層１４を形成する。

その後、図２８に示すように、ポリシリコン層１４の表面上からポリシリコン層１４の内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺）を４０ＫｅＶ、５．６×１０¹⁵／ｃｍ²の条件でポリシリコン層１４に４５°回転斜めイオン注入を行う。この時のポリシリコン層１０９ｂ内の図２８に示すＩ−Ｉ断面における窒素の濃度分布は図２９に示すようになっている。なお、図１９に示すII−II断面及びIII−III断面に相当する部分の濃度分布は、実施例３に示したものと同様にそれぞれ図２１に示した濃度部分と同じ濃度分布を示すようになっている。

図２９と図２０とを比較することから明らかなように、この実施例４のものにあっては、実施例３のものに対して、Ｉ−Ｉ断面におけるポリシリコン層１４と酸化膜層１０９との界面近傍における窒素の濃度が高くなっているものである。

その後は実施例３と同様に、つまり、図２２に示したものと同様に、ポリシリコン層１４に注入された窒素を熱処理することによって熱酸化膜１０９に導入し、ポリシリコン層１４を除去後、図２６及び図２７に示したものと同様にして、窒素が注入された酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングしてゲート電極８の側面とゲート絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び１０５ａに接したサイドウォール９を形成し、ゲート電極８及びサイドウォール９をマスクの一部として、Ｎ型導電型の不純物イオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成し、熱処理を加えてチャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対のソース／ドレイン領域４及び５を形成し、一対のソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入されたサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得、その後、層間絶縁膜１０と配線層１１及び１２を形成し、半導体装置を得ているものである。

このように構成された実施例２のものにあっても、実施例３と同様の効果を奏する他、窒素が注入されたサイドウォール９を得るために、ポリシリコン層１４に回転斜めイオン注入によって行っているので、ゲート絶縁膜７の端部に近い酸化膜層１０９内に注入される窒素の濃度も高くなり、サイドウォール９と半導体基板１の一主面との界面における窒素の濃度のピークも実施例３に示したものと比べて高くなるため、さらなるホットキャリア耐性が向上するものである。

実施例５．
図３０ないし図３９はこの発明の実施例５を示すものであり、上記実施例１に示したものに対して、サイドウォール９の構造が異なるものであり、その他の点については実施例１と同じである。図３０において、９はゲート電極８の側面及びゲート絶縁膜７の側面に接する垂直部と半導体基板１の一主面に接する底部とを有する縦断面が略Ｌ字状をなした酸化膜９ａと、この酸化膜９ａに枠付けされた、つまり、酸化膜９ａの垂直部及び底部に接して形成され、窒素が導入されたポリシリコン９ｂとを有したサイドウォールで、この実施例４に示したものにおいては、半導体基板１の一主面に垂直な方向の断面、つまり図示Ｉ−Ｉ断面における窒素の濃度分布が図３１に示すように、ポリシリコン９ｂと酸化膜９ａとの界面にピークを有するとともに、このピークの位置より上の位置でポリシリコン９ｂの表面近傍にさらに濃度のピークを有するように、また、酸化膜９ａと半導体基板１の一主面との界面にピークを有するように、窒素がサイドウォール９に導入されているものである。

なお、ポリシリコン９ｂと酸化膜９ａとの界面に位置するピークと、酸化膜９ａと半導体基板１の一主面との界面に位置するピークの窒素濃度は、実施例１と同様に〜１０¹⁹／ｃｍ³から〜１０²¹／ｃｍ³の範囲に設定するのが望ましい。その他、実施例１として示した図１のものと同一符号は同一又は相当部分を示しているものである。

次に、このように構成された半導体装置の製造方法を図３２ないし図３９に基づいて説明する。まず、実施例１に示したものと同様に図３ないし図５に示したものに基づいて、ゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成する。その後、図３２に示すように、ゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが２００Å程度の酸化膜層１０９ａを形成し、この酸化膜層１０９ａの表面全面にＣＶＤ法によって例えば厚みが１０００Å程度のポリシリコン層１０９ｂを形成する。

その後、図３３に示すように、ポリシリコン層１０９ｂの表面上からポリシリコン層１０９ｂの内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺）を３０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でポリシリコン層１０９ｂにイオン注入を行う。この時のポリシリコン層１０９ｂ及び酸化膜層１０９ａ内の窒素の濃度分布は図３４ないし図３６に示すようになっている。図３４は図３３に示すＩ−Ｉ断面における濃度分布、図３５は図３３に示すII−II断面における濃度分布、図３６は図３３に示すIII−III断面における濃度分布を示している。この時の窒素イオンの飛程中心、つまり、図３４に示すピークが、結果として図３１に示したポリシリコン９ｂの表面側に位置するピークとなっているものである。

その後、図３７に示すように、窒素が注入されたポリシリコン層１０９ｂを異方性のリアクティブイオンエッチングによりエッチングして酸化膜層１０９ａに枠付けされたポリシリコン９ｂを形成する。さらに、図３８に示すように、窒素が注入された酸化膜層１０９ａを異方性のリアクティブイオンエッチングによりエッチングしてゲート電極８の側面とゲート絶縁膜７の側面に接した垂直部と一対の低濃度拡散領域１０４ａ及び１０５ａに接した底部とを有する酸化膜９ａを形成し、酸化膜９ａとポリシリコン９ｂとを有したサイドウォール９を形成する。

その後、図３９に示すように、ゲート電極８及びサイドウォール９をマスクの一部として、半導体基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例えば５０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でイオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成する。そして、８５０度、２０分程度の熱処理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イオンを活性化することにより、チャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対のソース／ドレイン領域４及び５が形成されることになる。

この時の熱処理によって、サイドウォール９内の窒素は拡散し、ポリシリコン９ｂと酸化膜９ａとの界面及び酸化膜９ａと半導体基板１の一主面との界面に窒素が偏析し、図３１に示したようにポリシリコン９ｂと酸化膜９ａとの界面及び酸化膜９ａと半導体基板１の一主面との界面にピークを有した窒素の濃度分布になるものである。このようにして、一対のソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入されたサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得ているものである。

その後、半導体基板１の一主面上全面に、層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタクトホール１０ａ及び１０ｂを形成し、コンタクトホール１０ａを介してソース／ドレイン領域４に電気的に接続され、層間絶縁層１０上に形成された配線層１１と、層間絶縁層１０のコンタクトホール１０ｂを介してソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１２を形成し図３０に示した半導体装置を得ているものである。

このように構成された実施例５のものにあっても、実施例１のものと同様な効果を奏する他、サイドウォール９が酸化膜９ａとポリシリコン９ｂとによって構成されているため、層間絶縁膜１０のコンタクトホール１０ａ及び１０ｂを形成する時に、例えマスクずれが生じても、ポリシリコン９ｂはエッチングされることがなく、配線層１１及び１２とゲート電極８とがサイドウォール９によって確実に電気的に絶縁できるという利点を有しているものである。

実施例６．
図４０及び図４１はこの発明の実施例６を示すものであり、上記実施例５に示したものに対して、サイドウォール９に窒素を注入する方法が実施例５に示したものはポリシリコン層１０９ｂに垂直にイオン注入を行っていたものに対して、この実施例６に示すものはポリシリコン層１４に回転斜めイオン注入によって行っている点だけが異なるものであり、その他の点については実施例５と同じである。

すなわち、この実施例６に示したものは、以下のようにして製造されるものである。まず、図３ないし図５に示したものと同様にして、ゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成し、図３２に示すようにこれらゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが２００Å程度の酸化膜層１０９ａを形成し、この酸化膜層１０９ａの表面全面にＣＶＤ法によって例えば厚みが１０００Å程度のポリシリコン層１０９ｂを形成する。

その後、図４０に示すように、ポリシリコン層１０９ｂの表面上からポリシリコン層１０９ｂの内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺）を４０ＫｅＶ、５．６×１０¹⁵／ｃｍ²の条件でポリシリコン層１０９ｂに４５°回転斜めイオン注入を行う。この時のポリシリコン層１０９ｂ内の図４０に示すＩ−Ｉ断面における窒素の濃度分布は図４１に示すようになっている。なお、図４０に示すII−II断面及びIII−III断面における窒素の濃度分布は、実施例５に示したものと同様にそれぞれ図３５及び図３６に示した濃度部分と同じ濃度分布を示すようになっている。

図４１と図３４とを比較することから明らかなように、この実施例６のものにあっては、実施例５のものに対して、Ｉ−Ｉ断面におけるポリシリコン層１０９ｂと酸化膜層１０９ａとの界面近傍における窒素の濃度が高くなっているものである。

その後は実施例５と同様に、つまり、図３７ないし図３９に示したものと同様に、窒素が注入されたポリシリコン層１０９ｂを異方性のリアクティブイオンエッチングによりエッチングして酸化膜層１０９ａに枠付けされたポリシリコン９ｂを形成し、窒素が注入された酸化膜層１０９ａを異方性のリアクティブイオンエッチングによりエッチングして酸化膜９ａを形成し、ゲート電極８及びサイドウォール９をマスクの一部として、Ｎ型導電型の不純物イオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成し、熱処理を加えてチャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対のソース／ドレイン領域４及び５を形成し、一対のソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入されたサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得、その後、層間絶縁膜１０と配線層１１及び１２を形成し、半導体装置を得ているものである。

このように構成された実施例６のものにあっても、実施例５と同様の効果を奏する他、窒素が注入されたサイドウォール９を得るために、ポリシリコン層１０９ｂに回転斜めイオン注入によって行っているので、ゲート絶縁膜７の端部に近い酸化膜９ａ内に注入される窒素の濃度も高くなり、サイドウォール９と半導体基板１の一主面との界面における窒素の濃度のピークも実施例５に示したものと比べて高くなるため、さらなるホットキャリア耐性が向上するものである。

実施例７．
図４２ないし図４９はこの発明の実施例７を示すものであり、上記実施例１に示したものに対して、実施例１のものがサイドウォール９に窒素を導入したものであるのに対して、この実施例７はサイドウォール９の他に、一対のソース／ドレイン領域４及び５、ゲート絶縁膜７とゲート電極８にも窒素を導入したものであり、その他の点については実施例１と同じである。

図４２において、４及び５は半導体基板１の一主面にチャネル領域６を挟んで形成され、第１導電型（Ｎ型）の不純物の他に窒素が導入された一対のソース／ドレイン領域で、それぞれはチャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成される高濃度拡散領域４ｂ及び５ｂとからなるものであり、この実施例７に示したものにおいては、半導体基板１の一主面に垂直な方向の断面、つまり図示II−II断面における窒素の濃度分布が図４４に示すように半導体基板１の一主面近傍にピークを有し、徐々に減少しているものである。

８はこれら一対のソース／ドレイン領域４及び５の間に位置する半導体基板１の一主面上に窒素が導入されたゲート絶縁膜７を介して形成され、窒素が導入されたゲート電極で、この実施例７に示したものにおいては、半導体基板１の一主面に垂直な方向の断面、つまり図示III−III断面における窒素の濃度分布が図４５に示すようにゲート絶縁膜７にピークを有するとともに、表面近傍にピークを有するものである。

９はゲート電極８の側面とゲート絶縁膜７の側面と半導体基板の一主面、つまり、ソース／ドレイン領域４及び５に接して形成され、窒素が導入された酸化膜からなるサイドウォールで、この実施例７に示したものにおいては、半導体基板１の一主面に垂直な方向の断面、つまり図示Ｉ−Ｉ断面における窒素の濃度分布が図４３に示すように半導体基板１の一主面との界面にピークを有するとともに、このピークの位置より上の位置で一主面より下の位置にさらに濃度のピークを有するように窒素がサイドウォール９となる酸化膜に導入されているものである。

次に、このように構成された半導体装置の製造方法を図４６等に基づいて説明する。まず、実施例１に示したものと同様に図３ないし図６に示したものに基づいて、ゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成し、ゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが１０００Å程度の酸化膜層１０９を形成する。

その後、図４６に示すように、酸化膜層１０９の表面上から酸化膜層１０９とゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａの内部に飛程中心が来るように窒素イオン（Ｎ⁺）を１００ＫｅＶ、４×１０¹⁵／ｃｍ²の条件で酸化膜層１０９とゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａにイオン注入を行う。この時の酸化膜層１０９とゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａ内の窒素の濃度分布は図４７ないし図４９に示すようになっている。図４７は図４６に示すＩ−Ｉ断面における濃度分布、図４８は図４６に示すII−II断面における濃度分布、図４９は図４６に示すIII−III断面における濃度分布を示している。この時の窒素イオンの飛程中心、つまり、図４７に示すピークが、結果として図４３に示したサイドウォール９の表面側に位置するピーク、図４９に示すピークが、結果として図４５に示したゲート電極８の表面側に位置するピークとなっているものである。

なお、窒素の注入条件は、窒素の投影飛程Ｒｐは、その標準偏差をΔＲｐとすると、ゲート電極８とゲート絶縁膜７との界面から５×ΔＲｐなる位置より上の位置で、かつ、一対のソース／ドレイン領域４及び５の低濃度拡散領域１０４ａ及び１０５ａを形成するためのＮ型不純物（この例においてはヒ素）の投影飛程より上の位置になるように設定しているものである。このように設定することにより、窒素注入によりゲート絶縁膜７にダメージが及ばず、かつ、窒素注入により発生する欠陥がソース／ドレイン領域４及び５の低濃度拡散領域１０４ａ及び１０５ａと半導体基板１との接合面に発生するため、ＭＯＳトランジスタの動作時に接合リーク電流が発生しにくくなっているものである。

その後、実施例１と同様に図１１及び図１２に基づいて、窒素が注入された酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングしてサイドウォール９を形成し、ゲート電極８及びサイドウォール９をマスクの一部として、半導体基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例えば５０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でイオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成する。そして、８５０度、２０分程度の熱処理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イオンを活性化することにより、チャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対のソース／ドレイン領域４及び５が形成されることになる。

この時の熱処理によって、サイドウォール９内の窒素は拡散し、サイドウォール９と半導体基板１の一主面との界面に窒素が偏析し、図４３に示したようにサイドウォール９と半導体基板１の一主面との界面にピークを有した窒素の濃度分布になるとともに、ゲート電極８内の窒素がゲート絶縁膜７に拡散し、ゲート絶縁膜７に窒素が偏析し、図４５に示したようにゲート絶縁膜７にピークを有した窒素の濃度分布になるものである。このようにして、窒素が導入された一対のソース／ドレイン領域４及び５、窒素が導入されたゲート絶縁膜７、窒素が導入されたゲート電極８、及び窒素が導入されたサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得ているものである。

その後、半導体基板１の一主面上全面に、層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタクトホール１０ａ及び１０ｂを形成し、コンタクトホール１０ａを介してソース／ドレイン領域４に電気的に接続され、層間絶縁層１０上に形成された配線層１１と、層間絶縁層１０のコンタクトホール１０ｂを介してソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１２を形成し、図４２に示した半導体装置を得ているものである。

このように構成された実施例７のものにあっても、実施例１のものと同様な効果を奏する他、ゲート絶縁膜７にも窒素が析出しているため、ゲート絶縁膜７中の界面準位の発生がさらに抑制され、さらにホットキャリア耐性が向上するとともに、次のような利点をも有しているものである。つまり、一対のソース／ドレイン領域４及び５にも窒素が導入されているため、Ｎ型不純物（この例においてはヒ素）の拡散が抑制され、Ｎ型不純物のチャネル領域６への横方向拡散が抑制されるため、実効的なゲート長を長くでき、ショートチャネル効果によるパンチスルーに強いＮチャネル型ＭＯＳトランジスタが得られるものである。このことは、窒素の拡散メカニズムがＮ型不純物と同じ空孔拡散であり、かつＮ型不純物に比べて拡散係数が大きいことにより、Ｎ型不純物と相互拡散サせることにより、拡散経路である空孔を窒素が先に占有する結果、Ｎ型不純物の拡散が抑制されることによるものである。

実施例８．
図５０及び図５１はこの発明の実施例８を示すものであり、上記実施例７に示したものに対して、サイドウォール９に窒素を注入する方法が実施例７に示したものは酸化膜層１０９に垂直にイオン注入を行っていたものに対して、この実施例８に示すものは酸化膜層１０９に回転斜めイオン注入によって行っている点だけが異なるものであり、その他の点については実施例７と同じである。

すなわち、この実施例８に示したものは、以下のようにして製造されるものである。まず、図３ないし図６に示したものと同様にして、ゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成し、これらゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが１０００Å程度の酸化膜層１０９を形成を形成する。

その後、図５０に示すように、酸化膜層１０９の表面上から酸化膜層１０９とゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａの内部に上記実施例７と同様の注入条件を考慮して、窒素イオン（Ｎ⁺）を１４０ＫｅＶ、５．６×１０¹⁵／ｃｍ²の条件で酸化膜層１０９とゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａに４５°回転斜めイオン注入を行う。この時の酸化膜層１０９内の図５０に示すＩ−Ｉ断面における窒素の濃度分布は図５１に示すようになっている。なお、図５０に示すII−II断面及びIII−III断面における窒素の濃度分布は、実施例７に示したものと同様にそれぞれ図４４及び図４５に示した濃度部分と同じ濃度分布を示すようになっている。

図５１と図４３とを比較することから明らかなように、この実施例８のものにあっては、実施例７のものに対して、Ｉ−Ｉ断面における酸化膜層１０９と半導体基板１の一主面との界面近傍における窒素の濃度が高くなっているものである。

その後は実施例７と同様に、窒素が注入された酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングしてサイドウォール９を形成し、ゲート電極８及びサイドウォール９をマスクの一部として、Ｎ型導電型の不純物イオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成し、熱処理を加えてチャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、チャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対のソース／ドレイン領域４及び５を形成し、一対のソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入されたサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得、その後、層間絶縁膜１０と配線層１１及び１２を形成し、半導体装置を得ているものである。

このように構成された実施例８のものにあっても、実施例７と同様の効果を奏する他、窒素が注入されたサイドウォール９を得るために、酸化膜層１０９に回転斜めイオン注入によって行っているので、ゲート絶縁膜７の端部に近いサイドウォール９内に注入される窒素の濃度も高くなり、サイドウォール９と半導体基板１の一主面との界面における窒素の濃度のピークも実施例７に示したものと比べて高くなるため、さらなるホットキャリア耐性が向上するものである。

実施例９．
図５２ないし図６０はこの発明の実施例９を示すものであり、図５２は微細化に適したＮチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタが搭載された半導体装置のＮチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタの部分を示す断面図であり、図１において、１はＰ型のシリコン（Ｓi）基板である半導体基板で、その一主面にＮチャネル型ＭＯＳトランジスタを形成するためのＮチャネル型ＭＯＳトランジスタ形成領域を含むように形成されたＰウェル領域１ａと、Ｐチャネル型ＭＯＳトランジスタを形成するためのＰチャネル型ＭＯＳトランジスタ形成領域を含むように形成されたＮウェル領域１ｂとを有しているものである。

２はこの半導体基板の一主面にＮチャネル型ＭＯＳトランジスタ形成領域及びＰチャネル型ＭＯＳトランジスタ形成領域をそれぞれ囲んで、隣接して形成される素子と電気的に絶縁するための素子分離酸化膜である。

４及び５は上記半導体基板１の一主面に第１のチャネル領域６を挟んで形成された一対の第１のソース／ドレイン領域で、それぞれは上記第１のチャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、上記第１のチャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成される高濃度拡散領域４ｂ及び５ｂとからなるものである。８はこれら一対の第１のソース／ドレイン領域４及び５の間に位置する上記半導体基板１の一主面上に第１のゲート絶縁膜７を介して形成されるゲート電極である。

９は第１のゲート電極８の側面と第１のゲート絶縁膜７の側面と半導体基板１の一主面、つまり、第１のソース／ドレイン領域４及び５に接して形成され、窒素が導入された酸化膜からなる第１のサイドウォールで、この実施例９に示したものにおいては、上記実施例１にて示したものと同様に上記半導体基板１の一主面に垂直な方向の断面、つまり図示Ｉ−Ｉ断面における窒素の濃度分布が図２に示すように半導体基板１の一主面との界面にピークを有するとともに、このピークの位置より上の位置で一主面より若干下の位置にさらに濃度のピークを有するように窒素が第１のサイドウォール９となる酸化膜に導入されているものである。そして、一対の第１のソース／ドレイン領域４及び５と第１のゲート電極８と第１のサイドウォール９とによってＮチャネル型ＭＯＳトランジスタを構成しているものである。

なお、上記第１のサイドウォール９と上記半導体基板１の一主面との界面に位置するピークの窒素濃度は、〜１０¹⁹／ｃｍ³から〜１０²¹／ｃｍ³の範囲に設定するのが望ましく、〜１０¹⁹／ｃｍ³よりも低くすると、上記第１のサイドウォール９と上記半導体基板１の一主面との界面での界面準位をあまり抑制できず、ホットキャリア劣化が起こりやすく、〜１０²¹／ｃｍ³よりも高くなると、チャネル電子の移動度が劣化する、あるいは上記ソース／ドレイン領域４及び５の不純物の活性化率が低下してソース／ドレイン領域４及び５の抵抗が上昇するなどのトランジスタ特性が劣化するものであった。

２４及び２５は上記半導体基板１の一主面に第２のチャネル領域２６を挟んで形成された一対の第２のソース／ドレイン領域、２８はこれら一対の第２のソース／ドレイン領域２４及び２５の間に位置する上記半導体基板１の一主面上に第２のゲート絶縁膜２７を介して形成されるゲート電極である。２９は第２のゲート電極２８の側面と第２のゲート絶縁膜２７の側面と半導体基板１の一主面、つまり、第２のソース／ドレイン領域２４及び２５に接して形成された酸化膜からなる第２のサイドウォールである。そして、一対の第２のソース／ドレイン領域２４及び２５と第２のゲート電極２８と第２のサイドウォール２９とによってＰチャネル型ＭＯＳトランジスタを構成しているものである。

１０は上記半導体基板１の一主面上、つまり、上記素子分離酸化膜２、上記一対の第１のソース／ドレイン領域４及び５、上記第１のゲート電極８、上記第１のサイドウォール９、上記一対の第２のソース／ドレイン領域２４及び２５、上記第２のゲート電極２８と上記第２のサイドウォール２９それぞれの上に形成され、上記一対の第１のソース／ドレイン領域４及び５それぞれの位置にコンタクトホール１０ａ及び１０ｂが形成されているとともに、上記一対の第２のソース／ドレイン領域２４及び２５それぞれの位置にコンタクトホール１０ｃ及び１０ｄが形成されている層間絶縁層である。

１１はこの層間絶縁層のコンタクトホール１０ａを介して第１のソース／ドレイン領域４に電気的に接続され、上記層間絶縁層１０上に形成された配線層で、例えばアルミニウムやポリシリコン等の導電体によって形成されているものである。１２は上記層間絶縁層のコンタクトホール１０ｂを介して第１のソース／ドレイン領域５に電気的に接続され、上記層間絶縁層１０上に形成された配線層で、例えばアルミニウムやポリシリコン等の導電体によって形成されているものである。１５はこの層間絶縁層のコンタクトホール１０ｃを介して第２のソース／ドレイン領域２４に電気的に接続され、上記層間絶縁層１０上に形成された配線層で、例えばアルミニウムやポリシリコン等の導電体によって形成されているものである。１６は上記層間絶縁層のコンタクトホール１０ｄを介して第２のソース／ドレイン領域２５に電気的に接続され、上記層間絶縁層１０上に形成された配線層で、例えばアルミニウムやポリシリコン等の導電体によって形成されているものである。

次に、このように構成された半導体装置の製造方法を図５３ないし図６０に基づいて説明する。まず、図５３に示すように、半導体基板１の一主面にＮチャネル型ＭＯＳトランジスタ形成領域を含むようにＰウェル領域１ａと、Ｐチャネル型ＭＯＳトランジスタ形成領域を含むようにＮウェル領域１ｂとを形成するとともに、Ｎチャネル型ＭＯＳトランジスタ形成領域及びＰチャネル型ＭＯＳトランジスタ形成領域それぞれを取り囲むように、通常の技術を用いて素子分離酸化膜２を形成した後、半導体基板１の一主面全面上に、例えば１００Å程度の厚みを有する第１のゲート絶縁膜７及び第２のゲート絶縁膜２７の形成のための酸化膜層１０７を形成する。

次に、図５４に示すように、酸化膜層１０７の上面全面に第１のゲート電極８及び第２のゲートである２８の形成のためのポリシリコン層１０８を、例えば１０００Å程度の厚みに形成する。このポリシリコン層１０８上にフォトレジストからなるレジストパターン１３を形成し、このレジストパターン１３をマスクとしてポリシリコン層１０８を異方性エッチングし、第１及び第２のゲート電極８及び２８を形成し、酸化膜層１０７をさらにエッチングすることによって第１及び第２のゲート絶縁膜７及び２７を形成する。その後、レジストパターン１３を除去する。

そして、図５５に示すように、Ｐチャネル型ＭＯＳトランジスタ形成領域上をレジスト１７で覆い、Ｎチャネル型ＭＯＳトランジスタ形成領域を露出させ、第１のゲート電極８をマスクの一部として、半導体基板１の一主面、つまりＰウェル領域１ａの一主面に、Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例えば５０ＫｅＶ、５×１０13／ｃｍ²の条件でイオン注入して一対の低濃度拡散領域１０４ａ及び１０５ａを形成する。

次に、図５６に示すように、Ｐチャネル型ＭＯＳトランジスタ形成領域上に形成されたレジスト１７を除去し、第１のゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上と第２のゲート電極２８及びＰチャネル型ＭＯＳトランジスタ形成領域における半導体基板１の一主面の露出面上にＣＶＤ法によって例えば厚みが１０００Å程度の酸化膜層１０９を形成する。

その後、図５７に示すように、Ｐチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９をレジスト１８で覆い、レジスト１８で覆われていないＮチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９の表面上からその酸化膜層１０９の内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺）を３０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でＮチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９にイオン注入を行う。この時のＮチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９内の窒素の濃度分布は実施例１と同様に図８ないし図１０に示すようになっている。

そして、図５８に示すように、Ｐチャネル型ＭＯＳトランジスタ形成領域上に形成されたレジスト１８を除去し、酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングして第１のゲート電極８の側面と第１のゲート絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び１０５ａに接した窒素が注入された第１のサイドウォール９を形成するとともに、第２のゲート電極２８の側面と第２のゲート絶縁膜２７の側面と半導体基板１の一主面に接した第２のサイドウォール９を形成する。

その後、図５９に示すように、Ｐチャネル型ＭＯＳトランジスタ形成領域上をレジスト１９で覆い、Ｎチャネル型ＭＯＳトランジスタ形成領域を露出させ、第１のゲート電極８及び第１のサイドウォール９をマスクの一部として、半導体基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例えば５０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でイオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成する。

次に、図６０に示すように、Ｎチャネル型ＭＯＳトランジスタ形成領域上をレジスト２０で覆い、Ｐチャネル型ＭＯＳトランジスタ形成領域を露出させ、第２のゲート電極２８及び第２のサイドウォール２９をマスクの一部として、半導体基板１の一主面に、Ｐ型導電型の不純物、例えばフッ化ホウ素イオン（ＢＦ₂ ⁺）を、例えば２０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件でイオン注入して第２のソース／ドレイン２４及び２５を形成する。

そして、８５０度、２０分程度の熱処理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イオンを活性化するとともに、第２のソース／ドレイン２４及び２５を形成しているフッ化ホウ素イオンを活性化することにより、第１のチャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、第１のチャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対の第１のソース／ドレイン領域４及び５が形成されるとともに、第２のチャネル領域２６に端部が接した第２のソース／ドレイン２４及び２５が形成されることになる。

この時の熱処理によって、第１のサイドウォール９内の窒素は拡散し、第１のサイドウォール９と半導体基板１の一主面との界面に窒素が偏析し、図２に示したように第１のサイドウォール９と半導体基板１の一主面との界面にピークを有した窒素の濃度分布になるものである。このようにして、一対の第１のソース／ドレイン領域４及び５、第１のゲート絶縁膜７、第１のゲート電極８、及び窒素が注入された第１のサイドウォール９を有したＮチャネル型ＭＯＳトランジスタを得、一対の第２のソース／ドレイン領域２４及び２５、第２のゲート絶縁膜２７、第２のゲート電極２８、及び第２のサイドウォール２９を有したＰチャネル型ＭＯＳトランジスタを得ているものである。

その後、半導体基板１の一主面上全面に、層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタクトホール１０ａないし１０ｄを形成し、コンタクトホール１０ａを介して第１のソース／ドレイン領域４に電気的に接続され、層間絶縁層１０上に形成された配線層１１と、層間絶縁層１０のコンタクトホール１０ｂを介して第１のソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１２と、層間絶縁膜１０のコンタクトホール１０ｃを介して第２のソース／ドレイン領域２４に電気的に接続され、層間絶縁層１０上に形成された配線層１５と、層間絶縁層１０のコンタクトホール１０ｄを介して第２のソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１６を形成し、図５２に示した半導体装置を得ているものである。

このように構成されたＮチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタを有した半導体装置にあっては、Ｎチャネル型ＭＯＳトランジスタを構成する第１のサイドウォール９内にイオン注入によって窒素が注入され、その後の熱処理によって第１のサイドウォール９と半導体基板１の一主面との界面に窒素が偏析した濃度分布、つまり、第１のサイドウォール９と半導体基板１の一主面との界面にピークを有した窒素の濃度分布としているため、上記した実施例１と同様の効果を奏するものである。

実施例１０．
図６１はこの発明の実施例１０を示すものであり、上記実施例９に示したものに対して、第１のサイドウォール９に窒素を注入する方法が実施例９に示したものは第１のサイドウォール９を形成するための酸化膜層１０９に垂直にイオン注入をおこなっていたものに対して、この実施例１０に示すものは酸化膜層１０９に回転斜めイオン注入によって行っている点だけが異なるものであり、その他の点については実施例９と同じである。

すなわち、この実施例１０に示したものは、以下のようにして製造されるものである。まず、図５３ないし図５６に示したものと同様にして、第１のゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａと第２のゲート電極２８を形成し、これら第１のゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上と第２のゲート電極２８上及び半導体基板１の一主面における露出面上にＣＶＤ法によって例えば厚みが１０００Å程度の酸化膜層１０９を形成する。

その後、図６１に示すように、Ｐチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９をレジスト１８で覆い、レジスト１８で覆われていないＮチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９の表面上から酸化膜層１０９の内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺）を４０ＫｅＶ、５．６×１０¹⁵／ｃｍ²の条件でＮチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９に４５°回転斜めイオン注入を行う。この時のＮチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９内の図６１に示すＩ−Ｉ断面、II−II断面及びIII−III断面における窒素の濃度分布は実施例２に示したものと同じ濃度分布を示すようになっている。

この実施例１０に示すものも実施例９に示したものに対してＩ−Ｉ断面における酸化膜層１０９と半導体基板１の一主面との界面近傍、つまり、第１のゲート絶縁膜７の端部近傍における窒素の濃度が高くなっているものである。

その後は実施例９と同様に、つまり、図５８ないし図６０に示したものと同様にして、酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングして第１のゲート電極８の側面と第１のゲート絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び１０５ａに接した第１のサイドウォール９を形成するとともに第２のゲート電極２８の側面と第２のゲート絶縁膜２７の側面と半導体基板１の一主面の露出面に接した第２のサイドウォール２９を形成し、第１のゲート電極８及び第１のサイドウォール９をマスクの一部として、Ｎ型導電型の不純物をイオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成し、第２のゲート電極２８及び第２のサイドウォール２９をマスクの一部として、Ｐ型導電型の不純物をイオン注入して第２のソース／ドレイン領域２４及び２５を形成し、熱処理を加えて第１のチャネル領域６に端部が接した低濃度拡散領域４ａ及び５ａと、第１のチャネル領域６に対して外側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成された高濃度拡散領域４ｂ及び５ｂとからなる一対の第１のソース／ドレイン領域４及び５を形成するとともに第２のチャネル領域２６に端部が接した第２のソース／ドレイン領域２４及び２５を形成し、さらに、第１のサイドウォール９内の窒素を拡散させて第１のサイドウォール９と半導体基板１の一主面との界面にピークを有した窒素の濃度分布になるようにして、一対の第１のソース／ドレイン領域４及び５、第１のゲート絶縁膜７、第１のゲート電極８、及び窒素が注入された第１のサイドウォール９を有したＮチャネル型ＭＯＳトランジスタと一対の第２のソース／ドレイン領域２４及び２５、第２のゲート絶縁膜２７、第２のゲート電極２８、及び第２のサイドウォール２９を有したＰチャネル型ＭＯＳトランジスタとを得、その後、層間絶縁膜１０と配線層１１及び１２と１５及び１６を形成し、半導体装置を得ているものである。

このように構成された実施例１０のものにあっても、実施例９と同様の効果を奏する他、窒素が注入された第１のサイドウォール９を得るために、Ｎチャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９に回転斜めイオン注入によって行っているので、第１のゲート絶縁膜７の端部に近い酸化膜層１０９内に注入される窒素の濃度も高く注入でき、その後、熱処理によって第１のサイドウォール９と半導体基板１の一主面との界面に窒素が偏析してできる濃度のピークも実施例９に示したものと比べて高くなるため、さらなるホットキャリア耐性が向上するものである。

実施例１１．
図６２ないし図６７はこの発明の実施例１１を示すものであり、上記実施例９に示したものに対して、Ｐチャネル型ＭＯＳトランジスタを構成する第２のサイドウォール２９にも窒素が導入されている（図６２図示Ｖ−Ｖ断面における濃度分布はＩ−Ｉ断面における濃度分布と同じ）とともに、Ｎチャネル型ＭＯＳトランジスタを構成する一対の第１のソース／ドレイン領域４及び５の表面及び第１のゲート電極８の表面と、Ｐチャネル型ＭＯＳトランジスタを構成する一対の第２のソース／ドレイン領域２４及び２５の表面及び第２のゲート電極２８の表面に、コバルトシリサイド（ＣｏＳｉ₂）またはチタンシリサイド（ＴｉＳｉ₂）の高融点金属シリサイド層３１ないし３６が形成されている点で実施例９と異なるものであり、その他の点については実施例９と同じである。

次に、このように構成された半導体装置の製造方法を図６３ないし図６５に基づいて説明する。まず、実施例９に示したものと同様に図５３ないし図５６に示したものに基づいて、Ｎチャネル型ＭＯＳトランジスタを構成する第１のゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成するとともに、Ｐチャネル型ＭＯＳトランジスタを構成する第２のゲート電極２８を形成し、第１のゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上と第２のゲート電極２８の表面上及び半導体基板１の一主面における露出面上にＣＶＤ法によって例えば厚みが１０００Å程度の酸化膜層１０９を形成する。

その後、図６３に示すように、酸化膜層１０９の表面上から酸化膜層１０９の内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺）を３０ＫｅＶ、４×１０¹⁵／ｃｍ²の条件で酸化膜１０９にイオン注入を行う。この時の酸化膜層１０９内のＩ−Ｉ断面ないしIII−III断面における窒素の濃度分布は、実施例９と同様に図８ないし図１０に示すようになっており、Ｖ−Ｖ断面における窒素の濃度分布はＩ−Ｉ断面における窒素の濃度分布と同じになっている。

そして、実施例９に示したものと同様に図５８ないし図６０に示したものに基づいて、窒素が導入された酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングして第１のゲート電極８の側面と第１のゲート絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び１０５ａに接した窒素が注入された第１のサイドウォール９を形成するとともに、第２のゲート電極２８の側面と第２のゲート絶縁膜２７の側面と半導体基板１の一主面に接した第２のサイドウォール９を形成し、第１のゲート電極８及び第１のサイドウォール９をマスクの一部としてイオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成し、第２のゲート電極２８及び第２のサイドウォール２９をマスクの一部として、イオン注入して第２のソース／ドレイン２４及び２５を形成する。

この時の熱処理によって、第１のサイドウォール９及び第２のサイドウォール２９内の窒素は拡散し、第１のサイドウォール９と半導体基板１の一主面との界面、及び第２のサイドウォール２９と半導体基板１の一主面との界面に窒素が偏析し、図２に示したようにこれらの界面にピークを有した窒素の濃度分布になるものである。

次に、図６４に示すように、半導体基板１の一主面全面上に、つまり、素子分離絶縁膜２、一対の第１のソース／ドレイン領域４及び５、第１のゲート電極８、第１のサイドウォール９、一対の第２のソース／ドレイン領域２４及び２５、第２のゲート電極２８、第２のサイドウォール２９の表面上にコバルトまたはチタンの高融点金属をスパッタ法により例えば厚さ５００Å程度堆積させ、５００度程度のランプアニールによって、一対の第１のソース／ドレイン領域４及び５、第１のゲート電極８、一対の第２のソース／ドレイン領域２４及び２５及び第２のゲート電極２８の表面と接触したコバルトまたはチタンの高融点金属を反応させてコバルトシリサイドまたはチタンシリサイドの高融点金属シリサイド層とする。

その後、高融点金属と高融点金属シリサイドとの選択エッチングを行い、高融点金属を除去した後、図６５に示すように、７５０度程度のランプアニールによって一対の第１のソース／ドレイン領域４及び５、第１のゲート電極８、一対の第２のソース／ドレイン領域２４及び２５及び第２のゲート電極２８の表面に形成されたコバルトシリサイドまたはチタンシリサイドの高融点金属シリサイド層３１ないし３６の低抵抗化を図る。

このようにして、一対の第１のソース／ドレイン領域４及び５、第１のゲート絶縁膜７、第１のゲート電極８、窒素が注入された第１のサイドウォール９、及び高融点金属シリサイド層３１ないし３３を有したＮチャネル型ＭＯＳトランジスタを得、一対の第２のソース／ドレイン領域２４及び２５、第２のゲート絶縁膜２７、第２のゲート電極２８、第２のサイドウォール２９、及び高融点金属シリサイド層３４ないし３６を有したＰチャネル型ＭＯＳトランジスタを得ているものである。

その後、半導体基板１の一主面上全面に、層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタクトホール１０ａないし１０ｄを形成し、コンタクトホール１０ａを介して高融点金属シリサイド層３１に電気的に接続されて第１のソース／ドレイン領域４に電気的に接続され、層間絶縁層１０上に形成された配線層１１と、層間絶縁層１０のコンタクトホール１０ｂを介して高融点金属シリサイド層３２に電気的に接続されて第１のソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１２と、層間絶縁膜１０のコンタクトホール１０ｃを介して高融点金属シリサイド層３４に電気的に接続されて第２のソース／ドレイン領域２４に電気的に接続され、層間絶縁層１０上に形成された配線層１５と、層間絶縁層１０のコンタクトホール１０ｄを介して高融点金属シリサイド層３５に電気的に接続されて第２のソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１６を形成し、図６２に示した半導体装置を得ているものである。

この時、高融点金属シリサイド３１及び３２と３４及び３５は、配線層１１及び１２と第１のソース／ドレイン領域４及び５との電気的接続を低抵抗で行わせるとともに第１のソース／ドレイン領域４及び５に対する配線層１１及び１２からの拡散バリア層として機能し、配線層１５及び１６と第２のソース／ドレイン領域２４及び２５との電気的接続を低抵抗で行わせるとともに第２のソース／ドレイン領域２４及び２５に対する配線層１５及び１６からの拡散バリア層として機能するものである。

このように構成された実施例１１のものにあっても、上記実施例９と同様の効果を奏する他、次のような利点をも有するものである。第１及び第２のサイドウォール９及び２９それぞれに窒素が導入されたものとしているので、ランプアニールによって高融点金属とシリコンとを反応させて高融点金属シリサイドを形成する時に、一対の第１のソース／ドレイン領域４及び５から第１のサイドウォール９上を横方向に成長して第１のサイドウォール９上にも高融点金属シリサイドが形成されることを抑制するともに第１のゲート電極８から第１のサイドウォール９上を横方向に成長して第１のサイドウォール９上に高融点金属シリサイドが形成されることを抑制して第１のソース／ドレイン領域４及び５と第１のゲート電極８とを短絡するような第１のサイドウォール９上に高融点金属シリサイドが形成されることを防止し、一対の第２のソース／ドレイン領域２４及び２５から第２のサイドウォール２９上を横方向に成長して第２のサイドウォール９上にも高融点金属シリサイドが形成されることを抑制するともに第１のゲート電極２８から第２のサイドウォール２９上を横方向に成長して第２のサイドウォール２９上に高融点金属シリサイドが形成されることを抑制して第２のソース／ドレイン領域２４及び２５と第２のゲート電極２８とを短絡するような第２のサイドウォール２９上に高融点金属シリサイドが形成されることを防止する。

実施例１２．
図６６はこの発明の実施例１２を示すものであり、上記実施例１１に示したものに対して、第１のサイドウォール９及び第２のサイドウォール２９に窒素を注入する方法が実施例１１に示したものは酸化膜層１０９に垂直にイオン注入を行っていたものに対して、この実施例１２に示したものは酸化膜層１０９に回転斜めイオン注入によって行っている点だけが異なるものであり、その他の点については実施例１１と同じである。

すなわち、この実施例１２に示したものは、以下のようにして製造されるものである。まず、図５３ないし図５６に示したものと同様にして、Ｎチャネル型ＭＯＳトランジスタを構成する第１のゲート電極８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成するとともに、Ｐチャネル型ＭＯＳトランジスタを構成する第２のゲート電極２８を形成し、第１のゲート電極８の表面上及び一対の低濃度拡散領域１０４ａ及び１０５ａ上と第２のゲート電極２８の表面上及び半導体基板１の一主面における露出面上にＣＶＤ法によって例えば厚みが１０００Å程度の酸化膜層１０９を形成する。

その後、図６６に示すように、酸化膜層１０９の表面上から酸化膜１０９の内部、ほぼ中央に飛程中心が来るように窒素イオン（Ｎ⁺）を４０ＫｅＶ、５．６×１０¹⁵／ｃｍ²の条件でポリシリコン層１４に４５°回転斜めイオン注入を行う。この時の酸化膜１０９内の図６６に示すＩ−Ｉ断面及びＶ−Ｖ断面における窒素の濃度分布は図１４に示すようになっている。なお、図６６に示すII−II断面及びIII−III断面に相当する部分の濃度分布は、実施例１１に示したものと同じ濃度分布を示すようになっている。

この実施例１２のものにあっては、実施例１１のものに対して、Ｉ−Ｉ断面におけるポリシリコン層１４と酸化膜層１０９との界面近傍における窒素の濃度が高くなっているものである。

その後は実施例１１と同様に、図５８ないし図６０に示したものに基づいて、窒素が導入された酸化膜層１０９を異方性のリアクティブイオンエッチングによりエッチングして第１のサイドウォール９及び第２のサイドウォール９を形成し、第１のゲート電極８及び第１のサイドウォール９をマスクの一部としてイオン注入して高濃度拡散領域１０４ｂ及び１０５ｂを形成し、第２のゲート電極２８及び第２のサイドウォール２９をマスクの一部として、イオン注入して第２のソース／ドレイン２４及び２５を形成し、８５０度、２０分程度の熱処理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イオンを活性化するとともに、第２のソース／ドレイン２４及び２５を形成しているフッ化ホウ素イオンを活性化することにより、低濃度拡散領域４ａ及び５ａと高濃度拡散領域４ｂ及び５ｂとからなる一対の第１のソース／ドレイン領域４及び５を形成するとともに第２のソース／ドレイン２４及び２５を形成する。

この時の熱処理によって、第１のサイドウォール９及び第２のサイドウォール２９内の窒素は拡散し、第１のサイドウォール９と半導体基板１の一主面との界面、及び第２のサイドウォール２９と半導体基板１の一主面との界面に窒素が偏析し、図２に示したようにこれらの界面にピークを有した窒素の濃度分布になるものである。その後、図６４及び図６５に示すように、一対の第１のソース／ドレイン領域４及び５、第１のゲート電極８、一対の第２のソース／ドレイン領域２４及び２５及び第２のゲート電極２８の表面に形成されたコバルトシリサイドまたはチタンシリサイドの高融点金属シリサイド層３１ないし３６を形成する。

その後、半導体基板１の一主面上全面に、層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタクトホール１０ａないし１０ｄを形成し、コンタクトホール１０ａを介して第１のソース／ドレイン領域４に電気的に接続され、層間絶縁層１０上に形成された配線層１１と、層間絶縁層１０のコンタクトホール１０ｂを介して第１のソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１２と、層間絶縁膜１０のコンタクトホール１０ｃを介して第２のソース／ドレイン領域２４に電気的に接続され、層間絶縁層１０上に形成された配線層１５と、層間絶縁層１０のコンタクトホール１０ｄを介して第２のソース／ドレイン領域５に電気的に接続され、層間絶縁層１０上に形成された配線層１６を形成し、図６２に示した半導体装置を得ているものである。

このように構成された実施例１２のものにあっても、実施例１１と同様の効果を奏する他、窒素が注入された第１のサイドウォール９を得るために、酸化膜層１０９に回転斜めイオン注入によって行っているので、第１のゲート絶縁膜７の端部に近い酸化膜層１０９内に注入される窒素の濃度も高くなり、第１のサイドウォール９と半導体基板１の一主面との界面における窒素の濃度のピークも実施例１１に示したものと比べて高くなるため、さらなるホットキャリア耐性が向上するものである。

しかも、第１のゲート絶縁膜７の端部に近い酸化膜層１０９内に注入される窒素の濃度及び第２のゲート絶縁膜２７の端部に近い酸化膜層１０９内に注入される窒素の濃度も高くなり、第１のサイドウォール９と半導体基板１の一主面との界面及び第２のサイドウォール２９と半導体基板１の一主面との界面における窒素の濃度のピークも実施例１１に示したものと比べて高くなるため、高融点金属シリサイド層形成の際に、第１及び第２のソース／ドレイン領域４及び５、２４及び２５から第１及び第２のサイドウォール９及び２９表面上への横方向の高融点金属シリサイド層の成長をさらに抑制できるものである。

その他の実施例上記実施例１ないし１２に示したものにおいては、Ｎチャネル型ＭＯＳトランジスタを構成する一対のソース／ドレイン領域４及び５を、ヒ素をイオン注入することによって形成したもの示したが、ヒ素の変わりにリン（Ｐ）をイオン注入することによって形成しても良く、また、低濃度拡散領域１０４ａ及び１０５ａをヒ素、高濃度拡散領域１０４ｂ及び１０５ｂをリンをイオン注入することによって形成しても良いものである。また、これらのイオン注入として、垂直にイオン注入するかわりに、回転斜めイオン注入を用いて行っても良いものである。

また、実施例９ないし１２に示したものにおいては、Ｐチャネル型ＭＯＳトランジスタを構成する一対の第２のソース／ドレイン領域２４及び２５を、フッ化ホウ素イオンをイオン注入することによって形成したものを示したが、フッ化ホウ素イオンの変わりにボロン（Ｂ）イオンを注入するものでも良く、また、一対の第２のソース／ドレイン領域２４及び２５の形成を第２のサイドウォール２９形成後に行ったが、第２のサイドウォール２９形成前に行っても良いものである。

さらに、実施例１１及び１２に示したものにおいては、酸化膜層１０９に窒素をイオン注入し、その後熱処理することによって所望の窒素の濃度分布を有する第１及び第２のサイドウォール９及び２９を形成したものとしたが、実施例３に示したもののように、酸化膜層１０９上にポリシリコン層１４を形成し、このポリシリコン層１４に窒素をイオン注入し、その後熱処理することによって所望の窒素の濃度分布を有する第１及び第２のサイドウォール９及び２９を形成したものであっても良い。この場合、第１及び第２のサイドウォール９及び２９の表面に窒素の濃度分布のピークが有することになるので、高融点金属シリサイド層形成の際に、第１及び第２のサイドウォール９及び２９表面上への横方向の高融点金属シリサイド層の成長をさらに抑制できるものである。

またさらに、実施例１１及び１２に示したものにおいて、第１及び第２のサイドウォール９及び２９に窒素を導入したものに、さらに、ヒ素イオンやボロンイオンやリンイオンをさらに注入したものであっても良いものである。この場合、第１及び第２のサイドウォール９及び２９を形成するための酸化膜層１０９に窒素をイオン注入する前もしくは後にヒ素イオンやボロンイオンやリンイオンをイオン注入すれば良いものである。このように、窒素の他にヒ素やボロンやリンが注入されていると、高融点金属シリサイド層形成の際に、第１及び第２のサイドウォール９及び２９表面上への横方向の高融点金属シリサイド層の成長をさらに抑制できるものである。

（効果）
この発明の第１の発明は、ゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接して形成されるサイドウォールを有したものにおいて、サイドウォールを、半導体基板の一主面に垂直な方向の断面における濃度分布が半導体基板の一主面との界面にピークを有するように窒素が導入された酸化膜からなるものとしたので、サイドウォールに導入された、半導体基板との界面にピークを有する窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめ、ホットキャリア耐性が向上、つまり、ホットキャリアがゲート絶縁膜中に捕獲されることにより、ＭＯＳトランジスタのしきい値電圧の変化やドレイン電流の低下などのトランジスタ特性の経時劣化、いわゆるホットキャリア劣化が抑制できるという効果を有するものである。

この発明の第２の発明は、ゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接して形成されるサイドウォールを有したものにおいて、サイドウォールを、ゲート電極の側面及びゲート絶縁膜の側面に接する垂直部と半導体基板の一主面に接する底部とを有する縦断面が略Ｌ字状をなした酸化膜と、この酸化膜の垂直部と底部とに接して形成されるともに、窒素が導入されたポリシリコンとを有したものとしたので、サイドウォールを構成するポリシリコンに導入された、半導体基板との界面にピークを有する窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめ、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できるという効果を有するものである。

この発明の第３の発明は、ゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接して形成されるサイドウォールを有したものにおいて、ゲート電極を窒素が導入されたものとするとともに、サイドウォールを窒素が導入された酸化膜を有するものとしたので、ゲート電極に導入された窒素が、ゲート電極に低抵抗化のために導入された不純物の拡散を抑制し、サイドウォールに導入された窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめ、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できるという効果を有するものである。

この発明の第４の発明は、サイドウォールを備えたＮチャネル型ＭＯＳトランジスタとサイドウォールを備えたＰチャネル型ＭＯＳトランジスタとを備えたものにおいて、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタのサイドウォールそれぞれを、窒素が導入された酸化膜からなるものとしたので、Ｎチャネル型ＭＯＳトランジスタのサイドウォールに導入された窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめ、Ｎチャネル型ＭＯＳトランジスタにおけるホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できるという効果を有するものである。

この発明の第５の発明は、サイドウォールを備えたＮチャネル型ＭＯＳトランジスタとサイドウォールを備えたＰチャネル型ＭＯＳトランジスタとを備えたものにおいて、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタのサイドウォールそれぞれを、窒素が導入された酸化膜からなるものとし、Ｎチャネル型ＭＯＳトランジスタのゲート電極上及び一対のソース／ドレイン領域上に金属シリサイド層が形成されているとともに、Ｐチャネル型ＭＯＳトランジスタのゲート電極上及び一対のソース／ドレイン領域上に金属シリサイド層が形成されているものとしたので、Ｎチャネル型ＭＯＳトランジスタのサイドウォールに導入された窒素が、微細化されてもサイドウォールと半導体基板との界面での界面準位を抑制し、発生されるホットキャリアが界面準位に捕獲される確率を減少せしめ、Ｎチャネル型ＭＯＳトランジスタにおけるホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制でき、しかも、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタのサイドウォールそれぞれに導入された窒素が、低抵抗化のための金属シリサイド層のサイドウォールへの横方向への成長を抑制し、ゲート電極とソース／ドレイン領域との電気的短絡を防止せしめるという効果を有するものである。

この発明の第６の発明は、ゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接したサイドウォールを形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＭＯＳトランジスタを得ることができるという効果を有するものである。

この発明の第７の発明は、ゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上にポリシリコン層を形成する工程と、ポリシリコン層の表面上から窒素イオンをポリシリコン層に注入する工程と、ポリシリコン層に注入された窒素を酸化膜層に拡散する工程と、ポリシリコン層を除去し、窒素が注入された酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接したサイドウォールを形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＭＯＳトランジスタを得ることができるという効果を有するものである。

この発明の第８の発明は、ゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上にポリシリコン層を形成する工程と、ポリシリコン層の表面上から窒素イオンをポリシリコン層に注入する工程と、窒素が注入されたポリシリコン層をエッチングするとともに、酸化膜層をエッチングし、ゲート電極の側面及びゲート絶縁膜の側面に接する垂直部と半導体基板の一主面に接する底部とを有する縦断面が略Ｌ字状をなした酸化膜と、この酸化膜の垂直部と底部とに接して形成されるともに、窒素が導入されたポリシリコンとを有したサイドウォールを形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＭＯＳトランジスタを得ることができるという効果を有するものである。

この発明の第９の発明は、ゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを、酸化膜層の少なくともゲート電極の側面及びゲート酸化膜の側面に接する内部領域と、ゲート電極及び半導体基板の露出面が位置する半導体基板の一主面に注入する工程と、酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と半導体基板の一主面に接した窒素が導入された酸化膜を有するサイドウォールを形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できるとともに、ゲート電極にも窒素が導入でき、ゲート電極に低抵抗化のために導入された不純物の拡散を抑制できるとともにホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＭＯＳトランジスタを得ることができるという効果を有するものである。

この発明の第１０の発明は、ゲート電極をマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の低濃度拡散領域を形成する工程と、ゲート電極の表面上及び一対のソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と一対のソース／ドレイン領域の低濃度拡散領域に接したサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の高濃度拡散領域を形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＭＯＳトランジスタを得ることができるという効果を有するものである。

この発明の第１１の発明は、ゲート電極をマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の低濃度拡散領域を形成する工程と、ゲート電極の表面上及び一対のソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上にポリシリコン層を形成する工程と、ポリシリコン層の表面上から窒素イオンをポリシリコン層に注入する工程と、ポリシリコン層に注入された窒素を酸化膜層に拡散する工程と、ポリシリコン層を除去し、窒素が注入された酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と一対のソース／ドレイン領域の低濃度拡散領域に接したサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して上記一対のソース／ドレイン領域の高濃度拡散領域を形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＭＯＳトランジスタを得ることができるという効果を有するものである。

この発明の第１２の発明は、ゲート電極をマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の低濃度拡散領域を形成する工程と、ゲート電極の表面上及び一対のソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上にポリシリコン層を形成する工程と、ポリシリコン層の表面上から窒素イオンをポリシリコン層に注入する工程と、窒素が注入されたポリシリコン層をエッチングするとともに、酸化膜層をエッチングし、ゲート電極の側面及びゲート絶縁膜の側面に接する垂直部と一対のソース／ドレイン領域の低濃度拡散領域に接する底部とを有する縦断面が略Ｌ字状をなした酸化膜と、この酸化膜の垂直部と底部とに接して形成されるともに、窒素が導入されたポリシリコンとを有したサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の高濃度拡散領域を形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＭＯＳトランジスタを得ることができるという効果を有するものである。

この発明の第１３の発明は、ゲート電極をマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の低濃度拡散領域を形成する工程と、ゲート電極の表面上及び一対のソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを、酸化膜層の少なくともゲート電極の側面及びゲート酸化膜の側面に接する内部領域と、ゲート電極と、一対のソース／ドレイン領域の低濃度拡散領域に注入する工程と、酸化膜層をエッチングしてゲート電極の側面とゲート絶縁膜の側面と一対のソース／ドレイン領域の低濃度拡散領域に接した窒素が導入された酸化膜を有するサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクの一部として、半導体基板の一主面に、Ｎ型導電型の不純物を注入して一対のソース／ドレイン領域の高濃度拡散領域を形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入できるとともに、ゲート電極にも窒素が導入でき、ゲート電極に低抵抗化のために導入された不純物の拡散を抑制できるとともにホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＭＯＳトランジスタを得ることができるという効果を有するものである。

この発明の第１４の発明は、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層の表面を覆い、Ｎチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層の表面上から窒素イオンを、酸化膜層に注入する工程と、窒素が注入されたＮチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層をエッチングして第１のゲート電極の側面と第１のゲート絶縁膜の側面と半導体基板の一主面に接したＮチャネル型ＭＯＳトランジスタのサイドウォールを形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＮチャネル型ＭＯＳトランジスタを有した半導体装置を得ることができるという効果を有するものである。

この発明の第１５の発明は、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングして、第１のゲート電極の側面と第１のゲート絶縁膜の側面と半導体基板の一主面に接したＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、第２のゲート電極の側面と第２のゲート絶縁膜の側面と半導体基板の一主面に接したＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成する工程とを設けたので、サイドウォールと半導体基板との界面にピークを有する窒素を容易にサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＮチャネル型ＭＯＳトランジスタを有した半導体装置を得ることができるという効果を有するものである。

この発明の第１６の発明は、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極をマスクの一部として、Ｎ型導電型の不純物を注入してＮチャネル型ＭＯＳトランジスタの一対の第１のソース／ドレイン領域の低濃度拡散領域を形成する工程と、第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層の表面を覆い、Ｎチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入されたＮチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層をエッチングして第１のゲート電極の側面と第１のゲート絶縁膜の側面と一対の第１のソース／ドレイン領域の低濃度拡散領域に接したＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、Ｐチャネル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層をエッチングして第２のゲート電極の側面と第２のゲート絶縁膜の側面と半導体基板の露出面に接したＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、第１のゲート電極及び第１のサイドウォールをマスクの一部として、Ｎ型導電型の不純物を注入して一対の第１のソース／ドレイン領域の高濃度拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトランジスタ形成領域を覆い、第２のゲート電極及び第２のサイドウォールをマスクの一部として、半導体基板の一主面に、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯＳトランジスタの一対の第２のソース／ドレイン領域を形成する工程とを設けたので、第１のサイドウォールと半導体基板との界面にピークを有する窒素を容易に第１のサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＮチャネル型ＭＯＳトランジスタを有した半導体装置を得ることができるという効果を有するものである。

この発明の第１７の発明は、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極をマスクの一部としてＮ型導電型の不純物を注入してＮチャネル型ＭＯＳトランジスタの一対の第１のソース／ドレイン領域の低濃度拡散領域を形成する工程と、第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングして、第１のゲート電極の側面と第１のゲート絶縁膜の側面と一対の第１のソース／ドレイン領域の低濃度拡散領域に接したＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、第２のゲート電極の側面と第２のゲート絶縁膜の側面と半導体基板の一主面に接したＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、第１のゲート電極及び第１のサイドウォールをマスクの一部として、Ｎ型導電型の不純物を注入して一対の第１のソース／ドレイン領域の高濃度拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトランジスタ形成領域を覆い、第２のゲート電極及び第２のサイドウォールをマスクの一部として、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯＳトランジスタの一対の第２のソース／ドレイン領域を形成する工程とを設けたので、第１のサイドウォールと半導体基板との界面にピークを有する窒素を容易に第１のサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＮチャネル型ＭＯＳトランジスタを有した半導体装置を得ることができるという効果を有するものである。

この発明の第１８の発明は、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１のゲート電極をマスクの一部としてＮ型導電型の不純物を注入してＮチャネル型ＭＯＳトランジスタの一対の第１のソース／ドレイン領域の低濃度拡散領域を形成する工程と、第１のゲート電極及びＰチャネル型ＭＯＳトランジスタの第２のゲート電極の表面上及び半導体基板の露出面上にＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層の表面上から窒素イオンを酸化膜層に注入する工程と、窒素が注入された酸化膜層をエッチングして、第１のゲート電極の側面と第１のゲート絶縁膜の側面と一対の第１のソース／ドレイン領域の低濃度拡散領域に接したＮチャネル型ＭＯＳトランジスタの第１のサイドウォールを形成するとともに、第２のゲート電極の側面と第２のゲート絶縁膜の側面と半導体基板の一主面に接したＰチャネル型ＭＯＳトランジスタの第２のサイドウォールを形成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領域を覆い、第１のゲート電極及び第１のサイドウォールをマスクの一部として、Ｎ型導電型の不純物を注入して一対の第１のソース／ドレイン領域の高濃度拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトランジスタ形成領域を覆い、第２のゲート電極及び第２のサイドウォールをマスクの一部として、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯＳトランジスタの一対の第２のソース／ドレイン領域を形成する工程と、第１のゲート電極の表面、第２のゲート電極の表面、第１のソース／ドレイン領域の表面、及び第２のソース／ドレイン領域の表面に金属シリサイド層を形成する工程とを設けたので、第１のサイドウォールと半導体基板との界面にピークを有する窒素を容易に第１のサイドウォールに導入でき、ホットキャリア耐性が向上、つまり、ホットキャリア劣化が抑制できたＮチャネル型ＭＯＳトランジスタを有し、かつ、低抵抗化のための金属シリサイド層のサイドウォールへの横方向への成長を抑制し、ゲート電極とソース／ドレイン領域との電気的短絡を防止できたＮチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタを有した半導体装置を得ることができるという効果を有するものである。

この発明の実施例１を示す要部断面図。図１のＩ−Ｉ断面における窒素の濃度分布を示す図。この発明の実施例１を工程順に示す要部断面図。この発明の実施例１を工程順に示す要部断面図。この発明の実施例１を工程順に示す要部断面図。この発明の実施例１を工程順に示す要部断面図。この発明の実施例１を工程順に示す要部断面図。図７のＩ−Ｉ断面における窒素の濃度分布を示す図。図７のII−II断面における窒素の濃度分布を示す図。図７のIII −III 断面における窒素の濃度分布を示す図。この発明の実施例１を工程順に示す要部断面図。この発明の実施例１を工程順に示す要部断面図。この発明の実施例２を工程順に示す要部断面図。図１３のＩ−Ｉ断面における窒素の濃度分布を示す図。この発明の実施例３を示す要部断面図。図１５のＩ−Ｉ断面における窒素の濃度分布を示す図。図１５のIV−IV断面における窒素の濃度分布を示す図。この発明の実施例３を工程順に示す要部断面図。この発明の実施例３を工程順に示す要部断面図。図１９のＶ−Ｖ断面における窒素の濃度分布を示す図。図１９のII−II断面及びIII−III断面における窒素の濃度分布を示す図。この発明の実施例３を工程順に示す要部断面図。図２２のＩ−Ｉ断面における窒素の濃度分布を示す図。図２２のII−II断面における窒素の濃度分布を示す図。図２２のIII−III断面における窒素の濃度分布を示す図。この発明の実施例３を工程順に示す要部断面図。この発明の実施例３を工程順に示す要部断面図。この発明の実施例４を工程順に示す要部断面図。図２８のＩ−Ｉ断面における窒素の濃度分布を示す図。この発明の実施例５を示す要部断面図。図３０のＩ−Ｉ断面における窒素の濃度分布を示す図。この発明の実施例５を工程順に示す要部断面図。この発明の実施例５を工程順に示す要部断面図。図３３のＩ−Ｉ断面における窒素の濃度分布を示す図。図３３のII−II断面における窒素の濃度分布を示す図。図３３のIII−III断面における窒素の濃度分布を示す図。この発明の実施例５を工程順に示す要部断面図。この発明の実施例５を工程順に示す要部断面図。この発明の実施例５を工程順に示す要部断面図。この発明の実施例６を工程順に示す要部断面図。図４０のＩ−Ｉ断面における窒素の濃度分布を示す図。この発明の実施例７を示す要部断面図。図４２のＩ−Ｉ断面における窒素の濃度分布を示す図。図４２のII−II断面における窒素の濃度分布を示す図。図４２のIII−III断面における窒素の濃度分布を示す図。この発明の実施例７を工程順に示す要部断面図。図４６のＩ−Ｉ断面における窒素の濃度分布を示す図。図４６のII−II断面における窒素の濃度分布を示す図。図４６のIII−III断面における窒素の濃度分布を示す図。この発明の実施例８を工程順に示す要部断面図。図５０のＩ−Ｉ断面における窒素の濃度分布を示す図。この発明の実施例９を示す要部断面図。この発明の実施例９を工程順に示す要部断面図。この発明の実施例９を工程順に示す要部断面図。この発明の実施例９を工程順に示す要部断面図。この発明の実施例９を工程順に示す要部断面図。この発明の実施例９を工程順に示す要部断面図。この発明の実施例９を工程順に示す要部断面図。この発明の実施例９を工程順に示す要部断面図。この発明の実施例９を工程順に示す要部断面図。この発明の実施例１０を工程順に示す要部断面図。この発明の実施例１０を示す要部断面図。この発明の実施例１０を工程順に示す要部断面図。この発明の実施例１０を工程順に示す要部断面図。この発明の実施例１０を工程順に示す要部断面図。この発明の実施例１１を工程順に示す要部断面図。従来のＮチャネル型ＭＯＳトランジスタを示す要部断面図。従来の他のＮチャネル型ＭＯＳトランジスタを示す要部断面図。

符号の説明

１半導体基板、４及び５ソース／ドレイン領域、６チャネル領域、７ゲート絶縁膜、８ゲート電極、９サイドウォール、９ａ酸化膜、９ｂポリシリコン、１４ポリシリコン層、２４及び２５ソース／ドレイン領域、２６チャネル領域、２７ゲート絶縁膜、２８ゲート電極、２９サイドウォール、３１〜３６高融点金属シリサイド層、１０９酸化膜層、１０９ａ酸化膜層、１０９ｂポリシリコン層。

Claims

半導体基板の一主面にチャネル領域を挟んで形成され、第１導電型の不純物の他に窒素が導入された一対のソース／ドレイン領域、これら一対のソース／ドレイン領域の間に位置する上記半導体基板の一主面上にゲート絶縁膜を介して形成され、窒素が導入されたゲート電極、上記ゲート電極の側面と上記ゲート絶縁膜の側面と上記半導体基板の一主面に接して形成されるとともに、窒素が導入された酸化膜を有するサイドウォールを備えたＭＯＳトランジスタ。
サイドウォールに導入された、半導体基板の一主面に垂直な方向の断面における窒素の濃度分布は、半導体基板の一主面との界面にピークを有していることを特徴とする請求項１記載のＭＯＳトランジスタ。
一対のソース／ドレイン領域それぞれは、チャネル領域に端部が接した低濃度拡散領域と、チャネル領域に対して外側に位置し、低濃度拡散領域と一体的に構成される高濃度拡散領域とからなることを特徴とする請求項１または２に記載のＭＯＳトランジスタ。