JP2004288042A - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP2004288042A JP2004288042A JP2003081359A JP2003081359A JP2004288042A JP 2004288042 A JP2004288042 A JP 2004288042A JP 2003081359 A JP2003081359 A JP 2003081359A JP 2003081359 A JP2003081359 A JP 2003081359A JP 2004288042 A JP2004288042 A JP 2004288042A
- Authority
- JP
- Japan
- Prior art keywords
- saving mode
- power saving
- data
- processing
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【課題】付加的な回路を設けなくても、従来のハードウェア構成で割込処理を円滑に行うことができ、処理速度の低下も最小限とすることができる情報処理装置及び情報処理方法を提供する。
【解決手段】割込処理に必要な割込処理データのうち、ＤＲＡＭ１６を省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを予めブートＲＯＭ２２に記憶しておく。ＣＰＵ１２及びＤＲＡＭ１６の省電力モード中に割込要求が発生した場合には、ブートＲＯＭ２２からデータを取得して、ＤＲＡＭ１６を非省電力モードに切替える。ＤＲＡＭ１６が非省電力モードに切り替わった後は、ＤＲＡＭ１６から割込処理データを取得して割込処理を継続する。
【選択図】 図３
【解決手段】割込処理に必要な割込処理データのうち、ＤＲＡＭ１６を省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを予めブートＲＯＭ２２に記憶しておく。ＣＰＵ１２及びＤＲＡＭ１６の省電力モード中に割込要求が発生した場合には、ブートＲＯＭ２２からデータを取得して、ＤＲＡＭ１６を非省電力モードに切替える。ＤＲＡＭ１６が非省電力モードに切り替わった後は、ＤＲＡＭ１６から割込処理データを取得して割込処理を継続する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置及び情報処理方法に関し、特に、割込処理に必要なデータが記憶された記憶手段が省電力モードにあるときに割込要求が発生した場合でも、記憶手段を円滑に非省電力モードに復帰させて割込処理を行うことができる情報処理装置及び情報処理方法に関するものである。
【０００２】
【従来の技術】
現在、省電力機能を有する情報処理装置が広く普及している。この省電力機能は、ＣＰＵだけでなく、情報処理装置の各構成要素それぞれにも搭載され、各々省電力モード及び非省電力モードに切替えることができるようになっている。
【０００３】
情報処理装置のメインメモリとして広く用いられているＤＲＡＭについても、省電力機能を有するものが普及してきている。例えば、ＤＲＡＭチップ単体で自動的にリフレッシュを行う機能（セルフリフレッシュ機能）を備えた製品がある。このＤＲＡＭでは、省電力モード（セルフリフレッシュモード）中は、ＤＲＡＭチップ中のセルフリフレッシュ機能を実行する回路以外の部分はスリープするため消費電力を抑えることができる。また、ＤＲＡＭにリフレッシュサイクルを与えるメモリコントローラが省電力モードにあった場合であっても、セルフリフレッシュ機能によってＤＲＡＭ自身が自動的にリフレッシュを行うことができるため、記憶されたデータは消失しない。なお、ＤＲＡＭがセルフリフレッシュモードにある場合には、データのリード／ライトを行うことはできない。
【０００４】
ＤＲＡＭの通常動作モード（非省電力モード）からセルフリフレッシュモードへの移行、或いはセルフリフレッシュモードから通常動作モードへの復帰は、通常、ＣＰＵの命令によって行われる。
【０００５】
ＤＲＡＭをＣＰＵのセルフリフレッシュ移行命令によってセルフリフレッシュモードに移行させてからＣＰＵが省電力モードに入っている期間中に、割込要求が発生する場合がある。この場合には、ＣＰＵは発生した割込要求によって省電力モードから非省電力モードに復帰し、割込処理を行う。
【０００６】
しかしながら、割込処理に必要なデータがＤＲＡＭに格納されている場合には、ＣＰＵがＤＲＡＭにアクセスするのに先立って、ＤＲＡＭをセルフリフレッシュモードから通常動作モードに復帰させる必要がある。
【０００７】
このため、従来は、専用のＳＲＡＭ、または電源投入後に実行されるブートコードを記憶するためのブートＲＯＭに、割込処理に必要なデータ全てを記憶させておき、省電力モード中に割込要求が発生した場合には専用のＳＲＡＭまたはブートＲＯＭから割込処理に必要なデータを取得するようにしていた。しかしながら、ＳＲＡＭを用いる場合には、ＳＲＡＭ自体が高価であるため、これを搭載することにより装置のコストが上昇する、という問題点があり、ブートＲＯＭを用いる場合には、ブートＲＯＭ自体は従来の情報処理装置に一般的に搭載されているハードウェアであるためコストはかからないが、ＲＡＭと比較してアクセススピードが遅いため、省電力モード時の割込処理のみならず非省電力モード時の割込処理までもが遅くなる、という問題点がある。
【０００８】
このような問題点を解決するための装置として、外部割込み信号によってＳＤＲＡＭを通常動作モードに復帰させるためのＷＡＩＴＩ命令フェッチ検出回路を設けた情報処理装置が知られている（例えば、特許文献１を参照。）。
【０００９】
【特許文献１】
特開２００２−１４０１３８号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、このようなＷＡＩＴＩ命令フェッチ検出回路は、一般的な情報処理装置には設けられていないため、ＷＡＩＴＩ命令フェッチ検出回路が設けられていない情報処理装置ではＤＲＡＭを通常動作モードに復帰させることができない、という問題点がある。
【００１１】
本発明は、上述した問題を解決するためになされたものであり、付加的な回路を設けなくても、従来のハードウェア構成で割込処理を円滑に行うことができ、処理速度の低下も最小限に抑えることができる情報処理装置及び情報処理方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の情報処理装置は、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する第１記憶手段と、割込処理に必要な割込処理データ、または前記割込処理データから前記初期データを除いた処理データを記憶すると共に、省電力モードと非省電力モードの切替えが可能な第２記憶手段と、前記第２記憶手段が省電力モードにあるときに割込要求が発生した場合には、前記第１記憶手段から前記初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行い、前記第２記憶手段が非省電力モードに切替わった後は、前記第２記憶手段に記憶された割込処理データ、または前記初期データを除いた処理データを取得して割込処理を継続して行う割込処理手段と、を含んで構成されている。
【００１３】
本発明の情報処理装置では、第１記憶手段は、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する。第２記憶手段は、割込処理に必要な割込処理データ、または割込処理データから初期データを除いた処理データを記憶すると共に、省電力モードと非省電力モードの切替えを可能とする。割込処理手段は、第２記憶手段が省電力モードにあるときに割込要求が発生した場合には、第１記憶手段から初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行い、第２記憶手段が非省電力モードに切替わった後は、第２記憶手段に記憶された割込処理データ、または初期データを除いた処理データを取得して割込処理を行う。
【００１４】
本発明の情報処理方法は、割込処理を行うためのデータの取得先が、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する第１記憶手段であることを、割込処理に必要な割込処理データ、または前記割込処理データから前記初期データを除いた処理データを記憶した第２記憶手段を省電力モードに切替える前に設定する設定工程と、前記第２記憶手段が省電力モードにあるときに割込要求が発生した場合に、前記設定に基づいて前記第１記憶手段から前記初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行う第１割込処理工程と、前記第１割込処理工程の後に、前記第２記憶手段に記憶された割込処理データ、または前記初期データを除いた処理データを取得して割込処理を行うと共に、前記割込処理を行うためのデータの取得先を前記第１記憶手段から前記第２記憶手段に切替える処理を継続して行う第２割込処理工程と、を含んで構成されている。
【００１５】
本発明の情報処理方法では、設定工程で、割込処理を行うためのデータの取得先が、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する第１記憶手段であることを、割込処理に必要な割込処理データ、または前記割込処理データから前記初期データを除いた処理データを記憶した第２記憶手段を省電力モードに切替える前に設定する。第１割込処理工程では、第２記憶手段が省電力モードにあるときに割込要求が発生した場合に、設定に基づいて第１記憶手段から初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行う。第２割込処理工程では、第１割込処理工程の後に、第２記憶手段に記憶された割込処理データ、または初期データを除いた処理データを取得して割込処理を継続して行うと共に、割込処理を行うためのデータの取得先を第１記憶手段から第２記憶手段に切替える処理を行う。
【００１６】
本発明の情報処理装置及び情報処理方法によれば、第２記憶手段が省電力モードにある場合であっても、第１記憶手段に記憶されたデータを取得して第２記憶手段を非省電力モードに切替えるため、情報処理装置にＷＡＩＴＩ命令フェッチ検出回路に類する付加的な回路を設けなくても、第２記憶手段を非省電力モードに切替えることができる。更に、切替え後は第２記憶手段のデータを取得して割込処理を行うため、割込処理を円滑に継続して行うことができる。
【００１７】
前記初期データとしては、省電力モードから非省電力モードに切替える処理に必要なデータ、または、省電力モードから非省電力モードに切替える処理に必要なデータ及び割込処理において前記第２記憶手段が省電力モードから非省電力モードに切替わるまでの間に実行可能な処理に必要なデータを用いることができる。
【００１８】
これにより、第２記憶手段が省電力モードから非省電力モードに切替わるまでの間、第１記憶手段のデータを取得して割込処理を行うことができ、第２記憶手段が省電力モードから非省電力モードに切替わるまでの時間を有効に利用することができる。
【００１９】
前記第１記憶手段としては、ブートコードを記憶するためのブートＲＯＭ等の不揮発性メモリまたは電源でバックアップされたバックアップメモリを用いることができる。
【００２０】
ブートＲＯＭは、従来の情報処理装置に一般的に搭載されている常時アクセス可能な記憶装置であるため、第１記憶手段としてブートＲＯＭを用いることによって新たな記憶手段を付加せずに済む。また、ブートＲＯＭに初期データを記憶し、ブートＲＯＭに比べてアクセススピードの速いＤＲＡＭに割込処理データ、または割込処理データから初期データを除いた処理データを記憶して、割込処理を行うことにより、ブートＲＯＭに割込処理データを全て記憶して割込処理を行う場合に比べて、割込処理実行時の速度低下を最小限に抑えることができる。
【００２１】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００２２】
図１は、本発明の実施の形態に係る情報処理装置１０の構成を示すブロック図である。
【００２３】
図示されるように、情報処理装置１０には、ＣＰＵ１２と、ＤＲＡＭコントローラ１４と、ＤＲＡＭ１６と、割込みコントローラ１８と、ブートＲＯＭ２２と、入出力インタフェース（Ｉ／Ｏ）２４とが設けられ、各々バス２０を介して接続されている。
【００２４】
ＣＰＵ１２は、省電力モードと非省電力モードの切替えが可能であり、省電力モード中に割込みコントローラ１８から割込み信号が入力されると非省電力モードに復帰することができる。また、ＤＲＡＭ１６及びブートＲＯＭ２２に記憶されたデータ（このデータにはプログラムコードも含まれる）を取得して、省電力モード移行時の処理や割込処理等を実行する。
【００２５】
ＤＲＡＭ１６は、メインメモリとして使用される。ＤＲＡＭ１６には、割込処理に必要なデータ（以下、割込みデータと呼称する）や、情報処理装置１０の各構成要素を省電力モードに移行させるために必要なデータを含め、ＣＰＵ１２が行う様々な処理に必要なデータが記憶されている。また、ＤＲＡＭ１６は、ＣＰＵ１２の制御によりセルフリフレッシュモード（省電力モード）と通常動作モード（非省電力モード）の切替えが可能である。
【００２６】
ＤＲＡＭコントローラ１４は、ＤＲＡＭ１６を制御してＣＰＵ１２やＩ／Ｏ２４とのデータ転送を制御すると共に、ＣＰＵ１２の命令に応じてＤＲＡＭ１６を省電力モードから非省電力モードに、或いは、非省電力モードから省電力モードに切替えるコマンドを発行する。なお、ＤＲＡＭ１６が非省電力モードにある場合には、ＤＲＡＭコントローラ１４がＤＲＡＭ１６に対して定期的にリフレッシュを実行させる。
【００２７】
割込みコントローラ１８は、割込要求が発生した場合に、ＣＰＵ１２に対して割込み信号を出力する。
【００２８】
ブートＲＯＭ２２は、電源投入後に実行されるブートコードを記憶すると共に、割込みデータのうち、割込処理の初期に必要なデータ（以下、初期データと呼称する）として、ＤＲＡＭ１６を省電力モードから非省電力モードに切替える処理に必要なデータを記憶する。
【００２９】
Ｉ／Ｏ２４は、各種入出力デバイスと接続され、データ転送を制御する。
【００３０】
以下、本実施の形態に係る情報処理装置１０の動作の詳細を説明する。
【００３１】
ＣＰＵ１２及びＤＲＡＭ１６が非省電力モードにあるときには、ＣＰＵ１２は、割込処理を含め、様々な処理に必要なデータをＤＲＡＭ１６から取得して動作する。なお、このとき、ＤＲＡＭ１６ではＤＲＡＭコントローラ１４によって定期的にリフレッシュが実行される。
【００３２】
次に図２のフローチャートを用いて、ＣＰＵ１２及びＤＲＡＭ１６を省電力モードに移行する際に行われるＣＰＵ１２の処理について説明する。なお、本フローチャートにおける処理は、ＤＲＡＭ１６に記憶されたデータが取得されて実行される。
【００３３】
ステップ１００で、割込みデータの取得先（以下、割込みデータアドレスと呼称する）が、ブートＲＯＭ２２となるように設定する処理を行う。具体的には、割込みデータアドレスが、ブートＲＯＭ２２の初期データが記憶された領域のアドレスとなるように、ＣＰＵ１２の割込みデータアドレス指定用のレジスタ（図示省略）の値を変更することにより設定する。
【００３４】
ステップ１０２で、ＤＲＡＭコントローラ１４に対してＤＲＡＭ１６をセルフリフレッシュモードに設定するための命令（セルフリフレッシュ移行命令）を発行する。この命令を受けたＤＲＡＭコントローラ１４は、ＤＲＡＭ１６に対してセルフリフレッシュモードに移行させるためのコマンドを発行する。なお、ここでは、セルフリフレッシュ移行命令発行後にＣＰＵ１２自身が省電力モードに移行するためのデータをＤＲＡＭ１６から取得できるように、ＤＲＡＭコントローラ１４側でコマンドの発行が遅延される。コマンドが発行されるとＤＲＡＭ１６は省電力モードに移行する。
【００３５】
ステップ１０４で、ＣＰＵ１２自身が省電力モードに移行する。
【００３６】
次に、図３のフローチャートを用いて、省電力モード中に割込要求が発生した場合に行われるＣＰＵ１２の処理について説明する。
【００３７】
割込要求の発生、例えば、ネットワークに接続された外部装置（図示省略）からのジョブの要求、情報処理装置１０内部のタイマ（図示省略）からの信号、或いは情報処理装置１０のＩ／Ｏ２４に接続された入力デバイス（図示省略）の操作（例えば、キー入力やスイッチの押下など）により、トリガが割込みコントローラ１８に入力されると、ＣＰＵ１２に割込みコントローラ１８から割込み信号が入力される。
【００３８】
ステップ２００で、割込み信号の入力によりＣＰＵ１２が省電力モードから非省電力モードに復帰する。
【００３９】
ステップ２０２で、割込みデータアドレスの設定に基づいて、ブートＲＯＭ２２から、割込みデータ（初期データ）を取得する。
【００４０】
ステップ２０４で、取得した初期データを用いてＤＲＡＭ１６をセルフリフレッシュモードから通常動作モードに切替える処理を行う。具体的には、セルフリフレッシュモード解除命令をＤＲＡＭコントローラ１４に発行する。これによりＤＲＡＭコントローラ１４からコマンドが発行され、ＤＲＡＭ１６が通常動作モードに切替えられる。
【００４１】
ステップ２０６で、ＤＲＡＭ１６から割込みデータを取得して割込処理を継続して行うと共に、割込みデータアドレスの設定をブートＲＯＭ２２からＤＲＡＭ１６に切替える。この切替えは、前述のステップ１００の処理と同様に、割込みデータアドレスがＤＲＡＭ１６の割込みデータが記憶された領域のアドレスとなるように前述の割込みデータアドレス指定用のレジスタの値を変更することにより行われる。
【００４２】
以上説明したように、割込処理に必要な割込処理データのうち、ＤＲＡＭ１６を省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データをブートＲＯＭ２２に記憶しておき、割込処理データが記憶されたＤＲＡＭ１６が省電力モードにあるときに割込要求が発生した場合には、ブートＲＯＭ２２から初期データを取得して、ＤＲＡＭ１６を非省電力モードに切替えるようにしたため、付加的な回路を設けなくても、ＤＲＡＭ１６を非省電力モードに切替えることができる。また、ＤＲＡＭ１６が非省電力モードに切替わった後は、ＤＲＡＭ１６から割込処理データを取得して割込処理を継続するため、ブートＲＯＭ２２に割込みデータ全てを記憶して割込処理を行う場合に比べて処理速度の低下も最小限とすることができる。
【００４３】
なお、上述した実施の形態では、ブートＲＯＭ２２に、初期データとして、ＤＲＡＭ１６を省電力モードから非省電力モードに切替える処理に必要なデータを記憶する例について説明したが、切替える処理に必要なデータに加え、割込処理において、ＤＲＡＭ１６が省電力モードから非省電力モードに切替わるまでの間に実行可能な処理に必要なデータも初期データに含めて記憶しておくこともできる。この場合には、図３のステップ２０４で、ＤＲＡＭ１６のセルフリフレッシュモードの解除のみならず、ＤＲＡＭ１６が省電力モードから非省電力モードに切替わるまでの間、ブートＲＯＭ２２のデータを取得して割込処理を継続するようにする。これにより、ＤＲＡＭ１６が省電力モードから非省電力モードに切替わるまでの時間を有効に利用することができる。
【００４４】
また、上述した実施の形態では、ＣＰＵ１２は、省電力モードに移行するための処理に必要なデータを全てＤＲＡＭ１６から取得して処理する例について説明したが、このデータを予めブートＲＯＭ２２に格納しておくようにしてもよい。このような構成とすることにより、ＤＲＡＭコントローラ１４からＤＲＡＭ１６に対して即座にセルフリフレッシュモード移行のためのコマンドを発行できる。
【００４５】
なお、上述した実施の形態では、ＤＲＡＭコントローラ１４の省電力モード及び非省電力モードの切替えについては説明を省略したが、ＤＲＡＭコントローラ１４も、ＣＰＵ１２と共に省電力モード及び非省電力モードに移行するようにしてもよい。
【００４６】
また、上述した実施の形態では、ＤＲＡＭ１６には、割込みデータ全てが記憶されている例について説明したが、割込みデータから割込処理の初期に必要な初期データを除いた処理データが記憶されるようにしてもよい。
【００４７】
更にまた、本発明に係る情報処理装置は、本発明を実現する構成を備えたものであればよく、上述した情報処理装置の構成に限定されるものではない。
【００４８】
【発明の効果】
本発明に係る省電力制御装置及び省電力制御方法は、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを第１記憶手段に記憶しておき、第２記憶手段が省電力モードにあるときに割込要求が発生した場合には、第１記憶手段から初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行い、第２記憶手段が非省電力モードに切替わった後は、第２記憶手段に記憶されたデータを取得して割込処理を継続して行うようにしたため、付加的な回路を設けなくても、従来のハードウェア構成で第１記憶手段を非省電力モードに切替えて割込処理を円滑に行うことができ、処理速度の低下も最小限とすることができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。
【図２】ＣＰＵ及びＤＲＡＭの省電力モード移行時に行われるＣＰＵの処理を示したフローチャートである。
【図３】省電力モードにあるときに割込要求が発生した場合に行われるＣＰＵの処理を示したフローチャートである。
【符号の説明】
１０ 情報処理装置
１２ ＣＰＵ
１４ ＤＲＡＭコントローラ
１６ ＤＲＡＭ
１８ 割込みコントローラ
２２ ブートＲＯＭ
【発明の属する技術分野】
本発明は、情報処理装置及び情報処理方法に関し、特に、割込処理に必要なデータが記憶された記憶手段が省電力モードにあるときに割込要求が発生した場合でも、記憶手段を円滑に非省電力モードに復帰させて割込処理を行うことができる情報処理装置及び情報処理方法に関するものである。
【０００２】
【従来の技術】
現在、省電力機能を有する情報処理装置が広く普及している。この省電力機能は、ＣＰＵだけでなく、情報処理装置の各構成要素それぞれにも搭載され、各々省電力モード及び非省電力モードに切替えることができるようになっている。
【０００３】
情報処理装置のメインメモリとして広く用いられているＤＲＡＭについても、省電力機能を有するものが普及してきている。例えば、ＤＲＡＭチップ単体で自動的にリフレッシュを行う機能（セルフリフレッシュ機能）を備えた製品がある。このＤＲＡＭでは、省電力モード（セルフリフレッシュモード）中は、ＤＲＡＭチップ中のセルフリフレッシュ機能を実行する回路以外の部分はスリープするため消費電力を抑えることができる。また、ＤＲＡＭにリフレッシュサイクルを与えるメモリコントローラが省電力モードにあった場合であっても、セルフリフレッシュ機能によってＤＲＡＭ自身が自動的にリフレッシュを行うことができるため、記憶されたデータは消失しない。なお、ＤＲＡＭがセルフリフレッシュモードにある場合には、データのリード／ライトを行うことはできない。
【０００４】
ＤＲＡＭの通常動作モード（非省電力モード）からセルフリフレッシュモードへの移行、或いはセルフリフレッシュモードから通常動作モードへの復帰は、通常、ＣＰＵの命令によって行われる。
【０００５】
ＤＲＡＭをＣＰＵのセルフリフレッシュ移行命令によってセルフリフレッシュモードに移行させてからＣＰＵが省電力モードに入っている期間中に、割込要求が発生する場合がある。この場合には、ＣＰＵは発生した割込要求によって省電力モードから非省電力モードに復帰し、割込処理を行う。
【０００６】
しかしながら、割込処理に必要なデータがＤＲＡＭに格納されている場合には、ＣＰＵがＤＲＡＭにアクセスするのに先立って、ＤＲＡＭをセルフリフレッシュモードから通常動作モードに復帰させる必要がある。
【０００７】
このため、従来は、専用のＳＲＡＭ、または電源投入後に実行されるブートコードを記憶するためのブートＲＯＭに、割込処理に必要なデータ全てを記憶させておき、省電力モード中に割込要求が発生した場合には専用のＳＲＡＭまたはブートＲＯＭから割込処理に必要なデータを取得するようにしていた。しかしながら、ＳＲＡＭを用いる場合には、ＳＲＡＭ自体が高価であるため、これを搭載することにより装置のコストが上昇する、という問題点があり、ブートＲＯＭを用いる場合には、ブートＲＯＭ自体は従来の情報処理装置に一般的に搭載されているハードウェアであるためコストはかからないが、ＲＡＭと比較してアクセススピードが遅いため、省電力モード時の割込処理のみならず非省電力モード時の割込処理までもが遅くなる、という問題点がある。
【０００８】
このような問題点を解決するための装置として、外部割込み信号によってＳＤＲＡＭを通常動作モードに復帰させるためのＷＡＩＴＩ命令フェッチ検出回路を設けた情報処理装置が知られている（例えば、特許文献１を参照。）。
【０００９】
【特許文献１】
特開２００２−１４０１３８号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、このようなＷＡＩＴＩ命令フェッチ検出回路は、一般的な情報処理装置には設けられていないため、ＷＡＩＴＩ命令フェッチ検出回路が設けられていない情報処理装置ではＤＲＡＭを通常動作モードに復帰させることができない、という問題点がある。
【００１１】
本発明は、上述した問題を解決するためになされたものであり、付加的な回路を設けなくても、従来のハードウェア構成で割込処理を円滑に行うことができ、処理速度の低下も最小限に抑えることができる情報処理装置及び情報処理方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の情報処理装置は、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する第１記憶手段と、割込処理に必要な割込処理データ、または前記割込処理データから前記初期データを除いた処理データを記憶すると共に、省電力モードと非省電力モードの切替えが可能な第２記憶手段と、前記第２記憶手段が省電力モードにあるときに割込要求が発生した場合には、前記第１記憶手段から前記初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行い、前記第２記憶手段が非省電力モードに切替わった後は、前記第２記憶手段に記憶された割込処理データ、または前記初期データを除いた処理データを取得して割込処理を継続して行う割込処理手段と、を含んで構成されている。
【００１３】
本発明の情報処理装置では、第１記憶手段は、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する。第２記憶手段は、割込処理に必要な割込処理データ、または割込処理データから初期データを除いた処理データを記憶すると共に、省電力モードと非省電力モードの切替えを可能とする。割込処理手段は、第２記憶手段が省電力モードにあるときに割込要求が発生した場合には、第１記憶手段から初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行い、第２記憶手段が非省電力モードに切替わった後は、第２記憶手段に記憶された割込処理データ、または初期データを除いた処理データを取得して割込処理を行う。
【００１４】
本発明の情報処理方法は、割込処理を行うためのデータの取得先が、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する第１記憶手段であることを、割込処理に必要な割込処理データ、または前記割込処理データから前記初期データを除いた処理データを記憶した第２記憶手段を省電力モードに切替える前に設定する設定工程と、前記第２記憶手段が省電力モードにあるときに割込要求が発生した場合に、前記設定に基づいて前記第１記憶手段から前記初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行う第１割込処理工程と、前記第１割込処理工程の後に、前記第２記憶手段に記憶された割込処理データ、または前記初期データを除いた処理データを取得して割込処理を行うと共に、前記割込処理を行うためのデータの取得先を前記第１記憶手段から前記第２記憶手段に切替える処理を継続して行う第２割込処理工程と、を含んで構成されている。
【００１５】
本発明の情報処理方法では、設定工程で、割込処理を行うためのデータの取得先が、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する第１記憶手段であることを、割込処理に必要な割込処理データ、または前記割込処理データから前記初期データを除いた処理データを記憶した第２記憶手段を省電力モードに切替える前に設定する。第１割込処理工程では、第２記憶手段が省電力モードにあるときに割込要求が発生した場合に、設定に基づいて第１記憶手段から初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行う。第２割込処理工程では、第１割込処理工程の後に、第２記憶手段に記憶された割込処理データ、または初期データを除いた処理データを取得して割込処理を継続して行うと共に、割込処理を行うためのデータの取得先を第１記憶手段から第２記憶手段に切替える処理を行う。
【００１６】
本発明の情報処理装置及び情報処理方法によれば、第２記憶手段が省電力モードにある場合であっても、第１記憶手段に記憶されたデータを取得して第２記憶手段を非省電力モードに切替えるため、情報処理装置にＷＡＩＴＩ命令フェッチ検出回路に類する付加的な回路を設けなくても、第２記憶手段を非省電力モードに切替えることができる。更に、切替え後は第２記憶手段のデータを取得して割込処理を行うため、割込処理を円滑に継続して行うことができる。
【００１７】
前記初期データとしては、省電力モードから非省電力モードに切替える処理に必要なデータ、または、省電力モードから非省電力モードに切替える処理に必要なデータ及び割込処理において前記第２記憶手段が省電力モードから非省電力モードに切替わるまでの間に実行可能な処理に必要なデータを用いることができる。
【００１８】
これにより、第２記憶手段が省電力モードから非省電力モードに切替わるまでの間、第１記憶手段のデータを取得して割込処理を行うことができ、第２記憶手段が省電力モードから非省電力モードに切替わるまでの時間を有効に利用することができる。
【００１９】
前記第１記憶手段としては、ブートコードを記憶するためのブートＲＯＭ等の不揮発性メモリまたは電源でバックアップされたバックアップメモリを用いることができる。
【００２０】
ブートＲＯＭは、従来の情報処理装置に一般的に搭載されている常時アクセス可能な記憶装置であるため、第１記憶手段としてブートＲＯＭを用いることによって新たな記憶手段を付加せずに済む。また、ブートＲＯＭに初期データを記憶し、ブートＲＯＭに比べてアクセススピードの速いＤＲＡＭに割込処理データ、または割込処理データから初期データを除いた処理データを記憶して、割込処理を行うことにより、ブートＲＯＭに割込処理データを全て記憶して割込処理を行う場合に比べて、割込処理実行時の速度低下を最小限に抑えることができる。
【００２１】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００２２】
図１は、本発明の実施の形態に係る情報処理装置１０の構成を示すブロック図である。
【００２３】
図示されるように、情報処理装置１０には、ＣＰＵ１２と、ＤＲＡＭコントローラ１４と、ＤＲＡＭ１６と、割込みコントローラ１８と、ブートＲＯＭ２２と、入出力インタフェース（Ｉ／Ｏ）２４とが設けられ、各々バス２０を介して接続されている。
【００２４】
ＣＰＵ１２は、省電力モードと非省電力モードの切替えが可能であり、省電力モード中に割込みコントローラ１８から割込み信号が入力されると非省電力モードに復帰することができる。また、ＤＲＡＭ１６及びブートＲＯＭ２２に記憶されたデータ（このデータにはプログラムコードも含まれる）を取得して、省電力モード移行時の処理や割込処理等を実行する。
【００２５】
ＤＲＡＭ１６は、メインメモリとして使用される。ＤＲＡＭ１６には、割込処理に必要なデータ（以下、割込みデータと呼称する）や、情報処理装置１０の各構成要素を省電力モードに移行させるために必要なデータを含め、ＣＰＵ１２が行う様々な処理に必要なデータが記憶されている。また、ＤＲＡＭ１６は、ＣＰＵ１２の制御によりセルフリフレッシュモード（省電力モード）と通常動作モード（非省電力モード）の切替えが可能である。
【００２６】
ＤＲＡＭコントローラ１４は、ＤＲＡＭ１６を制御してＣＰＵ１２やＩ／Ｏ２４とのデータ転送を制御すると共に、ＣＰＵ１２の命令に応じてＤＲＡＭ１６を省電力モードから非省電力モードに、或いは、非省電力モードから省電力モードに切替えるコマンドを発行する。なお、ＤＲＡＭ１６が非省電力モードにある場合には、ＤＲＡＭコントローラ１４がＤＲＡＭ１６に対して定期的にリフレッシュを実行させる。
【００２７】
割込みコントローラ１８は、割込要求が発生した場合に、ＣＰＵ１２に対して割込み信号を出力する。
【００２８】
ブートＲＯＭ２２は、電源投入後に実行されるブートコードを記憶すると共に、割込みデータのうち、割込処理の初期に必要なデータ（以下、初期データと呼称する）として、ＤＲＡＭ１６を省電力モードから非省電力モードに切替える処理に必要なデータを記憶する。
【００２９】
Ｉ／Ｏ２４は、各種入出力デバイスと接続され、データ転送を制御する。
【００３０】
以下、本実施の形態に係る情報処理装置１０の動作の詳細を説明する。
【００３１】
ＣＰＵ１２及びＤＲＡＭ１６が非省電力モードにあるときには、ＣＰＵ１２は、割込処理を含め、様々な処理に必要なデータをＤＲＡＭ１６から取得して動作する。なお、このとき、ＤＲＡＭ１６ではＤＲＡＭコントローラ１４によって定期的にリフレッシュが実行される。
【００３２】
次に図２のフローチャートを用いて、ＣＰＵ１２及びＤＲＡＭ１６を省電力モードに移行する際に行われるＣＰＵ１２の処理について説明する。なお、本フローチャートにおける処理は、ＤＲＡＭ１６に記憶されたデータが取得されて実行される。
【００３３】
ステップ１００で、割込みデータの取得先（以下、割込みデータアドレスと呼称する）が、ブートＲＯＭ２２となるように設定する処理を行う。具体的には、割込みデータアドレスが、ブートＲＯＭ２２の初期データが記憶された領域のアドレスとなるように、ＣＰＵ１２の割込みデータアドレス指定用のレジスタ（図示省略）の値を変更することにより設定する。
【００３４】
ステップ１０２で、ＤＲＡＭコントローラ１４に対してＤＲＡＭ１６をセルフリフレッシュモードに設定するための命令（セルフリフレッシュ移行命令）を発行する。この命令を受けたＤＲＡＭコントローラ１４は、ＤＲＡＭ１６に対してセルフリフレッシュモードに移行させるためのコマンドを発行する。なお、ここでは、セルフリフレッシュ移行命令発行後にＣＰＵ１２自身が省電力モードに移行するためのデータをＤＲＡＭ１６から取得できるように、ＤＲＡＭコントローラ１４側でコマンドの発行が遅延される。コマンドが発行されるとＤＲＡＭ１６は省電力モードに移行する。
【００３５】
ステップ１０４で、ＣＰＵ１２自身が省電力モードに移行する。
【００３６】
次に、図３のフローチャートを用いて、省電力モード中に割込要求が発生した場合に行われるＣＰＵ１２の処理について説明する。
【００３７】
割込要求の発生、例えば、ネットワークに接続された外部装置（図示省略）からのジョブの要求、情報処理装置１０内部のタイマ（図示省略）からの信号、或いは情報処理装置１０のＩ／Ｏ２４に接続された入力デバイス（図示省略）の操作（例えば、キー入力やスイッチの押下など）により、トリガが割込みコントローラ１８に入力されると、ＣＰＵ１２に割込みコントローラ１８から割込み信号が入力される。
【００３８】
ステップ２００で、割込み信号の入力によりＣＰＵ１２が省電力モードから非省電力モードに復帰する。
【００３９】
ステップ２０２で、割込みデータアドレスの設定に基づいて、ブートＲＯＭ２２から、割込みデータ（初期データ）を取得する。
【００４０】
ステップ２０４で、取得した初期データを用いてＤＲＡＭ１６をセルフリフレッシュモードから通常動作モードに切替える処理を行う。具体的には、セルフリフレッシュモード解除命令をＤＲＡＭコントローラ１４に発行する。これによりＤＲＡＭコントローラ１４からコマンドが発行され、ＤＲＡＭ１６が通常動作モードに切替えられる。
【００４１】
ステップ２０６で、ＤＲＡＭ１６から割込みデータを取得して割込処理を継続して行うと共に、割込みデータアドレスの設定をブートＲＯＭ２２からＤＲＡＭ１６に切替える。この切替えは、前述のステップ１００の処理と同様に、割込みデータアドレスがＤＲＡＭ１６の割込みデータが記憶された領域のアドレスとなるように前述の割込みデータアドレス指定用のレジスタの値を変更することにより行われる。
【００４２】
以上説明したように、割込処理に必要な割込処理データのうち、ＤＲＡＭ１６を省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データをブートＲＯＭ２２に記憶しておき、割込処理データが記憶されたＤＲＡＭ１６が省電力モードにあるときに割込要求が発生した場合には、ブートＲＯＭ２２から初期データを取得して、ＤＲＡＭ１６を非省電力モードに切替えるようにしたため、付加的な回路を設けなくても、ＤＲＡＭ１６を非省電力モードに切替えることができる。また、ＤＲＡＭ１６が非省電力モードに切替わった後は、ＤＲＡＭ１６から割込処理データを取得して割込処理を継続するため、ブートＲＯＭ２２に割込みデータ全てを記憶して割込処理を行う場合に比べて処理速度の低下も最小限とすることができる。
【００４３】
なお、上述した実施の形態では、ブートＲＯＭ２２に、初期データとして、ＤＲＡＭ１６を省電力モードから非省電力モードに切替える処理に必要なデータを記憶する例について説明したが、切替える処理に必要なデータに加え、割込処理において、ＤＲＡＭ１６が省電力モードから非省電力モードに切替わるまでの間に実行可能な処理に必要なデータも初期データに含めて記憶しておくこともできる。この場合には、図３のステップ２０４で、ＤＲＡＭ１６のセルフリフレッシュモードの解除のみならず、ＤＲＡＭ１６が省電力モードから非省電力モードに切替わるまでの間、ブートＲＯＭ２２のデータを取得して割込処理を継続するようにする。これにより、ＤＲＡＭ１６が省電力モードから非省電力モードに切替わるまでの時間を有効に利用することができる。
【００４４】
また、上述した実施の形態では、ＣＰＵ１２は、省電力モードに移行するための処理に必要なデータを全てＤＲＡＭ１６から取得して処理する例について説明したが、このデータを予めブートＲＯＭ２２に格納しておくようにしてもよい。このような構成とすることにより、ＤＲＡＭコントローラ１４からＤＲＡＭ１６に対して即座にセルフリフレッシュモード移行のためのコマンドを発行できる。
【００４５】
なお、上述した実施の形態では、ＤＲＡＭコントローラ１４の省電力モード及び非省電力モードの切替えについては説明を省略したが、ＤＲＡＭコントローラ１４も、ＣＰＵ１２と共に省電力モード及び非省電力モードに移行するようにしてもよい。
【００４６】
また、上述した実施の形態では、ＤＲＡＭ１６には、割込みデータ全てが記憶されている例について説明したが、割込みデータから割込処理の初期に必要な初期データを除いた処理データが記憶されるようにしてもよい。
【００４７】
更にまた、本発明に係る情報処理装置は、本発明を実現する構成を備えたものであればよく、上述した情報処理装置の構成に限定されるものではない。
【００４８】
【発明の効果】
本発明に係る省電力制御装置及び省電力制御方法は、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを第１記憶手段に記憶しておき、第２記憶手段が省電力モードにあるときに割込要求が発生した場合には、第１記憶手段から初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行い、第２記憶手段が非省電力モードに切替わった後は、第２記憶手段に記憶されたデータを取得して割込処理を継続して行うようにしたため、付加的な回路を設けなくても、従来のハードウェア構成で第１記憶手段を非省電力モードに切替えて割込処理を円滑に行うことができ、処理速度の低下も最小限とすることができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。
【図２】ＣＰＵ及びＤＲＡＭの省電力モード移行時に行われるＣＰＵの処理を示したフローチャートである。
【図３】省電力モードにあるときに割込要求が発生した場合に行われるＣＰＵの処理を示したフローチャートである。
【符号の説明】
１０ 情報処理装置
１２ ＣＰＵ
１４ ＤＲＡＭコントローラ
１６ ＤＲＡＭ
１８ 割込みコントローラ
２２ ブートＲＯＭ
Claims (8)
- 省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する第１記憶手段と、
割込処理に必要な割込処理データ、または前記割込処理データから前記初期データを除いた処理データを記憶すると共に、省電力モードと非省電力モードの切替えが可能な第２記憶手段と、
前記第２記憶手段が省電力モードにあるときに割込要求が発生した場合には、前記第１記憶手段から前記初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行い、前記第２記憶手段が非省電力モードに切替わった後は、前記第２記憶手段に記憶された割込処理データ、または前記初期データを除いた処理データを取得して割込処理を継続して行う割込処理手段と、
を含む情報処理装置。 - 前記初期データは、省電力モードから非省電力モードに切替える処理に必要なデータ、または、省電力モードから非省電力モードに切替える処理に必要なデータ及び割込処理において前記第２記憶手段が省電力モードから非省電力モードに切替わるまでの間に実行可能な処理に必要なデータである請求項１記載の情報処理装置。
- 前記第１記憶手段は、不揮発性メモリまたは電源でバックアップされたバックアップメモリである請求項１または請求項２記載の情報処理装置。
- 前記第１記憶手段は、ブートコードを記憶するためのブートＲＯＭである請求項１または請求項２記載の情報処理装置。
- 割込処理を行うためのデータの取得先が、省電力モードから非省電力モードに切替える処理に必要なデータを含む割込処理の初期に必要な初期データを記憶する第１記憶手段であることを、割込処理に必要な割込処理データ、または前記割込処理データから前記初期データを除いた処理データを記憶した第２記憶手段を省電力モードに切替える前に設定する設定工程と、
前記第２記憶手段が省電力モードにあるときに割込要求が発生した場合に、前記設定に基づいて前記第１記憶手段から前記初期データを取得して第２記憶手段を省電力モードから非省電力モードに切替える処理を含む処理を行う第１割込処理工程と、
前記第１割込処理工程の後に、前記第２記憶手段に記憶された割込処理データ、または前記初期データを除いた処理データを取得して割込処理を継続して行うと共に、前記割込処理を行うためのデータの取得先を前記第１記憶手段から前記第２記憶手段に切替える処理を行う第２割込処理工程と、
を含む情報処理方法。 - 前記初期データは、省電力モードから非省電力モードに切替える処理に必要なデータ、または、省電力モードから非省電力モードに切替える処理に必要なデータ及び割込処理において前記第２記憶手段が省電力モードから非省電力モードに切替わるまでの間に実行可能な処理に必要なデータである請求項５記載の情報処理方法。
- 前記第１記憶手段は、不揮発性メモリまたは電源でバックアップされたバックアップメモリである請求項５または請求項６記載の情報処理方法。
- 前記第１記憶手段は、ブートコードを記憶するためのブートＲＯＭである請求項５または請求項６記載の情報処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081359A JP4158569B2 (ja) | 2003-03-24 | 2003-03-24 | 情報処理装置及び情報処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081359A JP4158569B2 (ja) | 2003-03-24 | 2003-03-24 | 情報処理装置及び情報処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004288042A true JP2004288042A (ja) | 2004-10-14 |
| JP4158569B2 JP4158569B2 (ja) | 2008-10-01 |
Family
ID=33294950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003081359A Expired - Fee Related JP4158569B2 (ja) | 2003-03-24 | 2003-03-24 | 情報処理装置及び情報処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4158569B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008176686A (ja) * | 2007-01-22 | 2008-07-31 | Kyocera Mita Corp | バスシステム、及び画像形成装置 |
| CN103543815A (zh) * | 2012-07-09 | 2014-01-29 | 株式会社东芝 | 信息处理设备和信息处理方法 |
-
2003
- 2003-03-24 JP JP2003081359A patent/JP4158569B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008176686A (ja) * | 2007-01-22 | 2008-07-31 | Kyocera Mita Corp | バスシステム、及び画像形成装置 |
| CN103543815A (zh) * | 2012-07-09 | 2014-01-29 | 株式会社东芝 | 信息处理设备和信息处理方法 |
| JP2014016782A (ja) * | 2012-07-09 | 2014-01-30 | Toshiba Corp | 情報処理装置およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4158569B2 (ja) | 2008-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483363C (zh) | 半导体集成电路及其省电控制方法 | |
| JP5229326B2 (ja) | マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム | |
| JP6334828B2 (ja) | セルフリフレッシュ省電力モードを有するソリッドステートドライブ | |
| US20050152212A1 (en) | Memory controller capable of estimating memory power consumption | |
| JP4765222B2 (ja) | Ｄｒａｍ装置 | |
| JP2006221381A (ja) | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 | |
| JP2005135368A (ja) | 省電力制御回路及びその方法 | |
| US20140013140A1 (en) | Information processing apparatus and computer program product | |
| JPH07182857A (ja) | マイコンシステム | |
| JP4421390B2 (ja) | 半導体集積回路 | |
| CN101727160B (zh) | 协处理器系统工作模式的切换方法和装置及处理器系统 | |
| JP3728468B2 (ja) | メモリ制御装置 | |
| JP2003131935A (ja) | シンクロナスｄｒａｍコントローラおよびその制御方法 | |
| JP4791714B2 (ja) | ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム | |
| JP2007058593A (ja) | 情報処理装置 | |
| JPH0773146A (ja) | 電子機器 | |
| JP4158569B2 (ja) | 情報処理装置及び情報処理方法 | |
| JP2004326153A (ja) | 消費電力低減装置 | |
| JP2004070854A (ja) | データプロセッサ | |
| JP2002230970A (ja) | メモリ制御装置 | |
| JP3699947B2 (ja) | マイクロコントローラ | |
| JP2001250377A (ja) | 省エネ機能付き電子装置 | |
| JP2006260092A (ja) | 情報処理装置またはデータ転送制御装置 | |
| JP2005078197A (ja) | 省電力制御装置 | |
| KR101236393B1 (ko) | 전자장치 및 그 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4158569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |