CN103543815A - 信息处理设备和信息处理方法 - Google Patents
信息处理设备和信息处理方法 Download PDFInfo
- Publication number
- CN103543815A CN103543815A CN201310283567.XA CN201310283567A CN103543815A CN 103543815 A CN103543815 A CN 103543815A CN 201310283567 A CN201310283567 A CN 201310283567A CN 103543815 A CN103543815 A CN 103543815A
- Authority
- CN
- China
- Prior art keywords
- memory
- processor
- information
- data
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Abstract
根据一个实施例,一种信息处理设备包括处理器、第一存储器和电源控制器。第一存储器被配置为在其中存储表示处理的数据。该处理器被配置为执行与所述数据相关的处理。电源控制器被配置为当处理器跳转到处理器等待中断的空闲状态时停止向第一存储器供应电力,并且当处理器在空闲状态中接收到中断时开始向第一存储器供应电力。当处理器在空闲状态中接收到中断时,处理器执行第一存储器的初始化来将第一存储器设置成可从处理器访问第一存储器的状态。
Description
相关申请的交叉引用
本申请基于并且要求2012年7月9日提交的日本专利申请No.2012-153615的优先权的权益,其全部内容通过引用包含于本文中。
技术领域
本文中所描述的实施例一般地涉及信息处理设备。
背景技术
诸如移动电话和平板终端之类的嵌入式装置需要利用电池或类似单元的有限电力来工作。因此,降低装置的电力消耗是主要的技术问题之一。近年来,嵌入式装置中的存储器的电力消耗已经随着所安装的存储器的数量增加而增加。因此,抑制存储器的电力消耗以降低装置的电力消耗越来越重要。
一种已知的用于抑制存储器的电力消耗的技术使得当处理器跳转到其中处理器等待中断的空闲状态时存储器跳转到省电模式,从而抑制存储器的电力消耗。例如,当处理器跳转到中断等待状态时,一种已知的技术使得存储器跳转到省电模式,在省电模式中,电力消耗低于正常操作模式。当在省电模式中出现中断时,存储器返回到正常操作模式。因此,存储器的电力消耗被降低。
利用传统的技术,当处理器跳转到中断等待状态时,存储器跳转到省电模式,从而降低存储器的电力消耗。然而,存储器即使在省电模式中也仍在消耗电力。因此,产生没有充分降低电力消耗的问题。
发明内容
实施例的一个目的是提供一种能够降低电力消耗的信息处理设备和计算机程序产品。
根据一个实施例,一种信息处理设备包括处理器、第一存储器和电源控制器。第一存储器被配置为在其中存储该表示处理的数据。该处理器被配置为执行与表示处理的数据相关的处理。电源控制器被配置为当处理器跳转到其中处理器等待中断的空闲状态时停止向第一存储器供应电力并且当处理器在空闲状态中接收到中断时开始向第一存储器供应电力。当处理器在空闲状态中接收到中断时,处理器执行第一存储器的初始化来将第一存储器设置成其中可从处理器访问第一存储器的状态。
根据上述信息处理设备,能够降低电力消耗。
附图说明
图1是图示出根据一个实施例的信息处理设备的框图。
图2是图示出根据实施例的第一存储器和第二存储器的示意图。
图3是根据实施例的处理器的示例操作的流程图。
图4是图示出根据实施例的第二存储器的在跳转到空闲状态之后的状态的示意图。
图5是根据实施例的处理器的示例操作的流程图。
具体实施方式
以下将参考附图来详细描述各个实施例。
图1是图示出根据实施例的信息处理设备100的示例配置的框图。如图1中所示,信息处理设备100包括处理器10、第一存储器20、存储器控制器30、电力状态管理单元35、电源控制器40、第二存储器50和输入/输出装置60。
处理器10是执行与存储在第一存储器(主存储器)20中的表示处理的数据相关的处理来执行各种类型处理的处理单元。存储在第一存储器20中的表示处理的数据包括下述表示中断处理的数据(中断处理程序,interrupt handler)。处理器10具有接收中断的功能,该中断是从输入/输出装置60通知的。处理器10在活动状态和空闲状态之间跳转。在活动状态中,处理器10执行与表示处理的数据相关的处理。在空闲状态中,处理器10等待中断(更具体而言,空闲状态是其中处理器10不执行与表示处理的数据相关的处理而等待中断的状态)。在活动状态中,处理器10在需要时访问第一存储器20,而在空闲状态中,处理器10不访问第一存储器20。一些处理器根据它们的省电功能具有多种类型的空闲状态。在处理器在空闲状态中不访问第一存储器20并且在接收到中断时跳转到活动状态的范围内,任何处理器都可以用作根据该实施例的处理器10。
第一存储器20是在其中存储用于由处理器10执行的处理的信息(诸如数据、和表示处理的数据)的主存储器。第一存储器20经由存储器控制器30耦合到处理器10。一般,用于应用处理器的主存储器的高速和大容量存储器被配置为使用同步接口高速地被访问(即,利用同步存储器配置)。根据该实施例的第一存储器20利用同步非易失性存储器配置。例如,第一存储器20可以采用MRAM(磁阻式随机存取存储器)、FeRAM、PCM、ReRAM或其它类型的存储器。
同步存储器需要在接通电力之后被初始化,以便被设置成其中可从处理器10访问存储器的状态。在该实施例中,当电力开始被供应给第一存储器20时(当电力被接通时),处理器10初始化第一存储器20以将第一存储器20设置成其中可从处理器10访问第一存储器20的状态。更具体而言,处理器10将用于初始化的设置值输入到存储器控制器30中的控制寄存器,并且指示存储器控制器30开始初始化过程。随后,存储器控制器30从处理器10接收指令并随后执行初始化过程。初始化过程根据同步接口的类型而不同。许多初始化过程是如下过程:其中NOP命令持续被发布某一时段,并且随后发布用于设置突发长度或信号线的参数值(诸如电阻值)的命令。
电力状态管理单元35从处理器10接收指示处理器10处于活动状态还是空闲状态的信号,并随后将待机信号输出给电源控制器40。即,电力状态管理单元35输出待机信号以便指示电源控制器40开启或关断向第一存储器20供应电力。电力状态管理单元35可以监视处理器10是处于活动状态还是空闲状态并随后基于监视将待机信号输出给电源控制器40。电力状态管理单元35可以被称为电力重置管理器、通用电力控制器、低泄露启动单元或其它名称,并且可以作为SoC的功能的一部分而被提供。
电源控制器40控制从信息处理设备100的电源单元(诸如电池,未示出)供应给第一存储器20的电力。可以利用电源控制器40根据处理器10的状态来设置是否可向第一存储器20供应电力。例如,称为PMIC的电力管理IC可以用于电源控制器40。
第二存储器50在其中存储用于初始化第一存储器20的表示初始化处理的数据。稍后描述第二存储器50的具体配置。例如,第二存储器50可以利用如下存储器来配置,该存储器不需要初始化以将第二存储器50设置成其中可从处理器10访问第二存储器50的状态。例如,被包括在SoC(片上系统)中的、诸如利用SRAM配置的内部存储器之类的存储器可以被用作第二存储器50。在处理器10返回到活动状态之后不需要初始化就立即可以从处理器10访问内部存储器。相应地,内部存储器可以被用作第二存储器50。
例如,需要初始化的诸如DRAM之类的存储器也可以如下用作第二存储器50。采用与第一存储器20不同的电源管理,并且第二存储器50被控制为被持续供应电力,以使得在处理器10从空闲状态返回到活动状态之后立即可从处理器10访问第二存储器50。在该实施例中,第二存储器50与处理器10是分开提供的,但是不限于此。例如,第二存储器50可以设置在处理器10内。
输入/输出装置60是将来自装置的中断通知给处理器10的装置。输入/输出装置60包括生成中断的各种装置。该各种装置包括诸如键盘和触摸屏之类的操作装置;诸如HDD和NAND闪存的存储装置;以及诸如无线LAN和网络接口卡之类的网络装置。中断控制器接收来自装置的中断。根据设置,中断控制器随后执行用于将从装置接收的中断发送给处理器10、在某一时段累积从装置接收的中断(或累积某一数目的中断)而不将中断发送给处理器10等等的操作。在图1中的示例中,处理器10、存储器控制器30、输入/输出装置60中的中断控制器、第二存储器50和电力状态管理单元35被图示为分离的模块。然而,这些可以利用其内具有等同功能的SoC来配置。
图2是图示出第一存储器20和第二存储器50的示例配置的示意图。如图2中所示,第一存储器20在其中存储表示中断处理的数据(在下文中称作“中断处理程序”),其在中断出现时被执行。在图2的示例中,存在“中断1”和“中断2”作为中断的类型。第一存储器20存储中断处理程序1和中断处理程序2,中断处理程序1在“中断1”出现时被执行,中断处理程序2在“中断2”出现时被执行。换而言之,第一存储器20为每个中断存储当中断出现时执行的中断处理程序。
如图2中所示,第二存储器50包括第一存储区域52、第二存储区域54和第三存储区域56。第一存储区域52存储第一信息,第一信息将中断信息与第一地址信息关联。中断信息识别中断的类型。第一地址信息指定第一存储器20中存储中断处理程序的区域。当由中断信息识别的中断出现时,执行中断处理程序。第一存储区域52对应于权利要求书中的“第一存储单元”。在图2的示例中,第一信息被存储在第一存储区域52中。第一信息将指示中断信息的“中断1”与“中断处理程序1的地址”相关联,“中断处理程序1的地址”指定第一存储器20中存储中断处理程序1的区域。当“中断1”出现时,执行中断处理程序1。第一信息还将指示中断信息的“中断2”与“中断处理程序2的地址”相关联,“中断处理程序2的地址”指定第一存储器20中存储中断处理程序2的区域。当“中断2”出现时,执行中断处理程序2。
第二存储区域54用作用于保存被存储在第一存储区域52中的第一信息的保存区域。稍后描述第二存储区域54的详细功能。第二存储区域54对应于权利要求书中的“第二存储单元”。第三存储区域56在其中存储用于初始化的中断处理程序,用于初始化的中断处理程序包括用于初始化第一存储器20的表示初始化处理的数据。用于初始化的中断处理程序不仅包括表示初始化处理的数据还包括用于访问(或执行跳跃过程到)第一存储器20中存储与已经出现的中断对应的中断处理程序的区域的表示处理的数据。
在该实施例中,当处理器10跳转到其中处理器10等待中断的空闲状态时,电源控制器40进行控制以停止向第一存储器20供应电力。另一方面,当处理器10在空闲状态中接收到中断时,电源控制器40进行控制以开始向第一存储器20供应电力,并且随后,处理器10初始化第一存储器20。在处理器10结束第一存储器20的初始化之后,处理器10从第一存储器20获取与接收到的中断相对应的中断处理程序,从而执行所获取的中断处理程序(执行中断处理)。以下将具体描述该处理。
图3是图示出当处理器10不再有任务要执行并且跳转到空闲状态时的示例操作处理的流程的图。如图3中所示,处理器10首先将存储在第一存储区域52中的第一信息保存(复制)到第二存储区域54(步骤S1)。这不应以限制意义解释并且可以如下配置。例如,仅中断信息预先被寄存在第二存储区域54中。处理器10从存储在第一存储区域52中的第一信息来获取与每条中断信息对应的第一地址信息。每条中断信息预先被寄存在第二存储区域54中。处理器10将所获取的第一地址信息与第二存储区域54中的中断信息相关联并随后写入所获取的第一地址信息。
接着,处理器10在第一存储区域52中存储第二信息,在第二信息中,中断信息和指定第二存储器50中的第三存储区域56的位置的第二地址信息被相互关联(步骤S2)。在该实施例中,处理器10将留在第一存储区域52中的每条中断信息与用于初始化的中断处理程序的地址(第二地址信息)相关联,从而生成第二信息。处理器10随后将生成的第二信息存储在第一存储区域52中。例如,在上述步骤S1中,在存储在第一存储区域52中的第一信息被直接移动到而不是复制到第二存储区域54的情况下,在步骤S2紧前没有任何数据留在第一存储区域52中。然而,处理器10可以将被移动到第二存储区域54的第一信息中所包括的每条中断信息与用于初始化的中断处理程序的地址(第二地址信息)相关联,从而生成第二信息。处理器10随后可以将生成的第二信息存储在第一存储区域52中。
接着,处理器10将第二信息存储在第一存储区域52中(步骤S2),在第二信息中,中断信息与指定第二存储器50中的第三存储区域56的位置的第二地址信息相关联。
接着,处理器10发布跳转到其中处理器10等待中断的空闲状态的指令(诸如WFI(等待中断)指令)(步骤S3)。随后电力状态管理单元35向电源控制器40发送指示处理器10处于空闲状态的通知或停止供应电力的请求。随后,电源控制器40进行控制以停止向第一存储器20供应电力(步骤S4)。
图4是图示出在跳转到空闲状态之后第二存储器50的示例配置的示意图。如上所述,当处理器10跳转到空闲状态时,处理器10将存储在第一存储区域52中的第一信息保存到第二存储区域54中,并且将第二信息存储在第一存储区域52中,在第二信息中,每条中断信息与用于初始化的中断处理程序的地址(第二地址信息)相关联。这允许在响应于中断接收而恢复时初始化第一存储器20。
图5是图示出在处理器10在空闲状态中接收到中断的情况下的示例操作处理的流程图的图。如图5中所示,处理器10首先从输入/输出装置60接收中断(步骤S11)。随后,处理器10跳转到活动状态,并且电力状态管理单元35向电源控制器40发送指示处理器10处于活动状态的通知或供应电力的请求。作为响应,电源控制器40进行控制以开始向第一存储器20供应电力(步骤S12)。
接着,处理器10从存储在第二存储器50的第一存储区域52中的第二信息获取第二地址信息(用于初始化的中断处理程序的地址),第二地址信息被与识别所接收的中断的中断信息相关联。随后,处理器10使用所获取的第二地址信息来访问第三存储区域56以及获取表示初始化处理的数据(步骤S13)。接着,处理器10执行与在步骤S13中获取的表示初始化处理的数据相关的处理(步骤S14)。随后,处理器10从保存在第二存储器50的第二存储区域54中的第一信息获取与识别所接收的中断的中断信息相对应的第一地址信息(步骤S15)。
接着,处理器10将保存在第二存储区域54中的第一信息写回到第一存储区域52(步骤S16)。在该实施例中,处理器10将保存在第二存储区域54中的每条第一地址信息与存储在第一存储区域52中的中断信息(从另一个角度看,包括在第二信息中的中断信息)相关联。随后,处理器10写回第一地址信息。从另一个角度看,在该实施例中,处理器10将与存储在第一存储区域52中的第二信息中所包括的每条中断信息相关联的第二地址信息重新写入与中断信息对应的第一地址信息(当由中断信息识别的中断出现时被执行的中断处理程序的地址)。
例如,处理器10可以被配置为在不执行步骤S15中的上述处理的情况下,在步骤S16中的上述处理之后,从被写回到第一存储区域52中的第一信息获取与所接收到的中断的中断信息对应的第一地址信息。即,只要处理器10从第二存储器50获取与接收到的中断的中断信息对应的第一地址信息,任何配置都是可能的。
在步骤S16中的上述处理之后,处理器10访问(跳到)第一存储器20中由在步骤S15中的上述处理中获取的第一地址信息指定的区域,并且随后获取存储在该区域中的中断处理程序(与所接收到的中断的中断信息对应的中断处理程序)(步骤S17)。随后,处理器10执行所获取的中断处理程序(步骤S18)。
在该实施例中,描述了其中根据存储在第二存储器50的第一存储区域52中的信息确定中断之后由处理器10来执行的与表示处理的数据相关的处理的示例配置。这不应当以限制性意义解释。例如,存在根据处理器内的寄存器中所记录的信息来确定在中断之后执行的与表示处理的数据相关的处理的处理器。这种类型的处理器能够在处理器跳转到其中处理器等待中断的空闲状态时在保存处理中将记录在寄存器中的表示中断处理的数据的地址(第一信息)保存到第二存储器50中。相应地,其可以是如下配置,其中在中断之后由处理器执行的与表示处理的数据相关的处理随着改变第二存储器50的第一存储区域52中所存储的信息以外的方法而改变。
即,其不限于在诸如上述实施例的第二存储器50中提供第一存储单元(第一存储区域52)和第二存储单元(第二存储区域54)的配置。第一存储单元在其中存储第一信息,在第一信息中,中断信息被与第一地址信息相关联,而第二存储单元用于保存存储在第一存储单元中的第一信息。其可以是如下配置:其中在第二存储器50之外的位置(例如,处理器内)提供第一存储单元和第二存储单元中的至少一者。
如上所述,在该实施例中,当跳转到空闲状态时,电源控制器40进行控制以停止向第一存储器20供应电力。另一方面,在处理器10在空闲状态中接收到中断的情况下,电源控制器40进行控制以开始向第一存储器20供应电力,并且处理器10初始化第一存储器20来将第一存储器20设置成其中可从处理器访问第一存储器20的状态。该实施例抑制在空闲状态中供应给第一存储器20的电力,从而提供降低信息处理设备100的电力消耗的有益效果。
在该实施例中,即使给第一存储器20的电力在跳转到空闲状态时被关断,第一存储器20也在响应于中断而恢复时被初始化。这允许采用诸如MRAM之类的同步非易失性存储器来作为第一存储器20,同步非易失性存储器即便电力被关断也不会丢失其内的信息。更具体而言,当跳转到空闲状态时,处理器10将存储到第一存储区域52中的第一信息(将中断信息与第一地址信息相关联的信息,第一地址信息指定第一存储器20中存储中断处理程序的区域,中断处理程序在中断出现时被执行)保存到第二存储区域54中。随后,处理器10将第二信息存储到第一存储区域52中,在第二信息中,每条中断信息与用于初始化的中断处理程序的地址(第二地址信息)相关联。当在空闲状态中接收到中断时,处理器10从第一存储区域52中的第二信息获取被与所接收到的中断的中断信息相关联的用于初始化的中断处理程序的地址。随后,处理器10使用所获取的用于初始化的中断处理程序的地址来访问第三存储区域56和获取表示初始化处理的数据,并运行与所获取的表示初始化处理的数据相关的处理。上述配置允许当电力响应于中断被再次开启时(当被重新启动时)第一存储器20被初始化。
尽管在上述实施例中,同步非易失性存储器被用作第一存储器20,但是这不应当以限制性意义解释。诸如SDRAM和DDR之类的同步易失性存储器可以用作第一存储器。简而言之,任何类型的同步存储器都可以用作第一存储器20。例如,假定第一存储器用作临时保持用于由处理器10执行的处理的数据的存储器,并且主存储器包括第一存储器和同步易失性存储器(称为第三存储器),同步易失性存储器存储用于由处理器10执行的处理的信息(不应被丢失的数据、或表示处理的数据)。利用该配置,可以采用如下配置。当跳转到空闲状态时,电源控制器停止向第一存储器供应电力并且控制供应给第三存储器的电力以便供应比活动状态中更低的电力。另一方面,当处理器在空闲状态中接收到中断时,电源控制器恢复向第一存储器供应电力,控制供应给第三存储器的电力以便将电力的值返回到活动状态中的电力的值,并且处理器初始化第一存储器。该配置还允许抑制在空闲状态中由第一存储器消耗的电力,从而降低电力消耗。
诸如PC、移动电话和平板终端之类的任何类型的设备都可以被用作上述信息处理设备100。表示处理的数据可以是程序。
处理器10的上述各种功能中的每一个通过执行预定与表示控制处理的数据相关的处理来实现。相比照地,表示控制处理的数据可以存储在耦接到诸如因特网之类的网络的计算机中,以便经由该网络被下载和提供。上述表示控制处理的数据还可以经由诸如因特网之类的网络被提供或分发。可替换地,上述表示控制处理的数据可以预先被嵌入在ROM或其它介质中以便被提供。
根据上述至少一个实施例的一种信息处理设备,该信息处理设备包括处理器、第一存储器和电源控制器。该处理器被配置为执行与表示处理的数据相关的处理。第一存储器被配置为在其中存储表示处理的数据。电源控制器被配置为当处理器跳转到其中处理器等待中断的空闲状态时停止向第一存储器供应电力,并且当处理器在空闲状态中接收到中断时开始向第一存储器供应电力。当处理器在空闲状态中接收到中断时,处理器执行第一存储器的初始化来将第一存储器设置成其中可从处理器访问第一存储器的状态。因此,可以降低电力消耗。
尽管已经描述了某些实施例,但是这些实施例仅仅是通过示例方式呈现的,并且未意图限制发明的范围。实际上,本文中所描述的新的实施例可以以各种其它形式实现;并且,可以在不偏离发明的精神的情况下进行本文中所描述的实施例的形式的各种省略、替换和更改。所附权利要求书及其等同物意图覆盖落在发明的范围和精神内的这样的形式或变形。
Claims (12)
1.一种信息处理设备,包括:
第一存储器,被配置为在其中存储表示处理的数据;
处理器,被配置为执行与所述数据相关的处理;以及
电源控制器,被配置为
当处理器跳转到处理器等待中断的空闲状态时,停止向第一存储器供应电力,并且
当处理器在空闲状态中接收到中断时,开始向第一存储器供应电力,
其中,当处理器在空闲状态中接收到中断时,处理器执行第一存储器的初始化来将第一存储器设置成能够从处理器访问第一存储器的状态。
2.如权利要求1所述的设备,还包括:
第二存储器,被配置为在其中存储用于执行初始化的表示初始化处理的数据;
第一存储单元,被配置为在其中存储第一信息,在第一信息中,中断信息和第一地址信息被相互关联,该中断信息识别中断的类型,该第一地址信息指定第一存储器中存储表示中断处理的数据的区域,当由中断信息识别的中断出现时执行与表示中断处理的数据相关的处理;以及
第二存储单元,其中
当处理器跳转到空闲状态时,处理器将存储在第一存储单元中的第一信息保存到第二存储单元中,并且在第一存储单元中存储第二信息,在第二信息中,中断信息和第二地址信息被相互关联,第二地址信息指定第二存储器中的将存储表示初始化处理的数据的区域。
3.如权利要求2所述的设备,其中,
当处理器在空闲状态中接收到中断时,处理器从存储在第一存储单元中的第二信息获取与所接收的中断的中断信息相关联的第二地址信息,通过使用所获取的第二地址信息访问第二存储器来获取表示初始化处理的数据,执行与所获取的表示初始化处理的数据相关的处理,并将保存在第二存储单元中的第一信息写回到第一存储单元中。
4.如权利要求3所述的设备,其中,
处理器获取与所接收的中断的中断信息对应的第一地址信息,通过访问第一存储器中的由所获取的第一地址信息指定的区域来获取与所接收的中断的中断信息对应的表示中断处理的数据,以及执行与所获取的表示中断处理的数据相关的处理。
5.如权利要求2-4中任一项所述的设备,其中
第一存储单元和第二存储单元被设置在第二存储器中。
6.如权利要求1所述的设备,其中
第一存储器在其中存储表示中断处理的数据,当中断出现时要执行与该表示中断处理的数据相关的处理,以及
在处理器完成初始化之后,处理器从第一存储器获取针对所接收的中断的表示中断处理的数据,并执行与所获取的表示中断处理的数据相关的处理。
7.一种用于信息处理设备的信息处理方法,该信息处理设备包括:
第一存储器,被配置为在其中存储表示处理的数据;
处理器,被配置为执行与所述数据相关的处理;以及
电源控制器,
该信息处理方法包括:
当处理器跳转到处理器等待中断的空闲状态时,电源控制器停止向第一存储器供应电力,并且
当处理器在空闲状态中接收到中断时,电源控制器开始向第一存储器供应电力,
其中,当处理器在空闲状态中接收到中断时,处理器执行第一存储器的初始化来将第一存储器设置成能够从处理器访问第一存储器的状态。
8.如权利要求7所述的方法,该信息处理设备还包括:
第二存储器,被配置为在其中存储用于执行初始化的表示初始化处理的数据;
第一存储单元,被配置为在其中存储第一信息,在第一信息中,中断信息和第一地址信息被相互关联,该中断信息识别中断的类型,该第一地址信息指定第一存储器中存储表示中断处理的数据的区域,当由中断信息识别的中断出现时执行与表示中断处理的数据相关的处理;以及
第二存储单元,其中
当处理器跳转到空闲状态时,处理器将存储在第一存储单元中的第一信息保存到第二存储单元中,并且在第一存储单元中存储第二信息,在第二信息中,中断信息和第二地址信息被相互关联,第二地址信息指定第二存储器中的将存储表示初始化处理的数据的区域。
9.如权利要求8所述的方法,其中,
当处理器在空闲状态中接收到中断时,处理器从存储在第一存储单元中的第二信息获取与所接收的中断的中断信息相关联的第二地址信息,通过使用所获取的第二地址信息访问第二存储器来获取表示初始化处理的数据,执行与所获取的表示初始化处理的数据相关的处理,并将保存在第二存储单元中的第一信息写回到第一存储单元中。
10.如权利要求9所述的方法,其中,
处理器获取与所接收的中断的中断信息对应的第一地址信息,通过访问第一存储器中的由所获取的第一地址信息指定的区域来获取与所接收的中断的中断信息对应的表示中断处理的数据,以及执行与所获取的表示中断处理的数据相关的处理。
11.如权利要求8-10中任一项所述的方法,其中
第一存储单元和第二存储单元被设置在第二存储器中。
12.如权利要求7所述的方法,其中
第一存储器在其中存储表示中断处理的数据,当中断出现时要执行与该表示中断处理的数据相关的处理,以及
在处理器完成初始化之后,处理器从第一存储器获取针对所接收的中断的表示中断处理的数据,并执行与所获取的表示中断处理的数据相关的处理。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-153615 | 2012-07-09 | ||
JP2012153615A JP2014016782A (ja) | 2012-07-09 | 2012-07-09 | 情報処理装置およびプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103543815A true CN103543815A (zh) | 2014-01-29 |
Family
ID=49879458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310283567.XA Pending CN103543815A (zh) | 2012-07-09 | 2013-07-08 | 信息处理设备和信息处理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140013140A1 (zh) |
JP (1) | JP2014016782A (zh) |
CN (1) | CN103543815A (zh) |
TW (1) | TW201411334A (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5787852B2 (ja) | 2012-09-07 | 2015-09-30 | 株式会社東芝 | 制御装置、情報処理装置、制御方法およびプログラム |
JP5802637B2 (ja) | 2012-09-21 | 2015-10-28 | 株式会社東芝 | 情報処理装置、情報処理方法およびプログラム |
JP6116941B2 (ja) | 2013-02-28 | 2017-04-19 | 株式会社東芝 | 情報処理装置 |
JP6071647B2 (ja) | 2013-02-28 | 2017-02-01 | 株式会社東芝 | 情報処理装置、動作状態制御方法及びプログラム |
JP6087662B2 (ja) | 2013-02-28 | 2017-03-01 | 株式会社東芝 | 制御装置、制御プログラム及び情報処理システム |
JP6054203B2 (ja) | 2013-02-28 | 2016-12-27 | 株式会社東芝 | 情報処理装置、デバイス制御方法及びプログラム |
JP2015064676A (ja) | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 情報処理装置、半導体装置、情報処理方法およびプログラム |
JP6184891B2 (ja) | 2014-03-12 | 2017-08-23 | 東芝メモリ株式会社 | 情報処理装置、半導体チップ、情報処理方法およびプログラム |
MX2017000142A (es) * | 2014-06-30 | 2017-07-28 | Tigenix S A U | Celulas estromales mesenquimatosas para tratar el sindrome de respuesta inflamatoria sistemica. |
JP7013359B2 (ja) * | 2018-11-02 | 2022-01-31 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ保持方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05224952A (ja) * | 1992-02-17 | 1993-09-03 | Tokyo Electric Co Ltd | 情報処理装置 |
JP2004288042A (ja) * | 2003-03-24 | 2004-10-14 | Fuji Xerox Co Ltd | 情報処理装置及び情報処理方法 |
CN1926519A (zh) * | 2003-12-24 | 2007-03-07 | 英特尔公司 | 用于节能的统一存储器组织 |
CN101088073A (zh) * | 2004-12-31 | 2007-12-12 | 英特尔公司 | 独立于操作系统的存储器功率管理 |
WO2010001682A1 (ja) * | 2008-06-30 | 2010-01-07 | シャープ株式会社 | 通信装置、通信装置の状態遷移方法および通信システム |
JP2010044460A (ja) * | 2008-08-08 | 2010-02-25 | Renesas Technology Corp | 電源制御装置、計算機システム、電源制御方法、電源制御プログラムおよび記録媒体 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4689087B2 (ja) * | 2000-08-22 | 2011-05-25 | キヤノン株式会社 | 情報処理装置及び省電力移行制御方法 |
JP2009169871A (ja) * | 2008-01-21 | 2009-07-30 | Konica Minolta Business Technologies Inc | 情報処理装置 |
-
2012
- 2012-07-09 JP JP2012153615A patent/JP2014016782A/ja active Pending
-
2013
- 2013-06-27 US US13/928,904 patent/US20140013140A1/en not_active Abandoned
- 2013-07-02 TW TW102123703A patent/TW201411334A/zh unknown
- 2013-07-08 CN CN201310283567.XA patent/CN103543815A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05224952A (ja) * | 1992-02-17 | 1993-09-03 | Tokyo Electric Co Ltd | 情報処理装置 |
JP2004288042A (ja) * | 2003-03-24 | 2004-10-14 | Fuji Xerox Co Ltd | 情報処理装置及び情報処理方法 |
CN1926519A (zh) * | 2003-12-24 | 2007-03-07 | 英特尔公司 | 用于节能的统一存储器组织 |
CN101088073A (zh) * | 2004-12-31 | 2007-12-12 | 英特尔公司 | 独立于操作系统的存储器功率管理 |
WO2010001682A1 (ja) * | 2008-06-30 | 2010-01-07 | シャープ株式会社 | 通信装置、通信装置の状態遷移方法および通信システム |
JP2010044460A (ja) * | 2008-08-08 | 2010-02-25 | Renesas Technology Corp | 電源制御装置、計算機システム、電源制御方法、電源制御プログラムおよび記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
TW201411334A (zh) | 2014-03-16 |
JP2014016782A (ja) | 2014-01-30 |
US20140013140A1 (en) | 2014-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103543815A (zh) | 信息处理设备和信息处理方法 | |
US8826051B2 (en) | Dynamic allocation of power budget to a system having non-volatile memory and a processor | |
EP2248023B1 (en) | Extended utilization area for a memory device | |
TWI472914B (zh) | 具有可移除式非揮發性半導體記憶體模組之硬碟驅動器、硬碟總成、膝上型電腦和用於非揮發性半導體記憶體模組移除檢測之硬碟控制器積體電路 | |
JP2016076251A (ja) | モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用 | |
TWI515747B (zh) | 用於動態記憶體功率管理之系統及方法 | |
JP2012529692A (ja) | メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止 | |
US9904350B2 (en) | Control device and computer program product | |
US8769319B2 (en) | Reducing power consumption in memory line architecture | |
US8788777B2 (en) | Memory on-demand, managing power in memory | |
JPWO2010035315A1 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
TW200422819A (en) | Method and apparatus for controlling a data processing system during debug | |
US9239742B2 (en) | Embedded systems and methods for threads and buffer management thereof | |
WO2005069148A2 (en) | Memory management method and related system | |
US10146483B2 (en) | Memory system | |
US10802742B2 (en) | Memory access control | |
US20140129759A1 (en) | Low power write journaling storage system | |
US10466917B2 (en) | Indirection structure prefetch based on prior state information | |
US20140223077A1 (en) | Memory system | |
CN102855162B (zh) | 一种数据更新方法、数据更新系统及存储器 | |
EP2581804A1 (en) | Electronic apparatus using NAND flash and memory management method thereof | |
CN113986001A (zh) | 芯片及控制方法 | |
JP2016026345A (ja) | メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止 | |
JP2011013836A (ja) | メモリ配置管理装置及びマイクロプロセッサ | |
CN106933558B (zh) | 一种电源控制方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140129 |