JP2004287046A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004287046A JP2004287046A JP2003078565A JP2003078565A JP2004287046A JP 2004287046 A JP2004287046 A JP 2004287046A JP 2003078565 A JP2003078565 A JP 2003078565A JP 2003078565 A JP2003078565 A JP 2003078565A JP 2004287046 A JP2004287046 A JP 2004287046A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- source circuit
- current source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】簡易な回路構成で、電流駆動発光素子の電流−電圧特性の経時変化に対する補正を行う表示装置を提供する。
【解決手段】本表示装置では、アクティブ素子１８の出力電流値がソース配線Ｓｊから供給された電流により設定されるように画素回路２６が構成され、ソース配線Ｓｊへ（電流プログラム用の）第２の電流源回路２４から電流が供給される。この第２の電流源回路２４は、電圧制御・電流出力の回路構成とされるため、第１の電流源回路２３から有機ＥＬ素子２２へ一定電流を与えたとき得られた陽極陰極間電圧を第２の電流源回路２４の制御電圧とすることにより、この有機ＥＬ素子２２の特性が経時変化するほど、より多くの電流値が発生するように補正される。このことにより、発光素子の輝度のバラツキ（焼き付け現象）や表示輝度の低下を抑制することができる。
【選択図】 図２
【解決手段】本表示装置では、アクティブ素子１８の出力電流値がソース配線Ｓｊから供給された電流により設定されるように画素回路２６が構成され、ソース配線Ｓｊへ（電流プログラム用の）第２の電流源回路２４から電流が供給される。この第２の電流源回路２４は、電圧制御・電流出力の回路構成とされるため、第１の電流源回路２３から有機ＥＬ素子２２へ一定電流を与えたとき得られた陽極陰極間電圧を第２の電流源回路２４の制御電圧とすることにより、この有機ＥＬ素子２２の特性が経時変化するほど、より多くの電流値が発生するように補正される。このことにより、発光素子の輝度のバラツキ（焼き付け現象）や表示輝度の低下を抑制することができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイやＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等の電流駆動素子を用いた表示装置に関し、より詳しくは当該表示装置におけるドライバ回路や画素回路に関する。
【０００２】
【従来の技術】
近年、有機ＥＬディスプレイやＦＥＤディスプレイ等の電流駆動発光素子が用いられたディスプレイの研究開発が活発に行われている。特に有機ＥＬディスプレイは、低電圧・低消費電力で発光が可能であるため、携帯電話やＰＤＡ（ Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）などの携帯機器用のディスプレイとして注目されている。
【０００３】
この有機ＥＬディスプレイの駆動回路を例示して説明する。図１３は、従来の画素回路の構成例を示す回路図である（非特許文献１参照）。この画素回路は、電流駆動発光素子である有機ＥＬ素子１２４と、この有機ＥＬ素子１２４に電流を与えて駆動する駆動用ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１１９と、この駆動用ＴＦＴ１１９を制御する選択用ＴＦＴ１２２と、スイッチング制御を行うスイッチ用ＴＦＴ１２１，１２３と、コンデンサ１２０とを備える。上記駆動用ＴＦＴ１１９のソース端子は電源配線Ｖｒｅｆおよびコンデンサ１２０の一端に接続され、そのドレイン端子はスイッチ用ＴＦＴ１２３を介して有機ＥＬ素子１２４の陽極（アノード端子）に接続され、そのゲート端子はスイッチ用ＴＦＴ１２１を介して選択用ＴＦＴ１２２のドレイン端子に接続されるとともにコンデンサ１２０の他端に接続される。選択用ＴＦＴ１２２のソース端子は、図示されないソースドライバ回路の電流源に繋がるソース配線Ｓｊに接続され、そのゲート端子は、スイッチ用ＴＦＴ１２１，１２３のゲート端子とともにゲート配線Ｇｉに接続される。また、有機ＥＬ素子１２４の陰極（カソード端子）は共通電極Ｖｃｏｍに接続される。
【０００４】
この画素回路では、スイッチ用ＴＦＴ１２３がＯＦＦ状態とされ、選択用ＴＦＴ１２２およびスイッチ用ＴＦＴ素子１２１がＯＮ状態とされるとき、電源配線Ｖｒｅｆからソース配線Ｓｊへ電流が流れる。この電流の量を図示されないソースドライバ回路の電流源で制御することにより、駆動用ＴＦＴ素子１１９の閾値電圧や電子移動度とは無関係に、駆動用ＴＦＴ素子１１９からソースドライバ回路で規定された電流量が流れるように、駆動用ＴＦＴ素子１１９のゲート電圧が設定される。その後、選択用ＴＦＴ１２２およびスイッチ用ＴＦＴ素子１２１がＯＦＦ状態とされ、スイッチ用ＴＦＴ１２３がＯＮ状態とされるとき、コンデンサ１２０に駆動用ＴＦＴ素子１１９のゲート電圧が保持されるため、駆動用ＴＦＴ素子１１９から有機ＥＬ素子１２４へ規定された上記の電流量が流れ続ける。
【０００５】
しかし、有機ＥＬ素子１２４のような電流駆動発光素子では、時間経過とともに同一電流値に対する発光輝度の低下が見られる。特に、有機ＥＬ素子ではこの供給電流値に対する発光輝度の低下、すなわち供給電流−発光輝度特性の劣化が顕著である。そのため、表示パネル内の各発光素子における発光履歴の違いに基づき発生する輝度のバラツキ（焼き付け現象）や表示輝度の低下を解消ないし抑制することは、有機ＥＬディスプレイを実用化するために解決すべき課題の１つとなっている。
【０００６】
この点、従来のドライバ回路には、有機ＥＬ素子の供給電流−発光輝度特性の劣化を補償するものがある（例えば、特許文献１参照）。図１４は上記ドライバ回路の構成を示す回路図である。このドライバ回路は、電源配線Ｐｊと、定電圧源Ｖｒｅｆと、定電流源１１２，１１７と、スイッチ回路１１０と、ＥＬ素子１０４，１０５と、選択用ＴＦＴ１０１と、駆動用ＴＦＴ１０２と、コンデンサ１０３と、ゲート配線Ｇｉと、ソース配線Ｐｊと、Ａ／Ｄ変換回路１１１，１１４と、輝度補正回路１１３と、輝度情報メモリ１１５と、Ｄ／Ａ変換回路１０７と、電圧増幅回路１０８とを備える。
【０００７】
上記スイッチ回路１１０は、電源配線Ｐｊに対し定電圧源Ｖｒｅｆまたは定電流源１１２を選択的に接続する。電源配線Ｐｊに対し定電流源１１２が接続される場合（この場合を以下では「測定モード」という）、選択用ＴＦＴ１０１のゲート端子に接続されるゲート配線Ｇｉに対してＯＮ電圧が供給されることにより発光する有機ＥＬ素子１０４の電流−電圧特性の経年変化が測定される。この測定モードでは、定電流源１１２より供給される電流が複数の有機ＥＬ素子１０４のいずれかの陽極に印加されるが、当該陽極電圧をＡ／Ｄ変換回路１１１でデジタルデータ化することにより得られる当該有機ＥＬ素子１０４の電流−電圧特性は、順に輝度情報メモリ１１５に書き込まれる。なお、この輝度情報メモリ１１５へのデータ書き込み時またはデータ読み出し時には、比較のために設けられる有機ＥＬ素子１０５の陽極電圧をＡ／Ｄ変換回路１１１でデジタルデータ化することにより得られる電流−電圧特性が参照される。また、電源配線Ｐｊに対し定電圧源Ｖｒｅｆが接続される場合（この場合を「表示モード」という）、記憶された輝度情報メモリ１１５のデータをＤ／Ａ変換回路１０７によりアナログデータ化することにより得られるアナログ電圧値が、制御信号として電圧増幅回路１０８に与えられる。図示されないソースドライバ回路から与えられる表示データ１０６の電圧は、この電圧増幅回路１０８によって有機ＥＬ素子１０４の輝度劣化特性が考慮された電圧に補正され、当該電圧はソース配線Ｓｊを介して対応する有機ＥＬ素子１０４を駆動する駆動用ＴＦＴ１０２のゲート端子に接続されるコンデンサ１０３により保持される。
【０００８】
【特許文献１】
特開２００２−２２９５１３号公報
【特許文献２】
特開２００２−２７８５１３号公報
【特許文献３】
特開２００２−２７８５１４号公報
【非特許文献１】
Ｍ．Ｔ．ジョンソン（Ｍ．Ｔ．Ｊｏｈｎｓｏｎ ）、他５名，「アクティブマトリクス ポリＬＥＤ ディスプレイ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＰｏｌｙＬＥＤ Ｄｉｓｐｌａｙｓ）」，ＩＤＷ’００，２０００年，ｐ．２３５−２３８
【０００９】
【発明が解決しようとする課題】
上述のように、従来の画素回路だけで有機ＥＬ素子の電流−輝度特性の劣化を補償することはできない。図１５は、或る有機ＥＬ素子に対して一定の電流を流したときの発光輝度の経時変化を示す図である。図では、初期輝度を１とする標準化輝度の時間的変化が正方形の測定点を繋ぐ線（ａ）として示され、（陽極−陰極間）電圧の時間的変化が菱形の測定点を繋ぐ線（ｂ）として示されている。このように、電流駆動発光素子、特に図１５に示すような有機ＥＬ素子は、電流−輝度特性が経時劣化する。そのため、与えられる電流によりプログラム（すなわち所定輝度が設定）される画素回路であっても、画素を表示する有機ＥＬ素子の発光履歴によっては輝度のバラツキ（焼き付け現象）や表示輝度の低下が発生するという課題がある。
【００１０】
また、特開２００２−２２９５１３号公報（特許文献１）に開示されるドライバ回路では、有機ＥＬ素子の電流−電圧特性を測定することにより、上記電流−輝度特性の経時変化を予測し補正する。しかし、この構成では、有機ＥＬ素子の電流−電圧特性をデジタルデータ化するためのＡ／Ｄ変換回路と、当該デジタルデータを保持するためのメモリ素子と、輝度劣化補正処理を行う回路と、デジタルデータを再度アナログ電圧化するためのＤ／Ａ変換回路が少なくとも必要となる。具体的には、少なくともＡ／Ｄ変換回路およびＤ／Ａ変換回路がソース配線Ｓｊ毎に１つずつと、有機ＥＬ素子の個数に等しいメモリ素子とが必要となる。しかし、現在の低温ポリシリコンＴＦＴのデザインルールによれば、ソース配線毎に６ｂｉｔのＤ／Ａ変換回路を組み込むのが限界であり、更にＡ／Ｄ変換回路やメモリまで組み込まなければならない上記ドライバ回路は、回路規模が大きくなりすぎるため実用的とはいえない。
【００１１】
そこで、本発明の目的は、簡易な回路構成によって、電流駆動発光素子の電流−輝度特性の経時変化に対する補正を行うことにより、電流駆動発光素子の輝度のバラツキ（焼き付け現象）や表示輝度の低下を抑制することができる表示装置を提供することである
【００１２】
【課題を解決するための手段】
第１の発明は、所定の第１および第２の配線の交差点近傍の領域に配置され、電流により駆動される電気光学素子と、当該電気光学素子に与えるべき出力電流を制御可能に構成されるアクティブ素子とを含む画素形成部を複数備えるとともに、外部から与えられるデータ信号に基づき前記第１の配線を駆動するドライブ回路を備えるアクティブマトリクス型の表示装置であって、
前記ドライブ回路は、
前記電気光学素子に対して所定の電流を与える第１の電流源回路と、
与えられる制御電圧によって出力電流が制御される電圧制御型の電流源である第２の電流源回路とを含み、
前記第２の電流源回路は、前記第１の電流源回路により与えられる所定の電流に応じて前記電気光学素子に生じる電圧に基づき、前記アクティブ素子により前記電気光学素子に与えられるべき電流を決定する電流を出力することを特徴とする。
【００１３】
一般に有機ＥＬ等の電流駆動素子へ一定電流を与えたとき、発光輝度は経時変化と供に減少する。このとき、この電流駆動素子へ一定電流を与えるのに必要な印加電圧も、経時変化と供に増大する。そこで、画素毎に配置された電流駆動素子へ一定電流を与え、その一定電流を与えるのに必要な印加電圧を調べれば、上記電気光学素子の経時変化が判る。そして、その経時変化に合わせて、電気を与えることにより光学的特性が変化する素子である上記電気光学素子へ与える電流値を補正すれば、上記電気光学素子の輝度劣化を補償できる。そこで、上記構成のように、ドライバ回路では電気光学素子へ所定電流を与える第１の電流源回路と、その時の電気光学素子に発生した電圧により、出力電流を補正できる第２の電流源回路を持つことで、電気光学素子の輝度劣化を補正し、本発明の課題を解決できる。
この第２の電流源回路の出力電流は以下のように設定する。
【００１４】
第２の発明は、第１の発明において、
前記第２の電流源回路は、
所定の第１の期間には、所定の基準電位が与えられることにより、当該基準電圧によって決定される出力電流が前記所定の電流に等しくなるように前記制御電圧と前記出力電流との関係を設定し、
前記第１の期間経過後の所定の第２の期間には、前記電気光学素子に生じる電圧が与えられることにより前記出力電流を決定し、
前記第１の電流源回路は、前記第２の期間に、前記電気光学素子に前記所定の電流を与えることにより前記電気光学素子に生じる電圧を前記第２の電流源回路に与えることを特徴とする。
【００１５】
上記第２の電流源回路は電圧制御電流出力源となるが、この第２の電流源回路は制御電圧振幅の増大に伴い出力電流値がバラツキを生じることがある。しかし上記手法により、上記基準電位を調整することで、上記第２の電流出力回路の印加電圧−出力電流特性のバラツキを抑えられるので好ましい。即ち、例えば予め所望の電流値において上記電気光学素子の陽極／陰極間で発生すると予想される平均電圧を上記基準電位として用いれば、その基準電圧と実際に上記電気光学素子の陽極／陰極間で発生する電位の差が小さくなり、上記制御電圧振幅の増大に伴い出力電流値がバラツキを抑えられるので好ましい。そして、この基準電位をユーザーが外部から設定可能としたり、周囲温度に合わせて自動調整したりできるので好ましい。
【００１６】
第３の発明は、第１または第２の発明において、
前記ドライブ回路は、前記電気光学素子に生じる電圧を保持して前記第２の電流源回路に与える電位保持手段をさらに含み、
前記第１の電流源回路は、前記第１の配線を介して前記電気光学素子に前記所定の電流を与えることにより前記電気光学素子に電圧を生じさせ、
前記第２の電流源回路は、前記電位保持手段により保持される電圧が与えられることにより決定される出力電流を前記第１の配線を介して前記アクティブ素子に流すことにより、当該アクティブ素子によって前記電気光学素子に与えられるべき電流を決定することを特徴とする。
【００１７】
上記構成では、第１の配線（例えばソース配線）のみを用いて、上記電気光学素子に電圧を生じさせて当該電圧に基づき上記アクティブ素子の電流値設定が行えるので、画素の開口率（画素面積に占める電気光学素子の比率）を大きく取ることができる。その結果、例えばアクティブ基板（ＴＦＴ基板）側が電気光学素子の発光面側に配置される場合、単位面積あたりの発光輝度を低く抑えられ、特性劣化を抑えることができ好ましい。
【００１８】
第４の発明は、第１または第２の発明において、
前記第１の配線と略平行に配置される所定の第３の配線をさらに備え、
前記第１の電流源回路は、前記第３の配線を介して前記電気光学素子に前記所定の電流を与え、
前記第２の電流源回路は、前記電気光学素子に生じる電圧が与えられることにより決定される出力電流を前記第１の配線を介して前記アクティブ素子に流すことにより、当該アクティブ素子によって前記電気光学素子に与えられるべき電流を決定することを特徴とする。
上記構成では、第１の配線（例えばソース配線）の他に第３の配線も必要とするが、例えばアクティブ基板（ＴＦＴ基板）側が電気光学素子の発光面と反対側の場合、第３の配線が増えても画素の開口率（画素面積に占める電気光学素子の比率）は変わらない。そこで、上記構成では上記電気光学素子に電圧を生じさせるのと同時に、上記アクティブ素子の電流値設定が行えるので、第２の配線（例えばゲート配線）あたりのアドレス期間を短くでき好ましい。
【００１９】
第５の発明は、第１から第４までのいずれか１つの発明において、
前記ドライブ回路は、
前記電気光学素子に与えられるべき電流を決定するための基準となる基準電圧を生じさせる電気素子と、
前記電気素子に流される電流に応じて生じる前記基準電圧を保持して前記第２の電流源回路に与える電位保持手段とを含み、
前記第１の電流源回路は、前記電気素子へ所定の電流を流すことにより、前記電位保持手段に保持されるべき前記基準電圧を生成し、
前記第２の電流源回路は、前記電位保持手段により保持される前記基準電圧が与えられることにより決定される出力電流が前記所定の電流に等しくなるように前記制御電圧と前記出力電流との関係を設定した後、前記電気光学素子に生じる電圧が与えられることにより前記出力電流を決定することを特徴とする。
【００２０】
上記第２の電流源回路は電圧制御電流出力源となるが、この第２の電流源回路は制御電圧振幅の増大に伴い出力電流値がバラツキを生じることがある。そこで、第２の電流源回路の出力電流を設定するとき、例えば電気光学素子の陽極／陰極間で予想される電圧を制御電圧として与え、制御電圧増大に伴う出力電流増大値のバラツキを抑えることが好ましい。そこで、例えば上記電気素子の印加電圧−電流特性を画素に配置した上記電気光学素子の印加電圧−電流特性に似せておく。そして、この電気素子へ所望の電流を与え、その発生した電圧を第２の電流源回路の電流設定時の基準電位とする。その結果、上記制御電圧の上記所望の電流が多段階にわたり変化しても、出力電流のバラツキを抑えられるので好ましい。また、この基準となる電気素子の電圧−電流特性が、画素形成部に含まれる電気光学素子と同様に経時変化すれば、この基準となる電気素子の経時変化と供に、画素の輝度が低下するので、電気光学素子の特性劣化の速度が落ちるという効果も発生し、好ましい。
【００２１】
【発明の実施の形態】
以下、添付図面を参照して本発明の各実施形態について説明する。なお、本発明の各実施形態において用いられるスイッチング素子は低温ポリシリコンＴＦＴやＣＧ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ（連続粒界結晶））シリコンＴＦＴなどで構成することが可能であるが、以下ではＣＧシリコンＴＦＴが用いられることとする。このＣＧシリコンＴＦＴの構成に関しては、犬飼和孝、他７名（半導体エネルギー研究所），「４．０インチＴＦＴ−ＯＬＥＤディスプレイおよび新ディジタル駆動方法（４．０−ｉｎ． ＴＦＴ−ＯＬＥＤ Ｄｉｓｐｌａｙｓ ａｎｄ ａ Ｎｏｖｅｌ Ｄｉｇｉｔａｌ Ｄｒｉｖｉｎｇ Ｍｅｔｈｏｄ）」，ＳＩＤ’００ Ｄｉｇｅｓｔ，２０００年，ｐ．９２４−９２７等において開示されているので、その詳細な説明は省略する。また、ＣＧシリコンＴＦＴの製造プロセスに関しては、高山徹、他６名（半導体エネルギー研究所），「連続粒界結晶シリコン技術とアクティブマトリクスディスプレイへの応用（ Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎｓ ｆｏｒ Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｄｉｓｐｌａｙ）」，ＡＭ−ＬＣＤ２０００，２０００年，ｐ．２５−２８等において開示されているので、その詳細な説明は省略する。さらに、以下の実施形態において用いられる電気光学素子である有機ＥＬ素子の構成については、Ｒ．Ｈ．フレンド（Ｒ．Ｈ．Ｆｒｉｅｎｄ），「平面パネルディスプレイ用ポリマー発光ダイオード（Ｐｏｌｙｍｅｒ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ ｆｏｒ ｕｓｅ ｉｎ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙｓ）」，ＡＭ−ＬＣＤ’０１，２００１年，ｐ．２１１−２１４等において開示されているので、その詳細な説明は省略する。なお、本明細書において、電気光学素子とは、有機ＥＬ素子の他、ＦＥＤ、ＬＥＤ、電荷駆動素子、液晶、Ｅインク（Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｋ）など、電気を与えることにより光学的な特性が変化する全ての素子をいうものとする。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る表示装置の基本的な構成を示す概略図である。本表示装置５２は、ソースドライブ回路５０と、このソースドライブ回路５０に接続される複数のソース配線Ｓ１〜Ｓｍ（ｍは所定の自然数）と、ゲートドライブ回路５１と、このゲートドライブ回路５１に接続される複数のゲート配線Ｇ１〜Ｇｎ（ｎは所定の自然数）と、隣り合う２つのソース配線と隣り合う２つのゲート配線とに囲まれた領域近傍の所定領域に設けられており表示画素を形成する画素形成部（以下では単に「画素」ともいう）Ａｉｊとを備える。なお以下では、複数のソース配線Ｓ１〜Ｓｍのうちの１つをソース配線Ｓｊ（ｊは１からｍまでの自然数）とよび、複数のゲート配線Ｇ１〜Ｇｎのうちの１つをゲート配線Ｇｉ（ｉは１からｎまでの自然数）とよぶ。
【００２３】
前述のように、本実施形態における画素Ａｉｊの発光素子には、有機ＥＬ素子が用いられる。図２は、この有機ＥＬ素子を含む画素回路および後述する出力回路の構成例を示す回路図である。この画素回路２６は、電気光学素子である有機ＥＬ素子２２と、この有機ＥＬ素子２２へ流すべき電流値を制御するアクティブ素子１８と、コンデンサ１７と、流すべき電流に対する導通状態と遮断状態とを切り替えるスイッチ素子１６，１９，２０，２１とを備える。なお、この表示装置では、アクティブ素子１８もスイッチ素子１６，１９，２０，２１も同じくＴＦＴにより構成されるが、アクティブ素子１８とスイッチ素子１６，１９，２０，２１とは上述のようにその機能が異なるため、ここでは異なる名称を与えて区別する。
【００２４】
この画素回路２６では、アクティブ素子１８のゲート端子とソース配線Ｓｊとの間にはスイッチ素子１６が接続され、そのドレイン端子とソース配線Ｓｊとの間にはスイッチ素子２１が接続され、そのソース端子と電源配線Ｖｒｅｆとの間にはスイッチ素子１９が接続される。また、コンデンサ１７の一端は、アクティブ素子１８のゲート端子に接続され、コンデンサ１７の他端は、電源配線Ｖｒｅｆに接続される。さらに、有機ＥＬ素子２２の陽極は、スイッチ素子２０を介してアクティブ素子１８のドレイン端子に接続され、有機ＥＬ素子２２の陰極は共通電極Ｖｃｏｍに接続される。さらにまた、スイッチ素子１６のゲート端子にはゲート配線Ｇｉが接続され、スイッチ素子１９のゲート端子には制御配線Ｆｉが接続され、スイッチ素子２０のゲート端子には制御配線Ｈｉが接続され、スイッチ素子２１のゲート端子には制御配線Ｅｉが接続される。これらの制御配線Ｆｉ，Ｈｉ，Ｅｉは、ゲート配線Ｇｉと並行に配置されており、表示装置全体ではそれぞれｎ本ずつが備えられる。また、これらの制御配線Ｆｉ，Ｈｉ，Ｅｉは、ゲートドライバ回路５１に含まれる図示されない所定の制御部に接続されている。
【００２５】
画素回路２６のソース配線Ｓｊは、図１に示すソースドライブ回路５０に接続される。このソースドライブ回路５０は、外部から与えられるデータ信号ＤＡｉｊを図示しないシフトレジスタ回路で転送した後、これをラッチ回路で保持し、この保持値に基づき、内蔵されるｍ個の電流発生回路により電流値が作られる。この電流値に基づきソースドライブ回路５０に含まれるｍ個のうちのｊ番目の出力回路２７は、対応するソース配線Ｓｊに電流を供給する。本表示装置は、この出力回路２７に特徴を有している。以下、図２を参照して、出力回路２７につき説明する。
【００２６】
図２に示すように、出力回路２７は、第１の電流源回路２３と、第２の電流源回路２４とを含む。第１の電流源回路２３は、画素回路２６に繋がるソース配線Ｓｊにスイッチ素子５を介して接続され、第２の電流源回路２４は、当該ソース配線Ｓｊにスイッチ素子１１を介して接続される。また、スイッチ素子５のゲート端子には制御信号線ＳＡｊが接続され、スイッチ素子１１のゲート端子には制御信号線ＳＢｊが接続される。これらの制御信号線ＳＡｊ，ＳＢｊおよび後述する制御信号線ＳＣｊ，ＰＡｊ，ＰＢｊ，ＰＣｊは、ソーストドライバ回路５０に含まれる図示されない所定の制御部に接続される。
【００２７】
第１の電流源回路２３は、アクティブ素子２と、コンデンサ１と、スイッチ素子３，４とを含む。コンデンサ１は、アクティブ素子２のソース端子とゲート端子との間に接続される。スイッチ素子３は、アクティブ素子２のドレイン端子とゲート端子との間に接続される。スイッチ素子４は、アクティブ素子２のドレイン端子と電流設定配線Ｉｐとの間に接続される。これらのスイッチ素子３，４のゲート端子には制御信号線ＰＡｊが接続される。また、電流設定配線Ｉｐには、図示されない定電流源から、選択された画素形成部へ入力されるべき電流が供給される。この第１の電流源回路２３では、スイッチ素子３，４が制御信号線ＰＡｊからの信号によりＯＮ状態とされるとき、電流設定配線Ｉｐから与えられる電流値がアクティブ素子２から出力されるように、アクティブ素子２のゲート端子に繋がるコンデンサ１の電位が設定される。
【００２８】
第２の電流源回路２４は、アクティブ素子７と、コンデンサ８，９と、スイッチ素子６，１０とを含む。コンデンサ８，９の一端はアクティブ素子７のゲート端子に接続され、コンデンサ８の他端は接地され、コンデンサ９の他端は後述する電位保持手段として機能するコンデンサ１２に接続される。スイッチ素子１０は、アクティブ素子７のゲート端子と第１の電流源回路２３の出力端子（すなわちアクティブ素子２のドレイン端子）との間に接続される。スイッチ素子６は、アクティブ素子７のソース端子と第１の電流源回路２３の出力端子との間に接続される。これらのスイッチ素子６，１０のゲート端子には制御信号線ＰＢｊが接続される。この第２の電流源回路２４では、スイッチ素子６，１０が制御信号線ＰＢｊからの信号によりＯＮ状態とされるとき、第１の電流源回路２３から与えられる出力電流値がアクティブ素子７から出力されるように、アクティブ素子７のゲート端子に繋がるコンデンサ８の電位が設定される。
【００２９】
さらに、出力回路２７は、第１の電流源回路２３および第２の電流源回路２４のほかに以下の構成を含む。アクティブ素子７のゲート端子には、コンデンサ９を介し、電位保持手段として機能するコンデンサ１２が接続される。よって、アクティブ素子７のゲート電位は、コンデンサ１２の電位変化にしたがって変化する。このコンデンサ１２と電圧設定配線Ｖ０の基準電位を示す信号を出力する基準電源回路２５との間には、スイッチ素子１３が接続され、このコンデンサ１２と第１の電流源回路２３の出力端子との間にはスイッチ素子１４が接続される。また、スイッチ素子１３のゲート端子には制御信号線ＰＣｊが接続され、スイッチ素子１４のゲート端子には制御信号線ＳＣｊが接続される。
【００３０】
なお、本実施形態における上記基準電源回路２５の基準電位は、外部から抵抗分圧回路等により与えられるものとする。この構成によれば、外部のユーザーにより基準電位を設定することが可能となるため、表示パネルの輝度が自由に調整できる利点が得られる。
【００３１】
上述のように構成される出力回路２７および画素回路２６は、画素形成部に含まれる有機ＥＬ素子の供給電流値に対する発光輝度の低下、すなわち有機ＥＬ素子の電流−輝度特性の劣化を補正するように動作する。この動作について、以下に説明する。
【００３２】
ここで、上述のように電圧設定配線Ｖ０の基準電位は外部から供給されることから一定値となるため、第１の電流源回路２３から各画素Ａｉｊに含まれる有機ＥＬ素子２２へ与えられる電流値は一定であることが好ましい。この第１の電流源回路２３から出力される電流値を設定するため、制御信号線ＰＡｊをＨＩＧＨレベル（ＯＮ電位）を示すＶＨ電位とすることにより、スイッチ素子３，４をＯＮ状態とし、アクティブ素子２のドレイン・ゲート間を短絡させアクティブ素子２から電流設定配線Ｉｐへ向け所定の電流を流す。このことにより、第１の電流源回路２３の（アクティブ素子２から出力される）電流値が設定される。その後、制御信号線ＰＡｊをＶＬ電位として、スイッチ素子３，４をＯＦＦ状態とし、更に制御信号線ＰＢｊ，ＰＣｊをＶＨ電位とすることにより、スイッチ素子６，１０，１３をＯＮ状態とする。このことにより、第２の電流源回路２４へ電圧設定配線Ｖ０の基準電位が与えられ、第１の電流源回路２３から第２の電流源回路２４へ電流が供給される。そして、この電流が流れるように、第２の電流源回路２４の（アクティブ素子７のゲート電位が設定され、その）出力電流値が設定される。このような出力電流の設定動作は、ｍ個の出力回路２７につき順次行われる。図３は、上記出力電流設定動作のタイミングを示す図である。図３に示すように、制御信号線ＰＡｊをＶＨ電位とした後、制御信号線ＰＢｊ，ＰＣｊをＶＨ電位とする動作が、ｊ＝１からｊ＝ｍまで順番に繰り返される。
【００３３】
以上のように、第１の電流源回路２３および第２の電流源回路２４の出力電流値が基準電位印加時での電流値により設定された後、以下に説明する所定のタイミングで第１の電流源回路２３により画素Ａｉｊに含まれる有機ＥＬ素子２２へ電流が供給されるとともに、それにより得られた電圧に基づき、第２の電流源回路２４からの出力電流値が補正される。この補正電流値に基づき、画素Ａｉｊに含まれるアクティブ素子１８の出力電流が設定される点に本表示装置の特徴がある。以下、この動作について、図４を参照して説明する。
【００３４】
図４は、各信号線における電位変化のタイミングを示す図である。図４に示す信号線の電位は、出力回路２７の各制御信号線および画素回路２６の制御配線に印加される電圧である。なお、図４に示す制御信号線ＳＡｊ，ＳＢｊ，ＳＣｊ，および図４に示されない制御信号線ＰＡｊ，ＰＢｊ，ＰＣｊと、図４に示す制御配線Ｆｉ（Ｆ１，Ｆ２，Ｆ３，…），Ｅｉ（Ｅ１，Ｅ２，Ｅ３，…），Ｈｉ（Ｈ１，Ｈ２，Ｈ３，…）とは、前述した図示されない所定の制御部にそれぞれ接続されており、これらの制御装置により所定のタイミングでの電位変化が与えられる。また、図に示す１フレーム期間は、複数のフィールド期間からなり、その各フィールド期間において、図１に示す画素Ａ１ｊから画素Ａｎｊまでに含まれる各アクティブ素子１８の出力電流が規定されることにより、時間分割による多階調表示が実現される。
【００３５】
まず、時刻０から時刻ｔ１までの間（以下この長さの期間を「単位期間ｔ１」という）、図の３行目に示される制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１４はＯＮ状態となる。よって、第１の電流源回路２３の出力電位が第２の電流源回路２４に与えられる。また、図の１行目に示される制御信号線ＳＡｊはＶＨ電位とされるため、スイッチ素子５はＯＮ状態となる。よって、制御配線Ｅｉ（ここでは図の６行目に示される制御配線Ｅ１）により選択された画素Ａｉｊ（ここでは画素Ａ１ｊ）の有機ＥＬ素子２２に対し、第１の電流源回路２３から一定電流が供給される。すなわち、画素Ａ１ｊに対応する制御配線Ｅ１と制御配線Ｈ１がＶＨ電位とされ、制御配線Ｆ１はＬＯＷレベル（ＯＦＦ電位）を示すＶＬ電位とされるため（なお、制御配線Ｇ１はＶＨ電位でもＶＬ電位でもよい）、スイッチ素子２１，２０はＯＮ状態となり、スイッチ素子１９はＯＦＦ状態となる。よって、第１の電流源回路２３からソース配線Ｓｊを介して、対応する画素Ａ１ｊに含まれる有機ＥＬ素子２２に一定電流が供給される。
【００３６】
ここで、前述の図１５に示すように、有機ＥＬ素子２２が定電流で駆動される場合の陽極（アノード）−陰極（カソード）間電圧は、電流−輝度特性の劣化とともに増加する。したがって、この有機ＥＬ素子２２へ第１の電流源回路２３から一定電流を供給する以上、その第１の電流源回路２３からの出力電圧は、有機ＥＬ素子の陽極−陰極間電圧の増大とともに増大するため、結局、有機ＥＬ素子２２の電流−輝度特性の劣化とともに増加することになる。そして、この電流源回路２３の出力電圧の増加は、その電位が増加する分だけコンデンサ９を介してアクティブ素子７のゲート端子電位を増加させるように働く。
【００３７】
次に、時刻ｔ１から時刻２ｔ１までの間、制御信号線ＳＣｊはＶＬ電位とされるため、スイッチ素子１４はＯＦＦ状態となる。よって、コンデンサ１２の電位が保持される。また、制御信号線ＳＡｊはＶＬ電位とされるため、スイッチ素子５はＯＦＦ状態となり、制御信号線ＳＢｊ（但し対応するデータ信号ＤＡｉｊが「１」であるソース配線Ｓｊに限られる）はＶＨ電位とされるため、スイッチ素子１１はＯＮ状態となる。よって、第２の電流源回路２４からコンデンサ１２の電位により補正された電流値がソース配線Ｓｊに供給される。ここで、画素Ａ１ｊに対応する制御配線Ｈ１がＶＬ電位とされるため、スイッチ素子２０はＯＦＦ状態となり、制御配線Ｆ１がＶＨ電位とされるため、スイッチ素子１９はＯＮ状態となり、制御配線（ゲート配線）Ｇ１がＶＨ電位とされるため、スイッチ素子１６はＯＮ状態となる。この結果、電源配線Ｖｒｅｆからアクティブ素子１８（およびスイッチ素子２１，１１）を通って第２の電流源回路２４に電流が流れる。また、アクティブ素子１８のゲート電位は、このときの第２の電流源回路２４により設定された電流値がアクティブ素子１８を流れるよう設定される。以上の結果、アクティブ素子１８に設定される電流値は、有機ＥＬ素子２２へ所定の電流を流すために必要な陽極−陰極間電圧の増大とともに増加する。
【００３８】
次に、時刻２ｔ１から時刻４ｔ１までの間は、次の画素Ａ２ｊの選択動作等が行われるが、その動作は時刻０から時刻２ｔ１までの上記動作と同様であり、その後もこの動作が同様に繰り返されるため、以後の説明は省略する。
【００３９】
ここで、有機ＥＬ素子において、一定電流を与えるときの印加電圧の変化（電流−電圧特性）と、一定輝度を保つために必要な電流値の変化（電流−輝度特性）とについて、図５を参照して説明する。図５は、有機ＥＬ素子が定電流で駆動される場合の陽極−陰極間電圧の時間的変化と一定輝度で駆動される場合の電流値との時間的変化を示す図である。図では、上記電圧の時間的変化が菱形の測定点を繋ぐ線（ａ）として示され、上記電流の時間的変化が正方形の測定点を繋ぐ線（ｂ）として示されている。図に示されるように、有機ＥＬ素子の電流−輝度特性劣化を補償するためには、有機ＥＬ素子に流すべき電流値を、電圧の増加とともに増やす必要がある。そこで、上記第１の電流源回路２３は、有機ＥＬ素子２２に対して所定の電流を与え、その有機ＥＬ素子２２の陽極−陰極間電圧の変化に基づき、第２の電流源回路２４からの出力電流を補正する。このことにより、有機ＥＬ素子２２へ流すべき電流値を有機ＥＬ素子の電流−輝度特性の劣化とともに増大させることができるため、その輝度劣化を補正することが可能となる。
【００４０】
また、データ信号ＤＡｉｊが「０」であるソース配線Ｓｊに対応する制御信号線ＳＢｊは、時刻ｔ１から時刻２ｔ１までの間もＶＬ電圧とされるため、ソース配線Ｓｊから流れ出る電荷の経路が遮断される。その結果、当該ソース配線Ｓｊの電位はアクティブ素子１８がＯＦＦ状態となるまで増加し、電源配線Ｖｒｅｆからアクティブ素子１８の閾値電位が差し引かれた電位で安定する。この電位はアクティブ素子１８のゲート電圧とされるため、結局アクティブ素子１８には電流が流れない条件が設定されることになる。
【００４１】
なお、上記輝度補正動作は、各有機ＥＬ素子の発光輝度を直接測定して補正しているわけではない。そのため、図５に示す有機ＥＬ素子の電流−電圧特性と電流−輝度特性との関係のバラツキや、第２の電流源回路２４に含まれるアクティブ素子７の閾値や移動度などの特性のバラツキにより、各有機ＥＬ素子の輝度は変化する。そこで、上記バラツキ範囲の最大輝度が初期輝度より小さくなるように、図２に示すコンデンサ８，９，１２の容量比を調整することが好ましい。この調整により、電流−輝度特性が劣化した有機ＥＬ素子に対して初期設定電流より多くの電流が与えられることがなくなるため、輝度劣化の加速的な進行を抑制することができる。ここで、全ての有機ＥＬ素子には補正された電流が与えられるため、補正されない電流が与えられる場合よりもその輝度は比較的高くなる。したがって、全ての有機ＥＬ素子の輝度劣化が緩和される。
【００４２】
以上のように、一般に有機ＥＬ素子等の電流駆動型の発光素子へ一定電流を与えたとき、その発光輝度は経時変化とともに減少し、また、この電流駆動型の発光素子へ一定電流を与えるために必要な印加電圧も、経時変化とともに増大する。そこで、上記アクティブ素子１８の出力電流値がソース配線Ｓｊから供給された電流により設定されるように画素回路２６を構成し、ソース配線Ｓｊへ（電流プログラム用の）第２の電流源回路２４から電流を供給する。ここで、第２の電流源回路２４は電圧制御・電流出力の回路構成とされるため、制御電圧を増大させることにより、出力電流を増大させることができる。よって、この制御電圧として有機ＥＬ素子２２へ一定電流を与えたとき得られた印加電圧を用いることにより、この有機ＥＬ素子２２の特性が経時変化するほど、より多くの電流値が発生するように、第２の電流源回路２４を構成できる。このことにより、有機ＥＬ素子２２の特性の経時変化とともに、その有機ＥＬ素子２２へ与えられる電流値が増大させられるため、表示装置の輝度低下を抑える効果が得られる。
【００４３】
また、上記第２の電流源回路２４へ与えられる電圧設定配線Ｖ０の基準電位は外部から抵抗分圧等で与えられる。この構成は、第１の電流源回路２３から上記有機ＥＬ素子２２へ与えられる電流値が一定の場合（または電流が流れるか流れないかの２値状態をとる場合）にのみ有効となる。なぜなら、もし上記有機ＥＬ素子２２へ与えられる電流値が変動するならば、陽極−陰極間電圧もまた変動するため、変動が経時変化によるものなのか、電流変化によるものなのかが判別しにくくなるからである。これにより、ユーザーは外部から基準電位を設定して輝度を変更することができ、また温度変化等にかかわらず基準電位が一定に保たれるといった利点が得られる。
【００４４】
（第２の実施形態）
本発明の第２の実施形態に係る表示装置の基本的な構成は、ソースドライブ回路および画素回路の構成および動作が一部異なる点を除き、上記第１の実施形態に係る表示装置５２とほぼ同様である。そこで、同一または対応する構成要素には同一の参照符号を付してその詳しい説明を省略する。本実施形態の表示装置は、上記図２に示す電流源回路２４よりもＴＦＴ特性のバラツキに基づく出力電流の影響が小さくなる電源回路を備える。まず、このＴＦＴ特性のバラツキに基づく影響について説明する。
【００４５】
図６は、図５に示す一定電流を与えるときの印加電圧と、一定輝度を保つために必要な電流値との関係を示す図である。図中の横軸は、上記印加電圧であり、縦軸は、上記電流値である。また、図中の直線Ａ−Ａ’は、上記関係の近似直線である。この直線Ａ−Ａ’が示すように、電圧の変化量ΔＶと電流の変化量ΔＩの間にはほぼ比例関係が成立する。そこで、本実施形態における第２の電流源回路は、与えられる有機ＥＬ素子の陽極／陰極間電圧の変化量ΔＶに対し、出力する電流値の変化量ΔＩがほぼ比例するように構成されることが好ましい。
【００４６】
図７は、図２に示す第２の電流源回路２４に含まれるコンデンサ１２に対する印加電圧と出力電流との関係を示す図である。なお、図の縦軸は印加電圧であり、横軸は出力電流である。また、図中の線は、ＴＦＴの閾値ｖｔｈおよび移動度μが所定の値に設定されるときの印加電圧に対する出力電流の変化を示す。ここでは、ＴＦＴの閾値ｖｔｈおよび移動度μの値が条件１から条件５までの５種類の異なる条件として設定されることにより、それぞれの条件における印加電圧と出力電流との関係がＴＦＴ特性のバラツキを示すものとしてシミュレーションされる。
【００４７】
図７に示すように、コンデンサ１２への印加電圧が４Ｖのときの出力電流は、条件１から条件５までほぼ同じような値となる。これは、第２の電流源回路２４の出力電流を設定するときのコンデンサ１２の電圧が上記４Ｖとなるよう設定したためである。にもかかわらず、出力電流に上記各条件毎のバラツキが見られるのは、スイッチ素子７のゲート・ドレイン間の浮遊容量に基づきそのゲート電圧が変化するためであると考えられる。
【００４８】
ここで、図２に示す第２の電流源回路２４に含まれるアクティブ素子７のゲート電圧Ｖｇが変化したとき、アクティブ素子７のドレイン端子はＧＮＤ電位に固定されているので、アクティブ素子７を流れる電流Ｉは、ゲート・ドレイン間電圧をＶｇｄとし、比例定数をｋとするとき、次式（１）の関係を保って変化する。
Ｉ＝ｋ・μ（Ｖｇｄ２ ／２） …（１）
【００４９】
この式（１）に基づき、ゲート・ドレイン間電圧をＶｇｄとして、有機ＥＬ素子の陽極−陰極間電圧の変化量ΔＶと出力電流の変化量ΔＩの関係を整理すると、次式（２）のように示される。
【００５０】
したがって、上式（２）を参照すると、電位変化量ΔＶが十分に小さいとき、電流変化量ΔＩは電位変化量ΔＶに比例するとみなすことができる。ただ、図７のシミュレーション結果を参照すると、電位変化量ΔＶが大きくなるほど電流変化量ΔＩはバラツキを生じるため、ＴＦＴの特性バラツキの影響を受けることがわかる。
【００５１】
そこで、上記影響を低減するため、本実施形態では、図２に示す第２の電流源回路２４に代えて、図８に示す第２の電流源回路２９が用いられる。図８は、有機ＥＬ素子を含む画素回路およびこの第２の電流源回路２９を含む出力回路の構成例を示す回路図である。図８に示されるように、第２の電流源回路２９には、図２に示すアクティブ素子７に代えて、同じ位置にアクティブ素子３３が設けられる。このアクティブ素子３３のドレイン端子とゲート端子の間には、図２に示すコンデンサ８に代えてコンデンサ３２が接続され、そのドレイン端子と電源（ＧＮＤ）端子との間には、抵抗値Ｒの抵抗素子３４が新たに接続される。この構成により、アクティブ素子３３のゲート電圧が増加するとともに流れる電流も増加するが、このアクティブ素子３３を流れる電流が増加すると、アクティブ素子３３のドレイン端子の電位（即ち抵抗素子３４の電位ドロップ）が増加する。このことにより、アクティブ素子３３のドレイン・ゲート間電圧差の上昇が抑えられるため、ＴＦＴ特性のバラツキによる影響が低減される。
【００５２】
図９は、上記第２の電流源回路２９に含まれるコンデンサ１２に対する印加電圧と出力電流との関係を示す図である。なお、図の縦軸、横軸、図中の線は、図７と同様であるため説明を省略する。ここでは、上記第２の電流源回路２９のコンデンサ１２に印加される電圧を変化させたときの出力電流の変化がシミュレーションされている。この図９と前述の図７とを比較参照することにより、本実施形態における電流源回路２９の方が第１の実施形態における電流源回路２４よりも、ＴＦＴ特性のバラツキによりその出力電流が受ける影響がより小さいことがわかる。
【００５３】
以下、この電流源回路２９を含む出力回路３５および画素回路３１の構成及び動作につき説明する。なお、電流源回路２９の構成については前述したとおりである。また、図８に示す第１の電流源回路２３の構成は、図２に示す電流源回路２３と同様であるため、ここではその説明を省略する。
【００５４】
出力回路３５は、第１の電流源回路２３および第２の電流源回路２９のほかに以下の構成を含む。アクティブ素子３３のゲート端子には、コンデンサ９を介し、電位保持手段として機能するコンデンサ１２が接続される。よって、アクティブ素子３３のゲート電位は、コンデンサ１２の電位変化にしたがって変化する。このコンデンサ１２と、画素形成部に配置される有機ＥＬ素子と同一または類似する素子である電気素子２８の陽極との間には、スイッチ素子１３が接続され、このコンデンサ１２と第１の電流源回路２３の出力端子との間にはスイッチ素子１４が接続される。スイッチ素子１３のゲート端子には制御信号線ＰＣｊが接続され、スイッチ素子１４のゲート端子には制御信号線ＳＣｊが接続される。また、画素回路３１に繋がるソース配線Ｓｊには、第１の電流源回路２３がスイッチ素子５を介して接続され、第２の電流源回路２９がスイッチ素子１１を介して接続され、ＯＦＦ電位である電圧設定配線Ｖｏｆｆがスイッチ素子１５を介して接続される。また、スイッチ素子１３のゲート端子には制御信号線ＰＣｊが接続され、スイッチ素子１４のゲート端子には制御信号線ＳＣｊが接続され、スイッチ素子１５のゲート端子には制御信号線ＳＤｊが接続される。
【００５５】
画素回路３１は、図２に示す画素回路２６からスイッチ素子１９，２０が省略された構成である。すなわち、この画素回路３１では、アクティブ素子１８のゲート端子とソース配線Ｓｊの間にはスイッチ素子１６が接続され、そのドレイン端子とソース配線Ｓｊの間にはスイッチ素子２１が接続され、そのソース端子は電源配線Ｖｒｅｆに接続される。また、コンデンサ１７の一端は、アクティブ素子１８のゲート端子に接続され、その他端は電源配線Ｖｒｅｆに接続される。さらに、有機ＥＬ素子２２の陽極は、アクティブ素子１８のドレイン端子に接続され、その陰極は共通電極Ｖｃｏｍに接続される。さらにまた、スイッチ素子１６のゲート端子にはゲート配線Ｇｉが接続され、スイッチ素子２１のゲート端子には制御配線Ｅｉが接続される。
【００５６】
以上のように構成される出力回路３５および画素回路３１は、画素形成部に含まれる有機ＥＬ素子の電流−輝度特性の劣化を補正するように動作する。すなわち、後述する所定の第１の期間において、画素回路３１に与えるべき電流を設定（プログラム）する第２の電流源回路２９に基準電位が与えられるとき、その出力電流値が設定される。また、所定の第２の期間において、第１の電流源回路２３から上記有機ＥＬ素子へ電流が与えられることによりその陽極−陰極端子間に電圧を発生させ、この電位が第２の電流源回路２９へ与えられるとき、第２の電流源回路２９の出力電流値が補正される。この動作について、以下に説明する。
【００５７】
図１０は、各信号線における電位変化のタイミングを示す図である。図１０に示す信号線の電位は、出力回路３５の各制御信号線および画素回路３１の制御配線に印加される電圧である。
【００５８】
時刻０から時刻ｔ１までの間、図の２行目に示される制御信号線ＰＡｊはＶＨ電位とされるため、スイッチ素子３，４はＯＮ状態となる。よって、第１の電流源回路２３の出力電流値が電流設定配線Ｉｐｊにより与えられる電流値に設定される。なお、この電流設定配線Ｉｐｊには図示されない複数の電流源回路が接続されており、これら複数の電流源回路の１つまたは複数のＯＮ／ＯＦＦ状態を制御することにより、多段階の電流値出力が得られる。また、この電流設定配線Ｉｐｊ毎に上記複数の電流源回路を設けることで、時刻０から時刻ｔ１までの間に同時に全ての第１電流出力回路２３の出力電流を設定できる。
【００５９】
時刻ｔ１から時刻２ｔ１までの間、制御信号線ＰＡｊはＶＬ電位となるため、スイッチ素子３，４はＯＦＦ状態となる。また制御信号線ＰＣｊおよび制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１３，１４はＯＮ状態となる。よって、第１の電流源回路２３の出力電位が電気素子２８に流される。
【００６０】
時刻２ｔ１から時刻３ｔ１までの間（この期間を「第１の期間」という）、制御信号線ＰＣｊおよび制御信号線ＳＣｊはＶＬ電位とされるため、スイッチ素子１３，１４はＯＦＦ状態となる。そのため、第１の電流源回路２３の出力電位から電流を与えられていたときの電気素子２８の陽極−陰極間電圧は、電位保持手段として機能するコンデンサ１２に保持される。また、図の４行目に示される制御信号線ＰＢｊがＶＨ電位とされるため、スイッチ素子６，１０はＯＮ状態となり、第１の電流源回路２３に設定された電流値がｎチャネルＴＦＴであるアクティブ素子３３に与えられる。このとき、ｎチャネルＴＦＴであるアクティブ素子３３のソース・ゲート端子間が短絡されるため、第１の電流源回路２３よりソース端子に所望の電流が与えられる。したがって、ｎチャネルＴＦＴであるアクティブ素子３３のゲート端子の電圧は、このときの電流値を流すことのできる電圧値に設定される。
【００６１】
このように第１の電流源回路２３から電気素子２８に電流値が流されるときの当該電気素子２８の陽極−陰極間電圧がコンデンサ１２に保持されることにより、第１の電流源回路２３を用いて基準電位を発生させ、この電位を用いて第２の電流源回路２９の出力電流がプログラムできる。このことにより、アナログ階調に対応した電流出力が用いられる場合であっても必要な基準電位を得ることができる。
【００６２】
また、この第１の期間において、図の７行目に示される制御信号線ＳＤｊがＶＨ電位とされるため、ソース配線ＳｊにｐチャネルＴＦＴであるアクティブ素子１８をＯＦＦ状態とする電位が電圧設定配線Ｖｏｆｆより与えられる。このとき、選択すべきゲート配線ＧｉにＶＨ電位が印加されることにより、対応する画素Ａ１ｊに含まれるｐチャネルＴＦＴであるアクティブ素子１８はＯＦＦ状態となる。
【００６３】
時刻３ｔ１から時刻４ｔ１までの間（この期間を含む時刻３ｔ１から時刻５ｔ１までの期間を本実施形態では「第２の期間」という）、制御信号線ＰＢｊがＶＬ電位とされるため、スイッチ素子６，１０はＯＦＦ状態となる。よって、アクティブ素子３３のゲート端子の電位が保持される。また、図の６行目に示される制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１４はＯＮ状態となる。よって、第１の電流源回路２３の出力電位がコンデンサ１２へ与えられる。このとき、図の１行目に示される制御信号線ＳＡｊがＶＨ電位とされるため、スイッチ素子５はＯＮ状態となる。よって、制御配線Ｅｉにより選択された画素Ａｉｊの有機ＥＬ素子２２へ第１の電流源回路２３から所望の電流が供給される。また、画素Ａ１ｊに対応する制御配線Ｅ１がＶＨ電位とされるため、スイッチ素子２１がＯＮ状態となり、第１の電流源回路２３からソース配線Ｓｊを介して、対応する画素Ａ１ｊに含まれる有機ＥＬ素子２２に一定電流が供給される。
【００６４】
ここで、前述のように、有機ＥＬ素子２２へ第１の電流源回路２３から所定の電流を供給すると、その第１の電流源回路２３からの出力電圧は、有機ＥＬ素子の陽極−陰極間電圧の増大とともに増大する。このため、有機ＥＬ素子２２の電流−輝度特性の劣化とともに増加することになる。そして、この電流源回路２３の出力電圧はコンデンサ１２に保持されるため、この出力電圧の増加は、その電位が増加する分だけコンデンサ９を介してアクティブ素子３３のゲート端子電位を増加させるように働く。
【００６５】
（本実施形態の第２の期間に含まれる）時刻４ｔ１から時刻５ｔ１までの間、制御信号線ＳＣｊはＶＬ電位とされるため、スイッチ素子１４はＯＦＦ状態となる。そのため、そのとき与えられていた電位がコンデンサ１２に保持される。また、図の１行目に示される制御信号線ＳＡｊはＶＬ電位とされるため、スイッチ素子５はＯＦＦ状態となり、図の３行目に示される制御信号線ＳＢｊはＶＨ電位とされるため、スイッチ素子１１はＯＮ状態となる。よって、第２の電流源回路２９にコンデンサ１２の電位により補正された電流値がソース配線Ｓｊから供給される。ここで、画素Ａ１ｊに対応する制御配線（ゲート配線）Ｇ１がＶＨ電位とされるため、スイッチ素子１６がＯＮ状態となり、制御配線Ｅ１がＶＨ電位とされるため、スイッチ素子２１がＯＮ状態となる。この結果、電源配線Ｖｒｅｆからアクティブ素子１８（およびスイッチ素子２１，１１）を通って第２の電流源回路２９に電流が流れる。また、アクティブ素子１８のゲート電位は、このときの第２の電流源回路２９により設定された電流値がアクティブ素子１８を流れるよう設定される。以上の結果、アクティブ素子１８に設定される電流値は、有機ＥＬ素子２２へ所定の電流を流すために必要な陽極−陰極間電圧の増大とともに増加する。
【００６６】
ここで、上記アクティブ素子１８に設定される電流値は、第２の電流源回路２９により設定される電流値が０の場合、０となるよう設定される。しかし、この場合、アクティブ素子１８のゲート電圧は、電源配線Ｖｒｅｆからアクティブ素子１８の閾値電位が差し引かれた電位となるため、ｐチャネルＴＦＴであるアクティブ素子１８を完全にＯＦＦ状態とする電位にはならない。そこで、アクティブ素子１８のゲート電圧を電圧設定配線Ｖｏｆｆの電位とする。
【００６７】
すなわち、時刻５ｔ１から時刻６ｔ１までの間、制御信号線ＳＢｊはＶＬ電位とされるため、スイッチ素子１１はＯＦＦ状態となり、制御配線Ｅ１がＶＬ電位とされるため、スイッチ素子２１はＯＦＦ状態となる。また、ゲート配線Ｇ１がＶＨ電位とされるため、スイッチ素子１６はＯＮ状態となり、完全にＯＦＦ状態としたいｐチャネルＴＦＴであるアクティブ素子１８を含む画素Ａ１ｊに対応する制御信号線ＳＤｊのみがＶＨ電位とされるため、画素Ａ１ｊに含まれるスイッチ素子１６はＯＮ状態となる。その結果、当該アクティブ素子１８のゲート電圧は電圧設定配線Ｖｏｆｆの電位となる。
【００６８】
なお、完全にＯＦＦ状態としたいアクティブ素子１８を含む画素Ａ１ｊ以外の画素Ａｉｋ（ここでｋ≠ｊとする）に対応する制御信号線ＳＤｊはＶＬ電位とされる。よって、これらの画素Ａｉｋに対応するスイッチ素子１５はＯＦＦ状態のままとなるため、対応するソース配線Ｓｊの電位は保持される。このことにより、これらの画素Ａｉｋに対応するアクティブ素子１８のゲート電圧は、先に設定された電流値を流す電位に保持される。
【００６９】
以上の結果、画素形成部に含まれる有機ＥＬ素子に対してアナログ階調を示す信号が与えられた場合でも、本表示装置では、発光状態による輝度バラツキ（焼き付け現象）が緩和される。
【００７０】
ここで、前述のように、本表示装置では、第２の電流源回路２９の電流値を設定するときの基準電位を得るために、電気素子２８が用いられる。この電気素子２８は、画素形成部に含まれる有機ＥＬ素子と同じ構成の素子、または当該構成から発光層が除かれた構成の素子であることが好ましい。このことにより、第１の電流源回路２３の出力電流が変化した場合に基準とすべき電位を簡単な回路構成で得ることができるため好ましい。
【００７１】
また、この電気素子２８へ一定電流を流すために必要な電圧は、総使用時間が増えるにつれて増大する。このことは、第２の電流源回路２９の電流値が設定されるときの基準電圧が総使用時間が増えるにつれて増大することを意味する。一方、全く発光していない（総使用時間が０である）有機ＥＬ素子へ一定電流を流すために必要な電圧は変化しない。その結果、第２の電流源回路２９は、全く発光していない電気光学素子へ流す電流値が上記電気素子２８の総使用時間が増えるにつれて減少するように働く。このことにより、表示画面（全画素）の平均輝度は総使用時間の増加ととも低下することになる。このような平均輝度の低下は、発光素子の電流−輝度特性の劣化が徐々に進行していることをユーザーに認識させることができるので、例えばユーザに対して、買い換えの心づもりをしてもらえるなどの好ましい効果を生じる。
【００７２】
さらに、図８に示す画素回路３１は、１画素形成部あたり３つのＴＦＴ（すなわちスイッチ素子１６，２１およびアクティブ素子１８）と、１つのコンデンサ１７と、２本の制御配線Ｇｉ，Ｅｉと、１本のソース配線Ｓｊと、１本の電源配線Ｖｒｅｆとにより構成されるため、図２に示す画素回路２６に比べて必要なＴＦＴの数や配線の数などを少なくすることができる。このことにより、１画素形成部あたりに配置される素子数が減少するため、有機ＥＬ素子２２の光をガラス基板であるＴＦＴ基板の方向へ取り出す構造（ボトムエミッション構造）の場合には、有機ＥＬ素子に割り当てるべき発光面積を広く取ることができる。すなわち、画素形成部全体の面積に占める有機ＥＬ素子２２の発光面積の比率である開口率を高くすることができる。したがって、単位面積あたりの発光輝度を低く抑えることが可能となるので、素子特性の劣化を抑えることができて好ましい。
【００７３】
以上のように、第２の電流源回路２９の制御電圧の増大に伴う出力電流の増大値は、第２の電流源回路２９に含まれるアクティブ素子３３の特性のバラツキによってバラツキが生じる。そこで、第２の電流源回路２９の出力電流をプログラムするとき、有機ＥＬ素子２２の陽極−陰極間で生じると予想される電圧が制御電圧として与える。このことにより電流プログラム時と電流出力時の制御電圧の変化を抑え、その出力電流のバラツキが抑えられることが好ましい。そこで、第１の期間で第２の電流源回路２９に基準電位を上記電気素子２８へ所望の電流を流すことで発生させ、第２の期間で第１の電流源回路２３から上記所望の電流を有機ＥＬ素子２２へ電流を与えることにより、当該有機ＥＬ素子２２の陽極−陰極端子間に電圧を発生させ、この電圧を第２の電流源回路２９へ与えることにより、当該第２の電流源回路２９の電流プログラム時と出力時の制御電圧の変動を抑えられる。その結果出力電流値のバラツキが抑えられ好ましい。このように、基準電位が有機ＥＬ素子２２の陽極−陰極端子間に発生すると予想される電位とされることにより、第２の電流源回路２９を構成するＴＦＴの特性のバラツキによる出力電流値の変動が抑えられ、所望の電流値が得られるので好ましい。
【００７４】
また、有機ＥＬ素子２２の経時変化に伴う印加電圧−電流特性および電流−輝度特性も素子毎にバラツキが生じるので、第２の電流源回路２９の制御電圧の増大に伴う出力電流の増大値のバラツキと、有機ＥＬ素子２２の経時変化に伴う発光輝度のバラツキとにより、当該有機ＥＬ素子２２が同一の電圧−電流特性を示すときの電流−輝度特性はバラツキが生じる。したがって、本表示装置では、このバラツキのうち最大となる輝度が初期輝度より小さくなるよう設計されることが好ましい。これにより、電流−輝度特性が劣化した有機ＥＬ素子２２に必要以上の電流を与えることで、その輝度の劣化を加速させないようにすることができる。さらに、電流−輝度特性の劣化が進んでいない有機ＥＬ素子２２の輝度も低くなるように制御されることが好ましい。このことにより、有機ＥＬ素子２２の電流−輝度特性が劣化したとき、全体の表示輝度が低下するため、素子特性の劣化が徐々に進んでいることをユーザーに認識させ、買い換え時期を見通すことを可能にする利点が得られる。また、ユーザーが本表示装置を購入して使用し続けると徐々に輝度が低くなるため、相対的に素子の寿命を延ばすことができる利点が得られる。
【００７５】
さらにまた、本表示装置では、第２の期間でソース配線Ｓｊに第１の電流源回路２３を接続して有機ＥＬ素子２２へ電流を流すことにより得られる電位が電位保持手段であるコンデンサ１２に保持される。その後、当該コンデンサ１２により保持された電位が第２の電流源回路２９へ与えられることにより、第２の電流源回路２９の出力電流が補正されるので、ソース配線Ｓｊに第２の電流源回路２９を接続して当該補正された電流値により、アクティブ素子１８の出力電流が規定される。この構成では、ソース配線Ｓｊのみが用いられることにより、有機ＥＬ素子２２の電流−電圧特性に応じたアクティブ素子１８の電流値の設定を行うので、画素形成部の開口率を大きく取ることができる。その結果、ＴＦＴ基板側に発光されるボトムエミッション構造の場合、単位面積あたりの発光輝度がを低く抑えることが可能となるため、素子特性の劣化を抑えることができ好ましい。
【００７６】
さらにまた、本表示装置では、第１の期間で基準となる電気素子２８に第１の電流源回路２３から電流が与えられることにより、当該電気素子２８の陽極−陰極端子間に電圧が発生させられ、その電位が電位保持手段であるコンデンサ１２により保持される。その後、コンデンサ１２により保持された当該電位と、第１の電流源回路２３の電流値とに基づき第２の電流源回路２９の出力電流が設定される。この構成は、第２の期間で、第１の電流源回路２３から有機ＥＬ素子２２へ与える電流値が多段階で変化する場合に有効となる。ここで、第１の電流源回路２３と第２の電流源回路２９の電流値の絶対値は、等しく設定されることが好ましい。また、基準となる電気素子２８は画素形成部に含まれる有機ＥＬ素子２２と同様の電圧−電流特性を示すことが好ましい。この基準となる電気素子２８の電圧−電流特性が、画素形成部に含まれる有機ＥＬ素子２２と同様に経時変化すれば、基準となる電気素子２８の経時変化とともに、画素の輝度が低下することになるため、有機ＥＬ素子２２の特性劣化の速度が遅くなるという利点も得られるので好ましい。
【００７７】
（第３の実施形態）
本発明の第３の実施形態に係る表示装置の基本的な構成は、ソースドライブ回路および画素回路の構成および動作が一部異なる点を除き、上記第１および第２の実施形態に係る表示装置５２とほぼ同様であるので、同一または対応する構成要素には同一の参照符号を付して詳しい説明を省略する。
【００７８】
本実施形態に係る表示装置は、第２の実施形態に係る表示装置よりも、１ゲート配線あたりに必要とされる単位期間ｔ１の割り当て数が少ない点に特徴を有する。確かに、図８の画素回路３１に含まれる有機ＥＬ素子２２の光がＴＦＴ基板側から取り出される構造（ボトムエミッション構造）の場合、当該表示装置は、開口率を高くすることができるが、その反面、図１０に示すように１ゲート配線あたり６つの単位期間ｔ１を割り当てなければならない。その点、有機ＥＬ素子２２の光をＴＦＴ基板と反対側から取り出す構造（トップエミッション構造）の場合、ＴＦＴ基板上に配置される素子は開口率に影響しないため、このような構造の表示装置にとっては、１画素形成部あたりの素子数が増加することよりも、１ゲート配線あたりに必要な単位期間ｔ１の割り当て数が増加することの方が問題となることがある。そこで、第二の実施形態の場合よりも１ゲート配線あたりに必要な単位期間ｔ１の割り当て数を減少させた本表示装置の構成について、以下に説明する。
【００７９】
図１１は、有機ＥＬ素子を含む画素回路４８および出力回路４９の構成例を示す回路図である。図１１に示されるように、画素回路４８は、図８に示す画素回路３１と基本的には同様の構成であるので、同一または対応する構成要素には同一の参照符号を付して詳しい説明を省略する。しかし、本画素回路４８は、以下の点が図８に示す画素回路３１とは異なる。すなわち、画素回路４８に含まれる有機ＥＬ素子４０は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる陽極が共通電極Ｖｃｏｍ側に配置され、ＴＦＴ基板側にはアルミニウム等からなる陰極が配置される。そのため、画素回路４８に配置される電源配線は負電圧（ＧＮＤ）配線となる。そこで、有機ＥＬ素子４０に電流を供給するためのアクティブ素子３９はｎチャネルＴＦＴである。また、アクティブ素子３９と有機ＥＬ素子４０との間にはｐチャネルＴＦＴであるスイッチ素子３７が接続され、アクティブ素子３９およびスイッチ素子３７の接続点とソース配線Ｓｊとの間には、ｎチャネルＴＦＴであるスイッチ素子３６が接続され、スイッチ素子３６および有機ＥＬ素子４０の接続点と新たな第３の配線Ｄｊとの間には、ｎチャネルＴＦＴであるスイッチ素子３８が接続される。これらのスイッチ素子３６，３７，３８のゲート端子には、制御配線Ｅｉが接続されている。
【００８０】
第１の電流源回路４５は、アクティブ素子４１と、スイッチ素子３，４と、コンデンサ１とを含む。コンデンサ１は、アクティブ素子４１のドレイン・ゲート端子間に接続される。スイッチ素子３は、アクティブ素子４１のソース・ゲート端子間に接続される。スイッチ素子４は、アクティブ素子４１のソース端子と電流設定配線Ｉｐｊとの間に接続され、スイッチ素子３，４のゲート端子は制御信号線ＰＡｊに接続される。ここで、制御信号線ＰＡｊをＶＨ電位とすることによりスイッチ素子３，４をＯＮ状態とするとき、電流設定配線Ｉｐｊから与えられた電流値が、アクティブ素子４１を通過するように、アクティブ素子４１のゲート端子に接続されるコンデンサ１の電位が設定される。
【００８１】
第２の電流源回路４６は、アクティブ素子４２と、コンデンサ３２，９と、スイッチ素子６，１０と、抵抗素子３４とを含む。スイッチ素子１０は、アクティブ素子４２のゲート端子と第１の電流源回路４５の出力端子との間に接続される。スイッチ素子６は、アクティブ素子４２のソース端子と第１の電流源回路４５の出力端子との間に接続される。スイッチ素子６，１０のゲート端子には制御信号線ＰＢｊが接続される。コンデンサ３２は、アクティブ素子４２のソース・ゲート端子間に接続される。ここで、制御信号線ＰＢｊをＶＨ電位とすることによりスイッチ素子６，１０をＯＮ状態とするとき、第１の電流源回路４６から与えられた電流値がアクティブ素子４２によって出力されるよう、アクティブ素子４２のゲート端子に接続されるコンデンサ３２の電位が設定される。
【００８２】
出力回路４９は、第１の電流源回路４５および第２の電流源回路４６のほかに以下の構成を含む。アクティブ素子４２のゲート端子には、コンデンサ９を介し、電位保持手段として機能するコンデンサ１２が接続される。よって、アクティブ素子４２のゲート電位は、コンデンサ１２の電位変化にしたがって変化する。このコンデンサ１２と、画素形成部に配置される有機ＥＬ素子と同一または類似する素子である電気素子４３の陰極との間には、スイッチ素子１３が接続され、このコンデンサ１２と第１の電流源回路４５の出力端子との間にはスイッチ素子１４が接続される。スイッチ素子１３のゲート端子には制御信号線ＰＣｊが接続され、スイッチ素子１４のゲート端子には制御信号線ＳＣｊが接続される。また、第３の配線Ｄｊにはスイッチ素子５を介して第１の電流源回路４５が接続され、ソース配線Ｓｊにはスイッチ素子１１を介して第２の電流源回路４６が接続されるとともに、スイッチ素子４４を介してＯＦＦ電位の電圧設定配線Ｖｏｆｆが接続される。さらに、スイッチ素子５のゲート端子には制御信号線ＳＡｊが接続され、ｎチャネルＴＦＴであるスイッチ素子１１のゲート端子と、ｐチャネルＴＦＴであるスイッチ素子４４のゲート端子とには、制御信号線ＳＢｊが接続される。
【００８３】
以上のように構成される出力回路４９および画素回路４８は、画素形成部に含まれる有機ＥＬ素子の電流−輝度特性の劣化を補正するように動作する。この動作について、図１２を参照して以下に説明する。
【００８４】
図１２は、各信号線における電位変化のタイミングを示す図である。図１０に示す信号線の電位は、出力回路４９の各制御信号線および画素回路４８の制御配線に印加される電圧である。
【００８５】
時刻０から時刻ｔ１までの間、各制御信号線および各制御配線に印加される電圧は図１０に示す電圧と同じであり、各構成要素も同様に動作する。すなわち、図の２行目に示される制御信号線ＰＡｊはＶＨ電位とされるため、スイッチ素子３，４はＯＮ状態となる。よって、第１の電流源回路４５の出力電流値が電流設定配線Ｉｐｊにより与えられる電流値に設定される。なお、この電流設定配線Ｉｐｊには図示されない複数の電流源回路が接続されており、これらにより多段階の電流値出力が得られる。
【００８６】
時刻ｔ１から時刻２ｔ１までの間、制御信号線ＰＡｊはＶＬ電位とされるため、スイッチ素子３，４はＯＦＦ状態となる。また制御信号線ＰＣｊおよび制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１３，１４はＯＮ状態となる。よって、第１の電流源回路４５の出力電位が電気素子４３に流される。
【００８７】
時刻２ｔ１から時刻３ｔ１までの間（この期間を「第１の期間」という）、制御信号線ＰＣｊおよび制御信号線ＳＣｊはＶＬ電位とされるため、スイッチ素子１３，１４はＯＦＦ状態となる。そのため、第１の電流源回路４５の出力電位から電流を与えられていたときの電気素子４３の陽極−陰極間電圧は、電位保持手段として機能するコンデンサ１２に保持される。また、図の４行目に示される制御信号線ＰＢｊがＶＨ電位とされるため、スイッチ素子６，１０はＯＮ状態となる。よって、第１の電流源回路４５に設定された電流値は、ｐチャネルＴＦＴであるアクティブ素子４２から引き出される。このとき、ｐチャネルＴＦＴであるアクティブ素子４２のドレイン・ゲート端子間が短絡されるため、第１の電流源回路４５よりソース端子に設定電流が引き出される。したがって、ｐチャネルＴＦＴであるアクティブ素子４２のゲート端子の電圧は、このときの電流値を流すべき電圧値に設定される。
【００８８】
時刻３ｔ１から時刻４ｔ１までの間（この期間を本実施形態では「第２の期間」という）、制御信号線ＰＢｊがＶＬ電位とされるため、スイッチ素子６，１０はＯＦＦ状態となる。よって、アクティブ素子４２のゲート端子の電位が保持される。また、図の６行目に示される制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１４はＯＮ状態となる。よって、第１の電流源回路４５の出力電位がコンデンサ１２へ与えられる。このとき、図の１行目に示される制御信号線ＳＡｊがＶＨ電位とされるため、スイッチ素子５はＯＮ状態となる。よって、制御配線Ｅｉにより選択された画素Ａｉｊの有機ＥＬ素子４０へ第１の電流源回路４５から一定電流が引き出される。すなわち、画素Ａ１ｊに対応する制御配線Ｅ１がＶＨ電位とされるため、スイッチ素子３８がＯＮ状態となり、第１の電流源回路４５から第３の配線Ｄｊを介して、対応する画素Ａ１ｊに含まれる有機ＥＬ素子４０に所定電流が引き出される。このとき、有機ＥＬ素子４０の陽極−陰極間電圧は、コンデンサ１２に印加される。
【００８９】
また、この第２の期間において、図の７行目に示されるゲート配線Ｇ１がＶＨ電位とされるため、スイッチ素子１６がＯＮ状態となることにより、対応する画素Ａｉｊの有機ＥＬ素子４０が発光状態とされる場合、図の３行目に示される制御信号線ＳＢｊがＶＨ電位とされるため、スイッチ素子１１はＯＮ状態となる。その結果、第２の電流源回路４６からソース配線Ｓｊ（およびスイッチ素子１６，１１）を介して画素Ａ１ｊに含まれるアクティブ素子３９へ電流が流れるため、当該アクティブ素子３９のゲート電位は、このときの第２の電流源回路４６により設定された電流値がアクティブ素子３９を流れるように設定される。以上の結果、第２の電流源回路４６にはコンデンサ１２により保持された画素Ａ１ｊに含まれる有機ＥＬ素子４０の陽極−陰極間電圧が印加されるため、その電位の増大とともに電流量が増大する。
【００９０】
なお、上記画素Ａｉｊに含まれる有機ＥＬ素子４０を非発光状態とする場合には、図の３行目に示される制御信号線ＳＢｊがＶＬ電位とされることにより、スイッチ素子４４をＯＮ状態とする。この結果、ＯＦＦ電圧源からソース配線Ｓｊを介して上記画素Ａ１ｊに含まれるアクティブ素子３９のゲート端子へＯＦＦ電位が印加されるので、アクティブ素子３９はＯＦＦ状態となる。
【００９１】
以上の結果、画素形成部に含まれる有機ＥＬ素子に対してアナログ階調を示す信号が与えられた場合でも、本表示装置では、発光状態による輝度バラツキ（焼き付け現象）が緩和される。
【００９２】
以上のように、本表示装置では、ソース配線Ｓｊと並行に第３の配線Ｄｊが配置され、ソース配線Ｓｊが第２の電流源回路４６に接続され、第３の配線Ｄｊが第１の電流源回路４５に接続される。そして、第２の期間で、第３の配線Ｄｊに第１の電流源回路４５から有機ＥＬ素子４０へ電流が流されることにより生じる電位が第２の電流源回路４６へ与えられ、この電位により第２の電流源回路４６の出力電流が補正され、補正された当該電流値がソース配線Ｓｊに供給されることによりアクティブ素子３９の出力電流が規定される。この構成では、ソース配線Ｓｊの他に新たに第３の配線Ｄｊが必要となるが、ＴＦＴ基板側とは反対方向に発光するトップエミッション構造の場合、この第３の配線Ｄｊによって画素の開口率は変化しない。そこで、この構成では、有機ＥＬ素子４０の電流−電圧特性を得るとき、同時にアクティブ素子３９の電流値の設定が行えるため、ゲート配線あたりのアドレス期間を短くすることができるので好ましい。
【００９３】
【発明の効果】
第１の発明によれば、第１の電流源回路により記発光素子に対して所定の電流が与えられ、この電流に応じて発光素子に生じる電圧に基づき、第２の電流源回路により、発光素子に与えられるべき電流が決定される。これにより、簡単な回路構成で、発光素子の電流−輝度特性の劣化に伴う画素間の輝度バラツキを軽減して焼き付け現象を緩和し、長期間使用時の表示輝度の低下が抑制されることによる表示品位の改善が望める。
【００９４】
第２の発明によれば、第１の期間に、所定の基準電位に基づき発光素子に与えられるべき電流を決定するための電流が設定され、第２の期間に、発光素子に生じる電圧に基づき発光素子に与えられるべき電流が補正される。この構成によれば、アナログ多階調に応じた基準電位に基づきアナログ多階調表示にも対応可能な輝度劣化の補正を実現することができる。また、上記所定の基準電位を発光素子の陽極−陰極間に発生すると予想される電位とすることにより、第２の電流源回路を構成するＴＦＴの特性のバラツキ等による出力電流値の変動が抑えられ、所望の電流値を得ることができる。
【００９５】
第３の発明によれば、第１の配線（ソース配線）を介して発光素子に所定の電流が与えられるとともに、第１の配線を介して発光素子に与えられるべき電流を決定するための電流がアクティブ素子に与えられる。この構成により、画素の開口率を大きく取ることができ、ボトムエミッション構造の場合に、画素形成部の面積あたりの発光輝度を低く抑えらることが可能となるため、素子特性の劣化を抑えることができるので好ましい。
【００９６】
第４の発明によれば、第３の配線を介して発光素子に所定の電流が与えられ、第１の配線を介して発光素子に与えられるべき電流を決定するための電流がアクティブ素子に与えられる。これにより、第２の配線（ゲート配線）あたりのアドレス期間を短くすることができるため好ましい。なお、この構成は、画素の開口率の低下の心配がないトップエミッション構造の場合に、特に有効である。
【００９７】
第５の発明によれば、発光素子に与えられるべき電流を決定するための基準となる電位を生じさせる電気素子を備えることにより、アナログ多階調表示に必要な基準電位を簡易に得ることができ、かつ電気素子の経時変化とともに、画素の輝度が低下するため、発光素子の特性劣化の速度が落ちるという効果も得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る表示装置の基本的な構成を示す概略図である。
【図２】上記実施形態における有機ＥＬ素子を含む画素回路および出力回路の構成例を示す回路図である。
【図３】上記実施形態における出力回路の出力電流設定動作のタイミングを示す図である。
【図４】上記実施形態における各信号線の電位変化のタイミングを示す図である。
【図５】上記実施形態における有機ＥＬ素子が定電流で駆動される場合の陽極−陰極間電圧の時間的変化と一定輝度で駆動される場合の電流値との時間的変化を示す図である。
【図６】上記実施形態における有機ＥＬ素子に一定電流を与えるときの印加電圧と一定輝度を保つために必要な電流値との関係を示す図である。
【図７】上記実施形態における第２の電流源回路に含まれるコンデンサに対する印加電圧と出力電流との関係を示す図である。
【図８】本発明の第２の実施形態における有機ＥＬ素子を含む画素回路および出力回路の構成例を示す回路図である。
【図９】上記実施形態における第２の電流源回路に含まれるコンデンサに対する印加電圧と出力電流との関係を示す図である。
【図１０】上記実施形態における各信号線の電位変化のタイミングを示す図である。
【図１１】本発明の第３の実施形態における有機ＥＬ素子を含む画素回路および出力回路の構成例を示す回路図である。
【図１２】上記実施形態における各信号線の電位変化のタイミングを示す図である。
【図１３】従来の画素回路の構成例を示す回路図である。
【図１４】従来のドライバ回路の構成を示す回路図である。
【図１５】従来の画素回路に含まれる或る有機ＥＬ素子に対して一定の電流を流したときの発光輝度の経時変化を示す図である。
【符号の説明】
１，８，９，１２，１７，３２ …コンデンサ、
２，１８，３７，４２，４４ …ｐチャネルＴＦＴ、
３，４，５，６，７，１０，１１，１３，１４，１５，１６，１９，２０，２１，３３，３６，３８，３９，４１ …ｎチャネルＴＦＴ、
２２，４０ …有機ＥＬ素子、
２３，４５ …第１の電流源回路、
２４，２９，４６ …第２の電流源回路、
２５，３０，４７ …基準電位回路、
２６，３１，４８ …画素回路、
２７，３５，４９ …出力回路、
２８，４３ …電気素子
３４ …抵抗素子
Ｓｊ …ソース配線
Ｇｉ …ゲート配線
Ｅｉ，Ｆｉ，Ｈｉ …制御配線
Ｖｒｅｆ …電源配線
ＰＡｊ，ＰＢｊ，ＰＣｊ，ＳＡｊ，ＳＢｊ，ＳＣｊ，ＳＤｊ …制御信号線
Ｉｐ，Ｉｐｊ …電流設定配線
Ｖ０，Ｖｏｆｆ …電圧設定配線
Ｖｃｏｍ …共通電極
【発明の属する技術分野】
本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイやＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等の電流駆動素子を用いた表示装置に関し、より詳しくは当該表示装置におけるドライバ回路や画素回路に関する。
【０００２】
【従来の技術】
近年、有機ＥＬディスプレイやＦＥＤディスプレイ等の電流駆動発光素子が用いられたディスプレイの研究開発が活発に行われている。特に有機ＥＬディスプレイは、低電圧・低消費電力で発光が可能であるため、携帯電話やＰＤＡ（ Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）などの携帯機器用のディスプレイとして注目されている。
【０００３】
この有機ＥＬディスプレイの駆動回路を例示して説明する。図１３は、従来の画素回路の構成例を示す回路図である（非特許文献１参照）。この画素回路は、電流駆動発光素子である有機ＥＬ素子１２４と、この有機ＥＬ素子１２４に電流を与えて駆動する駆動用ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１１９と、この駆動用ＴＦＴ１１９を制御する選択用ＴＦＴ１２２と、スイッチング制御を行うスイッチ用ＴＦＴ１２１，１２３と、コンデンサ１２０とを備える。上記駆動用ＴＦＴ１１９のソース端子は電源配線Ｖｒｅｆおよびコンデンサ１２０の一端に接続され、そのドレイン端子はスイッチ用ＴＦＴ１２３を介して有機ＥＬ素子１２４の陽極（アノード端子）に接続され、そのゲート端子はスイッチ用ＴＦＴ１２１を介して選択用ＴＦＴ１２２のドレイン端子に接続されるとともにコンデンサ１２０の他端に接続される。選択用ＴＦＴ１２２のソース端子は、図示されないソースドライバ回路の電流源に繋がるソース配線Ｓｊに接続され、そのゲート端子は、スイッチ用ＴＦＴ１２１，１２３のゲート端子とともにゲート配線Ｇｉに接続される。また、有機ＥＬ素子１２４の陰極（カソード端子）は共通電極Ｖｃｏｍに接続される。
【０００４】
この画素回路では、スイッチ用ＴＦＴ１２３がＯＦＦ状態とされ、選択用ＴＦＴ１２２およびスイッチ用ＴＦＴ素子１２１がＯＮ状態とされるとき、電源配線Ｖｒｅｆからソース配線Ｓｊへ電流が流れる。この電流の量を図示されないソースドライバ回路の電流源で制御することにより、駆動用ＴＦＴ素子１１９の閾値電圧や電子移動度とは無関係に、駆動用ＴＦＴ素子１１９からソースドライバ回路で規定された電流量が流れるように、駆動用ＴＦＴ素子１１９のゲート電圧が設定される。その後、選択用ＴＦＴ１２２およびスイッチ用ＴＦＴ素子１２１がＯＦＦ状態とされ、スイッチ用ＴＦＴ１２３がＯＮ状態とされるとき、コンデンサ１２０に駆動用ＴＦＴ素子１１９のゲート電圧が保持されるため、駆動用ＴＦＴ素子１１９から有機ＥＬ素子１２４へ規定された上記の電流量が流れ続ける。
【０００５】
しかし、有機ＥＬ素子１２４のような電流駆動発光素子では、時間経過とともに同一電流値に対する発光輝度の低下が見られる。特に、有機ＥＬ素子ではこの供給電流値に対する発光輝度の低下、すなわち供給電流−発光輝度特性の劣化が顕著である。そのため、表示パネル内の各発光素子における発光履歴の違いに基づき発生する輝度のバラツキ（焼き付け現象）や表示輝度の低下を解消ないし抑制することは、有機ＥＬディスプレイを実用化するために解決すべき課題の１つとなっている。
【０００６】
この点、従来のドライバ回路には、有機ＥＬ素子の供給電流−発光輝度特性の劣化を補償するものがある（例えば、特許文献１参照）。図１４は上記ドライバ回路の構成を示す回路図である。このドライバ回路は、電源配線Ｐｊと、定電圧源Ｖｒｅｆと、定電流源１１２，１１７と、スイッチ回路１１０と、ＥＬ素子１０４，１０５と、選択用ＴＦＴ１０１と、駆動用ＴＦＴ１０２と、コンデンサ１０３と、ゲート配線Ｇｉと、ソース配線Ｐｊと、Ａ／Ｄ変換回路１１１，１１４と、輝度補正回路１１３と、輝度情報メモリ１１５と、Ｄ／Ａ変換回路１０７と、電圧増幅回路１０８とを備える。
【０００７】
上記スイッチ回路１１０は、電源配線Ｐｊに対し定電圧源Ｖｒｅｆまたは定電流源１１２を選択的に接続する。電源配線Ｐｊに対し定電流源１１２が接続される場合（この場合を以下では「測定モード」という）、選択用ＴＦＴ１０１のゲート端子に接続されるゲート配線Ｇｉに対してＯＮ電圧が供給されることにより発光する有機ＥＬ素子１０４の電流−電圧特性の経年変化が測定される。この測定モードでは、定電流源１１２より供給される電流が複数の有機ＥＬ素子１０４のいずれかの陽極に印加されるが、当該陽極電圧をＡ／Ｄ変換回路１１１でデジタルデータ化することにより得られる当該有機ＥＬ素子１０４の電流−電圧特性は、順に輝度情報メモリ１１５に書き込まれる。なお、この輝度情報メモリ１１５へのデータ書き込み時またはデータ読み出し時には、比較のために設けられる有機ＥＬ素子１０５の陽極電圧をＡ／Ｄ変換回路１１１でデジタルデータ化することにより得られる電流−電圧特性が参照される。また、電源配線Ｐｊに対し定電圧源Ｖｒｅｆが接続される場合（この場合を「表示モード」という）、記憶された輝度情報メモリ１１５のデータをＤ／Ａ変換回路１０７によりアナログデータ化することにより得られるアナログ電圧値が、制御信号として電圧増幅回路１０８に与えられる。図示されないソースドライバ回路から与えられる表示データ１０６の電圧は、この電圧増幅回路１０８によって有機ＥＬ素子１０４の輝度劣化特性が考慮された電圧に補正され、当該電圧はソース配線Ｓｊを介して対応する有機ＥＬ素子１０４を駆動する駆動用ＴＦＴ１０２のゲート端子に接続されるコンデンサ１０３により保持される。
【０００８】
【特許文献１】
特開２００２−２２９５１３号公報
【特許文献２】
特開２００２−２７８５１３号公報
【特許文献３】
特開２００２−２７８５１４号公報
【非特許文献１】
Ｍ．Ｔ．ジョンソン（Ｍ．Ｔ．Ｊｏｈｎｓｏｎ ）、他５名，「アクティブマトリクス ポリＬＥＤ ディスプレイ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＰｏｌｙＬＥＤ Ｄｉｓｐｌａｙｓ）」，ＩＤＷ’００，２０００年，ｐ．２３５−２３８
【０００９】
【発明が解決しようとする課題】
上述のように、従来の画素回路だけで有機ＥＬ素子の電流−輝度特性の劣化を補償することはできない。図１５は、或る有機ＥＬ素子に対して一定の電流を流したときの発光輝度の経時変化を示す図である。図では、初期輝度を１とする標準化輝度の時間的変化が正方形の測定点を繋ぐ線（ａ）として示され、（陽極−陰極間）電圧の時間的変化が菱形の測定点を繋ぐ線（ｂ）として示されている。このように、電流駆動発光素子、特に図１５に示すような有機ＥＬ素子は、電流−輝度特性が経時劣化する。そのため、与えられる電流によりプログラム（すなわち所定輝度が設定）される画素回路であっても、画素を表示する有機ＥＬ素子の発光履歴によっては輝度のバラツキ（焼き付け現象）や表示輝度の低下が発生するという課題がある。
【００１０】
また、特開２００２−２２９５１３号公報（特許文献１）に開示されるドライバ回路では、有機ＥＬ素子の電流−電圧特性を測定することにより、上記電流−輝度特性の経時変化を予測し補正する。しかし、この構成では、有機ＥＬ素子の電流−電圧特性をデジタルデータ化するためのＡ／Ｄ変換回路と、当該デジタルデータを保持するためのメモリ素子と、輝度劣化補正処理を行う回路と、デジタルデータを再度アナログ電圧化するためのＤ／Ａ変換回路が少なくとも必要となる。具体的には、少なくともＡ／Ｄ変換回路およびＤ／Ａ変換回路がソース配線Ｓｊ毎に１つずつと、有機ＥＬ素子の個数に等しいメモリ素子とが必要となる。しかし、現在の低温ポリシリコンＴＦＴのデザインルールによれば、ソース配線毎に６ｂｉｔのＤ／Ａ変換回路を組み込むのが限界であり、更にＡ／Ｄ変換回路やメモリまで組み込まなければならない上記ドライバ回路は、回路規模が大きくなりすぎるため実用的とはいえない。
【００１１】
そこで、本発明の目的は、簡易な回路構成によって、電流駆動発光素子の電流−輝度特性の経時変化に対する補正を行うことにより、電流駆動発光素子の輝度のバラツキ（焼き付け現象）や表示輝度の低下を抑制することができる表示装置を提供することである
【００１２】
【課題を解決するための手段】
第１の発明は、所定の第１および第２の配線の交差点近傍の領域に配置され、電流により駆動される電気光学素子と、当該電気光学素子に与えるべき出力電流を制御可能に構成されるアクティブ素子とを含む画素形成部を複数備えるとともに、外部から与えられるデータ信号に基づき前記第１の配線を駆動するドライブ回路を備えるアクティブマトリクス型の表示装置であって、
前記ドライブ回路は、
前記電気光学素子に対して所定の電流を与える第１の電流源回路と、
与えられる制御電圧によって出力電流が制御される電圧制御型の電流源である第２の電流源回路とを含み、
前記第２の電流源回路は、前記第１の電流源回路により与えられる所定の電流に応じて前記電気光学素子に生じる電圧に基づき、前記アクティブ素子により前記電気光学素子に与えられるべき電流を決定する電流を出力することを特徴とする。
【００１３】
一般に有機ＥＬ等の電流駆動素子へ一定電流を与えたとき、発光輝度は経時変化と供に減少する。このとき、この電流駆動素子へ一定電流を与えるのに必要な印加電圧も、経時変化と供に増大する。そこで、画素毎に配置された電流駆動素子へ一定電流を与え、その一定電流を与えるのに必要な印加電圧を調べれば、上記電気光学素子の経時変化が判る。そして、その経時変化に合わせて、電気を与えることにより光学的特性が変化する素子である上記電気光学素子へ与える電流値を補正すれば、上記電気光学素子の輝度劣化を補償できる。そこで、上記構成のように、ドライバ回路では電気光学素子へ所定電流を与える第１の電流源回路と、その時の電気光学素子に発生した電圧により、出力電流を補正できる第２の電流源回路を持つことで、電気光学素子の輝度劣化を補正し、本発明の課題を解決できる。
この第２の電流源回路の出力電流は以下のように設定する。
【００１４】
第２の発明は、第１の発明において、
前記第２の電流源回路は、
所定の第１の期間には、所定の基準電位が与えられることにより、当該基準電圧によって決定される出力電流が前記所定の電流に等しくなるように前記制御電圧と前記出力電流との関係を設定し、
前記第１の期間経過後の所定の第２の期間には、前記電気光学素子に生じる電圧が与えられることにより前記出力電流を決定し、
前記第１の電流源回路は、前記第２の期間に、前記電気光学素子に前記所定の電流を与えることにより前記電気光学素子に生じる電圧を前記第２の電流源回路に与えることを特徴とする。
【００１５】
上記第２の電流源回路は電圧制御電流出力源となるが、この第２の電流源回路は制御電圧振幅の増大に伴い出力電流値がバラツキを生じることがある。しかし上記手法により、上記基準電位を調整することで、上記第２の電流出力回路の印加電圧−出力電流特性のバラツキを抑えられるので好ましい。即ち、例えば予め所望の電流値において上記電気光学素子の陽極／陰極間で発生すると予想される平均電圧を上記基準電位として用いれば、その基準電圧と実際に上記電気光学素子の陽極／陰極間で発生する電位の差が小さくなり、上記制御電圧振幅の増大に伴い出力電流値がバラツキを抑えられるので好ましい。そして、この基準電位をユーザーが外部から設定可能としたり、周囲温度に合わせて自動調整したりできるので好ましい。
【００１６】
第３の発明は、第１または第２の発明において、
前記ドライブ回路は、前記電気光学素子に生じる電圧を保持して前記第２の電流源回路に与える電位保持手段をさらに含み、
前記第１の電流源回路は、前記第１の配線を介して前記電気光学素子に前記所定の電流を与えることにより前記電気光学素子に電圧を生じさせ、
前記第２の電流源回路は、前記電位保持手段により保持される電圧が与えられることにより決定される出力電流を前記第１の配線を介して前記アクティブ素子に流すことにより、当該アクティブ素子によって前記電気光学素子に与えられるべき電流を決定することを特徴とする。
【００１７】
上記構成では、第１の配線（例えばソース配線）のみを用いて、上記電気光学素子に電圧を生じさせて当該電圧に基づき上記アクティブ素子の電流値設定が行えるので、画素の開口率（画素面積に占める電気光学素子の比率）を大きく取ることができる。その結果、例えばアクティブ基板（ＴＦＴ基板）側が電気光学素子の発光面側に配置される場合、単位面積あたりの発光輝度を低く抑えられ、特性劣化を抑えることができ好ましい。
【００１８】
第４の発明は、第１または第２の発明において、
前記第１の配線と略平行に配置される所定の第３の配線をさらに備え、
前記第１の電流源回路は、前記第３の配線を介して前記電気光学素子に前記所定の電流を与え、
前記第２の電流源回路は、前記電気光学素子に生じる電圧が与えられることにより決定される出力電流を前記第１の配線を介して前記アクティブ素子に流すことにより、当該アクティブ素子によって前記電気光学素子に与えられるべき電流を決定することを特徴とする。
上記構成では、第１の配線（例えばソース配線）の他に第３の配線も必要とするが、例えばアクティブ基板（ＴＦＴ基板）側が電気光学素子の発光面と反対側の場合、第３の配線が増えても画素の開口率（画素面積に占める電気光学素子の比率）は変わらない。そこで、上記構成では上記電気光学素子に電圧を生じさせるのと同時に、上記アクティブ素子の電流値設定が行えるので、第２の配線（例えばゲート配線）あたりのアドレス期間を短くでき好ましい。
【００１９】
第５の発明は、第１から第４までのいずれか１つの発明において、
前記ドライブ回路は、
前記電気光学素子に与えられるべき電流を決定するための基準となる基準電圧を生じさせる電気素子と、
前記電気素子に流される電流に応じて生じる前記基準電圧を保持して前記第２の電流源回路に与える電位保持手段とを含み、
前記第１の電流源回路は、前記電気素子へ所定の電流を流すことにより、前記電位保持手段に保持されるべき前記基準電圧を生成し、
前記第２の電流源回路は、前記電位保持手段により保持される前記基準電圧が与えられることにより決定される出力電流が前記所定の電流に等しくなるように前記制御電圧と前記出力電流との関係を設定した後、前記電気光学素子に生じる電圧が与えられることにより前記出力電流を決定することを特徴とする。
【００２０】
上記第２の電流源回路は電圧制御電流出力源となるが、この第２の電流源回路は制御電圧振幅の増大に伴い出力電流値がバラツキを生じることがある。そこで、第２の電流源回路の出力電流を設定するとき、例えば電気光学素子の陽極／陰極間で予想される電圧を制御電圧として与え、制御電圧増大に伴う出力電流増大値のバラツキを抑えることが好ましい。そこで、例えば上記電気素子の印加電圧−電流特性を画素に配置した上記電気光学素子の印加電圧−電流特性に似せておく。そして、この電気素子へ所望の電流を与え、その発生した電圧を第２の電流源回路の電流設定時の基準電位とする。その結果、上記制御電圧の上記所望の電流が多段階にわたり変化しても、出力電流のバラツキを抑えられるので好ましい。また、この基準となる電気素子の電圧−電流特性が、画素形成部に含まれる電気光学素子と同様に経時変化すれば、この基準となる電気素子の経時変化と供に、画素の輝度が低下するので、電気光学素子の特性劣化の速度が落ちるという効果も発生し、好ましい。
【００２１】
【発明の実施の形態】
以下、添付図面を参照して本発明の各実施形態について説明する。なお、本発明の各実施形態において用いられるスイッチング素子は低温ポリシリコンＴＦＴやＣＧ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ（連続粒界結晶））シリコンＴＦＴなどで構成することが可能であるが、以下ではＣＧシリコンＴＦＴが用いられることとする。このＣＧシリコンＴＦＴの構成に関しては、犬飼和孝、他７名（半導体エネルギー研究所），「４．０インチＴＦＴ−ＯＬＥＤディスプレイおよび新ディジタル駆動方法（４．０−ｉｎ． ＴＦＴ−ＯＬＥＤ Ｄｉｓｐｌａｙｓ ａｎｄ ａ Ｎｏｖｅｌ Ｄｉｇｉｔａｌ Ｄｒｉｖｉｎｇ Ｍｅｔｈｏｄ）」，ＳＩＤ’００ Ｄｉｇｅｓｔ，２０００年，ｐ．９２４−９２７等において開示されているので、その詳細な説明は省略する。また、ＣＧシリコンＴＦＴの製造プロセスに関しては、高山徹、他６名（半導体エネルギー研究所），「連続粒界結晶シリコン技術とアクティブマトリクスディスプレイへの応用（ Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｉｔｓ Ａｐｐｌｉｃａｔｉｏｎｓ ｆｏｒ Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｄｉｓｐｌａｙ）」，ＡＭ−ＬＣＤ２０００，２０００年，ｐ．２５−２８等において開示されているので、その詳細な説明は省略する。さらに、以下の実施形態において用いられる電気光学素子である有機ＥＬ素子の構成については、Ｒ．Ｈ．フレンド（Ｒ．Ｈ．Ｆｒｉｅｎｄ），「平面パネルディスプレイ用ポリマー発光ダイオード（Ｐｏｌｙｍｅｒ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ ｆｏｒ ｕｓｅ ｉｎ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙｓ）」，ＡＭ−ＬＣＤ’０１，２００１年，ｐ．２１１−２１４等において開示されているので、その詳細な説明は省略する。なお、本明細書において、電気光学素子とは、有機ＥＬ素子の他、ＦＥＤ、ＬＥＤ、電荷駆動素子、液晶、Ｅインク（Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｋ）など、電気を与えることにより光学的な特性が変化する全ての素子をいうものとする。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る表示装置の基本的な構成を示す概略図である。本表示装置５２は、ソースドライブ回路５０と、このソースドライブ回路５０に接続される複数のソース配線Ｓ１〜Ｓｍ（ｍは所定の自然数）と、ゲートドライブ回路５１と、このゲートドライブ回路５１に接続される複数のゲート配線Ｇ１〜Ｇｎ（ｎは所定の自然数）と、隣り合う２つのソース配線と隣り合う２つのゲート配線とに囲まれた領域近傍の所定領域に設けられており表示画素を形成する画素形成部（以下では単に「画素」ともいう）Ａｉｊとを備える。なお以下では、複数のソース配線Ｓ１〜Ｓｍのうちの１つをソース配線Ｓｊ（ｊは１からｍまでの自然数）とよび、複数のゲート配線Ｇ１〜Ｇｎのうちの１つをゲート配線Ｇｉ（ｉは１からｎまでの自然数）とよぶ。
【００２３】
前述のように、本実施形態における画素Ａｉｊの発光素子には、有機ＥＬ素子が用いられる。図２は、この有機ＥＬ素子を含む画素回路および後述する出力回路の構成例を示す回路図である。この画素回路２６は、電気光学素子である有機ＥＬ素子２２と、この有機ＥＬ素子２２へ流すべき電流値を制御するアクティブ素子１８と、コンデンサ１７と、流すべき電流に対する導通状態と遮断状態とを切り替えるスイッチ素子１６，１９，２０，２１とを備える。なお、この表示装置では、アクティブ素子１８もスイッチ素子１６，１９，２０，２１も同じくＴＦＴにより構成されるが、アクティブ素子１８とスイッチ素子１６，１９，２０，２１とは上述のようにその機能が異なるため、ここでは異なる名称を与えて区別する。
【００２４】
この画素回路２６では、アクティブ素子１８のゲート端子とソース配線Ｓｊとの間にはスイッチ素子１６が接続され、そのドレイン端子とソース配線Ｓｊとの間にはスイッチ素子２１が接続され、そのソース端子と電源配線Ｖｒｅｆとの間にはスイッチ素子１９が接続される。また、コンデンサ１７の一端は、アクティブ素子１８のゲート端子に接続され、コンデンサ１７の他端は、電源配線Ｖｒｅｆに接続される。さらに、有機ＥＬ素子２２の陽極は、スイッチ素子２０を介してアクティブ素子１８のドレイン端子に接続され、有機ＥＬ素子２２の陰極は共通電極Ｖｃｏｍに接続される。さらにまた、スイッチ素子１６のゲート端子にはゲート配線Ｇｉが接続され、スイッチ素子１９のゲート端子には制御配線Ｆｉが接続され、スイッチ素子２０のゲート端子には制御配線Ｈｉが接続され、スイッチ素子２１のゲート端子には制御配線Ｅｉが接続される。これらの制御配線Ｆｉ，Ｈｉ，Ｅｉは、ゲート配線Ｇｉと並行に配置されており、表示装置全体ではそれぞれｎ本ずつが備えられる。また、これらの制御配線Ｆｉ，Ｈｉ，Ｅｉは、ゲートドライバ回路５１に含まれる図示されない所定の制御部に接続されている。
【００２５】
画素回路２６のソース配線Ｓｊは、図１に示すソースドライブ回路５０に接続される。このソースドライブ回路５０は、外部から与えられるデータ信号ＤＡｉｊを図示しないシフトレジスタ回路で転送した後、これをラッチ回路で保持し、この保持値に基づき、内蔵されるｍ個の電流発生回路により電流値が作られる。この電流値に基づきソースドライブ回路５０に含まれるｍ個のうちのｊ番目の出力回路２７は、対応するソース配線Ｓｊに電流を供給する。本表示装置は、この出力回路２７に特徴を有している。以下、図２を参照して、出力回路２７につき説明する。
【００２６】
図２に示すように、出力回路２７は、第１の電流源回路２３と、第２の電流源回路２４とを含む。第１の電流源回路２３は、画素回路２６に繋がるソース配線Ｓｊにスイッチ素子５を介して接続され、第２の電流源回路２４は、当該ソース配線Ｓｊにスイッチ素子１１を介して接続される。また、スイッチ素子５のゲート端子には制御信号線ＳＡｊが接続され、スイッチ素子１１のゲート端子には制御信号線ＳＢｊが接続される。これらの制御信号線ＳＡｊ，ＳＢｊおよび後述する制御信号線ＳＣｊ，ＰＡｊ，ＰＢｊ，ＰＣｊは、ソーストドライバ回路５０に含まれる図示されない所定の制御部に接続される。
【００２７】
第１の電流源回路２３は、アクティブ素子２と、コンデンサ１と、スイッチ素子３，４とを含む。コンデンサ１は、アクティブ素子２のソース端子とゲート端子との間に接続される。スイッチ素子３は、アクティブ素子２のドレイン端子とゲート端子との間に接続される。スイッチ素子４は、アクティブ素子２のドレイン端子と電流設定配線Ｉｐとの間に接続される。これらのスイッチ素子３，４のゲート端子には制御信号線ＰＡｊが接続される。また、電流設定配線Ｉｐには、図示されない定電流源から、選択された画素形成部へ入力されるべき電流が供給される。この第１の電流源回路２３では、スイッチ素子３，４が制御信号線ＰＡｊからの信号によりＯＮ状態とされるとき、電流設定配線Ｉｐから与えられる電流値がアクティブ素子２から出力されるように、アクティブ素子２のゲート端子に繋がるコンデンサ１の電位が設定される。
【００２８】
第２の電流源回路２４は、アクティブ素子７と、コンデンサ８，９と、スイッチ素子６，１０とを含む。コンデンサ８，９の一端はアクティブ素子７のゲート端子に接続され、コンデンサ８の他端は接地され、コンデンサ９の他端は後述する電位保持手段として機能するコンデンサ１２に接続される。スイッチ素子１０は、アクティブ素子７のゲート端子と第１の電流源回路２３の出力端子（すなわちアクティブ素子２のドレイン端子）との間に接続される。スイッチ素子６は、アクティブ素子７のソース端子と第１の電流源回路２３の出力端子との間に接続される。これらのスイッチ素子６，１０のゲート端子には制御信号線ＰＢｊが接続される。この第２の電流源回路２４では、スイッチ素子６，１０が制御信号線ＰＢｊからの信号によりＯＮ状態とされるとき、第１の電流源回路２３から与えられる出力電流値がアクティブ素子７から出力されるように、アクティブ素子７のゲート端子に繋がるコンデンサ８の電位が設定される。
【００２９】
さらに、出力回路２７は、第１の電流源回路２３および第２の電流源回路２４のほかに以下の構成を含む。アクティブ素子７のゲート端子には、コンデンサ９を介し、電位保持手段として機能するコンデンサ１２が接続される。よって、アクティブ素子７のゲート電位は、コンデンサ１２の電位変化にしたがって変化する。このコンデンサ１２と電圧設定配線Ｖ０の基準電位を示す信号を出力する基準電源回路２５との間には、スイッチ素子１３が接続され、このコンデンサ１２と第１の電流源回路２３の出力端子との間にはスイッチ素子１４が接続される。また、スイッチ素子１３のゲート端子には制御信号線ＰＣｊが接続され、スイッチ素子１４のゲート端子には制御信号線ＳＣｊが接続される。
【００３０】
なお、本実施形態における上記基準電源回路２５の基準電位は、外部から抵抗分圧回路等により与えられるものとする。この構成によれば、外部のユーザーにより基準電位を設定することが可能となるため、表示パネルの輝度が自由に調整できる利点が得られる。
【００３１】
上述のように構成される出力回路２７および画素回路２６は、画素形成部に含まれる有機ＥＬ素子の供給電流値に対する発光輝度の低下、すなわち有機ＥＬ素子の電流−輝度特性の劣化を補正するように動作する。この動作について、以下に説明する。
【００３２】
ここで、上述のように電圧設定配線Ｖ０の基準電位は外部から供給されることから一定値となるため、第１の電流源回路２３から各画素Ａｉｊに含まれる有機ＥＬ素子２２へ与えられる電流値は一定であることが好ましい。この第１の電流源回路２３から出力される電流値を設定するため、制御信号線ＰＡｊをＨＩＧＨレベル（ＯＮ電位）を示すＶＨ電位とすることにより、スイッチ素子３，４をＯＮ状態とし、アクティブ素子２のドレイン・ゲート間を短絡させアクティブ素子２から電流設定配線Ｉｐへ向け所定の電流を流す。このことにより、第１の電流源回路２３の（アクティブ素子２から出力される）電流値が設定される。その後、制御信号線ＰＡｊをＶＬ電位として、スイッチ素子３，４をＯＦＦ状態とし、更に制御信号線ＰＢｊ，ＰＣｊをＶＨ電位とすることにより、スイッチ素子６，１０，１３をＯＮ状態とする。このことにより、第２の電流源回路２４へ電圧設定配線Ｖ０の基準電位が与えられ、第１の電流源回路２３から第２の電流源回路２４へ電流が供給される。そして、この電流が流れるように、第２の電流源回路２４の（アクティブ素子７のゲート電位が設定され、その）出力電流値が設定される。このような出力電流の設定動作は、ｍ個の出力回路２７につき順次行われる。図３は、上記出力電流設定動作のタイミングを示す図である。図３に示すように、制御信号線ＰＡｊをＶＨ電位とした後、制御信号線ＰＢｊ，ＰＣｊをＶＨ電位とする動作が、ｊ＝１からｊ＝ｍまで順番に繰り返される。
【００３３】
以上のように、第１の電流源回路２３および第２の電流源回路２４の出力電流値が基準電位印加時での電流値により設定された後、以下に説明する所定のタイミングで第１の電流源回路２３により画素Ａｉｊに含まれる有機ＥＬ素子２２へ電流が供給されるとともに、それにより得られた電圧に基づき、第２の電流源回路２４からの出力電流値が補正される。この補正電流値に基づき、画素Ａｉｊに含まれるアクティブ素子１８の出力電流が設定される点に本表示装置の特徴がある。以下、この動作について、図４を参照して説明する。
【００３４】
図４は、各信号線における電位変化のタイミングを示す図である。図４に示す信号線の電位は、出力回路２７の各制御信号線および画素回路２６の制御配線に印加される電圧である。なお、図４に示す制御信号線ＳＡｊ，ＳＢｊ，ＳＣｊ，および図４に示されない制御信号線ＰＡｊ，ＰＢｊ，ＰＣｊと、図４に示す制御配線Ｆｉ（Ｆ１，Ｆ２，Ｆ３，…），Ｅｉ（Ｅ１，Ｅ２，Ｅ３，…），Ｈｉ（Ｈ１，Ｈ２，Ｈ３，…）とは、前述した図示されない所定の制御部にそれぞれ接続されており、これらの制御装置により所定のタイミングでの電位変化が与えられる。また、図に示す１フレーム期間は、複数のフィールド期間からなり、その各フィールド期間において、図１に示す画素Ａ１ｊから画素Ａｎｊまでに含まれる各アクティブ素子１８の出力電流が規定されることにより、時間分割による多階調表示が実現される。
【００３５】
まず、時刻０から時刻ｔ１までの間（以下この長さの期間を「単位期間ｔ１」という）、図の３行目に示される制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１４はＯＮ状態となる。よって、第１の電流源回路２３の出力電位が第２の電流源回路２４に与えられる。また、図の１行目に示される制御信号線ＳＡｊはＶＨ電位とされるため、スイッチ素子５はＯＮ状態となる。よって、制御配線Ｅｉ（ここでは図の６行目に示される制御配線Ｅ１）により選択された画素Ａｉｊ（ここでは画素Ａ１ｊ）の有機ＥＬ素子２２に対し、第１の電流源回路２３から一定電流が供給される。すなわち、画素Ａ１ｊに対応する制御配線Ｅ１と制御配線Ｈ１がＶＨ電位とされ、制御配線Ｆ１はＬＯＷレベル（ＯＦＦ電位）を示すＶＬ電位とされるため（なお、制御配線Ｇ１はＶＨ電位でもＶＬ電位でもよい）、スイッチ素子２１，２０はＯＮ状態となり、スイッチ素子１９はＯＦＦ状態となる。よって、第１の電流源回路２３からソース配線Ｓｊを介して、対応する画素Ａ１ｊに含まれる有機ＥＬ素子２２に一定電流が供給される。
【００３６】
ここで、前述の図１５に示すように、有機ＥＬ素子２２が定電流で駆動される場合の陽極（アノード）−陰極（カソード）間電圧は、電流−輝度特性の劣化とともに増加する。したがって、この有機ＥＬ素子２２へ第１の電流源回路２３から一定電流を供給する以上、その第１の電流源回路２３からの出力電圧は、有機ＥＬ素子の陽極−陰極間電圧の増大とともに増大するため、結局、有機ＥＬ素子２２の電流−輝度特性の劣化とともに増加することになる。そして、この電流源回路２３の出力電圧の増加は、その電位が増加する分だけコンデンサ９を介してアクティブ素子７のゲート端子電位を増加させるように働く。
【００３７】
次に、時刻ｔ１から時刻２ｔ１までの間、制御信号線ＳＣｊはＶＬ電位とされるため、スイッチ素子１４はＯＦＦ状態となる。よって、コンデンサ１２の電位が保持される。また、制御信号線ＳＡｊはＶＬ電位とされるため、スイッチ素子５はＯＦＦ状態となり、制御信号線ＳＢｊ（但し対応するデータ信号ＤＡｉｊが「１」であるソース配線Ｓｊに限られる）はＶＨ電位とされるため、スイッチ素子１１はＯＮ状態となる。よって、第２の電流源回路２４からコンデンサ１２の電位により補正された電流値がソース配線Ｓｊに供給される。ここで、画素Ａ１ｊに対応する制御配線Ｈ１がＶＬ電位とされるため、スイッチ素子２０はＯＦＦ状態となり、制御配線Ｆ１がＶＨ電位とされるため、スイッチ素子１９はＯＮ状態となり、制御配線（ゲート配線）Ｇ１がＶＨ電位とされるため、スイッチ素子１６はＯＮ状態となる。この結果、電源配線Ｖｒｅｆからアクティブ素子１８（およびスイッチ素子２１，１１）を通って第２の電流源回路２４に電流が流れる。また、アクティブ素子１８のゲート電位は、このときの第２の電流源回路２４により設定された電流値がアクティブ素子１８を流れるよう設定される。以上の結果、アクティブ素子１８に設定される電流値は、有機ＥＬ素子２２へ所定の電流を流すために必要な陽極−陰極間電圧の増大とともに増加する。
【００３８】
次に、時刻２ｔ１から時刻４ｔ１までの間は、次の画素Ａ２ｊの選択動作等が行われるが、その動作は時刻０から時刻２ｔ１までの上記動作と同様であり、その後もこの動作が同様に繰り返されるため、以後の説明は省略する。
【００３９】
ここで、有機ＥＬ素子において、一定電流を与えるときの印加電圧の変化（電流−電圧特性）と、一定輝度を保つために必要な電流値の変化（電流−輝度特性）とについて、図５を参照して説明する。図５は、有機ＥＬ素子が定電流で駆動される場合の陽極−陰極間電圧の時間的変化と一定輝度で駆動される場合の電流値との時間的変化を示す図である。図では、上記電圧の時間的変化が菱形の測定点を繋ぐ線（ａ）として示され、上記電流の時間的変化が正方形の測定点を繋ぐ線（ｂ）として示されている。図に示されるように、有機ＥＬ素子の電流−輝度特性劣化を補償するためには、有機ＥＬ素子に流すべき電流値を、電圧の増加とともに増やす必要がある。そこで、上記第１の電流源回路２３は、有機ＥＬ素子２２に対して所定の電流を与え、その有機ＥＬ素子２２の陽極−陰極間電圧の変化に基づき、第２の電流源回路２４からの出力電流を補正する。このことにより、有機ＥＬ素子２２へ流すべき電流値を有機ＥＬ素子の電流−輝度特性の劣化とともに増大させることができるため、その輝度劣化を補正することが可能となる。
【００４０】
また、データ信号ＤＡｉｊが「０」であるソース配線Ｓｊに対応する制御信号線ＳＢｊは、時刻ｔ１から時刻２ｔ１までの間もＶＬ電圧とされるため、ソース配線Ｓｊから流れ出る電荷の経路が遮断される。その結果、当該ソース配線Ｓｊの電位はアクティブ素子１８がＯＦＦ状態となるまで増加し、電源配線Ｖｒｅｆからアクティブ素子１８の閾値電位が差し引かれた電位で安定する。この電位はアクティブ素子１８のゲート電圧とされるため、結局アクティブ素子１８には電流が流れない条件が設定されることになる。
【００４１】
なお、上記輝度補正動作は、各有機ＥＬ素子の発光輝度を直接測定して補正しているわけではない。そのため、図５に示す有機ＥＬ素子の電流−電圧特性と電流−輝度特性との関係のバラツキや、第２の電流源回路２４に含まれるアクティブ素子７の閾値や移動度などの特性のバラツキにより、各有機ＥＬ素子の輝度は変化する。そこで、上記バラツキ範囲の最大輝度が初期輝度より小さくなるように、図２に示すコンデンサ８，９，１２の容量比を調整することが好ましい。この調整により、電流−輝度特性が劣化した有機ＥＬ素子に対して初期設定電流より多くの電流が与えられることがなくなるため、輝度劣化の加速的な進行を抑制することができる。ここで、全ての有機ＥＬ素子には補正された電流が与えられるため、補正されない電流が与えられる場合よりもその輝度は比較的高くなる。したがって、全ての有機ＥＬ素子の輝度劣化が緩和される。
【００４２】
以上のように、一般に有機ＥＬ素子等の電流駆動型の発光素子へ一定電流を与えたとき、その発光輝度は経時変化とともに減少し、また、この電流駆動型の発光素子へ一定電流を与えるために必要な印加電圧も、経時変化とともに増大する。そこで、上記アクティブ素子１８の出力電流値がソース配線Ｓｊから供給された電流により設定されるように画素回路２６を構成し、ソース配線Ｓｊへ（電流プログラム用の）第２の電流源回路２４から電流を供給する。ここで、第２の電流源回路２４は電圧制御・電流出力の回路構成とされるため、制御電圧を増大させることにより、出力電流を増大させることができる。よって、この制御電圧として有機ＥＬ素子２２へ一定電流を与えたとき得られた印加電圧を用いることにより、この有機ＥＬ素子２２の特性が経時変化するほど、より多くの電流値が発生するように、第２の電流源回路２４を構成できる。このことにより、有機ＥＬ素子２２の特性の経時変化とともに、その有機ＥＬ素子２２へ与えられる電流値が増大させられるため、表示装置の輝度低下を抑える効果が得られる。
【００４３】
また、上記第２の電流源回路２４へ与えられる電圧設定配線Ｖ０の基準電位は外部から抵抗分圧等で与えられる。この構成は、第１の電流源回路２３から上記有機ＥＬ素子２２へ与えられる電流値が一定の場合（または電流が流れるか流れないかの２値状態をとる場合）にのみ有効となる。なぜなら、もし上記有機ＥＬ素子２２へ与えられる電流値が変動するならば、陽極−陰極間電圧もまた変動するため、変動が経時変化によるものなのか、電流変化によるものなのかが判別しにくくなるからである。これにより、ユーザーは外部から基準電位を設定して輝度を変更することができ、また温度変化等にかかわらず基準電位が一定に保たれるといった利点が得られる。
【００４４】
（第２の実施形態）
本発明の第２の実施形態に係る表示装置の基本的な構成は、ソースドライブ回路および画素回路の構成および動作が一部異なる点を除き、上記第１の実施形態に係る表示装置５２とほぼ同様である。そこで、同一または対応する構成要素には同一の参照符号を付してその詳しい説明を省略する。本実施形態の表示装置は、上記図２に示す電流源回路２４よりもＴＦＴ特性のバラツキに基づく出力電流の影響が小さくなる電源回路を備える。まず、このＴＦＴ特性のバラツキに基づく影響について説明する。
【００４５】
図６は、図５に示す一定電流を与えるときの印加電圧と、一定輝度を保つために必要な電流値との関係を示す図である。図中の横軸は、上記印加電圧であり、縦軸は、上記電流値である。また、図中の直線Ａ−Ａ’は、上記関係の近似直線である。この直線Ａ−Ａ’が示すように、電圧の変化量ΔＶと電流の変化量ΔＩの間にはほぼ比例関係が成立する。そこで、本実施形態における第２の電流源回路は、与えられる有機ＥＬ素子の陽極／陰極間電圧の変化量ΔＶに対し、出力する電流値の変化量ΔＩがほぼ比例するように構成されることが好ましい。
【００４６】
図７は、図２に示す第２の電流源回路２４に含まれるコンデンサ１２に対する印加電圧と出力電流との関係を示す図である。なお、図の縦軸は印加電圧であり、横軸は出力電流である。また、図中の線は、ＴＦＴの閾値ｖｔｈおよび移動度μが所定の値に設定されるときの印加電圧に対する出力電流の変化を示す。ここでは、ＴＦＴの閾値ｖｔｈおよび移動度μの値が条件１から条件５までの５種類の異なる条件として設定されることにより、それぞれの条件における印加電圧と出力電流との関係がＴＦＴ特性のバラツキを示すものとしてシミュレーションされる。
【００４７】
図７に示すように、コンデンサ１２への印加電圧が４Ｖのときの出力電流は、条件１から条件５までほぼ同じような値となる。これは、第２の電流源回路２４の出力電流を設定するときのコンデンサ１２の電圧が上記４Ｖとなるよう設定したためである。にもかかわらず、出力電流に上記各条件毎のバラツキが見られるのは、スイッチ素子７のゲート・ドレイン間の浮遊容量に基づきそのゲート電圧が変化するためであると考えられる。
【００４８】
ここで、図２に示す第２の電流源回路２４に含まれるアクティブ素子７のゲート電圧Ｖｇが変化したとき、アクティブ素子７のドレイン端子はＧＮＤ電位に固定されているので、アクティブ素子７を流れる電流Ｉは、ゲート・ドレイン間電圧をＶｇｄとし、比例定数をｋとするとき、次式（１）の関係を保って変化する。
Ｉ＝ｋ・μ（Ｖｇｄ２ ／２） …（１）
【００４９】
この式（１）に基づき、ゲート・ドレイン間電圧をＶｇｄとして、有機ＥＬ素子の陽極−陰極間電圧の変化量ΔＶと出力電流の変化量ΔＩの関係を整理すると、次式（２）のように示される。
したがって、上式（２）を参照すると、電位変化量ΔＶが十分に小さいとき、電流変化量ΔＩは電位変化量ΔＶに比例するとみなすことができる。ただ、図７のシミュレーション結果を参照すると、電位変化量ΔＶが大きくなるほど電流変化量ΔＩはバラツキを生じるため、ＴＦＴの特性バラツキの影響を受けることがわかる。
【００５１】
そこで、上記影響を低減するため、本実施形態では、図２に示す第２の電流源回路２４に代えて、図８に示す第２の電流源回路２９が用いられる。図８は、有機ＥＬ素子を含む画素回路およびこの第２の電流源回路２９を含む出力回路の構成例を示す回路図である。図８に示されるように、第２の電流源回路２９には、図２に示すアクティブ素子７に代えて、同じ位置にアクティブ素子３３が設けられる。このアクティブ素子３３のドレイン端子とゲート端子の間には、図２に示すコンデンサ８に代えてコンデンサ３２が接続され、そのドレイン端子と電源（ＧＮＤ）端子との間には、抵抗値Ｒの抵抗素子３４が新たに接続される。この構成により、アクティブ素子３３のゲート電圧が増加するとともに流れる電流も増加するが、このアクティブ素子３３を流れる電流が増加すると、アクティブ素子３３のドレイン端子の電位（即ち抵抗素子３４の電位ドロップ）が増加する。このことにより、アクティブ素子３３のドレイン・ゲート間電圧差の上昇が抑えられるため、ＴＦＴ特性のバラツキによる影響が低減される。
【００５２】
図９は、上記第２の電流源回路２９に含まれるコンデンサ１２に対する印加電圧と出力電流との関係を示す図である。なお、図の縦軸、横軸、図中の線は、図７と同様であるため説明を省略する。ここでは、上記第２の電流源回路２９のコンデンサ１２に印加される電圧を変化させたときの出力電流の変化がシミュレーションされている。この図９と前述の図７とを比較参照することにより、本実施形態における電流源回路２９の方が第１の実施形態における電流源回路２４よりも、ＴＦＴ特性のバラツキによりその出力電流が受ける影響がより小さいことがわかる。
【００５３】
以下、この電流源回路２９を含む出力回路３５および画素回路３１の構成及び動作につき説明する。なお、電流源回路２９の構成については前述したとおりである。また、図８に示す第１の電流源回路２３の構成は、図２に示す電流源回路２３と同様であるため、ここではその説明を省略する。
【００５４】
出力回路３５は、第１の電流源回路２３および第２の電流源回路２９のほかに以下の構成を含む。アクティブ素子３３のゲート端子には、コンデンサ９を介し、電位保持手段として機能するコンデンサ１２が接続される。よって、アクティブ素子３３のゲート電位は、コンデンサ１２の電位変化にしたがって変化する。このコンデンサ１２と、画素形成部に配置される有機ＥＬ素子と同一または類似する素子である電気素子２８の陽極との間には、スイッチ素子１３が接続され、このコンデンサ１２と第１の電流源回路２３の出力端子との間にはスイッチ素子１４が接続される。スイッチ素子１３のゲート端子には制御信号線ＰＣｊが接続され、スイッチ素子１４のゲート端子には制御信号線ＳＣｊが接続される。また、画素回路３１に繋がるソース配線Ｓｊには、第１の電流源回路２３がスイッチ素子５を介して接続され、第２の電流源回路２９がスイッチ素子１１を介して接続され、ＯＦＦ電位である電圧設定配線Ｖｏｆｆがスイッチ素子１５を介して接続される。また、スイッチ素子１３のゲート端子には制御信号線ＰＣｊが接続され、スイッチ素子１４のゲート端子には制御信号線ＳＣｊが接続され、スイッチ素子１５のゲート端子には制御信号線ＳＤｊが接続される。
【００５５】
画素回路３１は、図２に示す画素回路２６からスイッチ素子１９，２０が省略された構成である。すなわち、この画素回路３１では、アクティブ素子１８のゲート端子とソース配線Ｓｊの間にはスイッチ素子１６が接続され、そのドレイン端子とソース配線Ｓｊの間にはスイッチ素子２１が接続され、そのソース端子は電源配線Ｖｒｅｆに接続される。また、コンデンサ１７の一端は、アクティブ素子１８のゲート端子に接続され、その他端は電源配線Ｖｒｅｆに接続される。さらに、有機ＥＬ素子２２の陽極は、アクティブ素子１８のドレイン端子に接続され、その陰極は共通電極Ｖｃｏｍに接続される。さらにまた、スイッチ素子１６のゲート端子にはゲート配線Ｇｉが接続され、スイッチ素子２１のゲート端子には制御配線Ｅｉが接続される。
【００５６】
以上のように構成される出力回路３５および画素回路３１は、画素形成部に含まれる有機ＥＬ素子の電流−輝度特性の劣化を補正するように動作する。すなわち、後述する所定の第１の期間において、画素回路３１に与えるべき電流を設定（プログラム）する第２の電流源回路２９に基準電位が与えられるとき、その出力電流値が設定される。また、所定の第２の期間において、第１の電流源回路２３から上記有機ＥＬ素子へ電流が与えられることによりその陽極−陰極端子間に電圧を発生させ、この電位が第２の電流源回路２９へ与えられるとき、第２の電流源回路２９の出力電流値が補正される。この動作について、以下に説明する。
【００５７】
図１０は、各信号線における電位変化のタイミングを示す図である。図１０に示す信号線の電位は、出力回路３５の各制御信号線および画素回路３１の制御配線に印加される電圧である。
【００５８】
時刻０から時刻ｔ１までの間、図の２行目に示される制御信号線ＰＡｊはＶＨ電位とされるため、スイッチ素子３，４はＯＮ状態となる。よって、第１の電流源回路２３の出力電流値が電流設定配線Ｉｐｊにより与えられる電流値に設定される。なお、この電流設定配線Ｉｐｊには図示されない複数の電流源回路が接続されており、これら複数の電流源回路の１つまたは複数のＯＮ／ＯＦＦ状態を制御することにより、多段階の電流値出力が得られる。また、この電流設定配線Ｉｐｊ毎に上記複数の電流源回路を設けることで、時刻０から時刻ｔ１までの間に同時に全ての第１電流出力回路２３の出力電流を設定できる。
【００５９】
時刻ｔ１から時刻２ｔ１までの間、制御信号線ＰＡｊはＶＬ電位となるため、スイッチ素子３，４はＯＦＦ状態となる。また制御信号線ＰＣｊおよび制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１３，１４はＯＮ状態となる。よって、第１の電流源回路２３の出力電位が電気素子２８に流される。
【００６０】
時刻２ｔ１から時刻３ｔ１までの間（この期間を「第１の期間」という）、制御信号線ＰＣｊおよび制御信号線ＳＣｊはＶＬ電位とされるため、スイッチ素子１３，１４はＯＦＦ状態となる。そのため、第１の電流源回路２３の出力電位から電流を与えられていたときの電気素子２８の陽極−陰極間電圧は、電位保持手段として機能するコンデンサ１２に保持される。また、図の４行目に示される制御信号線ＰＢｊがＶＨ電位とされるため、スイッチ素子６，１０はＯＮ状態となり、第１の電流源回路２３に設定された電流値がｎチャネルＴＦＴであるアクティブ素子３３に与えられる。このとき、ｎチャネルＴＦＴであるアクティブ素子３３のソース・ゲート端子間が短絡されるため、第１の電流源回路２３よりソース端子に所望の電流が与えられる。したがって、ｎチャネルＴＦＴであるアクティブ素子３３のゲート端子の電圧は、このときの電流値を流すことのできる電圧値に設定される。
【００６１】
このように第１の電流源回路２３から電気素子２８に電流値が流されるときの当該電気素子２８の陽極−陰極間電圧がコンデンサ１２に保持されることにより、第１の電流源回路２３を用いて基準電位を発生させ、この電位を用いて第２の電流源回路２９の出力電流がプログラムできる。このことにより、アナログ階調に対応した電流出力が用いられる場合であっても必要な基準電位を得ることができる。
【００６２】
また、この第１の期間において、図の７行目に示される制御信号線ＳＤｊがＶＨ電位とされるため、ソース配線ＳｊにｐチャネルＴＦＴであるアクティブ素子１８をＯＦＦ状態とする電位が電圧設定配線Ｖｏｆｆより与えられる。このとき、選択すべきゲート配線ＧｉにＶＨ電位が印加されることにより、対応する画素Ａ１ｊに含まれるｐチャネルＴＦＴであるアクティブ素子１８はＯＦＦ状態となる。
【００６３】
時刻３ｔ１から時刻４ｔ１までの間（この期間を含む時刻３ｔ１から時刻５ｔ１までの期間を本実施形態では「第２の期間」という）、制御信号線ＰＢｊがＶＬ電位とされるため、スイッチ素子６，１０はＯＦＦ状態となる。よって、アクティブ素子３３のゲート端子の電位が保持される。また、図の６行目に示される制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１４はＯＮ状態となる。よって、第１の電流源回路２３の出力電位がコンデンサ１２へ与えられる。このとき、図の１行目に示される制御信号線ＳＡｊがＶＨ電位とされるため、スイッチ素子５はＯＮ状態となる。よって、制御配線Ｅｉにより選択された画素Ａｉｊの有機ＥＬ素子２２へ第１の電流源回路２３から所望の電流が供給される。また、画素Ａ１ｊに対応する制御配線Ｅ１がＶＨ電位とされるため、スイッチ素子２１がＯＮ状態となり、第１の電流源回路２３からソース配線Ｓｊを介して、対応する画素Ａ１ｊに含まれる有機ＥＬ素子２２に一定電流が供給される。
【００６４】
ここで、前述のように、有機ＥＬ素子２２へ第１の電流源回路２３から所定の電流を供給すると、その第１の電流源回路２３からの出力電圧は、有機ＥＬ素子の陽極−陰極間電圧の増大とともに増大する。このため、有機ＥＬ素子２２の電流−輝度特性の劣化とともに増加することになる。そして、この電流源回路２３の出力電圧はコンデンサ１２に保持されるため、この出力電圧の増加は、その電位が増加する分だけコンデンサ９を介してアクティブ素子３３のゲート端子電位を増加させるように働く。
【００６５】
（本実施形態の第２の期間に含まれる）時刻４ｔ１から時刻５ｔ１までの間、制御信号線ＳＣｊはＶＬ電位とされるため、スイッチ素子１４はＯＦＦ状態となる。そのため、そのとき与えられていた電位がコンデンサ１２に保持される。また、図の１行目に示される制御信号線ＳＡｊはＶＬ電位とされるため、スイッチ素子５はＯＦＦ状態となり、図の３行目に示される制御信号線ＳＢｊはＶＨ電位とされるため、スイッチ素子１１はＯＮ状態となる。よって、第２の電流源回路２９にコンデンサ１２の電位により補正された電流値がソース配線Ｓｊから供給される。ここで、画素Ａ１ｊに対応する制御配線（ゲート配線）Ｇ１がＶＨ電位とされるため、スイッチ素子１６がＯＮ状態となり、制御配線Ｅ１がＶＨ電位とされるため、スイッチ素子２１がＯＮ状態となる。この結果、電源配線Ｖｒｅｆからアクティブ素子１８（およびスイッチ素子２１，１１）を通って第２の電流源回路２９に電流が流れる。また、アクティブ素子１８のゲート電位は、このときの第２の電流源回路２９により設定された電流値がアクティブ素子１８を流れるよう設定される。以上の結果、アクティブ素子１８に設定される電流値は、有機ＥＬ素子２２へ所定の電流を流すために必要な陽極−陰極間電圧の増大とともに増加する。
【００６６】
ここで、上記アクティブ素子１８に設定される電流値は、第２の電流源回路２９により設定される電流値が０の場合、０となるよう設定される。しかし、この場合、アクティブ素子１８のゲート電圧は、電源配線Ｖｒｅｆからアクティブ素子１８の閾値電位が差し引かれた電位となるため、ｐチャネルＴＦＴであるアクティブ素子１８を完全にＯＦＦ状態とする電位にはならない。そこで、アクティブ素子１８のゲート電圧を電圧設定配線Ｖｏｆｆの電位とする。
【００６７】
すなわち、時刻５ｔ１から時刻６ｔ１までの間、制御信号線ＳＢｊはＶＬ電位とされるため、スイッチ素子１１はＯＦＦ状態となり、制御配線Ｅ１がＶＬ電位とされるため、スイッチ素子２１はＯＦＦ状態となる。また、ゲート配線Ｇ１がＶＨ電位とされるため、スイッチ素子１６はＯＮ状態となり、完全にＯＦＦ状態としたいｐチャネルＴＦＴであるアクティブ素子１８を含む画素Ａ１ｊに対応する制御信号線ＳＤｊのみがＶＨ電位とされるため、画素Ａ１ｊに含まれるスイッチ素子１６はＯＮ状態となる。その結果、当該アクティブ素子１８のゲート電圧は電圧設定配線Ｖｏｆｆの電位となる。
【００６８】
なお、完全にＯＦＦ状態としたいアクティブ素子１８を含む画素Ａ１ｊ以外の画素Ａｉｋ（ここでｋ≠ｊとする）に対応する制御信号線ＳＤｊはＶＬ電位とされる。よって、これらの画素Ａｉｋに対応するスイッチ素子１５はＯＦＦ状態のままとなるため、対応するソース配線Ｓｊの電位は保持される。このことにより、これらの画素Ａｉｋに対応するアクティブ素子１８のゲート電圧は、先に設定された電流値を流す電位に保持される。
【００６９】
以上の結果、画素形成部に含まれる有機ＥＬ素子に対してアナログ階調を示す信号が与えられた場合でも、本表示装置では、発光状態による輝度バラツキ（焼き付け現象）が緩和される。
【００７０】
ここで、前述のように、本表示装置では、第２の電流源回路２９の電流値を設定するときの基準電位を得るために、電気素子２８が用いられる。この電気素子２８は、画素形成部に含まれる有機ＥＬ素子と同じ構成の素子、または当該構成から発光層が除かれた構成の素子であることが好ましい。このことにより、第１の電流源回路２３の出力電流が変化した場合に基準とすべき電位を簡単な回路構成で得ることができるため好ましい。
【００７１】
また、この電気素子２８へ一定電流を流すために必要な電圧は、総使用時間が増えるにつれて増大する。このことは、第２の電流源回路２９の電流値が設定されるときの基準電圧が総使用時間が増えるにつれて増大することを意味する。一方、全く発光していない（総使用時間が０である）有機ＥＬ素子へ一定電流を流すために必要な電圧は変化しない。その結果、第２の電流源回路２９は、全く発光していない電気光学素子へ流す電流値が上記電気素子２８の総使用時間が増えるにつれて減少するように働く。このことにより、表示画面（全画素）の平均輝度は総使用時間の増加ととも低下することになる。このような平均輝度の低下は、発光素子の電流−輝度特性の劣化が徐々に進行していることをユーザーに認識させることができるので、例えばユーザに対して、買い換えの心づもりをしてもらえるなどの好ましい効果を生じる。
【００７２】
さらに、図８に示す画素回路３１は、１画素形成部あたり３つのＴＦＴ（すなわちスイッチ素子１６，２１およびアクティブ素子１８）と、１つのコンデンサ１７と、２本の制御配線Ｇｉ，Ｅｉと、１本のソース配線Ｓｊと、１本の電源配線Ｖｒｅｆとにより構成されるため、図２に示す画素回路２６に比べて必要なＴＦＴの数や配線の数などを少なくすることができる。このことにより、１画素形成部あたりに配置される素子数が減少するため、有機ＥＬ素子２２の光をガラス基板であるＴＦＴ基板の方向へ取り出す構造（ボトムエミッション構造）の場合には、有機ＥＬ素子に割り当てるべき発光面積を広く取ることができる。すなわち、画素形成部全体の面積に占める有機ＥＬ素子２２の発光面積の比率である開口率を高くすることができる。したがって、単位面積あたりの発光輝度を低く抑えることが可能となるので、素子特性の劣化を抑えることができて好ましい。
【００７３】
以上のように、第２の電流源回路２９の制御電圧の増大に伴う出力電流の増大値は、第２の電流源回路２９に含まれるアクティブ素子３３の特性のバラツキによってバラツキが生じる。そこで、第２の電流源回路２９の出力電流をプログラムするとき、有機ＥＬ素子２２の陽極−陰極間で生じると予想される電圧が制御電圧として与える。このことにより電流プログラム時と電流出力時の制御電圧の変化を抑え、その出力電流のバラツキが抑えられることが好ましい。そこで、第１の期間で第２の電流源回路２９に基準電位を上記電気素子２８へ所望の電流を流すことで発生させ、第２の期間で第１の電流源回路２３から上記所望の電流を有機ＥＬ素子２２へ電流を与えることにより、当該有機ＥＬ素子２２の陽極−陰極端子間に電圧を発生させ、この電圧を第２の電流源回路２９へ与えることにより、当該第２の電流源回路２９の電流プログラム時と出力時の制御電圧の変動を抑えられる。その結果出力電流値のバラツキが抑えられ好ましい。このように、基準電位が有機ＥＬ素子２２の陽極−陰極端子間に発生すると予想される電位とされることにより、第２の電流源回路２９を構成するＴＦＴの特性のバラツキによる出力電流値の変動が抑えられ、所望の電流値が得られるので好ましい。
【００７４】
また、有機ＥＬ素子２２の経時変化に伴う印加電圧−電流特性および電流−輝度特性も素子毎にバラツキが生じるので、第２の電流源回路２９の制御電圧の増大に伴う出力電流の増大値のバラツキと、有機ＥＬ素子２２の経時変化に伴う発光輝度のバラツキとにより、当該有機ＥＬ素子２２が同一の電圧−電流特性を示すときの電流−輝度特性はバラツキが生じる。したがって、本表示装置では、このバラツキのうち最大となる輝度が初期輝度より小さくなるよう設計されることが好ましい。これにより、電流−輝度特性が劣化した有機ＥＬ素子２２に必要以上の電流を与えることで、その輝度の劣化を加速させないようにすることができる。さらに、電流−輝度特性の劣化が進んでいない有機ＥＬ素子２２の輝度も低くなるように制御されることが好ましい。このことにより、有機ＥＬ素子２２の電流−輝度特性が劣化したとき、全体の表示輝度が低下するため、素子特性の劣化が徐々に進んでいることをユーザーに認識させ、買い換え時期を見通すことを可能にする利点が得られる。また、ユーザーが本表示装置を購入して使用し続けると徐々に輝度が低くなるため、相対的に素子の寿命を延ばすことができる利点が得られる。
【００７５】
さらにまた、本表示装置では、第２の期間でソース配線Ｓｊに第１の電流源回路２３を接続して有機ＥＬ素子２２へ電流を流すことにより得られる電位が電位保持手段であるコンデンサ１２に保持される。その後、当該コンデンサ１２により保持された電位が第２の電流源回路２９へ与えられることにより、第２の電流源回路２９の出力電流が補正されるので、ソース配線Ｓｊに第２の電流源回路２９を接続して当該補正された電流値により、アクティブ素子１８の出力電流が規定される。この構成では、ソース配線Ｓｊのみが用いられることにより、有機ＥＬ素子２２の電流−電圧特性に応じたアクティブ素子１８の電流値の設定を行うので、画素形成部の開口率を大きく取ることができる。その結果、ＴＦＴ基板側に発光されるボトムエミッション構造の場合、単位面積あたりの発光輝度がを低く抑えることが可能となるため、素子特性の劣化を抑えることができ好ましい。
【００７６】
さらにまた、本表示装置では、第１の期間で基準となる電気素子２８に第１の電流源回路２３から電流が与えられることにより、当該電気素子２８の陽極−陰極端子間に電圧が発生させられ、その電位が電位保持手段であるコンデンサ１２により保持される。その後、コンデンサ１２により保持された当該電位と、第１の電流源回路２３の電流値とに基づき第２の電流源回路２９の出力電流が設定される。この構成は、第２の期間で、第１の電流源回路２３から有機ＥＬ素子２２へ与える電流値が多段階で変化する場合に有効となる。ここで、第１の電流源回路２３と第２の電流源回路２９の電流値の絶対値は、等しく設定されることが好ましい。また、基準となる電気素子２８は画素形成部に含まれる有機ＥＬ素子２２と同様の電圧−電流特性を示すことが好ましい。この基準となる電気素子２８の電圧−電流特性が、画素形成部に含まれる有機ＥＬ素子２２と同様に経時変化すれば、基準となる電気素子２８の経時変化とともに、画素の輝度が低下することになるため、有機ＥＬ素子２２の特性劣化の速度が遅くなるという利点も得られるので好ましい。
【００７７】
（第３の実施形態）
本発明の第３の実施形態に係る表示装置の基本的な構成は、ソースドライブ回路および画素回路の構成および動作が一部異なる点を除き、上記第１および第２の実施形態に係る表示装置５２とほぼ同様であるので、同一または対応する構成要素には同一の参照符号を付して詳しい説明を省略する。
【００７８】
本実施形態に係る表示装置は、第２の実施形態に係る表示装置よりも、１ゲート配線あたりに必要とされる単位期間ｔ１の割り当て数が少ない点に特徴を有する。確かに、図８の画素回路３１に含まれる有機ＥＬ素子２２の光がＴＦＴ基板側から取り出される構造（ボトムエミッション構造）の場合、当該表示装置は、開口率を高くすることができるが、その反面、図１０に示すように１ゲート配線あたり６つの単位期間ｔ１を割り当てなければならない。その点、有機ＥＬ素子２２の光をＴＦＴ基板と反対側から取り出す構造（トップエミッション構造）の場合、ＴＦＴ基板上に配置される素子は開口率に影響しないため、このような構造の表示装置にとっては、１画素形成部あたりの素子数が増加することよりも、１ゲート配線あたりに必要な単位期間ｔ１の割り当て数が増加することの方が問題となることがある。そこで、第二の実施形態の場合よりも１ゲート配線あたりに必要な単位期間ｔ１の割り当て数を減少させた本表示装置の構成について、以下に説明する。
【００７９】
図１１は、有機ＥＬ素子を含む画素回路４８および出力回路４９の構成例を示す回路図である。図１１に示されるように、画素回路４８は、図８に示す画素回路３１と基本的には同様の構成であるので、同一または対応する構成要素には同一の参照符号を付して詳しい説明を省略する。しかし、本画素回路４８は、以下の点が図８に示す画素回路３１とは異なる。すなわち、画素回路４８に含まれる有機ＥＬ素子４０は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる陽極が共通電極Ｖｃｏｍ側に配置され、ＴＦＴ基板側にはアルミニウム等からなる陰極が配置される。そのため、画素回路４８に配置される電源配線は負電圧（ＧＮＤ）配線となる。そこで、有機ＥＬ素子４０に電流を供給するためのアクティブ素子３９はｎチャネルＴＦＴである。また、アクティブ素子３９と有機ＥＬ素子４０との間にはｐチャネルＴＦＴであるスイッチ素子３７が接続され、アクティブ素子３９およびスイッチ素子３７の接続点とソース配線Ｓｊとの間には、ｎチャネルＴＦＴであるスイッチ素子３６が接続され、スイッチ素子３６および有機ＥＬ素子４０の接続点と新たな第３の配線Ｄｊとの間には、ｎチャネルＴＦＴであるスイッチ素子３８が接続される。これらのスイッチ素子３６，３７，３８のゲート端子には、制御配線Ｅｉが接続されている。
【００８０】
第１の電流源回路４５は、アクティブ素子４１と、スイッチ素子３，４と、コンデンサ１とを含む。コンデンサ１は、アクティブ素子４１のドレイン・ゲート端子間に接続される。スイッチ素子３は、アクティブ素子４１のソース・ゲート端子間に接続される。スイッチ素子４は、アクティブ素子４１のソース端子と電流設定配線Ｉｐｊとの間に接続され、スイッチ素子３，４のゲート端子は制御信号線ＰＡｊに接続される。ここで、制御信号線ＰＡｊをＶＨ電位とすることによりスイッチ素子３，４をＯＮ状態とするとき、電流設定配線Ｉｐｊから与えられた電流値が、アクティブ素子４１を通過するように、アクティブ素子４１のゲート端子に接続されるコンデンサ１の電位が設定される。
【００８１】
第２の電流源回路４６は、アクティブ素子４２と、コンデンサ３２，９と、スイッチ素子６，１０と、抵抗素子３４とを含む。スイッチ素子１０は、アクティブ素子４２のゲート端子と第１の電流源回路４５の出力端子との間に接続される。スイッチ素子６は、アクティブ素子４２のソース端子と第１の電流源回路４５の出力端子との間に接続される。スイッチ素子６，１０のゲート端子には制御信号線ＰＢｊが接続される。コンデンサ３２は、アクティブ素子４２のソース・ゲート端子間に接続される。ここで、制御信号線ＰＢｊをＶＨ電位とすることによりスイッチ素子６，１０をＯＮ状態とするとき、第１の電流源回路４６から与えられた電流値がアクティブ素子４２によって出力されるよう、アクティブ素子４２のゲート端子に接続されるコンデンサ３２の電位が設定される。
【００８２】
出力回路４９は、第１の電流源回路４５および第２の電流源回路４６のほかに以下の構成を含む。アクティブ素子４２のゲート端子には、コンデンサ９を介し、電位保持手段として機能するコンデンサ１２が接続される。よって、アクティブ素子４２のゲート電位は、コンデンサ１２の電位変化にしたがって変化する。このコンデンサ１２と、画素形成部に配置される有機ＥＬ素子と同一または類似する素子である電気素子４３の陰極との間には、スイッチ素子１３が接続され、このコンデンサ１２と第１の電流源回路４５の出力端子との間にはスイッチ素子１４が接続される。スイッチ素子１３のゲート端子には制御信号線ＰＣｊが接続され、スイッチ素子１４のゲート端子には制御信号線ＳＣｊが接続される。また、第３の配線Ｄｊにはスイッチ素子５を介して第１の電流源回路４５が接続され、ソース配線Ｓｊにはスイッチ素子１１を介して第２の電流源回路４６が接続されるとともに、スイッチ素子４４を介してＯＦＦ電位の電圧設定配線Ｖｏｆｆが接続される。さらに、スイッチ素子５のゲート端子には制御信号線ＳＡｊが接続され、ｎチャネルＴＦＴであるスイッチ素子１１のゲート端子と、ｐチャネルＴＦＴであるスイッチ素子４４のゲート端子とには、制御信号線ＳＢｊが接続される。
【００８３】
以上のように構成される出力回路４９および画素回路４８は、画素形成部に含まれる有機ＥＬ素子の電流−輝度特性の劣化を補正するように動作する。この動作について、図１２を参照して以下に説明する。
【００８４】
図１２は、各信号線における電位変化のタイミングを示す図である。図１０に示す信号線の電位は、出力回路４９の各制御信号線および画素回路４８の制御配線に印加される電圧である。
【００８５】
時刻０から時刻ｔ１までの間、各制御信号線および各制御配線に印加される電圧は図１０に示す電圧と同じであり、各構成要素も同様に動作する。すなわち、図の２行目に示される制御信号線ＰＡｊはＶＨ電位とされるため、スイッチ素子３，４はＯＮ状態となる。よって、第１の電流源回路４５の出力電流値が電流設定配線Ｉｐｊにより与えられる電流値に設定される。なお、この電流設定配線Ｉｐｊには図示されない複数の電流源回路が接続されており、これらにより多段階の電流値出力が得られる。
【００８６】
時刻ｔ１から時刻２ｔ１までの間、制御信号線ＰＡｊはＶＬ電位とされるため、スイッチ素子３，４はＯＦＦ状態となる。また制御信号線ＰＣｊおよび制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１３，１４はＯＮ状態となる。よって、第１の電流源回路４５の出力電位が電気素子４３に流される。
【００８７】
時刻２ｔ１から時刻３ｔ１までの間（この期間を「第１の期間」という）、制御信号線ＰＣｊおよび制御信号線ＳＣｊはＶＬ電位とされるため、スイッチ素子１３，１４はＯＦＦ状態となる。そのため、第１の電流源回路４５の出力電位から電流を与えられていたときの電気素子４３の陽極−陰極間電圧は、電位保持手段として機能するコンデンサ１２に保持される。また、図の４行目に示される制御信号線ＰＢｊがＶＨ電位とされるため、スイッチ素子６，１０はＯＮ状態となる。よって、第１の電流源回路４５に設定された電流値は、ｐチャネルＴＦＴであるアクティブ素子４２から引き出される。このとき、ｐチャネルＴＦＴであるアクティブ素子４２のドレイン・ゲート端子間が短絡されるため、第１の電流源回路４５よりソース端子に設定電流が引き出される。したがって、ｐチャネルＴＦＴであるアクティブ素子４２のゲート端子の電圧は、このときの電流値を流すべき電圧値に設定される。
【００８８】
時刻３ｔ１から時刻４ｔ１までの間（この期間を本実施形態では「第２の期間」という）、制御信号線ＰＢｊがＶＬ電位とされるため、スイッチ素子６，１０はＯＦＦ状態となる。よって、アクティブ素子４２のゲート端子の電位が保持される。また、図の６行目に示される制御信号線ＳＣｊはＶＨ電位とされるため、スイッチ素子１４はＯＮ状態となる。よって、第１の電流源回路４５の出力電位がコンデンサ１２へ与えられる。このとき、図の１行目に示される制御信号線ＳＡｊがＶＨ電位とされるため、スイッチ素子５はＯＮ状態となる。よって、制御配線Ｅｉにより選択された画素Ａｉｊの有機ＥＬ素子４０へ第１の電流源回路４５から一定電流が引き出される。すなわち、画素Ａ１ｊに対応する制御配線Ｅ１がＶＨ電位とされるため、スイッチ素子３８がＯＮ状態となり、第１の電流源回路４５から第３の配線Ｄｊを介して、対応する画素Ａ１ｊに含まれる有機ＥＬ素子４０に所定電流が引き出される。このとき、有機ＥＬ素子４０の陽極−陰極間電圧は、コンデンサ１２に印加される。
【００８９】
また、この第２の期間において、図の７行目に示されるゲート配線Ｇ１がＶＨ電位とされるため、スイッチ素子１６がＯＮ状態となることにより、対応する画素Ａｉｊの有機ＥＬ素子４０が発光状態とされる場合、図の３行目に示される制御信号線ＳＢｊがＶＨ電位とされるため、スイッチ素子１１はＯＮ状態となる。その結果、第２の電流源回路４６からソース配線Ｓｊ（およびスイッチ素子１６，１１）を介して画素Ａ１ｊに含まれるアクティブ素子３９へ電流が流れるため、当該アクティブ素子３９のゲート電位は、このときの第２の電流源回路４６により設定された電流値がアクティブ素子３９を流れるように設定される。以上の結果、第２の電流源回路４６にはコンデンサ１２により保持された画素Ａ１ｊに含まれる有機ＥＬ素子４０の陽極−陰極間電圧が印加されるため、その電位の増大とともに電流量が増大する。
【００９０】
なお、上記画素Ａｉｊに含まれる有機ＥＬ素子４０を非発光状態とする場合には、図の３行目に示される制御信号線ＳＢｊがＶＬ電位とされることにより、スイッチ素子４４をＯＮ状態とする。この結果、ＯＦＦ電圧源からソース配線Ｓｊを介して上記画素Ａ１ｊに含まれるアクティブ素子３９のゲート端子へＯＦＦ電位が印加されるので、アクティブ素子３９はＯＦＦ状態となる。
【００９１】
以上の結果、画素形成部に含まれる有機ＥＬ素子に対してアナログ階調を示す信号が与えられた場合でも、本表示装置では、発光状態による輝度バラツキ（焼き付け現象）が緩和される。
【００９２】
以上のように、本表示装置では、ソース配線Ｓｊと並行に第３の配線Ｄｊが配置され、ソース配線Ｓｊが第２の電流源回路４６に接続され、第３の配線Ｄｊが第１の電流源回路４５に接続される。そして、第２の期間で、第３の配線Ｄｊに第１の電流源回路４５から有機ＥＬ素子４０へ電流が流されることにより生じる電位が第２の電流源回路４６へ与えられ、この電位により第２の電流源回路４６の出力電流が補正され、補正された当該電流値がソース配線Ｓｊに供給されることによりアクティブ素子３９の出力電流が規定される。この構成では、ソース配線Ｓｊの他に新たに第３の配線Ｄｊが必要となるが、ＴＦＴ基板側とは反対方向に発光するトップエミッション構造の場合、この第３の配線Ｄｊによって画素の開口率は変化しない。そこで、この構成では、有機ＥＬ素子４０の電流−電圧特性を得るとき、同時にアクティブ素子３９の電流値の設定が行えるため、ゲート配線あたりのアドレス期間を短くすることができるので好ましい。
【００９３】
【発明の効果】
第１の発明によれば、第１の電流源回路により記発光素子に対して所定の電流が与えられ、この電流に応じて発光素子に生じる電圧に基づき、第２の電流源回路により、発光素子に与えられるべき電流が決定される。これにより、簡単な回路構成で、発光素子の電流−輝度特性の劣化に伴う画素間の輝度バラツキを軽減して焼き付け現象を緩和し、長期間使用時の表示輝度の低下が抑制されることによる表示品位の改善が望める。
【００９４】
第２の発明によれば、第１の期間に、所定の基準電位に基づき発光素子に与えられるべき電流を決定するための電流が設定され、第２の期間に、発光素子に生じる電圧に基づき発光素子に与えられるべき電流が補正される。この構成によれば、アナログ多階調に応じた基準電位に基づきアナログ多階調表示にも対応可能な輝度劣化の補正を実現することができる。また、上記所定の基準電位を発光素子の陽極−陰極間に発生すると予想される電位とすることにより、第２の電流源回路を構成するＴＦＴの特性のバラツキ等による出力電流値の変動が抑えられ、所望の電流値を得ることができる。
【００９５】
第３の発明によれば、第１の配線（ソース配線）を介して発光素子に所定の電流が与えられるとともに、第１の配線を介して発光素子に与えられるべき電流を決定するための電流がアクティブ素子に与えられる。この構成により、画素の開口率を大きく取ることができ、ボトムエミッション構造の場合に、画素形成部の面積あたりの発光輝度を低く抑えらることが可能となるため、素子特性の劣化を抑えることができるので好ましい。
【００９６】
第４の発明によれば、第３の配線を介して発光素子に所定の電流が与えられ、第１の配線を介して発光素子に与えられるべき電流を決定するための電流がアクティブ素子に与えられる。これにより、第２の配線（ゲート配線）あたりのアドレス期間を短くすることができるため好ましい。なお、この構成は、画素の開口率の低下の心配がないトップエミッション構造の場合に、特に有効である。
【００９７】
第５の発明によれば、発光素子に与えられるべき電流を決定するための基準となる電位を生じさせる電気素子を備えることにより、アナログ多階調表示に必要な基準電位を簡易に得ることができ、かつ電気素子の経時変化とともに、画素の輝度が低下するため、発光素子の特性劣化の速度が落ちるという効果も得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る表示装置の基本的な構成を示す概略図である。
【図２】上記実施形態における有機ＥＬ素子を含む画素回路および出力回路の構成例を示す回路図である。
【図３】上記実施形態における出力回路の出力電流設定動作のタイミングを示す図である。
【図４】上記実施形態における各信号線の電位変化のタイミングを示す図である。
【図５】上記実施形態における有機ＥＬ素子が定電流で駆動される場合の陽極−陰極間電圧の時間的変化と一定輝度で駆動される場合の電流値との時間的変化を示す図である。
【図６】上記実施形態における有機ＥＬ素子に一定電流を与えるときの印加電圧と一定輝度を保つために必要な電流値との関係を示す図である。
【図７】上記実施形態における第２の電流源回路に含まれるコンデンサに対する印加電圧と出力電流との関係を示す図である。
【図８】本発明の第２の実施形態における有機ＥＬ素子を含む画素回路および出力回路の構成例を示す回路図である。
【図９】上記実施形態における第２の電流源回路に含まれるコンデンサに対する印加電圧と出力電流との関係を示す図である。
【図１０】上記実施形態における各信号線の電位変化のタイミングを示す図である。
【図１１】本発明の第３の実施形態における有機ＥＬ素子を含む画素回路および出力回路の構成例を示す回路図である。
【図１２】上記実施形態における各信号線の電位変化のタイミングを示す図である。
【図１３】従来の画素回路の構成例を示す回路図である。
【図１４】従来のドライバ回路の構成を示す回路図である。
【図１５】従来の画素回路に含まれる或る有機ＥＬ素子に対して一定の電流を流したときの発光輝度の経時変化を示す図である。
【符号の説明】
１，８，９，１２，１７，３２ …コンデンサ、
２，１８，３７，４２，４４ …ｐチャネルＴＦＴ、
３，４，５，６，７，１０，１１，１３，１４，１５，１６，１９，２０，２１，３３，３６，３８，３９，４１ …ｎチャネルＴＦＴ、
２２，４０ …有機ＥＬ素子、
２３，４５ …第１の電流源回路、
２４，２９，４６ …第２の電流源回路、
２５，３０，４７ …基準電位回路、
２６，３１，４８ …画素回路、
２７，３５，４９ …出力回路、
２８，４３ …電気素子
３４ …抵抗素子
Ｓｊ …ソース配線
Ｇｉ …ゲート配線
Ｅｉ，Ｆｉ，Ｈｉ …制御配線
Ｖｒｅｆ …電源配線
ＰＡｊ，ＰＢｊ，ＰＣｊ，ＳＡｊ，ＳＢｊ，ＳＣｊ，ＳＤｊ …制御信号線
Ｉｐ，Ｉｐｊ …電流設定配線
Ｖ０，Ｖｏｆｆ …電圧設定配線
Ｖｃｏｍ …共通電極
Claims (5)
- 所定の第１および第２の配線の交差点近傍の領域に配置され、電流により駆動される電気光学素子と、当該電気光学素子に与えるべき出力電流を制御可能に構成されるアクティブ素子とを含む画素形成部を複数備えるとともに、外部から与えられるデータ信号に基づき前記第１の配線を駆動するドライブ回路を備えるアクティブマトリクス型の表示装置であって、
前記ドライブ回路は、
前記電気光学素子に対して所定の電流を与える第１の電流源回路と、
与えられる制御電圧によって出力電流が制御される電圧制御型の電流源である第２の電流源回路とを含み、
前記第２の電流源回路は、前記第１の電流源回路により与えられる所定の電流に応じて前記電気光学素子に生じる電圧に基づき、前記アクティブ素子により前記電気光学素子に与えられるべき電流を決定する電流を出力することを特徴とする表示装置。 - 前記第２の電流源回路は、
所定の第１の期間には、所定の基準電位が与えられることにより、当該基準電圧によって決定される出力電流が前記所定の電流に等しくなるように前記制御電圧と前記出力電流との関係を設定し、
前記第１の期間経過後の所定の第２の期間には、前記電気光学素子に生じる電圧が与えられることにより前記出力電流を決定し、
前記第１の電流源回路は、前記第２の期間に、前記電気光学素子に前記所定の電流を与えることにより前記電気光学素子に生じる電圧を前記第２の電流源回路に与えることを特徴とする、請求項１に記載の表示装置。 - 前記ドライブ回路は、前記電気光学素子に生じる電圧を保持して前記第２の電流源回路に与える電位保持手段をさらに含み、
前記第１の電流源回路は、前記第１の配線を介して前記電気光学素子に前記所定の電流を与えることにより前記電気光学素子に電圧を生じさせ、
前記第２の電流源回路は、前記電位保持手段により保持される電圧が与えられることにより決定される出力電流を前記第１の配線を介して前記アクティブ素子に流すことにより、当該アクティブ素子によって前記電気光学素子に与えられるべき電流を決定することを特徴とする、請求項１または請求項２に記載の表示装置。 - 前記第１の配線と略平行に配置される所定の第３の配線をさらに備え、
前記第１の電流源回路は、前記第３の配線を介して前記電気光学素子に前記所定の電流を与え、
前記第２の電流源回路は、前記電気光学素子に生じる電圧が与えられることにより決定される出力電流を前記第１の配線を介して前記アクティブ素子に流すことにより、当該アクティブ素子によって前記電気光学素子に与えられるべき電流を決定することを特徴とする、請求項１または請求項２に記載の表示装置。 - 前記ドライブ回路は、
前記電気光学素子に与えられるべき電流を決定するための基準となる基準電圧を生じさせる電気素子と、
前記電気素子に流される電流に応じて生じる前記基準電圧を保持して前記第２の電流源回路に与える電位保持手段とを含み、
前記第１の電流源回路は、前記電気素子へ所定の電流を流すことにより、前記電位保持手段に保持されるべき前記基準電圧を生成し、
前記第２の電流源回路は、前記電位保持手段により保持される前記基準電圧が与えられることにより決定される出力電流が前記所定の電流に等しくなるように前記制御電圧と前記出力電流との関係を設定した後、前記電気光学素子に生じる電圧が与えられることにより前記出力電流を決定することを特徴とする、請求項１から請求項４までのいずれか１項に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078565A JP2004287046A (ja) | 2003-03-20 | 2003-03-20 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078565A JP2004287046A (ja) | 2003-03-20 | 2003-03-20 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004287046A true JP2004287046A (ja) | 2004-10-14 |
Family
ID=33293015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003078565A Pending JP2004287046A (ja) | 2003-03-20 | 2003-03-20 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004287046A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005010683A (ja) * | 2003-06-20 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
| JP2005010684A (ja) * | 2003-06-20 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
| JP2006301220A (ja) * | 2005-04-20 | 2006-11-02 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
| US9064454B2 (en) | 2008-12-02 | 2015-06-23 | Samsung Display Co., Ltd. | Display device and method of driving the same |
| WO2020062802A1 (zh) * | 2018-09-28 | 2020-04-02 | 昆山国显光电有限公司 | 显示面板及像素电路的驱动方法 |
-
2003
- 2003-03-20 JP JP2003078565A patent/JP2004287046A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005010683A (ja) * | 2003-06-20 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
| JP2005010684A (ja) * | 2003-06-20 | 2005-01-13 | Sanyo Electric Co Ltd | 表示装置 |
| JP4502603B2 (ja) * | 2003-06-20 | 2010-07-14 | 三洋電機株式会社 | 表示装置 |
| JP4502602B2 (ja) * | 2003-06-20 | 2010-07-14 | 三洋電機株式会社 | 表示装置 |
| JP2006301220A (ja) * | 2005-04-20 | 2006-11-02 | Hitachi Displays Ltd | 表示装置及びその駆動方法 |
| US9064454B2 (en) | 2008-12-02 | 2015-06-23 | Samsung Display Co., Ltd. | Display device and method of driving the same |
| WO2020062802A1 (zh) * | 2018-09-28 | 2020-04-02 | 昆山国显光电有限公司 | 显示面板及像素电路的驱动方法 |
| US10916199B2 (en) | 2018-09-28 | 2021-02-09 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Display panel and driving method of pixel circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5512000B2 (ja) | 表示装置およびその駆動方法 | |
| US7271785B2 (en) | Organic electroluminescence display panel and display apparatus using thereof | |
| JP5014338B2 (ja) | 電流駆動型表示装置 | |
| JP4409821B2 (ja) | Ｅｌ表示装置 | |
| KR100939211B1 (ko) | 유기발광다이오드 표시장치와 그 구동방법 | |
| EP2200010B1 (en) | Current-driven display | |
| JP4197287B2 (ja) | 表示装置 | |
| WO2002075710A1 (fr) | Circuit de commande d'un element lumineux a matrice active | |
| JP2008521033A (ja) | アクティブマトリクス型発光デバイス表示器のためのシステム及び駆動方法 | |
| JP2008176287A (ja) | 発光表示デバイス | |
| JP4327042B2 (ja) | 表示装置およびその駆動方法 | |
| WO2020062813A1 (zh) | 像素电路、其驱动方法及显示装置 | |
| JP2014182346A (ja) | 階調電圧発生回路及び表示装置 | |
| JP2005032704A (ja) | 表示素子および表示装置 | |
| US20080231566A1 (en) | Minimizing dark current in oled display using modified gamma network | |
| JP2011164136A (ja) | 表示装置 | |
| JP2004287046A (ja) | 表示装置 | |
| JP5121926B2 (ja) | 表示装置、画素回路およびその駆動方法 | |
| JP4536392B2 (ja) | 表示装置および表示装置の駆動方法 | |
| JP2022045649A (ja) | 表示装置及び表示装置の駆動方法 | |
| JP4536403B2 (ja) | 表示装置 | |
| KR20070002891A (ko) | 유기전계발광 표시장치의 구동부 | |
| JP2010113101A (ja) | 画像表示装置および発光制御方法 | |
| KR100923353B1 (ko) | 일렉트로-루미네센스 표시장치 및 그 구동방법 | |
| KR100655779B1 (ko) | Ａｍｏｌｅｄ 구동을 위한 프리차지 회로 |