JP2004282897A - モータ駆動回路及びモータ駆動方法 - Google Patents
モータ駆動回路及びモータ駆動方法 Download PDFInfo
- Publication number
- JP2004282897A JP2004282897A JP2003070554A JP2003070554A JP2004282897A JP 2004282897 A JP2004282897 A JP 2004282897A JP 2003070554 A JP2003070554 A JP 2003070554A JP 2003070554 A JP2003070554 A JP 2003070554A JP 2004282897 A JP2004282897 A JP 2004282897A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- motor
- current
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P3/00—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters
- H02P3/06—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter
- H02P3/08—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter for stopping or slowing a dc motor
- H02P3/12—Arrangements for stopping or slowing electric motors, generators, or dynamo-electric converters for stopping or slowing an individual dynamo-electric motor or dynamo-electric converter for stopping or slowing a dc motor by short-circuit or resistive braking
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stopping Of Electric Motors (AREA)
- Control Of Direct Current Motors (AREA)
- Electronic Switches (AREA)
Abstract
【課題】ショートブレーキ機能を有するモータ駆動回路及びモータ駆動方法に関し、確実にブレーキ動作を行えるモータ駆動回路及びモータ駆動方法を提供することを目的とする。
【解決手段】本発明は、コレクタ−エミッタ間が直列に接続され、接続点にモータが接続された少なくとも一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）を含むモータ駆動回路（１１）であって、ブレーキ動作指示信号に応じて、前記一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち、一方のトランジスタ（Ｑ１；Ｑ３）をオフさせ、他方のトランジスタ（Ｑ２；Ｑ４）をオンさせるブレーキ制御回路（３２、３３）と、前記ブレーキ動作指示信号に応じて、前記ブレーキ制御回路（３２、３３）とは別に、前記一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち前記一方のトランジスタ（Ｑ１；Ｑ３）を強制的にオフさせるオフ手段（３４）とを有することを特徴とする。
【選択図】 図２
【解決手段】本発明は、コレクタ−エミッタ間が直列に接続され、接続点にモータが接続された少なくとも一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）を含むモータ駆動回路（１１）であって、ブレーキ動作指示信号に応じて、前記一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち、一方のトランジスタ（Ｑ１；Ｑ３）をオフさせ、他方のトランジスタ（Ｑ２；Ｑ４）をオンさせるブレーキ制御回路（３２、３３）と、前記ブレーキ動作指示信号に応じて、前記ブレーキ制御回路（３２、３３）とは別に、前記一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち前記一方のトランジスタ（Ｑ１；Ｑ３）を強制的にオフさせるオフ手段（３４）とを有することを特徴とする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明はモータ駆動回路及びモータ駆動方法に係り、特に、ショートブレーキ機能を有するモータ駆動回路及びモータ駆動方法に関する。
【０００２】
【従来の技術】
モータ駆動回路は、モータに駆動電流を供給して、モータを回転させる回路である。このようなモータ駆動回路において、モータに駆動電流を供給してモータが回転している状態からモータへの駆動電流の供給を停止すると、モータはその慣性により回転を続けようとする。この慣性によりモータが回転すると、モータに回転に応じた逆起電力が発生する。モータに発生した逆起電力は、モータ駆動回路に印加される。したがって、モータの回転が長く、大きい程モータ駆動回路には、逆起電力が長く、大きく印加されることになる。
【０００３】
モータ駆動回路は、モータに駆動電流を供給するための回路であり、モータ側から逆起電力が印加されると、誤動作する恐れがあった。この誤動作を防止するため、モータ駆動回路にはモータの回転を強制的に停止させるブレーキ機能が設けられたものがある。
【０００４】
モータ駆動回路のブレーキ機能としては、ショートブレーキなるブレーキ機能が存在する。ショートブレーキは、モータ駆動回路からモータへの駆動電流の供給を停止したとき、モータの両極を結ぶループを形成して逆起電力による電流を回生することによって、モータにブレーキをかけるブレーキ機能である。
【０００５】
図６はモータ駆動回路のブロック構成図を示す。
【０００６】
図６に示すモータ駆動回路１００は、Ｈブリッジ型の回路構成をしており、ドライブ回路１１２及び出力トランジスタＱ１１１〜Ｑ１１４から構成されている。
【０００７】
出力トランジスタＱ１１１と出力トランジスタＱ１１２、及び、出力トランジスタＱ１１３と出力トランジスタＱ１１４とは各々エミッタ−コレクタ間が電源電圧Ｖｃｃと接地との間に直列に接続された構成とされており、ドライブ回路１１２によりスイッチング制御される。
【０００８】
ドライブ回路１１２は、モータ１１１を正転させる場合には、出力トランジスタＱ１１１、Ｑ１１４をオンさせ、出力トランジスタＱ１１３、Ｑ１１２をオフさせる。また、ドライブ回路１１２は、モータ１１１を反転させる場合には、出力トランジスタＱ１１３、Ｑ１１２をオンさせ、出力トランジスタＱ１１１、Ｑ１１４をオフさせる（例えば、特許文献１参照）。
【０００９】
【特許文献１】
特開平８−１５４３９６号公報
【００１０】
【発明が解決しようとする課題】
しかるに、従来のモータ駆動回路では、ショートブレーキ時にはトランジスタＱ１１１をオフさせ、トランジスタＱ１１２をオンさせていた。このとき、モータに発生する逆起電力によりトランジスタＱ１１１とトランジスタＱ１１２の接続点の電位が上昇する。トランジスタＱ１１１とトランジスタＱ１１２の接続点の電位が上昇すると、トランジスタＱ１１１のオフするタイミングがトランジスタＱ１１２のオンするタイミングに比べて遅れる。これによって、トランジスタＱ１１１とトランジスタＱ１１２とが同時にオンする時間が発生する。
【００１１】
トランジスタＱ１１１とトランジスタＱ１１２とが同時にオンすると、電源からトランジスタＱ１１１及びトランジスタＱ１１２を介して接地まで電流が貫通して流れる、いわゆる、貫通電流が流れる。この貫通電流がトランジスタＱ１１１、Ｑ１１２に流れる時間が長いと、ドライブ回路などの動作に誤動作が発生するなどの問題点があった。
【００１２】
本発明は上記の点に鑑みてなされたもので、確実にブレーキ動作を行えるモータ駆動回路及びモータ駆動方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、コレクタ−エミッタ間が直列に接続され、接続点にモータが接続された少なくとも一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）を含むモータ駆動回路（１１）であって、ブレーキ動作指示信号に応じて、前記一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち、一方のトランジスタ（Ｑ１；Ｑ３）をオフさせ、他方のトランジスタ（Ｑ２；Ｑ４）をオンさせるブレーキ制御回路（３２、３３）と、前記ブレーキ動作指示信号に応じて、前記ブレーキ制御回路（３２、３３）とは別に、前記一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち前記一方のトランジスタ（Ｑ１；Ｑ３）を強制的にオフさせるオフ手段（３４）とを有することを特徴とする。
【００１４】
本発明によれば、ブレーキ動作指示信号に応じて、一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち、一方のトランジスタ（Ｑ１；Ｑ３）をオフさせ、他方のトランジスタ（Ｑ２；Ｑ４）をオンさせるとともに、一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち一方のトランジスタ（Ｑ１；Ｑ３）を強制的にオフさせることにより、一方のトランジスタ（Ｑ１；Ｑ３）を高速でオフさせることができるため、一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）が同時にオンする時間を短縮でき、よって、貫通電流が一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）に流れる時間を短縮できる。これによって、ブレーキ動作を確実に行える。
【００１５】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【００１６】
【発明の実施の形態】
図１は本発明の一実施例のシステム構成図を示す。
【００１７】
本実施例のモータ駆動システム１は、直流モータ１２を駆動するためのシステムであり、モータ駆動用ＩＣ１１、直流モータ１２から構成されている。
【００１８】
モータ駆動用ＩＣ１１は、ドライブ回路２１、ショートブレーキ回路２２、出力トランジスタＱ１〜Ｑ４から構成され、外部端子として少なくとも電源端子Ｔｖｃｃ１、Ｔｖｃｃ２、出力端子Ｔｏｕｔ１、Ｔｏｕｔ２、コントロール端子Ｔｃｎｔ１、Ｔｃｎｔ２、ショートブレーキ端子Ｔｓｂを有する構成とされている。
【００１９】
電源端子Ｔｖｃｃ１には、電源電圧Ｖｃｃ１が印加され、電源端子Ｔｖｃｃ２には、電源電圧Ｖｃｃ２が印加される。また、出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２との間に直流モータ１２が接続される。さらに、コントロール端子Ｔｃｎｔ１には、マイコンなどから回転制御信号が供給され、コントロール端子Ｔｃｎｔ２には、マイコンなどから正反転制御信号が供給される。
【００２０】
ドライブ回路２１は、コントロール端子Ｔｃｎｔ１、Ｔｃｎｔ２から供給される制御信号に基づいて出力トランジスタＱ１〜Ｑ４をスイッチング制御して、直流モータ１２の回転方向、及び回転速度を制御する。
【００２１】
出力トランジスタＱ１は、ＮＰＮトランジスタから構成されており、ドライブ回路２１からの駆動信号がハイレベルのとき、オンし、電源端子Ｔｖｃｃ２から駆動電流を出力端子Ｔｏｕｔ１に出力し、ドライブ回路２１からの駆動信号がローレベルのとき、オフし、電源端子Ｔｖｃｃ２から出力端子Ｔｏｕｔ１への駆動電流の出力を停止する。出力トランジスタＱ２は、ＮＰＮトランジスタから構成されており、ドライブ回路２１からの駆動信号がハイレベルのとき、オンし、出力端子Ｔｏｕｔ１から駆動電流を引き込み、ドライブ回路２１からの駆動信号がローレベルのとき、オフし、出力端子Ｔｏｕｔ１からの駆動電流の引き込みを停止する。
【００２２】
出力トランジスタＱ３は、ＮＰＮトランジスタから構成されており、ドライブ回路２１からの駆動信号がハイレベルのとき、オンし、電源端子Ｔｖｃｃ２から駆動電流を出力端子Ｔｏｕｔ２に出力し、ドライブ回路２１からの駆動信号がローレベルのとき、オフし、電源端子Ｔｖｃｃ２から出力端子Ｔｏｕｔ２への電源電流の出力を停止する。出力トランジスタＱ４は、ＮＰＮトランジスタから構成されており、ドライブ回路２１からの駆動信号がハイレベルのとき、オンし、出力端子Ｔｏｕｔ２から駆動電流を引き込み、ドライブ回路２１からの駆動信号がローレベルのとき、オフし、出力端子Ｔｏｕｔ２からの駆動電流の引き込みを停止する。
【００２３】
図２は通常動作時の動作説明図、図３はショートブレーキ動作時の動作説明図を示す。
【００２４】
ドライブ回路２１はコントロール端子Ｔｃｎｔ１からの回転制御信号が正転を指示する信号であるときには、出力トランジスタＱ１、Ｑ４をオンし、出力トランジスタＱ２、Ｑ３をオフする。出力トランジスタＱ１、Ｑ４をオンし、出力トランジスタＱ２、Ｑ３をオフすることにより、図２に実線で示す駆動電流Ｉ１が流れる。また、出力トランジスタＱ２、Ｑ３をオンし、出力トランジスタＱ１、Ｑ４をオフすることにより、図２に破線で示す駆動電流Ｉ２が流れる。直流モータ１２は、駆動電流Ｉ１により正転し、駆動電流Ｉ２により反転する。
【００２５】
また、ショートブレーキ回路２２は、正転用ショートブレーキ回路２２ａ及び逆転用ショートブレーキ回路２２ｂを有する。正転時には正転用ショートブレーキ回路２２ａが動作する。正転用ショートブレーキ回路２２ａは、ショートブレーキ制御端子Ｔｓｂからのショートブレーキ制御信号がショートブレーキを指示する信号のときには、トランジスタＱ１がオフするようにドライブ回路２１を制御するとともに、トランジスタＱ２のベースに電流を供給し、トランジスタＱ２をオンさせ、トランジスタＱ４に並列に形成される寄生ダイオードＤ１を通して、図３に実線で示すようなループ電流Ｉ３が流れるようにする。このループ電流Ｉ３により直流モータ１２にショートブレーキがかかる。
【００２６】
なお、このとき、本実施例の正転用ショートブレーキ回路２２ａでは、トランジスタＱ１のベースから強制的に電流を引き込み、トランジスタＱ１のオフするまでの速度が短縮できるように回路が構成されている。
【００２７】
また、反転用ショートブレーキ回路２２ｂは、ショートブレーキ制御端子Ｔｓｂからのショートブレーキ制御信号がショートブレーキを指示する信号のときには、トランジスタＱ３がオフするようにドライブ回路２１を制御するとともに、トランジスタＱ４のベースに電流を供給し、トランジスタＱ４をオンさせ、寄生ダイオードＤ２とともに、図３に破線で示すようなループ電流Ｉ４が流れるようにする。このループ電流Ｉ４により直流モータ１２にショートブレーキがかかる。なお、このとき、本実施例の反転用ショートブレーキ回路２２ｂでは、トランジスタＱ３のベースから強制的に電流を引き込み、トランジスタＱ３のオフするまでの速度を短縮できるように回路が構成されている。
【００２８】
次にショートブレーキ回路２２について説明する。なお、正転用ショートブレーキ回路２２ａと反転用ショートブレーキ回路２２ｂとは同じ構成であるので、ここでは、正転用ショートブレーキ回路２２ａについて説明を行う。
【００２９】
図４は、正転用ショートブレーキ回路２２ａの回路構成図を示す。
【００３０】
ショートブレーキ回路２２ａは、入力回路３１、電流供給回路３２、電流出力回路３３、電流引込回路３４を含む構成とされている。
【００３１】
入力回路３１は、抵抗Ｒ１１〜Ｒ１３、トランジスタＱ１１を含む構成とされている。抵抗Ｒ１１及び抵抗Ｒ１２は、ショートブレーキ制御端子Ｔｓｂと接地との間に直列に接続されており、ショートブレーキ制御端子Ｔｓｂに供給されるショートブレーキ制御信号を分圧する。抵抗Ｒ１１と抵抗Ｒ１２との接続点は、トランジスタＱ１１のベースに接続されている。
【００３２】
トランジスタＱ１１は、ＮＰＮトランジスタから構成されており、ベースが抵抗Ｒ１１と抵抗Ｒ１２との接続点に接続され、エミッタは接地され、コレクタは抵抗Ｒ１３の一端に接続されている。トランジスタＱ１１は、抵抗Ｒ１１と抵抗Ｒ１２との接続点の電位、すなわち、ショートブレーキ制御信号に応じてスイッチングする。トランジスタＱ１１は、ショートブレーキ制御信号がハイレベルのときにはオンし、コレクタから電流を引き込み、コレクタ電位をローレベルにする。また、トランジスタＱ１１は、ショートブレーキ制御信号がローレベルのときにはオフし、電流の流れを切断し、コレクタ電位をハイレベルにする。
【００３３】
抵抗Ｒ１３は、一端がトランジスタＱ１１のコレクタに接続され、他端が電流供給回路３２に接続されている。抵抗Ｒ１３は、電流供給回路３２から引き込む電流を制限している。
【００３４】
電流供給回路３２は、トランジスタＱ２１〜Ｑ２５、抵抗Ｒ２１から構成され、いわゆる、カレントミラー回路を構成している。トランジスタＱ２１のベース及びトランジスタＱ２２のコレクタは、入力回路３１の抵抗Ｒ１３の他端に接続されている。トランジスタＱ２１は、ＰＮＰトランジスタから構成され、入力回路３１のトランジスタＱ１１がオンし、ベースから電流が引き込まれると、オンし、トランジスタＱ２２〜Ｑ２５のベースから電流を引き込む。
【００３５】
トランジスタＱ２２〜Ｑ２５は、ＰＮＰトランジスタから構成され、トランジスタＱ２１がオンし、ベースから電流が引き込まれ、ベース電位が低下すると、オンする。トランジスタＱ２３〜Ｑ２５のコレクタには、トランジスタＱ２２のコレクタに流れる電流と略等しい電流が流れる。
【００３６】
なお、このとき、抵抗Ｒ１３に流れる電流Ｉ１１、すなわち、トランジスタＱ２２〜Ｑ２５に流れる電流Ｉ１１は、トランジスタＱ１１のコレクタ−エミッタ間電圧をＶｃｅｑ１１、トランジスタＱ２２のコレクタ−エミッタ間電圧をＶｃｅｑ２２とすると、
Ｉ１１＝（Ｖｃｃ１−Ｖｃｅｑ１１−Ｖｃｅｑ２２）／Ｒ３
で求められる。
【００３７】
トランジスタＱ２３のコレクタ電流は、電流出力回路３３に供給される。
【００３８】
電流出力回路３３は、トランジスタＱ３１〜Ｑ３４、抵抗Ｒ３１、Ｒ３２を含む構成とされており、定電流回路を構成している。
【００３９】
トランジスタＱ３１は、ＮＰＮトランジスタから構成されており、ベースには電流供給回路３２のトランジスタＱ２３のコレクタ電流が供給される。トランジスタＱ３１のコレクタには、電源端子Ｔｖｃｃ２から電源電圧Ｖｃｃ２が印加されている。また、トランジスタＱ３１のエミッタは、トランジスタＱ３２、Ｑ３３のベースに接続され、抵抗Ｒ３１とともに、トランジスタＱ３２、Ｑ３３のベース電位を制御している。トランジスタＱ３１は電流供給回路３２のトランジスタＱ２３から電流が供給されると、オンし、トランジスタＱ３２、Ｑ３３のベース電位を上昇させる。
【００４０】
トランジスタＱ３２、Ｑ３３は、ＮＰＮトランジスタから構成されており、トランジスタＱ３１がオンし、そのエミッタ電流によりベース電位が上昇すると、オンする。トランジスタＱ３２は、トランジスタＱ３３のエミッタ電流に応じた電流をそのエミッタ電流として、出力する。トランジスタＱ３２の出力電流は、抵抗Ｒ３２を介して出力トランジスタＱ２のベースに供給される。
【００４１】
また、トランジスタＱ３４は、ダイオード接続されており、トランジスタＱ３３のエミッタとトランジスタＱ２のベースとの間に順方向に接続されており、リーク電流を吸収するとともに、トランジスタＱ２のベースからの電流の逆流を防止する。
【００４２】
このとき、電流供給回路３２からトランジスタＱ２のベースに供給される電流Ｉ１２は、トランジスタＱ３４のベース−エミッタ間電圧をＶｂｅｑ３４、トランジスタＱ３２の電流増幅率を１０、熱電圧をＶＴとすると、
Ｉ１２＝Ｉ１１＋｛（Ｖｂｅｑ３４＋ＶＴ・ｌｎ１０）／Ｒ３２｝
で表される。
【００４３】
また、電流供給回路３２のトランジスタＱ２４のコレクタ電流は、電流引込回路３４に供給される。電流引込回路３４は、トランジスタＱ４１、Ｑ４２、抵抗Ｒ４１、Ｒ４２を含む構成とされている。
【００４４】
トランジスタＱ２４のコレクタ電流は、抵抗Ｒ４１に供給される。抵抗Ｒ４１はトランジスタＱ４１のベース−エミッタ間に接続されており、リーク電流を吸収するとともに、トランジスタＱ２４のコレクタ電流に応じて電圧を発生する。
【００４５】
トランジスタＱ４１は、ＮＰＮトランジスタから構成されており、ベース−エミッタ間に抵抗Ｒ４１が接続され、コレクタに電源電圧Ｖｃｃ２が印加されている。トランジスタＱ４１はトランジスタＱ２４からの電流により抵抗Ｒ４１に電圧が発生し、オン電圧より大きくなると、オンする。
【００４６】
トランジスタＱ４１がオンすると、エミッタ電流が出力される。トランジスタＱ４１のエミッタ電流は、トランジスタＱ４２のベースに供給される。
【００４７】
トランジスタＱ４２は、ＮＰＮトランジスタから構成されており、コレクタが出力トランジスタＱ１のベースに接続され、エミッタが出力端子Ｔｏｕｔ１に接続され、ベース−エミッタ間には、抵抗Ｒ４２が接続されている。抵抗Ｒ４２は、リーク電流を吸収するとともに、トランジスタＱ４１のエミッタ電流により電圧を発生する。トランジスタＱ４２は、トランジスタＱ４１のエミッタ電流により抵抗Ｒ４２に電圧が発生し、オン電圧より大きくなると、オンする。トランジスタＱ４２がオンすると、トランジスタＱ４２のコレクタから電流が引き込まれる。
【００４８】
次に、正転用ショートブレーキ回路２２ａの動作を説明する。
【００４９】
図５は正転用ショートブレーキ回路２２ａの動作波形図を示す。図５（Ａ）はショートブレーキ制御端子Ｔｓｂに供給されるショートブレーキ制御信号、図５（Ｂ）は電流引込回路３４を持たない場合のトランジスタＱ１のベース電位、図５（Ｃ）は電流引込回路３４を持たない場合のトランジスタＱ２のベース電位、図５（Ｄ）は電流引込回路３４を有する場合のトランジスタＱ１のベース電位、図５（Ｅ）は電流引込回路３４を有する場合のトランジスタＱ２のベース電位を示す。
【００５０】
時刻ｔ０で、図５（Ａ）に示すようにショートブレーキ制御端子Ｔｓｂに供給されるショートブレーキ制御信号がハイレベルになると、電流供給回路３２から電流出力回路３３に電流が供給され、電流出力回路３３からトランジスタＱ２のベースに駆動電流が供給される。これによって、図５（Ｅ）に示すように、トランジスタＱ２が瞬時にオンする。また、ドライブ回路２１は電流供給回路３２のトランジスタＱ２５からの電流に基づいてトランジスタＱ１のベース電位を低下させる。このとき、本実施例では、電流引込回路３４によりトランジスタＱ１のベースから強制的に電流を引き込んでいるため、トランジスタＱ１のベース電位は、図５（Ｄ）に示すように時刻ｔ０から時間Ｔ２（＝４５０ｎｓｅｃ）だけ経過した時刻ｔ１でトランジスタＱ１のオフ電圧に降下する。
【００５１】
これに対して、電流引込回路３４がない場合には、ドライブ回路２１からの信号によってのみベース電位が低下するため、図５（Ｂ）に示すように時刻ｔ０から時間Ｔ２（＝４５０ｎｓｅｃ）より大きい時間Ｔ１（＝２．５μｓｅｃ）だけ経過した後、トランジスタＱ１のベースがオフ電圧に達する。このため、本実施例によれば、電流引込回路３４がない場合に比べて時間ΔＴ１−２＝（Ｔ１−Ｔ２）だけトランジスタＱ１がオフするタイミングを短縮できる。
【００５２】
これによって、トランジスタＱ１とトランジスタＱ２とが同時にオンする時間を短縮できるため、トランジスタＱ１、Ｑ２に流れる貫通電流の流れる時間を短縮できる。これによって、トランジスタＱ１、Ｑ２を貫通電流より保護できる。
【００５３】
なお、本実施例では、直流モータ１１を正逆回転可能とするＨブリッジ型のモータ駆動回路について説明したが、これに限定されるものではなく、要は、ショートブレーキ、回生ブレーキ機能を有するモータ駆動回路一般に適用できる。
【００５４】
【発明の効果】
上述の如く、本発明によれば、ブレーキ動作指示信号に応じて、一対のトランジスタのうち、一方のトランジスタをオフさせ、他方のトランジスタをオンさせるとともに、一対のトランジスタのうち一方のトランジスタを強制的にオフさせることにより、一方のトランジスタを高速でオフさせることができるため、一対のトランジスタが同時にオンする時間を短縮でき、よって、貫通電流が一対のトランジスタに流れる時間を短縮できるため、ブレーキ動作を確実に行える等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のシステム構成図である。
【図２】通常動作時の動作説明図である。
【図３】ショートブレーキ動作時の動作説明図である。
【図４】ショートブレーキ回路２２の回路構成図である。
【図５】ショートブレーキ回路２２の動作波形図である。
【図６】モータ駆動回路のブロック構成図である。
【符号の説明】
１ モータ駆動システム
１１ モータ駆動ＩＣ、１２ 直流モータ
２１ ドライブ回路、２２ ショートブレーキ回路
３１ 入力回路、３２ 電流供給回路、３３ 電流出力回路
３４ 電流引込回路
Ｑ１〜Ｑ４ 出力トランジスタ
【発明の属する技術分野】
本発明はモータ駆動回路及びモータ駆動方法に係り、特に、ショートブレーキ機能を有するモータ駆動回路及びモータ駆動方法に関する。
【０００２】
【従来の技術】
モータ駆動回路は、モータに駆動電流を供給して、モータを回転させる回路である。このようなモータ駆動回路において、モータに駆動電流を供給してモータが回転している状態からモータへの駆動電流の供給を停止すると、モータはその慣性により回転を続けようとする。この慣性によりモータが回転すると、モータに回転に応じた逆起電力が発生する。モータに発生した逆起電力は、モータ駆動回路に印加される。したがって、モータの回転が長く、大きい程モータ駆動回路には、逆起電力が長く、大きく印加されることになる。
【０００３】
モータ駆動回路は、モータに駆動電流を供給するための回路であり、モータ側から逆起電力が印加されると、誤動作する恐れがあった。この誤動作を防止するため、モータ駆動回路にはモータの回転を強制的に停止させるブレーキ機能が設けられたものがある。
【０００４】
モータ駆動回路のブレーキ機能としては、ショートブレーキなるブレーキ機能が存在する。ショートブレーキは、モータ駆動回路からモータへの駆動電流の供給を停止したとき、モータの両極を結ぶループを形成して逆起電力による電流を回生することによって、モータにブレーキをかけるブレーキ機能である。
【０００５】
図６はモータ駆動回路のブロック構成図を示す。
【０００６】
図６に示すモータ駆動回路１００は、Ｈブリッジ型の回路構成をしており、ドライブ回路１１２及び出力トランジスタＱ１１１〜Ｑ１１４から構成されている。
【０００７】
出力トランジスタＱ１１１と出力トランジスタＱ１１２、及び、出力トランジスタＱ１１３と出力トランジスタＱ１１４とは各々エミッタ−コレクタ間が電源電圧Ｖｃｃと接地との間に直列に接続された構成とされており、ドライブ回路１１２によりスイッチング制御される。
【０００８】
ドライブ回路１１２は、モータ１１１を正転させる場合には、出力トランジスタＱ１１１、Ｑ１１４をオンさせ、出力トランジスタＱ１１３、Ｑ１１２をオフさせる。また、ドライブ回路１１２は、モータ１１１を反転させる場合には、出力トランジスタＱ１１３、Ｑ１１２をオンさせ、出力トランジスタＱ１１１、Ｑ１１４をオフさせる（例えば、特許文献１参照）。
【０００９】
【特許文献１】
特開平８−１５４３９６号公報
【００１０】
【発明が解決しようとする課題】
しかるに、従来のモータ駆動回路では、ショートブレーキ時にはトランジスタＱ１１１をオフさせ、トランジスタＱ１１２をオンさせていた。このとき、モータに発生する逆起電力によりトランジスタＱ１１１とトランジスタＱ１１２の接続点の電位が上昇する。トランジスタＱ１１１とトランジスタＱ１１２の接続点の電位が上昇すると、トランジスタＱ１１１のオフするタイミングがトランジスタＱ１１２のオンするタイミングに比べて遅れる。これによって、トランジスタＱ１１１とトランジスタＱ１１２とが同時にオンする時間が発生する。
【００１１】
トランジスタＱ１１１とトランジスタＱ１１２とが同時にオンすると、電源からトランジスタＱ１１１及びトランジスタＱ１１２を介して接地まで電流が貫通して流れる、いわゆる、貫通電流が流れる。この貫通電流がトランジスタＱ１１１、Ｑ１１２に流れる時間が長いと、ドライブ回路などの動作に誤動作が発生するなどの問題点があった。
【００１２】
本発明は上記の点に鑑みてなされたもので、確実にブレーキ動作を行えるモータ駆動回路及びモータ駆動方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、コレクタ−エミッタ間が直列に接続され、接続点にモータが接続された少なくとも一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）を含むモータ駆動回路（１１）であって、ブレーキ動作指示信号に応じて、前記一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち、一方のトランジスタ（Ｑ１；Ｑ３）をオフさせ、他方のトランジスタ（Ｑ２；Ｑ４）をオンさせるブレーキ制御回路（３２、３３）と、前記ブレーキ動作指示信号に応じて、前記ブレーキ制御回路（３２、３３）とは別に、前記一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち前記一方のトランジスタ（Ｑ１；Ｑ３）を強制的にオフさせるオフ手段（３４）とを有することを特徴とする。
【００１４】
本発明によれば、ブレーキ動作指示信号に応じて、一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち、一方のトランジスタ（Ｑ１；Ｑ３）をオフさせ、他方のトランジスタ（Ｑ２；Ｑ４）をオンさせるとともに、一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）のうち一方のトランジスタ（Ｑ１；Ｑ３）を強制的にオフさせることにより、一方のトランジスタ（Ｑ１；Ｑ３）を高速でオフさせることができるため、一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）が同時にオンする時間を短縮でき、よって、貫通電流が一対のトランジスタ（Ｑ１、Ｑ２；Ｑ３、Ｑ４）に流れる時間を短縮できる。これによって、ブレーキ動作を確実に行える。
【００１５】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【００１６】
【発明の実施の形態】
図１は本発明の一実施例のシステム構成図を示す。
【００１７】
本実施例のモータ駆動システム１は、直流モータ１２を駆動するためのシステムであり、モータ駆動用ＩＣ１１、直流モータ１２から構成されている。
【００１８】
モータ駆動用ＩＣ１１は、ドライブ回路２１、ショートブレーキ回路２２、出力トランジスタＱ１〜Ｑ４から構成され、外部端子として少なくとも電源端子Ｔｖｃｃ１、Ｔｖｃｃ２、出力端子Ｔｏｕｔ１、Ｔｏｕｔ２、コントロール端子Ｔｃｎｔ１、Ｔｃｎｔ２、ショートブレーキ端子Ｔｓｂを有する構成とされている。
【００１９】
電源端子Ｔｖｃｃ１には、電源電圧Ｖｃｃ１が印加され、電源端子Ｔｖｃｃ２には、電源電圧Ｖｃｃ２が印加される。また、出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２との間に直流モータ１２が接続される。さらに、コントロール端子Ｔｃｎｔ１には、マイコンなどから回転制御信号が供給され、コントロール端子Ｔｃｎｔ２には、マイコンなどから正反転制御信号が供給される。
【００２０】
ドライブ回路２１は、コントロール端子Ｔｃｎｔ１、Ｔｃｎｔ２から供給される制御信号に基づいて出力トランジスタＱ１〜Ｑ４をスイッチング制御して、直流モータ１２の回転方向、及び回転速度を制御する。
【００２１】
出力トランジスタＱ１は、ＮＰＮトランジスタから構成されており、ドライブ回路２１からの駆動信号がハイレベルのとき、オンし、電源端子Ｔｖｃｃ２から駆動電流を出力端子Ｔｏｕｔ１に出力し、ドライブ回路２１からの駆動信号がローレベルのとき、オフし、電源端子Ｔｖｃｃ２から出力端子Ｔｏｕｔ１への駆動電流の出力を停止する。出力トランジスタＱ２は、ＮＰＮトランジスタから構成されており、ドライブ回路２１からの駆動信号がハイレベルのとき、オンし、出力端子Ｔｏｕｔ１から駆動電流を引き込み、ドライブ回路２１からの駆動信号がローレベルのとき、オフし、出力端子Ｔｏｕｔ１からの駆動電流の引き込みを停止する。
【００２２】
出力トランジスタＱ３は、ＮＰＮトランジスタから構成されており、ドライブ回路２１からの駆動信号がハイレベルのとき、オンし、電源端子Ｔｖｃｃ２から駆動電流を出力端子Ｔｏｕｔ２に出力し、ドライブ回路２１からの駆動信号がローレベルのとき、オフし、電源端子Ｔｖｃｃ２から出力端子Ｔｏｕｔ２への電源電流の出力を停止する。出力トランジスタＱ４は、ＮＰＮトランジスタから構成されており、ドライブ回路２１からの駆動信号がハイレベルのとき、オンし、出力端子Ｔｏｕｔ２から駆動電流を引き込み、ドライブ回路２１からの駆動信号がローレベルのとき、オフし、出力端子Ｔｏｕｔ２からの駆動電流の引き込みを停止する。
【００２３】
図２は通常動作時の動作説明図、図３はショートブレーキ動作時の動作説明図を示す。
【００２４】
ドライブ回路２１はコントロール端子Ｔｃｎｔ１からの回転制御信号が正転を指示する信号であるときには、出力トランジスタＱ１、Ｑ４をオンし、出力トランジスタＱ２、Ｑ３をオフする。出力トランジスタＱ１、Ｑ４をオンし、出力トランジスタＱ２、Ｑ３をオフすることにより、図２に実線で示す駆動電流Ｉ１が流れる。また、出力トランジスタＱ２、Ｑ３をオンし、出力トランジスタＱ１、Ｑ４をオフすることにより、図２に破線で示す駆動電流Ｉ２が流れる。直流モータ１２は、駆動電流Ｉ１により正転し、駆動電流Ｉ２により反転する。
【００２５】
また、ショートブレーキ回路２２は、正転用ショートブレーキ回路２２ａ及び逆転用ショートブレーキ回路２２ｂを有する。正転時には正転用ショートブレーキ回路２２ａが動作する。正転用ショートブレーキ回路２２ａは、ショートブレーキ制御端子Ｔｓｂからのショートブレーキ制御信号がショートブレーキを指示する信号のときには、トランジスタＱ１がオフするようにドライブ回路２１を制御するとともに、トランジスタＱ２のベースに電流を供給し、トランジスタＱ２をオンさせ、トランジスタＱ４に並列に形成される寄生ダイオードＤ１を通して、図３に実線で示すようなループ電流Ｉ３が流れるようにする。このループ電流Ｉ３により直流モータ１２にショートブレーキがかかる。
【００２６】
なお、このとき、本実施例の正転用ショートブレーキ回路２２ａでは、トランジスタＱ１のベースから強制的に電流を引き込み、トランジスタＱ１のオフするまでの速度が短縮できるように回路が構成されている。
【００２７】
また、反転用ショートブレーキ回路２２ｂは、ショートブレーキ制御端子Ｔｓｂからのショートブレーキ制御信号がショートブレーキを指示する信号のときには、トランジスタＱ３がオフするようにドライブ回路２１を制御するとともに、トランジスタＱ４のベースに電流を供給し、トランジスタＱ４をオンさせ、寄生ダイオードＤ２とともに、図３に破線で示すようなループ電流Ｉ４が流れるようにする。このループ電流Ｉ４により直流モータ１２にショートブレーキがかかる。なお、このとき、本実施例の反転用ショートブレーキ回路２２ｂでは、トランジスタＱ３のベースから強制的に電流を引き込み、トランジスタＱ３のオフするまでの速度を短縮できるように回路が構成されている。
【００２８】
次にショートブレーキ回路２２について説明する。なお、正転用ショートブレーキ回路２２ａと反転用ショートブレーキ回路２２ｂとは同じ構成であるので、ここでは、正転用ショートブレーキ回路２２ａについて説明を行う。
【００２９】
図４は、正転用ショートブレーキ回路２２ａの回路構成図を示す。
【００３０】
ショートブレーキ回路２２ａは、入力回路３１、電流供給回路３２、電流出力回路３３、電流引込回路３４を含む構成とされている。
【００３１】
入力回路３１は、抵抗Ｒ１１〜Ｒ１３、トランジスタＱ１１を含む構成とされている。抵抗Ｒ１１及び抵抗Ｒ１２は、ショートブレーキ制御端子Ｔｓｂと接地との間に直列に接続されており、ショートブレーキ制御端子Ｔｓｂに供給されるショートブレーキ制御信号を分圧する。抵抗Ｒ１１と抵抗Ｒ１２との接続点は、トランジスタＱ１１のベースに接続されている。
【００３２】
トランジスタＱ１１は、ＮＰＮトランジスタから構成されており、ベースが抵抗Ｒ１１と抵抗Ｒ１２との接続点に接続され、エミッタは接地され、コレクタは抵抗Ｒ１３の一端に接続されている。トランジスタＱ１１は、抵抗Ｒ１１と抵抗Ｒ１２との接続点の電位、すなわち、ショートブレーキ制御信号に応じてスイッチングする。トランジスタＱ１１は、ショートブレーキ制御信号がハイレベルのときにはオンし、コレクタから電流を引き込み、コレクタ電位をローレベルにする。また、トランジスタＱ１１は、ショートブレーキ制御信号がローレベルのときにはオフし、電流の流れを切断し、コレクタ電位をハイレベルにする。
【００３３】
抵抗Ｒ１３は、一端がトランジスタＱ１１のコレクタに接続され、他端が電流供給回路３２に接続されている。抵抗Ｒ１３は、電流供給回路３２から引き込む電流を制限している。
【００３４】
電流供給回路３２は、トランジスタＱ２１〜Ｑ２５、抵抗Ｒ２１から構成され、いわゆる、カレントミラー回路を構成している。トランジスタＱ２１のベース及びトランジスタＱ２２のコレクタは、入力回路３１の抵抗Ｒ１３の他端に接続されている。トランジスタＱ２１は、ＰＮＰトランジスタから構成され、入力回路３１のトランジスタＱ１１がオンし、ベースから電流が引き込まれると、オンし、トランジスタＱ２２〜Ｑ２５のベースから電流を引き込む。
【００３５】
トランジスタＱ２２〜Ｑ２５は、ＰＮＰトランジスタから構成され、トランジスタＱ２１がオンし、ベースから電流が引き込まれ、ベース電位が低下すると、オンする。トランジスタＱ２３〜Ｑ２５のコレクタには、トランジスタＱ２２のコレクタに流れる電流と略等しい電流が流れる。
【００３６】
なお、このとき、抵抗Ｒ１３に流れる電流Ｉ１１、すなわち、トランジスタＱ２２〜Ｑ２５に流れる電流Ｉ１１は、トランジスタＱ１１のコレクタ−エミッタ間電圧をＶｃｅｑ１１、トランジスタＱ２２のコレクタ−エミッタ間電圧をＶｃｅｑ２２とすると、
Ｉ１１＝（Ｖｃｃ１−Ｖｃｅｑ１１−Ｖｃｅｑ２２）／Ｒ３
で求められる。
【００３７】
トランジスタＱ２３のコレクタ電流は、電流出力回路３３に供給される。
【００３８】
電流出力回路３３は、トランジスタＱ３１〜Ｑ３４、抵抗Ｒ３１、Ｒ３２を含む構成とされており、定電流回路を構成している。
【００３９】
トランジスタＱ３１は、ＮＰＮトランジスタから構成されており、ベースには電流供給回路３２のトランジスタＱ２３のコレクタ電流が供給される。トランジスタＱ３１のコレクタには、電源端子Ｔｖｃｃ２から電源電圧Ｖｃｃ２が印加されている。また、トランジスタＱ３１のエミッタは、トランジスタＱ３２、Ｑ３３のベースに接続され、抵抗Ｒ３１とともに、トランジスタＱ３２、Ｑ３３のベース電位を制御している。トランジスタＱ３１は電流供給回路３２のトランジスタＱ２３から電流が供給されると、オンし、トランジスタＱ３２、Ｑ３３のベース電位を上昇させる。
【００４０】
トランジスタＱ３２、Ｑ３３は、ＮＰＮトランジスタから構成されており、トランジスタＱ３１がオンし、そのエミッタ電流によりベース電位が上昇すると、オンする。トランジスタＱ３２は、トランジスタＱ３３のエミッタ電流に応じた電流をそのエミッタ電流として、出力する。トランジスタＱ３２の出力電流は、抵抗Ｒ３２を介して出力トランジスタＱ２のベースに供給される。
【００４１】
また、トランジスタＱ３４は、ダイオード接続されており、トランジスタＱ３３のエミッタとトランジスタＱ２のベースとの間に順方向に接続されており、リーク電流を吸収するとともに、トランジスタＱ２のベースからの電流の逆流を防止する。
【００４２】
このとき、電流供給回路３２からトランジスタＱ２のベースに供給される電流Ｉ１２は、トランジスタＱ３４のベース−エミッタ間電圧をＶｂｅｑ３４、トランジスタＱ３２の電流増幅率を１０、熱電圧をＶＴとすると、
Ｉ１２＝Ｉ１１＋｛（Ｖｂｅｑ３４＋ＶＴ・ｌｎ１０）／Ｒ３２｝
で表される。
【００４３】
また、電流供給回路３２のトランジスタＱ２４のコレクタ電流は、電流引込回路３４に供給される。電流引込回路３４は、トランジスタＱ４１、Ｑ４２、抵抗Ｒ４１、Ｒ４２を含む構成とされている。
【００４４】
トランジスタＱ２４のコレクタ電流は、抵抗Ｒ４１に供給される。抵抗Ｒ４１はトランジスタＱ４１のベース−エミッタ間に接続されており、リーク電流を吸収するとともに、トランジスタＱ２４のコレクタ電流に応じて電圧を発生する。
【００４５】
トランジスタＱ４１は、ＮＰＮトランジスタから構成されており、ベース−エミッタ間に抵抗Ｒ４１が接続され、コレクタに電源電圧Ｖｃｃ２が印加されている。トランジスタＱ４１はトランジスタＱ２４からの電流により抵抗Ｒ４１に電圧が発生し、オン電圧より大きくなると、オンする。
【００４６】
トランジスタＱ４１がオンすると、エミッタ電流が出力される。トランジスタＱ４１のエミッタ電流は、トランジスタＱ４２のベースに供給される。
【００４７】
トランジスタＱ４２は、ＮＰＮトランジスタから構成されており、コレクタが出力トランジスタＱ１のベースに接続され、エミッタが出力端子Ｔｏｕｔ１に接続され、ベース−エミッタ間には、抵抗Ｒ４２が接続されている。抵抗Ｒ４２は、リーク電流を吸収するとともに、トランジスタＱ４１のエミッタ電流により電圧を発生する。トランジスタＱ４２は、トランジスタＱ４１のエミッタ電流により抵抗Ｒ４２に電圧が発生し、オン電圧より大きくなると、オンする。トランジスタＱ４２がオンすると、トランジスタＱ４２のコレクタから電流が引き込まれる。
【００４８】
次に、正転用ショートブレーキ回路２２ａの動作を説明する。
【００４９】
図５は正転用ショートブレーキ回路２２ａの動作波形図を示す。図５（Ａ）はショートブレーキ制御端子Ｔｓｂに供給されるショートブレーキ制御信号、図５（Ｂ）は電流引込回路３４を持たない場合のトランジスタＱ１のベース電位、図５（Ｃ）は電流引込回路３４を持たない場合のトランジスタＱ２のベース電位、図５（Ｄ）は電流引込回路３４を有する場合のトランジスタＱ１のベース電位、図５（Ｅ）は電流引込回路３４を有する場合のトランジスタＱ２のベース電位を示す。
【００５０】
時刻ｔ０で、図５（Ａ）に示すようにショートブレーキ制御端子Ｔｓｂに供給されるショートブレーキ制御信号がハイレベルになると、電流供給回路３２から電流出力回路３３に電流が供給され、電流出力回路３３からトランジスタＱ２のベースに駆動電流が供給される。これによって、図５（Ｅ）に示すように、トランジスタＱ２が瞬時にオンする。また、ドライブ回路２１は電流供給回路３２のトランジスタＱ２５からの電流に基づいてトランジスタＱ１のベース電位を低下させる。このとき、本実施例では、電流引込回路３４によりトランジスタＱ１のベースから強制的に電流を引き込んでいるため、トランジスタＱ１のベース電位は、図５（Ｄ）に示すように時刻ｔ０から時間Ｔ２（＝４５０ｎｓｅｃ）だけ経過した時刻ｔ１でトランジスタＱ１のオフ電圧に降下する。
【００５１】
これに対して、電流引込回路３４がない場合には、ドライブ回路２１からの信号によってのみベース電位が低下するため、図５（Ｂ）に示すように時刻ｔ０から時間Ｔ２（＝４５０ｎｓｅｃ）より大きい時間Ｔ１（＝２．５μｓｅｃ）だけ経過した後、トランジスタＱ１のベースがオフ電圧に達する。このため、本実施例によれば、電流引込回路３４がない場合に比べて時間ΔＴ１−２＝（Ｔ１−Ｔ２）だけトランジスタＱ１がオフするタイミングを短縮できる。
【００５２】
これによって、トランジスタＱ１とトランジスタＱ２とが同時にオンする時間を短縮できるため、トランジスタＱ１、Ｑ２に流れる貫通電流の流れる時間を短縮できる。これによって、トランジスタＱ１、Ｑ２を貫通電流より保護できる。
【００５３】
なお、本実施例では、直流モータ１１を正逆回転可能とするＨブリッジ型のモータ駆動回路について説明したが、これに限定されるものではなく、要は、ショートブレーキ、回生ブレーキ機能を有するモータ駆動回路一般に適用できる。
【００５４】
【発明の効果】
上述の如く、本発明によれば、ブレーキ動作指示信号に応じて、一対のトランジスタのうち、一方のトランジスタをオフさせ、他方のトランジスタをオンさせるとともに、一対のトランジスタのうち一方のトランジスタを強制的にオフさせることにより、一方のトランジスタを高速でオフさせることができるため、一対のトランジスタが同時にオンする時間を短縮でき、よって、貫通電流が一対のトランジスタに流れる時間を短縮できるため、ブレーキ動作を確実に行える等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のシステム構成図である。
【図２】通常動作時の動作説明図である。
【図３】ショートブレーキ動作時の動作説明図である。
【図４】ショートブレーキ回路２２の回路構成図である。
【図５】ショートブレーキ回路２２の動作波形図である。
【図６】モータ駆動回路のブロック構成図である。
【符号の説明】
１ モータ駆動システム
１１ モータ駆動ＩＣ、１２ 直流モータ
２１ ドライブ回路、２２ ショートブレーキ回路
３１ 入力回路、３２ 電流供給回路、３３ 電流出力回路
３４ 電流引込回路
Ｑ１〜Ｑ４ 出力トランジスタ
Claims (8)
- コレクタ−エミッタ間が直列に接続され、接続点にモータが接続された少なくとも一対のトランジスタを含むモータ駆動回路であって、
ブレーキ動作指示信号に応じて、前記一対のトランジスタのうち、一方のトランジスタをオフさせ、他方のトランジスタをオンさせるブレーキ制御回路と、
前記ブレーキ動作指示信号に応じて、前記ブレーキ制御回路とは別に、前記一対のトランジスタのうち前記一方のトランジスタを強制的にオフさせるオフ手段とを有することを特徴とするモータ駆動回路。 - 前記一方のトランジスタは、前記モータへの駆動電流の供給を制御するトランジスタであり、
前記他方のトランジスタは、前記モータからの前記駆動電流の引き込みを制御するトランジスタであることを特徴とする請求項１記載のモータ駆動回路。 - 前記一対のトランジスタは、ＮＰＮトランジスタから構成され、
前記オフ手段は、前記一方のトランジスタのベース電位を低下させることを特徴とする請求項１又は２記載のモータ駆動回路。 - 前記オフ手段は、前記一対のトランジスタと前記モータとの接続点と前記一方のトランジスタのベースとの間に設けられたスイッチング素子と、
前記ブレーキ動作指示信号に応じて前記スイッチング素子をオンさせる制御回路を有することを特徴とする請求項１乃至３のいずれか一項記載のモータ駆動回路。 - コレクタ−エミッタ間が直列に接続され、接続点にモータが接続された少なくとも一対のトランジスタを含むモータのモータ駆動方法であって、
ブレーキ動作指示信号に応じて、前記一対のトランジスタのうち、一方のトランジスタをオフさせ、他方のトランジスタをオンさせるとともに、前記一対のトランジスタのうち前記一方のトランジスタを強制的にオフさせることを特徴とするモータ駆動方法。 - 前記一方のトランジスタは、前記モータへの駆動電流の供給を制御するトランジスタであり、
前記他方のトランジスタは、前記モータからの前記駆動電流の引き込みを制御するトランジスタであることを特徴とする請求項５記載のモータ駆動方法。 - 前記一対のトランジスタは、ＮＰＮトランジスタから構成され、
前記一方のトランジスタのベース電位を低下させることにより、前記一方のトランジスタを強制的にオフさせることを特徴とする請求項５又は６記載のモータ駆動方法。 - 前記一対のトランジスタと前記モータとの接続点と前記一方のトランジスタのベースとの間に設けられたスイッチング素子を前記ブレーキ動作指示信号に応じてオンさせることにより前記一方のトランジスタを強制的にオフさせることを特徴とする請求項５乃至７のいずれか一項記載のモータ駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003070554A JP4039280B2 (ja) | 2003-03-14 | 2003-03-14 | モータ駆動回路 |
| CN2004100393543A CN1531185B (zh) | 2003-03-14 | 2004-01-30 | 电动机驱动电路以及电动机驱动方法 |
| US10/789,223 US7215093B2 (en) | 2003-03-14 | 2004-02-27 | Motor drive circuit and motor drive method that can positively perform a brake operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003070554A JP4039280B2 (ja) | 2003-03-14 | 2003-03-14 | モータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004282897A true JP2004282897A (ja) | 2004-10-07 |
| JP4039280B2 JP4039280B2 (ja) | 2008-01-30 |
Family
ID=32959414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003070554A Expired - Fee Related JP4039280B2 (ja) | 2003-03-14 | 2003-03-14 | モータ駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7215093B2 (ja) |
| JP (1) | JP4039280B2 (ja) |
| CN (1) | CN1531185B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080959B2 (en) | 2008-04-08 | 2011-12-20 | Hitachi-Lg Data Storage, Inc. | Motor driving circuit |
| US9242492B2 (en) | 2013-12-06 | 2016-01-26 | Seiko Epson Corporation | Recording apparatus and setting method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115427B2 (en) * | 2008-10-23 | 2012-02-14 | Won-Door Corporation | Methods, systems, and devices for a motor control system |
| CN101873095B (zh) * | 2009-04-27 | 2012-09-05 | 台达电子工业股份有限公司 | 马达控制装置及其控制器 |
| JP5923822B2 (ja) * | 2012-02-09 | 2016-05-25 | ミネベア株式会社 | ブラシレスモータの駆動制御装置 |
| US10626874B2 (en) * | 2015-09-02 | 2020-04-21 | Nidec Servo Corporation | Fan apparatus |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157289A (en) * | 1980-05-01 | 1981-12-04 | Olympus Optical Co Ltd | Braking device for motor |
| US4581565A (en) * | 1983-03-01 | 1986-04-08 | Storage Technology Corporation | H-bridge power amplifier and method for controlling the same |
| DE3718309A1 (de) * | 1987-05-21 | 1988-12-15 | Vdo Schindling | Schaltungsanordnung zur getakteten ansteuerung von halbleiterschaltern |
| US4816726A (en) * | 1987-09-14 | 1989-03-28 | United Technologies Corporation | Method of and arrangement for controlling and h-bridge electric motor |
| US4985666A (en) * | 1988-08-30 | 1991-01-15 | Sony Corporation | Safety device for video cassette recorder |
| JPH05161390A (ja) | 1991-02-26 | 1993-06-25 | Mitsubishi Denki Eng Kk | モータ駆動回路 |
| DE69217280T2 (de) * | 1991-07-10 | 1997-05-28 | Koyo Seiko Co | Lenkung mit elektrischer Hilfskraft |
| JP2898140B2 (ja) | 1992-02-06 | 1999-05-31 | 株式会社ミツバ | トランジスタブリッジ回路 |
| JP2503900B2 (ja) | 1993-07-30 | 1996-06-05 | 日本電気株式会社 | 半導体装置及びそれを用いたモ―タドライバ回路 |
| JP3139313B2 (ja) | 1993-12-27 | 2001-02-26 | 株式会社デンソー | バイポーラ半導体集積回路 |
| JPH08132992A (ja) * | 1994-11-10 | 1996-05-28 | Mitsubishi Electric Corp | 車載用制御装置 |
| JP2596390B2 (ja) | 1994-11-29 | 1997-04-02 | 日本電気株式会社 | Ｈブリッジ型モータ駆動回路 |
| US5631528A (en) * | 1995-05-04 | 1997-05-20 | Linfinity Microelectronics | Elimination of motor negative voltages during motor brake |
| JPH1094106A (ja) * | 1996-09-17 | 1998-04-10 | Yamaha Motor Co Ltd | 電動車両の駆動装置 |
| JP3707228B2 (ja) | 1998-02-19 | 2005-10-19 | ミツミ電機株式会社 | モータドライブ回路 |
| JP2001339986A (ja) | 2000-05-26 | 2001-12-07 | Matsushita Electric Ind Co Ltd | モータ駆動用半導体装置 |
| DE10120705A1 (de) * | 2001-04-27 | 2002-11-14 | Stribel Gmbh | Ansteuerung für Halbbrücke |
| US6864651B1 (en) * | 2004-07-08 | 2005-03-08 | Aimtron Technology Corp. | Bi-directional motor control circuit |
-
2003
- 2003-03-14 JP JP2003070554A patent/JP4039280B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-30 CN CN2004100393543A patent/CN1531185B/zh not_active Expired - Fee Related
- 2004-02-27 US US10/789,223 patent/US7215093B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080959B2 (en) | 2008-04-08 | 2011-12-20 | Hitachi-Lg Data Storage, Inc. | Motor driving circuit |
| US9242492B2 (en) | 2013-12-06 | 2016-01-26 | Seiko Epson Corporation | Recording apparatus and setting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4039280B2 (ja) | 2008-01-30 |
| US20040178755A1 (en) | 2004-09-16 |
| CN1531185B (zh) | 2010-04-28 |
| CN1531185A (zh) | 2004-09-22 |
| US7215093B2 (en) | 2007-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4771303B2 (ja) | モータ駆動用集積回路 | |
| US20070152612A1 (en) | Motor controller | |
| JP2004229057A (ja) | ゲートドライブ装置 | |
| TW201032455A (en) | Motor driving circuit | |
| JP4039280B2 (ja) | モータ駆動回路 | |
| JPH10285973A (ja) | モータ駆動回路 | |
| JPH0923688A (ja) | ブラシレスｄｃモータ用パワーダウン制動ラッチ | |
| JP3707228B2 (ja) | モータドライブ回路 | |
| JP2010045759A (ja) | 駆動トランジスタ制御回路 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| KR100486354B1 (ko) | 모터구동집적회로의출력단회로 | |
| JP2898140B2 (ja) | トランジスタブリッジ回路 | |
| JP3286566B2 (ja) | モータ駆動回路 | |
| JP3581472B2 (ja) | パルス信号発生回路 | |
| JP4598451B2 (ja) | 負荷制御装置 | |
| JPH0661825A (ja) | 双方向電流駆動回路 | |
| KR100422439B1 (ko) | 모터 드라이브 아이시의 Pd제한 회로 | |
| JP2000217383A (ja) | モ―タの間欠動作制御回路 | |
| JP2005110368A (ja) | モータ駆動装置、集積回路、モータ駆動方法 | |
| JPS60234462A (ja) | スイツチング電源制御装置 | |
| JP2004222400A (ja) | 電流制御回路、及び、モータ駆動回路 | |
| JP2006288057A (ja) | モータ駆動装置 | |
| JPH11332281A (ja) | モータ駆動回路 | |
| JP2004272780A (ja) | 電子回路及び電源供給方法 | |
| JPH0522989A (ja) | モータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4039280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |