JP2004273936A - 半導体受光素子を接続するための実装構造及び実装基板 - Google Patents
半導体受光素子を接続するための実装構造及び実装基板 Download PDFInfo
- Publication number
- JP2004273936A JP2004273936A JP2003065390A JP2003065390A JP2004273936A JP 2004273936 A JP2004273936 A JP 2004273936A JP 2003065390 A JP2003065390 A JP 2003065390A JP 2003065390 A JP2003065390 A JP 2003065390A JP 2004273936 A JP2004273936 A JP 2004273936A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- mounting
- mounting structure
- contact portion
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】本願の課題は、半導体受光素子の高速動作を可能にする実装構造、実装構造に使用される半導体受光素子及び実装基板を提供することである。
【解決手段】本発明による実装構造は、半導体受光素子を実装基板３０２に接続する。半導体受光素子は、入射光に応答して検出電流を発生させる光検出部３０８と、光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部３１６と、光検出部の他方端に接続された第１導電性接続部３１８を有する。実装基板は、実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部３２２と、保持部に設けられた、導電性材料より成る、第１導電性接触部と接触する第２導電性接触部３２６と、第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部３３２を有する。
【選択図】 図３
【解決手段】本発明による実装構造は、半導体受光素子を実装基板３０２に接続する。半導体受光素子は、入射光に応答して検出電流を発生させる光検出部３０８と、光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部３１６と、光検出部の他方端に接続された第１導電性接続部３１８を有する。実装基板は、実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部３２２と、保持部に設けられた、導電性材料より成る、第１導電性接触部と接触する第２導電性接触部３２６と、第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部３３２を有する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に光通信の技術分野に関し、特に光通信用の半導体受光素子、半導体受光素子に対する実装基板、及びそれらの実装構造に関する。
【０００２】
【従来の技術】
光通信では、送信側で作成された電気信号は光信号に変換された後に送信され、受信側にて受光された光信号は電気信号に変換され、送信信号が復元される。光通信用のフォトダイオードは、通常、Ｐ型、Ｉ型及びＮ型の半導体層によるＰＩＮ接合を有している。Ｉ型の層に入射光が導入されると電子正孔対が生成され、逆バイアスされたＰ層及びＮ層に電子及び正孔が誘引されることで、光検出電流が発生する。
【０００３】
図１は、従来のフォトダイオードの実装構造例を示す。図示されるように、絶縁性の半導体基板１０２上に、Ｐ電極パッド１０４及びＮ型半導体層１０６が形成される。Ｎ型半導体層１０６上にはＮ電極パッド１０８が設けられる。また、Ｎ型半導体層１０６上には、Ｉ型半導体層１１０も設けられ、このＩ型半導体層１１０上にＰ型半導体層１１２が設けられる。Ｐ型半導体層１１２は、接続材料１１４を介して導電性ブリッジ１１６の一端に接続され、導電性ブリッジ１１６の他端はＰ電極パッド１０４に接続される。このようにして、ブリッジ接続が行われる。この種の実装構造については、例えば特許文献１に開示されている。
【０００４】
図２は、従来のフォトダイオードの他の実装構造例を示す。図示されるように、絶縁性基板２０２上に、導電性パターン２０４，２０６が設けられる。導電性パターン２０４の一端にはＰ電極パッド２０８が設けられる。導電性パターン２０６の一端にはＮ電極パッド２１０が設けられる。図２には、絶縁性基板２０２上に、フリップチップ接続されたフォトダイオード２１２も図示されている。フォトダイオード２１２は、導電性半導体基板２１４に形成されたＰＩＮ接合部を有する光検出部２１６を有する。光検出部２１６の一端は導電性パターン２０４を通じてＰ電極パッド２０８に接続される。光検出部２１６の他端は、導電性半導体基板２１４及び導電性パターン２０６を通じてＮ電極パッド２１０に接続される。この種の接続構造については、例えば特許文献２、非特許文献１及び非特許文献２に開示されている。
【０００５】
【特許文献１】
特開平８−１７２２１３号公報
【０００６】
【特許文献２】
特開平１０−２５６５９１号公報
【０００７】
【非特許文献１】
Ｙｕｊｉ Ａｋａｈｏｒｉ，“Ｈｉｇｈ−Ｓｐｅｅｄ Ｐｈｏｔｏｒｅｃｅｉｖｅｒｓ Ｕｓｉｎｇ Ｓｏｌｄｅｒ Ｂｕｍｐｓ ａｎｄ Ｍｉｃｒｏｓｔｒｉｐ Ｌｉｎｅｓ Ｆｏｒｍｅｄ ｏｎ ａ Ｓｉｌｉｃｏｎ ＯｐｔｉｃａｌＢｅｎｃｈ”，ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ，Ｖｏｌ．１１．ＮＯ．４，Ａｐｒｉｌ １９９９，ｐｐ．４５４−４５６
【０００８】
【非特許文献２】
石村栄太郎，「フリップチップ実装用４０Ｇｂｐｓ導波路型ＰＤ」，第４９回応用物理学関係連合講演会 講演予稿集（２００２．３ 東海大学 湘南校舎），ｐｐ．１１５２
【０００９】
【発明が解決しようとする課題】
近年の光通信技術の進展に伴って、素子の動作速度を向上させることが求められている。このため、素子の小型化が進められ、特にＰＩＮ接合部の面積は縮小化されつつある。例えば、従来のフォトダイオードのＰＩＮ接合部は数百μｍ程度の直径を有するが、数十μｍ程度の直径のＰＩＮ接合部を有するフォトダイオードも検討されている。このような小型化が適切になされるならば、例えば５０ＧＨｚのような超高速光通信を行うことも可能になる。
【００１０】
しかしながら、上記のような従来の構造を採用すると、寄生容量、寄生抵抗及びワイヤーインダクタンスのような実装に伴う寄生インピーダンスが、素子の特性を大きくばらつかせることとなり、素子の高速化を妨げてしまうことが懸念される。
【００１１】
寄生インピーダンスについて付言すると、多数の素子を内蔵する集積回路や、フォトダイオードの動作速度又は動作周波数ｆｃは、ｆｃ＝１／（２πＲＣ）で評価することが可能である。Ｒ及びＣは、実装構造にて寄与し得る寄生インピーダンスを含む抵抗及び容量である。実装構造における各接続端子の出力抵抗Ｒは、集積回路では非常に小さく設計される。従って、寄生容量Ｃの増加にそれほど配慮することを要せず、たとえ寄生容量が増加したとしても、ＲＣを全体として小さく維持することで、動作周波数ｆｃを大きく維持することが可能である。これに対して、フォトダイオードでは、出力抵抗Ｒは、検出電圧を大きくするために比較的大きく設定される必要がある（例えば、５０ないし１００オーム）。出力抵抗Ｒが小さいと、光検出感度が低下してしまうからである。寄生容量Ｃが大きくなると、ＲＣも大きくなり、動作周波数ｆｃが小さくなってしまう。従って、フォトダイオードの動作周波数ｆｃを大きくするには、寄生容量Ｃをできるだけ小さくする必要があるが、従来技術ではそれが充分になされていない。素子動作の高速化と寄生容量に関する問題の解決は、高速光受信装置において非常に重要である。
【００１２】
一方、ＰＩＮ接合部の面積縮小化に伴って、実装構造における接続部も小さくなるので、従来は許容されていた程度のわずかな位置ずれも、配線不良を引き起こし得る。特に、図１に示す構造は、断線しやすいブリッジを形成する必要があるので、製造工程等の観点から、特に不利である。また、実装構造における接続部に使用される融剤その他の材料特性の相違に起因して発生する熱ストレスも、接続部の小型化に起因して、配線不良に影響し得る。この点、融剤で実装構造を固定する図２に示す構造は、特に不利である。ここで、熱ストレスとは、融剤等の加熱による膨張及び冷却による収縮、並びに材料の線膨張係数の相違に起因して発生する力学的な応力である。更に、配線不良に至らなかったとしても、これらの位置ずれや熱ストレスは、実装構造に形成される寄生インピーダンスを大きくばらつかせることとなる。従って、従来の実装構造では、素子を小型化した際に、良好な接続の再現性が低くなることが懸念される。
【００１３】
本願の課題は、半導体受光素子の高速動作を可能にする実装構造、実装構造に使用される半導体受光素子及び実装基板を提供することである。
【００１４】
本願の別の課題は、実装構造における寄生インピーダンスを削減することで、半導体受光素子の高速動作を可能にする実装構造、実装構造に使用される半導体受光素子及び実装基板を提供することである。
【００１５】
本願の別の課題は、半導体受光素子の高速動作を可能にしつつ、良好な実装接続構造を再現性高く実現することの可能な実装構造、実装構造に使用される半導体受光素子及び実装基板を提供することである。
【００１６】
【課題を解決するための手段】
本発明によれば、
半導体受光素子を実装基板に接続するための実装構造であって、
前記半導体受光素子が、
入射光に応答して検出電流を発生させる光検出部と、
前記光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部と、
前記光検出部の他方端に接続された第１導電性接続部
を有し、前記実装基板が、
前記実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部と、
前記保持部に設けられた、導電性材料より成る、前記第１導電性接触部と接触する第２導電性接触部と、
前記第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部
を有することを特徴とする、半導体受光素子を実装基板に接続するための実装構造
が、提供される。
【００１７】
【発明の実施の形態】
図３は、本願実施例による実装構造を説明するための概念図を示す。実装基板３０２と、この実装基板３０２に実装される受光素子であるフォトダイオード３０４が図示されている。図示の都合上、実装基板３０２及びフォトダイオード３０４は分離して描かれている。フォトダイオード３０４は、導電性半導体基板３０６と、この導電性半導体基板３０６に設けられた光検出部３０８を有する。光検出部３０８は、Ｐ型、Ｉ型及びＮ型の半導体層３１０，３１２，３１４による三層構造を有する。光検出部３０８の一方端（Ｐ型半導体層側）には、導電性材料より成る第１接触部３１６が設けられる。第１接触部３１６は、合金化処理を行ってオーミック接続を可能にし、その表面に電気抵抗が小さく酸化されない金属突起（凸部）として形成される。この第１接触部３１６は、合金か処理後に例えば金（Ａｕ）をめっきすることによって形成され得る。導電性半導体基板３０６には、光検出部３０８の他方端（Ｎ型半導体層側）に電気的に接続された第１接続部３１８が設けられている。
【００１８】
実装基板３０２は、例えばＩｎＰのような絶縁性の材料より成る。実装基板３０２には、窪み又は凹部３２０が形成されている。この窪み３２０上には、絶縁性材料より成る保持部３２２が形成されている。保持部３２２は、例えば二酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、ポリイミドのような低誘電率（例えば、比誘電率が２〜３程度）の絶縁性材料で形成される。保持部３２２上には、電極リード３２４が設けられる。この電極リード３２４の一方端には導電性材料より成る第２接触部３２６が設けられ、他方端にはＰ電極パッド３２８が設けられる。これらは、第２接触部３２６の下に窪み３２０があり、Ｐ電極パッド３２８の下に窪み３２０は無いが実装基板３０２があるように形成される。Ｐ電極パッド３２８は、以後のワイヤボンディング工程における接続パッドとして機能する。更に、第２接触部３２６は、第１接触部３１６（又はＰＩＮ接合面積）よりも広い面積を有するように形成される。実装基板３０２には、別の電極リード３３０も設けられ、この電極リード３３０には、Ｎ電極パッドに接続される第２接続部３３２が設けられている。
【００１９】
フォトダイオード３０４を実装基板３０２に実装するに際しては、第１接触部３１６及び第２接触部３２６が接触し、かつ第１接続部３１８及び第２接続部３３２が接続されるように実装工程が行われる。この場合において、第１接続部３１８及び第２接続部３３２は、例えば金（Ａｕ）及び錫（Ｓｎ）を含む所定の融剤により堅固に固定されるが、第１接触部３１６及び第２接触部３２６は、そのような融剤で固定されず、互いに接触しているに過ぎない点に留意を要する。
【００２０】
動作時にあっては、Ｐ電極パッド３２８及びＮ電極パッド（第２接続部３３２）に逆バイアス電圧を印加しておく。光検出部３０８のＩ型半導体層３１２に光が入射すると、その中で電子正孔対が発生し、電子及び正孔がそれぞれＰ側及びＮ側に誘引されることで、検出電流が生じる。これにより、光信号を電気信号に変換することが可能になる。
【００２１】
本実施例によれば、第２接触部３２６の下部には、低誘電率の保持部３２２及び（比誘電率が１である）空気層を形成する窪み３２０があるので、第２接触部３２６下部に関連して形成される寄生容量は非常に小さくなる。仮に、窪みが形成されずにその部分が半導体材料で充填されていたならば、半導体材料の誘電率は比較的高い（例えば、比誘電率は１０以上になり得る）ので、第２接触部３２６下部に大きな寄生容量が形成されてしまうことになる。
【００２２】
第２接触部３２６は、比較的広い面積を有する接触板として形成されているので、第１接触部３１６との間で水平方向に位置関係がずれたとしても、接続不良になることを抑制することが可能になる。この接触板は、光検出部３０８の受光面（ＰＩＮ接合部の面積）よりも充分に大きな面積を有する。また、第１及び第２接触部３１６，３２６は互いに電気的に接触しているが固定されてはいないので、そのような位置関係のずれに起因するストレスを効果的に逃がすことも可能になる。なお、上述したように、窪み３２０が形成されなかった場合には、第２接触部３２６下部に高誘電率の材料が存在することになる。この場合に、第２接触部３２６の面積を大きくすると、益々大きな寄生容量を形成することになってしまうので、第２接触部３２６の面積を大きくすることは困難になる。本実施例のように、窪み３２０を形成し、第２接触部３２６下部の誘電率を極めて小さくすることで、始めて第２接触部３２６の面積を大きく形成することが可能になる。
【００２３】
本実施例によれば、光検出部３０８がメサ型構造を形成するように、導電性半導体基板３０６から突出しているので、光検出部３０８の周囲に形成される寄生容量を非常に小さくすることが可能になる。光検出部３０８の周囲は、比誘電率が１の空気層で囲まれているからである。
【００２４】
本実施例によれば、断線しやすいブリッジを作成する必要はなく、位置ずれや熱ストレスによる配線不良の問題を効果的に抑制することができる。このため、本実施例によれば、簡易な製造工程により、良好な接続構造を再現性高く実現することが可能になる。
【００２５】
図４は、本願実施例による実装構造に使用される実装基板の詳細図を示す。図４（１）は実装基板の平面図を示し、図４（２）乃至（５）は、それぞれａ−ａａ線端面図、ｂ−ｂｂ線端面図、ｃ−ｃｃ線端面図及びｄ−ｄｄ線端面図を示す。図示されているように、絶縁性の実装基板４０２には、例えば２００−５００μｍ程度の深さを有する窪み又は凹部４２０が形成されている。この窪み４２０上には、低誘電率の材料より成る保持部４２２（平面図（１）の網掛け状の斜線の施された部分）が形成されている。保持部４２２上には、電極リード４２４が設けられる。この電極リードの一方端には第２接触部４２６が設けられ、他方端にはＰ電極パッド４２８が設けられる。これらは、第２接触部４２６の下に窪み４２０があり、Ｐ電極パッド４２８の下に窪み４２０は無いが実装基板４０２があるように形成される。実装基板４０２には、別の電極リード４３０（平面図（１）の斜線の施された周辺部分）も設けられ、この電極リード４３０には、Ｎ電極パッドとなる第２接続部４３２が設けられている。
【００２６】
図４（３）及び（４）のｂ−ｂｂ線及びｃ−ｃｃ線端面図に示されるように、窪み４２０上の保持部４２２は、両端の支持された梁のような形状を有する。なお、図４（２）及び（３）の端面図に示されるように、横方向の寸法は０．９ｍｍであり、図４（４）及び（５）の端面図に示されるように、縦方向の寸法は０．６ｍｍである。
【００２７】
本実施例における窪み４２０を作成する一例を説明する。先ず、実装基板４０２上に保持部４２２を形成する材料（例えばＳｉＯ２）をプラズマＣＶＤ（ＰＥＣＶＤ）又はスパッタリングを利用して堆積する。それをパターニングし、平面図（１）の網掛け状の二重斜線で示されるようなパターンの保持部４２２を作成する。保持部４２２上に、電極リード４２４（第１接触部４２６及び第１接続部４２８を含む）を形成する。次に、保持部４２２と、窪み４２０以外の部分とをマスクし、マスクされていない部分の実装基板４０２を露出させる。この露出した実装基板４０２に化学エッチング（ウエットエッチング）を行うことで、保持部４２２の下部に窪み４２０を形成することができる。
【００２８】
図５は、本願実施例による実装構造に使用されるフォトダイオードを示す図である。図５（１）はフォトダイオードの平面図を示し、図５（２）はフォトダイオードの側面図を示す。図示されているように、フォトダイオード５０４は、導電性半導体基板５０６と、この導電性半導体基板５０６に設けられた光検出部５０８を有する。光検出部５０８の一端（Ｐ型半導体層側）には、導電性材料より成る第１接触部５１６が設けられる。導電性半導体基板５０６の四隅には、第１接続部５１８が設けられ、第１接続部５１８には、例えば金−錫（ＡｕＳｎ）の所定の融剤が設けられている。
【００２９】
図６は、フォトダイオード５０４が実装基板４０２に取り付けられた様子を示す図である。図６は、図４のｂ−ｂｂ線及びｅ−ｅｅ線に沿って描かれる端面図を合成したものである。フォトダイオード側の第１接触部５１６及び実装基板側の第２接触部４２６が接触し、かつ第１接続部５１８及び第２接続部４３２が接続される。上述したように、第１接続部５１８及び第２接続部４３２は、所定の融剤により堅固に固定されるが、第１接触部５１６及び第２接触部４２６は、そのような融剤で固定されず、互いに接触しているに過ぎない。
【００３０】
動作時にあっては、Ｐ電極パッド及びＮ電極パッドに逆バイアス電圧を印加しておく。フォトダイオード５０４の裏面から入射した光が、光検出部５０８のＩ型半導体層に達すると、その中で電子正孔対が発生し、電子及び正孔がそれぞれＰ側及びＮ側に誘引されることで、検出電流が生じる。これにより、光信号を電気信号に変換することが可能になる。
【００３１】
図７は、本願実施例による実装構造に使用されるフォトダイオードの変形例を示す図である。図７（１）はフォトダイオードの平面図を示し、図７（２）はフォトダイオードの側面図を示す。図示されているように、フォトダイオード７０４は、導電性半導体基板７０６と、この導電性半導体基板７０６に設けられた光検出部７０８を有する。光検出部７０８の一端（Ｐ型半導体層側）には、導電性材料より成る第１接触部７１６が設けられる。導電性半導体基板７０６の四隅には、第１接続部７１８が設けられ、第１接続部７１８には融剤が設けられている。更に、フォトダイオード７０４は、導電性半導体基板７０６の一辺から光検出部７０８に伸びる光導波路７０１を有する。
【００３２】
図８は、フォトダイオード７０４が実装基板４０２に取り付けられた様子を示す図である。フォトダイオード側の第１接触部７１６及び実装基板側の第２接触部４２６が接触し、かつ第１接続部７１８及び第２接続部４３２が接続される。上述したように、第１接続部７１８及び第２接続部４３２は、所定の融剤により堅固に固定されるが、第１接触部７１６及び第２接触部４２６は、そのような融剤で固定されず、互いに接触しているに過ぎない。
【００３３】
動作時にあっては、Ｐ電極パッド及びＮ電極パッドに逆バイアス電圧を印加しておく。フォトダイオード７０４の側面から入射した光が、光導波路７０１を通じて光検出部５０８のＩ型半導体層に達すると、その中で電子正孔対が発生し、電子及び正孔がそれぞれＰ側及びＮ側に誘引されることで、検出電流が生じる。これにより、光信号を電気信号に変換することが可能になる。
【００３４】
図５及び図６に示されるような裏面入射型のフォトダイオードの場合は、入射光がＰＩＮ接合面に垂直に入射する。素子の小型化に伴って、Ｉ型半導体層が薄くなると、Ｉ型半導体層内で充分に入射光を吸収して多くの電子正孔対を生じさせるために、例えばミラー構造のような構造を別途設ける必要がある。さもなくば、充分に入射光を吸収することが困難になる。これに対して、図７及び図８に示される側面入射型のフォトダイオードの場合は、入射光がＰＩＮ接合面に平行に入射する。Ｉ型半導体層が薄く形成されていたとしても、その厚みよりも大きな直径を光が通過するので、先の例に比べてより効果的に入射光を吸収することが可能になる。例えば、入射光が、Ｉ型半導体層中を約３μｍの距離だけ進めば、十分に吸収される（９０％以上吸収される。）。光検出部の直径が１０μｍであり、Ｉ型半導体層の厚さが１μｍ程度であったとする。この場合、図５の裏面入射型のフォトダイオードでは充分に入射光を吸収することが困難であるが、図７の側面入射型のフォトダイオードならば充分に入射光を吸収することが可能になる。
【００３５】
図９は、実装構造に使用される実装基板の変形例を示す図である。図示されているように、実装基板９０２には、窪み又は凹部９２０が形成されている。この窪み９２０上には、保持部９２２（網掛け状の斜線の施された部分）が形成されている。保持部９２２上には、電極リード９２４が設けられる。この電極リードの一方端には第２接触部９２６が設けられ、他方端にはＰ電極パッド９２８が設けられる。これらは、第２接触部９２６の下に窪み９２０があり、Ｐ電極パッド９２８の下に窪み９２０は無いが実装基板９０２があるように形成される。実装基板９０２には、別の電極リード９３０（斜線の施された周辺部分）も設けられ、この電極リード９３０には、Ｎ電極パッドとなる第２接続部９３２が設けられている。
【００３６】
本実施例では、窪み９２０上に形成される保持部９２２は、他の部分より細く形成された細線部９０１を有する。保持部９２２は、窪み９２０上で第２接触部９２６を非対称な構造で支えることとなり、第２接触部９２６に不図示の光検出部の第１接触部が触れた場合の、縦方向のストレスをも、ある程度は吸収できるようにしている。ただし、保持部９２２を形成するＳｉＯ２のような低誘電率の絶縁材料は、それ自体が大きく塑性変形するものではないので、フォトダイオードを実装する際には、過度の縦方向のストレスが生じないように配慮する必要がある。
【００３７】
図１０は、実装構造に使用される実装基板の変形例を示す図である。この例でも、図９と同様に、第２接触部は非対称な保持部の構造で支えられる。図９の例とは異なり、細線部９０１に相当する部分が完全に切断されている。これにより、図９に示す構造よりも大きな弾力性を、保持部に持たせることが可能になる。
【００３８】
以上、本発明を特定の実施例を参照しながら説明してきたが、本発明はこれらに限定されず、様々な態様をとり得る。特に、例示した寸法の数値は一例に過ぎず、用途に応じて適宜様々な値をとり得る。
【００３９】
以下、本発明が教示する手段を列挙する。
【００４０】
（付記１） 半導体受光素子を実装基板に接続するための実装構造であって、
前記半導体受光素子が、
入射光に応答して検出電流を発生させる光検出部と、
前記光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部と、
前記光検出部の他方端に接続された第１導電性接続部
を有し、前記実装基板が、
前記実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部と、
前記保持部に設けられた、導電性材料より成る、前記第１導電性接触部と接触する第２導電性接触部と、
前記第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部
を有することを特徴とする、半導体受光素子を実装基板に接続するための実装構造。
【００４１】
（付記２） 半導体受光素子を実装するための実装基板であって、
前記半導体受光素子が、
入射光に応答して検出電流を発生させる光検出部と、
前記光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部と、
前記光検出部の他方端に接続された第１導電性接続部
を有し、前記実装基板が、
前記実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部と、
前記保持部に設けられた、導電性材料より成る、前記第１導電性接触部と接触する第２導電性接触部と、
前記第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部
を有することを特徴とする実装基板。
【００４２】
（付記３） 前記光検出部が、メサ型構造に形成されていることを特徴とする付記１記載の実装構造。
【００４３】
（付記４） 前記保持部が、前記実装基板の誘電率より低い誘電率を有する誘電体材料より成ることを特徴とする付記１記載の実装構造。
【００４４】
（付記５） 前記半導体受光素子が、前記光検出部の形成される導電性半導体基板の一方面側に平行に入射光を受光するための光ウエーブガイドを有することを特徴とする付記１記載の実装構造。
【００４５】
（付記６） 前記光検出部が形成される導電性半導体基板の一方面とは反対の他方面側から入射光を受光するように、前記半導体受光素子が形成されることを特徴とする付記１記載の実装構造。
【００４６】
（付記７） 前記第２導電性接触部が、前記光検出部の受光面より大きな接触板として形成されることを特徴とする付記１記載の実装構造。
【００４７】
（付記８） 前記保持部が、両端の固定された梁として形成されることを特徴とする付記１記載の実装構造。
【００４８】
（付記９） 前記保持部が、一端の固定された梁として形成されることを特徴とする付記１記載の実装構造。
【００４９】
（付記１０） 前記保持部が、酸化シリコン、窒化シリコン又はポリイミドより成ることを特徴とする付記１記載の実装構造。
【００５０】
（付記１１） 前記融剤が、金及び錫を含むことを特徴とする付記１記載の実装構造。
【００５１】
【発明の効果】
以上のように本発明による実装構造、実装構造に使用される半導体受光素子及び実装基板よれば、実装構造における寄生インピーダンスを削減することで、半導体受光素子の動作を高速化することが可能になる。更に、半導体受光素子の高速動作を可能にしつつ、良好な実装接続構造を再現性高く実現することが可能になる。
【００５２】
【図面の簡単な説明】
【図１】図１は、従来の実装構造を示す図である。
【図２】図２は、従来の他の実装構造を示す図である。
【図３】図３は、本願実施例による実装構造を説明するための概念図を示す。
【図４】図４は、本願実施例による実装構造に使用される実装基板の詳細図を示す。
【図５】図５は、本願実施例による実装構造に使用される受光素子を示す図である。
【図６】図６は、受光素子が実装基板に取り付けられた様子を示す図である。
【図７】図７は、実装構造に使用される受光素子の変形例を示す図である。
【図８】図８は、受光素子が実装基板に取り付けられた様子を示す図である。
【図９】図９は、実装構造に使用される実装基板の変形例を示す図である。
【図１０】図１０は、実装構造に使用される実装基板の変形例を示す図である。
【符号の説明】
１０２ 半導体基板
１０４ Ｐ電極パッド
１０６ Ｎ型半導体層
１０８ Ｎ電極パッド
１１０ Ｉ型半導体層
１１２ Ｐ型半導体層
１１４ 接続材料
１１６ 導電性ブリッジ
２０２ 絶縁性基板
２０４，２０６ 導電性パターン
２０８ Ｐ電極パッド
２１０ Ｎ電極パッド
２１２ フォトダイオード
２１４ 導電性半導体基板
２１６ 光検出部
３０２，４０２，９０２ 実装基板
３０４，５０４，７０４ フォトダイオード
３０６，５０６，７０６ 導電性半導体基板
３０８，５０８，７０８ 光検出部
３１０ Ｐ型半導体層
３１２ Ｉ型半導体層
３１４ Ｎ型半導体層
３１６，５１６，７１６ 第１接触部
３１８，５１８，７１８ 第１接続部
３２０，４２０，９２０ 凹部
３２２，４２２，９２２ 保持部
３２４，４２４，９２４ 電極リード
３２６，４２６，９２６ 第２接触部
３２８，４２８，９２８ Ｐ電極パッド
３３０，４３０，９３０ 電極リード
３３２，４３２，９３２ 第２接続部
【発明の属する技術分野】
本発明は、一般に光通信の技術分野に関し、特に光通信用の半導体受光素子、半導体受光素子に対する実装基板、及びそれらの実装構造に関する。
【０００２】
【従来の技術】
光通信では、送信側で作成された電気信号は光信号に変換された後に送信され、受信側にて受光された光信号は電気信号に変換され、送信信号が復元される。光通信用のフォトダイオードは、通常、Ｐ型、Ｉ型及びＮ型の半導体層によるＰＩＮ接合を有している。Ｉ型の層に入射光が導入されると電子正孔対が生成され、逆バイアスされたＰ層及びＮ層に電子及び正孔が誘引されることで、光検出電流が発生する。
【０００３】
図１は、従来のフォトダイオードの実装構造例を示す。図示されるように、絶縁性の半導体基板１０２上に、Ｐ電極パッド１０４及びＮ型半導体層１０６が形成される。Ｎ型半導体層１０６上にはＮ電極パッド１０８が設けられる。また、Ｎ型半導体層１０６上には、Ｉ型半導体層１１０も設けられ、このＩ型半導体層１１０上にＰ型半導体層１１２が設けられる。Ｐ型半導体層１１２は、接続材料１１４を介して導電性ブリッジ１１６の一端に接続され、導電性ブリッジ１１６の他端はＰ電極パッド１０４に接続される。このようにして、ブリッジ接続が行われる。この種の実装構造については、例えば特許文献１に開示されている。
【０００４】
図２は、従来のフォトダイオードの他の実装構造例を示す。図示されるように、絶縁性基板２０２上に、導電性パターン２０４，２０６が設けられる。導電性パターン２０４の一端にはＰ電極パッド２０８が設けられる。導電性パターン２０６の一端にはＮ電極パッド２１０が設けられる。図２には、絶縁性基板２０２上に、フリップチップ接続されたフォトダイオード２１２も図示されている。フォトダイオード２１２は、導電性半導体基板２１４に形成されたＰＩＮ接合部を有する光検出部２１６を有する。光検出部２１６の一端は導電性パターン２０４を通じてＰ電極パッド２０８に接続される。光検出部２１６の他端は、導電性半導体基板２１４及び導電性パターン２０６を通じてＮ電極パッド２１０に接続される。この種の接続構造については、例えば特許文献２、非特許文献１及び非特許文献２に開示されている。
【０００５】
【特許文献１】
特開平８−１７２２１３号公報
【０００６】
【特許文献２】
特開平１０−２５６５９１号公報
【０００７】
【非特許文献１】
Ｙｕｊｉ Ａｋａｈｏｒｉ，“Ｈｉｇｈ−Ｓｐｅｅｄ Ｐｈｏｔｏｒｅｃｅｉｖｅｒｓ Ｕｓｉｎｇ Ｓｏｌｄｅｒ Ｂｕｍｐｓ ａｎｄ Ｍｉｃｒｏｓｔｒｉｐ Ｌｉｎｅｓ Ｆｏｒｍｅｄ ｏｎ ａ Ｓｉｌｉｃｏｎ ＯｐｔｉｃａｌＢｅｎｃｈ”，ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ，Ｖｏｌ．１１．ＮＯ．４，Ａｐｒｉｌ １９９９，ｐｐ．４５４−４５６
【０００８】
【非特許文献２】
石村栄太郎，「フリップチップ実装用４０Ｇｂｐｓ導波路型ＰＤ」，第４９回応用物理学関係連合講演会 講演予稿集（２００２．３ 東海大学 湘南校舎），ｐｐ．１１５２
【０００９】
【発明が解決しようとする課題】
近年の光通信技術の進展に伴って、素子の動作速度を向上させることが求められている。このため、素子の小型化が進められ、特にＰＩＮ接合部の面積は縮小化されつつある。例えば、従来のフォトダイオードのＰＩＮ接合部は数百μｍ程度の直径を有するが、数十μｍ程度の直径のＰＩＮ接合部を有するフォトダイオードも検討されている。このような小型化が適切になされるならば、例えば５０ＧＨｚのような超高速光通信を行うことも可能になる。
【００１０】
しかしながら、上記のような従来の構造を採用すると、寄生容量、寄生抵抗及びワイヤーインダクタンスのような実装に伴う寄生インピーダンスが、素子の特性を大きくばらつかせることとなり、素子の高速化を妨げてしまうことが懸念される。
【００１１】
寄生インピーダンスについて付言すると、多数の素子を内蔵する集積回路や、フォトダイオードの動作速度又は動作周波数ｆｃは、ｆｃ＝１／（２πＲＣ）で評価することが可能である。Ｒ及びＣは、実装構造にて寄与し得る寄生インピーダンスを含む抵抗及び容量である。実装構造における各接続端子の出力抵抗Ｒは、集積回路では非常に小さく設計される。従って、寄生容量Ｃの増加にそれほど配慮することを要せず、たとえ寄生容量が増加したとしても、ＲＣを全体として小さく維持することで、動作周波数ｆｃを大きく維持することが可能である。これに対して、フォトダイオードでは、出力抵抗Ｒは、検出電圧を大きくするために比較的大きく設定される必要がある（例えば、５０ないし１００オーム）。出力抵抗Ｒが小さいと、光検出感度が低下してしまうからである。寄生容量Ｃが大きくなると、ＲＣも大きくなり、動作周波数ｆｃが小さくなってしまう。従って、フォトダイオードの動作周波数ｆｃを大きくするには、寄生容量Ｃをできるだけ小さくする必要があるが、従来技術ではそれが充分になされていない。素子動作の高速化と寄生容量に関する問題の解決は、高速光受信装置において非常に重要である。
【００１２】
一方、ＰＩＮ接合部の面積縮小化に伴って、実装構造における接続部も小さくなるので、従来は許容されていた程度のわずかな位置ずれも、配線不良を引き起こし得る。特に、図１に示す構造は、断線しやすいブリッジを形成する必要があるので、製造工程等の観点から、特に不利である。また、実装構造における接続部に使用される融剤その他の材料特性の相違に起因して発生する熱ストレスも、接続部の小型化に起因して、配線不良に影響し得る。この点、融剤で実装構造を固定する図２に示す構造は、特に不利である。ここで、熱ストレスとは、融剤等の加熱による膨張及び冷却による収縮、並びに材料の線膨張係数の相違に起因して発生する力学的な応力である。更に、配線不良に至らなかったとしても、これらの位置ずれや熱ストレスは、実装構造に形成される寄生インピーダンスを大きくばらつかせることとなる。従って、従来の実装構造では、素子を小型化した際に、良好な接続の再現性が低くなることが懸念される。
【００１３】
本願の課題は、半導体受光素子の高速動作を可能にする実装構造、実装構造に使用される半導体受光素子及び実装基板を提供することである。
【００１４】
本願の別の課題は、実装構造における寄生インピーダンスを削減することで、半導体受光素子の高速動作を可能にする実装構造、実装構造に使用される半導体受光素子及び実装基板を提供することである。
【００１５】
本願の別の課題は、半導体受光素子の高速動作を可能にしつつ、良好な実装接続構造を再現性高く実現することの可能な実装構造、実装構造に使用される半導体受光素子及び実装基板を提供することである。
【００１６】
【課題を解決するための手段】
本発明によれば、
半導体受光素子を実装基板に接続するための実装構造であって、
前記半導体受光素子が、
入射光に応答して検出電流を発生させる光検出部と、
前記光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部と、
前記光検出部の他方端に接続された第１導電性接続部
を有し、前記実装基板が、
前記実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部と、
前記保持部に設けられた、導電性材料より成る、前記第１導電性接触部と接触する第２導電性接触部と、
前記第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部
を有することを特徴とする、半導体受光素子を実装基板に接続するための実装構造
が、提供される。
【００１７】
【発明の実施の形態】
図３は、本願実施例による実装構造を説明するための概念図を示す。実装基板３０２と、この実装基板３０２に実装される受光素子であるフォトダイオード３０４が図示されている。図示の都合上、実装基板３０２及びフォトダイオード３０４は分離して描かれている。フォトダイオード３０４は、導電性半導体基板３０６と、この導電性半導体基板３０６に設けられた光検出部３０８を有する。光検出部３０８は、Ｐ型、Ｉ型及びＮ型の半導体層３１０，３１２，３１４による三層構造を有する。光検出部３０８の一方端（Ｐ型半導体層側）には、導電性材料より成る第１接触部３１６が設けられる。第１接触部３１６は、合金化処理を行ってオーミック接続を可能にし、その表面に電気抵抗が小さく酸化されない金属突起（凸部）として形成される。この第１接触部３１６は、合金か処理後に例えば金（Ａｕ）をめっきすることによって形成され得る。導電性半導体基板３０６には、光検出部３０８の他方端（Ｎ型半導体層側）に電気的に接続された第１接続部３１８が設けられている。
【００１８】
実装基板３０２は、例えばＩｎＰのような絶縁性の材料より成る。実装基板３０２には、窪み又は凹部３２０が形成されている。この窪み３２０上には、絶縁性材料より成る保持部３２２が形成されている。保持部３２２は、例えば二酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、ポリイミドのような低誘電率（例えば、比誘電率が２〜３程度）の絶縁性材料で形成される。保持部３２２上には、電極リード３２４が設けられる。この電極リード３２４の一方端には導電性材料より成る第２接触部３２６が設けられ、他方端にはＰ電極パッド３２８が設けられる。これらは、第２接触部３２６の下に窪み３２０があり、Ｐ電極パッド３２８の下に窪み３２０は無いが実装基板３０２があるように形成される。Ｐ電極パッド３２８は、以後のワイヤボンディング工程における接続パッドとして機能する。更に、第２接触部３２６は、第１接触部３１６（又はＰＩＮ接合面積）よりも広い面積を有するように形成される。実装基板３０２には、別の電極リード３３０も設けられ、この電極リード３３０には、Ｎ電極パッドに接続される第２接続部３３２が設けられている。
【００１９】
フォトダイオード３０４を実装基板３０２に実装するに際しては、第１接触部３１６及び第２接触部３２６が接触し、かつ第１接続部３１８及び第２接続部３３２が接続されるように実装工程が行われる。この場合において、第１接続部３１８及び第２接続部３３２は、例えば金（Ａｕ）及び錫（Ｓｎ）を含む所定の融剤により堅固に固定されるが、第１接触部３１６及び第２接触部３２６は、そのような融剤で固定されず、互いに接触しているに過ぎない点に留意を要する。
【００２０】
動作時にあっては、Ｐ電極パッド３２８及びＮ電極パッド（第２接続部３３２）に逆バイアス電圧を印加しておく。光検出部３０８のＩ型半導体層３１２に光が入射すると、その中で電子正孔対が発生し、電子及び正孔がそれぞれＰ側及びＮ側に誘引されることで、検出電流が生じる。これにより、光信号を電気信号に変換することが可能になる。
【００２１】
本実施例によれば、第２接触部３２６の下部には、低誘電率の保持部３２２及び（比誘電率が１である）空気層を形成する窪み３２０があるので、第２接触部３２６下部に関連して形成される寄生容量は非常に小さくなる。仮に、窪みが形成されずにその部分が半導体材料で充填されていたならば、半導体材料の誘電率は比較的高い（例えば、比誘電率は１０以上になり得る）ので、第２接触部３２６下部に大きな寄生容量が形成されてしまうことになる。
【００２２】
第２接触部３２６は、比較的広い面積を有する接触板として形成されているので、第１接触部３１６との間で水平方向に位置関係がずれたとしても、接続不良になることを抑制することが可能になる。この接触板は、光検出部３０８の受光面（ＰＩＮ接合部の面積）よりも充分に大きな面積を有する。また、第１及び第２接触部３１６，３２６は互いに電気的に接触しているが固定されてはいないので、そのような位置関係のずれに起因するストレスを効果的に逃がすことも可能になる。なお、上述したように、窪み３２０が形成されなかった場合には、第２接触部３２６下部に高誘電率の材料が存在することになる。この場合に、第２接触部３２６の面積を大きくすると、益々大きな寄生容量を形成することになってしまうので、第２接触部３２６の面積を大きくすることは困難になる。本実施例のように、窪み３２０を形成し、第２接触部３２６下部の誘電率を極めて小さくすることで、始めて第２接触部３２６の面積を大きく形成することが可能になる。
【００２３】
本実施例によれば、光検出部３０８がメサ型構造を形成するように、導電性半導体基板３０６から突出しているので、光検出部３０８の周囲に形成される寄生容量を非常に小さくすることが可能になる。光検出部３０８の周囲は、比誘電率が１の空気層で囲まれているからである。
【００２４】
本実施例によれば、断線しやすいブリッジを作成する必要はなく、位置ずれや熱ストレスによる配線不良の問題を効果的に抑制することができる。このため、本実施例によれば、簡易な製造工程により、良好な接続構造を再現性高く実現することが可能になる。
【００２５】
図４は、本願実施例による実装構造に使用される実装基板の詳細図を示す。図４（１）は実装基板の平面図を示し、図４（２）乃至（５）は、それぞれａ−ａａ線端面図、ｂ−ｂｂ線端面図、ｃ−ｃｃ線端面図及びｄ−ｄｄ線端面図を示す。図示されているように、絶縁性の実装基板４０２には、例えば２００−５００μｍ程度の深さを有する窪み又は凹部４２０が形成されている。この窪み４２０上には、低誘電率の材料より成る保持部４２２（平面図（１）の網掛け状の斜線の施された部分）が形成されている。保持部４２２上には、電極リード４２４が設けられる。この電極リードの一方端には第２接触部４２６が設けられ、他方端にはＰ電極パッド４２８が設けられる。これらは、第２接触部４２６の下に窪み４２０があり、Ｐ電極パッド４２８の下に窪み４２０は無いが実装基板４０２があるように形成される。実装基板４０２には、別の電極リード４３０（平面図（１）の斜線の施された周辺部分）も設けられ、この電極リード４３０には、Ｎ電極パッドとなる第２接続部４３２が設けられている。
【００２６】
図４（３）及び（４）のｂ−ｂｂ線及びｃ−ｃｃ線端面図に示されるように、窪み４２０上の保持部４２２は、両端の支持された梁のような形状を有する。なお、図４（２）及び（３）の端面図に示されるように、横方向の寸法は０．９ｍｍであり、図４（４）及び（５）の端面図に示されるように、縦方向の寸法は０．６ｍｍである。
【００２７】
本実施例における窪み４２０を作成する一例を説明する。先ず、実装基板４０２上に保持部４２２を形成する材料（例えばＳｉＯ２）をプラズマＣＶＤ（ＰＥＣＶＤ）又はスパッタリングを利用して堆積する。それをパターニングし、平面図（１）の網掛け状の二重斜線で示されるようなパターンの保持部４２２を作成する。保持部４２２上に、電極リード４２４（第１接触部４２６及び第１接続部４２８を含む）を形成する。次に、保持部４２２と、窪み４２０以外の部分とをマスクし、マスクされていない部分の実装基板４０２を露出させる。この露出した実装基板４０２に化学エッチング（ウエットエッチング）を行うことで、保持部４２２の下部に窪み４２０を形成することができる。
【００２８】
図５は、本願実施例による実装構造に使用されるフォトダイオードを示す図である。図５（１）はフォトダイオードの平面図を示し、図５（２）はフォトダイオードの側面図を示す。図示されているように、フォトダイオード５０４は、導電性半導体基板５０６と、この導電性半導体基板５０６に設けられた光検出部５０８を有する。光検出部５０８の一端（Ｐ型半導体層側）には、導電性材料より成る第１接触部５１６が設けられる。導電性半導体基板５０６の四隅には、第１接続部５１８が設けられ、第１接続部５１８には、例えば金−錫（ＡｕＳｎ）の所定の融剤が設けられている。
【００２９】
図６は、フォトダイオード５０４が実装基板４０２に取り付けられた様子を示す図である。図６は、図４のｂ−ｂｂ線及びｅ−ｅｅ線に沿って描かれる端面図を合成したものである。フォトダイオード側の第１接触部５１６及び実装基板側の第２接触部４２６が接触し、かつ第１接続部５１８及び第２接続部４３２が接続される。上述したように、第１接続部５１８及び第２接続部４３２は、所定の融剤により堅固に固定されるが、第１接触部５１６及び第２接触部４２６は、そのような融剤で固定されず、互いに接触しているに過ぎない。
【００３０】
動作時にあっては、Ｐ電極パッド及びＮ電極パッドに逆バイアス電圧を印加しておく。フォトダイオード５０４の裏面から入射した光が、光検出部５０８のＩ型半導体層に達すると、その中で電子正孔対が発生し、電子及び正孔がそれぞれＰ側及びＮ側に誘引されることで、検出電流が生じる。これにより、光信号を電気信号に変換することが可能になる。
【００３１】
図７は、本願実施例による実装構造に使用されるフォトダイオードの変形例を示す図である。図７（１）はフォトダイオードの平面図を示し、図７（２）はフォトダイオードの側面図を示す。図示されているように、フォトダイオード７０４は、導電性半導体基板７０６と、この導電性半導体基板７０６に設けられた光検出部７０８を有する。光検出部７０８の一端（Ｐ型半導体層側）には、導電性材料より成る第１接触部７１６が設けられる。導電性半導体基板７０６の四隅には、第１接続部７１８が設けられ、第１接続部７１８には融剤が設けられている。更に、フォトダイオード７０４は、導電性半導体基板７０６の一辺から光検出部７０８に伸びる光導波路７０１を有する。
【００３２】
図８は、フォトダイオード７０４が実装基板４０２に取り付けられた様子を示す図である。フォトダイオード側の第１接触部７１６及び実装基板側の第２接触部４２６が接触し、かつ第１接続部７１８及び第２接続部４３２が接続される。上述したように、第１接続部７１８及び第２接続部４３２は、所定の融剤により堅固に固定されるが、第１接触部７１６及び第２接触部４２６は、そのような融剤で固定されず、互いに接触しているに過ぎない。
【００３３】
動作時にあっては、Ｐ電極パッド及びＮ電極パッドに逆バイアス電圧を印加しておく。フォトダイオード７０４の側面から入射した光が、光導波路７０１を通じて光検出部５０８のＩ型半導体層に達すると、その中で電子正孔対が発生し、電子及び正孔がそれぞれＰ側及びＮ側に誘引されることで、検出電流が生じる。これにより、光信号を電気信号に変換することが可能になる。
【００３４】
図５及び図６に示されるような裏面入射型のフォトダイオードの場合は、入射光がＰＩＮ接合面に垂直に入射する。素子の小型化に伴って、Ｉ型半導体層が薄くなると、Ｉ型半導体層内で充分に入射光を吸収して多くの電子正孔対を生じさせるために、例えばミラー構造のような構造を別途設ける必要がある。さもなくば、充分に入射光を吸収することが困難になる。これに対して、図７及び図８に示される側面入射型のフォトダイオードの場合は、入射光がＰＩＮ接合面に平行に入射する。Ｉ型半導体層が薄く形成されていたとしても、その厚みよりも大きな直径を光が通過するので、先の例に比べてより効果的に入射光を吸収することが可能になる。例えば、入射光が、Ｉ型半導体層中を約３μｍの距離だけ進めば、十分に吸収される（９０％以上吸収される。）。光検出部の直径が１０μｍであり、Ｉ型半導体層の厚さが１μｍ程度であったとする。この場合、図５の裏面入射型のフォトダイオードでは充分に入射光を吸収することが困難であるが、図７の側面入射型のフォトダイオードならば充分に入射光を吸収することが可能になる。
【００３５】
図９は、実装構造に使用される実装基板の変形例を示す図である。図示されているように、実装基板９０２には、窪み又は凹部９２０が形成されている。この窪み９２０上には、保持部９２２（網掛け状の斜線の施された部分）が形成されている。保持部９２２上には、電極リード９２４が設けられる。この電極リードの一方端には第２接触部９２６が設けられ、他方端にはＰ電極パッド９２８が設けられる。これらは、第２接触部９２６の下に窪み９２０があり、Ｐ電極パッド９２８の下に窪み９２０は無いが実装基板９０２があるように形成される。実装基板９０２には、別の電極リード９３０（斜線の施された周辺部分）も設けられ、この電極リード９３０には、Ｎ電極パッドとなる第２接続部９３２が設けられている。
【００３６】
本実施例では、窪み９２０上に形成される保持部９２２は、他の部分より細く形成された細線部９０１を有する。保持部９２２は、窪み９２０上で第２接触部９２６を非対称な構造で支えることとなり、第２接触部９２６に不図示の光検出部の第１接触部が触れた場合の、縦方向のストレスをも、ある程度は吸収できるようにしている。ただし、保持部９２２を形成するＳｉＯ２のような低誘電率の絶縁材料は、それ自体が大きく塑性変形するものではないので、フォトダイオードを実装する際には、過度の縦方向のストレスが生じないように配慮する必要がある。
【００３７】
図１０は、実装構造に使用される実装基板の変形例を示す図である。この例でも、図９と同様に、第２接触部は非対称な保持部の構造で支えられる。図９の例とは異なり、細線部９０１に相当する部分が完全に切断されている。これにより、図９に示す構造よりも大きな弾力性を、保持部に持たせることが可能になる。
【００３８】
以上、本発明を特定の実施例を参照しながら説明してきたが、本発明はこれらに限定されず、様々な態様をとり得る。特に、例示した寸法の数値は一例に過ぎず、用途に応じて適宜様々な値をとり得る。
【００３９】
以下、本発明が教示する手段を列挙する。
【００４０】
（付記１） 半導体受光素子を実装基板に接続するための実装構造であって、
前記半導体受光素子が、
入射光に応答して検出電流を発生させる光検出部と、
前記光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部と、
前記光検出部の他方端に接続された第１導電性接続部
を有し、前記実装基板が、
前記実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部と、
前記保持部に設けられた、導電性材料より成る、前記第１導電性接触部と接触する第２導電性接触部と、
前記第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部
を有することを特徴とする、半導体受光素子を実装基板に接続するための実装構造。
【００４１】
（付記２） 半導体受光素子を実装するための実装基板であって、
前記半導体受光素子が、
入射光に応答して検出電流を発生させる光検出部と、
前記光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部と、
前記光検出部の他方端に接続された第１導電性接続部
を有し、前記実装基板が、
前記実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部と、
前記保持部に設けられた、導電性材料より成る、前記第１導電性接触部と接触する第２導電性接触部と、
前記第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部
を有することを特徴とする実装基板。
【００４２】
（付記３） 前記光検出部が、メサ型構造に形成されていることを特徴とする付記１記載の実装構造。
【００４３】
（付記４） 前記保持部が、前記実装基板の誘電率より低い誘電率を有する誘電体材料より成ることを特徴とする付記１記載の実装構造。
【００４４】
（付記５） 前記半導体受光素子が、前記光検出部の形成される導電性半導体基板の一方面側に平行に入射光を受光するための光ウエーブガイドを有することを特徴とする付記１記載の実装構造。
【００４５】
（付記６） 前記光検出部が形成される導電性半導体基板の一方面とは反対の他方面側から入射光を受光するように、前記半導体受光素子が形成されることを特徴とする付記１記載の実装構造。
【００４６】
（付記７） 前記第２導電性接触部が、前記光検出部の受光面より大きな接触板として形成されることを特徴とする付記１記載の実装構造。
【００４７】
（付記８） 前記保持部が、両端の固定された梁として形成されることを特徴とする付記１記載の実装構造。
【００４８】
（付記９） 前記保持部が、一端の固定された梁として形成されることを特徴とする付記１記載の実装構造。
【００４９】
（付記１０） 前記保持部が、酸化シリコン、窒化シリコン又はポリイミドより成ることを特徴とする付記１記載の実装構造。
【００５０】
（付記１１） 前記融剤が、金及び錫を含むことを特徴とする付記１記載の実装構造。
【００５１】
【発明の効果】
以上のように本発明による実装構造、実装構造に使用される半導体受光素子及び実装基板よれば、実装構造における寄生インピーダンスを削減することで、半導体受光素子の動作を高速化することが可能になる。更に、半導体受光素子の高速動作を可能にしつつ、良好な実装接続構造を再現性高く実現することが可能になる。
【００５２】
【図面の簡単な説明】
【図１】図１は、従来の実装構造を示す図である。
【図２】図２は、従来の他の実装構造を示す図である。
【図３】図３は、本願実施例による実装構造を説明するための概念図を示す。
【図４】図４は、本願実施例による実装構造に使用される実装基板の詳細図を示す。
【図５】図５は、本願実施例による実装構造に使用される受光素子を示す図である。
【図６】図６は、受光素子が実装基板に取り付けられた様子を示す図である。
【図７】図７は、実装構造に使用される受光素子の変形例を示す図である。
【図８】図８は、受光素子が実装基板に取り付けられた様子を示す図である。
【図９】図９は、実装構造に使用される実装基板の変形例を示す図である。
【図１０】図１０は、実装構造に使用される実装基板の変形例を示す図である。
【符号の説明】
１０２ 半導体基板
１０４ Ｐ電極パッド
１０６ Ｎ型半導体層
１０８ Ｎ電極パッド
１１０ Ｉ型半導体層
１１２ Ｐ型半導体層
１１４ 接続材料
１１６ 導電性ブリッジ
２０２ 絶縁性基板
２０４，２０６ 導電性パターン
２０８ Ｐ電極パッド
２１０ Ｎ電極パッド
２１２ フォトダイオード
２１４ 導電性半導体基板
２１６ 光検出部
３０２，４０２，９０２ 実装基板
３０４，５０４，７０４ フォトダイオード
３０６，５０６，７０６ 導電性半導体基板
３０８，５０８，７０８ 光検出部
３１０ Ｐ型半導体層
３１２ Ｉ型半導体層
３１４ Ｎ型半導体層
３１６，５１６，７１６ 第１接触部
３１８，５１８，７１８ 第１接続部
３２０，４２０，９２０ 凹部
３２２，４２２，９２２ 保持部
３２４，４２４，９２４ 電極リード
３２６，４２６，９２６ 第２接触部
３２８，４２８，９２８ Ｐ電極パッド
３３０，４３０，９３０ 電極リード
３３２，４３２，９３２ 第２接続部
Claims (4)
- 半導体受光素子を実装基板に接続するための実装構造であって、
前記半導体受光素子が、
入射光に応答して検出電流を発生させる光検出部と、
前記光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部と、
前記光検出部の他方端に接続された第１導電性接続部
を有し、前記実装基板が、
前記実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部と、
前記保持部に設けられた、導電性材料より成る、前記第１導電性接触部と接触する第２導電性接触部と、
前記第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部
を有することを特徴とする、半導体受光素子を実装基板に接続するための実装構造。 - 半導体受光素子を実装するための実装基板であって、
前記半導体受光素子が、
入射光に応答して検出電流を発生させる光検出部と、
前記光検出部の一方端に設けられた、導電性材料より成る第１導電性接触部と、
前記光検出部の他方端に接続された第１導電性接続部
を有し、前記実装基板が、
前記実装基板に形成された窪みの上に形成された、少なくとも一端の固定された梁状に形成された保持部と、
前記保持部に設けられた、導電性材料より成る、前記第１導電性接触部と接触する第２導電性接触部と、
前記第１導電性接続部に所定の融剤を介して電気的に接続される第２導電性接続部
を有することを特徴とする実装基板。 - 前記保持部が、前記実装基板の誘電率より低い誘電率を有する誘電体材料より成ることを特徴とする請求項１記載の実装構造。
- 前記第２導電性接触部が、前記光検出部の受光面より大きな接触板として形成されることを特徴とする請求項１記載の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065390A JP2004273936A (ja) | 2003-03-11 | 2003-03-11 | 半導体受光素子を接続するための実装構造及び実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065390A JP2004273936A (ja) | 2003-03-11 | 2003-03-11 | 半導体受光素子を接続するための実装構造及び実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273936A true JP2004273936A (ja) | 2004-09-30 |
Family
ID=33126429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003065390A Withdrawn JP2004273936A (ja) | 2003-03-11 | 2003-03-11 | 半導体受光素子を接続するための実装構造及び実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273936A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108574018A (zh) * | 2017-03-14 | 2018-09-25 | 日本奥兰若株式会社 | 光接收模块及光模块 |
-
2003
- 2003-03-11 JP JP2003065390A patent/JP2004273936A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108574018A (zh) * | 2017-03-14 | 2018-09-25 | 日本奥兰若株式会社 | 光接收模块及光模块 |
| JP2018152493A (ja) * | 2017-03-14 | 2018-09-27 | 日本オクラロ株式会社 | 光受信モジュール及び光モジュール |
| CN108574018B (zh) * | 2017-03-14 | 2021-09-10 | 日本朗美通株式会社 | 光接收模块及光模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3803596B2 (ja) | パッケージ型半導体装置 | |
| KR100661955B1 (ko) | 광 도파 장치 및 그 제조 방법 | |
| JP4291521B2 (ja) | 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置 | |
| US11443994B2 (en) | Electronic package, electronic packaging module having the electronic package, and method for fabricating the electronic package | |
| US9243952B2 (en) | Light-receiving device, light receiver using same, and method of fabricating light-receiving device | |
| US6862378B2 (en) | Silicon-based high speed optical wiring board | |
| JP2014038155A (ja) | 光電気集積パッケージモジュール | |
| JP2014038910A (ja) | 光電気集積パッケージモジュール | |
| US4752816A (en) | Electronic component | |
| JP3725453B2 (ja) | 半導体装置 | |
| US6625367B2 (en) | Optoelectronic device having a P-contact and an N-contact located over a same side of a substrate and a method of manufacture therefor | |
| KR20080104079A (ko) | 상방 활성 광학 소자 장치 및 그 제조 방법 | |
| JPH05129638A (ja) | 光半導体装置 | |
| JP2004273936A (ja) | 半導体受光素子を接続するための実装構造及び実装基板 | |
| JP3434473B2 (ja) | 光モジュール用シリコンプラットフォーム | |
| JP4517461B2 (ja) | 光配線モジュールの製造方法 | |
| JP2945438B2 (ja) | 光半導体装置及びそれを用いた受光器 | |
| JPH1090540A (ja) | 半導体受光素子、半導体受光装置および半導体装置 | |
| JP2006054310A (ja) | 半導体装置およびその製造方法 | |
| JP2005044966A (ja) | 光半導体モジュールと光半導体装置 | |
| JP2002006181A (ja) | 集積化光モジュールおよびその製造方法 | |
| JPH10200134A (ja) | 半導体受光素子 | |
| JP2001068720A (ja) | 光受信装置 | |
| KR100860686B1 (ko) | 광연결 구조 및 그 제조방법 | |
| JP2005277057A (ja) | 半導体受光素子及び半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |