JP2004259776A - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法 Download PDF

Info

Publication number
JP2004259776A
JP2004259776A JP2003046316A JP2003046316A JP2004259776A JP 2004259776 A JP2004259776 A JP 2004259776A JP 2003046316 A JP2003046316 A JP 2003046316A JP 2003046316 A JP2003046316 A JP 2003046316A JP 2004259776 A JP2004259776 A JP 2004259776A
Authority
JP
Japan
Prior art keywords
layer
wiring
circuit board
base metal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003046316A
Other languages
English (en)
Inventor
Haruhiko Makino
晴彦 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003046316A priority Critical patent/JP2004259776A/ja
Publication of JP2004259776A publication Critical patent/JP2004259776A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層回路基板を一連のプロセスで短時間で形成しながら、しかも外部接続端子をも一連の工程の中で形成することが可能な多層回路基板を提供する。
【解決手段】導電性金属から成るベースメタル15を用意しておき、このベースメタル15上にこのベースメタル15を給電手段として電気メッキによって第1層の配線パターン17を形成し、この第1層の配線パターン17上に絶縁層22を介して導体層23を接合し、前記導体層23および前記絶縁層22の所定の位置に穴25を開けて前記ベースメタル15および前記第1層の配線パターン17を給電手段として前記穴25の中にスルーホール26をメッキによって形成し、その後に導体層23をエッチングして第2層の配線層32を形成する。
【選択図】 図5

Description

【0001】
【発明の属する技術分野】
本発明は回路基板とその製造方法に係り、とくに多層回路基板であってビルドアップ配線基板のように高密度な多層回路基板とその製造方法に関するものである。
【0002】
【従来の技術】
近年半導体素子は、ますます高集積化し、かつ高性能化が進められている。例えば、QFP(Quad Flat Package)のような表面実装パッケージからBGA(Ball Grid Array)に代表される多層配線基板を用いた半導体パッケージが開発されている。
【0003】
インターポーザ基板を用いたパッケージは、多層の回路基板上に半導体集積回路のベアチップを実装したものである。またこのような多層の回路基板上にICチップ以外に他の回路素子をもマウントすることによって、モジュール基板として回路モジュールを形成することが可能になる。さらには複数の半導体集積回路のベアチップを実装することによって、SIP(System in Package)基板とすることができる。
【0004】
このようにパッケージを有しない半導体集積回路のベアチップを直接多層回路基板に実装するベアチップ実装法が提案されている。ベアチップ実装法は多層配線基板上の配線と半導体チップとの間の接続経路を短縮することができるために、小型軽量化は勿論のこと、信号処理の高速化をも期待することが可能になる。そしてこのようなベアチップ実装に使用される多層回路基板は、両面基板をコア基板としてビルドアップされ、その後に外部端子として、例えば半田ボール等が搭載されて形成される。
【0005】
従来の多層配線基板の製造プロセスと構造とを図6および図7によって説明する。図6Aに示すように両面に銅箔2が接合された絶縁層1から成る両面基板を用意する。ここで絶縁層1は、優れた電気絶縁性とともに、適度の柔軟性と強度とを有する、例えばポリイミド系絶縁樹脂や、アクリル系絶縁樹脂等の材料を用いて形成される。そしてこの絶縁層1の厚みは、例えば50〜200μmの範囲内で設定される。なお銅箔2としては、例えば圧延銅箔等が用いられ、厚さが10〜30μmの範囲内で設定して上記絶縁層1に接着する。
【0006】
次に上記両面基板の両面にドライフィルムレジストあるいは液状レジストによって所定のパターンを露光現像し、両面にレジストパターン3を形成する。
【0007】
次いで図6Cに示すように、上記レジストパターン3をマスクとして、エッチング液によって銅箔2をエッチングする。使用するエッチング液は、塩化鉄溶液や塩化銅溶液等のような銅選択エッチング液である。そしてこの後に図6Dに示すように上記レジストパターン3を剥離する。これによって図6Dに示すように銅箔2によって所定のパターンが形成される。
【0008】
図6Dに示すような両面基板を図6Eに示すように2枚接着する。すなわち上記図6A〜Dに示す工程で作成された2枚の両面基板を、例えば新日鉄化学株式会社製のボンディングシート等の接着シート4によって貼合わせる。これによって図7Fに示すようになる。
【0009】
次に図7Gに示すように、スルーホールエッチング用レジストパターン5を形成する。すなわち両面基板を2枚接着した後に、4層の配線パターンの側断面が図7Hに示すように露出するように、スルーホールエッチングを行なうためのレジストパターン5を形成する。なおここでスルーホールの直径は、40〜200μmの範囲内である。そして上記レジストパターン5を用いてスルーホールエッチングを行ない、スルーホール内の絶縁樹脂層を除去して穴6を形成する。絶縁樹脂層を除去するには、樹脂用のエッチング液やレーザ等が使用される。
【0010】
次いで図7Iに示すように、貫通する穴6内にスルーホールメッキ7を施す。一般に穴6内の絶縁体部に前処理を行ない、無電解メッキの核、例えばパラジウムを形成し、その後無電解による銅のスルーホールメッキを行ない、側断面方向に露出している4層の配線パターンの側部をスルーホールメッキ7によって接続する。
【0011】
この後に図7Jに示すように、この基板の表面の所定の位置に半田ボール8等によって所定の外部接続用端子を形成する。なお半田ボール8がない部分には保護層9を形成することが好適である。これによって従来の多層配線基板が形成される。
【0012】
【発明が解決しようとする課題】
図6および図7に示す製造方法あるいは構造の従来の多層回路基板は、この多層回路基板を形成する場合に1枚の両面基板を図6Dに示すように形成してから多層にするために、各層の回路配線が電気的に分断されることになり、互いに分断された回路配線をスルーホールメッキによって接続する必要がある。ところがこのように分断された回路配線は、給電手段がないために電気メッキによってスルーホールを形成することができない。また外部接続用端子を一連のプロセスの中で連続して形成することができず、単独の別工程によって形成する必要がある。
【0013】
すなわち従来の多層回路基板は、各層の回路配線が互いに電気的に分断されるとともに、電気メッキによってスルーホールを形成することができず、さらに別工程によって外部接続用端子を形成しなければならないという欠点を有している。
【0014】
本発明はこのような問題点に鑑みてなされたものであって、多層回路基板を一連のプロセスで形成することができるとともに、電気メッキによってスルーホールを形成することが可能で、しかも外部接続用端子としてのバンプをも一連の工程の中で形成することが可能な多層回路基板とその製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
本願の主要な発明は、
多層の配線層を具備する回路基板において、
厚さ方向に隣接する配線層が該隣接する一方の配線層を給電手段として形成される電気メッキから成るスルーホールによって接続されるとともに、
外側面側の配線層を給電手段として形成される電気メッキから成る突起によって外部接続端子が形成されることを特徴とする回路基板に関するものである。
【0016】
ここで前記外部接続端子が形成される外側面側の配線層の外表面上に保護層が形成されるとともに、該保護層から前記外部接続端子が突出することが好ましい。また前記保護層が絶縁層を介して前記外側面側の配線層の外表面に形成されることが好適である。また外表面側の配線層の上に前記配線層と同一の金属から成るスルーホールが形成され、しかも該スルーホールの外表面に形成された前記配線層とは異なる材料から成る電気メッキ層を積層することによって前記外部接続端子が形成されることが好ましい。また前記外部接続端子が形成される外表面とは反対側の配線層の一部によって電極が形成され、該電極が前記外部接続端子が形成されている外表面とは反対側の外表面に露出していることが好ましい。また前記電極がこの回路基板上に実装される半導体集積回路のベアチップの端子と接続される電極であることが好ましい。
【0017】
またこの回路基板が半導体集積回路のベアチップを実装して半導体パッケージを形成するインターポーザ基板であることが好ましい。またこの回路基板が半導体集積回路のベアチップと他の回路素子とを実装して回路モジュールを形成するモジュール基板であることが好適である。またこの回路基板が単一または複数の半導体集積回路のベアチップを実装して所定のシステムを形成するSIP(System in Package)基板として用いることも可能である。
【0018】
製造方法に関する主要な発明は、
導電性金属から成るベースメタルを用意しておき、
該ベースメタル上にこのベースメタルを給電手段として電気メッキによって第1層の配線パターンを形成し、
前記第1層の配線パターン上に絶縁層を介して導体層を接合し、前記導体層および前記絶縁層の所定の位置に穴を開けて前記ベースメタルおよび前記第1層の配線パターンを給電手段として前記穴の中にスルーホールを電気メッキによって形成し、その後に前記導体層をエッチングして第2層の配線パターンを形成することを特徴とする回路基板の製造方法に関するものである。
【0019】
ここで前記導体層を接合し、穴に前記スルーホールを形成し、エッチングによって前記配線パターンを形成する工程をn−1回繰返し、前記第1層の配線パターンと合せてn層の配線パターンを形成することが好ましい。また最外層の配線パターン上に絶縁層を介して補強板を接合し、該補強板によってこの回路基板に剛性を付与することが好ましい。また最外層の配線パターン上に該配線パターンを給電手段として電気メッキによって外部接続端子を形成するとともに、該外部接続端子を前記補強板を貫通させることが好ましい。また前記ベースメタルをエッチングして第1層の配線層の一部によって半導体集積回路のベアチップと接続される電極を形成することが好ましい。また前記ベースメタルと前記第1層の配線パターンとの間に異種金属層を形成し、前記ベースメタルのエッチングの際に前記ベースメタルを構成する金属を選択的にエッチングすることにより前記異種金属層を露出させることが好ましい。
【0020】
製造方法に関する別の主要な発明は、
工程1: ベースメタル上に第1層目の回路配線層となる導体パターンを電気メッキにより形成し、
工程2: 前記導体パターン上に絶縁性接着シートを挟んで第2層目の導体板を接着し、
工程3: 第2層目の導体板と絶縁性接着シートに所定のスルーホール用の穴を開け、第1層目の導体パターンと第2層目の導体板との間を、ベースメタル板を給電層としてスルーホールメッキによって接続し、
工程4: 第2層目の導体板の表面を平坦化し、その後に第2層目の導体板をエッチングして第2層の配線層を形成し、
工程5: 工程2〜工程4をn−1回繰返すことにより、前記第1層目の回路配線と合せてn層の回路配線層を形成し、
工程6: 回路配線された最外層の外表面に接着層を挟んで補強板を接着し、
工程7: 前記補強板とそのすぐ下の接着層に所定のスルーホール用の穴を開け、最外層の配線層の上面を露出し、
工程8: ベースメタル板を電極として最外層の配線層の上面から所定のスルーホールを形成して補強板上にバンプを突出させて外部接続端子を形成する、
ことを特徴とする回路基板の製造方法に関するものである。
【0021】
本願の製造方法に関する発明によれば、ベースメタルを給電層として、電気メッキによってスルーホールを形成しながら直接外部電極部あるいは外部接続用端子を形成することができる。またベースメタルを給電層として電気メッキを行なうようにしているために、スルーホールや外部接続端子を短時間で安定に形成することができる。また一連の工程によって外部接続端子を形成することができるために、外部接続端子、すなわちバンプを独立に形成する工程を省略することが可能になる。
【0022】
【発明の実施の形態】
以下本願に含まれる発明を図示の実施の形態によって説明する。図1〜図5は本願に含まれる発明の一実施の形態を製造プロセスの順に示したものである。図1Aに示すように、銅製のベースメタル15を用意する。ベースメタル15は例えば厚さが10〜200μmの範囲内の銅板であってよい。なお銅板以外のベースメタルとしては、ニッケル合金板等を用いることができる。
【0023】
次いで図1Bに示すように、このベースメタル15の一方の表面にドライフィルムあるいは液状レジストを塗布し、パターンを現像してレジストパターン16を形成する。このレジストパターン16は第1層の配線層のパターンである。
【0024】
この後図1Cに示すように、上記レジストパターン16をマスクとし、下側のベースメタル15を給電層としてこのベースメタル15の表面に、2μmのNi層、1μmのAu層、2μmのNi層18を順次形成し、その後に10μmのCu層を電気メッキによって形成する。なお銅製のベースメタル15の表面に直接Cu層17を形成すると、後の工程でベースメタル15をエッチングする際に、銅の選択エッチング液を用いた場合に、メッキ層17がエッチングされる可能性があるために、銅以外の材料から成るメッキ層18を形成しておく必要がある。
【0025】
この後図1Dに示すようにレジストパターン16を剥離する。そして図1Eに示すようにベースメタル15の表面および第1配線層17の表面に接着シート22を接合する。この接着シート22としては、例えば厚さが30μmのポリイミド系の絶縁接着シートが好適に用いられる。そしてこのような接着シート22を介して銅板23を積層して熱プレスにより圧着する。ここで銅板23の厚さは例えば3〜20μmの範囲内であることが好適である。
【0026】
次いで図2Fに示すように、スルーホール用のレジストパターン24を表面に形成する。すなわち第1層配線層17の上面と銅板23によって形成される第2配線層との間に銅のスルーホールを形成するために、銅板23の上面にレジストを塗布し、該レジストを露光現像することによって、スルーホール用レジストパターン24を形成する。
【0027】
次に図2Gに示すように、銅板23と接着シート22とをスルーホールエッチングする。すなわちスルーホール用レジストパターン24をマスクとし、銅板23とその下の接着シート22とをスルーホールエッチングし、これによって第1層配線層17の上面を露出させる。銅板23のエッチング液は、例えば塩化銅溶液等の銅選択エッチング液を用いる。またその下側の接着シート22のエッチング液としては、例えば水酸化カリウム水溶液が用いられる。
【0028】
次に図2Hに示すように、穴25にスルーホールメッキを施す。すなわち上記レジストパターン24をマスクとするとともに、ベースメタル15を給電層として、上記第1層配線層17と銅板23の間に例えば硫酸銅メッキ浴を用いて電解メッキによって銅のスルーホールメッキ26を形成する。このようなスルーホールメッキ26は、その積層方向の高さを上記銅板23の上面よりもやや高くすることが好ましい。
【0029】
この後図2Iに示すように、上記スルーホール用レジストパターン24を剥離する。そしてこの後図2Jに示すように、銅板23の上面であってスルーホールメッキ26の突部27を平坦化する。穴25内に銅メッキを施した後にスルーホール用レジストパターン24を剥離すると、図2Iに示すように銅板23の上面にスルーホール26の直径と同じ直径の銅の突起27ができる。この突起27を削ることによって、第2層配線層を形成する銅板23の表面と同じ面になるように平坦にする。上面の平坦化は、より細線化した配線パターンを精度よく銅板23によって形成するためのものである。
【0030】
次に図3Kに示すように、平坦化された銅板23の表面に、第2層配線層32を形成するためのレジストパターン31を形成する。これはドライフィルムあるいは液状レジストを塗布し、これをパターンによって露光して現像することにより行なう。そしてこのような配線用レジストパターン31をマスクとして、上記銅板23を図3Lに示すようにエッチングすることによって、第2層の配線層32を形成する。なおここでも、エッチング液として例えば塩化銅溶液等の銅選択エッチング液を用いるとよい。そしてこの後図3Mに示すように、配線用レジストパターン31を剥離する。
【0031】
この後図1Eのプロセスに戻り、図1E〜図3Mに示す工程を所定の回数繰返す。これによって所望の階層の多層の回路基板が作成される。すなわちベースメタル15上に形成される第1層配線層17の上に、n−1回上記の工程を繰返すと、上記第1層17を含めてn層の多層の回路基板が作成される。
【0032】
この後図3Nに示すように、積層された多層の配線層17、32を保護するために、フェノール、エポキシ等の補強板37によって補強する。すなわち最上層の配線層32の上に例えば厚さが30μmのポリイミド系絶縁接着シート36を介して上記の補強板37を熱プレスによって圧着する。この補強板37は多層の回路基板に対して剛性を付与することになる。
【0033】
次に図3Qに示すように、最外層の配線層32から外部電極を取出すために、補強板37と接着シート36に穴39を開ける必要がある。そこでこの穴39を開けるためのスルーホール用レジストパターン38を図3Oに示すように形成する。
【0034】
そして図4Pに示すように、上記補強板37と接着シート36とをパターンエッチングする。すなわちこのようなスルーホール用レジストパターン38をマスクとし、補強板37と接着層36とを、水酸化カリウム水溶液等のエッチング液を用いてエッチングし、これによって第2層の配線層32の所定の上面を図4Pに示すように露出させる。
【0035】
この後に図4Qに示すように、スルーホール用レジストパターン38をマスクとし、ベースメタル15を給電層として、例えば硫酸銅メッキ浴を用いて電解メッキを行なう。すると穴39内において配線層32の上面であって所定の部位から補強板37の上面とほぼ同じ高さまでスルーホールメッキ40が形成される。なおこのようなメッキ40は補強板37の上面よりも低い高さであってもよい。
【0036】
そしてこの後図4Rに示すように、上記スルーホール用レジストパターン38をマスクとし、銅のスルーホールメッキ40の表面に、上記ベースメタル15を給電層として電解メッキによって、例えば2μmのNi層と5μmのAu層とを順次形成する。なおメッキ層41の構成としては、上記の構成に代えて、2μmのNi層と、20〜30μmのSn層であってもよい。これらによって突起(バンプ)が形成され、電極となる。そしてその後にスルーホール用レジストパターン38を図4Sに示すように剥離する。
【0037】
次いで図4Tに示すように、外部端子保護用レジスト45を上面に形成する。これは下側のベースメタル15の全体をエッチングして除去する際に、上側の電極40およびメッキ層41がエッチングされないようにするためであって、電極40を保護する役目を果す。
【0038】
この後図5Uに示すように、Cuのベースメタル15の全体を、塩化銅溶液や銅選択エッチング液によってエッチングする。これによってベースメタル15の上に予め形成されているニッケルメッキ層18が露出する。すなわち上記のベースメタル15のエッチングはニッケルメッキ層18の露出によって停止される。これによって第1層の配線層17のエッチングが防止され、平滑な配線層17が露出することになる。
【0039】
この後に上記の露出したニッケルメッキ層18の表面に例えば0.1〜0.5μmの無電解Auメッキを施して図5Vに示すようなメッキ層46とする。この後図5Wに示すように保護用レジスト45を剥離する。これによって図5Wに示すような多層の回路基板であってその一方の面にスルーホールメッキから成る電極40が形成されるとともに、他方の面にはニッケルメッキ層18の表面にさらにAuメッキ層46を形成した電極が形成される。このような電極46は図5Xに示すように、半導体ベアチップ51を実装する際の電極となる。すなわち半導体ベアチップ51の端子を半田ボール50によって上記メッキ層46が形成された電極に接続することになる。
【0040】
このような本実施の形態の回路基板によれば、Cuベースメタル板15を給電層とし、電気メッキによってスルーホール26、40を形成しながら、最終回路配線層32から直接外部電極部40を形成することができる。しかもベースメタル15を給電層として電気メッキを行なっているために、スルーホール26、40や外部電極部40を短時間で安定に形成することができる。またスルーホールメッキ40から成る電極を独立に後から形成する工程が省略でき、これによって工程の大幅な短縮化が可能になる。
【0041】
このような多層の回路基板は、例えば図5Xに示すように、半導体ベアチップ51を直接実装するインターポーザ基板として利用することができる。また半導体ベアチップ51とともに他の部品あるいは回路素子をも実装し、これによって回路モジュールを形成するモジュール基板としても使用可能である。さらには複数の半導体ベアチップ51を実装し、1つのシステムをその上に形成するSIP(System in Package)基板として用いることが可能である。
【0042】
以上本願に含まれる発明を図示の実施の形態によって説明したが、本願に含まれる発明は上記実施の形態によって限定されることなく、本願に含まれる発明の技術的思想の範囲内で各種の変更が可能である。例えば配線層17、32の階層数や外部接続用電極40、あるいはメッキ層41を形成した電極等の配置については任意に変更が可能である。
【0043】
【発明の効果】
回路基板に関する主要な発明は、多層の配線層を具備する回路基板において、厚さ方向に隣接する配線層が該隣接する一方の配線層を給電手段として形成される電気メッキから成るスルーホールによって接続されるとともに、外側面側の配線層を給電手段として形成される電気メッキから成る突起によって外部接続端子が形成されるようにしたものである。
【0044】
従ってこのような回路基板は、1枚の基板の両面に配線を施した両面基板を積層して形成するものではなく、隣接する一方の配線層を給電層として形成される電気メッキから成るスルーホールによって厚さ方向に隣接する配線層が接続されることになり、回路配線が電気的に分断されることなく多層の回路基板を形成することができる。しかも外表面側の配線層の上に電気メッキによって形成される突起で外部接続用端子が形成されるために、一連の工程内で外部接続用端子をも形成できるようになる。
【0045】
製造方法に関する主要な発明は、導電性金属から成るベースメタルを用意しておき、該ベースメタル上にこのベースメタルを給電手段として電気メッキによって第1層の配線パターンを形成し、第1層の配線パターン上に絶縁層を介して導体層を接合し、導体層および絶縁層の所定の位置に穴を開けてベースメタルおよび第1層の配線パターンを給電手段として穴の中にスルーホールを電気メッキによって形成し、その後に導体層をエッチングして第2層の配線パターンを形成するものである。
【0046】
従ってこのような回路基板の製造方法によれば、ベースメタルを給電手段として電気メッキによってスルーホールを形成しながら、しかも最終配線層から直接外部接続用端子を形成することが可能になる。ここでとくにベースメタルを給電層として電気メッキによってスルーホールや外部接続用電極を形成しているために、製造に要する時間を短縮化することができる。また外部接続用端子を独立に形成する工程を省略することが可能になる。
【図面の簡単な説明】
【図1】一実施の形態の回路基板の製造方法を順を追って示す断面図である。
【図2】一実施の形態の回路基板の製造方法を順を追って示す断面図である。
【図3】一実施の形態の回路基板の製造方法を順を追って示す断面図である。
【図4】一実施の形態の回路基板の製造方法を順を追って示す断面図である。
【図5】一実施の形態の回路基板の製造方法を順を追って示す断面図である。
【図6】従来の多層回路基板の製造方法を順を追って示す断面図である。
【図7】従来の多層回路基板の製造方法を順を追って示す断面図である。
【符号の説明】
1‥‥絶縁層、2‥‥銅箔、3‥‥レジストパターン、4‥‥接着シート、5‥‥レジストパターン、6‥‥穴、7‥‥スルーホールメッキ、8‥‥半田ボール、9‥‥保護層、15‥‥ベースメタル、16‥‥レジストパターン、17‥‥第1層配線層(メッキ層)、18‥‥ニッケルメッキ層、22‥‥接着シート、23‥‥銅板、24‥‥スルーホール用レジストパターン、25‥‥穴、26‥‥スルーホールメッキ、27‥‥突部、31‥‥配線用レジストパターン、32‥‥第2層配線層、36‥‥接着シート、37‥‥補強板、38‥‥スルーホール用レジストパターン、39‥‥穴、40‥‥スルーホールメッキ(電極)、41‥‥メッキ層、45‥‥保護用レジスト、46‥‥メッキ層、50‥‥半田ボール、51‥‥半導体ベアチップ

Claims (16)

  1. 多層の配線層を具備する回路基板において、
    厚さ方向に隣接する配線層が該隣接する一方の配線層を給電手段として形成される電気メッキから成るスルーホールによって接続されるとともに、
    外側面側の配線層を給電手段として形成される電気メッキから成る突起によって外部接続端子が形成されることを特徴とする回路基板。
  2. 前記外部接続端子が形成される外側面側の配線層の外表面上に保護層が形成されるとともに、該保護層から前記外部接続端子が突出することを特徴とする請求項1に記載の回路基板。
  3. 前記保護層が絶縁層を介して前記外側面側の配線層の外表面に形成されることを特徴とする請求項2に記載の回路基板。
  4. 外表面側の配線層の上に前記配線層と同一の金属から成るスルーホールが形成され、しかも該スルーホールの外表面に形成された前記配線層とは異なる材料から成る電気メッキ層を積層することによって前記外部接続端子が形成されることを特徴とする請求項1に記載の回路基板。
  5. 前記外部接続端子が形成される外表面とは反対側の配線層の一部によって電極が形成され、該電極が前記外部接続端子が形成されている外表面とは反対側の外表面に露出していることを特徴とする請求項1に記載の回路基板。
  6. 前記電極がこの回路基板上に実装される半導体集積回路のベアチップの端子と接続される電極であることを特徴とする請求項5に記載の回路基板。
  7. この回路基板が半導体集積回路のベアチップを実装して半導体パッケージを形成するインターポーザ基板であることを特徴とする請求項1に記載の回路基板。
  8. この回路基板が半導体集積回路のベアチップと他の回路素子とを実装して回路モジュールを形成するモジュール基板であることを特徴とする請求項1に記載の回路基板。
  9. この回路基板が単一または複数の半導体集積回路のベアチップを実装して所定のシステムを形成するSIP(System in Package)基板であることを特徴とする請求項1に記載の回路基板。
  10. 導電性金属から成るベースメタルを用意しておき、
    該ベースメタル上にこのベースメタルを給電手段として電気メッキによって第1層の配線パターンを形成し、
    前記第1層の配線パターン上に絶縁層を介して導体層を接合し、前記導体層および前記絶縁層の所定の位置に穴を開けて前記ベースメタルおよび前記第1層の配線パターンを給電手段として前記穴の中にスルーホールを電気メッキによって形成し、その後に前記導体層をエッチングして第2層の配線パターンを形成することを特徴とする回路基板の製造方法。
  11. 前記導体層を接合し、穴に前記スルーホールを形成し、エッチングによって前記配線パターンを形成する工程をn−1回繰返し、前記第1層の配線パターンと合せてn層の配線パターンを形成することを特徴とする請求項10に記載の回路基板の製造方法。
  12. 最外層の配線パターン上に絶縁層を介して補強板を接合し、該補強板によってこの回路基板に剛性を付与することを特徴とする請求項10または請求項11に記載の回路基板の製造方法。
  13. 最外層の配線パターン上に該配線パターンを給電手段として電気メッキによって外部接続端子を形成するとともに、該外部接続端子を前記補強板を貫通させることを特徴とする請求項12に記載の回路基板の製造方法。
  14. 前記ベースメタルをエッチングして第1層の配線層の一部によって半導体集積回路のベアチップと接続される電極を形成することを特徴とする請求項10または請求項11に記載の回路基板の製造方法。
  15. 前記ベースメタルと前記第1層の配線パターンとの間に異種金属層を形成し、前記ベースメタルのエッチングの際に前記ベースメタルを構成する金属を選択的にエッチングすることにより前記異種金属層を露出させることを特徴とする請求項10に記載の回路基板の製造方法。
  16. 工程1: ベースメタル上に第1層目の回路配線層となる導体パターンを電気メッキにより形成し、
    工程2: 前記導体パターン上に絶縁性接着シートを挟んで第2層目の導体板を接着し、
    工程3: 第2層目の導体板と絶縁性接着シートに所定のスルーホール用の穴を開け、第1層目の導体パターンと第2層目の導体板との間を、ベースメタル板を給電層としてスルーホールメッキによって接続し、
    工程4: 第2層目の導体板の表面を平坦化し、その後に第2層目の導体板をエッチングして第2層の配線層を形成し、
    工程5: 工程2〜工程4をn−1回繰返すことにより、前記第1層目の回路配線と合せてn層の回路配線層を形成し、
    工程6: 回路配線された最外層の外表面に接着層を挟んで補強板を接着し、
    工程7: 前記補強板とそのすぐ下の接着層に所定のスルーホール用の穴を開け、最外層の配線層の上面を露出し、
    工程8: ベースメタル板を電極として最外層の配線層の上面から所定のスルーホールを形成して補強板上にバンプを突出させて外部接続端子を形成する、
    ことを特徴とする回路基板の製造方法。
JP2003046316A 2003-02-24 2003-02-24 回路基板とその製造方法 Pending JP2004259776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003046316A JP2004259776A (ja) 2003-02-24 2003-02-24 回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003046316A JP2004259776A (ja) 2003-02-24 2003-02-24 回路基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2004259776A true JP2004259776A (ja) 2004-09-16

Family

ID=33112894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003046316A Pending JP2004259776A (ja) 2003-02-24 2003-02-24 回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2004259776A (ja)

Similar Documents

Publication Publication Date Title
US7185429B2 (en) Manufacture method of a flexible multilayer wiring board
US7626270B2 (en) Coreless package substrate with conductive structures
TWI471956B (zh) 半導體封裝與製造方法
US7226807B2 (en) Method of production of circuit board utilizing electroplating
KR20070065789A (ko) 회로판 및 그 제조방법
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP3577421B2 (ja) 半導体装置用パッケージ
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
US7148566B2 (en) Method and structure for an organic package with improved BGA life
CN107770946B (zh) 印刷布线板及其制造方法
JP4718305B2 (ja) 配線基板の製造方法および半導体装置の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2004259776A (ja) 回路基板とその製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2005235980A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JPH1117059A (ja) ボールグリッドアレイ基板及びその連続体
JP2005093930A (ja) 多層基板とその製造方法
JP2000031336A (ja) 半導体パッケージ用部材及びその製造方法
JP2005303331A (ja) 半導体パッケージ