JP2004247578A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004247578A
JP2004247578A JP2003036847A JP2003036847A JP2004247578A JP 2004247578 A JP2004247578 A JP 2004247578A JP 2003036847 A JP2003036847 A JP 2003036847A JP 2003036847 A JP2003036847 A JP 2003036847A JP 2004247578 A JP2004247578 A JP 2004247578A
Authority
JP
Japan
Prior art keywords
region
isolation region
semiconductor device
electrodes
fuse element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003036847A
Other languages
English (en)
Inventor
Isamu Kuno
勇 久野
Tomoharu Katagiri
智治 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2003036847A priority Critical patent/JP2004247578A/ja
Priority to US10/773,213 priority patent/US7087974B2/en
Priority to EP04250729A priority patent/EP1447848A3/en
Publication of JP2004247578A publication Critical patent/JP2004247578A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】初期状態においてリークがなく、かつ、単純な書き込み回路で導通状態に書き込むことができるアンチヒューズ素子が搭載された半導体装置、およびその製造方法を提供する。
【解決手段】半導体基板１上の素子形成領域内に、分散絶縁物層からなる分離領域３を形成するとともにこの分離領域３の両側にそれぞれの拡散層６を形成し、それぞれに電極を接続し、アンチヒューズ素子とする。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成された複数の素子のうち、特定の素子の電極相互間に過電圧を印加して恒久的な導通状態にすることにより、他の素子により構成される回路が所望の特性となる半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置に含まれるＭＯＳＦＥＴタイプのトランジスタの、ゲート電極に閾値よりも大きい電圧を印加するとともにドレイン・ソース間に降伏電圧以上の過電圧を印加すると、ドレインとソース間に導電性フィラメントが形成されて恒常的な導通状態が得られるように構成し、そのＭＯＳＦＥＴトランジスタをプログラム可能な相互接続素子として使用することにより、製造後に、組み込まれた回路をプログラムすることを可能にした半導体装置がある（特許文献１参照）。
【０００３】
しかしながら、特許文献１の半導体装置では、プログラムのために、ドレイン・ソース間に高電圧を印加するとともにゲートにも適切な電圧を印加する必要があるため、これらの電圧を供給してプログラム（書き込み）を行う書き込み回路の構成が複雑になる。
【０００４】
また、半導体基板上に隣接して形成された拡散層相互間に降伏電圧よりも高い電圧を印加することにより、その拡散層相互間を非導通から導通状態に変化させて書き込みを行うアンチヒューズ素子が提案されている（特許文献２参照）。
【０００５】
しかしながら、特許文献２の素子では、降伏電圧よりも低い電圧を印加したときに、リーク電流が流れる初期不良状態が発生する場合がある。
【０００６】
さらに、ＭＯＳＦＥＴタイプのトランジスタの拡散層とチャネル領域との間のＰＮ接合面の、少なくとも一部分の不純物濃度を高くすることにより破壊耐圧を下げ、書き込みを行う際のドレイン・ソース間に印加する電圧を抑制したものがある（特許文献３）。
【０００７】
【特許文献１】
特許３２０４４５４号公報（段落番号０００９〜段落番号００２１、図１、図２）。
【特許文献２】
ＵＳ５９７３３８０号公報（Ｄｅｔａｉｌｅｄ Ｄｅｓｃｒｉｐｔｉｏｎ、ＦＩＧ１〜ＦＩＧ２）
【特許文献３】
特開２００２−２４６４７９号公報（段落番号００２０〜段落番号００２１、図２）
【０００８】
【発明が解決しようとする課題】
本発明は、上記事情に鑑み、初期状態ではリーク電流が十分に低い非導通状態にあり、かつ、単純な構成の書き込み回路を使って恒久的な導通状態に確実に変化させることができるアンチヒューズ素子を含む半導体装置、およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成する本発明の半導体装置は、所定の導電型の素子形成領域の表面層内に絶縁物が埋め込まれた、分離領域が配置された半導体基板上に、該分離領域の両側に形成された、該素子形成領域とは導電型が異なる拡散層、および該拡散層それぞれに接続された電極を有するアンチヒューズ素子と、該アンチヒューズ素子の電極相互間に、所定電圧を越える過電圧を印加して該電極相互間を非導通状態から恒久的な導通状態に変化させる、書込回路を構成するトランジスタ素子とを備えたことを特徴とする。
【００１０】
このように、アンチヒューズ素子の電極が接続される拡散層が、半導体基板上の表面層内に埋め込まれた分離領域によって分離されているので、初期状態においてリークがなく、かつ、単純な書き込み回路で導通状態に書き込むことができる。
【００１１】
上記目的を達成する本発明の半導体装置の製造方法は、半導体基板上に、電極相互間への所定電圧を越える過電圧の印加により該電極相互間が非導通状態から恒久的な導通状態に変化するアンチヒューズ素子と、該アンチヒューズ素子に該過電圧を印加する書き込み回路を構成するトランジスタ素子とが形成された半導体装置の製造方法であって、
半導体基板上の所定の導電型の素子形成領域の表面層内に絶縁物が埋め込まれた、分離領域を形成する工程と、
上記分離領域の両側に、該分離領域が形成された素子形成領域とは導電型が異なる拡散層を形成し、該拡散層それぞれに電極を接続してアンチヒューズ素子を形成する工程とを備えたことを特徴とする。
【００１２】
このように、素子形成領域の表面層内に絶縁物が埋め込まれた分離領域を形成し、分離領域の両側に、拡散層を形成して電極を接続することによりアンチヒューズ素子が形成されるので、初期状態においてリークがなく、かつ、単純な書き込み回路で導通状態に書き込むことができる。
【００１３】
上記の目的を達成する本発明の半導体装置は、所定の導電型の素子形成領域の表面層内に絶縁物が埋め込まれた、分離領域が配置された半導体基板上に、該分離領域の両側に形成された、該素子形成領域とは導電型が異なる拡散層、および該拡散層それぞれに接続された電極を有し、該電極相互間への所定電圧を越える過電圧の印加により非導通状態から恒久的な導通状態に変化する、複数のアンチヒューズ素子と、該複数のアンチヒューズ素子のうちの少なくとも１つのアンチヒューズ素子の、該恒久的な導通状態への変化により所定の特性が得られる内部回路を構成する、複数のトランジスタ素子とを備えたことを特徴とする。
【００１４】
このように、過電圧の印加により導通状態に書き込むことができる複数のアンチヒューズ素子を組み込んで内部回路が構成されているので、それらのアンチヒューズ素子を必要に応じて導通状態にすることにより、内部回路の特性を所望の状態にすることができる。
【００１５】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の実施形態について説明する。
【００１６】
本実施形態の半導体装置にはアンチヒューズ素子、アンチヒューズ素子の電極相互間に過電圧を印加して、その電極相互間を非導通状態から恒久的な導通状態に変化させる書き込み回路を構成するトランジスタ素子、および内部回路を構成するトランジスタ素子が形成されている。しかし、トランジスタ素子の構造は、周知の構造と同じであり、その部分についての構造の説明は省略し、アンチヒューズ素子が形成される部分の構造について説明する。
【００１７】
図１は、本実施形態の半導体装置のうちのアンチヒューズ素子が形成された部分を示す概略断面構成図である。
【００１８】
図１に示すように、半導体（シリコン）基板１の表面層には、アンチヒューズ素子を形成するための素子形成領域としてＰ型ウエル２が形成されている。Ｐ型ウエル２内には、分離絶縁物層３１が表面付近に形成されるとともに、その下面に接して、チャネルストップ層４２が形成された第１の分離領域３が形成されている。チャネルストップ層４２はＰ型の不純物をＰ型ウエル２に比較して高い濃度で含み、反転層の形成によるリークの発生を防止する。また、この第１の分離領域３の両側には、同様の分離絶縁物層４１およびチャンネルストップ層４２からなる第２の分離領域４が形成されている。そして、第２の分離領域４相互間の、第１の分離領域３を跨ぐ範囲には、Ｐ型ウエル２の表面からチャネルストップ層を含む範囲にわたって、Ｐ型の不純物をＰ型ウエル２に比較して高い濃度で含む低耐圧領域（ＥＰ領域）５が形成されている。この低耐圧領域５は、特許文献３に記されたように、ＰＮ接合の耐圧を下げ、アンチヒューズ素子の書き込み電圧を低下させるために形成される。そして第１の分離領域３と、その両側に配置された第２の分離領域４との間の、低耐圧領域５の表面には、アンチヒューズ素子を形成する、不純物濃度が高いＮ型の拡散層６が２つ形成されている。
【００１９】
Ｐ型ウエル２は、例えば加速エネルギー３５ｋｅＶ，ドーズ良３〜１０×１０１２ｃｍ−２でボロンイオンを注入して形成する。ここで、第１および第２の分離領域３，４の分離絶縁物層３１，４１は、例えば、分離領域に開口部を有するようにパターニングされたシリコン窒化膜を耐酸化膜として、開口部の半導体基板１の表面を選択的に熱酸化（選択酸化）する、公知のＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法によって形成することができる。この場合には、開口部の半導体基板１の表面層が熱酸化されたシリコン酸化物の層が、分離絶縁物層３１，４１として利用される。シリコン酸化物の膜厚は、例えば４００〜８００ｍｍであり、その約半分が、半導体基板１の表面層内に埋め込まれた形状に形成される。チャネルストップ層３２，４２は、選択酸化を行なう前に、開口部の半導体基板１の表面に例えば加速エネルギー２０〜３０ｋｅＶ、ドーズ量１〜１０×１０ １３ｃｍ−２でボロンイオン２を注入することによって形成する。低耐圧領域（ＥＰ領域）５は、例えばＰ型ウエル２に加速エネルギー４０ｋｅＶ、ドーズ量１〜３×１０ １４ｃｍ−２でボロンイオンを追加注入することにより形成する。また、Ｎ型の拡散層６は、例えば加速エネルギー７５ｋｅＶ、ドーズ量１〜１０×１０ １５ｃｍ−２で砒素イオンを注入することにより形成する。言うまでもなく、これらの値はプロセスルールによって異なり必ずしもこれらの数値に限定されない。
【００２０】
また、図示していないが、Ｎ型の拡散層６それぞれには、それぞれ例えばアルミニウムを主成分とし、１ｗｔ％（重量％）のシリコンを含むアルミニウム合金（ＡｌＳｉ）などからなる電極とが形成されている。低耐圧領域５は、アンチヒューズ素子と、このアンチヒューズ素子と同一の半導体基板上に形成され、アンチヒューズ素子に過電圧を印加して書き込みを行う書き込み回路を構成するトランジスタ素子とを、単一の製造プロセスで形成する場合には、設けることが好ましい。この場合には、低耐圧領域５によってアンチヒューズ素子の書き込みに必要な書き込み電圧を低下させ、書き込み回路のトランジスタ素子が書き込み時の高電圧印加によって劣化することを防止することができる。一方、書き込み回路を構成するトランジスタ素子を、アンチヒューズ素子製造に使用するプロセスとは異なる製造プロセスで形成することにより、同一半導体基板上に、より高い耐圧を有するトランジスタ素子を形成する場合には、低耐圧領域は不要となる。この場合には、アンチヒューズ素子の書き込み電圧を低下させなくても、書き込み回路のトランジスタ素子の耐圧を高くすることにより、書き込み時の劣化を防止することができる。
【００２１】
ここで、図１に示されたように、ＬＯＣＯＳ法によって形成された分離絶縁物層３１，４１は、半導体基板１（Ｐ型ウエル２）の表面から、この表面より上の所定の高さにかけての範囲と、この表面よりも低い所定の深さにかけての範囲との両方にわたって形成されている。また、分離絶縁物層３１，４１の下面に接する部分には、Ｐ型ウエル２の表面にボロンイオンを注入し、Ｐ型不純物を追加して添加することによって形成した、Ｐ型ウエル２よりも高い濃度でＰ型不純物を含むチャネルストップ層３２，４２が形成されている。この内の、特に、半導体基板１の表面から所定の深さの範囲にわたって形成された部分の分離絶縁物層３１，４１と、チャネルストップ層３２，４２との効果によって、２つのＮ型の拡散層６の相互間は電気的に分離されている。すなわち、Ｎ型の拡散層６それぞれに接続される、図示しない電極相互間に通常の動作範囲の電圧が印加されても、分離領域３によって分離されたＮ型の拡散層６相互間にリーク電流が流れない、非導通状態にある。一方、電極相互間に所定の過電圧が印加されると、正の電圧が印加された側のＮ型拡散層６と低耐圧領域５との間のＰＮ接合が降伏し、電極相互間に電流が流れ始める。この電流は、正の電圧が印加された側の電極から、この電極が接続されたＮ型拡散層６を通って低耐圧領域５内に入り、分離領域３の分離絶縁物層３１の下の低耐圧領域５を経て、反対側のＮ型拡散層６を通って、負の電圧が印加された側の電極に到達する。この電流によって、逆方向に、すなわち、負の電圧が印加された側の電極から、その電極が接続されたＮ型拡散層６、分離絶縁物層３１下の低耐圧領域５、反対側のＮ型拡散層６を通って、正の電圧が印加された側の電極に向かう電子流が生成される。この電子流からの力を受けて、負の電圧が印加された側の電極内に含まれるアルミニウムが流動し、その電極が接続された側のＮ型拡散層６を経て、分離絶縁物層３１下の低耐圧領域５内に侵入する。この時点で、負の電圧が印加される側の電極に接続されたＮ型拡散層６と低耐圧領域５との間のＰＮ接合は恒久的に破壊される。さらに、分離絶縁物層３１下の低耐圧領域５内に侵入したアルミニウムが、反対側のＮ型拡散層６にまで到達した時点で、反対側のＮ型拡散層６と低耐圧領域５との間のＰＮ接合も恒久的に破壊される。すなわち、過電圧の印加を停止しても、過電圧印加前の非導通状態には戻らず、通常の動作範囲の電圧を電極相互間に印加すると電極間に電流が流れる、導通状態を維持する。なお、実際には過電圧の印加がさらに継続されることにより、ついには、負の電圧が印加された側の電極から侵入したアルミニウムと、そのアルミニウムが侵入したＮ型拡散層６および低耐圧領域５のシリコンとが反応して形成された導電性のフィラメントによって、２つの電極間が相互に接続された状態になる。これにより、電極間の抵抗が例えば１００Ω以下と極めて低い、導通状態が達成される。
【００２２】
このように、分離領域３の両側に２つのＮ型拡散層６を設け、これらのＮ型拡散層６にアルミニウムを含む電極を接続することにより、初期状態においてはリーク電流が流れない非導通状態を有し、過電圧の印加によって恒久的な導通状態に変化させることができる、アンチヒューズ素子として動作させることができる。
【００２３】
これに対して、特許文献２に開示された構造では、２つの拡散領域が、素子分離領域によって分離されることなく、半導体基板上に隣接して形成されているため、初期状態でその間にリーク電流が流れる。このため、現実にはアンチヒューズとして機能しない。なお、特許文献２のＦｉｇ．２に示された厚い酸化物層５０は、単に、拡散領域４２，４４が形成された半導体基板４６の表面を保護し、半導体基板と配線との間を絶縁するものであり、２つの拡散領域４２，４４の間の分離を行う分離絶縁物層としての機能は持たない。構造的には、単に、半導体基板４６の表面上に、その表面からそれよりも高い位置にかけて形成されているだけであり、表面から所定の深さにわたって形成された部分を持たない。また、チャネルストップ層も形成されていない。
【００２４】
なお、以上の説明は低耐圧領域５を形成した場合について行ったが、低耐圧領域５を形成しない場合においても動作は基本的に同一である。すなわち、過電圧の印加によって、正の電圧を印加した側のＮ型拡散領域６とＮ型ウエル２との間のＰＮ接合が降伏し、電流が流れ、この電流によって生成された電子流からの力を受けて、負の電圧が印加された側の電極内に含まれるアルミニウムが流動し、その電極が接続された側のＮ型拡散層６を経て、分離絶縁物層３１下のＰ型ウエル２内に侵入し、接合を恒久的に破壊する。いずれの場合でも、電極相互間に過電圧を印加し、一方の電極に含まれるアルミニウムを、この電極が接続されるＮ型拡散層６を経て、分離領域を跨いだ素子形成領域に侵入させることによって、アンチヒューズ素子を非導通状態から恒久的な導通状態に変化させる。
【００２５】
本実施形態の半導体装置では、Ｐ型ウエル２内にＮ型の拡散層６を形成することによってアンチヒューズ素子が形成されている。しかし、Ｎ型ウエル内にＰ型拡散層を形成することもできる。ウエルを形成せずに、例えばＰ型半導体基板の表面領域をそのまま素子形成領域として、アンチヒューズ素子を形成することも可能である。また、第１および第２の分離領域の形成は、シリコン基板表面を局所的に酸化するＬＯＣＯＳ法に限定する必要はない。例えば、半導体基板の表面を所定の深さまでエッチングしてトレンチを形成し、このトレンチ内にシリコン酸化膜等の絶縁物を埋め込んで分離絶縁物層とする、周知のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などを用いることもできる。この場合には、半導体基板の表面から所定の深さの範囲のみに分離絶縁物層が形成される。
【００２６】
図２は、本実施形態の半導体装置のうちのアンチヒューズ素子が形成された部分を示す概略平面構成図である。
【００２７】
図２に平面を示すように、Ｐ型ウエルの低耐圧領域５内に、２つのＮ型の拡散層６が形成されている。低耐圧領域５の周囲、および、低耐圧領域５内の、Ｎ型拡散層６以外の部分は素子分離領域であり、図示しない分離絶縁物層およびチャネルストップ層が形成されている。Ｎ型の拡散層６は、図示しない層間絶縁膜で覆われており、その層間絶縁膜には、Ｎ型の拡散層６それぞれに電極を接続するための、Ｎ型の拡散層６の領域よりも小さな寸法のコンタクトホール７が２つ形成されている。そして、それぞれのコンタクトホール７には、アルミニウム合金膜からなる電極とが形成され、それらの電極は、図示しない層間絶縁膜の上に形成された同じアルミニウム合金膜からなる配線８に接続されている。
【００２８】
ここで、本実施形態の半導体装置は、図示しない分離領域により分離されたＮ型の拡散層６相互間の距離（ａ）は、１．０μｍ、Ｎ型の拡散層６のサイズは、３．４μｍ（ｂ）×４．０μｍ（ｃ）、コンタクトホール７のサイズは、１．４μｍ×１．４μｍ（ｅ）に設定されている。また、Ｎ型の拡散層６の外周から低耐圧領域５の外周までの距離は、デザインルールでは０に設定されているが、図２に示した例では、さらに余裕を持たせて、低耐圧領域５を大きくしてある。これらの寸法はデザインルールによって決まるものであり、ここで例示した値に限定されないことは言うまでもない。
【００２９】
次に、本実施形態の半導体装置のアンチヒューズ素子と、トランジスタ素子により形成されるアンチヒューズ素子の書き込み回路とを有する１ビットの記憶回路、およびその１ビットの記憶回路の論理状態に応じて動作状態が変化する内部回路について説明する。
【００３０】
図３は、本実施形態の半導体装置の一部をなす、アンチヒューズ素子と、そのアンチヒューズ素子を恒久的な導通状態に変化させる書き込み回路を構成する、トランジスタ素子とを有する１ビットの記憶回路の一例を示す図である。
【００３１】
図３に示す本実施形態の半導体装置の一部をなす１ビットの記憶回路１０は、Ｐ型ＭＯＳトランジスタ１１および電圧調整用の抵抗１２からなる書き込み回路１３と、書き込み回路１３から電極相互間に高電圧が印加されることにより、電極相互間が非導通状態から導通状態に変化するアンチヒューズ素子１４と、Ｐ型ＭＯＳトランジスタ１５およびＮ型ＭＯＳトランジスタ１６からなるインバータ１７、並びに電圧調整用の抵抗１８からなる読み出し回路１９と、書き込み用電源端子Ｖｄｄ１、および入力端子Ａと、読み出し回路用の電源端子ＶＤＤ、接地端子ＧＮＤと、および出力端子ＯＵＴとを備えている。
【００３２】
書込用電源端子Ｖｄｄ１は、例えば８Ｖの書込用高圧電源に接続される端子であり、Ｐ型ＭＯＳトランジスタ１１のソース電極に接続される。入力端子Ａは書込情報が入力される端子であり、Ｐ型ＭＯＳトランジスタ１１のゲート電極に接続される。また、書込用電源Ｖｄｄ１と入力端子Ａとの間には、電圧調整用の抵抗１２が接続される。Ｐ型ＭＯＳトランジスタ１１のドレイン電極は、アンチヒューズ素子１４の一方の電極と、インバータ１７を構成するＰ型ＭＯＳトランジスタ１５およびＮ型ＭＯＳトランジスタ１６双方のゲート電極に接続される。アンチヒューズ素子１４の他方の電極はＧＮＤに接続される。さらに、インバータ１７を形成するＰ型ＭＯＳトランジスタ１５のソース電極は、電源端子ＶＤＤに接続されるとともに、Ｎ型ＭＯＳトランジスタ１６のソース電極は接地端子ＧＮＤに接続され、電源端子ＶＤＤとＰ型ＭＯＳトランジスタ１５およびＮ型ＭＯＳトランジスタ１６双方のゲート電極との間には、電圧調整用の抵抗１８が接続されている。そして、Ｐ型ＭＯＳトランジスタ１５およびＮ型ＭＯＳトランジスタ１６双方のドレイン電極は、出力端子ＯＵＴに接続されている。読み出し回路用の電源端子ＶＤＤは、例えば５Ｖ，もしくは３．３Ｖの内部回路用電源に接続される。
【００３３】
この１ビットの記憶回路１０の書き込み用電源端子Ｖｄｄ１に書き込み用の高電圧を供給した状態で、入力端子Ａに論理「１」が入力されると、書き込み回路１３のＰ型ＭＯＳトランジスタ１１は、ＯＦＦ状態となり、アンチヒューズ素子１４は、高電圧が印加されないため非導通状態が維持される。また、入力端子Ａに論理「０」が入力されると、Ｐ型ＭＯＳトランジスタ１１は、ＯＮ状態となり、アンチヒューズ素子１４は、高電圧が印加されるため導通状態にプログラムされる。
【００３４】
一方、読み出し回路１９においては、書込用電源端子Ｖｄｄ１が開放された後に、アンチヒューズ素子１４が非導通状態のときは、インバータ１７を形成するＰ型ＭＯＳトランジスタ１５およびＮ型ＭＯＳトランジスタ１６双方のゲート電極は、アンチヒューズ素子１４により接地端子ＧＮＤに短絡されず、ハイレべルとなるため、出力端子ＯＵＴから論理「０」が出力される。また、アンチヒューズ素子１４が導通状態のときは、インバータ１７を形成するＰ型ＭＯＳトランジスタ１５およびＮ型ＭＯＳトランジスタ１６双方のゲート電極は、アンチヒューズ素子１４により接地端子ＧＮＤに短絡され、ローレべルとなるため、出力端子ＯＵＴから論理「１」が出力される。
【００３５】
図４は、本実施形態の半導体装置の一部をなし、１ビットの記憶回路の論理状態に応じて動作状態が変化する内部回路の一例を示す図である。
【００３６】
図４に示す内部回路２０は、Ｐ型ＭＯＳトランジスタ２１およびＮ型ＭＯＳトランジスタ２２からなる複数のインバータ２３と、複数のコンデンサ２５と、複数のＮ型ＭＯＳトランジスタ２４とにより形成されている。
【００３７】
各インバータ２３を構成するＰ型ＭＯＳトランジスタ２１のソース電極に電源端子ＶＤＤが接続され、Ｎ型ＭＯＳトランジスタ２２のソース電極に接地端子ＧＮＤが接続され、ゲート電極に、図３で説明した１ビットの記憶回路１０の出力端子ＯＵＴがそれぞれ接続される。Ｐ型ＭＯＳトランジスタ２１およびＮ型ＭＯＳトランジスタ２２双方のドレイン電極はＮ型ＭＯＳトランジスタ２４のゲート電極に接続される。そして、Ｎ型ＭＯＳトランジスタ２４の各ドレイン電極は、容量ノード３０に各コンデンサ２５を介して接続され、各Ｎ型ＭＯＳトランジスタ２４のソース電極は、接地端子ＧＮＤに接続される。電源端子ＶＤＤは、例えば、１ビットの記憶回路１０の読み出し回路１９と共通の、内部回路用電源に接続する。
【００３８】
１ビットの記憶回路１０の出力端子ＯＵＴから論理「１」が出力されると、内部回路２０のインバータ２３から出力される、Ｎ型ＭＯＳトランジスタ２４のゲート電極に接続されたノードＢの論理が「０」となるので、Ｎ型ＭＯＳトランジスタ２４はＯＦＦとなり、コンデンサ２５の容量は容量ノード３０に付加されない。
【００３９】
一方、１ビットの記憶回路１０の出力端子ＯＵＴから論理「０」が出力されると、内部回路２０のインバータ２３から出力される、Ｎ型ＭＯＳトランジスタ２４のゲート電極に接続されたノードＢの論理が「１」となるので、Ｎ型ＭＯＳトランジスタ２４はＯＮとなり、コンデンサ２５の容量が容量ノード３０に付加される。
【００４０】
このように、本実施形態の半導体装置は、１ビットの記憶回路１０の中から必要なものを選択し、その記憶回路１０にそれぞれに組み込まれたアンチヒューズ素子１４を導通状態にプログラムすることにより、内部回路２０を所望の動作状態に設定することができる。すなわち、この例では、容量ノード３０の容量値を所望の値に設定することができる。この設定された容量値を用いて、例えば、同じ半導体装置に組み込まれている、発振回路の発振周波数を所望の値に調整することができる。
【００４１】
次に、本発明の半導体装置の製造方法の実施形態について説明する。
図５〜図１０は、本実施形態の半導体装置を１μｍプロセスを用いて製造する工程の概略図である。
【００４２】
先ず、図５に示すように、Ｐ型のシリコン基板１の表面層に、ボロンなどのＰ型不純物をイオン注入法などにより添加したＰ型のウエル２と、リンや砒素などのＮ型不純物をイオン注入法などにより添加したＮ型のウエル３２とが形成される。
【００４３】
次に、図６に示すように、Ｐ型のウエル２、およびＮ型のウエル３２の表面に、公知のＬＯＣＯＳ法により分離領域３，４が複数形成される。この時、例えば、耐酸化膜として利用するシリコン窒化膜のパターニングを行った後に、シリコン窒化膜が除去された開口部にボロンをイオン注入してから選択酸化を行うことにより、分離領域３，４に形成される分離絶縁物層３１，４１の底面に接する部分にチャネルストップ層３２，４２が形成される。
【００４４】
ここで、分離領域には、アンチヒューズ素子の拡散層相互間を分離する第１の分離領域３と、書き込み回路や内部回路を構成する複数のトランジスタ素子の相互間、および、アンチヒューズ素子とトランジスタ素子との間を分離する第２の分離領域４とがある。第１の分離領域３と第２の分離領域４とは同時に形成することができる。すなわち、アンチヒューズ素子を構成する分離領域３を形成するために、新たな工程を追加する必要は無い。具体的には、第１および第２の分離領域の両方に開口部を有するようにパターニングしたシリコン窒化膜を耐酸化膜として利用して選択酸化を行うことにより、第１の分離領域３の分離絶縁物層３１と第２の分離領域の分離絶縁物層４２とを同時に形成する。従って、第１の分離絶縁物層３１と第２の分離絶縁物層４２とは同一の膜厚を有する。すなわち、いずれの分離絶縁物層も、半導体基板の表面から同一の所定深さにわたって形成される。厳密には、ＬＯＣＯＳ法によって形成されるシリコン酸化膜の膜厚は、耐酸化膜の開口部の寸法が小さくなった場合には薄くなるため、分離領域の寸法によって、所定深さが異なる場合がある。同様に、ＳＴＩ法によって分離領域を形成する場合であっても、分離領域の寸法によって形成されるトレンチの深さが厳密には異なり、この結果、分離絶縁物層が形成される所定深さに差が発生する。しかし、このような製造プロセスに起因する差を無視すれば、同時に形成される第１および第２の分離領域の分離絶縁物層が形成される所定深さは同一であると見なすことができる。
【００４５】
なお、図６に示すように、第２の分離領域４は、Ｐ型ウエル２内のみではなく、Ｐ型ウエル２とＮ型ウエル３２との境界領域にも形成される。さらに、図示は省略するが、Ｎ型ウエル３２内にも、第２の分離領域が形成される。これらの第１および第２の分離領域３，４は、全て、同時に形成することができる。
【００４６】
また、第１の分離領域３のチャネルストップ層３２と第２の分離領域４のチャネルストップ層４２も、同時に形成される。従って、この段階ではいずれもチャネルストップ層も同一の濃度でボロン等のＰ型不純物を含む。ただし、後から説明するＥＰ領域を形成した後の状態では、第１の分離領域にさらにＰ型不純物が追加して添加されるため、第１の分離領域に形成されるチャネルストップ層３２の方が、第２の分離領域に形成されるチャネルストップ層４２に比較して高い濃度でＰ型不純物を含む。
【００４７】
次に、図７に示すように、アンチヒューズ素子を形成する第１の分離領域３の両側に配置された第２の分離領域４相互間の範囲のＰ型ウエル２の表面に、ボロンイオンを追加注入する。これにより低耐圧領域５（ＥＰ領域）を設ける。
【００４８】
低耐圧領域（ＥＰ領域）５は、一例としては、加速エネルギー４０ｋｅＶ、ドーズ量２．５×１０ １４ｃｍ−２でボロンを注入することにより形成することができる。低耐圧領域（ＥＰ領域）形成のための注入は分離絶縁物層３１，４１形成のための選択酸化の前に行うことも可能である。
【００４９】
次に、図８に示すように、Ｐ型ウエル２およびＮ型ウエル３２の表面に、例えば熱酸化によってゲート絶縁膜３８を形成し、その上の全面に多結晶シリコン膜を堆積し、パターニングすることにより、トランジスタ素子のゲート電極４０を形成する。図示は省略するが、Ｎ型ウエル３２の表面上にもゲート電極が形成される。Ｐ型ウエル２上に形成されたゲート電極４０は、Ｎ型ＭＯＳトランジスタのゲート電極４０となり、Ｎ型ウエル３２上に形成されたゲート電極はＰ型ＭＯＳトランジスタのゲート電極となる。
【００５０】
次に、図９に示すように、第１の分離領域３の両側の低耐圧領域５の表面に砒素イオンを注入し、アンチヒューズ素子４８の不純物濃度の高いＮ型拡散層６を形成する。この時、同時に、Ｐ型ウエル２上に形成されたゲート電極４０の両側にも、ヒ素を注入し、Ｎ型ＭＯＳトランジスタ５０のソース、ドレイン拡散層４４を形成する。すなわち、アンチヒューズ素子４８のＮ型拡散層６を形成するために新たな工程を追加する必要はない。ここで、Ｎ型ＭＯＳトランジスタのソース、ドレイン拡散層４４は、アンチヒューズ素子４８のＮ型拡散層６と同時に、すなわち、同一のイオン注入条件で形成される。従ってこの両者は、同一の不純物を同一の濃度で含む、同一の深さを有する拡散層となる。また、Ｐ型ウエル２上に形成された所定の第２の分領域４相互間には、例えばボロンイオンを注入し、不純物濃度の高いＰ型拡散層３６を形成する。
【００５１】
このＰ型拡散層３６は、Ｐ型ウエル２に所定の電位を供給するための電極を接続するために利用される。また、図示は省略するが、Ｎ型ウエル３２上に形成されたゲート電極の両側にも、Ｐ型拡散層３６の形成と同時に、Ｐ型のソース、ドレイン拡散層が形成される。
【００５２】
ここで、Ｎ型拡散層６は、加速エネルギー７０ｋｅＶ、ドーズ量５×１０ １５ｃｍ−２で砒素イオンが注入されることにより形成される。
【００５３】
さらに、図１０に示すように、アンチヒューズ素子４８が形成される２つのＮ型拡散層６に接続するアルミニウム合金からなる電極を形成する。その一方は、図３の回路においてＧＮＤに接続されるカソード電極３３に、他方はアノード電極３４となる。同様に、Ｐ型拡散層３６に接続する電極３５も形成される。
この電極３５は、アンチヒューズ素子４８が形成されたＰ型ウエル２にＧＮＤ電位を供給するために利用される。また、図１０では省略されているが、同時に、同一の半導体基板上に形成されるＮ型およびＰ型ＭＯＳトランジスタのソース、ドレイン拡散層およびゲート電極にもアルミニウム合金からなる電極が形成される。
【００５４】
電極の形成は、例えば、図９に示された状態の半導体基板１上の全面に絶縁層（層間絶縁膜）を形成し、電極を形成すべき位置に、その底面に拡散層を露出するコンタクトホールを開口し、この層間絶縁膜上、およびコンタクトホール内にアルミニウム合金の膜を堆積し、パターニングを行う、公知の方法で行うことができる。この時、同時に、層間絶縁膜上においては、素子間を相互に接続する配線が形成される。
【００５５】
以上述べた、本実施形態の半導体装置の製造方法に用いる工程は、低耐圧領域５を形成するためのイオン注入工程を除けば、従来の、アンチヒューズ素子を持たない、通常のＣＭＯＳ半導体装置を製造する場合の工程と同一である。従って、アンチヒューズ素子を持たない通常の半導体装置と比較して、ほとんど同一の製造コストで、安価に製造することができる。
【００５６】
なお、前述のように、書き込み回路を構成するトランジスタ素子をアンチヒューズ素子製造に使用するプロセスとは異なる製造プロセスで形成することにより、低耐圧領域形成を不要とすることも可能である。
【００５７】
上述した本実施形態の、１μｍプロセスで製造した、図３に示す平面寸法を有するアンチヒューズ素子１４の特性を測定したところ、以下の結果が得られた。
【００５８】
電極３３，３４相互間を恒久的な導通状態にする破壊電圧は、８Ｖ
破壊前の抵抗は、１００ＧΩ程度
破壊後の抵抗は、１００Ω以下
初期歩留まりは、１００％（判定条件：抵抗＞１ＧΩ）
破壊歩留まりは、１００％（判定条件：抵抗＜１ＧΩ）
したがって、本実施形態の製造方法で製造されたアンチヒューズ素子４８は、初期状態においてはリークもなく、非導通状態であり、かつ、過電圧の印加により、確実に極めて低い抵抗を有する導通状態に変化することが確認された。
【００５９】
これに対して、特許文献２に示されたように、分離領域を形成せずに２つの拡散層を配置した素子では、拡散層間の距離を図２に示す例の２倍に広げた場合であっても、処理歩留りが０であり、アンチヒューズ素子としては動作しないことが確認された。
【００６０】
本実施形態の製造方法は、１μｍプロセスに基づいて説明した。しかし、上述した工程については、１．０μｍ未満のデザインルールのプロセスにおいても同様に適用可能であり、同様の特性を得ることができた。
【００６１】
ただし、電極の形成方法および構造は、プロセスルールに応じて変更する必要がある。上記の１μｍプロセスでは、底面に拡散層を露出するコンタクトホール内に、ＡｌＳｉ合金膜を堆積し、パターニングすることによって電極および配線を形成した。しかし、微細化が進んだ半導体装置においては、ＡｌＳｉ合金を使用して微細な配線を形成した場合、ＡｌＳｉ合金中に含まれるＳｉが析出してノジュールを形成するため、エレクトロマイグレーションに対する信頼性が低下する。このため、０．８μｍ以下のプロセスにおいては、例えば、シリコンを含まず、銅を０．５ｗｔ％添加した、アルミニウム合金（以下、ＡｌＣｕ合金と表記）を利用する。また、コンタクトホールの微細化が進むと、コンタクトホール内にアルミニウム合金膜を堆積することが困難になる。このため、コンタクトホールの底面および側面に窒化チタン等からなる密着層を形成し、この密着層上に、ＣＶＤ法で、コンタクトホールを埋め込むようにタングステン膜を堆積し、エッチバックを行うことによって、コンタクトホールを埋め込むプラグを形成してから、このプラグ上から層間絶縁膜上にかけてＡｌＣｕ合金膜からなる電極および配線を形成し、プラグを介して対応する拡散層に接続する構造が採用される。
【００６２】
しかし、アンチヒューズ素子においては、コンタクトホールにタングステンプラグを埋め込むと、分離絶縁物層下の素子形成領域に侵入させて接合を破壊する金属であるアルミニウムを含む電極と、侵入の経路となる拡散層との間にタングステンプラグが存在することになる。従って、過電圧を印加して電子流を生成した場合であっても、アルミニウムの流動がタングステンプラグによって遮られ、半導体基板上の素子形成領域にアルミニウムを侵入させることができない。
【００６３】
したがって、アンチヒューズに電極を接続するためのコンタクトホールを、トランジスタ素子等の通常の素子に電極を接続するためのコンタクトホールよりも大きな寸法に開口し、通常の素子のコンタクトホールでは埋め込むように、アンチヒューズ素子用のコンタクトホールでは中央部に窪みができるようにタングステン膜を堆積し、エッチバックを行うことにより、通常の素子のコンタクトホールにはプラグを形成し、アンチヒューズ用のコンタクトホールでは底面の密着層を露出し、アンチヒューズ素子の拡散層には、この露出した密着層を介して、ＡｌＣｕ合金膜からなる電極を接続する方法が採用できる。この場合にも、ＡｌＣｕ合金からなる電極と拡散層との間に存在する密着層が、アルミニウムの侵入を阻害することが危惧されたが、本願発明者による検討によって、ＡｌＳｉ合金膜からなる電極を拡散層に直接接続した場合と同様の過電圧印加によって書き込み可能であることが確認されている。
【００６４】
通常、アンチヒューズ素子の２つの拡散層には、同一の材料を用いて形成した電極が接続される。しかし、接合を破壊する金属を供給するのはカソード側の電極であるため、例えば、カソード側には、上記のように、ＡｌＣｕ合金膜からなる電極を密着層を介して接続し、アノード側には、タングステンプラグを介して接続することも可能である。
【００６５】
図９に示した例では、同一のＰ型ウエル２内に、アンチヒューズ素子４８およびＮ型ＭＯＳトランジスタ素子５０が形成されている。すなわち、同一のＰ型ウエル２内の、一部の領域がアンチヒューズ素子４８を形成するための素子形成領域として利用され、他の一部の領域がＮ型ＭＯＳトランジスタ素子５０を形成するための素子形成領域として利用されている。しかし、アンチヒューズ素子４８を形成するためのＰ型ウエルとは別に、Ｎ型ＭＯＳトランジスタ素子５０を形成するためのＰウエルを形成し、それぞれのＰウエルを、それぞれの素子を形成するための素子形成領域として利用することも可能である。
【００６６】
アンチヒューズ素子の素子形成領域の分離絶縁層下の部分に侵入させ、接合を破壊する金属としては、アルミニウムの他に、例えば、特許文献１に開示されたように、チタンなどのシリサイドを形成する金属や、金、銅、銀などを利用することができる。これらの金属の純粋な膜を使って電極を形成することもできるし、これらの金属を主成分とする様々な合金の膜を使って電極を形成することもできる。さらに、過電圧印加時のこれらの金属の移動を阻害しない範囲で、これ以外の材料の膜と積層した構造の電極を形成することも可能である。
【００６７】
【発明の効果】
以上、説明したように、本発明の半導体装置によれば、拡散層間に分離領域を設けることにより、初期状態においてはリークのない非導通状態であり、単純な構成の書き込み回路を用いて、２つの電極間に過電圧を印加することのみによって導通状態に書き込むことが可能なアンチヒューズ素子を得ることができる。また本発明の半導体装置の製造方法によれば、そのようなアンチヒューズ素子を含む半導体装置を通常の、アンチヒューズ素子を持たない半導体装置とほとんど同一の工程で製造することができる。
【図面の簡単な説明】
【図１】本実施形態の半導体装置のうちのアンチヒューズ素子が形成された部分を示す概略構成図である。
【図２】本実施形態の半導体装置のうちのアンチヒューズ素子が形成された部分を示す概略構成図である。
【図３】本実施形態の半導体装置の一部をなす、アンチヒューズ素子と、そのアンチヒューズ素子を恒久的な導通状態に変化させる書き込み回路を構成するトランジスタ素子とを有する１ビットの記憶回路の一例を示す図である。
【図４】本実施形態の半導体装置の一部をなし、１ビットの記憶回路の論理状態に応じて動作状態が変化する内部回路の一例を示す図である。
【図５】本実施形態の半導体装置の製造方法のうち一例として示す、１μｍプロセスの概略図である。
【図６】本実施形態の半導体装置の製造方法のうち一例として示す、１μｍプロセスの概略図である。
【図７】本実施形態の半導体装置の製造方法のうち一例として示す、１μｍプロセスの概略図である。
【図８】本実施形態の半導体装置の製造方法のうち一例として示す、１μｍプロセスの概略図である。
【図９】本実施形態の半導体装置の製造方法のうち一例として示す、１μｍプロセスの概略図である。
【図１０】本実施形態の半導体装置の製造方法のうち一例として示す、１μｍプロセスの概略図である。
【符号の説明】
１ シリコン基板
２ Ｐ型のウエル
３ 第１の分離領域
４ 第２の分離領域
５ 低耐圧領域
６ Ｎ型の拡散層
７ コンタクトホール
８ 配線
１０ １ビットの記憶回路
１１，１５，２１ Ｐ型ＭＯＳトランジスタ
１２，１８ 電圧調整用の抵抗
１３ 書き込み回路
１４ アンチヒューズ素子
１６，２２，２４ Ｎ型のＭＯＳトランジスタ
１７，２３ インバータ
１９ 読み出し回路
２０ 内部回路
２５ コンデンサ
３０ 容量ノード
３１，４１ 分離絶縁物層
３２ Ｎ型のウエル
３３ カソード用電極
３４ アノード用電極
３５ トランジスタ用の電極
３６ Ｐ型の拡散層
４２ チャネルストップ層

Claims (8)

  1. 所定の導電型の素子形成領域の表面層内に絶縁物が埋め込まれた、分離領域が配置された半導体基板上に、該分離領域の両側に形成された、該素子形成領域とは導電型が異なる拡散層、および該拡散層それぞれに接続された電極を有するアンチヒューズ素子と、該アンチヒューズ素子の電極相互間に、所定電圧を越える過電圧を印加して該電極相互間を非導通状態から恒久的な導通状態に変化させる、書込回路を構成するトランジスタ素子とを備えたことを特徴とする半導体装置。
  2. 前記素子形成領域の前記分離領域に埋め込まれた絶縁物の下面に接する部分に、前記所定の導電型の不純物が追加されたことにより反転層の形成を防止する、チャネルストップが形成されてなることを特徴とする請求項１記載の半導体装置。
  3. 前記アンチヒューズ素子は、前記配線電極のうちの少なくとも１つがアルミニウム又はアルミ合金からなるものであって、前記書き込み回路から該電極相互間に前記過電圧が印加されると、前記分離領域を跨いだ前記素子形成領域に前記電極のアルミニウムが侵入して、該電極相互間が恒久的な導通状態に変化するものであることを特徴とする請求項１または２記載の半導体装置。
  4. 半導体基板上に、電極相互間への所定電圧を越える過電圧の印加により該電極相互間が非導通状態から恒久的な導通状態に変化するアンチヒューズ素子と、該アンチヒューズ素子に該過電圧を印加する書き込み回路を構成するトランジスタ素子とが形成された半導体装置の製造方法であって、
    半導体基板上の所定の導電型の素子形成領域の表面層内に絶縁物が埋め込まれた、分離領域を形成する工程と、
    前記分離領域の両側に、該分離領域が形成された素子形成領域とは導電型が異なる拡散層を形成し、該拡散層それぞれに電極を接続してアンチヒューズ素子を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  5. 前記分離領域の形成が、前記分離領域に前記所定の導電型の不純物を導入することにより、前記素子形成領域の該分離領域に埋め込まれた絶縁物の下面に接する部分の該不純物の濃度を高くする工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記アンチヒューズ素子が恒久的な導通状態に変化するのに伴って動作状態が変化する内部回路を構成する、複数のトランジスタ素子相互を素子分離する素子分離領域が、前記分離領域と同時に形成されることを特徴とする請求項４または５記載の半導体装置の製造方法。
  7. 前記複数のトランジスタ素子のうちのＭＯＳ型トランジスタ素子のソース用拡散層およびドレイン用拡散層が、前記アンチヒューズ素子の拡散層と同時に形成されることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 所定の導電型の素子形成領域の表面層内に絶縁物が埋め込まれた、分離領域が配置された半導体基板上に、該分離領域の両側に形成された、該素子形成領域とは導電型が異なる拡散層、および該拡散層それぞれに接続された電極を有し、該電極相互間への所定電圧を越える過電圧の印加により非導通状態から恒久的な導通状態に変化する、複数のアンチヒューズ素子と、該複数のアンチヒューズ素子のうちの少なくとも１つのアンチヒューズ素子の、該恒久的な導通状態への変化により所定の特性が得られる内部回路を構成する、複数のトランジスタ素子とを備えたことを特徴とする半導体装置。
JP2003036847A 2003-02-14 2003-02-14 半導体装置および半導体装置の製造方法 Withdrawn JP2004247578A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003036847A JP2004247578A (ja) 2003-02-14 2003-02-14 半導体装置および半導体装置の製造方法
US10/773,213 US7087974B2 (en) 2003-02-14 2004-02-09 Semiconductor integrated circuit including anti-fuse and method for manufacturing the same
EP04250729A EP1447848A3 (en) 2003-02-14 2004-02-11 Semi conductor integrated circuit including anti-fuse and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003036847A JP2004247578A (ja) 2003-02-14 2003-02-14 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004247578A true JP2004247578A (ja) 2004-09-02

Family

ID=32677637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003036847A Withdrawn JP2004247578A (ja) 2003-02-14 2003-02-14 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7087974B2 (ja)
EP (1) EP1447848A3 (ja)
JP (1) JP2004247578A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305947A (ja) * 2006-05-08 2007-11-22 Seiko Npc Corp 半導体記憶装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681067B1 (fr) 1991-09-10 1993-12-17 Elf Sanofi Derives heterocycliques n-substitues, leur preparation, les compositions pharmaceutiques en contenant.
JP4685388B2 (ja) * 2004-09-06 2011-05-18 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2009267229A (ja) * 2008-04-28 2009-11-12 Elpida Memory Inc 半導体装置及びその製造方法
US10056329B1 (en) 2017-05-02 2018-08-21 International Business Machines Corporation Programmable buried antifuse

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109375A (en) 1980-12-26 1982-07-07 Fujitsu Ltd Mis type transistor protection circuit
US4480318A (en) 1982-02-18 1984-10-30 Fairchild Camera & Instrument Corp. Method of programming of junction-programmable read-only memories
US4692781B2 (en) 1984-06-06 1998-01-20 Texas Instruments Inc Semiconductor device with electrostatic discharge protection
US4646427A (en) 1984-06-28 1987-03-03 Motorola, Inc. Method of electrically adjusting the zener knee of a lateral polysilicon zener diode
US5068696A (en) 1989-03-31 1991-11-26 Texas Instruments Incorporated Programmable interconnect or cell using silicided MOS transistors
US5019878A (en) 1989-03-31 1991-05-28 Texas Instruments Incorporated Programmable interconnect or cell using silicided MOS transistors
US5163180A (en) 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5257222A (en) 1992-01-14 1993-10-26 Micron Technology, Inc. Antifuse programming by transistor snap-back
US5301159A (en) 1993-02-05 1994-04-05 Micron Technology, Inc. Anti-fuse circuit and method wherein the read operation and programming operation are reversed
US6043538A (en) 1993-09-30 2000-03-28 Intel Corporation Device structure for high voltage tolerant transistor on a 3.3 volt process
DE4440539C2 (de) 1994-11-12 1996-09-19 Itt Ind Gmbh Deutsche Programmierbarer Halbleiterspeicher
US5672994A (en) 1995-12-21 1997-09-30 International Business Machines Corporation Antifuse circuit using standard MOSFET devices
US5748025A (en) 1996-03-29 1998-05-05 Intel Corporation Method and apparatus for providing high voltage with a low voltage CMOS integrated circuit
US5847441A (en) 1996-05-10 1998-12-08 Micron Technology, Inc. Semiconductor junction antifuse circuit
US6034890A (en) 1998-01-22 2000-03-07 Citizen Watch Co., Ltd. Semiconductor nonvolatile memory device and method of writing thereto
US6417825B1 (en) 1998-09-29 2002-07-09 Sarnoff Corporation Analog active matrix emissive display
EP1233453A3 (en) * 2001-02-19 2005-03-23 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305947A (ja) * 2006-05-08 2007-11-22 Seiko Npc Corp 半導体記憶装置

Also Published As

Publication number Publication date
US7087974B2 (en) 2006-08-08
EP1447848A2 (en) 2004-08-18
US20040159907A1 (en) 2004-08-19
EP1447848A3 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US6608355B2 (en) Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same
US6433398B1 (en) Semiconductor integrated circuit device
US20070080404A1 (en) Semiconductor device
JP2004247578A (ja) 半導体装置および半導体装置の製造方法
JP4456816B2 (ja) 半導体装置およびその製造方法
JPH0541490A (ja) バイポーラ論理回路
JP4326500B2 (ja) 半導体装置
US20020068428A1 (en) Semiconductor device and method of manufacturing the same
JP3127951B2 (ja) 半導体装置及びその製造方法
JP2001036006A (ja) 半導体集積回路の入出力保護装置
JP2002043579A (ja) 半導体装置及びその製造方法
JP2004247580A (ja) 半導体装置の製造方法および半導体装置
JP3132480B2 (ja) 半導体装置の製造方法
JPH09321279A (ja) 半導体装置，その製造方法及び半導体装置形成用積層体
JP2006049784A (ja) 半導体記憶装置及びその製造方法
JPH1084073A (ja) 半導体装置
JP2003289111A (ja) 半導体装置および半導体装置の製造方法
JPS625653A (ja) 半導体集積回路装置
JP2002246479A (ja) 半導体装置の製造方法
JP2002231907A (ja) 半導体記憶装置及びその製造方法
JPH10321732A (ja) 半導体装置及びその製造方法
JPH09321147A (ja) 入力保護回路
JP2009218610A (ja) 半導体装置
JPH0778787A (ja) 半導体装置の製造方法
JPS62154777A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509