JP2004241737A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004241737A JP2004241737A JP2003031962A JP2003031962A JP2004241737A JP 2004241737 A JP2004241737 A JP 2004241737A JP 2003031962 A JP2003031962 A JP 2003031962A JP 2003031962 A JP2003031962 A JP 2003031962A JP 2004241737 A JP2004241737 A JP 2004241737A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor layer
- silicon substrate
- crystal silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】誘電体分離基板を有する半導体装置において、裏面研削後の湾曲を緩和すること。
【解決手段】所定の位置に絶縁膜を介した支持基板を用い、最終製造工程の裏面研削工程で支持基板の絶縁膜を残すように研削することにより、裏面研削後の湾曲を緩和する。これによりパッシベーション膜へのクラック発生やウエハ搬送時の真空吸着不良を防ぐことが可能となる。
【選択図】 図1
【解決手段】所定の位置に絶縁膜を介した支持基板を用い、最終製造工程の裏面研削工程で支持基板の絶縁膜を残すように研削することにより、裏面研削後の湾曲を緩和する。これによりパッシベーション膜へのクラック発生やウエハ搬送時の真空吸着不良を防ぐことが可能となる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は誘電体分離基板を用いた半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
誘電体分離基板の誘電体分離膜を形成する方法として、シリコンウエハの貼り合わせを利用する方法や、シリコンウエハ中に酸素をイオン注入するSIMOX法が良く知られている。この誘電体分離膜は、通常半導体素子を形成する側の表面から数μm〜数十μmの位置に形成する。
【0003】
しかし、シリコン基板の片側表面付近に誘電体分離膜を形成すると、誘電体分離膜とシリコンとの熱膨張率の違いから発生する応力によって基板が湾曲することがある。そのためフォトリソグラフ工程において高精度なパターニングができないばかりでなく、真空吸着を利用する場合には吸着不良を起こす可能性があった。これらの問題を解決するために従来は特許文献1(特開平8−153862号公報)や特許文献1(特開平5−175325号公報)に記載された技術が知られている。
【0004】
【特許文献1】
特開平8−153862号公報
【特許文献2】
特開平8−175325号公報
【0005】
【発明が解決しようとする課題】
しかしながら、従来の技術では、半導体製造工程中に発生する湾曲は緩和できるが、製造工程の最後に裏面研削工程を行う場合には、裏面研削後に大きな湾曲が発生する可能性がある。裏面研削後の湾曲は、パッシベーション膜へのクラックの発生や、ウエハ搬送時の吸着不良を引き起こす可能性があった。
【0006】
したがって、本発明の目的は、裏面研削後の湾曲の発生を回避し、パッシベーション膜へのクラックの発生や、ウエハ搬送時の吸着不良をなくすることである。
【0007】
【課題を解決するための手段】
本発明の一つの実施形態によれば所定の位置に絶縁膜を介した支持基板を用い、最終製造工程の裏面研削工程で支持基板中の絶縁膜を残すように研削することにより、裏面研削後の湾曲を緩和することである。この場合、製造工程中の湾曲については、裏面への酸化膜形成によって緩和する。
【0008】
【発明の実施の形態】
図1は、本発明の一実施例を示す半導体装置の縦断面図である。半導体素子が形成される単結晶シリコン基板2は、絶縁膜4によって絶縁・分離され、多結晶シリコン層6上に島状に配置されている。多結晶シリコン層6に隣接して単結晶シリコン基板8が設けられている。絶縁膜10は、単結晶シリコン基板8と単結晶シリコン基板12との間に設けられている。単結晶シリコン基板12の主表面14には、絶縁膜16が形成されている。
【0009】
図1に示す実施例においては、絶縁膜4は逆v型に主表面18に向かって伸び露出しているが、図2に示すようにシリコン基板8に絶縁膜20を隣接して設け、その上に主表面18に向かって伸びる多結晶シリコン層22を配置し、多結晶シリコン層22の周りを絶縁膜24により被覆しても良い。いずれにしても単結晶シリコン基板2は島状に主表面18に配置される。
【0010】
図1の半導体装置は図3(a)〜(e)に示すような工程で製作される。活性層側基板は、単結晶シリコン基板26の一方の主表面28にアルカリエッチング法などのような異方性エッチングによって、V字状の分離溝30を複数形成し、分離溝形成後に熱酸化によって誘電体分離領域となる絶縁膜4,絶縁膜5を形成する。次に分離溝形成面に多結晶シリコン層6を気相成長法により堆積し、多結晶シリコン相層6は研削、及び研磨を施して平滑化させる。
【0011】
支持基板は、図3(c)に示すように単結晶シリコン基板12の表側の表面に熱酸化によってそれぞれ絶縁膜10,16を形成し、絶縁膜10を介して単結晶シリコン基板8を公知の貼り合わせ技術を用いて接着する。この実施例では絶縁膜10,16は熱酸化により同時に形成しているが、SIMOXなどによって別々に形成することも可能である。
【0012】
次に図3(d)に示すように活性層側基板の多結晶シリコン層側と、支持基板の単結晶シリコン基板側を貼り合わせ技術により接着する。さらに、図3(e)に示すように単結晶シリコン基板26を研削、研磨し、絶縁膜4で分離された単結晶シリコン基板2を形成する。次に単結晶シリコン基板2上に半導体素子を形成し、半導体素子を形成後裏面の単結晶シリコン基板12を研削する。この研削工程は裏面研削と呼ばれる。
【0013】
図4は、裏面研削量とウエハの湾曲との関係を示す図である。X軸方向に裏面研削量、Y軸方向にウエハ湾曲量を示し、湾曲量は単結晶シリコン基板2を上に凸湾曲をプラスとしている.図4のグラフに記載した従来技術は図6の断面構造を、本発明は図5の断面構造を有している。
【0014】
従来構造では、半導体装置製造工程中の湾曲の抑制を目的として絶縁膜16を形成しているため、研削前には湾曲を約150μmに抑制している.これはシリコン基板12に対して表面側の絶縁膜と裏面側の絶縁膜の応力を釣り合いの状態としているためである.このように裏面に酸化膜16を形成し、湾曲を抑制する技術は公知であり、他に裏面に多結晶シリコンを形成する方法もある。
【0015】
しかし、これらの従来技術の構造で裏面研削を行うと、絶縁膜16を研削除去直後応力の釣り合いが崩れ、シリコンに対して熱膨張率の小さい絶縁膜4を凸に湾曲が急激に増加する。
【0016】
本発明においては、絶縁膜16を研削除去後に湾曲が増加するけれども、単結晶シリコン基板12の研削量と反比例して凸湾曲量は減少する。これは研削後の応力バランスを考慮して、絶縁膜10を支持基板中に配置しているためである。
【0017】
研削後は表面側の絶縁膜4と、裏面側の絶縁膜10とがシリコン基板8に対して応力上釣り合いとなる。確認のため、さらに研削し、絶縁膜10を研削、除去すると従来技術と同様応力の釣り合いが崩れ、300μm以上の凸湾曲になる。
【0018】
この実施例では、活性層側基板と支持基板の貼り合わせ界面から支持基板側250μmの位置に絶縁膜10を配し、裏面研削によって単結晶シリコン基板12を200μm研削することにより、研削後の湾曲量を研削前と同じにすることができた。
【0019】
なお、ウエハ湾曲は、誘電体分離膜となる絶縁膜4の膜厚以外に単結晶基板8の厚さ、単結晶シリコン基板2に形成される半導体素子、各基板、膜の熱膨張率などによっても変化するため、絶縁膜10の位置、膜厚は、上記条件に限ったものではない。半導体装置の構成によっては絶縁膜10の位置、膜厚を調整することで同様の効果を得ることができる。
〔実施例2〕
図7は、本発明の他の実施例を示す断面構造図である.一方の主表面に半導体素子を形成するための単結晶シリコン基板と、単結晶シリコン基板2を絶縁分離する絶縁膜4、絶縁膜4に隣接する多結晶シリコン層6、多結晶シリコン層6に隣接する単結晶シリコン基板8、単結晶シリコン基板8に隣接する絶縁膜10、絶縁膜10に隣接する単結晶シリコン基板12、単結晶シリコン基板12の表面となる他方の主表面側に絶縁膜16を有する構造である。
【0020】
単結晶シリコン基板8の厚さをA、単結晶シリコン基板12の厚さをBとする。図8に単結晶シリコン基板8,12の厚さA、B合計の厚みを一定にし、A/Bの比率を変えた場合のウエハ湾曲量を示す。Y軸方向をウエハの湾曲量、X軸方向をA/Bとする。この時の湾曲量は、単結晶シリコン基板8を上に凸湾曲をプラス、凹湾曲をマイナスとする。A/B比率最小でウエハ凸湾曲が最大となり、A/Bを大きくすると凸湾曲は減少し、A/B比率が1.6で湾曲は最小、すなわちゼロとなる。
【0021】
A/B比率1.5のところに凸湾曲から凹湾曲への変極点があることが判った。上記結果からウエハ凸湾曲を0μmから150μmに抑えるにはA/B比率を0.7から1.6にすれば良いことが判った。
【0022】
なお、ウエハ湾曲は、誘電体分離膜となる絶縁膜10の膜厚以外に、単結晶シリコン基板2の厚さ、単結晶シリコン基板2に形成される半導体素子、各基板、膜の熱膨張率などによっても変化するためA/Bの比率は図8に限ったものではない。異なる半導体装置においてもA/Bの比率を変えることによって同様の効果を得ることができる。
【0023】
【発明の効果】
本発明によれば、最終製造工程の裏面研削工程後においても湾曲を緩和することができる.これにより、パッシベーション膜へのクラック発生や、ウエハ搬送時の真空吸着不良を防ぐことができ、高品質な半導体装置を生産できる.
【図面の簡単な説明】
【図1】本発明の一実施例を示す半導体装置の断面図である。
【図2】本発明の他の実施例を示す半導体装置の断面図である。
【図3】図1に示した本発明の半導体装置の製造工程を説明する断面図である。
【図4】本発明と従来の技術の裏面研削とウエハの湾曲量を比較したグラフである。
【図5】本発明の実施例を示す半導体装置の断面図である。
【図6】従来技術によって作られた半導体装置の断面構造図である。
【図7】本発明の他の一実施例を示す半導体装置の断面図である。
【図8】図7において絶縁膜の位置を変化させた時のウエハ湾曲量を示すグラフである。
【符号の説明】
2…単結晶シリコン基板、4…絶縁膜、6…多結晶シリコン層、8…単結晶シリコン基板、10…絶縁膜、12…単結晶シリコン基板、16…絶縁膜、20…絶縁膜、22…多結晶シリコン層、24…絶縁膜、26…単結晶シリコン基板、30…分離溝。
【発明の属する技術分野】
本発明は誘電体分離基板を用いた半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
誘電体分離基板の誘電体分離膜を形成する方法として、シリコンウエハの貼り合わせを利用する方法や、シリコンウエハ中に酸素をイオン注入するSIMOX法が良く知られている。この誘電体分離膜は、通常半導体素子を形成する側の表面から数μm〜数十μmの位置に形成する。
【0003】
しかし、シリコン基板の片側表面付近に誘電体分離膜を形成すると、誘電体分離膜とシリコンとの熱膨張率の違いから発生する応力によって基板が湾曲することがある。そのためフォトリソグラフ工程において高精度なパターニングができないばかりでなく、真空吸着を利用する場合には吸着不良を起こす可能性があった。これらの問題を解決するために従来は特許文献1(特開平8−153862号公報)や特許文献1(特開平5−175325号公報)に記載された技術が知られている。
【0004】
【特許文献1】
特開平8−153862号公報
【特許文献2】
特開平8−175325号公報
【0005】
【発明が解決しようとする課題】
しかしながら、従来の技術では、半導体製造工程中に発生する湾曲は緩和できるが、製造工程の最後に裏面研削工程を行う場合には、裏面研削後に大きな湾曲が発生する可能性がある。裏面研削後の湾曲は、パッシベーション膜へのクラックの発生や、ウエハ搬送時の吸着不良を引き起こす可能性があった。
【0006】
したがって、本発明の目的は、裏面研削後の湾曲の発生を回避し、パッシベーション膜へのクラックの発生や、ウエハ搬送時の吸着不良をなくすることである。
【0007】
【課題を解決するための手段】
本発明の一つの実施形態によれば所定の位置に絶縁膜を介した支持基板を用い、最終製造工程の裏面研削工程で支持基板中の絶縁膜を残すように研削することにより、裏面研削後の湾曲を緩和することである。この場合、製造工程中の湾曲については、裏面への酸化膜形成によって緩和する。
【0008】
【発明の実施の形態】
図1は、本発明の一実施例を示す半導体装置の縦断面図である。半導体素子が形成される単結晶シリコン基板2は、絶縁膜4によって絶縁・分離され、多結晶シリコン層6上に島状に配置されている。多結晶シリコン層6に隣接して単結晶シリコン基板8が設けられている。絶縁膜10は、単結晶シリコン基板8と単結晶シリコン基板12との間に設けられている。単結晶シリコン基板12の主表面14には、絶縁膜16が形成されている。
【0009】
図1に示す実施例においては、絶縁膜4は逆v型に主表面18に向かって伸び露出しているが、図2に示すようにシリコン基板8に絶縁膜20を隣接して設け、その上に主表面18に向かって伸びる多結晶シリコン層22を配置し、多結晶シリコン層22の周りを絶縁膜24により被覆しても良い。いずれにしても単結晶シリコン基板2は島状に主表面18に配置される。
【0010】
図1の半導体装置は図3(a)〜(e)に示すような工程で製作される。活性層側基板は、単結晶シリコン基板26の一方の主表面28にアルカリエッチング法などのような異方性エッチングによって、V字状の分離溝30を複数形成し、分離溝形成後に熱酸化によって誘電体分離領域となる絶縁膜4,絶縁膜5を形成する。次に分離溝形成面に多結晶シリコン層6を気相成長法により堆積し、多結晶シリコン相層6は研削、及び研磨を施して平滑化させる。
【0011】
支持基板は、図3(c)に示すように単結晶シリコン基板12の表側の表面に熱酸化によってそれぞれ絶縁膜10,16を形成し、絶縁膜10を介して単結晶シリコン基板8を公知の貼り合わせ技術を用いて接着する。この実施例では絶縁膜10,16は熱酸化により同時に形成しているが、SIMOXなどによって別々に形成することも可能である。
【0012】
次に図3(d)に示すように活性層側基板の多結晶シリコン層側と、支持基板の単結晶シリコン基板側を貼り合わせ技術により接着する。さらに、図3(e)に示すように単結晶シリコン基板26を研削、研磨し、絶縁膜4で分離された単結晶シリコン基板2を形成する。次に単結晶シリコン基板2上に半導体素子を形成し、半導体素子を形成後裏面の単結晶シリコン基板12を研削する。この研削工程は裏面研削と呼ばれる。
【0013】
図4は、裏面研削量とウエハの湾曲との関係を示す図である。X軸方向に裏面研削量、Y軸方向にウエハ湾曲量を示し、湾曲量は単結晶シリコン基板2を上に凸湾曲をプラスとしている.図4のグラフに記載した従来技術は図6の断面構造を、本発明は図5の断面構造を有している。
【0014】
従来構造では、半導体装置製造工程中の湾曲の抑制を目的として絶縁膜16を形成しているため、研削前には湾曲を約150μmに抑制している.これはシリコン基板12に対して表面側の絶縁膜と裏面側の絶縁膜の応力を釣り合いの状態としているためである.このように裏面に酸化膜16を形成し、湾曲を抑制する技術は公知であり、他に裏面に多結晶シリコンを形成する方法もある。
【0015】
しかし、これらの従来技術の構造で裏面研削を行うと、絶縁膜16を研削除去直後応力の釣り合いが崩れ、シリコンに対して熱膨張率の小さい絶縁膜4を凸に湾曲が急激に増加する。
【0016】
本発明においては、絶縁膜16を研削除去後に湾曲が増加するけれども、単結晶シリコン基板12の研削量と反比例して凸湾曲量は減少する。これは研削後の応力バランスを考慮して、絶縁膜10を支持基板中に配置しているためである。
【0017】
研削後は表面側の絶縁膜4と、裏面側の絶縁膜10とがシリコン基板8に対して応力上釣り合いとなる。確認のため、さらに研削し、絶縁膜10を研削、除去すると従来技術と同様応力の釣り合いが崩れ、300μm以上の凸湾曲になる。
【0018】
この実施例では、活性層側基板と支持基板の貼り合わせ界面から支持基板側250μmの位置に絶縁膜10を配し、裏面研削によって単結晶シリコン基板12を200μm研削することにより、研削後の湾曲量を研削前と同じにすることができた。
【0019】
なお、ウエハ湾曲は、誘電体分離膜となる絶縁膜4の膜厚以外に単結晶基板8の厚さ、単結晶シリコン基板2に形成される半導体素子、各基板、膜の熱膨張率などによっても変化するため、絶縁膜10の位置、膜厚は、上記条件に限ったものではない。半導体装置の構成によっては絶縁膜10の位置、膜厚を調整することで同様の効果を得ることができる。
〔実施例2〕
図7は、本発明の他の実施例を示す断面構造図である.一方の主表面に半導体素子を形成するための単結晶シリコン基板と、単結晶シリコン基板2を絶縁分離する絶縁膜4、絶縁膜4に隣接する多結晶シリコン層6、多結晶シリコン層6に隣接する単結晶シリコン基板8、単結晶シリコン基板8に隣接する絶縁膜10、絶縁膜10に隣接する単結晶シリコン基板12、単結晶シリコン基板12の表面となる他方の主表面側に絶縁膜16を有する構造である。
【0020】
単結晶シリコン基板8の厚さをA、単結晶シリコン基板12の厚さをBとする。図8に単結晶シリコン基板8,12の厚さA、B合計の厚みを一定にし、A/Bの比率を変えた場合のウエハ湾曲量を示す。Y軸方向をウエハの湾曲量、X軸方向をA/Bとする。この時の湾曲量は、単結晶シリコン基板8を上に凸湾曲をプラス、凹湾曲をマイナスとする。A/B比率最小でウエハ凸湾曲が最大となり、A/Bを大きくすると凸湾曲は減少し、A/B比率が1.6で湾曲は最小、すなわちゼロとなる。
【0021】
A/B比率1.5のところに凸湾曲から凹湾曲への変極点があることが判った。上記結果からウエハ凸湾曲を0μmから150μmに抑えるにはA/B比率を0.7から1.6にすれば良いことが判った。
【0022】
なお、ウエハ湾曲は、誘電体分離膜となる絶縁膜10の膜厚以外に、単結晶シリコン基板2の厚さ、単結晶シリコン基板2に形成される半導体素子、各基板、膜の熱膨張率などによっても変化するためA/Bの比率は図8に限ったものではない。異なる半導体装置においてもA/Bの比率を変えることによって同様の効果を得ることができる。
【0023】
【発明の効果】
本発明によれば、最終製造工程の裏面研削工程後においても湾曲を緩和することができる.これにより、パッシベーション膜へのクラック発生や、ウエハ搬送時の真空吸着不良を防ぐことができ、高品質な半導体装置を生産できる.
【図面の簡単な説明】
【図1】本発明の一実施例を示す半導体装置の断面図である。
【図2】本発明の他の実施例を示す半導体装置の断面図である。
【図3】図1に示した本発明の半導体装置の製造工程を説明する断面図である。
【図4】本発明と従来の技術の裏面研削とウエハの湾曲量を比較したグラフである。
【図5】本発明の実施例を示す半導体装置の断面図である。
【図6】従来技術によって作られた半導体装置の断面構造図である。
【図7】本発明の他の一実施例を示す半導体装置の断面図である。
【図8】図7において絶縁膜の位置を変化させた時のウエハ湾曲量を示すグラフである。
【符号の説明】
2…単結晶シリコン基板、4…絶縁膜、6…多結晶シリコン層、8…単結晶シリコン基板、10…絶縁膜、12…単結晶シリコン基板、16…絶縁膜、20…絶縁膜、22…多結晶シリコン層、24…絶縁膜、26…単結晶シリコン基板、30…分離溝。
Claims (5)
- 一方の主表面側に半導体素子が形成された第1の半導体層と、前記第1の半導体層を絶縁・分離し、島状にする第1の絶縁膜と、前記第1の絶縁膜に隣接する多結晶シリコン領域と、前記多結晶シリコン領域に隣接する第2の半導体層と、前記第2の半導体層に隣接する第2の絶縁膜と、前記第2の絶縁膜に隣接する第3の半導体層とを備え、前記第2の半導体層と第3の半導体層は、前記第2の絶縁膜を介して貼り合わせられていることを特徴とする半導体装置。
- 一方の主表面側に半導体素子が形成された第1の半導体層と、前記第1の半導体層を絶縁・分離する第1の絶縁膜と、前記第1の絶縁膜に隣接する多結晶シリコン領域、前記多結晶シリコン領域に隣接する第2の半導体層と、前記第2の半導体層に隣接する第2の絶縁膜と、前記第2の絶縁膜に隣接する第3の半導体層と、前記第1の半導体層の主表面に形成された第3の絶縁膜から形成された半導体装置。
- 一方の主表面側に半導体素子が形成された第1の半導体層と、前記第1の半導体層を絶縁・分離する第1の絶縁膜と、前記第1の絶縁膜に隣接する第2の半導体層と、前記第2の半導体層に隣接する第2の絶縁膜と、前記第2の絶縁膜に隣接する第3の半導体層と、前記第1の半導体層の主表面に形成された第3の絶縁膜から形成された半導体装置。
- 前記第2の半導体層の厚さをA、前記第3の半導体層の厚さをBとしたとき、A/Bの比率が0.7〜1.6である請求項1記載の半導体装置。
- 第1の単結晶シリコン基板の一方の主表面に分離溝を複数形成し、分離溝形成後に熱酸化によって誘電体分離領域となる第1の絶縁膜を形成し、分離溝形成面に多結晶シリコン層を形成し、一方第2の単結晶シリコン基板の表面に熱酸化によってそれぞれ第2及び第3の絶縁膜を形成し、前記第2の絶縁膜を介して前記第2の単結晶シリコン基板と第3の単結晶シリコン基板を貼り合わせて接着し、次に前記多結晶シリコン層側と、前記第3の単結晶シリコン基板側を貼り合わせ、前記第2の単結晶シリコン基板を研削、研磨し、前記第1の絶縁膜により島状に分離された第1の単結晶シリコン基板上に半導体素子を形成し、半導体素子を形成後裏面の第2の単結晶シリコン基板を前記第2の絶縁膜に達しない範囲で研削除去することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003031962A JP2004241737A (ja) | 2003-02-10 | 2003-02-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003031962A JP2004241737A (ja) | 2003-02-10 | 2003-02-10 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004241737A true JP2004241737A (ja) | 2004-08-26 |
Family
ID=32958362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003031962A Pending JP2004241737A (ja) | 2003-02-10 | 2003-02-10 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004241737A (ja) |
-
2003
- 2003-02-10 JP JP2003031962A patent/JP2004241737A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
CN103258778B (zh) | 带有空腔的衬底的制备方法 | |
JP3480480B2 (ja) | Soi基板の製造方法 | |
JPH0312775B2 (ja) | ||
JPH0682753B2 (ja) | 半導体装置の製造方法 | |
JPS6354740A (ja) | 集積回路基板の製造方法 | |
JP2541884B2 (ja) | 誘電体分離基板の製造方法 | |
JP2004241737A (ja) | 半導体装置及びその製造方法 | |
JPH0488657A (ja) | 半導体装置とその製造方法 | |
JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
JP2678218B2 (ja) | 貼りあわせ基体とその製造方法 | |
JP2855639B2 (ja) | 半導体装置の製造方法 | |
JPH03265153A (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
JPH10256200A (ja) | 半導体基板およびその製造方法 | |
US9233836B2 (en) | Semiconductor device including accelerometer devices | |
KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
JP3165735B2 (ja) | 半導体基板の製造方法 | |
JPS62130537A (ja) | 集積回路の素子間分離方法 | |
JPH02260442A (ja) | 誘電体分離型半導体基板 | |
JPH1126573A (ja) | 誘電体分離基板の製造方法 | |
JP2004071939A (ja) | 半導体装置及びその製造方法 | |
KR940000984B1 (ko) | 실리콘 다결정을 이용한 기판제조방법 | |
JPH06151572A (ja) | 誘電体分離基板及びその製造方法 | |
KR20200124623A (ko) | 용융 본딩 및 본딩 분리를 위한 저밀도 실리콘 산화물에 대한 방법 및 구조물 |