JP2004219719A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2004219719A
JP2004219719A JP2003007100A JP2003007100A JP2004219719A JP 2004219719 A JP2004219719 A JP 2004219719A JP 2003007100 A JP2003007100 A JP 2003007100A JP 2003007100 A JP2003007100 A JP 2003007100A JP 2004219719 A JP2004219719 A JP 2004219719A
Authority
JP
Japan
Prior art keywords
scanning line
wiring
display panel
main body
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003007100A
Other languages
English (en)
Inventor
Miki Mori
三樹 森
Tadao Otani
忠夫 大谷
Tetsuya Yamamoto
哲也 山本
Sachiko Hirahara
祥子 平原
Masaru Nikaido
勝 二階堂
Yasuto Saito
康人 斎藤
Masayuki Arakawa
雅之 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003007100A priority Critical patent/JP2004219719A/ja
Publication of JP2004219719A publication Critical patent/JP2004219719A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明は、装置としての信頼性が高く、かつ表示性に優れることは勿論のこと、製造コストの低減、消費電力の低減を図る表示装置を提供する。
【解決手段】表示パネル本体20に、複数の並行な走査線配線24と、これら走査線配線と交差して設けられた複数の並行な信号線配線26とを備え、これら走査線配線と信号線配線の各交点に表示画素が設定される表示装置において、表示パネル本体の裏面側で中央部より端部に近い領域に配置され一端が走査線配線および信号線配線の少なくとも一方の端部と接続される(走査線)駆動IC14と、この駆動ICの他端と走査線配線および信号線配線の他方の端部との間に接続される裏面配線基板10とを具備し、駆動ICは表示パネル本体の走査線配線および信号線配線の少なくとも一方に駆動電圧を印加する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、微小電界放出型電子源を用いた電子線励起蛍光体表示装置やプラズマディスプレイパネル、さらには蛍光体のエレクトロルミネッセンス(EL)現象を利用した電界励起表示装置などのマトリックス型表示パネル等の表示装置に関する。
【0002】
【従来の技術】
近年、大型で薄型の平面表示装置が開発されていて、これらの中には40インチを超えるサイズの表示装置もある。
たとえば、液晶の配向を利用して表示をする液晶表示装置、プラズマ放電の紫外線により蛍光体を発光させるプラズマディスプレイ(以下PDPと称する)や、蛍光体のエレクトロルミネッセンス(EL)現象を利用した表示装置あるいは、電界放出型電子放出素子の電子ビームにより蛍光体を発光させるフィールドエミッション表示装置(以下FEDと称する)がある。
【0003】
また、広義にはFEDの一種であるが、表面伝導型電子放出素子の電子ビームにより蛍光体を発光させる表面伝導エミッション表示装置(以下SEDと称する)や、LEDを利用した表示装置などがある。
【0004】
【発明が解決しようとする課題】
これらの表示装置は、互いに直交して形成される走査線配線と信号線配線を介して各交点に存する駆動素子に駆動信号を印加するようになっている。特に、上記走査線配線では、選択パルス電圧が印加された時に表示動作の対象となる画素は、走査線配線に沿った全ての駆動素子が対象となるため、駆動回路の負荷が大きい。
【0005】
すなわち、電界放出型の電子線励起型蛍光体表示装置や電流駆動型のLED発光パネルでは、多大な電流が走査線に流れるため、配線抵抗による電圧降下が発生して、駆動信号の入力端子に近いところと遠いところで信号レベルが異なってしまう問題が生じる。
【0006】
一方、電界駆動型のEL表示パネルでは、負荷容量と配線抵抗による信号波形の歪みが発生する。また、上記PDP表示パネルでは短時間のパルス幅電圧を印加し放電電流を流す必要があるため、電圧波形の歪みの他、瞬間大電流による電圧降下などの問題が発生し、いずれも輝度傾斜につながる。
【0007】
なお具体的に説明すると、たとえばSEDの場合では、図10(a)に示すように、リア基板とフェース基板とからなる基板パネル110のリア基板のフェース基板と対向する主面に、左右方向(X−X方向)に亘って複数の走査線配線が互いに並行して設けられ、上下方向(Y−Y方向)に亘って複数の信号線配線(いずれも図示せず)に設けられる。
【0008】
上記信号線駆動IC128が信号線配線の一端部に接続され、走査線配線に接続する走査線駆動1C100が基板パネル110の左右方向の一側端に配置される。この状態では、いわゆる片側駆動をなすこととなり、結果として電圧降下が生じて電子源に印加される電圧が不均一となる。
【0009】
表示画面の幅方向に対する輝度の状態を実測したところ、図10(b)に示すように、特に表示画面の左右両側端部において輝度に差が生じ、表示特性が低下してしまう。
【0010】
これを回避する方法として、図11(a)に示すように、基板パネル110の両側端部に走査線駆動IC100を設けて走査線配線に接続し、両側端部から駆動することが考えられる。
【0011】
この場合は、図11(b)に示すように、画面の中央部で輝度が低下するが、その低下量は上述した片側駆動と比べて約半分に緩和され、かつ輝度傾斜は左右対称となり、表示品質は向上する。
【0012】
しかしながら、両側駆動方式では、片側駆動方式と比較してドライバ駆動回路が2倍必要となり、コストの上昇が避けられない。また、左右の駆動回路の微妙なタイミングのずれや、印加電圧のずれなどが消費電力の増大や駆動ICの発熱を引き起こし、表示品位の低下をきたす等の問題がある。
【0013】
たとえば、電圧駆動となるEL表示装置やPDPでは、左右のパルス電圧が時間的にずれている期間に左右のCMOS駆動回路を介して電流が流れ、無効な電力を消費することになる。
【0014】
特に、高周波パルスを多数印加するPDPでは、本来、回路の発熱が大きいところへ余分な発熱要素が発生する。左右の駆動ICの電圧のずれも、駆動ICを介した無効電流の発生を招く。ずれ量が極端に大きい場合は、駆動回路のトランジスタの逆バイアス状態が順バイアス状態になり、多大な電流が流れる。
【0015】
本発明は、上述した問題点を鑑みてなされたものであり、その目的とするところは、装置としての信頼性が高く、かつ表示性に優れることは勿論のこと、製造コストの低減化と、消費電力の低減化を図れる表示装置を提供しようとするものである。
【0016】
【課題を解決するための手段】
上記課題を解決するために本発明は、表示パネル本体に、複数の並行な走査線配線と、これら走査線配線と交差して設けられた複数の並行な信号線配線とを備え、これら走査線配線と信号線配線の各交点に表示画素が設定される表示装置において、表示パネル本体の裏面側で中央部より端部に近い領域に配置され一端が走査線配線および信号線配線の少なくとも一方の端部と接続される駆動ICと、この駆動ICの他端と走査線配線および信号線配線の他方の端部との間に接続される裏面配線基板とを具備し、駆動ICは表示パネル本体の走査線配線および信号線配線の少なくとも一方に駆動電圧を印加する。
【0017】
さらに、表示パネル本体に印加される駆動電圧が、表示パネル本体の両側端部で略同じである。
さらに、表示パネル本体に印加される駆動電圧が、表示パネル本体の両側端部で略同じであるように、上記裏面配線基板の抵抗値を設定する。
さらに、表示パネル本体に印加される駆動電圧が、表示パネル本体の両側端部で略同じであるように、上記駆動ICの出力を設定する。
さらに、表示パネル本体に印加される駆動電圧が表示パネル本体の両側端部で略同じであるように駆動ICが搭載された駆動基板の抵抗値を設定する。
【0018】
このような課題を解決する手段を採用することにより、パネル裏面の中央部より端部に近い領域で、裏面配線基板に駆動用ICの出力を接続することで、接続箇所を減らすことができ、装置としての信頼性を向上させることができる。
また、裏面配線基板と接続される表示パネル本体の走査線配線および信号線配線の少なくとも一方に駆動電圧が印加される駆動電圧が、表示パネル本体の両端部でほぼ同じとなるように設定した。
【0019】
したがって、少なくとも裏面配線の抵抗値、あるいは駆動ICの出力、駆動ICが搭載された駆動基板の抵抗値の1つまたは複数を設定することで、表示品位に優れた表示装置を提供することができる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を図面にもとづいて説明する。
ここでは、表示装置としてSED(表面伝導型エミッション表示装置)の例を示す。
【0021】
図1は本発明の実施形態に係わる表示装置の正面図、図2は製造途中状態にある表示装置の斜視図、図3は裏面から見た表示装置の概略の平面図、図4は図3のA−A線に沿う断面図であり、実際とは上下が逆になる。
【0022】
特に、図2に示すように、ガラス基板からなるリア基板(アレイ基板)22の上に、複数本の走査線配線24がX−X方向(図の水平方向)に亘って、互いに並行して設けられる。
【0023】
さらに、リア基板22上に信号線配線26がY−Y方向(図の垂直方向)に亘って、かつ互いに並行して設けられる。上記走査線配線24と信号線配線26のそれぞれ両側端部には、外部接続用の電極端子(図示しない)が取付けられている。
【0024】
ここで説明する表示装置は、たとえば信号線配線26の配線数が3840本、走査線配線24の配線数が768本、信号線配線26の配線ピッチが0.21mm、走査線配線24の配線ピッチが0.58mmに設定された36インチ型のディスプレイである。
【0025】
走査線配線24と信号線配線26の各交点に、一つの画素に対応する一つの電子放出素子となる平面型電子源(図示せず)が設けられている。走査線配線24および信号線配線26はAgペーストで形成される。信号線配線26には信号線駆動基板27にTCP実装された信号線駆動IC28が接続される。
【0026】
さらに、信号線駆動基板27には信号電源を供給する信号線基板29が接続される。たとえば、信号線駆動IC28が160cutであるなら、信号線駆動基板27を24枚用いるとともに、信号線基板29は2枚程度の使用となる。
【0027】
リア基板22にはフェース基板(対向基板)23が数mmの間隔をもってシール材Sを介して重ね合わされ、リア基板22とフェース基板23は真空封止され、これらで表示パネル本体20が構成される。上記フェース基板23には、蛍光体層およびアノード電極が形成されている。
【0028】
上記リア基板22の左側端部には第1のFPC(フレキシブルプリント基板)16の一端部が接続され、リア基板の右側端部には第2のFPC18(フレキシブルプリント基板)の一端部が接続されている。
【0029】
リア基板22の左側端部は、上記第1のFPC16を介して走査線駆動基板12が接続される。この走査線駆動基板12は2層からなるガラスエポキシ基板から構成されていて、走査線駆動IC14やコンデンサ等の電子部品30やコネクタ32等が搭載される。
【0030】
リア基板22の右側端部は、上記第2のFPC18を介して裏面配線基板10の一端部が接続される。この裏面配線基板10の他端部は上記走査線駆動基板12に接続される。
【0031】
そして、走査線駆動基板12に搭載される走査線駆動IC14の一方の出力は、第1のFPC16を介して表示パネル本体20の表面(表示面)の一方の端部へ接続され、他方の出力は裏面配線基板10と第2のFPC18を介して他方の端部に接続されている。
【0032】
この状態で、上記走査線駆動IC14が搭載された走査線駆動基板12は、表示パネル本体20裏面側の中央部より端部に近い領域に配置される。走査線駆動IC14は、出力数48ピンのものを使用したので、使用総個数は1パネルあたり16個となる。
【0033】
上記走査線駆動基板12は、幅寸法(図2の横方向)150mm、長さ寸法(図2の縦方向)500mmである。走査線駆動IC14は、QFP、BGA、CSP、TCP等のパッケージまたはベアチップから構成される。
【0034】
ここでは、ベアチップである走査線駆動IC14を走査線駆動基板12にダイボンディングし、走査線駆動1C14の電極と走査線駆動基板12のパッドをワイヤーボンディングにより接続している。さらに走査線駆動IC14は樹脂でポッティングされている。
【0035】
第1のFPC16の一端部は表示パネル本体20の表面側に形成された走査線配線24と異方性導電膜(以下ACFと称する)を介して接続され、他端部はコネクタ32を介して走査線駆動基板12と接続されている。また、リア基板22と走査線駆動基板12は筐体34に固定されている。
【0036】
具体的には、図1に示すように、上記走査線駆動IC14を搭載した走査線駆動基板12が、表示パネル本体20裏面側の中央部より端部に近い領域に配置されることになる。
【0037】
このような表示装置の製造にあたって、第1のFPC16と走査線駆動基板12との接続と、走査線駆動基板12と裏面配線基板10との接続と、走査線駆動配線基板12と第2のFPC18との接続との、図に○印で記述した計3箇所の接続作業が必要である。
【0038】
このことで、先に図12に説明した従来技術の4箇所の接続と比較して接続箇所を減らすことができ、装置としての信頼性向上を図るとともに、接続箇所が減ることで生産性の向上を図れる。
【0039】
つぎに、上記表示装置の製造工程を説明する。図5は、表示装置の製造工程の概略を示すフローチャート図である。
S(ステップ)1で、表示パネル本体(SEDパネル)20を所定位置にセットする。S2で、表示パネル本体20に信号線駆動IC28が実装された信号線駆動基板27を実装する。
【0040】
上記信号線駆動基板27を表示パネル本体20に実装するには、ACFを用いて信号線駆動基板27の一方を表示パネル本体20に接続する。S3で、信号線駆動基板27の他方の端子を、ACFまたは熱圧着により信号線基板29と接続する。
【0041】
S4で、第1のFPC16と第2のFPC18のそれぞれ一方の端子をACFを介して表示パネル本体20上の走査線配線24端部と接続する。S5で、走査線駆動基板12を用意する。S6で、走査線駆動基板12に対して印刷・部品搭載・リフローはんだ付けなどの一般的な表面実装法により各電子部品30を実装する。
【0042】
S7で、走査線駆動IC14を走査線駆動基板12にダイボンディングする。そして、走査線駆動IC14の電極と走査線駆動基板12の電極とをワイヤーボンディングにより接続し、そのあと走査線駆動IC14を樹脂でポッティングする。
【0043】
S8で、第1のFPC16と走査線駆動基板12とを接続する。接続方法として熱圧着、コネクタ等があるが、ここでは、走査線駆動基板12に実装されたFPCコネクタ32にFPCを挿入し接続する。
【0044】
S9で、信号線駆動基板27と、走査線駆動基板12を表示パネル本体20の裏面側で筐体34に固定する。同様に、第2のFPC18も表示パネル本体20の裏面側に折り曲げる。
【0045】
S10で裏面配線基板10を用意し、S11で第2のFPC18の端部を裏面配線基板10に接続する。そして、裏面配線基板10の他方の端を走査線駆動基板12と接続する。
【0046】
このようにして、S(ステップ)1〜S(ステップ)11に亘る工程をなすことにより、先に図1ないし図3で示した表示装置が製造される。
一方、完成した表示装置において、走査線駆動IC14から第1のFPC16を介して表示パネル本体20の左側端部に至る長さと、走査線駆動IC14から裏面配線基板10と第2のFPC16を介して表示パネル本体20の右側端部に至る長さが異なり、そのため互いの長さにともなう配線抵抗値が相違する。
【0047】
そのままでは表示パネル本体20に印加される駆動電圧が両側端部で異なってしまい、表示品位の低下に繋がってしまう。そこで本発明は、以下に述べるようにして対処している。
はじめに、上記裏面配線基板10および、第1、第2のFPC16,18について説明する。
【0048】
上記裏面配線基板10は、絶縁体/配線/絶縁体の3層構成もしくは、絶縁体/配線の2層構成となっている。裏面配線基板10は、PPS、PI、PETなどの高分子基材(フィルム)と銅箔を貼り合せた後、銅箔をエッチングしてパターンを形成し、その上に絶縁フィルムを貼り付けることにより成形される。
【0049】
ここでは、基材として厚さ0.1mm(100μm)のPPSが用いられる。銅箔の厚さは0.1mmとし、銅配線の幅寸法は0.4mm、ピッチが0.5mm、長さが670mmとした。
【0050】
銅箔は酸化しやすく、コネクタとの接続では接続が不安定になることがあるので、錫めっきやニッケル/金めっきを施すのが一般的であり、ここでは錫めっきを施した。
【0051】
裏面配線基板10は、配線数が96本ごとに一つの短冊としたフレキシブル基板を全部で8枚の裏面配線基板とした。この裏面配線基板10は表示パネル本体20と貼り付けない状態としたが、接着剤や両面テープを使用して表示パネル本体20や筐体34に貼り付けることもできる。
【0052】
上記第2のFPC18における銅配線の幅寸法は0.4mm、厚さは35μm(0.035mm)、裏面配線基板10と接続する側のピッチが0.5mm、パネルと接続する側のピッチが0.58mm、長さを100mmとした。
【0053】
同様に、第1のFPC16は銅配線の幅寸法は0.12mm、厚さが35μm(0、035mm)、裏面配線基板と接続する側のピッチが0.5mm、パネルと接続する側のピッチが0.58mm、長さを100mmとした。
【0054】
以上の設定条件をもとに、走査線駆動基板12と裏面配線基板10の接続部分を起点とし、裏面配線基板10、第2のFPC18を経由して表示パネル本体20の接続部分までの抵抗値を計測したところ、0.5Ωであった。
【0055】
同様に、走査線駆動基板12と第1のFPC16の接続部分を起点とし、第1のFPC16を経由して表示パネル本体20の接続部分までの抵抗値を計測したところ、0.5Ωであった。
【0056】
つまり本実施の形態では、図6に模式的に示すように、表示パネル本体20の一方の側端部であるパネル端(ア)と、他方の側端部であるパネル端(イ)に同じ電圧が印加されるように、第1のFPC18と第2のFPC16の設計を行っていて、
第1のFPC16の抵抗値 = 第2のFPC18の抵抗値 + 裏面配線基板の抵抗値
となるように設計した。
【0057】
したがって、表示パネル本体20に印加される駆動電圧が、表示パネル本体の両側端部で略同一となり、表示パネル本体における表示均一性を得られて、両側駆動条件と同一の良好な画質を実現することができる。
【0058】
なお、表示パネル本体20に印加される駆動電圧が、表示パネル本体の両側端部で略同一となるように上述の抵抗値を設定したが、これに限定されるものではなく、パネル端(ア)とパネル端(イ)に同じ電圧を印加する設定条件とすれば、同じ効果が得られる。
【0059】
なお本発明では、図6に示したように、抵抗値Aと抵抗値Bが同じになるように設計したが、さらにパネル端と第1のFPC16や第2のFPC18+裏面配線基板のインピーダンスマッチングがとれるようにグランド等の配置を決めることで電気損失が減少する。
【0060】
また、走査線駆動IC14から走査線駆動基板12に同じ出力が供給されている場合は、抵抗値Aと抵抗値Bが同じになる他の方法を用いることができる。たとえば、走査線配線基板12上の配線の抵抗を設定する方法、走査線配線基板12に抵抗調整用の抵抗チップを実装する方法がある。
【0061】
すなわち、裏面配線基板10の抵抗値が0.3Ωである場合、パネル端(ア)側に供給される走査線配線基板10上の配線の抵抗をパネル端(イ)側に供給される走査線配線基板10上の配線の抵抗より0.3Ω高くなるように配線を引き回したり、抵抗体を設けたりすればよい。
【0062】
あるいは、上記走査線配線基板10に0.3Ωの抵抗チップを搭載すればよい。そうすることで、パネル端(ア)側とパネル端(イ)側に同じ電圧が印加される。
【0063】
抵抗値Aと抵抗値Bが違う場合には、パネル端(ア)側に供給される走査線駆動IC14の出力と、パネル端(イ)側に供給される走査線駆動IC14の出力を調整し、パネル端(ア)とパネル端(イ)に同じ電圧が印加される設定条件とすれば、同じ効果が得られる。
【0064】
なお、裏面配線基板10を走査線配線96本ごとに一つの短冊とし、全部で8枚の裏面配線基板としたが、これに限定されるものではなく、768本で1枚の裏面配線基板としてもよい。
【0065】
また、リア基板22との接続を第1のFPC16と第2のFPC18によって行ったが、第2のFPC18の代わりに、裏面配線基板10を直接リア基板22に接続してもよい。この場合にも、表示パネル本体20の両側端部に印加される電圧が同じになるように、抵抗値の調整を行うこととなる。
【0066】
上記走査線駆動IC14を走査線駆動基板12に直接ダイボンディングし、ワイヤボンディングよって走査線駆動IC14と走査線駆動基板12との接続を図ったが、ベアチップは製品の信頼性が低く、ベアチップを16個搭載した場合、動作不良でリペアする必要が生じるときがある。
【0067】
そこで、図7に示すように、走査線駆動1C14を走査線駆動基板60とは別のサブ基板62に実装し、サブ基板62単位で動作試験を行い、正常動作品のみを走査線駆動基板60に接続してもよい。サブ基板62はガラスエポキシベースの樹脂基板、FPC基材のものであってもよい。
【0068】
つぎに、走査線駆動IC14と走査線駆動基板12上の配線との接続方法について説明する。
図8は、走査線駆動IC14と走査線駆動基板12上の配線との接続を1端子から2方向に出力する例を示す。
走査線駆動基板12上に、走査線駆動IC14がダイボンディングされ、走査線駆動基板12上の配線40と接続されている。配線40は走査線駆動IC14とワイヤ44によって接続され、配線40は走査線駆動ICの左右につながっている。
【0069】
したがって、走査線駆動IC14からの信号はワイヤ44と、配線40と、FPCや裏面配線基板(図示せず)を経由して、パネル左右に電圧が印加されるようになっている。
【0070】
図9は、走査線駆動IC14と走査線駆動基板12上の配線との別の接続方法を示している。
配線42a、配線42bは走査線駆動IC14と2本のワイヤ46aとワイヤ46bで接続されている。ここでは、配線42は搭載された走査線駆動IC14の左右で接続されていない場合を示す。
【0071】
走査線駆動IC14からの信号はワイヤ46aとワイヤ46bに接続され、さらに配線42a、第1のFPC16を経由して表示パネル本体20の左側端部に電圧が印加されるようになっている。
【0072】
さらに、走査線駆動IC14からの信号はワイヤ46aとワイヤ46bに接続され、配線42b、裏面配線基板10、第2のFPC18を経由して、表示パネル本体20の右側端部に電圧が印加されるようになっている。
【0073】
ここで、走査線駆動IC14は左右それぞれに信号を供給する2つの端子をもつことから、2つの端子の出力を調整し、パネルの左右に同じ電圧が印加されるようにする接続方法もある。
【0074】
さらに、2つの端子からは同じ電圧を供給し、パネル左右に接続されるまでの配線抵抗を調整し、パネルの左右に同じ電圧が印加されるようにする接続法をとることもできる。
【0075】
このように本実施の形態の表示装置によれば、走査線配線および信号線配線の少なくとも一方に対して、その両端を接続する裏面配線を設け、そのとき、表示装置を駆動するICが搭載された走査線駆動基板をパネルの端部に近い領域で接続することで、接続点数が少なく、装置としての信頼性の高い表示装置を実現することができる。
【0076】
なお、上記実施の形態では表示装置としてSEDを適用して説明したが、これに限らず他の電子励起型表示装置、例えばスピント型電子源やカーボンナノチューブを用いた電子源による方式にも適用できる。
【0077】
他の表示装置、例えばエレクトロルミネッセンス型表示装置、有機材料を用いたLED型の発光素子による表示装置、プラズマ放電と紫外線励起型による蛍光体表示装置にも適用できる。
【0078】
以上、要するに画素がマトリックス上に配置され、それぞれの画素が実質的に互いに直交する方向に形成された走査線及び信号線で走査線駆動される表示装置であればその効果を発揮することができる。
【0079】
さらに本発明は、上述した各実施形態に限定されるものではなく、本発明の要旨を越えない範囲内で種々変形実施可能であることは勿論である。
【0080】
【発明の効果】
以上詳述したように本発明によれば、パネル両端に印加される電圧がほぼ同じとなるように、裏面配線の抵抗値や走査線駆動1Cの出力を調整し、かつ表示均一性の優れた画質の実現を可能とする。
【図面の簡単な説明】
【図1】本発明の実施の形態に係わる、表示装置の概略の正面図。
【図2】同実施の形態に係わる、製造途中の表示装置の表面(表示面)の斜視図。
【図3】同実施の形態に係る、表示装置の裏面側の概略図。
【図4】同実施の形態に係る、図3におけるA−A線に沿う断面図。
【図5】同実施の形態に係る、表示装置の製造工程を示す図。
【図6】同実施の形態に係る、表示装置の設定条件を説明する図。
【図7】他の実施の形態に係る、走査線駆動ICの実装構造を示す平面図。
【図8】さらに他の実施の形態に係る、走査線駆動ICと走査線駆動基板上の配線との接続を示した概略図。
【図9】さらに他の実施の形態に係る、走査線駆動ICと走査線駆動基板上の配線との接続を示した概略図。
【図10】従来の、表示装置の概略の構成図と、その輝度特性図。
【図11】さらに異なる従来の、表示装置の概略の構成図と、その輝度特性図。
【符号の説明】
20…表示パネル本体、24…走査線配線、26…信号線配線、14…走査線駆動IC、10…裏面配線基板、12…走査線駆動基板、16…第1のFPC(フレキシブルプリント基板)、18…第2のFPC(フレキシブルプリント基板)、22…リア基板(アレイ基板)、23…フェース基板(対向基板)。

Claims (5)

  1. 表示パネル本体に、複数の並行な走査線配線と、これら走査線配線と交差して設けられた複数の並行な信号線配線とを備え、これら走査線配線と信号線配線の各交点に表示画素が設定される表示装置において、
    前記表示パネル本体の裏面側で、この中央部より端部に近い領域に配置され、一端が上記走査線配線および信号線配線の少なくとも一方の端部と接続される駆動ICと、
    この駆動ICの他端と上記走査線配線および信号線配線の他方の端部との間に接続される裏面配線基板とを具備し、
    上記駆動ICは、表示パネル本体の走査線配線および信号線配線の少なくとも一方に駆動電圧を印加することを特徴とする表示装置。
  2. 前記表示パネル本体に印加される駆動電圧が、表示パネル本体の両側端部で略同じであることを特徴とする請求項1記載の表示装置。
  3. 前記表示パネル本体に印加される駆動電圧が、表示パネル本体の両側端部で略同じであるように、上記裏面配線基板の抵抗値を設定することを特徴とする請求項2記載の表示装置。
  4. 前記表示パネル本体に印加される駆動電圧が、表示パネル本体の両側端部で略同じであるように、上記駆動ICの出力を設定することを特徴とする請求項2記載の表示装置。
  5. 前記表示パネル本体に印加される駆動電圧が、表示パネル本体の両側端部で略同じであるように、上記駆動ICが搭載された駆動基板の抵抗値を設定することを特徴とする請求項2記載の表示装置。
JP2003007100A 2003-01-15 2003-01-15 表示装置 Pending JP2004219719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003007100A JP2004219719A (ja) 2003-01-15 2003-01-15 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003007100A JP2004219719A (ja) 2003-01-15 2003-01-15 表示装置

Publications (1)

Publication Number Publication Date
JP2004219719A true JP2004219719A (ja) 2004-08-05

Family

ID=32897292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003007100A Pending JP2004219719A (ja) 2003-01-15 2003-01-15 表示装置

Country Status (1)

Country Link
JP (1) JP2004219719A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150039254A (ko) * 2013-10-01 2015-04-10 엘지디스플레이 주식회사 Oled 표시 장치
CN109037035A (zh) * 2018-07-31 2018-12-18 成都海威华芯科技有限公司 一种提高SiC基GaN晶圆背金粘附性的方法及系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150039254A (ko) * 2013-10-01 2015-04-10 엘지디스플레이 주식회사 Oled 표시 장치
KR102113611B1 (ko) * 2013-10-01 2020-05-22 엘지디스플레이 주식회사 Oled 표시 장치
CN109037035A (zh) * 2018-07-31 2018-12-18 成都海威华芯科技有限公司 一种提高SiC基GaN晶圆背金粘附性的方法及系统

Similar Documents

Publication Publication Date Title
JP3886091B2 (ja) フラットパネル型表示装置及びその製造方法
US6734941B2 (en) Liquid crystal display device
JP4650822B2 (ja) フラットパネル型表示装置
EP1630592B1 (en) Liquid crystal display device with a tape circuit substrate having a signal line with a slit
CN101807372B (zh) 等离子体显示装置
JP2003108017A (ja) フラットパネル型表示装置
JP4083638B2 (ja) フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
JP2004271611A (ja) フラットパネル型表示装置
US20110169791A1 (en) Display device
KR100671660B1 (ko) 연성 회로 기판 및 그것을 채용한 표시 장치
KR100266892B1 (ko) 표시 장치용 전기 회로 기판
CN111722745A (zh) 显示装置
JP2005234583A (ja) プラズマディスプレイ装置
JPH04216589A (ja) 電子回路の接続構造
JP2004219719A (ja) 表示装置
KR20070038771A (ko) 플라즈마 디스플레이 장치
JP2003295785A (ja) 有機el表示装置およびその駆動装置
JP2006163421A (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動装置
JPH11305250A (ja) 画像表示装置
JP2001125499A (ja) El表示装置
JP2006337829A (ja) 駆動用ic及びそれが実装された表示装置
JP2003216055A (ja) インターポーザ及びその製造方法並びにインターポーザ付き平面パネルディスプレイ
JP6771515B2 (ja) 回路基板及び表示装置
JPH09232377A (ja) 実装構造体およびその製造方法
JP2012142341A (ja) 中継基板とフレキシブル基板の配線構造及び配線方法、並びに、パネル型表示装置