JP2004207544A - 半導体チップ搭載用フィルムキャリア - Google Patents
半導体チップ搭載用フィルムキャリア Download PDFInfo
- Publication number
- JP2004207544A JP2004207544A JP2002375823A JP2002375823A JP2004207544A JP 2004207544 A JP2004207544 A JP 2004207544A JP 2002375823 A JP2002375823 A JP 2002375823A JP 2002375823 A JP2002375823 A JP 2002375823A JP 2004207544 A JP2004207544 A JP 2004207544A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor chip
- tape
- film carrier
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】樹脂製の絶縁フィルムから成るテープ基材13上にCOF接続のためのリード10aを含む配線パターン10を形成し、その配線パターン上をソルダーレジスト膜19で保護し、且つ露出しているインナーリード10bにフリップチップ接続のためのめっき11を施した半導体チップ搭載用フィルムキャリアにおいて、フィルムキャリアのスプロケットホール16が形成された両側縁領域に、テープの長手方向に沿って、連続する補強フィルム15を接合する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体チップを搭載して半導体パッケージを構成するためのフィルムキャリアに関する。特に、液晶駆動用のドライバーチップを、直接銅ポリイミド基板上に実装して、液晶パネルに接続する場合のように、小型、軽量で、折り曲げて使用するため極力薄いことが要求されるCOF用TABテープとして適した半導体チップ搭載用フィルムキャリアに関する。
【0002】
【従来の技術】
電子機器の小型化、薄型化、高精細化の要求に伴い、IC等の半導体チップを搭載する基板の配線は微細化が進行している。
【0003】
微細配線を有する基板として、図6にデバイスホールを有するTAB(Tape Automated Bonding)テープを用いた従来の半導体装置の構造を示す。この半導体チップ搭載用フィルムキャリアは、図6に示すように、ポリイミド樹脂製の絶縁フィルムから成るテープ基材31に、接着剤32を介して銅箔層33を接合した三層基材(三層構造のTABテープ材料)3を用い、その銅箔層33をパターニングして銅リード33aを含む配線パターンを形成し、銅リード33aの表面の一部をソルダーレジスト34により被覆し、これに被覆されずに露出しているインナーリード33bに錫めっき35を施した構造となっている。
【0004】
この半導体チップ搭載用フィルムキャリアの特徴は、TABテープ材料3が半導体チップ搭載のためのデバイスホール36を具備し、銅リード33aのインナーリード33bがデバイスホール36内に突出してフライングリードを形成しており、錫めっき35が施されたこのインナーリード33bに、半導体チップAが金バンプ20によって接合される構造にある。
【0005】
しかし、インナーリード33bの配線ピッチが40μmを下回るとインナーリード33bないしフライングリードの形成が困難になり、さらにリードピンが曲がり易く、半導体チップたるICとの接合が困難になる。
【0006】
この解決策の一つとして、最近COF(Chip-on-FilmまたはChip-on-Flex)と称される半導体パッケージ技術が利用されている。このCOF技術では、図7に示すように、テープ基材41たるポリイミドテープに銅箔42をメタライジング法(めっき法)及びキャスティング法によって接合した二層基材(二層構造のTABテープ材料)4を用いており、デバイスホールやフライングリードがなく、銅箔42による微細配線はテープ基材41に接合された状態で形成される。従って、リードの変形が無く、また銅箔42は薄いので40μmピッチ以下の超微細配線が可能になる。
【0007】
図7に示すCOFフィルムキャリアの場合、ポリイミドテープに銅箔をメタライジング法(銅めっき法)で接合したテープ材料が使用されている。このCOFテープは、薄く、透明なポリイミドフィルムにスパッタリングで金属膜を30〜100Åの厚さに製膜し、これを銅めっき液に浸漬し、上記金属膜を陰極として電気めっき法で、銅箔42を厚さ8〜12μm形成したものである。この銅箔42をパターニングして銅リード10aを含む配線パターン10を形成し、銅リード33aの表面の一部をソルダーレジスト43により被覆し、これに被覆されずに露出しているインナーリード10bに錫めっき11を施した構造となっている。なお、錫めっき11はICチップ及び液晶ガラスとの接続の為に施され、またソルダーレジスト43は絶縁と機械的強度向上の為に設けられる。
【0008】
さらに、COFフィルムキャリアは小型、軽量、薄型であることが要求され、そのテープも折り曲げて使用するため極力薄いことが要求されるので、テープ基材41の厚さは12.5μm、20μm、25μm又は38μmのものが使用されている。
【0009】
しかし、フィルムが薄くなるとフィルム自体に変形が生じたり、また、強度も弱くなるので搬送中に切断したりして量産への対応が困難になる。更に、搬送及び位置決め用に設けられるスプロケットホール部分の強度が弱いため当該部分が変形し易く、半導体チップのパット及びガラスパネルの配線との位置合せが不正確になるという不具合が発生する。
【0010】
この対策として、フィルムキャリアのテープ裏面に補強フィルムを設け、さらにスプロケットホールの周囲に銅箔のダミー配線を備える方法がある(例えば、特許文献1、2参照)。
【0011】
しかし、この特許文献1に記載の方法は、微細配線の形成後に補強フィルムを剥離、除去してしまうので、半導体チップ接合の際及びガラスパネルの配線とACF(異方性導電フィルム:Anisotropic Conductive Film)接合の際には、スプロケットホールの周囲には薄い(6〜8μm)銅箔のダミー配線が存在するだけになる。そのため、強度的に不十分となり、しばしば変形して半導体チップのパットとリードの位置合せ不良が発生する。さらに、ガラスパネルの配線とリードの位置合せ不良も発生する。
【0012】
また、特許文献2は、配線テープへの半田ボール穴の打抜き加工時に、配線テープの下にダミーシートを敷き重ねて打抜きを行う方法を開示したものであるが、穴明け加工終了後には、ダミーシートを配線テープから取り除いてしまうので、明けられた穴の部分が補強されることはない。
【0013】
【特許文献1】
特開2000−223795号公報
【0014】
【特許文献2】
特開平11−297769号公報
【0015】
【発明が解決しようとする課題】
上記したように、従来例によるCOFフィルムキャリアのテープは、薄く透明銅箔付きテープのため、裏面に補強フィルムを設けて微細配線を形成する。
【0016】
しかしながら、ICチップ接合時及びガラスパネルとの接合時にはこの補強フィルムは剥離してしまい存在しないため、位置合わせのためのスプロケットホールの強度が不十分で、変形して、ICチップ接合時にパッドとリードの位置合わせができない不良が発生する。さらにガラスパネルの配線とリードの位置合わせができない不良が発生する。
【0017】
またガラスパネル接合時には、テープから必要部分のみを打ち抜いて接合するので、不要となったスプロケットホール部を含む周辺部分は巻き取って処理するようにしているが、フィルムが薄く、更に残留応力の残った銅箔が存在するため、打ち抜き後のテープが円筒状に大きく湾曲、変形して処理が困難になるという不具合がしばしば発生する。
【0018】
そこで、本発明の目的は、上記課題を解決し、フィルムキャリアへの半導体チップの接合時及びガラスパネル接合時の位置合せ不良を解消し得ると共に、生産性を阻害する不要テープの処理を容易化した半導体チップ搭載用フィルムキャリアを提供することにある。
【0019】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【0020】
請求項1の発明に係る半導体チップ搭載用フィルムキャリアは、樹脂製の絶縁フィルムから成るテープ基材上にCOF接続のためのリードを含む配線パターンを形成し、その配線パターンのリードにフリップチップ接続のためのめっきを施した半導体チップ搭載用フィルムキャリアにおいて、フィルムキャリアのスプロケットホールが形成された両側縁領域に、テープの長手方向に沿って連続する補強フィルムを接合したことを特徴とする。
【0021】
請求項2の発明は、請求項1に記載の半導体チップ搭載用フィルムキャリアにおいて、上記テープ基材の厚さが12.5〜50.0μmであることを特徴とする。
【0022】
請求項3の発明は、請求項1に記載の半導体チップ搭載用フィルムキャリアにおいて、上記補強フィルムが、耐熱性(例えば180℃で変形することのない耐熱性)を有する樹脂フィルムであり、その厚さが25〜50μmであることを特徴とする。
【0023】
請求項4の発明は、請求項1に記載の半導体チップ搭載用フィルムキャリアにおいて、上記補強フィルムが、上記テープ基材の裏面及び表面の少なくとも一方の面に接合されていることを特徴とする。
【0024】
請求項5の発明は、請求項1に記載の半導体チップ搭載用フィルムキャリアにおいて、上記補強フィルムが、180℃で熱処理したポリエチレンテレフタレート製フィルムもしくはポリイミド製フィルムのいずれか又は両者をラミネートしたものから成ることを特徴とする。
【0025】
<発明の要点>
前述したように、従来のCOFフィルムキャリアのテープにおいては、微細配線形成時は裏面に補強フィルムを設けているが、ICチップ接合時及びガラスパネルとの接合時にはこの補強フィルムは存在しない。従って、ICチップとリード及びガラスパネル配線とリードの位置合わせ不良が発生する。さらに、不要周辺部のテープが上手く処理できない不具合が発生している。
【0026】
本発明は、COFフィルムキャリアにおけるボンディング及びガラスパネル接合時の位置合せ不良をなくし、生産性を阻害する不良テープの処置を用意にした半導体チップ搭載用フィルムキャリアを提供することにある。
【0027】
COFのボンディング及びガラスパネルとの接合は、スプロケットホールを基準にして位置合せする。また、テープの搬送もこのスプロケットホールを利用する。このため、スプロケットホールは変形が無く、所定の強度を有することも要求される。
【0028】
そこで、本発明においては、テープ状絶縁フィルム上にCOF接続のためのリードを含む配線パターンを形成し、その配線パターンのリードにフリップチップ接続のためのめっきを施したCOFフィルムキャリアテープ、好ましくは、配線パターン上をソルダーレジスト膜等の絶縁膜(ソルダーレジスト膜等)で保護し、且つ露出しているリードにめっきを施したCOFフィルムキャリアテープにおいて、そのフィルムキャリアの搬送及び位置決め用スプロケットホールが形成された両側縁部分に、テープの長手方向に沿って連続するテープ状補強フィルム(補強用テープ)を接合した構造とする(請求項1)。
【0029】
かかる構造は、例えば、微細配線形成のために使用する補強フィルムを剥離する際に、スプロケットホール部分にはこの補強フィルムを細幅のテープ状に残す、という操作をすることによって得られる。そして、この補強用テープをスプロケットホール部に付加的に存在させておくことによって、フィルムの変形等をなくし、COFフィルムキャリアの半導体チップとのボンディング及びガラスパネルとの接合時の位置合せ不良を防止することが可能となると共に、不要テープの処置を容易化にすることも可能になる。
【0030】
また、上記テープ基材には、厚さが12.5〜50.0μmの範囲内のものを用いることができる(請求項2)。すなわち、通常用いられているものより薄い、12.5、20、25及び38μmといった厚さのものが使用できる。要するに、本発明は、厚さがそれ自体ではスプロケットホールの部分の強度を所期の通りとすることができない程度に薄いテープ基材に、補強用テープを沿わせた構造としたときに特に、その効果を発揮する。
【0031】
本発明において、上記テープ基材の両側縁領域に沿って接合される補強フィルム、例えば細幅のテープ状補強フィルムは、テープ基材の裏面及び表面の少なくとも一方の面に接合すれば、それなりの剛性が得られるが、必要によりテープ基材の裏面及び表面の両面に設けることもできる(請求項4)。
【0032】
また、上記細幅のテープ状補強フィルムは、180℃で変形することのない耐熱性を有する合成樹脂フィルムで、その厚さが25〜50μmの範囲内のものが望ましく、特に、180℃で熱処理したポリエチレンテレフタレート製フィルムもしくはポリイミド製フィルムのいずれか又は両者をラミネートしたものが好適に用いられる(請求項5)。
【0033】
【発明の実施の形態】
以下、本発明を図面の実施形態に基づいて説明する。
【0034】
図1は、本発明の半導体チップ搭載用フィルムキャリアの第一の実施形態に係るCOFフィルムキャリアテープを示す表面図、図2は、そのCOFフィルムキャリアテープの製造工程の概略を示した断面図、図3は、得られたフィルムキャリアに半導体チップを接合しCOF構造の半導体パッケージとする工程を示した断面図である。
【0035】
図1中、1は本発明に係る半導体チップ搭載用フィルムキャリア、13は透明なポリイミド樹脂製の絶縁フィルムから成るテープ基材、15はテープ基材13の裏面の両側縁領域に沿って接合された細幅のテープ状補強フィルム、16はスプロケットホール、10はテープ基材13の表面に形成された配線パターン、19は配線パターン10の表面の一部を被覆するソルダーレジスト膜(絶縁膜)である。
【0036】
この半導体チップ搭載用フィルムキャリアも、その基本的構造は従来の図7の場合と同様であり、ポリイミド樹脂製の透明な絶縁フィルムから成るテープ基材13に、銅箔層6をメタライジング法(めっき法)によって接合した二層基材(二層構造基板のテープ材料)12を用い、その銅箔層6をパターニングして銅リード10aを含む配線パターンを形成し、銅リード10aの表面の一部を絶縁膜であるソルダーレジスト19により被覆して保護し、これから露出した銅リード10aにフリップチップ接続のための錫めっき層11を施した構造のCOFフィルムキャリアテープとなっている。従って、デバイスホールが存在せず、インナーリード10b(図3)はフライングリードとはなっていない。
【0037】
しかし、図7のCOFフィルムキャリアテープと大きく異なり、このCOFフィルムキャリアテープでは、透明なテープ基材13の裏面(配線パターン10の存在しない側の面)における両側縁部に、テープの長手方向に沿って連続する補強フィルム15が、アクリル系粘着剤14により接合され、このアクリル系粘着剤14及び補強フィルム15をも貫通してスプロケットホール16が設けられている。
【0038】
ここで、上記テープ基材13の厚さは、12.5〜50.0μmの範囲内のものを用いることができる。12.5μm未満であると、フィルムキャリア自体の強度が不足し、他方、50.0μmを超えると、折り曲げて使用する見地から不適切となるためである。
【0039】
また、補強フィルム15の厚さは、25〜50μmの範囲内のものを用いることが推奨される。25μm未満であると、補強効果が乏しく、他方、50μmを超えると、折り曲げて使用する見地から不適切となるためである。
【0040】
図4に、本発明の第二の実施形態に係るCOFフィルムキャリアテープを、半導体チップと接合する状態で示す。この実施形態では、フィルムキャリアテープの配線パターン10の存する側に、補強フィルム15がアクリル系粘着剤14により設けられている。
【0041】
図5に、本発明の第三の実施形態に係るCOFフィルムキャリアテープを、半導体チップと接合する状態で示す。この実施形態では、フィルムキャリアテープの両面に、それぞれ補強フィルム15がアクリル系粘着剤14により設けられている。
【0042】
[実施例1]
上記第一の実施形態に係るCOFフィルムキャリアテープの具体例を、図2の製造工程に従って説明する。
【0043】
まず、図2(A)に示す如く、テープ基材13である絶縁フィルムに、厚さ38μmの透明性ポリイミド樹脂フィルム(ここでは東レデュポン株式会社製の商品名「カプトンEN」)5、を用い、このテープ基材13の表面をプラズマ処理した後、スパッタリング法でクロム/ニッケル合金のシード層を形成する。このフィルムを銅めっき液に浸漬し、金属膜(Cr/Niシード層)を陰極として電解めっきで厚さ8μmの銅箔層6を形成し、銅箔層/絶縁フィルム構成から成る二層基材(二層構造基板のテープ材料)12を得た。
【0044】
次いで、図2(B)に示す如く、このフィルムキャリアの裏面全体に、補強フィルムとしての180℃で30分間熱処理したPET(ポリエチレンテレフタレート;以下単に「PET」という。)フィルム(商品名「ルミラー」;東レ、デュポン株式会社製)7にアクリル系粘着剤8を設けて成るフィルム(粘着剤付きの補強フィルム9)をラミネートする。
【0045】
次に図2(C)に示す如く、この補強フィルム付きフィルムキャリアの両側縁部分に沿って、パンチングマシンを用いて一定間隔で多数のスプロケットホール16を孔明け加工する。
【0046】
次いで図2(D)に示す如く、この補強フィルム付きフィルムキャリアの表面の銅箔層6を、パターニング処理(レジスト塗布、露光・現像、エッチング、レジスト剥離)して、インナーリード10aを含む所望の形状の回路配線パターン10を形成する。そして、電気的接続部分を残して、この回路配線パターン10上にソルダーレジストを印刷してソルダーレジスト膜(絶縁膜)19(図1参照)を形成し、被覆保護する。更に、図2(E)に示す如く、回路配線パターン10の露出した銅リードの表面に無電解めっきによって錫めっき層11を形成する。
【0047】
最後に、半導体チップのボンディング前に、図2(F)に示す如く、フィルムキャリアの裏面全体に補強フィルムとしてラミネートされているPETフィルム5のうち、その中央領域部分を剥離し、これにより多数のスプロケットホール16が形成されている両側縁部分については、細幅のテープ状にアクリル系粘着剤14及び補強フィルム15を連続して残す。
【0048】
かくして、搬送及び位置決め用スプロケットホール16が一定間隔で多数形成された両側縁領域に沿って、連続する細幅のテープ状補強フィルム15を接合した本発明の半導体チップ搭載用フィルムキャリア1(COFフィルムキャリアテープ)が完成した。このフィルムキャリアにおいては、図2(F)に示したように、半導体チップA(図3)が接合される回路パターン10が存在する表面側とは反対側の裏面側にテープ状補強フィルム15が接合されている。
【0049】
このようにして作製された本発明に係るフィルムキャリアをLCD(Liquid Crystal Display:液晶表示装置)用のTABテープ(COF用テープ)として用いて半導体装置を組み立てた。すなわち、図3に示すように、半導体チップAの金バンプ20と、上記テープキャリアのCOF接続のためのインナーリード10aを、加熱ステージB、加熱ツールC及びCCDカメラ装置Dを備えた加熱ボンディングステージにて熱圧着させ、フリップチップ・インナーリードボンディングのSn/Au接合(フリップチップ接合)を得た。接合条件は、加熱ツール温度;350℃、加熱ステージ温度;425℃、接合時間;1 秒で実施した。
【0050】
また、LCDガラスパネルとのACF(異方性導電フィルム)接合は、日立化成社製ACF(AC−425FY)を用い、温度180℃、圧力3Mpa、接合時間15秒で実施した。
【0051】
下記の表1に、本発明及び従来のフィルムキャリアを用いた場合の不良品の発生率を示す。
【0052】
なお、表中、「pcs」とは1ピース以上のことを指し、「kpcs」とは1000ピースのことを指す。例えば、「10pcs/10kpcs」の場合は、10000ピースを検査したうちの10ピースが不良品であったこと、即ち、不良率が0.1%であったことを示している。
【0053】
【表1】
【0054】
この表1に示される本発明第一実施例の数値から分かるように、本発明においては、位置決め用スプロケットホール部がテープ状補強フィルム15によって補強されているため、位置合せ不良に基づく半導体チップとの接合不良や、ガラスパネルとの位置合せ不良は発生しない。これに対して、従来例のフィルムキャリアにおいては、リード「ズレ」による位置決め不良によって不良率が高く、更に廃棄テープ材料の巻取りにも不具合が発生するため、歩留り及び生産性が低下することが理解できる。
【0055】
[実施例2]
厚さ9μmの銅箔(日本電解社製銅箔U−SLP及び三井金属鉱業社製銅箔SQ−VLP)に、二層基材のエスパネックス[商品名:フィルム40μm厚、銅層厚12μm(三井金属鉱業社製銅箔SQ−VLP)、新日鉄化学社製]及びユーピレックスVT(宇部興産社製のポリイミド樹脂製フィルムの商品名)を厚さ40μmキャスティングして、COFフィルムキャリアを製造した。
【0056】
このフィルムキャリアに、補強フィルムたる180℃で30分熱処理したPETフィルム(東レ社製;商品名「ルミラー」)7にアクリル系粘着剤8を設けて成る粘着剤付き補強フィルム9を接着し、更に粘着剤付きユーピレックスS(宇部興産社製のポリイミド樹脂製フィルムの商品名)をラミネートした。
【0057】
この補強フィルム付きCOFフィルムキャリアに導体パターン(配線パターン10)をエッチングで形成し、その配線パターン10上に更に無電解錫めっき11を施した。
【0058】
半導体チップのボンディング前に、ラミネートされている粘着剤付き補強フィルム9(PETフィルム7及びアクリル系粘着剤14)のうち、その中央領域部分を剥離し、スプロケットホール16が形成されている両側縁部分にだけ、補強フィルムが細幅のテープ状に連続して残るようにした。
【0059】
これによって、スプロケットホール16が形成された両側縁領域に沿って、連続する細幅のテープ状補強フィルム15を接合した本発明の第二実施例に係るフィルムキャリアが作製された。
【0060】
上記の如くして作製された本発明第二実施例に係るフィルムキャリアに半導体チップAをフリップチップ接合した。接合条件は、加熱ツール温度;350℃、加熱ステージ温度;425℃、接合時間;1秒で実施した。またLCDのガラスパネルとのACF(異方性導電フィルム)接合は、日立化成社製ACF(AC−4251FY)を用い、接合温度;180℃、接合時間;15秒で実施した。
【0061】
本発明の第二実施例の不良率を、上記の表1中に示す。この数値から、第二実施例の場合、わずかに不良品が発生しているが、従来例に比べて、その不良率が低いことが理解できる。
【0062】
従来例のフィルムキャリアにおいては、リード「ズレ」による位置決め不良によって不良率が合計15%と極めて高く、更に廃棄テープ材料の巻取りにも不具合が発生するため、歩留り及び生産性が低下することが理解される。
【0063】
上記実施例においては、半導体チップAが接合されるフィルムキャリアの表面側とは反対側の裏面側に、上記テープ状補強フィルム15を接合状態で残すように構成した。しかし、本発明はこれに限定されるものではなく、図4に示すように、フィルムキャリアの表面側(半導体チップAを接合する側)にテープ状補強フィルム15を設けたり、或いはまた、図5に示すように、フィルムキャリアの両方の面にテープ状補強フィルム15を設けたりすることもできる。
【0064】
【発明の効果】
以上説明したように本発明の半導体チップ搭載用フィルムキャリアによれば、スプロケットホール部分にテープ状補強フィルムを接合してフィルムキャリアの強度を高めているので、ボンディング時においてスプロケットホールによる搬送に高精度に追従し、位置決めが正確になされる。このため、フィルムキャリアへの半導体チップの接合時及びガラスパネル接合時の位置合せ不良が0%にまで解消され、高品質のCOFパッケージが提供される。
【0065】
また、必要部分を打ち抜いた後のフィルムキャリアについては、補強フィルムが両側縁部に残存しているため、また、その部分には残留応力を有する銅箔が存在しないため、円筒状に変形しあるいはカールすることが少なくなることから、不要部分テープの処理が容易となる。
【0066】
よって、本発明の半導体チップ搭載用フィルムキャリアによれば、LCD用COF用テープ等の製造に関し、従来に比べ、COFパッケージの生産性を大きく高めることができ、産業の発展に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の第一の実施形態に係る半導体チップ搭載用フィルムキャリアを示す表面図である。
【図2】本発明の第一の実施形態に係る半導体チップ搭載用フィルムキャリアの製造工程を示す断面図である。
【図3】図2に示す製造工程により作製された本発明の第一の実施形態に係るフィルムキャリアに半導体チップを接合する状態を示す断面図である。
【図4】本発明の第二の実施形態に係る半導体チップ搭載用フィルムキャリアを、これに半導体チップを接合する状態で示した断面図である。
【図5】本発明の第三の実施形態に係る半導体チップ搭載用フィルムキャリアを、これに半導体チップを接合する状態で示した断面図である。
【図6】従来のTABテープを、これに半導体チップを接合する状態で示した断面図である。
【図7】従来のCOFフィルムキャリアテープを、これに半導体チップを接合する状態で示した断面図である。
【符号の説明】
5 透明性ポリイミド樹脂フィルム
6 銅箔層
7 30分間熱処理したPETフィルム
8 アクリル系粘着剤
9 粘着剤付きの補強フィルム
10 配線パターン
10a 銅リード
10b インナーリード
11 錫めっき層
12 二層基材
13 テープ基材
14 アクリル系粘着剤
15 補強フィルム
16 スプロケットホール
19 ソルダーレジスト膜(絶縁膜)
20 金バンプ
31 テープ基材
Claims (5)
- 樹脂製の絶縁フィルムから成るテープ基材上にCOF接続のためのリードを含む配線パターンを形成し、その配線パターンのリードにフリップチップ接続のためのめっきを施した半導体チップ搭載用フィルムキャリアにおいて、
フィルムキャリアのスプロケットホールが形成された両側縁領域に、テープの長手方向に沿って連続する補強フィルムを接合したことを特徴とする半導体チップ搭載用フィルムキャリア。 - 請求項1に記載の半導体チップ搭載用フィルムキャリアにおいて、
上記テープ基材の厚さが12.5〜50.0μmであることを特徴とする半導体チップ搭載用フィルムキャリア。 - 請求項1に記載の半導体チップ搭載用フィルムキャリアにおいて、
上記補強フィルムが、耐熱性を有する樹脂フィルムであり、その厚さが25〜50μmであることを特徴とする半導体チップ搭載用フィルムキャリア。 - 請求項1に記載の半導体チップ搭載用フィルムキャリアにおいて、
上記補強フィルムが、上記テープ基材の裏面及び表面の少なくとも一方の面に接合されていることを特徴とする半導体チップ搭載用フィルムキャリア。 - 請求項1に記載の半導体チップ搭載用フィルムキャリアにおいて、
上記補強フィルムが、180℃で熱処理したポリエチレンテレフタレート製フィルムもしくはポリイミド製フィルムのいずれか又は両者をラミネートしたものから成ることを特徴とする半導体チップ搭載用フィルムキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375823A JP3829800B2 (ja) | 2002-12-26 | 2002-12-26 | 半導体チップ搭載用フィルムキャリア及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375823A JP3829800B2 (ja) | 2002-12-26 | 2002-12-26 | 半導体チップ搭載用フィルムキャリア及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207544A true JP2004207544A (ja) | 2004-07-22 |
JP3829800B2 JP3829800B2 (ja) | 2006-10-04 |
Family
ID=32813435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002375823A Expired - Lifetime JP3829800B2 (ja) | 2002-12-26 | 2002-12-26 | 半導体チップ搭載用フィルムキャリア及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3829800B2 (ja) |
-
2002
- 2002-12-26 JP JP2002375823A patent/JP3829800B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3829800B2 (ja) | 2006-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060220242A1 (en) | Method for producing flexible printed wiring board, and flexible printed wiring board | |
JP2007311713A (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
JPH10173003A (ja) | 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 | |
TWI258853B (en) | COF film carrier tape and method for producing the same | |
JP2008016871A (ja) | Cof用フレキシブルプリント配線板およびその製造方法 | |
US7045393B2 (en) | Method for manufacturing circuit devices | |
JP3555502B2 (ja) | Cof用tabテープキャリアの製造方法 | |
JP2003037137A (ja) | 配線基板の製造方法及び配線基板 | |
JP3829800B2 (ja) | 半導体チップ搭載用フィルムキャリア及びその製造方法 | |
JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
JP2006147764A (ja) | 電子部品及びその製造方法 | |
JP3709452B2 (ja) | Cofフィルムキャリアテープの製造方法 | |
JP2010062188A (ja) | 半導体装置用tabテープおよびその製造方法 | |
JP4033090B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
JP2010258311A (ja) | プリント配線基板の製造方法 | |
JP2010262960A (ja) | インターポーザ及び半田接合部の接合構造 | |
JP2012018952A (ja) | プリント配線基板、半導体装置、プリント配線基板の製造方法及び半導体装置の製造方法 | |
JP4974181B2 (ja) | キャリア付きプリント配線基板およびその製造方法 | |
JP2006148018A (ja) | 電子部品及びその製造方法 | |
JP2004006523A (ja) | Cofフィルムキャリアテープ | |
JP2002299387A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JPH088304A (ja) | テープキャリアとその製造方法 | |
JP2002231769A (ja) | テープキャリア及びその製造方法 | |
JP2004281947A (ja) | 電子部品実装用フィルムキャリアテープの製造方法及びスペーサテープ | |
JP2006093577A (ja) | 半導体装置用転写フィルム基板及びその製造方法並びにそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |